JP5928847B2 - 多層セラミック基板およびそれを用いた電子部品 - Google Patents
多層セラミック基板およびそれを用いた電子部品 Download PDFInfo
- Publication number
- JP5928847B2 JP5928847B2 JP2013551739A JP2013551739A JP5928847B2 JP 5928847 B2 JP5928847 B2 JP 5928847B2 JP 2013551739 A JP2013551739 A JP 2013551739A JP 2013551739 A JP2013551739 A JP 2013551739A JP 5928847 B2 JP5928847 B2 JP 5928847B2
- Authority
- JP
- Japan
- Prior art keywords
- layer portion
- surface layer
- glass
- ceramic substrate
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 80
- 239000000758 substrate Substances 0.000 title claims description 67
- 239000002344 surface layer Substances 0.000 claims description 112
- 239000010410 layer Substances 0.000 claims description 86
- 239000011521 glass Substances 0.000 claims description 75
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 65
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 42
- 239000013078 crystal Substances 0.000 claims description 25
- 239000000945 filler Substances 0.000 claims description 21
- 238000002441 X-ray diffraction Methods 0.000 claims description 8
- 229910052791 calcium Inorganic materials 0.000 claims description 6
- 229910052788 barium Inorganic materials 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- 229910052712 strontium Inorganic materials 0.000 claims description 5
- 239000006112 glass ceramic composition Substances 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 description 21
- 230000008025 crystallization Effects 0.000 description 21
- 238000009413 insulation Methods 0.000 description 17
- 238000010304 firing Methods 0.000 description 16
- 239000004020 conductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 238000005452 bending Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910015868 MSiO Inorganic materials 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 239000002270 dispersing agent Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 229910052661 anorthite Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- GWWPLLOVYSCJIO-UHFFFAOYSA-N dialuminum;calcium;disilicate Chemical compound [Al+3].[Al+3].[Ca+2].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] GWWPLLOVYSCJIO-UHFFFAOYSA-N 0.000 description 1
- 238000000113 differential scanning calorimetry Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000013001 point bending Methods 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 229910052851 sillimanite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052882 wollastonite Inorganic materials 0.000 description 1
- 239000010456 wollastonite Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
本発明は多層セラミック基板およびそれを用いた電子部品に関し、詳しくは、多層セラミック基板の機械的強度、表層部の絶縁抵抗、および多層セラミック基板の表層部への表面電極の接合強度などの向上を図るための技術に関する。
近年、半導体デバイスなどの電子部品を複数配設したモジュールなどの用途に、配線導体を３次元的に配置した多層セラミック基板が広く用いられている。
このような多層セラミック基板として、抗折強度を向上させるために、ガラスと、残部の結晶質とからなる低温焼成多層セラミック基板において、最外層の熱膨張率を内層の熱膨張率より小さくした多層セラミック基板が提案されている（特許文献１参照）。
そして、この多層セラミック基板によれば、熱膨張率の差により、焼成後の冷却で最外層に圧縮応力が生じ、抗折強度が著しく改善されるとされている。
そして、この多層セラミック基板によれば、熱膨張率の差により、焼成後の冷却で最外層に圧縮応力が生じ、抗折強度が著しく改善されるとされている。
また、内層部と、その両主面側に位置する表層部とからなる積層構造を有し、内層部と表層部との各々は、少なくとも１つのセラミック層をもって構成された多層セラミック基板において、表層部の熱膨張係数をα１［ｐｐｍＫ-1］とし、内層部の熱膨張係数をα２［ｐｐｍＫ-1］としたとき、０．３≦α２−α１≦１．５の関係を満たし、かつ、内層部には、針状結晶が析出していることを特徴とする多層セラミック基板が提案されている（特許文献２）。
なお、特許文献２においては、内層部が、例えばホウケイ酸ガラスを含むものであることが好ましいとされている。また、内層部に析出する針状結晶として、例えば、ウォラストナイト、シリマナイト、ルチルおよびムライトの少なくとも１種が示されている。
また、さらに他の多層セラミック基板として、表層部と内層部からなる積層構造を有する多層セラミック基板であって、表層部の熱膨張係数α１と内層部の熱膨張係数α２の関係が１．０≦α２−α１≦４．３の関係を満たし、表層部を構成する材料と内層部を構成する材料との間で共通する成分の重量比率が７５重量％以上である多層セラミック基板が提案されている（特許文献３）。
この特許文献３の多層セラミック基板によれば、抗折強度を向上させることが可能になるとともに、層間剥離（デラミネーション）を防止することができるとされている。
この特許文献３の多層セラミック基板によれば、抗折強度を向上させることが可能になるとともに、層間剥離（デラミネーション）を防止することができるとされている。
ところで、多層セラミック基板においては、上述のように、抗折強度を高めること、層間剥離を抑制することも重要であるが、多層セラミック基板の表面に形成される表面電極（外部との導通のための電極や表面配線導体など）と、多層セラミック基板の表層部との接合強度を高くすること、表面電極が形成される、多層セラミック基板の表層部（セラミック層）の絶縁性を高く保って、表面電極と、該表層部を介して表面電極と対向する内部電極との絶縁性を確保することも非常に重要である。
しかし、上記特許文献１〜３に示されているような、ガラスの結晶化を利用する材料系において、抗折強度などの基板の機械的強度、表面電極と表層部（セラミック層）の接合強度、および表層部（セラミック層）の絶縁性、の３つの特性を同時に向上させることは容易ではない。すなわち、表面電極と多層セラミック基板の表層部（セラミック層）の密着性を向上させるには、表層部のガラスの結晶化を抑制し、残留ガラス量を多くする必要があるが、残留ガラス量を多くすると、多層セラミック基板の表層部（セラミック層）への表面電極を構成する電極材料の拡散量が多くなり、多層セラミック基板の表層部（セラミック層）の絶縁性が低下してしまうことになる。
また、多層セラミック基板を構成する表層部（セラミック層）中のガラスの結晶化度によっては、十分な基板の機械的強度が得られない場合がある。
そのため、さらに信頼性の高い多層セラミック基板が求められているのが実情である。
そのため、さらに信頼性の高い多層セラミック基板が求められているのが実情である。
本発明は、上記課題を解決するものであり、抗折強度などの基板の機械的強度に優れ、かつ、表面電極の多層セラミック基板の表層部への接合強度が大きく、しかも、多層セラミック基板を構成する表層部（セラミック層）の絶縁抵抗が高く、表面電極と、該表層部を介して表面電極と対向する内部電極との絶縁性（層間絶縁性）を十分に確保することが可能な、信頼性の高い多層セラミック基板およびそれを用いた電子部品を提供することを目的とする。
上記課題を解決するために、本発明の多層セラミック基板は、
内層部と、前記内層部の表裏両主面側に積層された表層部と、前記表層部の少なくとも一方の表面に配設された表面電極とを備えた多層セラミック基板であって、
前記表層部は、ＳｉＯ2−ＭＯ（ただしＭＯは、ＣａＯ，ＭｇＯ，ＳｒＯ，およびＢａＯからなる群より選ばれる少なくとも１種）−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスと、Ａｌ2Ｏ3フィラーとを含むガラスセラミック系材料からなるセラミックであり、
前記表層部の熱膨張係数は、前記内層部の熱膨張係数よりも小さく、かつ、
前記表層部への析出結晶であるＭＡｌ2Ｓｉ2Ｏ8（ＭはＣａ，Ｍｇ，Ｓｒ，Ｂａからなる群より選ばれる少なくとも１種）と、前記表層部中のＡｌ2Ｏ3の、ＸＲＤ分析によるピーク強度比が、下記の式(１)：
０．０５≦（ＭＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）≦１ ……(１)
の範囲にあること
を特徴としている。
内層部と、前記内層部の表裏両主面側に積層された表層部と、前記表層部の少なくとも一方の表面に配設された表面電極とを備えた多層セラミック基板であって、
前記表層部は、ＳｉＯ2−ＭＯ（ただしＭＯは、ＣａＯ，ＭｇＯ，ＳｒＯ，およびＢａＯからなる群より選ばれる少なくとも１種）−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスと、Ａｌ2Ｏ3フィラーとを含むガラスセラミック系材料からなるセラミックであり、
前記表層部の熱膨張係数は、前記内層部の熱膨張係数よりも小さく、かつ、
前記表層部への析出結晶であるＭＡｌ2Ｓｉ2Ｏ8（ＭはＣａ，Ｍｇ，Ｓｒ，Ｂａからなる群より選ばれる少なくとも１種）と、前記表層部中のＡｌ2Ｏ3の、ＸＲＤ分析によるピーク強度比が、下記の式(１)：
０．０５≦（ＭＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）≦１ ……(１)
の範囲にあること
を特徴としている。
なお、本発明において、表層部に用いられるガラス、すなわち、ＳｉＯ2と、ＭＯ（Ｃａ，Ｍｇ，Ｓｒ，Ｂａからなる群より選ばれる少なくとも１種の酸化物）と、Ａｌ2Ｏ3とを含有するガラスとしては、例えば、ＳｉＯ2と、ＭＯ（ただし、ＭＯは、ＣａＯ、ＭｇＯ、ＳｒＯおよびＢａＯから選ばれた少なくとも１種）を含み、ＳｉＯ2とＭＯの割合がＳｉＯ2：ＭＯ＝２３：７〜１７：１３（モル比）の範囲にあるものなどを用いることができる。
ただし、表層部に用いられるガラスは、ＭＡｌ2Ｓｉ2Ｏ8の結晶が析出しやすいガラスであることが好ましいため、この析出結晶組成に近くなるように、ＳｉＯ2とＭＯとの比率が調整されたガラスを用いることが望ましい。すなわち、表層部に用いられるガラスとしては、ＳｉＯ2とＭＯ（例えば、ＣａＯ）の比率を、モル比で２（ＳｉＯ2／ＭＯ＝２）に近付けたガラスを用いることが望ましい。
ただし、表層部に用いられるガラスは、ＭＡｌ2Ｓｉ2Ｏ8の結晶が析出しやすいガラスであることが好ましいため、この析出結晶組成に近くなるように、ＳｉＯ2とＭＯとの比率が調整されたガラスを用いることが望ましい。すなわち、表層部に用いられるガラスとしては、ＳｉＯ2とＭＯ（例えば、ＣａＯ）の比率を、モル比で２（ＳｉＯ2／ＭＯ＝２）に近付けたガラスを用いることが望ましい。
また、本発明の多層セラミック基板においては、内層部も、ＳｉＯ2−ＭＯ（ただしＭＯは、ＣａＯ，ＭｇＯ，ＳｒＯ，およびＢａＯからなる群より選ばれる少なくとも１種）−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスと、Ａｌ2Ｏ3フィラーとを含むガラスセラミック系材料を焼成することにより形成されたものであることが望ましい。なお、内層部に用いられるガラスとしては、ＳｉＯ2とＭＯの割合がモル比で、ＳｉＯ2：ＭＯ＝１９：１１〜１１：１９の範囲にあるものなどが例示される。内層部に用いられるガラスは、製造時の焼成工程でガラスから適量の結晶が析出するほうが機械強度特性の点で有利となるため、ＭＳｉＯ3が析出しやすいものであることが望ましいため、この析出結晶組成に近くなるように、ＳｉＯ2とＭＯとの比率を、モル比で１（ＳｉＯ2／ＭＯ＝１）に近付けたガラスを用いることが望ましい。
また、表層部を構成するガラスに含まれるＳｉＯ2は、通常３４〜７３重量％の範囲にあることが好ましく、内層部を構成する材料に含まれるガラスに含まれるＳｉＯ2は、通常２２〜６０重量％の範囲にあることが好ましい。
すなわち、表層部を構成する材料に含まれるガラスは、３４〜７３重量％のＳｉＯ2と、ＳｉＯ2／ＭＯ（モル比）が２付近となるような量のＭＯと、３０重量％までのＢ2Ｏ3と、３０重量％までのＡｌ2Ｏ3とを含むものであることが好ましく、また、内層部を構成する材料に含まれるガラスは、２２〜６０重量％のＳｉＯ2と、ＳｉＯ2／ＭＯ（モル比）が１付近となるような量のＭＯと、２０重量％までのＢ2Ｏ3と、３０重量％までのＡｌ2Ｏ3とを含むものであることが好ましい。
なお、本発明においては、表層部を構成する材料は、フィラーとしてのＡｌ2Ｏ3を３０〜６０重量％の範囲で含むことが望ましい。
また、内層部を構成する材料は、フィラーとしてのＡｌ2Ｏ3を４０〜７０重量％の範囲で含むことが好ましい。
また、内層部を構成する材料は、フィラーとしてのＡｌ2Ｏ3を４０〜７０重量％の範囲で含むことが好ましい。
また、本発明の電子部品は、上記本発明の多層セラミック基板の前記表面電極上に、表面実装型チップ部品が搭載されていることを特徴としている。
本発明の多層セラミック基板は、内層部と、内層部の両主面側に位置する表層部とが積層された積層構造を有し、表層部が上述のようなガラスとＡｌ2Ｏ3フィラーとを含むガラスセラミック系材料を焼成することにより形成されており、表層部の熱膨張係数が、内層部の熱膨張係数よりも小さく、かつ、表層部への析出結晶であるＭＡｌ2Ｓｉ2Ｏ8と、表層部中のＡｌ2Ｏ3の、ＸＲＤ分析によるピーク強度比が０．０５≦（ＭＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）≦１の範囲となるように構成されていることから、抗折強度などの機械的強度に優れ、表面電極の表層部への接合強度が大きく、表層部（セラミック層）の耐電圧が高く、表面電極と、該表層を介して表面電極と対向する内部電極との絶縁性（層間絶縁性）を十分に確保することが可能な信頼性の高い多層セラミック基板を得ることが可能になる。
このような効果が得られるのは、以下のようなメカニズムによるものと考えられる。
多層セラミック基板を構成する表層部中のガラスが結晶化しすぎると、表層部に存在する結晶化していないガラスの量が減少するため表面電極との密着性が十分に確保できず、表面電極の多層セラミック基板の表層への接合強度が低下する。
一方で、表層部のガラスの結晶化の程度が低すぎると、多層セラミック基板の抗折強度が低下する。これは、表層部に圧縮応力がかかったときの応力の逃げやすさに、ガラスの結晶化の程度が影響するからである。すなわち、表層部のガラスの結晶化の程度が低いと、結晶化していない軟質のガラスが多く残るため、表層部に生じる圧縮応力が緩和されやすくなるのに対し、表層部のガラスの結晶化が進むと、硬質の結晶の存在によって圧縮応力が緩和されにくくなり、表層部と内層部の熱膨張係数差による多層セラミック基板全体の強度向上の効果が得られやすくなる。
さらに、表層部のガラスの結晶化の程度が低すぎると、表層部に存在する結晶化していないガラスの割合が多くなって、表面電極を構成する金属がガラス中に拡散しやすくなり、表層部の耐電圧が低下して、絶縁不良を引き起こす。
多層セラミック基板を構成する表層部中のガラスが結晶化しすぎると、表層部に存在する結晶化していないガラスの量が減少するため表面電極との密着性が十分に確保できず、表面電極の多層セラミック基板の表層への接合強度が低下する。
一方で、表層部のガラスの結晶化の程度が低すぎると、多層セラミック基板の抗折強度が低下する。これは、表層部に圧縮応力がかかったときの応力の逃げやすさに、ガラスの結晶化の程度が影響するからである。すなわち、表層部のガラスの結晶化の程度が低いと、結晶化していない軟質のガラスが多く残るため、表層部に生じる圧縮応力が緩和されやすくなるのに対し、表層部のガラスの結晶化が進むと、硬質の結晶の存在によって圧縮応力が緩和されにくくなり、表層部と内層部の熱膨張係数差による多層セラミック基板全体の強度向上の効果が得られやすくなる。
さらに、表層部のガラスの結晶化の程度が低すぎると、表層部に存在する結晶化していないガラスの割合が多くなって、表面電極を構成する金属がガラス中に拡散しやすくなり、表層部の耐電圧が低下して、絶縁不良を引き起こす。
すなわち、ＸＲＤ分析によるＭＡｌ2Ｓｉ2Ｏ8と、Ａｌ2Ｏ3のピーク強度比が、表層部のガラスの結晶化の程度を把握する指標としての機能を果たすため、該ピーク強度比を、０．０５≦（ＭＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）≦１の範囲に保つことにより、望ましい結晶化度を実現して、上述のような本発明の作用効果を得ることが可能になる。
また、本発明においては、表層部が、ＳｉＯ2−ＭＯ（ただしＭＯは、ＣａＯ，ＭｇＯ，ＳｒＯ，およびＢａＯからなる群より選ばれる少なくとも１種）−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスと、Ａｌ2Ｏ3フィラーとを含むものである場合に、上述の本発明の要件、すなわち、ＭＡｌ2Ｓｉ2Ｏ8（ＭはＣａ，Ｍｇ，Ｓｒ，Ｂａからなる群より選ばれる少なくとも１種）と、Ａｌ2Ｏ3のピーク強度比が、０．０５≦（ＭＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）≦１の範囲にあるという要件を満たすことにより、上述のような本発明の作用効果を奏する多層セラミック基板をさらに確実に得ることが可能になる。
また、本発明の電子部品においては、多層セラミック基板の表層部への接合強度に優れた表面電極上に、表面実装型チップ部品が搭載されていることから、実装信頼性に優れた電子部品を提供することができる。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
[多層セラミック基板の構成]
図１は、本発明の一実施形態にかかる電子部品であって、本発明の一実施形態にかかる多層セラミック基板の、表面電極上にチップ部品を搭載した電子部品を示す正面断面図である。
図１は、本発明の一実施形態にかかる電子部品であって、本発明の一実施形態にかかる多層セラミック基板の、表面電極上にチップ部品を搭載した電子部品を示す正面断面図である。
この電子部品Ａを構成する多層セラミック基板１は、内層部１０と、内層部１０の両主面側に内層部１０を積層方向に挟むように積層、配設された第１および第２の表層部１１，１２とを備えた積層構造を有している。
なお、内層部１０は、少なくとも１層の内層部セラミック層１０ａを備えた構成とされており、第１および第２の表層部１１，１２も、それぞれ、少なくとも１層の表層部セラミック層１１ａ，１２ａを備えた構成とされている。
また、この多層セラミック基板１は、その表面や内部に配設された導体１３を備えている。
この導体１３には、多層セラミック基板１の一方側主面（上面）に形成され、例えば、半導体デバイス２ａや、チップコンデンサ２ｂなどのチップ部品が搭載される表面電極１３ａ、他方側主面に配設され、多層セラミック基板１を図示しないマザーボード上に実装する際の電気的接続手段として機能する表面電極１３ｂ、多層セラミック基板１の内部に配設され、コンデンサやインダクタのような受動素子を構成したり、素子間を電気的に接続する接続配線として機能したりする内部導体１３ｃ、層間接続のためのビアホール導体１３ｄなどが含まれている。
この導体１３には、多層セラミック基板１の一方側主面（上面）に形成され、例えば、半導体デバイス２ａや、チップコンデンサ２ｂなどのチップ部品が搭載される表面電極１３ａ、他方側主面に配設され、多層セラミック基板１を図示しないマザーボード上に実装する際の電気的接続手段として機能する表面電極１３ｂ、多層セラミック基板１の内部に配設され、コンデンサやインダクタのような受動素子を構成したり、素子間を電気的に接続する接続配線として機能したりする内部導体１３ｃ、層間接続のためのビアホール導体１３ｄなどが含まれている。
そして、本発明の多層セラミック基板１においては、内層部１０および第１および第２の表層部１１，１２を構成する材料として、ＳｉＯ2−ＭＯ（ただしＭＯは、ＣａＯ，ＭｇＯ，ＳｒＯ，およびＢａＯからなる群より選ばれる少なくとも１種であり、この実施形態ではＣａＯ）−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスと、Ａｌ2Ｏ3フィラーとを含む、低温焼成が可能なガラスセラミックが用いられている。
また、第１および第２の表層部１１，１２は、その熱膨張係数が、内層部１０の熱膨張係数よりも小さく、かつ、第１および第２の表層部１１，１２の、ＸＲＤ分析によるＣａＡｌ2Ｓｉ2Ｏ8（アノーサイト）と、Ａｌ2Ｏ3のピーク強度比（ＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）が、０．０５〜５の範囲となるように構成されている。
上述のように、この実施形態では、ＭがＣａであり、ＭＯがＣａＯである場合を例にとって説明しているが、ＭはＣａ，Ｍｇ，Ｓｒ，Ｂａからなる群より選ばれる少なくとも１種であればよく、また、ＭＯは、それらの酸化物であればよい。
なお、本発明の多層セラミック基板においては、製造時の焼成工程でガラスから適量の結晶が析出するほうが機械強度特性の点で有利となるため、ガラス組成は析出結晶組成に近いほうが好ましい。
例えば、ＳｉＯ2−ＭＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3系のガラスの場合、ＭＡｌ2Ｓｉ2Ｏ8やＭＳｉＯ3の結晶が析出しやすいため、この析出結晶組成に近くなるように、ＳｉＯ2とＭＯとの比率を調整することが望ましい。
具体的には、表層部１１，１２のガラス組成は、熱膨張係数を下げるためにＭＡｌ2Ｓｉ2Ｏ8の結晶を多く析出させる見地から、ＳｉＯ2とＭＯ（例えば、ＣａＯ）の比率を、モル比で２（ＳｉＯ2／ＭＯ＝２）に近付けることが望ましい。
また、内層部１０のガラス組成は、ＭＳｉＯ3の結晶を多く析出させることが好ましく、その見地からはＳｉＯ2とＭＯとの比率を、モル比で１（ＳｉＯ2／ＭＯ＝１）に近付けることが望ましい。
なお、内層部１０のガラス組成は、表層部１１，１２に比べて、ＭＯ比率が高くなり、焼成後のめっき処理で浸食を受けやすいが、表面部に露出していないため、致命的なダメージは受けにくい。
熱膨張係数の差をより大きくするため、表層部１１，１２において、ガラス中のＳｉＯ2を多くしすぎると、焼成時のガラス粘度が十分に低下しなくなるため焼結不良が生じ、ＭＯを多くしすぎると、熱膨張係数の差を十分に取れなくなる傾向がある。
また、熱膨張係数の差をより大きくするため、内層部１０においてガラス中のＭＯを多くしすぎると、耐湿性が低下して絶縁不良が生じるため好ましくない。また、ＳｉＯ2を多くしすぎると、熱膨張係数の差を十分に取れなくなる傾向がある。
また、熱膨張係数の差をより大きくするため、内層部１０においてガラス中のＭＯを多くしすぎると、耐湿性が低下して絶縁不良が生じるため好ましくない。また、ＳｉＯ2を多くしすぎると、熱膨張係数の差を十分に取れなくなる傾向がある。
以上のことから、ガラス中のＳｉＯ2とＭＯとの比率を、表層部１１，１２と内層部１０とにおいてそれぞれ前述したような範囲とすることが好ましい。
また、表層部１１，１２を構成する材料に含まれるガラスは、３４〜７３重量％のＳｉＯ2と、ＳｉＯ2／ＭＯ（モル比）が２付近となるような量のＭＯと、３０重量％までのＢ2Ｏ3と、３０重量％までのＡｌ2Ｏ3とを含むことが望ましい。
また、内層部１０を構成する材料に含まれるガラスは、２２〜６０重量％のＳｉＯ2と、ＳｉＯ2／ＭＯ（モル比）が１付近となるような量のＭＯと、２０重量％までのＢ2Ｏ3と、３０重量％までのＡｌ2Ｏ3とを含むことが望ましい。
また、内層部１０を構成する材料に含まれるガラスは、２２〜６０重量％のＳｉＯ2と、ＳｉＯ2／ＭＯ（モル比）が１付近となるような量のＭＯと、２０重量％までのＢ2Ｏ3と、３０重量％までのＡｌ2Ｏ3とを含むことが望ましい。
その理由は次のとおりである。
(ａ)Ｂ2Ｏ3は、焼成時に焼結が円滑に進行するよう、ガラスに適度な粘度を与える機能を果たすが、Ｂ2Ｏ3が多すぎると、粘度が下がりすぎるため、過焼成となり、表面に気孔が生じて絶縁不良を引き起こしやすい。他方、Ｂ2Ｏ3が少なすぎると、粘度が高く、焼結不良が生じやすくなる。
(ｂ)Ａｌ2Ｏ3は、表層部１１，１２の場合、析出結晶を構成する成分となるが、このＡｌ2Ｏ3が多すぎても、少なすぎても、結晶析出が起こりにくくなる。
(ｃ)また、Ａｌ2Ｏ3により、ガラスの化学的安定性が向上するため、ＭＯが相対的に多い内層部１０ではＡｌ2Ｏ3の割合が多くなると、めっき耐性および耐湿性が向上する。一方、熱膨張係数に対して、Ａｌ2Ｏ3はＳｉＯ2とＭＯとの中間的な寄与をするので、Ａｌ2Ｏ3の量が多くなりすぎると、表層部と内層部の熱膨張係数の差を確保することが困難になる。
(ａ)Ｂ2Ｏ3は、焼成時に焼結が円滑に進行するよう、ガラスに適度な粘度を与える機能を果たすが、Ｂ2Ｏ3が多すぎると、粘度が下がりすぎるため、過焼成となり、表面に気孔が生じて絶縁不良を引き起こしやすい。他方、Ｂ2Ｏ3が少なすぎると、粘度が高く、焼結不良が生じやすくなる。
(ｂ)Ａｌ2Ｏ3は、表層部１１，１２の場合、析出結晶を構成する成分となるが、このＡｌ2Ｏ3が多すぎても、少なすぎても、結晶析出が起こりにくくなる。
(ｃ)また、Ａｌ2Ｏ3により、ガラスの化学的安定性が向上するため、ＭＯが相対的に多い内層部１０ではＡｌ2Ｏ3の割合が多くなると、めっき耐性および耐湿性が向上する。一方、熱膨張係数に対して、Ａｌ2Ｏ3はＳｉＯ2とＭＯとの中間的な寄与をするので、Ａｌ2Ｏ3の量が多くなりすぎると、表層部と内層部の熱膨張係数の差を確保することが困難になる。
また、表層部１１，１２を構成する材料は、フィラーとしてのＡｌ2Ｏ3を３０〜６０重量％含み、内層部１０を構成する材料は、フィラーとしてのＡｌ2Ｏ3を４０〜７０重量％含むことがより好ましい。
その理由は以下の通りである。
Ａｌ2Ｏ3フィラーは、機械的強度を向上させるのに寄与する。そのため、Ａｌ2Ｏ3フィラーが少なすぎると、十分な強度が得られなくなる。特に、引っ張り応力が働く内層部１０では、機械的強度が十分でないと、内層部１０から破壊するため、圧縮応力により表層部１１，１２を強化した効果が十分に得られなくなる。したがって、内層部１０では、表層部１１，１２より多くＡｌ2Ｏ3フィラーを含有させて強度を向上させることで、より大きな熱膨張係数の差にも耐えるようになり、表層部１１，１２の強化の効果をより確実に得ことができる。
Ａｌ2Ｏ3フィラーは、機械的強度を向上させるのに寄与する。そのため、Ａｌ2Ｏ3フィラーが少なすぎると、十分な強度が得られなくなる。特に、引っ張り応力が働く内層部１０では、機械的強度が十分でないと、内層部１０から破壊するため、圧縮応力により表層部１１，１２を強化した効果が十分に得られなくなる。したがって、内層部１０では、表層部１１，１２より多くＡｌ2Ｏ3フィラーを含有させて強度を向上させることで、より大きな熱膨張係数の差にも耐えるようになり、表層部１１，１２の強化の効果をより確実に得ことができる。
また、Ａｌ2Ｏ3フィラーも、熱膨張係数に対して、表層部１１，１２中のガラスと内層部１０中のガラスとの中間的な寄与をするので、Ａｌ2Ｏ3フィラーが多くなりすぎると、熱膨張係数の差を確保することができなくなる。
［多層セラミック基板の作製］
次に、上述の多層セラミック基板１の製造方法について説明する。
次に、上述の多層セラミック基板１の製造方法について説明する。
＜表層部形成用グリーンシートの作製＞
ＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスＡと、フィラーとしてのＡｌ2Ｏ3粉末の混合粉末に、溶剤、分散剤、バインダ、可塑剤を配合して作製したスラリーをＰＥＴフィルム上に塗布して表層部形成用グリーンシートを作製した。
なお、ガラスＡとしては、表１に示すような組成を有するＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスを用いた。なお、ガラスＡにおいては、ＳｉＯ2／ＭＯ（モル比）が約２となるように組成の調整が行われている。
ＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスＡと、フィラーとしてのＡｌ2Ｏ3粉末の混合粉末に、溶剤、分散剤、バインダ、可塑剤を配合して作製したスラリーをＰＥＴフィルム上に塗布して表層部形成用グリーンシートを作製した。
なお、ガラスＡとしては、表１に示すような組成を有するＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスを用いた。なお、ガラスＡにおいては、ＳｉＯ2／ＭＯ（モル比）が約２となるように組成の調整が行われている。
なお、ガラスＡとＡｌ2Ｏ3フィラーとの配合割合は、重量比で６：４となるようにした。
この実施形態では、表層部形成用グリーンシートとして、含まれるガラスの結晶化温度が、９００℃≦結晶化温度≦９７０℃の範囲のものを作製した。
この実施形態では、表層部形成用グリーンシートとして、含まれるガラスの結晶化温度が、９００℃≦結晶化温度≦９７０℃の範囲のものを作製した。
ガラスの結晶化温度を、９００℃≦結晶化温度≦９７０℃の範囲で変化させるにあたっては、結晶化を促す種結晶の添加量を調整することにより、ガラスの結晶化温度を上記の範囲で変化させるようにした。
具体的には、上記種結晶を表３に示すような割合（ガラスとＡｌ2Ｏ3フィラーの総量に対する割合）で添加することにより、結晶化温度を９００〜９７０℃の範囲で変化させた。
具体的には、上記種結晶を表３に示すような割合（ガラスとＡｌ2Ｏ3フィラーの総量に対する割合）で添加することにより、結晶化温度を９００〜９７０℃の範囲で変化させた。
ただし、ガラスの結晶化温度を変化させる方法は、種結晶を添加する方法に限らず、ガラスやＡｌ2Ｏ3フィラーの粒径を変化させる方法や、種結晶を添加する方法と、粒径を変化させる方法の両者を組み合わせる方法などを適用することも可能である。
＜内層部形成用グリーンシートの作製＞
ＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスＢと、フィラーとしてのＡｌ2Ｏ3粉末の混合粉末に、溶剤、分散剤、バインダ、可塑剤を配合して作製したスラリーをＰＥＴフィルム上に塗布して内層部形成用グリーンシートを作製した。
なお、ガラスＢとしては、表２に示すような組成を有するＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスを用いた。なお、ガラスＢにおいては、ＳｉＯ2／ＭＯ（モル比）が約１となるように組成の調整が行われている。
ＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスＢと、フィラーとしてのＡｌ2Ｏ3粉末の混合粉末に、溶剤、分散剤、バインダ、可塑剤を配合して作製したスラリーをＰＥＴフィルム上に塗布して内層部形成用グリーンシートを作製した。
なお、ガラスＢとしては、表２に示すような組成を有するＳｉＯ2−ＣａＯ−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスを用いた。なお、ガラスＢにおいては、ＳｉＯ2／ＭＯ（モル比）が約１となるように組成の調整が行われている。
なお、ガラスＢとＡｌ2Ｏ3フィラーとの配合割合は、重量比で５：５となるようにした。
＜拘束層用のグリーンシートの作製＞
Ａｌ2Ｏ3粉末に、溶剤、分散剤、バインダ、および可塑剤を配合したスラリーをＰＥＴフィルム上に塗布して拘束層用グリーンシートを作製した。
Ａｌ2Ｏ3粉末に、溶剤、分散剤、バインダ、および可塑剤を配合したスラリーをＰＥＴフィルム上に塗布して拘束層用グリーンシートを作製した。
＜表面電極および内部導体形成用の導電性ペーストの作製＞
導電成分であるＡｇ粉末に、有機ビヒクルと溶剤を配合して混練することにより、表面電極および内部導体形成用の導電性ペースト（Ａｇペースト）を作製した。
導電成分であるＡｇ粉末に、有機ビヒクルと溶剤を配合して混練することにより、表面電極および内部導体形成用の導電性ペースト（Ａｇペースト）を作製した。
＜グリーンシートへの導電性ペーストの印刷＞
それから、上述のようにして作製した表層部形成用グリーンシートおよび内層部形成用グリーンシートに、表面電極および内部導体形成用のＡｇペースト１１６（図２参照）を印刷した。
それから、上述のようにして作製した表層部形成用グリーンシートおよび内層部形成用グリーンシートに、表面電極および内部導体形成用のＡｇペースト１１６（図２参照）を印刷した。
＜積層・焼成＞
それから、Ａｇペースト１１６が印刷された各グリーンシートと拘束層用グリーンシートとを積層、圧着することにより、図２に模式的に示すように、内層部形成用グリーンシート１１０の両主面側に、表層部形成用グリーンシート１１１，１１２が積層され、さらにその外側に拘束層用グリーンシート１１３，１１４が積層された構造を有する複合積層体１００を形成した。
それから、Ａｇペースト１１６が印刷された各グリーンシートと拘束層用グリーンシートとを積層、圧着することにより、図２に模式的に示すように、内層部形成用グリーンシート１１０の両主面側に、表層部形成用グリーンシート１１１，１１２が積層され、さらにその外側に拘束層用グリーンシート１１３，１１４が積層された構造を有する複合積層体１００を形成した。
それから、この複合積層体１００を、拘束層用グリーンシート１１３，１１４は焼結しないが、その他の基板材料（内層部形成用グリーンシート１１０、表層部形成用グリーンシート１１１，１１２）と、Ａｇペースト１１６は十分に焼結する温度で焼成する。焼成後に、表面電極１３ａ，１３Ｂ、内部導体１３ｃ、ビアホール導体１３ｄなどの導体１３（図１，図３参照）となる。
焼成後に、複合積層体から拘束層を除去することにより、図３に示すような、多層セラミック基板（半導体デバイス２ａ（図１）や、チップコンデンサ２ｂ（図１）などのチップ部品を搭載する前の多層セラミック基板）１を得た。
上述のように、この実施形態では、焼成工程で、拘束層用グリーンシートを最外層として配置した複合積層体を焼成するようにしているので、表層部形成用グリーンシートおよび内層部形成用グリーンシートが焼成工程で、主面方向に収縮することを抑制することができる。そのため、多層セラミック基板の不所望な変形を抑制し、寸法精度を高めることができるとともに、焼成時における表層部と内層部との層間剥離を生じにくくすることができる。
なお、この実施形態では、表３に示すように、ＸＲＤ分析によるＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3のピーク強度比が、０．０５〜５の範囲内にある多層セラミック基板（表３の実施例１〜３の試料および参考例１，２の試料）を作製するとともに、ＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3のピーク強度比が、０．０５〜５の範囲を外れた試料（比較例１〜３の試料）も併せて作製し、各試料の特性を評価することにより、本発明の効果を確認した。
［特性の評価］
作製した各多層セラミック基板について、
(１)表層部の結晶化温度、
(２)表層部のＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3ピーク強度比（ＸＲＤ分析によるピーク強度比）、
(３)表層部熱膨張係数
(４)内層部熱膨張係数
(５)電極接合強度
(６)抗折強度
(７)表層部絶縁抵抗不良率
を調べた。その結果を表３に示す。
作製した各多層セラミック基板について、
(１)表層部の結晶化温度、
(２)表層部のＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3ピーク強度比（ＸＲＤ分析によるピーク強度比）、
(３)表層部熱膨張係数
(４)内層部熱膨張係数
(５)電極接合強度
(６)抗折強度
(７)表層部絶縁抵抗不良率
を調べた。その結果を表３に示す。
なお、表３の表層部の結晶化温度は、セラミックグリーンシートを焼成した際のガラスの結晶析出に伴う発熱反応のピーク温度であり、示差走査熱量測定（ＤＳＣ）により測定される値である。
また、表層部のＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3ピーク強度比は、ＸＲＤ分析により、Ｘ線の線源としてＣｕＫαを用い、ＣａＡｌ2Ｓｉ2Ｏ8（アノーサイト）は２８°付近、Ａｌ2Ｏ3は２５．６°付近の角度でピークを調べ、その比（ＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）を求めたものである。
また、表層部および内層部の熱膨張係数は、熱機械分析装置（ＴＭＡ）を用いて求めたものである。
電極接合強度は、２ｍｍ□の電極に対して、引張速度２０ｍｍ／ｍｉｎの条件で引張試験を行って求めたものである。
また、抗折強度は、多層セラミック基板について、３点曲げ試験を実施して測定したものである。
さらに、表層部絶縁抵抗不良率は、絶縁抵抗測定機で５０Ｖ印加時の絶縁抵抗を調べたものであり、抵抗が１０10Ω未満のものを不良として不良率を求めたものである。評価個数は１００個とした。
表３に示すように、種結晶の添加量を少なくして表層部の結晶化温度を高くした比較例１，２の試料、すなわち、表層部のＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3ピーク強度比が０．０１の比較例１の試料および、表層部のＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3ピーク強度比が０．０３の比較例２の試料の場合、電極接合強度は高くなるものの、抗折強度は低くなることが確認された。これは、焼成後の表層部のＣａＡｌ2Ｓｉ2Ｏ8の析出量が少なく、残留ガラス量が増えることによるものである。
しかし、比較例１，２の試料の場合、結晶化度が低くなるため、ガラスへのＡｇの拡散量が増えて表層部の抵抗が低下し、絶縁抵抗不良率が高くなるため好ましくないことが確認された。
しかし、比較例１，２の試料の場合、結晶化度が低くなるため、ガラスへのＡｇの拡散量が増えて表層部の抵抗が低下し、絶縁抵抗不良率が高くなるため好ましくないことが確認された。
また、種結晶の添加量を多くして表層部の結晶化温度を低くした比較例３の試料、すなわち、表層部のＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3ピーク強度比が７の試料の場合、表層部のＣａＡｌ2Ｓｉ2Ｏ8の析出度が高いため、抗折強度が高くなることが確認された。また、残留ガラス量が少なくなるため、ガラスへのＡｇの拡散量が減少して、表層部の抵抗が高くなり、絶縁不良の発生が防止されることが確認された。
しかし、比較例３の試料の場合、表層部のＣａＡｌ2Ｓｉ2Ｏ8の析出度が高くなり過ぎて残留ガラス量が少なくなるため、電極接合強度が不十分になることが確認された。
しかし、比較例３の試料の場合、表層部のＣａＡｌ2Ｓｉ2Ｏ8の析出度が高くなり過ぎて残留ガラス量が少なくなるため、電極接合強度が不十分になることが確認された。
一方、表層部の結晶化温度を適切な範囲に設定して、表層部のＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3のピーク強度比が、本発明の要件（０．０５≦ＣａＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3≦１の要件）を満たす表３の実施例１〜３の試料、およびピーク強度比が３または５である参考例１および２の試料の場合、抗折強度と電極接合強度を向上させることが可能になるとともに、表層部の絶縁抵抗不良を防止できることが確認された。
なお、上記実施形態では、ＭＯがＣａＯである場合を例にとって説明したが、ＭＯがＭｇＯ，ＳｒＯ，およびＢａＯのいずれかである場合にも、同様の効果が得られることが確認されている。
本発明はさらにその他の点においても上記実施形態に限定されるものではなく、表面電極の構成材料、表面電極や内部導体の具体的な配設態様、表層部および内層部の厚みや配設態様などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
Ａ 電子部品
１ 多層セラミック基板
２ａ 半導体デバイス
２ｂ チップコンデンサ
１０ 内層部
１０ａ 内層部セラミック層
１１ 第１の表層部
１２ 第２の表層部
１１ａ，１２ａ 表層部セラミック層
１３ 導体
１３ａ，１３ｂ 表面電極
１３ｃ 内部導体
１３ｄ ビアホール導体
１００ 複合積層体
１１０ 内層部形成用グリーンシート
１１１，１１２ 表層部形成用グリーンシート
１１３，１１４ 拘束層用グリーンシート
１１６ Ａｇペースト
１ 多層セラミック基板
２ａ 半導体デバイス
２ｂ チップコンデンサ
１０ 内層部
１０ａ 内層部セラミック層
１１ 第１の表層部
１２ 第２の表層部
１１ａ，１２ａ 表層部セラミック層
１３ 導体
１３ａ，１３ｂ 表面電極
１３ｃ 内部導体
１３ｄ ビアホール導体
１００ 複合積層体
１１０ 内層部形成用グリーンシート
１１１，１１２ 表層部形成用グリーンシート
１１３，１１４ 拘束層用グリーンシート
１１６ Ａｇペースト
Claims (2)
- 内層部と、前記内層部の表裏両主面側に積層された表層部と、前記表層部の少なくとも一方の表面に配設された表面電極とを備えた多層セラミック基板であって、
前記表層部は、ＳｉＯ2−ＭＯ（ただしＭＯは、ＣａＯ，ＭｇＯ，ＳｒＯ，およびＢａＯからなる群より選ばれる少なくとも１種）−Ｂ2Ｏ3−Ａｌ2Ｏ3系ガラスと、Ａｌ2Ｏ3フィラーとを含むガラスセラミック系材料からなるセラミックであり、
前記表層部の熱膨張係数は、前記内層部の熱膨張係数よりも小さく、かつ、
前記表層部の析出結晶であるＭＡｌ2Ｓｉ2Ｏ8（ＭはＣａ，Ｍｇ，Ｓｒ，Ｂａからなる群より選ばれる少なくとも１種）と、前記表層部中のＡｌ2Ｏ3の、ＸＲＤ分析によるピーク強度比が、下記の式(１)：
０．０５≦（ＭＡｌ2Ｓｉ2Ｏ8／Ａｌ2Ｏ3）≦１ ……(１)
の範囲にあること
を特徴とする多層セラミック基板。 - 請求項１記載の多層セラミック基板の前記表面電極上に、表面実装型チップ部品が搭載されていることを特徴とする電子部品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011285294 | 2011-12-27 | ||
| JP2011285294 | 2011-12-27 | ||
| PCT/JP2012/083651 WO2013099944A1 (ja) | 2011-12-27 | 2012-12-26 | 多層セラミック基板およびそれを用いた電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013099944A1 JPWO2013099944A1 (ja) | 2015-05-11 |
| JP5928847B2 true JP5928847B2 (ja) | 2016-06-01 |
Family
ID=48697425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013551739A Active JP5928847B2 (ja) | 2011-12-27 | 2012-12-26 | 多層セラミック基板およびそれを用いた電子部品 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140301053A1 (ja) |
| JP (1) | JP5928847B2 (ja) |
| WO (1) | WO2013099944A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014196348A1 (ja) * | 2013-06-05 | 2014-12-11 | 株式会社村田製作所 | セラミック基板用組成物およびセラミック回路部品 |
| US9801277B1 (en) | 2013-08-27 | 2017-10-24 | Flextronics Ap, Llc | Bellows interconnect |
| US10321560B2 (en) | 2015-11-12 | 2019-06-11 | Multek Technologies Limited | Dummy core plus plating resist restrict resin process and structure |
| US10009992B2 (en) * | 2015-12-02 | 2018-06-26 | Multek Technologies Limited | PCB hybrid redistribution layer |
| US20170238416A1 (en) | 2016-02-17 | 2017-08-17 | Multek Technologies Limited | Dummy core restrict resin process and structure |
| US9999134B2 (en) | 2016-03-14 | 2018-06-12 | Multek Technologies Limited | Self-decap cavity fabrication process and structure |
| US10064292B2 (en) | 2016-03-21 | 2018-08-28 | Multek Technologies Limited | Recessed cavity in printed circuit board protected by LPI |
| JP6728859B2 (ja) * | 2016-03-25 | 2020-07-22 | 日立金属株式会社 | セラミック基板およびその製造方法 |
| US10712398B1 (en) | 2016-06-21 | 2020-07-14 | Multek Technologies Limited | Measuring complex PCB-based interconnects in a production environment |
| US10182494B1 (en) | 2017-09-07 | 2019-01-15 | Flex Ltd. | Landless via concept |
| CN113754457B (zh) * | 2021-09-27 | 2024-02-23 | 惠州市芯瓷半导体有限公司 | 一种多层板及制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629664A (ja) * | 1992-07-10 | 1994-02-04 | Nippon Cement Co Ltd | 多層セラミックス配線基板 |
| JP3361573B2 (ja) * | 1993-08-04 | 2003-01-07 | 日本山村硝子株式会社 | 低温焼成基板用組成物及びそれから得られる低温焼成基板 |
| JP3358589B2 (ja) * | 1999-06-08 | 2002-12-24 | 株式会社村田製作所 | セラミック基板用組成物、グリーンシートおよびセラミック回路部品 |
| KR100519422B1 (ko) * | 2001-03-28 | 2005-10-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹 |
| JP4407199B2 (ja) * | 2003-08-13 | 2010-02-03 | 旭硝子株式会社 | 結晶化無鉛ガラス、ガラスセラミックス組成物、グリーンシートおよび電子回路基板 |
| JP4422453B2 (ja) * | 2003-09-12 | 2010-02-24 | 京セラ株式会社 | 配線基板 |
| JP4145262B2 (ja) * | 2004-03-23 | 2008-09-03 | 三洋電機株式会社 | 積層セラミック基板 |
| JP2005281010A (ja) * | 2004-03-26 | 2005-10-13 | Sanyo Electric Co Ltd | 誘電体セラミック材料及び積層セラミック基板 |
| KR100890371B1 (ko) * | 2004-10-29 | 2009-03-25 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 다층기판 및 그 제조방법 |
| JP2007284264A (ja) * | 2006-04-13 | 2007-11-01 | Sanyo Electric Co Ltd | 積層セラミック基板 |
| EP2026642B1 (en) * | 2006-06-02 | 2017-12-27 | Murata Manufacturing Co. Ltd. | Multilayer ceramic substrate, method for producing the same and electronic component |
| JP2008053525A (ja) * | 2006-08-25 | 2008-03-06 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
| WO2010084813A1 (ja) * | 2009-01-20 | 2010-07-29 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
| WO2011021484A1 (ja) * | 2009-08-18 | 2011-02-24 | 株式会社村田製作所 | ガラスセラミック組成物、セラミックグリーンシートおよび多層セラミック基板 |
-
2012
- 2012-12-26 WO PCT/JP2012/083651 patent/WO2013099944A1/ja active Application Filing
- 2012-12-26 JP JP2013551739A patent/JP5928847B2/ja active Active
-
2014
- 2014-06-23 US US14/311,766 patent/US20140301053A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20140301053A1 (en) | 2014-10-09 |
| JPWO2013099944A1 (ja) | 2015-05-11 |
| WO2013099944A1 (ja) | 2013-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5928847B2 (ja) | 多層セラミック基板およびそれを用いた電子部品 | |
| CN101416570B (zh) | 多层陶瓷基板及其制造方法以及电子器件 | |
| JP6214930B2 (ja) | 多層配線基板 | |
| JP2014232897A (ja) | セラミック積層部品 | |
| JP5158040B2 (ja) | ガラスセラミックス基板 | |
| US7211533B2 (en) | Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component | |
| JP5796602B2 (ja) | セラミック電子部品およびその製造方法 | |
| WO2010058697A1 (ja) | ガラスセラミック組成物およびガラスセラミック基板 | |
| US9648743B2 (en) | Multilayer glass ceramic substrate with embedded resistor | |
| JP4703212B2 (ja) | 配線基板及びその製造方法 | |
| JP2008053525A (ja) | 多層セラミック基板およびその製造方法 | |
| TW200843603A (en) | Multilayer ceramic substrate | |
| JPH1095686A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| US10308546B2 (en) | Multilayer ceramic substrate and electronic component | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP4462433B2 (ja) | 誘電体材料 | |
| JP2007258384A (ja) | ガラスセラミック焼結体およびその製造方法ならびに配線基板およびその製造方法 | |
| JP3548366B2 (ja) | セラミック回路基板 | |
| JP2009231542A (ja) | ガラスセラミック多層配線基板およびその製造方法 | |
| JP2007201276A (ja) | 配線基板 | |
| JP4404216B2 (ja) | 多層基板 | |
| JP3315182B2 (ja) | セラミック基板用組成物 | |
| JP5533120B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4702021B2 (ja) | 導体層付セラミックス基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5928847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |