JP5915704B2

JP5915704B2 - ヘッド素子数確認方法及びヘッド素子数確認機構

Info

Publication number: JP5915704B2
Application number: JP2014165386A
Authority: JP
Inventors: 敦之今泉
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2014-08-15
Filing date: 2014-08-15
Publication date: 2016-05-11
Anticipated expiration: 2030-01-22
Also published as: JP2014231230A

Description

本発明は、ラインヘッドを備えたプリンターにおけるヘッド素子数確認方法及びヘッド素子数確認機構に関する。

サーマルプリンターにおける不良サーマルヘッドヘッド素子の検出に関する技術としては、以下のもの（特許文献１参照）が知られている。
上記特許文献１には、「サーマルヘッドに含まれるヘッド素子を駆動し、所定時間経過後に設定温度に達しているか否かを検出し、設定温度に達していない場合に表示することを特徴とするサーマルヘッド駆動制御方法。」（請求項１）が記載されている。

また、サーマルプリンターのサーマルヘッドの不良検出方法としては、以下のもの（特許文献２参照）が知られている。
上記特許文献２には、「サーマルプリンターに使用されるサーマルヘッドに含まれる複数のヘッド素子の抵抗体のばらつきを検出するサーマルヘッドの不良検出方法において、前記サーマルヘッドの交換時の初期設定時に行われ、前記複数のヘッド素子の抵抗値の最大値および最小値が予め定められた所定範囲内であるかを確認する第１のステップと、前記サーマルヘッド設定後の所定のタイミングに行われ、前記複数のヘッド素子のそれぞれの抵抗値が第１のステップにて求められた最大値および最小値の範囲内であるかを確認する第２のステップと、を有することを特徴とするサーマルヘッドの不良検出方法。」（請求項１）が記載されている。

特開平０６−２２７０１８号公報（請求項１）特開２０００−１４１７３０号公報（第４頁−第６頁、図１）

上記特許文献１及び２に記載の技術は、どちらも全てのヘッド素子に順次ヒータ電圧を印加して測定するもので、どちらも検出動作時にヘッド素子が加熱されて（印刷）されてしまうものであった。

本発明の課題は、サーマルプリンターに搭載されているサーマルヘッドのヘッド素子数を検出するヘッド素子数の確認方法及びヘッド素子数確認機構を提供することを目的とする。

上記課題を解決することのできる本発明は、複数のヘッド素子で構成されるラインヘッドにシフトレジスターで１ライン分の印刷データを入力して、ラッチ回路を介して前記複数のヘッド素子で印刷するラインプリンターのヘッド素子数確認方法であって、前記１ライン分の印刷データとして、素子数確認用データを前記シフトレジスターに入力するステップと、前記シフトレジスターのクロック数と、検査用抵抗素子と前記ヘッド素子の抵抗要素との直列回路の分圧電圧が変化したか否かの判定結果から前記ヘッド素子の数を確認するステップと、を含み、前記素子数確認用データは、予め定められた規格の素子数に対応するゼロデータの先頭の少なくとも１個を１データとしたデータであることを特徴とする。
上記構成によれば、サーマルプリンターに搭載されているサーマルヘッドのヘッド素子数を検出するヘッド素子数の確認方法を提供することができる。

また、本発明のヘッド素子数確認方法は、複数のヘッド素子で構成されるラインヘッドと、各ヘッド素子に含まれる抵抗要素を検査用抵抗素子にシフトレジスターおよびラッチ回路を含む選択部によって直列接続する制御部と、前記検査用抵抗素子と前記抵抗要素の直列回路に検査用電圧を印加する検査用電源と、前記制御部の制御に応答して前記検査用抵抗素子と前記抵抗要素の直列回路の分圧電圧を測定する分圧電圧測定手段と、を備えたプリンターにおけるヘッド素子数の確認方法であって、前記シフトレジスターに対して、最初のクロック信号と共に１データを入力し、以降、予め定められた規格の素子数から１少ない数に対応する０データをクロック信号と共に入力するステップと、前記分圧電圧を測定するステップと、測定された前記分圧電圧が変化した場合は、前記予め定められた規格の素子数であると判定し、測定された前記分圧電圧が変化しない場合は、前記予め定められた規格の素子数ではないと判定するステップと、を含むことを特徴とする。

また、本発明のヘッド素子数確認方法において、前記分圧電圧に変化がなければ、前記予め定められた規格を素子数の多い規格に対応するものから順次素子数の少ない規格に対応するものに変え、前記分圧電圧が変化したときの規格に対応する素子数をヘッド素子数とすることが好ましい。上記構成によれば、分圧電圧に変化がなければ、予め定められた規格を素子数の多い規格に対応するものから順次素子数の少ない規格に対応させてゆき、分圧電圧が変化したときの素子数をヘッド素子数として検出すれば容易にヘッド素子数を確認することができる。
また、上記課題を解決することのできる本発明のヘッド素子数確認機構は、複数のヘッド素子で構成されるラインヘッドと、各ヘッド素子に含まれる抵抗要素を検査用抵抗素子にシフトレジスターおよびラッチ回路を含む選択部によって直列接続する制御部と、前記検査用抵抗素子と前記抵抗要素の直列回路に検査用電圧を印加する検査用電源と、前記制御部の制御に応答して前記検査用抵抗素子と前記抵抗要素の直列回路の分圧電圧を測定する分圧電圧測定手段と、を備え、前記制御部は、前記シフトレジスターに対して、最初のクロック信号と共に１データを入力し、以降、予め定められた規格の素子数から１少ない数に対応する０データをクロック信号と共に入力して前記分圧電圧を測定し、測定された前記分圧電圧が変化した場合は、前記予め定められた規格の素子数であると判定し、測定された前記分圧電圧が変化しない場合は、前記予め定められた規格の素子数ではないと判定することを特徴とする。
上記構成によれば、サーマルプリンターに搭載されているサーマルヘッドのヘッド素子数を検出するヘッド素子数確認機構を提供することができる。

本実施形態のサーマルヘッドの構成を示す模式図である。本実施形態のヘッド素子の動作確認機構の回路図の一例である。分圧電圧とヘッド素子の通電数との対応関係を示した図である。本実施形態のヘッド素子の動作確認方法を説明するためのフローチャートである。本実施形態のサーマルヘッドのヘッド素子数の複数の例を示した図である。本実施形態のサーマルヘッドのヘッド素子数確認方法を説明するためのフローチャートである。

以下、図面を参照しながら、本発明に係るヘッド素子の動作確認機構の説明をする。
図１は、本発明が適用されるサーマルプリンターのサーマルヘッドの内部構成を示すブロック図である。
図１において、サーマルヘッド２は、ラインヘッドを構成するヘッド素子３と、ラッチドライバー５（選択部）と、ｎ段のＦＦ（フリップフロップ）からなるシフトレジスター７と（選択部）、を備えている。シフトレジスター７は第１段のシフトレジスター７−１のＤＯ（Data Out）は第２段シフトレジスター７−２のＤＩ（Data In）に接続されるように順次連結されている。

ラッチドライバー５は、ストローブ信号の入力端子ＳＴＢと、ラッチ信号の入力端子ＬＡＴを備えている。また、各シフトレジスター７−１〜７−ｎは、印刷データであるシリアルデータが入力される入力端子ＤＩ、クロック信号の入力端子ＣＬＫ、シフトレジスター７からあふれたシリアルデータが出力される出力端子ＤＯを備えている。

サーマルプリンター本体のヘッド制御部１０からの制御信号によって第１段のシフトレジスター７−１の入力端子ＤＩから、クロック信号に対応して１ビットずつ１ライン分のシリアルデータが入力される。次に、１ライン分のシリアルデータがシフトレジスター７に格納された時点で、ラッチ信号によって１ライン分のシリアルデータをパラレルデータとしてラッチドライバー５に格納する。

次に、ストローブ信号を受信したラッチドライバー５は、ストローブ信号を受けている間、ラッチしたデータの“１”に相当するヘッド素子３に通電する。この通電によって記録媒体であるロール紙等に１ライン分（１ドット）の画像が形成され、図示しない紙送り機構によって１ドット分の紙送りが実行される。この手順を繰り返すことで印刷が実行される。

通常のサーマルプリンターによる印刷は上記の手順で実行されるが、複数のヘッド素子の内のいずれかが不良になると、不良になったヘッド素子は正常な印刷を実行できなくなる。ヘッド素子の不良の状態には、素子の開放と短絡があり、開放状態では印刷結果に白い筋が入り、短絡状態では印刷結果に黒い筋が入る。

いずれにしても良好な印刷結果を得ることができなくなるが、特にバーコード印刷では印刷結果に筋が入るとデータの読み取り不良が生じることがある。不良素子の位置が判別できれば、その不良素子の位置を避けて、正常な素子部分によってバーコード印刷を実行することができる。このため、不良素子の位置を判別することは有効である。

（サーマルヘッドのヘッド素子の動作確認機構）
次にヘッド素子に対する加熱をせずに不良素子の検出するための、ヘッド素子の動作確認機構を図２〜図４を用いて説明する。
図２に示すように、本実施形態のヘッド素子の動作確認機構１は、サーマルヘッド２と、ヘッド制御回路２０と、を備えている。

サーマルヘッド２には、発熱体である複数のヘッド素子３−１〜３−ｎ（抵抗要素）が配置され、各ヘッド素子３−１〜３−ｎに対応する駆動用トランジスターＴｒ１〜Ｔｒｎが配置されている。駆動用トランジスターＴｒ１〜Ｔｒｎはラッチドライバー５からの駆動信号によってＯＮ状態とされるスイッチである。各駆動用トランジスターＴｒ１〜Ｔｒｎに駆動信号が入力されると各ヘッド素子３−１〜３−ｎが発熱する。駆動用トランジスターＴｒ１〜Ｔｒｎは、１ライン分のラッチデータの内で「１」のデータに関するものがアースに接続されてヘッド素子に２４［Ｖ］電源によって加熱される構成になっている。

ヘッド制御回路２０は、ヘッド制御部１０を備え、スイッチ信号（ＳＷ２４ＶＡあるいはＳＷＶＤＤＨ）によって、ヘッド素子３の駆動用電源２４［Ｖ］（検査用電源）及び動作確認用電源ＶＤＤのＯＮ／ＯＦＦを制御する。なお、動作確認用電源ＶＤＤは、駆動用電源の電圧２４Ｖよりも低い（例えば３．３Ｖ）電源である。

動作確認用電源ＶＤＤは、ヘッド制御部１０からのスイッチ信号（ＳＷＶＤＤＨ）によってＯＮ／ＯＦＦ制御されるＦＥＴなどのスイッチング素子Ｑ３、検出用抵抗Ｒ４（検査用抵抗素子）及び保護用ダイオードＤ１を介してヘッド素子３に直列接続（ヘッド素子間は並列接続）されている。ヘッド制御部１０は、スイッチング素子Ｑ３を制御することによって、ヘッド素子３を検出用抵抗Ｒ４に直列接続する。そして、動作確認用電源ＶＤＤは、ヘッド素子３と検出用抵抗Ｒ４との直列回路に検査用電圧３．３［Ｖ］を印加する。

また、ヘッド制御部１０は、検出用抵抗Ｒ４とヘッド素子との接続点の電圧をＲＥＡＤ＿ＨＥＡＤ端子から読み出す。すなわち、ヘッド制御部１０は、ヘッド素子３と検出用抵抗Ｒ４との直列回路の分圧電圧を測定する。このとき、ヘッド制御部１０は、分圧電圧測定手段として機能する。

ヘッド制御部１０は、検査用抵抗Ｒ４と直列接続されるヘッド素子の数に応じた分圧電圧の関係を示すテーブルを備えている。具体的には、図３に示すように、横軸は同時に通電されているヘッド素子３の通電数を表し、縦軸はＲＥＡＤ＿ＨＥＡＤ端子から読み出した分圧電圧を表すテーブルを備えている。ここで、動作確認用電源ＶＤＤを３．３［Ｖ］、Ｒ４の抵抗値を２２０［Ω］、サーマルヘッド２の抵抗値を６５０Ωとすると、検出用抵抗Ｒ４とヘッド素子３との接続点の分圧電圧＝ＶＤＤ×（６５０／ｍ）／（２２０＋６５０／ｍ）で算出される。なお、ｍはヘッド素子３の通電数である。

図３に示すように、同時に通電されるヘッド素子の数が０の時はほぼ３．３Ｖで、通電数が増加するに従って、分圧電圧が減少する。分圧電圧の減少の程度が通電数＝１〜３の間では大きくなるので、図３のテーブルを予め記憶しておくことによって、検出された分圧電圧の値からヘッド素子の通電数を判別することが可能である。

サーマルヘッドのヘッド素子の動作確認方法について
次にヘッド素子の動作確認方法について説明する。
［ヘッド素子の短絡故障の確認］
図４のフローチャートを用いてヘッド素子の短絡故障の確認方法の説明をする。
まず、ヘッド制御部１０は、シフトレジスター７をリセットしてシフトレジスター７の全ての値を０にする（ステップＳ１）。次に動作確認用電源ＶＤＤ（＝３．３［Ｖ］）を印加して、分圧電圧を検出する（ステップＳ２）。分圧電圧が３．３［Ｖ］であるか否かを判定し、３．３［Ｖ］であると判定すると（ステップＳ３：Ｙｅｓ）、全てのヘッド素子３に短絡故障が無いと判断して終了する（ステップＳ４）。

一方、３．３［Ｖ］ではない場合は（ステップＳ３：Ｎｏ）、ヘッド素子３−１〜３−ｎの何れかに短絡故障が有ると判断する（ステップＳ５）。次に、短絡故障の素子の位置を確認するため、ヘッド制御部１０はシフトレジスター７の入力端子ＤＩに「１」を入力するとともに入力端子ＣＬＫにクロック信号を入力する（ステップＳ６）。これにより、１番目のヘッド素子３−１に印加される。

ヘッド制御部１０は、検査用抵抗Ｒ４とヘッド素子３−１との直列回路の分圧電圧が３．３［Ｖ］から変化したか否かを判定する（ステップＳ７）。３．３［Ｖ］から変化しない場合は（ステップＳ７：Ｎｏ）、１番目のヘッド素子が短絡故障であると判断し（ステップＳ８）、短絡故障の位置を記憶してステップＳ１１へ移行する。つまり、ヘッド素子３の数を１つ追加したのに分圧電圧に変化が生じないということは、１番目のヘッド素子が短絡していることを意味する。そして、サーマルヘッド２が備えるヘッド素子３の全ての素子数分だけクロックを入力したか否かを判定し、全ての素子数分のクロックを入力していない場合は（ステップＳ１０：Ｎｏ）、シフトレジスター７の入力端子ＤＩに「０」をクロック信号と共に入力する（ステップＳ１１）。全ての素子数分のクロックを入力したと判定した場合は（ステップＳ１０：Ｙｅｓ）、処理を終了する。

一方、ステップＳ７において、分圧電圧が３．３［Ｖ］から変化した場合は（ステップＳ７：Ｙｅｓ）、１番目のヘッド素子は短絡故障ではないと判断し、ステップＳ１０を実行する。つまり、ヘッド素子３の数を１つ追加したことによって分圧電圧が変化（減少）したということは、１番目のヘッド素子が短絡していないことを意味する。

以降、ステップＳ1０の判定がＮｏの場合には、ステップＳ７以降の手順を素子数（ｎ）回繰り返し実行し、ステップＳ１０の判定がＹｅｓの場合に処理は終了する。

上記実施形態によれば、検査用抵抗Ｒ４にヘッド素子３の抵抗要素３−１〜３−ｎを直列接続して動作確認用電源ＶＤＤを印加することによって、分圧電圧の変化をみることができる。分圧電圧の変化に基づいて、各ヘッド素子３−１〜３−ｎが不良素子であるか否かを検出することができる。そして、通常の印刷処理を実行する場合の駆動電源２４［Ｖ］とは別に動作確認用電源ＶＤＤを備えているので、ヘッド素子３が発熱しない３．３［Ｖ］程度の電圧を動作確認用電源ＶＤＤとして採用すれば、ヘッド素子３に対して加熱することなくサーマルプリンターにおけるサーマルヘッドの不良素子の検出を行なうことができる。

また、上記実施形態によれば、検査用抵抗Ｒ４と直列接続されるヘッド素子の数に応じた分圧電圧の関係を示すテーブルを予め備えているので、動作確認用電源ＶＤＤが印加されるヘッド素子の数と分圧電圧との対応関係が容易に把握することができる。１個のヘッド素子と検査用抵抗Ｒ４とを直列接続して３．３［Ｖ］を印加した場合、ヘッド素子３が正常であれば、分圧電圧は下がる。この分圧電圧の変化を利用して、各ヘッド素子３が故障していることを確認することができる。

また、上記実施形態によれば、従来のサーマルヘッドの構成に動作確認用電源ＶＤＤや検査用抵抗Ｒ４等を追加し、上記の図４に示した各ステップを実行するだけで、自動的にサーマルプリンターの不良素子を検出するので、ユーザーが煩わしい設定操作を行う必要がなくなる。

［サーマルヘッドのヘッド素子数の確認方法］
次にヘッド素子数の確認方法について説明する。
ここでいうヘッド素子数は、不規則なランダムな素子数ではなく、予め定められた複数種類のヘッド素子数であって、例えば図５に示すように６４［ｄｏｔ］毎に区切られる３８４，５１２，５７６，６４０［ｄｏｔ］である。これらの中から何れかのヘッド素子数を備えているかを判別できればよい。

図６のフローチャートを参照して、サーマルヘッドのヘッド素子数を確認する方法について説明する。

まず、ヘッド制御部１０は、最大のヘッド素子数を６４０ｄｏｔと仮定し、その最大桁（６４０ｄｏｔ）が「１」で、それ以外の１ｄｏｔから６３９ｄｏｔは「０」となるシリアルデータ（素子数確認用データ）をシフトレジスター７の入力端子ＤＩにクロック信号と共に入力する（ステップＳ２１）。分圧電圧が３．３［Ｖ］であるか否かの判断をする（ステップＳ２２）。分圧電圧が３．３［Ｖ］ではないと判定すると（ステップＳ２２：Ｎｏ）、ヘッド素子数は６４０と判断する（ステップＳ２３）。

分圧電圧が３．３［Ｖ］であると判定すると（ステップＳ２２：Ｙｅｓ）、次に大きいヘッド素子数を５７６ｄｏｔと仮定し、その最大桁（５７６ｄｏｔ）が「１」で、それ以外の１ｄｏｔから５７５ｄｏｔは「０」となるシリアルデータ（素子数確認用データ）をシフトレジスター７の入力端子ＤＩにクロック信号と共に入力する（ステップＳ２４）。再び分圧電圧が３．３［Ｖ］であるか否かの判断をする（ステップＳ２２）。分圧電圧が３．３［Ｖ］ではないと判定すると（ステップＳ２２：Ｎｏ）、ヘッド素子数は５７６ｄｏｔと判断する（ステップＳ２３）。

分圧電圧が３．３［Ｖ］であると判定すると（ステップＳ２２：Ｙｅｓ）、次に大きいヘッド素子数を５１２ｄｏｔと仮定し、その最大桁（５１２ｄｏｔ）が「１」で、それ以外の１ｄｏｔから５１１ｄｏｔは「０」となるシリアルデータ（素子数確認用データ）をシフトレジスター７の入力端子ＤＩにクロック信号と共に入力する（ステップＳ２４）。再び分圧電圧が３．３［Ｖ］であるか否かの判断をする（ステップＳ２２）。分圧電圧が３．３［Ｖ］ではないと判定すると（ステップＳ２２：Ｎｏ）、ヘッド素子数は５１２ｄｏｔと判断する（ステップＳ２３）。

分圧電圧が３．３［Ｖ］であると判定すると（ステップＳ２２：Ｙｅｓ）、次に大きいヘッド素子数を３８４ｄｏｔと仮定し、その最大桁（３８４ｄｏｔ）が「１」で、それ以外の１ｄｏｔから３８３ｄｏｔは「０」となるシリアルデータ（素子数確認用データ）をシフトレジスター７の入力端子ＤＩにクロック信号と共に入力する（ステップＳ２４）。再び分圧電圧が３．３［Ｖ］であるか否かの判断をする（ステップＳ２２）。分圧電圧が３．３［Ｖ］ではないと判定すると（ステップＳ２２：Ｎｏ）、ヘッド素子数は３８４ｄｏｔと判断する（ステップＳ２３）。

このように上記実施形態によれば、サーマルプリンターの不良素子を検出するだけでなく、ヘッド素子３の素子数を自動的に検出することができる。予め定められた規格の素子数に対応する「０」データの先頭の少なくとも１個を１データとすることで、動作確認用電源ＶＤＤを印加したときの分圧電圧の変化を検出することができる。分圧電圧が変化した場合は、「１」データが入力されたヘッド素子に動作確認用電源ＶＤＤが印加されていることがわかるので、ヘッド素子数は、少なくとも入力された１ライン分のシリアルデータの数以上有していることを確認することができる。

さらに、素子数の多い規格６４０ｄｏｔから、「０」データの先頭の少なくとも１個を１データとしたシリアルデータを適用する。分圧電圧に変化がなければ、順次素子数の少ない規格５７６ｄｏｔ，５１２ｄｏｔ，３８４ｄｏｔと対応させてゆき、分圧電圧が変化したときの素子数をヘッド素子数として検出すれば容易にヘッド素子数を確認することができる。

１：ヘッド素子の動作確認機構、２：サーマルヘッド、３−１〜３−ｎ：ヘッド素子、５：ラッチドライバー（選択部）、７：シフトレジスター（選択部）、１０：ヘッド制御部（分圧電圧測定手段）、２０：ヘッド制御回路、Ｔｒ１〜Ｔｒｎ：駆動用トランジスター、Ｒ４：検査用抵抗（検査用抵抗素子）、ＶＤＤ：動作確認用電源（検査用電源）。

Claims

複数のヘッド素子で構成されるラインヘッドにシフトレジスターで１ライン分の印刷データを入力して、ラッチ回路を介して前記複数のヘッド素子で印刷するラインプリンターのヘッド素子数確認方法であって、
前記１ライン分の印刷データとして、予め定められた規格の素子数に対応するゼロデータの先頭の１個を１データとした素子数確認用データを前記シフトレジスターに入力するステップと、
検査用抵抗素子と前記複数のヘッド素子の抵抗要素との直列回路に検査用電圧を印加し、前記検査用抵抗素子と前記複数のヘッド素子の抵抗要素との直列回路の分圧電圧が前記検査用電圧から変化したか否かを判定する判定ステップと、
前記判定ステップの判定により前記分圧電圧が変化した場合は、ヘッド素子数は前記予め定められた規格の素子数であるとし、測定された前記分圧電圧に変化がなければ、前記予め定められた規格を素子数の多い規格に対応するものから順次素子数の少ない規格に対応するものに変えて前記判定ステップを繰り返し、前記分圧電圧が変化したときの規格に対応する素子数をヘッド素子数とするステップと、
を含むことを特徴とするラインプリンターのヘッド素子数確認方法。
複数のヘッド素子で構成されるラインヘッドと、
各ヘッド素子に含まれる抵抗要素を検査用抵抗素子にシフトレジスターおよびラッチ回路を含む選択部によって直列接続する制御部と、
前記検査用抵抗素子と前記抵抗要素の直列回路に検査用電圧を印加する検査用電源と、
前記制御部の制御に応答して前記検査用抵抗素子と前記抵抗要素の直列回路の分圧電圧を測定する分圧電圧測定手段と、
を備えたプリンターにおけるヘッド素子数の確認方法であって、
前記シフトレジスターに対して、最初のクロック信号と共に１データを入力し、以降、予め定められた規格の素子数から１少ない数に対応する０データをクロック信号と共に入力するステップと、
前記検査用抵抗素子と前記複数のヘッド素子の抵抗要素との直列回路の前記分圧電圧を測定する測定ステップと、
前記測定ステップで測定された前記分圧電圧が変化した場合は、ヘッド素子数は前記予め定められた規格の素子数であるとし、測定された前記分圧電圧に変化がなければ、前記予め定められた規格を素子数の多い規格に対応するものから順次素子数の少ない規格に対応するものに変えて前記測定ステップを繰り返し、前記分圧電圧が変化したときの規格に対応する素子数をヘッド素子数とするステップと、
を含むことを特徴とするヘッド素子数確認方法。
複数のヘッド素子で構成されるラインヘッドと、
各ヘッド素子に含まれる抵抗要素を検査用抵抗素子にシフトレジスターおよびラッチ回路を含む選択部によって直列接続する制御部と、
前記検査用抵抗素子と前記抵抗要素の直列回路に検査用電圧を印加する検査用電源と、
前記制御部の制御に応答して前記検査用抵抗素子と前記抵抗要素との直列回路の分圧電圧を測定する分圧電圧測定手段と、
を備え、
前記制御部は、
前記シフトレジスターに対して、最初のクロック信号と共に１データを入力させて、以降、予め定められた規格の素子数から１少ない数に対応する０データをクロック信号と共に入力させて、前記検査用抵抗素子と前記複数のヘッド素子の抵抗要素との直列回路の前記分圧電圧を測定し、
測定された前記分圧電圧が変化した場合は、ヘッド素子数は前記予め定められた規格の素子数であるとし、測定された前記分圧電圧に変化がなければ、前記予め定められた規格を素子数の多い規格に対応するものから順次素子数の少ない規格に対応するものに変えて前記分圧電圧の測定を繰り返し、前記分圧電圧が変化したときの規格に対応する素子数をヘッド素子数とすることを特徴とするヘッド素子数確認機構。