JP5908084B2

JP5908084B2 - 表示装置およびその駆動方法

Info

Publication number: JP5908084B2
Application number: JP2014528111A
Authority: JP
Inventors: 高濱　健吾; 健吾高濱; 山内　祥光; 祥光山内; 野口　登; 登野口; 宣孝岸
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2012-08-02
Filing date: 2013-07-26
Publication date: 2016-04-26
Anticipated expiration: 2033-07-26
Also published as: WO2014021201A1; JPWO2014021201A1; US9305492B2; US20150213757A1; CN104520918B; CN104520918A

Description

本発明は表示装置に関し、より詳しくは、有機ＥＬ（Electro Luminescence）素子などの電気光学素子を含む画素回路を備える表示装置およびその駆動方法に関する。

従来、表示装置が備える表示素子としては、印加される電圧によって輝度が制御される電気光学素子と流れる電流によって輝度が制御される電気光学素子とがある。印加される電圧によって輝度が制御される電気光学素子の代表例としては液晶表示素子が挙げられる。一方、流れる電流によって輝度が制御される電気光学素子の代表例としては有機ＥＬ素子が挙げられる。自発光素子である有機ＥＬ素子を使用した有機ＥＬ表示装置は、一般的にバックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、薄型化、低消費電力化、および高輝度化などを図ることができるので、近年積極的に開発が進められている。

有機ＥＬ表示装置の駆動方式としては、パッシブマトリクス方式（単純マトリクス方式とも呼ばれる。）およびアクティブマトリクス方式の２種類がある。パッシブマトリクス方式を採用した有機ＥＬ表示装置（以下「パッシブマトリクス型の有機ＥＬ表示装置」という。）は、構造は単純であるものの、大型化および高精細化が困難である。これに対して、アクティブマトリクス方式を採用した有機ＥＬ表示装置（以下「アクティブマトリクス型の有機ＥＬ表示装置」という。）は、パッシブマトリクス型の有機ＥＬ表示装置に比べて大型化および高精細化を容易に実現できる。

アクティブマトリクス型の有機ＥＬ表示装置では、ゲート−ソース間に印加される電圧に応じて有機ＥＬ素子に供給すべき駆動電流を制御する駆動トランジスタが使用される。この駆動トランジスタとして、典型的には薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と略記する場合がある。）が使用される。薄膜トランジスタとしては、アモルファスシリコンＴＦＴ、ＬＴＰＳ（Low Temperature Poly Silicon）−ＴＦＴ、酸化物ＴＦＴ（チャネル層が酸化物半導体により形成されたＴＦＴ）が挙げられる。また、酸化物ＴＦＴとしては、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を主成分とする酸化物半導体であるＩｎＧａＺｎＯｘ（以下「ＩＧＺＯ」という。）によりチャネル層が形成されたＩＧＺＯ−ＴＦＴが挙げられる。薄膜トランジスタを駆動トランジスタとして使用する場合、画素回路毎で、閾値電圧、移動度、チャネル幅、チャネル長、およびゲート絶縁膜の厚み（ゲート絶縁膜容量）のばらつきなどの様々なばらつきが生じる。これにより、画素回路毎で駆動トランジスタの特性がばらつくので、駆動電流がばらつくことになる。その結果、表示品位が低下する。なお、以下では、移動度、ゲート幅、ゲート長、およびゲート絶縁膜の厚みのばらつきのことをまとめて「ゲインのばらつき」ということがある。

そこで、従来、画素回路内のトランジスタおよび／または容量などを利用して、各種補償を行う有機ＥＬ表示装置が知られている。特許文献１には、駆動トランジスタの閾値電圧の変動を検出するためのトランジスタを画素回路内に設けることにより、閾値電圧のばらつきを補償する有機ＥＬ表示装置が開示されている。また、特許文献２には、所定のタイミングで低電位と高電位とが切り替わる電源線および有機ＥＬ素子の両端に形成された寄生容量を利用して、閾値電圧および移動度の双方のばらつきを補償する有機ＥＬ表示装置が開示されている。なお、本明細書では、閾値電圧のばらつきを補償することおよび移動度（またはゲイン）のばらつきを補償することをそれぞれ、「閾値電圧補償」および「移動度（またはゲイン）補償」という場合がある。また、特許文献３には、有機ＥＬ素子の両端に形成された寄生容量などを利用して、閾値電圧補償を行う有機ＥＬ表示装置が開示されている。また、非特許文献１には、駆動トランジスタのゲート−ソース間に直列に接続された２つの容量素子を設け、一方の容量素子の一端の電圧を閾値電圧に応じた値に設定し、その後、他方の容量素子を短絡すると共に上記一方の容量素子を駆動トランジスタのゲート−ソース間に接続することにより、閾値電圧補償を行う画素回路が開示されている。

また、画素回路の外部に設けられた回路（以下、単に「外部回路」という。）を使用して各種補償を行う有機ＥＬ表示装置が知られている。特許文献４には、列毎に設けられた外部回路で、駆動トランジスタが流す駆動電流を測定して得られた測定電流と目標電流とを比較し、その比較結果に応じて、データドライバに送信する映像データに対して閾値電圧補償を行うためのオフセット補正を行う有機ＥＬ表示装置が開示されている。なお、特許文献４に開示された外部回路に関連する構成は、特許文献５にも開示されている（ただし、特許文献５では、外部回路による補償動作の記載が特許文献４よりも簡略化されているので、以下では特許文献５に関する説明を省略する。）。また、特許文献６には、外部回路において、全画素回路の平均的な駆動電流を測定して補正用ゲインおよび補正用オフセットを更新し、これらの補正用ゲインおよび補正用オフセットを用いて画像データを補正する有機ＥＬ表示装置が開示されている。これにより、閾値電圧補償およびゲイン補償の双方を行うことができる。また、特許文献７には、各画素回路の駆動電流を測定して補正用ゲインおよび補正用オフセットを更新し、これらの補正用ゲインおよび補正用オフセットを用いて画像データを補正する有機ＥＬ表示装置が開示されている。閾値電圧補償およびゲイン補償の双方を行うことができる。また、特許文献８には、外部回路において、電流源を用いて閾値電圧に応じた検出電圧Ｖｓｅｎを取得し、この検出電圧Ｖｓｅｎに、各画素回路に対応する移動偏差分ＭＶに応じたデータ変動分ΔＶｄａｔａ’を足し合わせた電圧で駆動トランジスタを制御することにより、閾値電圧補償および移動度補償の双方を行う有機ＥＬ表示装置が開示されている。なお、各画素回路に対応する移動偏差分ＭＶは、予めメモリに用意されている。

日本国特開２００５−３１６３０号公報日本国特開２００７−３１０３１１号公報日本国特開２０１１−２４２７６７号公報米国特許第７６１９５９７号公報米国特許第７９２４２４９号公報日本国特開２００５−２８４１７２号公報日本国特開２００９−２５８３０２号公報日本国特開２００９−１９９０５７号公報

Yeon Gon Mo et al., "Amorphous Oxide TFT Backplane for Large Size AMOLED TVs"Symposium Digest for 2010 Society for Information Display Symposium, pp.1037-1040, 2010

ところで、特許文献１，３および非特許文献１に開示された画素回路では、閾値電圧補償のみが行われ、ゲイン（移動度）補償は行われない。このため、駆動トランジスタの特性ばらつきを十分に補償できない。図５６は、特許文献３および非特許文献１のそれぞれに開示された画素回路において、互いに特性が異なる複数の駆動トランジスタについて閾値電圧補償を行う前のゲート−ソース間電圧−駆動電流特性を示す図である。図５７は、特許文献３および非特許文献１のそれぞれに開示された画素回路において、互いに特性が異なる複数の駆動トランジスタについて閾値電圧補償を行った後のゲート−ソース間電圧−駆動電流特性を示す図である。図５６および図５７に示すように、閾値電圧補償を行うのみでは、駆動トランジスタの特性ばらつきを十分に補償できない。また、特許文献２に開示された画素回路では、ＬＴＰＳ−ＴＦＴのような閾値電圧と移動度との間に負の相関があるトランジスタを駆動トランジスタとして使用した画素回路には適用できるが、このような負の相関がないアモルファスシリコンＴＦＴまたはＩＧＺＯ−ＴＦＴなどを使用した画素回路には適用できない。

また、特許文献４に開示された有機ＥＬ表示装置では、オフセット補正を行うのみ、すなわち閾値電圧補償を行うのみであるので、駆動トランジスタの特性ばらつきを十分に補償できない。また、特許文献６に開示された有機ＥＬ表示装置では、全画素回路の平均的な駆動電流に基づいて補正用ゲインおよび補正用オフセットを更新するので、画素回路毎のゲイン補償および閾値電圧補償を十分に行うことができない。また、特許文献７に開示された有機ＥＬ表示装置では、各画素回路の有機ＥＬ素子のカソード端子に共通に接続された配線から駆動電流を出力するので、画素回路毎に駆動電流を測定するためには、測定対象となる画素回路以外の全画素回路の有機ＥＬ素子を消灯させる必要がある。このため、表示を行いつつ駆動電流を測定することが困難である。すなわち、表示を行いながらの補償が困難である。また、特許文献８に開示された有機ＥＬ表示装置では、各画素回路に対応する移動偏差分ＭＶを予め測定して準備しておく必要があるので、駆動トランジスタの移動度が経時変化する場合に、その変化に追従して移動度補償を行うことができない。

そこで、本発明は、表示を行いつつ、駆動トランジスタの閾値電圧補償およびゲイン補償の双方を画素回路毎に行うことができる表示装置およびその駆動方法を提供することを目的とする。

本発明の第１の局面は、アクティブマトリクス型の表示装置であって、
複数のデータ線と、複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して配置された複数の画素回路とを含む表示部と、
前記複数のデータ線に接続されたデータ駆動部と、
前記複数の走査線に接続された走査駆動部と、
前記走査駆動部を制御すると共に、前記データ駆動部に、複数の階調のいずれかに対応する映像データを送信する表示制御部と、
前記映像データの補正に使用される補正データを記憶した記憶部とを備え、
各画素回路は、
電流によって制御される電気光学素子と、
前記走査線に制御端子が接続され、当該走査線が選択されているときにオン状態になる入力トランジスタと、
前記映像データに基づくデータ電圧が前記データ線および前記入力トランジスタを介して与えられる駆動容量素子と、
前記駆動容量素子が保持する電圧に応じて、前記電気光学素子に供給すべき駆動電流を制御する駆動トランジスタとを含み、
前記入力トランジスタは、オン状態のときに、前記駆動トランジスタに流れる前記駆動電流を前記データ線に出力可能であり、
前記走査駆動部は、前記複数の走査線を順次選択することにより、前記画素回路に前記データ電圧の書き込みを行うための第１期間と、前記複数の走査線のうちの所定数の走査線を順次選択することにより、前記駆動トランジスタに流れる前記駆動電流を、前記入力トランジスタを介して前記画素回路から前記データ線に出力するための第２期間とを交互に繰り返すと共に、選択すべき前記所定数の走査線を前記第２期間毎にシフトさせ、
前記データ駆動部は、
前記第２期間で、前記データ線毎に、前記複数の階調のうちの比較的低い第１階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第１測定データを取得し、前記複数の階調のうちの比較的高い第２階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第２測定データを取得する電流測定部と、
前記第１期間および前記第２期間で、前記データ電圧を前記データ線に供給するデータ電圧供給部とを含み、
前記表示制御部は、前記電流測定部が取得した前記第１測定データおよび前記第２測定データに基づいて前記映像データを補正し、
前記電流測定部は、前記第２期間で、前記第１測定データおよび前記第２測定データを前記表示制御部に送信し、
前記表示制御部は、
前記第２期間では、前記第１階調および前記第２階調のそれぞれに対応する映像データを前記データ駆動部に送信し、前記電流測定部から前記第１測定データおよび前記第２測定データを受信して、前記第１階調および前記第２階調に対応する理想的な前記駆動トランジスタの特性を示す理想特性データと受信した前記第１測定データおよび前記第２測定データとをそれぞれ比較した結果に基づいて前記補正データを更新し、
前記第１期間および前記第２期間では、前記記憶部から前記補正データを読み出し、当該補正データに基づいて前記映像データを補正し、
前記表示制御部は、前記データ電圧を前記画素回路に書き込むべきときに第１レベルになり、前記駆動電流を前記データ線に出力すべきときに第２レベルになる入出力制御信号を前記データ駆動部に供給し、
前記データ電圧供給部は、前記映像データを前記データ電圧に変換する変換部を含み、
前記データ電圧供給部および前記電流測定部は、それぞれで共通に、
前記変換部の出力端子に非反転入力端子が接続され、対応するデータ線に反転入力端子が接続されたオペアンプと、
前記オペアンプの反転入力端子と出力端子との間に設けられ、前記入出力制御信号が前記第１レベルであるときに閉じ、前記第２レベルであるときに開く制御スイッチとを含み、
前記電流測定部は、
前記オペアンプの反転入力端子と出力端子との間に、前記制御スイッチと並列に設けられた電流電圧変換素子と、
前記オペアンプの出力端子に接続され、前記オペアンプの出力から前記第１測定データまたは前記第２測定データを取得する測定データ取得部とを含み、
前記オペアンプの非反転入力端子には、前記入出力制御信号が前記第２レベルであるときに、前記第１階調または前記第２階調に対応する映像データを変換して得られるデータ電圧が入力されることを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記補正データは、前記駆動トランジスタの閾値電圧補償のための第１補正データと、前記駆動トランジスタのゲイン補償のための第２補正データとを含み、
前記表示制御部は、前記第１測定データと前記理想特性データとを比較した結果に基づいて前記第１補正データを更新し、前記第２測定データと前記理想特性データとを比較した結果に基づいて前記第２補正データを更新することを特徴とする。

本発明の第３の局面は、本発明の第２の局面において、
前記表示制御部は、前記第１補正データおよび前記第２補正データのそれぞれを更新すべきときに、前記第１補正データおよび前記第２補正データのそれぞれの値を予め定められた固定値だけ変更することを特徴とする。

本発明の第４の局面は、本発明の第１の局面において、
前記電流電圧変換素子は抵抗素子であることを特徴とする。

本発明の第５の局面は、本発明の第１の局面において、
前記電流電圧変換素子は容量素子であることを特徴とする。

本発明の第６の局面は、本発明の第１の局面において、
前記電流測定部は、前記オペアンプと前記測定データ取得部との間に設けられ、前記オペアンプの出力電圧を保持するための電圧保持部をさらに含むことを特徴とする。

本発明の第７の局面は、本発明の第１の局面において、
前記測定データ取得部は、少なくとも前記オペアンプの出力電圧および前記映像データに基づいて前記第１測定データまたは前記第２測定データを取得することを特徴とする。

本発明の第８の局面は、本発明の第７の局面において、
前記電流測定部は、２以上の所定数の前記オペアンプに対して共通に設けられた第１セレクタおよび第２セレクタをさらに含み、
前記第１セレクタは、前記所定数の前記オペアンプの出力電圧を受け取り、外部から受け取ったアドレス信号に基づいて、受け取った前記オペアンプの出力電圧のいずれかを前記測定データ取得部に与え、
前記第２セレクタは、前記所定数の前記オペアンプの前記非反転入力端子に与えられる前記データ電圧の変換前の映像データを受け取り、前記アドレス信号に基づいて、受け取った前記映像データのいずれかを前記測定データ取得部に与えることを特徴とする。

本発明の第９の局面は、本発明の第１の局面において、
前記入出力制御信号のレベルは、前記第２期間において各走査線が選択される選択期間の開始時点から、前記第１レベル、前記第２レベル、前記第１レベル、前記第２レベル、および前記第１レベルの順に変化し、
前記表示制御部は、各選択期間において前記入出力制御信号が前記第１レベルである３つの期間で、当該選択期間の開始時点から順にそれぞれ、前記第１階調および前記第２階調の一方に対応する映像データと、前記第１階調および前記第２階調の他方に対応する映像データと、前記複数の階調のいずれかに対応する映像データとを前記データ電圧供給部に送信し、
前記測定データ取得部は、各選択期間において前記入出力制御信号が前記第２レベルである２つの期間で、当該選択期間の開始時点から順にそれぞれ、前記第１測定データおよび前記第２測定データの前記一方と、前記第１測定データおよび前記第２測定データの前記他方とを順に取得することを特徴とする。

本発明の第１０の局面は、本発明の第９の局面において、
前記電流測定部は、各選択期間において前記入出力制御信号が前記第２レベルである２つの期間で、当該選択期間の開始時点から順にそれぞれ、前記第１測定データおよび前記第２測定データの前記一方と、前記第１測定データおよび前記第２測定データの前記他方とを前記表示制御部に送信することを特徴とする。

本発明の第１１の局面は、本発明の第９の局面において、
前記電流測定部は、各選択期間において前記入出力制御信号が前記第２レベルである２つの期間のうちの後続の期間で、前記第１測定データおよび前記第２測定データの前記一方を前記表示制御部に送信し、当該選択期間の終了直後の期間で、前記第１測定データおよび前記第２測定データの前記他方を前記表示制御部に送信することを特徴とする。

本発明の第１２の局面は、本発明の第９の局面において、
前記電流測定部は、各選択期間の終了直後の期間で、前記第１測定データおよび前記第２測定データの前記一方と、前記第１測定データおよび前記第２測定データの前記他方とを前記表示制御部に送信することを特徴とする。

本発明の第１３の局面は、本発明の第９の局面において、
前記電流測定部は、前記第２期間におけるすべての選択期間の終了後の期間で、各選択期間で取得された前記第１測定データおよび前記第２測定データを前記表示制御部に送信することを特徴とする。

本発明の第１４の局面は、本発明の第１０の局面から第１３の局面までのいずれかにおいて、
前記表示制御部と前記データ駆動部とは、双方向通信バスを利用して前記映像データと前記第１測定データおよび前記第２測定データとの送受信を行うことを特徴とする。

本発明の第１５の局面は、本発明の第１０の局面から第１３の局面までのいずれかにおいて、
前記データ電圧供給部は、前記入出力制御信号が前記第１レベルであるときには、前記表示制御部から受信した前記映像データを前記変換部に出力し、前記入出力制御信号が前記第２レベルであるときには、前記入出力制御信号が直前に前記第１レベルであったときの映像データを前記変換部に出力するデータラッチ部をさらに含むことを特徴とする。

本発明の第１６の局面は、本発明の第１０の局面から第１３の局面までのいずれかにおいて、
前記表示制御部は、前記選択期間において前記入出力制御信号が前記第２レベルである２つの期間で、前記選択期間の開始時点から順にそれぞれ、前記第１階調および前記第２階調の前記一方に対応する映像データと、前記第１階調および前記第２階調の前記他方に対応する映像データとを前記データ電圧供給部に送信することを特徴とする。

本発明の第１７の局面は、本発明の第１の局面において、
前記駆動トランジスタは、電源電圧が第１導通端子に供給され、
前記駆動容量素子は、前記駆動トランジスタの制御端子と第２導通端子との間に設けられ、
前記入力トランジスタは、前記駆動トランジスタの前記第２導通端子と前記データ線との間に設けられ、
各画素回路は、前記走査線に制御端子が接続され、前記駆動トランジスタの前記制御端子と参照電圧を供給する参照電圧線との間に設けられた参照電圧供給トランジスタをさらに含むことを特徴とする。

本発明の第１８の局面は、本発明の第１の局面において、
前記駆動トランジスタは、電源電圧が第１導通端子に供給され、
前記駆動容量素子は、前記駆動トランジスタの前記第１導通端子と制御端子との間に設けられ、
前記入力トランジスタは、前記駆動トランジスタの前記制御端子と前記データ線との間に設けられ、
各画素回路は、前記走査線に制御端子が接続され、前記駆動トランジスタの前記制御端子と第２導通端子との間に設けられた電流パス形成トランジスタをさらに含むことを特徴とする。

本発明の第１９の局面は、本発明の第１の局面において、
各画素回路は、前記電気光学素子と直列に設けられ、所定期間にオフ状態になる発光制御トランジスタをさらに含むことを特徴とする。

本発明の第２０の局面は、本発明の第１の局面において、
前記駆動トランジスタおよび前記入力トランジスタのそれぞれは、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする。

本発明の第２１の局面は、本発明の第２０の局面において、
前記酸化物半導体は、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする。

本発明の第２２の局面は、本発明の第１の局面において、
前記走査駆動部は、
前記第１期間において前記複数の走査線を駆動するための第１シフトレジスタと、
前記第２期間において前記複数の走査線を駆動するための第２シフトレジスタと、
前記第１期間では前記第１シフトレジスタの各段の出力を対応する走査線に与え、前記第２期間では前記第２シフトレジスタの各段の出力を対応する走査線に与えるセレクタ群とを含むことを特徴とする。

本発明の第２３の局面は、複数のデータ線と、複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して配置された複数の画素回路とを含む表示部と、前記複数のデータ線に接続されたデータ駆動部と、前記複数の走査線に接続された走査駆動部と、前記走査駆動部を制御すると共に、前記データ駆動部に、複数の階調のいずれかに対応する映像データを送信する表示制御部とを備え、各画素回路は、電流によって制御される電気光学素子と、前記走査線に制御端子が接続され、当該走査線が選択されているときにオン状態になる入力トランジスタと、前記映像データに基づくデータ電圧が前記データ線および前記入力トランジスタを介して与えられる駆動容量素子と、前記駆動容量素子が保持する電圧に応じて、前記電気光学素子に供給すべき駆動電流を制御する駆動トランジスタとを含み、前記入力トランジスタは、オン状態のときに、前記駆動トランジスタに流れる前記駆動電流を前記データ線に出力可能である、アクティブマトリクス型の表示装置の駆動方法であって、
前記複数の走査線を順次選択することにより、前記画素回路に前記データ電圧の書き込みを行うための第１期間と、前記複数の走査線のうちの所定数の走査線を順次選択することにより、前記駆動トランジスタに流れる前記駆動電流を、前記入力トランジスタを介して前記画素回路から前記データ線に出力するための第２期間とを交互に繰り返すと共に、選択すべき前記所定数の走査線を前記第２期間毎にシフトさせる走査駆動ステップと、
前記第２期間で、前記データ線毎に、前記複数の階調のうちの比較的低い第１階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第１測定データを取得し、前記複数の階調のうちの比較的高い第２階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第２測定データを取得する電流測定ステップと、
前記第１期間および前記第２期間で、前記データ電圧を前記データ線に供給するデータ電圧供給ステップと、
前記電流測定ステップで取得された前記第１測定データおよび前記第２測定データに基づいて前記映像データを補正する補正ステップと、
前記映像データの補正に使用される補正データを記憶する記憶ステップとを備え、
前記電流測定ステップは、前記第２期間で、前記第１測定データおよび前記第２測定データを前記補正ステップに送信し、
前記補正ステップは、
前記第２期間では、前記第１階調および前記第２階調のそれぞれに対応する映像データを前記電流測定ステップおよび前記データ電圧供給ステップに送信し、前記電流測定ステップから前記第１測定データおよび前記第２測定データを受信して、前記第１階調および前記第２階調に対応する理想的な前記駆動トランジスタの特性を示す理想特性データと受信した前記第１測定データおよび前記第２測定データとをそれぞれ比較した結果に基づいて前記補正データを更新し、
前記第１期間および前記第２期間では、前記記憶ステップで記憶された前記補正データを読み出し、当該補正データに基づいて前記映像データを補正し、
前記補正ステップは、前記データ電圧を前記画素回路に書き込むべきときに第１レベルになり、前記駆動電流を前記データ線に出力すべきときに第２レベルになる入出力制御信号を前記電流測定ステップおよび前記データ電圧供給ステップに供給し、
前記データ電圧供給ステップは、前記映像データを前記データ電圧に変換する変換部を使用し、
前記データ電圧供給ステップおよび前記電流測定ステップは、それぞれで共通に、
前記変換部の出力端子に非反転入力端子が接続され、対応するデータ線に反転入力端子が接続されたオペアンプと、
前記オペアンプの反転入力端子と出力端子との間に設けられ、前記入出力制御信号が前記第１レベルであるときに閉じ、前記第２レベルであるときに開く制御スイッチとを使用し、
前記電流測定ステップは、
前記オペアンプの反転入力端子と出力端子との間に、前記制御スイッチと並列に設けられた電流電圧変換素子と、
前記オペアンプの出力端子に接続され、前記オペアンプの出力から前記第１測定データまたは前記第２測定データを取得する測定データ取得部とを使用し、
前記オペアンプの非反転入力端子には、前記入出力制御信号が前記第２レベルであるときに、前記第１階調または前記第２階調に対応する映像データを変換して得られるデータ電圧が入力されることを特徴とする。

本発明の第１の局面によれば、第２期間において、所定数の走査線が順次選択され、データ線毎に駆動電流が測定されることにより、画素回路毎に第１測定データおよび第２測定データが取得される。そして、取得された第１測定データおよび第２測定データ（以下、発明の効果の説明においてこれらを区別しない場合に単に「測定データ」という。）に基づいて映像データが補正される。比較的低い第１階調に対応する映像データに基づくデータ電圧に応じて駆動トランジスタが制御されるとき、当該駆動トランジスタの制御電圧（ゲート−ソース間電圧）が比較的小さいので、当該制御電圧に対する閾値電圧のずれは駆動電流に大きく反映される。これに対して、比較的高い第２階調に対応する映像データに基づくデータ電圧に応じて駆動トランジスタが制御されるとき、当該駆動トランジスタの制御電圧が比較的大きいので、当該制御電圧に対する閾値電圧のずれは駆動電流に反映されにくい一方で、ゲインのずれは駆動電流に相対的に大きく反映される。このため、第１測定データは、閾値電圧のずれが大きく反映されたデータであり、第２測定データは、ゲインのずれが大きく反映されたデータである。以上のようにして、閾値電圧のずれが大きく反映された第１測定データおよびゲインのずれが大きく反映された第２測定データの双方に基づいて映像データが補正されることにより、駆動トランジスタの閾値電圧補償およびゲイン補償の双方を画素回路毎に行うことができる。また、第２期間において、駆動電流の測定対象となる画素回路以外では、電気光学素子の発光を停止させる必要がないので、表示を行いつつ、補償を行うことができる。また、第２期間において取得した第１測定データおよび第２測定データに基づいて映像データが補正されるので、駆動トランジスタの特性の経時変化に追従した補償を行うことができる。

また、補正データを記憶した記憶部を設け、理想特性データと測定データとの比較結果に基づいて補正データが更新される。このような補正データの更新を行うことにより、駆動トランジスタの特性の経時変化に追従した補償を確実に行うことができる。また、記憶部がデータ駆動部の外部に設けられるので、データ駆動部の構成を簡素化することができる。また、理想特性データを使用することにより補正データの更新を簡易な処理で行うことができる。また、データ電圧供給部と電流測定部とで共通なオペアンプおよび制御スイッチと、電流電圧変換素子とが設けられ、制御スイッチは入出力制御信号で制御される。このため、オペアンプは、入出力制御信号が第１レベルのときには、データ電圧を低出力インピーダンスでデータ線に供給するバッファアンプとして機能し、入出力制御信号が第２レベルのときには、電流電圧変換素子によって電流増幅（電流−電圧変換）動作を行う電流増幅アンプとして機能する。入出力制御信号が第２レベルのときには、オペアンプの非反転入力端子に第１階調または第２階調に対応する映像データを変換して得られるデータ電圧（以下、発明の効果の説明において「測定用データ電圧」という。）が入力されているので、オペアンプの出力電圧は、上記測定用データ電圧から、駆動電流と電流電圧変換素子のパラメータとに基づく値を減じた値となる。測定データ取得部は、オペアンプの出力電圧から、既知の測定用データ電圧および電流電圧変換素子のパラメータを考慮して駆動電流を測定することにより測定データを取得することができる。このように、駆動電流を測定する動作を実現するためのデータ駆動部の構成は、従来のデータ駆動部に電流電圧変換素子、制御スイッチ、および測定データ取得部を追加するのみで良い。このため、上記データ駆動部を低コストで実現できる。

本発明の第２の局面によれば、第１補正データおよび第２補正データを用意し、第１測定データおよび第２測定データと理想特性データとを比較してそれぞれ第１補正データおよび第２補正データを更新することにより、本発明の第２の局面と同様の効果を確実に奏することができる。

本発明の第３の局面によれば、第１補正データおよび第２補正データが固定幅で更新されるので、駆動トランジスタの特性の経時変化により確実に追従して補償を行うことができる。

本発明の第４の局面によれば、入出力制御信号が第２レベルのときには、オペアンプの出力電圧は、上記測定用データ電圧から駆動電流と電流電圧変換素子の抵抗値との積を減じた値となる。このため、測定データ取得部は、オペアンプの出力電圧から、既知の測定用データ電圧および電流電圧変換素子の抵抗値を考慮して駆動電流を測定することにより測定データを取得することができる。

本発明の第５の局面によれば、入出力制御信号が第２レベルのときには、オペアンプの出力電圧は、上記測定用データ電圧から、駆動電流と当該測定用データ電圧がオペアンプの非反転入力端子に入力される時間と電流電圧変換素子の容量値の逆数との積を減じた値となる。このため、測定データ取得部は、オペアンプの出力電圧から、既知の測定用データ電圧および電流電圧変換素子の容量値を考慮して駆動電流を測定することにより測定データを取得することができる。また、電流電圧変換素子が容量素子であるので、オペアンプの出力に現れる雑音を低減することができる。

本発明の第６の局面によれば、電圧保持部によりオペアンプの出力電圧を保持し、当該出力電圧を測定データ取得部に与えることができる。

本発明の第７の局面によれば、少なくともオペアンプの出力電圧および映像データに基づいて第１測定データまたは第２測定データを取得することにより、本発明の第５の実施形態と同様の効果を奏することができる。

本発明の第８の局面によれば、第１セレクタおよび第２セレクタを使用して測定データ取得部に与えるべきオペアンプの出力電圧および映像データがそれぞれ選択されるので、２以上の所定数のオペアンプに対して設ける測定データ取得部は１個で良い。このため、測定データ取得部の個数を削減して、データ駆動部の回路規模を縮小することができる。

本発明の第９の局面によれば、第１階調および第２階調の一方が第１階調、他方が第２階調であるとすると、第２期間の各選択期間において、第１階調に対応する測定用データ電圧（以下、発明の効果の説明において「第１測定用データ電圧」という。）の画素回路への書き込み、第１測定データの取得、第２階調に対応する測定用データ電圧（以下、発明の効果の説明において「第２測定用データ電圧」という。）の画素回路への書き込み、第２測定データの取得、および複数の階調のいずれかに対応する映像データが変換されたデータ電圧の画素回路への書き込みが順に行われる。このようにして、各選択期間で、第１測定データおよび第２測定データの双方を取得することができる。また、複数の階調のいずれかに対応する映像データを変換して得られるデータ電圧が画素回路に書き込まれる。これにより、直後の第１期間の開始時に、第２期間において選択された走査線に対応する画素回路につき、第２階調に対応する映像データが変換されたデータ電圧に基づく輝度で表示が行われることを防ぐことができる。また、第１測定データおよび第２測定データの取得直前に、それぞれ第１測定用データ電圧および第２測定用データ電圧がデータ線に充電されている。このため、第１測定データおよび第２測定データを取得すべきときに、データ線の電位を変化させることなく（充放電を生じずに）高速に駆動電流を測定できる。なお、第１階調および第２階調の一方が第２階調、他方が第１階調である場合も同様である。

本発明の第１０の局面によれば、第１階調および第２階調の一方が第１階調、他方が第２階調であるとすると、第２期間の各選択期間において、表示制御部が複数の階調のいずれかに対応する映像データをデータ電圧供給部に送信する前に、当該選択期間で取得された第１測定データおよび第２測定データが順に表示制御部に送信される。このため、当該選択期間で表示制御部が送信すべき複数の階調のいずれかに対応する映像データに対して、当該選択期間で取得された第１測定データおよび第２測定データに基づく補正を行うことができる。このため、駆動トランジスタの特性ばらつきの補償を、第２期間においてリアルタイムに行うことができる。なお、第１階調および第２階調の一方が第２階調、他方が第１階調である場合も同様である。

本発明の第１１の局面によれば、第１階調および第２階調の一方が第１階調、他方が第２階調であるとすると、第２測定データの取得直後に第１測定データが表示制御部に送信され、複数の階調のいずれかに対応する映像データのデータ電圧供給部への送信直後に第２測定データが表示制御部に送信される。このため、第１測定データおよび第２測定データを送信するまでの準備時間を十分に確保できるので、第１測定データおよび第２測定データを表示制御部に確実に送信することができる。なお、第１階調および第２階調の一方が第２階調、他方が第１階調である場合も同様である。

本発明の第１２の局面によれば、第１階調および第２階調の一方が第１階調、他方が第２階調であるとすると、第２期間の各選択期間の終了直後の期間に第１測定データおよび第２測定データが表示制御部に送信される。このため、第１測定データおよび第２測定データを送信するまでの準備時間を十分に確保できるので、第１測定データおよび第２測定データを表示制御部に確実に送信することができる。また、表示制御部とデータ駆動部との間で双方向通信バスを利用し、且つ、各選択期間において入出力制御信号が第２レベルである期間に表示制御部がデータ駆動部に映像データを送信する必要がある場合であっても、第１測定データおよび第２測定データを表示制御部に送信することができる。なお、第１階調および第２階調の一方が第２階調、他方が第１階調である場合も同様である。

本発明の第１３の局面によれば、第２期間におけるすべての選択期間の終了後の期間に、各選択期間で取得された第１測定データおよび第２測定データが表示制御部に送信される。このため、第１測定データおよび第２測定データを送信するまでの準備時間を十分に確保できるので、第１測定データおよび第２測定データを表示制御部に確実に送信することができる。また、表示制御部とデータ駆動部との間で双方向通信バスを利用し、且つ、各選択期間において入出力制御信号が第２レベルである期間に表示制御部がデータ駆動部に映像データを送信する必要がある場合であっても、第１測定データおよび第２測定データを表示制御部に送信することができる。なお、第１階調および第２階調の一方が第２階調、他方が第１階調である場合も同様である。

本発明の第１４の局面によれば、双方向通信バスが利用されるので、表示制御部とデータ駆動部との間の通信系統が削減される。このため、低コスト化を図ることができる。

本発明の第１５の局面によれば、第１階調および第２階調の一方が第１階調、他方が第２階調であるとすると、データラッチ部が設けられることにより、第２期間の各選択期間において入出力制御信号が第１レベルである１番目の期間と２番目の期間とでそれぞれ第１階調に対応する映像データおよび第２階調に対応する映像データをデータ電圧供給部に送信しておけば、入出力制御信号が第２レベルである１番目の期間と２番目の期間とでそれぞれ第１階調に対応する映像データおよび第２階調に対応する映像データが変換部に入力される。このような構成を採用して、第１測定データおよび第２測定データを取得すべきときに、データ線の電位を変化させることなく高速に駆動電流を測定する上述の効果を奏することができる。なお、第１階調および第２階調の一方が第２階調、他方が第１階調である場合も同様である。

本発明の第１６の局面によれば、第１階調および第２階調の一方が第１階調、他方が第２階調であるとすると、入出力制御信号が第２レベルである１番目の期間と２番目の期間とでそれぞれ第１階調に対応する映像データおよび第２階調に対応する映像データがデジタル−アナログ変換部に入力される。このような構成を採用して、第１測定データおよび第２測定データを取得すべきときに、データ線の電位を変化させることなく高速に駆動電流を測定する上述の効果を奏することができる。なお、第１階調および第２階調の一方が第２階調、他方が第１階調である場合も同様である。

本発明の第１７の局面によれば、参照電圧およびデータ電圧により、駆動トランジスタを制御するための電圧が決定される。すなわち、駆動トランジスタを制御するための電圧が電源電圧に依存しない。このため、電源電圧を供給する配線の配線抵抗によりドロップ電圧が生じたとしても、駆動電流は変動しない。

本発明の第１８の局面によれば、入力トランジスタが駆動トランジスタの制御端子とデータ線との間に設けられた画素回路において、電流パス形成トランジスタおよび入力トランジスタを介して、駆動電流をデータ線に出力することができる。

本発明の第１９の局面によれば、発光制御トランジスタにより、電気光学素子の発光／非発光を制御することができる。

本発明の第２０の局面によれば、比較的移動度の高い酸化物ＴＦＴが使用されるので、書き込み時間の短縮および高輝度化などを図ることができる。

本発明の第２１の局面によれば、ＩＧＺＯ−ＴＦＴを使用して、本発明の第２０の局面と同様の効果を奏することができる。

本発明の第２２の局面によれば、第１，第２シフトレジスタの出力を選択的に使用して、本発明の第１の局面と同様の効果を奏することができる。

本発明の第２３の局面によれば、表示装置の駆動方法において、本発明の第１の局面と同様の効果を奏することができる。

本発明の第１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。図１に示す表示部の構成を説明するためのブロック図である。図１に示すデータドライバの構成を示すブロック図である。ＤＡＣの動作について説明するためのブロック図である。図３に示す電圧出力／電流測定回路の構成を説明するための回路図である。図１に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素を示す回路図である。図６に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の映像信号期間での動作について説明するためのタイミングチャートである。上記第１の実施形態における、画素回路およびそれに対応するデータドライバ側の一部の構成要素の所望階調プログラム期間での動作について説明するための回路図である。上記第１の実施形態における、有機ＥＬ素子の発光時の、画素回路およびそれに対応するデータドライバ側の一部の構成要素の動作について説明するための回路図である。図６に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の垂直同期期間での動作について説明するためのタイミングチャートである。上記第１の実施形態における、画素回路およびそれに対応するデータドライバ側の一部の構成要素の測定用階調プログラム期間での動作について説明するための回路図である。上記第１の実施形態における、画素回路およびそれに対応するデータドライバ側の一部の構成要素の電流測定期間での動作について説明するための回路図である。上記第１の実施形態における各フレーム期間での動作について説明するための図である。図３に示すデータドライバの１列分の構成例を示す回路図である。図１４に示すＤラッチの垂直同期期間での動作について説明するためのタイミングチャートである。上記第１の実施形態における、コントローラとデータドライバとの間でのデータ通信について説明するためのブロック図である。階調−制御電圧特性を示す図である。階調−発光駆動電流特性を示す図である。階調−発光輝度特性を示す図である。理想特性データを示す図である。測定誤差のシミュレーション結果を示す図である。（Ａ）は、第１階調Ｐ１が０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｂ）は、第１階調Ｐ１が２、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｃ）は、第１階調Ｐ１が４、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｄ）は、第１階調Ｐ１が１０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｅ）は、第１階調Ｐ１が２０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｆ）は、第１階調Ｐ１が４０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。測定誤差のシミュレーション結果を示す図である。（Ａ）は、第１階調Ｐ１が６４、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｂ）は、第１階調Ｐ１が９６、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｃ）は、第１階調Ｐ１が１２８、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｄ）は、第１階調Ｐ１が１９２、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。測定誤差のシミュレーション結果を示す図である。（Ａ）は、第１階調Ｐ１が６４、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。（Ｂ）は、第１階調Ｐ１が６４、第２階調Ｐ２が２２４である場合のシミュレーション結果を示す図である。（Ｃ）は、第１階調Ｐ１が６４、第２階調Ｐ２が２００である場合のシミュレーション結果を示す図である。（Ｄ）は、第１階調Ｐ１が６４、第２階調Ｐ２が１９２である場合のシミュレーション結果を示す図である。（Ｅ）は、第１階調Ｐ１が６４、第２階調Ｐ２が１６０である場合のシミュレーション結果を示す図である。上記第１の実施形態における、第Ｎフレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。上記第１の実施形態における、第Ｎ＋１フレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。図１に示す走査駆動部の詳細な構成を示す回路図である。図２６に示す走査駆動部の第Ｎフレーム期間での動作について説明するためのタイミングチャートである。図２６に示す走査駆動部の第Ｎ＋１フレーム期間での動作について説明するためのタイミングチャートである。第１従来例における理想特性データを用いた補正について説明するための図である。第２従来例における充電動作について説明するための回路図である。上記第１の実施形態における充電動作について説明するための回路図である。上記第１の実施形態において、駆動電流を測定する動作について説明するための回路図である。上記第２従来例において、参照電流を用いた補償を行う前の階調−駆動電流特性を示す図である。上記第２従来例において、参照電流を用いた補償を行った後の階調−駆動電流特性を示す図である。上記第１の実施形態において、第１，第２階調Ｐ１，Ｐ２に対応する駆動電流を用いた補償を行った後の階調−駆動電流特性を示す図である。上記第１の実施形態の変形例におけるデータドライバの構成を示すブロック図である。本発明の第２の実施形態における、データドライバの構成例を示す回路図である。図３７に示す各構成要素の垂直同期期間での動作について説明するためのタイミングチャートである。本発明の第３の実施形態における、コントローラとデータドライバとの間でのデータ通信について説明するためのブロック図である。上記第３の実施形態における、第Ｎフレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。上記第３の実施形態における、第Ｎ＋１フレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。上記第３の実施形態における、走査駆動部の第Ｎフレーム期間での動作について説明するためのタイミングチャートである。上記第３の実施形態における、走査駆動部の第Ｎ＋１フレーム期間での動作について説明するためのタイミングチャートである。本発明の第４の実施形態における、第Ｎフレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。本発明の第５の実施形態における、第Ｎフレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。本発明の第６の実施形態における画素回路およびそれに対応するデータドライバ側の一部の構成要素を示す回路図である。図４６に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の映像信号期間における動作について説明するためのタイミングチャートである。図４６に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の垂直同期期間における動作について説明するためのタイミングチャートである。上記第６の実施形態における各フレーム期間での動作について説明するための図である。本発明の第７の実施形態における画素回路およびそれに対応するデータドライバ側の一部の構成要素を示す回路図である。図５０に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の映像信号期間における動作について説明するためのタイミングチャートである。図５０に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の垂直同期期間における動作について説明するためのタイミングチャートである。第８の実施形態における画素回路およびそれに対応するデータドライバ側の一部の構成要素の構成を示す回路図である。図５３に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の映像信号期間における動作について説明するためのタイミングチャートである。図５３に示す画素回路およびそれに対応するデータドライバ側の一部の構成要素の垂直同期期間における動作について説明するためのタイミングチャートである。従来の有機ＥＬ表示装置における、閾値電圧補償前のゲート−ソース間電圧−駆動電流特性を示す図である。従来の有機ＥＬ表示装置における、閾値電圧補償後のゲート−ソース間電圧−駆動電流特性を示す図である。

以下、添付図面を参照しながら、本発明の第１〜第８の実施形態について説明する。以下では、ｍ，ｎは２以上の整数であるとする。なお、各実施形態における画素回路に含まれるトランジスタは電界効果トランジスタであり、典型的には薄膜トランジスタである。画素回路に含まれるトランジスタとしては、酸化物ＴＦＴ（例えばＩＧＺＯ−ＴＦＴ）、ＬＴＰＳ−ＴＦＴ、またはアモルファスシリコンＴＦＴなどを採用することができる。ＩＧＺＯ−ＴＦＴなどの酸化物ＴＦＴは特に、画素回路に含まれるｎチャネル型のトランジスタとして採用する場合に有効である。ただし、本発明は、ｐチャネル型の酸化物ＴＦＴの使用を排除するものではない。

＜１．第１の実施形態＞
＜１．１全体構成＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置１の構成を示すブロック図である。有機ＥＬ表示装置１は、コントローラ１０、ＤＲＡＭ（Dynamic Random Access Memory）２０、フラッシュメモリ３０、表示パネル４０、データ駆動部６０、および走査駆動部７０を備えている。本実施形態では、コントローラ１０は表示制御部に相当し、ＤＲＡＭ２０は記憶部に相当する。表示パネル４０には表示部５０が形成され、表示パネル４０上にはデータ駆動部６０および走査駆動部７０が配置されている。なお、データ駆動部６０および走査駆動部７０のいずれか一方または双方が、表示部５０と一体的に形成されていても良い。また、ＤＲＡＭ２０やフラッシュメモリ３０は、コントローラ１０の内部に設けられていても良い。

図２は、図１に示す表示部５０の構成を説明するためのブロック図である。表示部５０には、ｍ本のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｍおよびこれらに直交するｎ本の走査線ＤＭ１〜ＤＭｎが配設されている。ｍ本のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｍを区別する必要がない場合はこれらを単に符号ＤＡＭＥで表し、ｎ本の走査線ＤＭ１〜ＤＭｎを区別する必要がない場合はこれらを単に符号ＤＭで表す。本実施形態では、データ／測定線ＤＡＭＥはデータ線に相当する。以下では、データ／測定線ＤＡＭＥの延伸方向を列方向とし、走査線ＤＭの延伸方向を行方向とする。表示部５０にはさらに、ｍ本のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｍとｎ本の走査線ＤＭ１〜ＤＭｎとの交差点に対応してｍ×ｎ個の画素回路５１が設けられている。各画素回路５１は、赤色のサブ画素（以下「Ｒサブ画素」という。）、緑色のサブ画素（以下「Ｇサブ画素」という。）、および青色のサブ画素（以下「Ｂサブ画素」とう。）のいずれかを形成し、行方向に並んだ画素回路５１は、例えば図２における最左端から順にＲサブ画素、Ｇサブ画素、およびＢサブ画素を形成する。なお、サブ画素の種類は、赤色、緑色、および青色に限定されるものではなく、シアン、マゼンタ、および黄色などでも良い。

また、表示部５０には、ハイレベル電源電圧ＥＬＶＤＤを供給する電源線（以下「ハイレベル電源線」といい、ハイレベル電源電圧と同じく符号ＥＬＶＤＤで表す。）、図示しないローレベル電源電圧ＥＬＶＳＳを供給する電源線（以下「ローレベル電源線」といい、ローレベル電源電圧と同じく符号ＥＬＶＳＳで表す。）、および図示しない参照電圧Ｖｒｅｆを供給する線（以下「参照電圧線」といい、参照電圧と同じく符号Ｖｒｅｆで表す。）が配設されている。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および参照電圧Ｖｒｅｆのそれぞれは固定値であり、ローレベル電源電圧ＥＬＶＳＳは例えば接地電圧である。

図１に示すコントローラ１０は、外部から受け取った映像信号ＶＳに基づき、データ駆動部６０および走査駆動部７０を制御する。より詳細には、コントローラ１０は、データ駆動部６０には各種制御信号および映像データＶＤ（詳細は後述）を送信し、走査駆動部７０には各種制御信号を送信することにより、データ駆動部６０および走査駆動部７０を制御する。また、コントローラ１０は、データ駆動部６０から測定データ（詳細は後述）を受信する。コントローラ１０とデータ駆動部６０との間の各種データの送受信は、通信バス８０を介して行われる。また、コントローラ１０は、ＤＲＡＭ２０およびフラッシュメモリ３０を制御する。

ＤＲＡＭ２０は、映像データＶＤの補正に使用される補正データを記憶している。コントローラ１０は、データ駆動部６０から受信した測定データに基づいてＤＲＡＭ２０に記憶された補正データを更新する。また、コントローラ１０は、ＤＲＡＭ２０に記憶された補正データを読み出して映像データＶＤを補正する。ＤＲＡＭ２０に記憶された補正データは、電源オフ時には、コントローラ１０の制御に基づいてフラッシュメモリ３０に書き込まれる。フラッシュメモリ３０に記憶された補正データは、電源オン時には、コントローラ１０の制御に基づいてＤＲＡＭ２０に読み出される。なお、ここで説明した補正データの書き込みおよび読み出しの態様は単なる一例であり、本発明はこれに限定されるものではない。

データ駆動部６０は、複数個のデータドライバ６００を備えている。ただし、データ駆動部６０は、１個のデータドライバ６００を備えた構成でも良い。図１では、データドライバ６００が６個設けられているものとしている。６個のデータドライバ６００のうち、３個は表示パネル４０の上端側に配置され、残りの３個は表示パネル４０の下端側に配置されている。なお、このような各データドライバ６００の配置は単なる一例であり、本発明はこれに限定されるものではない。各データドライバ６００には、ｋ本（図１の例では、ｋ＝ｍ／６）のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｋが接続されている。

各データドライバ６００は、データ電圧供給部６１０および電流測定部６２０を備えている。言い換えると、データ駆動部６０は、複数のデータ電圧供給部６１０および複数の電流測定部６２０を備えている。データ電圧供給部６１０は、映像データＶＤに基づくデータ電圧をデータ／測定線ＤＡＭＥに供給する。電流測定部６２０は、所定階調に対応する映像データＶＤに基づくデータ電圧に応じて画素回路５１から得られる駆動電流を測定し、当該駆動電流の電流値を示す測定データを取得する。また、電流測定部６２０は、取得した測定データをコントローラ１０に送信する。以下では、便宜上、データ駆動部６０全体の動作を、１個のデータドライバ６００を代表させて説明する場合がある。なお、データドライバ６００の構成および動作の詳細は後述する。

走査駆動部７０は、複数個のゲートドライバ７００を備えている。ただし、走査駆動部７０は、１個のゲートドライバ７００を備えた構成でも良い。図１では、ゲートドライバ７００が２個設けられているものとしている。２個のゲートドライバ７００のうち、１個は表示パネル４０の左端側に配置され、残りの１個は表示パネル４０の右端側に配置されている。なお、このようなゲートドライバ７００の配置は単なる一例であり、本発明はこれに限定されるものではない。

本実施形態では、１フレーム期間が映像信号期間および垂直同期期間からなっている。本実施形態における映像信号期間は「走査期間」などとも呼ばれる。本実施形態における垂直同期期間は「垂直帰線期間」または「垂直ブランキング期間」などとも呼ばれる。本実施形態では、映像信号期間が第１期間に相当し、垂直同期期間が第２期間に相当する。走査駆動部７０（ゲートドライバ７００）は、ｎ本の走査線ＤＭを順次選択することにより、画素回路５１にデータ電圧の書き込みを行うための上記映像信号期間と、ｎ本の走査線ＤＭのうちの所定数（ｐ）本の走査線ＤＭを順次選択することにより、画素回路５１から後述の駆動電流Ｉｍをデータ／測定線ＤＡＭＥに出力するための上記垂直同期期間とを交互に繰り返す。ここで、１≦ｐ＜ｎであり、ｎはｐの自然数倍であることが望ましい。本実施形態に係る有機ＥＬ表示装置１は、通常は各種同期動作を行うのみである垂直同期期間において、駆動電流をデータ／測定線ＤＡＭＥに出力し、上記測定データを取得する。また、走査駆動部７０は、選択すべきｐ本の走査線ＤＭを垂直同期期間毎に（すなわち１フレーム期間毎に）シフトさせる。走査駆動部７０の構成および動作の詳細は後述する。

＜１．２データドライバ＞
図３は、図１に示すデータドライバ６００の構成を示すブロック図である。データドライバ６００は、シフトレジスタ６３、第１ラッチ部６４、第２ラッチ部６５、デジタル−アナログ（Ｄ／Ａ）変換部６６、および電圧出力／電流測定部６７を備えている。ここでは、ｋ本のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｋに接続されたデータドライバ６００を例示している。第２ラッチ部６５は、ｋ本のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｋにそれぞれ対応するｋ個のラッチ回路６５０を備えている。Ｄ／Ａ変換部６６は、ｋ本のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｋにそれぞれ対応するｋ個のＤ／Ａコンバータ（以下「ＤＡＣ」という。）６６０を備えている。電圧出力／電流測定部６７は、ｋ本のデータ／測定線ＤＡＭＥ１〜ＤＡＭＥｋにそれぞれ対応するｋ個の電圧出力／電流測定回路６７０を備えている。コントローラ１０は、映像データＶＤと、上記各種制御信号としてデータスタートパルスＤＳＰ、データクロックＤＣＫ、ラッチストローブ信号ＬＳ、および入出力制御信号ＤＷＴを送信する。

シフトレジスタ６３は、データクロックＤＣＫに同期して、データスタートパルスＤＳＰを順次転送することにより所定のサンプリングパルスを順次出力する。

第１ラッチ部６４は、映像データＶＤの１行分の階調値を、上記サンプリングパルスのタイミングで順次記憶する。

各ラッチ回路６５０は、第１ラッチ部６４に記憶された１行分の階調値のうちの対応する列の階調値をラッチストローブ信号ＬＳに応じて取り込み保持すると共に、その保持している階調値を対応するＤＡＣ６６０に与える。本明細書では、各ラッチ回路６５０が対応するＤＡＣ６６０に与える階調値のことをも「映像データ」という。

各ＤＡＣ６６０は、対応するラッチ回路６５０から受け取った映像データに応じた階調電圧を選択し、当該階調電圧をデータ電圧として、対応する電圧出力／電流測定回路６７０に与える。なお、各ＤＡＣ６６０において選択対象となる階調電圧は、例えば図４に示すようにガンマレジスタ６８（図３では便宜上不図示）から与えられる。ここでは、１０２４階調に対応する階調電圧ＶＲ０〜ＶＲ１０２３がＤＡＣ６６０に与えられるものとしているが、本発明はこれに限定されるものではない。なお、第２ラッチ部６５とＤ／Ａ変換部６６との間にはレベルシフタなどが設けられていても良い。

各電圧出力／電流測定回路６７０は、入出力制御信号ＤＷＴのレベルに応じて異なる動作を行う。入出力制御信号ＤＷＴが“１”レベル（本明細書ではハイレベルである。）であるときには、各電圧出力／電流測定回路６７０は電圧出力回路として機能し、ＤＡＣ６６０から受け取ったデータ電圧を対応するデータ／測定線ＤＡＭＥに供給する。すなわち、入出力制御信号ＤＷＴが“１”レベルであるときには、電圧出力／電流測定部６７は電圧出力部として機能し、Ｄ／Ａ変換部６６から受け取った各データ電圧を対応するデータ／測定線ＤＡＭＥに供給する。入出力制御信号ＤＷＴが“０”レベル（本明細書ではローレベルである。）であるときには、各電圧出力／電流測定回路６７０は電流測定回路として機能し、対応するデータ／測定線ＤＡＭＥに画素回路５１から出力された駆動電流Ｉｍを測定する。すなわち、入出力制御信号ＤＷＴが“０”レベルであるときには、電圧出力／電流測定部６７は電流測定部６２０として機能し、対応するデータ／測定線ＤＡＭＥに画素回路５１から出力された駆動電流Ｉｍを測定する。なお、各添付図面では、入出力制御信号ＤＷＴが“１”レベルであることを「ＤＷＴ＝“１”」とし、入出力制御信号ＤＷＴが“０”レベルであることを「ＤＷＴ＝“０”」として図示している。本実施形態では、“１”レベルは第１レベルに相当し、“０”レベルは第２レベルに相当する。

図３に示す構成要素のうち、シフトレジスタ６３と、第１ラッチ部６４と、第２ラッチ部６５と、Ｄ／Ａ変換部６６と、電圧出力／電流測定部６７のうちの電圧出力部として機能する部分とはデータ電圧供給部６１０を構成し、電圧出力／電流測定部６７のうちの電流測定部６２０として機能する部分は電流測定部６２０を構成する。

＜１．３電圧出力／電流測定回路＞
図５は、図３に示す電圧出力／電流測定回路６７０の詳細な構成を説明するための回路図である。図３に示す電圧出力／電流測定回路６７０は、ｉ列目のデータ／測定線ＤＡＭＥｉに対応しているものとする。電圧出力／電流測定回路６７０は、オペアンプ７３１、抵抗素子Ｒ１、制御スイッチＳＷ、および測定データ取得部７４０を備えている。オペアンプ７３１および制御スイッチＳＷは、データ電圧供給部６１０および電流測定部６２０で共有された構成要素である。一方、抵抗素子Ｒ１および測定データ取得部７４０は電流測定部６２０の構成要素である。本実施形態では、抵抗素子Ｒ１が電流電圧変換素子に相当する。

オペアンプ７３１の非反転入力端子はＤＡＣ６６０の出力端子に接続され、反転入力端子は対応するデータ／測定線ＤＡＭＥｉに接続されている。オペアンプ７３１の出力端子と反転入力端子との間には、抵抗素子Ｒ１および制御スイッチＳＷが並列に接続されている。制御スイッチＳＷは、入出力制御信号ＤＷＴによって制御され、入出力制御信号ＤＷＴ＝“１”のときに閉じ、“０”レベルのときに開く。

測定データ取得部７４０は、オペアンプ７３１の出力から測定データを取得する。測定データ取得部７４０は、より詳細には、アナログ−デジタル（Ａ／Ｄ）コンバータ（以下「ＡＤＣ」という。）７３２、減算部７３３、および除算部７３４を備えている。なお、測定データ取得部７４０の構成は、ここで示した例に限定されるものではない。

ＡＤＣ７３２は、オペアンプ７３１の出力電圧をＡ／Ｄ変換して減算部７３３に与える。減算部７３３は、オペアンプ７３１の出力電圧のデジタル値と、ｊ行ｉ列目の画素回路５１に与えるべき階調Ｐのデータ電圧Ｖｍ（本明細書では、このようなデータ電圧を符号Ｖｍ（ｉ，ｊ，Ｐ）で表す。）のＤ／Ａ変換前の映像データ（説明の便宜上、データ電圧と同符号で表す場合がある。）とを受け取り、オペアンプ７３１の出力電圧のデジタル値から映像データＶｍ（ｉ，ｊ，Ｐ）を減じた値を出力する。なお、階調Ｐは、映像信号ＶＳに基づいてコントローラ１０で設定し得る階調（複数の階調）のうちのいずれかを指す。除算部７３４は、減算部７３３の出力を−Ｒ１で除した値を出力する。この除算部７３４の出力が測定データとなる。なお、除算部７３４の後段には、測定データのコントローラ１０への送信タイミングを調整するバッファメモリなどが設けられることがあるが、ここでは便宜上、その図示および説明を省略する。

入出力制御信号ＤＷＴが“１”レベルであるときには、制御スイッチＳＷが閉じているのでオペアンプ７３１の出力端子と反転入力端子とが短絡されている。このため、入出力制御信号ＤＷＴが“１”レベルであるときには、オペアンプ７３１はバッファアンプとして機能する。これにより、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）は低出力インピーダンスでデータ／測定線ＤＡＭＥｉに供給される。なお、このとき、ＡＤＣ７３２を入出力制御信号ＤＷＴで制御するなどして、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）がＡＤＣ７３２に入力されないようにすることが望ましい。

入出力制御信号ＤＷＴが“０”レベルであるときには、制御スイッチＳＷが開いているので、オペアンプ７３１の出力端子と反転入力端子とが抵抗素子Ｒ１を介して互いに接続されている。このため、オペアンプ７３１は、抵抗素子Ｒ１を帰還抵抗とした電流増幅アンプとして機能する。このとき、オペアンプ７３１の非反転入力端子にデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が入力されると、仮想短絡により反転入力端子の電位もＶｍ（ｉ，ｊ，Ｐ）となる。また、このとき、ｊ行ｉ列目の画素回路５１からデータ／測定線ＤＡＭＥｉに、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）に基づくゲート−ソース間電圧Ｖｇｓに応じて流れる駆動電流（以下、符号Ｉｍ（ｉ，ｊ，Ｐ）で表す。）が出力される（詳細は後述）。これにより、オペアンプ７３１の出力電圧は「Ｖｍ（ｉ，ｊ，Ｐ）−Ｒ１＊Ｉｍ（ｉ，ｊ，Ｐ）」となる。そして、この出力電圧がＡＤＣ７３２でＡ／Ｄ変換される。Ａ／Ｄ変換後の出力電圧からＶｍ（ｉ，ｊ，Ｐ）が減じられた減算部７３３の出力は「−Ｒ１＊Ｉｍ（ｉ，ｊ，Ｐ）」となる。さらに、減算部７３３の出力が「−Ｒ１」で除された除算部７３４の出力はＩｍ（ｉ，ｊ，Ｐ）となる。このようにして、駆動電流Ｉｍ（ｉ，ｊ，Ｐ）が測定され、当該駆動電流Ｉｍ（ｉ，ｊ，Ｐ）の値を示す測定データ（説明の便宜上、駆動電流と同符号のＩｍ（ｉ，ｊ，Ｐ）で表す場合がある。）が取得される。なお、除算部７３４を乗算部とし、当該乗算部に「−Ｒ１」に代えて「−１／Ｒ１」を入力するようにしても良い。

＜１．４画素回路＞
図６は、図１に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素を示す回路図である。ここで、図６に示す画素回路５１はｊ行ｉ列目の画素回路５１である。図６では、データドライバ６００の構成要素のうち、ｉ列目のデータ／測定線ＤＡＭＥｉに対応するＤＡＣ６６０と、電圧出力／電流測定回路６７０の一部であるオペアンプ７３１、抵抗素子Ｒ１、制御スイッチＳＷ、およびＡＤＣ７３２とを示し、電圧出力／電流測定回路６７０のうちの減算部７３３および除算部７３４は便宜上省略している。

画素回路５１は、１個の有機ＥＬ素子ＯＬＥＤ、３個のトランジスタＴ１〜Ｔ３、および１個のコンデンサ（駆動容量素子）Ｃ１を備えている。トランジスタＴ１は駆動トランジスタであり、トランジスタＴ２は参照電圧供給トランジスタであり、トランジスタＴ３は入力トランジスタである。トランジスタＴ１〜Ｔ３はすべてｎチャネル型であり、例えば酸化物ＴＦＴである。

トランジスタＴ１は、有機ＥＬ素子ＯＬＥＤと直列に設けられ、ハイレベル電源線ＥＬＶＤＤに第１導通端子としてのドレイン端子が接続され、有機ＥＬ素子ＯＬＥＤのアノード端子に第２導通端子としてのソース端子が接続されている。トランジスタＴ２は、走査線ＤＭｊにゲート端子が接続され、参照電圧線ＶｒｅｆとトランジスタＴ１のゲート端子との間に設けられている。トランジスタＴ３は、走査線ＤＭｊにゲート端子が接続され、データ／測定線ＤＡＭＥｉとトランジスタＴ１のソース端子との間に設けられている。コンデンサＣ１は、トランジスタＴ１のゲート端子とソース端子との間に設けられている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源線ＥＬＶＳＳに接続されている。

＜１．５映像信号期間での動作＞
図７は、図６に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の映像信号期間での動作について説明するためのタイミングチャートである。図７および以降のタイミングチャートにおける「Ｉｍ（ｉ，ｊ，Ｐ）」は、測定データを表す。時刻ｔ１〜ｔ２の期間Ａ３は、所望の階調Ｐに対応する映像データＶＤに基づくデータ電圧Ｖｍを画素回路５１に書き込むための期間（以下「所望階調プログラム期間」という。）である。以下では、「Ｘに対応する映像データＶＤに基づくデータ電圧Ｖｍ」を単に「Ｘに対応するデータ電圧Ｖｍ」という場合がある（Ｘは、後述の「測定用階調」、「第１階調Ｐ１」、または「第２階調Ｐ２」を表す）。

走査線ＤＭｊの電位は、入出力制御信号ＤＷＴと同じく“１”レベルおよび“０”レベルのいずれかをとるものとする。本実施形態では、走査線ＤＭｊの電位が“１”レベルであるとき当該走査線ＤＭｊは選択状態であり、走査線ＤＭｊの電位が“０”レベルであるとき当該走査線ＤＭｊは非選択状態である。映像信号期間では、上述のように、ｎ本の走査線ＤＭが順次選択される。また、映像信号期間では、入出力制御信号は“１”レベルになっている。このため、オペアンプ７３１は上述のようにバッファアンプとして機能する。

時刻ｔ１以前では、走査線ＤＭｊの電位が“０”レベルになっている。このとき、トランジスタＴ２，Ｔ３がオフ状態になっており、トランジスタＴ１には、コンデンサＣ１に保持されたゲート−ソース間電圧Ｖｇｓに応じた駆動電流Ｉｍ（ｉ，ｊ，Ｐ）が流れている。そして、有機ＥＬ素子ＯＬＥＤは、この駆動電流Ｉｍ（ｉ，ｊ，Ｐ）に応じた輝度で発光している。以下では、トランジスタＴ１に流れる駆動電流と有機ＥＬ素子ＯＬＥＤに流れる駆動電流とを区別する場合に、有機ＥＬ素子ＯＬＥＤに流れる駆動電流のことを発光駆動電流Ｉｏｌｅｄという。なお、所望階調プログラム期間Ａ３直前の１水平（１Ｈ）期間では、データ／測定線ＤＡＭＥｉはデータ電圧Ｖｍ（ｉ，ｊ−１，Ｐ）を供給している。

時刻ｔ１になると、データ／測定線ＤＡＭＥｉにはオペアンプ７３１を介してデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が供給される。また、走査線ＤＭｊの電位が“１”レベルに変化して、トランジスタＴ２，Ｔ３がターンオンする。このため、図８に示すように、コンデンサＣ１の一端（トランジスタＴ１のソース端子側）にはデータ／測定線ＤＡＭＥｉおよびトランジスタＴ３を介してデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が与えられ、コンデンサＣ１の他端（トランジスタＴ１のゲート端子側）にはトランジスタＴ２を介して参照電圧Ｖｒｅｆが与えられる。これにより、時刻ｔ１〜ｔ２の所望階調プログラム期間Ａ３において、コンデンサＣ１は次式（１）で与えられるゲート−ソース間電圧Ｖｇｓに充電される。
Vgs = Vref - Vm(i,j,P) …（１）

なお、有機ＥＬ素子ＯＬＥＤの閾値電圧をＶｔｈｏｌｅｄとすると、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）は次式（２）で与えられる値に設定することが望ましい。
Vm(i,j,P) < ELVSS + Vtholed …（２）
式（２）のように設定されたデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が有機ＥＬ素子ＯＬＥＤのアノード端子（トランジスタＴ１のソース端子）に与えられることにより、所望階調プログラム期間Ａ３（後述の期間Ａ１，Ａ２でも同様）において発光駆動電流Ｉｏｌｅｄが０になる。このため、有機ＥＬ素子ＯＬＥＤの発光を停止することができる。

時刻ｔ２になると、走査線ＤＭｊの電位が“０”レベルに変化して、トランジスタＴ２，Ｔ３がターンオフする。このため、コンデンサＣ１の保持電圧は上記式（１）で示すゲート−ソース間電圧Ｖｇｓに確定する。このとき、トランジスタＴ１のソース端子はデータ／測定線ＤＡＭＥｉから電気的に切り離されているので、図９に示すように、ゲート−ソース間電圧Ｖｇｓに応じた発光駆動電流Ｉｏｌｅｄが流れ、当該発光駆動電流Ｉｏｌｅｄに応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。なお、このように発光駆動電流Ｉｏｌｅｄに応じた輝度で有機ＥＬ素子ＯＬＥＤが発光しているとき、Ｉｏｌｅｄ＝Ｉｍ（ｉ，ｊ，Ｐ）である。トランジスタＴ１は飽和領域で動作するので、発光駆動電流Ｉｏｌｅｄは次式（３）で与えられる。
Ioled = (β/2)*(Vgs-Vt)²
= (β/2)*(Vref-Vm(i,j,P)-Vt)² …（３）
ここで、β，ＶｔはそれぞれトランジスタＴ１のゲインおよび閾値電圧を表す。ゲインβは、次式（４）で与えられる。
β = μ*(W/L)*Cox …（４）
ここで、μ，Ｗ，Ｌ，ＣｏｘはそれぞれトランジスタＴ１の移動度、ゲート幅、ゲート長、および単位面積あたりのゲート絶縁膜容量を表す。

なお、式（３）におけるデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）は、トランジスタＴ１の閾値電圧補償およびゲイン補償を行うように設定されるが、その詳細は後述する。以上の所望階調プログラム期間Ａ３の動作を各走査線ＤＭについて順に行うことにより、映像信号期間において全画素回路５１へのデータ電圧Ｖｍの書き込みが行われる。なお、映像信号期間では、駆動電流Ｉｍの測定は行われない。

ところで、本実施形態では、コンデンサＣ１にハイレベル電源線ＥＬＶＤＤが接続されていないので、ゲート−ソース間電圧Ｖｇｓがハイレベル電源電圧ＥＬＶＤＤに依存しない値になる。このため、式（３）に示されるとおり、発光駆動電流Ｉｏｌｅｄもハイレベル電源電圧ＥＬＶＤＤに依存しない値になる。このような画素回路構成によれば、有機ＥＬ素子ＯＬＥＤを駆動するためにハイレベル電源線ＥＬＶＤＤに大きな電流が流れてハイレベル電源線ＥＬＶＤＤの配線抵抗によりドロップ電圧が生じたとしても、発光駆動電流Ｉｏｌｅｄは変動しない。

＜１．６垂直同期期間での動作＞
図１０は、図６に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の垂直同期期間での動作について説明するためのタイミングチャートである。時刻ｔ１〜ｔ２の期間Ａ１および時刻ｔ３〜ｔ４の期間Ａ１のそれぞれは、駆動電流Ｉｍの測定に使用する階調（以下「測定用階調」という。）に対応する映像データに基づくデータ電圧Ｖｍ（以下、単に「測定用データ電圧」という場合がある。）を画素回路５１に書き込むための期間（以下「測定用階調プログラム期間」という。）である。測定用階調には２種類あり、１つは、映像信号ＶＳに基づいてコントローラ１０で設定し得る階調のうちの比較的低い第１階調Ｐ１であり、もう１つは、映像信号ＶＳに基づいてコントローラ１０で設定し得る階調のうちの比較的高い第２階調Ｐ２である。なお、第１，第２階調Ｐ１，Ｐ２の具体的な設定については後述する。時刻ｔ２〜ｔ３の期間Ａ２および時刻ｔ４〜ｔ５の期間Ａ２のそれぞれは、測定用データ電圧Ｖｍに応じた駆動電流Ｉｍを測定するための期間（以下「電流測定期間」という。）である。以下では、第１階調Ｐ１に対応する測定用データ電圧のことを「第１測定用データ電圧」といい、第２階調Ｐ２に対応する測定用データ電圧のことを「第２測定用データ電圧」という。また、第１階調Ｐ１に対応する映像データのことを「第１測定用映像データ」といい、第２階調Ｐ２に対応する映像データのことを「第２測定用映像データ」という。

垂直同期期間では、上述のように、ｐ本の走査線ＤＭが順次選択される。ここで、本実施形態における表示パネル４０がＦＨＤ（Full High Definition）方式であるとすると、総走査線数は１１２５本であり、有効走査線数は１０８０本である。上記走査線ＤＭの本数ｎは、有効走査線の本数に相当する。ＦＨＤ方式では、１フレーム期間が１１２５Ｈ期間であり、映像信号期間が１０８０Ｈ期間であるので、垂直同期期間は４５Ｈ期間となる。本実施形態では、ｐ＝９とし、垂直同期期間において９本の走査線ＤＭを５Ｈ期間ずつ順次選択する。なお、ここで示すｐの値および走査線ＤＭを選択する期間の長さなどは単なる一例であり、本発明はこれに限定されるものではない。

図１０に示すように、走査線ＤＭｊの電位が“１”レベルになっている時刻ｔ１〜ｔ６の５Ｈ期間で、入出力制御信号ＤＷＴのレベルは、“１”レベル、“０”レベル、“１”レベル、“０”レベル、および“１”レベルの順に１Ｈ期間毎に切り替わる。オペアンプ７３１は、入出力制御信号ＤＷＴが“１”レベルであるときには上述のようにバッファアンプとして機能し、入出力制御信号ＤＷＴが“０”レベルであるときには上述のように電流増幅アンプとして機能する。

時刻ｔ１以前では、走査線ＤＭｊの電位が“０”レベルとなっている。このとき、トランジスタＴ２，Ｔ３がオフ状態になっており、トランジスタＴ１は、コンデンサＣ１に保持されたゲート−ソース間電圧Ｖｇｓに応じた駆動電流Ｉｍ（ｉ，ｊ，Ｐ）を流している。トランジスタＴ１に流れる駆動電流Ｉｍ（ｉ，ｊ，Ｐ）は、発光駆動電流Ｉｏｌｅｄとして有機ＥＬ素子ＯＬＥＤに流れる。そして、有機ＥＬ素子ＯＬＥＤは、この発光駆動電流Ｉｏｌｅｄに応じた輝度で発光している。

時刻ｔ１になると、走査線ＤＭｊの電位が“１”レベルに変化して、トランジスタＴ２，Ｔ３がターンオンする。また、入出力制御信号ＤＷＴが“１”レベルになり、制御スイッチＳＷが閉じる。また、オペアンプ７３１の非反転入力端子には、第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）が入力される。このため、図１１に示すように、第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）がデータ／測定線ＤＡＭＥｉに供給される。これにより、上記所望階調プログラム期間Ａ３と同様に、時刻ｔ１〜ｔ２の測定用階調プログラム期間Ａ１において、コンデンサＣ１には、次式（５）で与えられるゲート−ソース間電圧Ｖｇｓが充電される。
Vgs = Vref - Vm(i,j,P1) …（５）
以下では、第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）を書き込む測定用階調プログラム期間Ａ１のことを「第１測定用階調プログラム期間」という。

時刻ｔ２になると、入出力制御信号ＤＷＴが“０”レベルに変化して、制御スイッチＳＷが開く。また、時刻ｔ１に引き続きオペアンプ７３１の非反転入力端子には第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）が入力されているので、仮想短絡により反転入力端子の電位も第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）となる。なお、時刻ｔ１〜ｔ２の期間Ａ１ですでにデータ／測定線ＤＡＭＥｉは第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）に充電されているので、このように反転入力端子の電位が第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）になるために要する時間は僅かである。時刻ｔ２〜ｔ３の電流測定期間Ａ２では、図１２に示すように、オン状態であるトランジスタＴ３を介した駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）の電流パスが形成され、画素回路５１からデータ／測定線ＤＡＭＥｉに当該駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）が出力される。なお、上記式（２）より、発光駆動電流Ｉｏｌｅｄは流れない。このように、トランジスタＴ３はオン状態のときに駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）（後述の駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）についても同様）をデータ／測定線ＤＡＭＥｉに出力可能になっている。データ／測定線ＤＡＭＥｉに出力された駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）の測定手順は上述のとおりなので、ここではその説明を省略する。以下では、第１階調Ｐ１に対応する駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）のことを「第１駆動電流」といい、第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）の測定を行う電流測定期間Ａ２のことを「第１電流測定期間」という。また、第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）の値を示す測定データＩｍ（ｉ，ｊ，Ｐ１）のことを「第１測定データ」という。

時刻ｔ３〜ｔ４の測定用階調プログラム期間Ａ１における動作は、時刻ｔ１〜ｔ２の第１測定用階調プログラム期間Ａ１における動作の第１階調Ｐ１を第２階調Ｐ２に変更したのみであるので、その詳細な説明は省略する。以下では、第２測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ２）を書き込む測定用階調プログラム期間Ａ１のことを「第２測定用階調プログラム期間」という。

時刻ｔ４〜ｔ５の電流測定期間Ａ２における動作は、時刻ｔ２〜ｔ３の第１電流測定期間Ａ２における動作の第１階調Ｐ１を第２階調Ｐ２に変更したのみであるので、その詳細な説明は省略する。以下では、第２階調Ｐ２に対応する駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）のことを「第２駆動電流」といい、第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）の測定を行う電流測定期間Ａ２のことを「第２電流測定期間」という。また、第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）の値を示す測定データＩｍ（ｉ，ｊ，Ｐ２）のことを「第２測定データ」という。

時刻ｔ５〜ｔ６の所望階調プログラム期間Ａ３における動作は、映像信号期間におけるものと同様であるので、その詳細な説明は省略する。ただし、本実施形態における垂直同期期間中の所望階調プログラム期間Ａ３で画素回路５１に書き込まれるデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）は、当該垂直同期期間中に取得された第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）に基づいて更新された補正データが反映された値になっている（詳細は後述）。

時刻ｔ６になると、走査線ＤＭｊの電位が“０”レベルに変化して、トランジスタＴ２，Ｔ３がターンオフする。このため、コンデンサＣ１の保持電圧は上記式（１）で示すゲート−ソース間電圧Ｖｇｓに確定する。このとき、トランジスタＴ１のソース端子はデータ／測定線ＤＡＭＥｉから電気的に切り離されているので、上記式（３）で示す発光駆動電流Ｉｏｌｅｄが流れ、当該発光駆動電流Ｉｏｌｅｄに応じた輝度で有機ＥＬ素子ＯＬＥＤが発光する。

なお、ここでは、第１測定用階調プログラム期間Ａ１および第１電流測定期間Ａ２の後に第２測定用階調プログラム期間Ａ１および第２電流測定期間Ａ２を設けるものとしたが、第２測定用階調プログラム期間Ａ１および第２電流測定期間Ａ２の後に第１測定用階調プログラム期間Ａ１および第１電流測定期間Ａ２を設けるようにしても良い。

以上のような第１測定用階調プログラム期間Ａ１、第１電流測定期間Ａ２、第２測定用階調プログラム期間Ａ１、第２電流測定期間Ａ２、および所望階調プログラム期間Ａ３の動作をｐ本の走査線ＤＭのそれぞれについて行うことにより、ｐ本の走査線ＤＭに対応する画素回路５１（ｍ×ｐ個）のそれぞれについての駆動電流Ｉｍの測定が行われる。

なお、あるフレーム期間の垂直同期期間で１行目〜ｐ行目の走査線ＤＭ１〜ＤＭｐに対応する画素回路５１のそれぞれについて駆動電流Ｉｍの測定が行われるとすると、その次のフレーム期間の垂直同期期間ではｐ＋１行目〜２ｐ行目の走査線ＤＭｐ＋１〜ＤＭ２ｐに対応する画素回路５１のそれぞれについて駆動電流Ｉｍの測定が行われる。また、あるフレーム期間の垂直同期期間でｎ−ｐ＋１行目〜ｎ行目の走査線ＤＭｎ−ｐ＋１〜ＤＭｎに対応する画素回路５１のそれぞれについて駆動電流Ｉｍの測定が行われるとすると、その次のフレーム期間の垂直同期期間では１行目〜ｐ行目の走査線ＤＭ１〜ＤＭｐに対応する画素回路５１のそれぞれについて駆動電流Ｉｍの測定が行われる。このようにして、測定対象とするｍ×ｐ個の画素回路５１を重複なく１フレーム期間毎に順次シフトさせることにより、ｍ×ｎ個の画素回路５１のそれぞれについて駆動電流Ｉｍの測定を行うことができる。上述のようにＦＨＤ方式でｐ＝９とした場合、１２０フレーム期間（１０８０行／９行）、すなわち２秒で全画素回路５１について駆動電流Ｉｍの測定を行うことができる。

＜１．７各フレーム期間での動作＞
図１３は、本実施形態における各フレーム期間での動作について説明するための図である。図１３におけるプログラムタイミングは、映像信号期間において各走査線ＤＭを選択し、当該走査線ＤＭに対応する画素回路５１にデータ電圧Ｖｍを書き込むタイミングを示している。第１フレーム期間の垂直同期期間では、１行目〜ｐ行目の走査線ＤＭ１〜ＤＭｐに対応する画素回路５１のそれぞれについての測定データが取得され、当該測定データに基づいて補正データの更新が行われる。第２フレーム期間の垂直同期期間では、ｐ＋１行目〜２ｐ行目の走査線ＤＭｐ＋１〜ＤＭ２ｐに対応する画素回路５１のそれぞれについての測定データが取得され、当該測定データに基づいて補正データの更新が行われる。以降、第３フレーム期間以降についても、ｐ本の走査線ＤＭを重複なく１フレーム期間毎にシフトして同様の動作が行われる。

＜１．８データドライバの１列分＞
図１４は、図３に示すデータドライバ６００の１列分の構成例を示す回路図である。なお、図１４では、シフトレジスタ６３、第１ラッチ部６４、およびラッチ回路６５０の図示を便宜上省略している。データドライバ６００は、各データ／測定線ＤＡＭＥに対応してＤＡＣ６６０の前段に設けられたＤラッチ６８０を備えている。本実施形態におけるＤラッチ６８０はデータラッチ部に相当する。なお、Ｄラッチ６８０は実際には１列毎に複数ビット分設けられるが、以下では便宜上、Ｄラッチ６８０が１列毎に１ビット分設けられるものとして説明する。

Ｄラッチ６８０は、Ｄ入力端子、ＬＴ入力端子、およびＱ出力端子を備えている。Ｄラッチ６８０は、Ｄ入力端子から映像データＶｍ（ｉ，ｊ，Ｐ）を受け取り、ＬＴ入力端子から入出力制御信号ＤＷＴを受け取り、Ｑ出力端子からＤＡＣ６６０および減算部７３３に与えるべき映像データＶｍ（ｉ，ｊ，Ｐ）を出力する。入出力制御信号ＤＷＴが“１”レベルのとき、Ｄラッチ６８０は、Ｄ入力端子から受け取った映像データＶｍ（ｉ，ｊ，Ｐ）をそのままＱ出力端子から出力する。入出力制御信号ＤＷＴが“０”レベルのとき、Ｄラッチ６８０は、直前に入出力制御信号ＤＷＴが“１”レベルであったときの映像データＶｍ（ｉ，ｊ，Ｐ）をラッチしてＱ出力端子から出力する。

図１５は、図１４に示すＤラッチ６８０の垂直同期期間での動作について説明するためのタイミングチャートである。図１５では、Ｄ入力端子への入力を符号Ｄで表し、Ｑ出力端子からの出力を符号Ｑで表している。

時刻ｔ１〜ｔ２の第１測定用階調プログラム期間Ａ１では、第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）がＤ入力端子に入力される。このとき、入出力制御信号ＤＷＴが“１”レベルであるので、Ｄ入力端子に入力された第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）がそのままＱ出力端子から出力される。

時刻ｔ２〜ｔ３の第１電流測定期間Ａ２では、例えばＤ入力端子に入力がない。このとき、入出力制御信号ＤＷＴが“０”レベルであるので、直前の第１測定用階調プログラム期間Ａ１におけるＤ入力端子への入力である第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）がラッチされ、出力端子から出力される。なお、第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）のラッチは、より詳細には、入出力制御信号ＤＷＴの“１”レベルから“０”レベルへの変化時に行われる。これは、第２測定用映像データＶｍ（ｉ，ｊ，Ｐ２）のラッチについても同様である。

時刻ｔ３〜ｔ４の第２測定用階調プログラム期間Ａ１では、第２測定用映像データＶｍ（ｉ，ｊ，Ｐ２）がＤ入力端子に入力される。このとき、入出力制御信号ＤＷＴが“１”レベルであるので、Ｄ入力端子に入力された第２測定用映像データＶｍ（ｉ，ｊ，Ｐ２）がそのままＱ出力端子から出力される。

時刻ｔ４〜ｔ５の第２電流測定期間Ａ２では、例えばＤ入力端子に入力がない。このとき、入出力制御信号ＤＷＴが“０”レベルであるので、直前の第２測定用階調プログラム期間Ａ１におけるＤ入力端子への入力である第２測定用映像データＶｍ（ｉ，ｊ，Ｐ２）がラッチされ、出力端子から出力される。

時刻ｔ５〜ｔ６の所望階調プログラム期間Ａ３では、階調Ｐに対応する映像データＶｍ（ｉ，ｊ，Ｐ）がＤ入力端子に入力される。このとき、入出力制御信号ＤＷＴが“１”レベルであるので、Ｄ入力端子に入力された映像データＶｍ（ｉ，ｊ，Ｐ）がそのままＱ出力端子から出力される。

以上のようにして、図１０に示すタイミングチャートにおけるデータ／測定線ＤＡＭＥｉの電位が得られる。このようなデータ／測定線ＤＡＭＥｉの電位を得るための構成は種々変形可能であり、Ｄラッチ６８０を使用する例に限定されるものではない。

なお、映像信号期間では、入出力制御信号ＤＷＴが常時“１”レベルであるので、Ｄラッチ６８０は、Ｄ入力端子から受け取った映像データＶｍ（ｉ，ｊ，Ｐ）をそのままＱ出力端子から出力する。

＜１．９コントローラとデータドライバとの間のデータ通信＞
図１６は、本実施形態における、コントローラ１０とデータドライバ６００との間でのデータ通信について説明するためのブロック図である。本実施形態における通信バス８０は、コントローラ１０からデータドライバ６００への単方向通信バス（以下「第１単方向通信バス」という。）と、データドライバ６００からコントローラ１０への単方向通信バス（以下「第２単方向通信バス」という。）とにより構成されている。なお、第１，第２単方向通信バスの種類は特に限定されるものではないが、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）、ＭＩＰＩ（Mobile Industry Processor Interface ）、またはｅ−ＤＰ（Embedded Display Port ）などである。

図１６に示すゲイン補正メモリ２１および閾値電圧補正メモリ２２は、ＤＲＡＭ２０の所定の記憶領域によって実現される。ゲイン補正メモリ２１は、トランジスタＴ１（駆動トランジスタ）のゲイン補償が行われるように映像データＶｍ（ｉ，ｊ，Ｐ）を補正するためのゲイン補正データを記憶している。閾値電圧補正メモリ２２は、トランジスタＴ１の閾値電圧補償が行われるように映像データＶｍ（ｉ，ｊ，Ｐ）を補正するための閾値電圧補正データを記憶している。これらのゲイン補正データおよび閾値電圧補正データのそれぞれは画素回路５１毎に用意されている。以下では、ｊ行ｉ列目の画素回路５１に対応するゲイン補正データを符号Ｂ２Ｒ（ｉ，ｊ）で表す。また、ｊ行ｉ列目の画素回路５１に対応する閾値電圧補正データを符号Ｖｔ（ｉ，ｊ）で表す。本実施形態では、ゲイン補正データＢ２Ｒ（ｉ，ｊ）は第２補正データに相当し、閾値電圧補正データＶｔ（ｉ，ｊ）は第１補正データに相当する。なお、ゲイン補正データＢ２Ｒ（ｉ，ｊ）の初期値は１に設定され、閾値電圧補正データＶｔ（ｉ，ｊ）の初期値は各画素回路５１で共通の所定値に設定されているものとする。

コントローラ１０は、図１６に示すように、第１ＬＵＴ（Look up Table ）１１、乗算部１２、加算部１３、減算部１４、第２ＬＵＴ１５、およびＣＰＵ（Central Processing Unit ）１６を備えている。なお、ＣＰＵ１６に代えてロジック回路などを使用しても良い。ＣＰＵ１６は、コントローラ１０の各種動作を制御する。

第１ＬＵＴ１１は、外部から映像信号ＶＳを受け取り、画素回路５１毎に、映像信号ＶＳが示す階調Ｐを制御電圧Ｖｃ（Ｐ）に変換して出力する。第１ＬＵＴ１１における変換の詳細については後述する。

乗算部１２は、第１ＬＵＴ１１から制御電圧Ｖｃ（Ｐ）を受け取り、ゲイン補正メモリ２１から読み出されたゲイン補正データＢ２Ｒ（ｉ，ｊ）を受け取る。なお、ゲイン補正メモリ２１からのゲイン補正データＢ２Ｒ（ｉ，ｊ）の読み出しタイミングはＣＰＵ１６などによって制御される。乗算部１２は、制御電圧Ｖｃ（Ｐ）にゲイン補正データＢ２Ｒ（ｉ，ｊ）を乗じて得られる「Ｖｃ（Ｐ）＊Ｂ２Ｒ（ｉ，ｊ）」を出力する。

加算部１３は、乗算部１２の出力を受け取り、閾値電圧補正メモリ２２から読み出された閾値電圧補正データＶｔ（ｉ，ｊ）を受け取る。なお、閾値電圧補正メモリ２２からの閾値電圧補正データＶｔ（ｉ，ｊ）の読み出しタイミングはＣＰＵ１６などによって制御される。加算部１３は、乗算部１２の出力に閾値電圧補正データＶｔ（ｉ，ｊ）を加えて得られる「Ｖｃ（Ｐ）＊Ｂ２Ｒ（ｉ，ｊ）＋Ｖｔ（ｉ，ｊ）」を出力する。

減算部１４は、加算部１３の出力および参照電圧Ｖｒｅｆを受け取り、参照電圧Ｖｒｅｆから加算部１３の出力を減じた値を映像データＶｍ（ｉ，ｊ，Ｐ）として出力する。減算部１４から出力された映像データＶｍ（ｉ，ｊ，Ｐ）は、例えば図示しないバッファメモリなどに保持されて、ＣＰＵ１６による制御に基づいた所定のタイミングで第１単方向通信バスを介して対応するデータドライバ６００に送信される。減算部１４が出力する映像データＶｍ（ｉ，ｊ，Ｐ）は次式（６）で与えられる。
Vm(i,j,P) = Vref-Vc(P)*B2R(i,j)-Vt(i,j) …（６）

ここで、式（６）を上記式（３）に代入すると、次式（７）が得られる。
Ioled = (β/2)*(Vc(P)*B2R(i,j)+Vt(i,j)-Vt)² …（７）
式（７）から、ゲイン補正データＢ２Ｒ（ｉ，ｊ）および閾値電圧補正データＶｔ（ｉ，ｊ）をトランジスタＴ１の状態に応じた値に設定することにより、ゲイン補償および閾値電圧補償が可能であることがわかる。

上述の第１ＬＵＴ１１における変換についてさらに説明する。ここで、有機ＥＬ素子ＯＬＥＤを最大輝度Ｙｗに点灯させるための電流をＩｗとし、そのときのトランジスタＴ１のゲート−ソース間電圧Ｖｇｓが次式（８）で与えられるとする。
Vgs = Vw+Vth …（８）
この場合、第１ＬＵＴ１１における変換は、例えば次式（９）に従って行えば良い。
Vc(P) = Vw*P^1.1 …（９）

このようにして制御電圧Ｖｃ（Ｐ）を選択することにより、階調Ｐに対応する発光駆動電流Ｉｏｌｅｄ（Ｐ）は次式（１０）で与えられる。なお、Ｂ２Ｒ（ｉ，ｊ）＝１，Ｖｔ（ｉ，ｊ）＝Ｖｔであるとする。
Ioled(P) = (β/2)*Vw²*P^2.2 …（１０）
したがって、発光駆動電流Ｉｏｌｅｄは階調Ｐに対してγ＝２．２となり、発光駆動電流Ｉｏｌｅｄに比例する発光輝度もγ＝２．２に設定することができる。なお、例えばＩｗ＝１３０ｎＡ、Ｖｗ＝２．０Ｖであるときの第１ＬＵＴ１１の入出力関係、すなわち階調Ｐ−制御電圧Ｖｃ（Ｐ）特性は図１７に示され、階調Ｐ−発光駆動電流Ｉｏｌｅｄ（Ｐ）特性は図１８に示され、階調Ｐ−発光輝度Ｙ（Ｐ）特性は図１９に示される。

ところで、式（１０）は、トランジスタＴ１の出力電流（駆動電流）が入力制御電圧に対して２乗特性となる理想的な場合を示しているが、出力電流が小さい領域では、その出力電流が実際には２乗特性から外れる。そのため、第１ＬＵＴ１１における変換は、式（９）に代えて、次式（１１）により正規化したＶｃ（Ｐ）を出力とすることが望ましい。これにより、第１ＬＵＴ１１における変換精度を向上させることができる。
Vc(P) = Vw*Vn(P) …（１１）
ここで、Ｖｎ（Ｐ）は階調Ｐに対して非線形な値である。

第２ＬＵＴ１５は、第１，第２階調Ｐ１，Ｐ２を受け取り、それらを、第１，第２階調Ｐ１，Ｐ２のそれぞれに対応する理想的な表示特性（より詳細には理想的な階調対駆動電流の値）を示す理想特性データＩＯ（Ｐ）に変換して出力する。ここで、理想特性データＩＯ（Ｐ）は次式（１２）で与えられ、図２０に示される。
IO(P) = Iw*P^2.2 …（１２）

ＣＰＵ１６は、第２単方向通信バスを介して、データドライバ６００から所定のタイミングで、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を受け取る。ＣＰＵ１６は、第１測定データＩｍ（ｉ，ｊ，Ｐ１）を受け取った場合、第１階調Ｐ１に対応する理想特性データＩＯ（Ｐ１）を第２ＬＵＴ１５から受け取る。そして、ＣＰＵ１６は、理想特性データＩＯ（Ｐ１）と第１測定データＩｍ（ｉ，ｊ，Ｐ１）とを比較して、その比較結果に基づいて閾値電圧補正データＶｔ（ｉ，ｊ）を更新する。

具体的には、ＣＰＵ１６は、第１測定データＩｍ（ｉ，ｊ，Ｐ１）が次式（１３）を満たす場合、閾値電圧補正データＶｔ（ｉ，ｊ）を「Ｖｔ（ｉ，ｊ）＋ΔＶ」にし、第１測定データＩｍ（ｉ，ｊ，Ｐ１）が次式（１４）を満たす場合、閾値電圧補正データＶｔ（ｉ，ｊ）を「Ｖｔ（ｉ，ｊ）−ΔＶ」にし、第１測定データＩｍ（ｉ，ｊ，Ｐ１）が次式（１５）を満たす場合、閾値電圧補正データＶｔ（ｉ，ｊ）をそのまま「Ｖｔ（ｉ，ｊ）」にすることにより、閾値電圧補正データＶｔ（ｉ，ｊ）を更新する。ここで、ΔＶは、閾値電圧補正データＶｔ（ｉ，ｊ）の値を変更するための予め定められた固定値を表し、より詳細には、閾値電圧補正データＶｔ（ｉ，ｊ）の値を変更可能な最小の値を表す。すなわち、閾値電圧補正データＶｔ（ｉ，ｊ）は最小幅で更新される。
IO(P1)-Im(i,j,P1) > 0 …（１３）
IO(P1)-Im(i,j,P1) < 0 …（１４）
IO(P1)-Im(i,j,P1) = 0 …（１５）

ＣＰＵ１６は、第２測定データＩｍ（ｉ，ｊ，Ｐ２）を受け取った場合、第２階調Ｐ２に対応する理想特性データＩＯ（Ｐ２）を第２ＬＵＴ１５から受け取る。そして、ＣＰＵ１６は、理想特性データＩＯ（Ｐ２）と第２測定データＩｍ（ｉ，ｊ，Ｐ２）とを比較して、その比較結果に基づいてゲイン補正データＢ２Ｒ（ｉ，ｊ）を更新する。

具体的には、ＣＰＵ１６は、第２測定データＩｍ（ｉ，ｊ，Ｐ２）が次式（１６）を満たす場合、ゲイン補正データＢ２Ｒ（ｉ，ｊ）を「Ｂ２Ｒ（ｉ，ｊ）＋ΔＢ」にし、第２測定データＩｍ（ｉ，ｊ，Ｐ２）が次式（１７）を満たす場合、ゲイン補正データＢ２Ｒ（ｉ，ｊ）を「Ｂ２Ｒ（ｉ，ｊ）−ΔＢ」にし、第２測定データＩｍ（ｉ，ｊ，Ｐ２）が次式（１８）を満たす場合、ゲイン補正データＢ２Ｒ（ｉ，ｊ）をそのまま「Ｂ２Ｒ（ｉ，ｊ）」にすることにより、ゲイン補正データＢ２Ｒ（ｉ，ｊ）を更新する。ここで、ΔＢは、ゲイン補正データＢ２Ｒ（ｉ，ｊ）の値を変更するための予め定められた固定値を表し、より詳細には、ゲイン補正データＢ２Ｒ（ｉ，ｊ）の値を変更可能な最小の値を表す。すなわち、ゲイン補正データＢ２Ｒ（ｉ，ｊ）は最小幅で更新される。
IO(P2)-Im(i,j,P2) > 0 …（１６）
IO(P2)-Im(i,j,P2) < 0 …（１７）
IO(P2)-Im(i,j,P2) = 0 …（１８）

以上のようにして、各画素回路５１について、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を受信する毎にそれぞれ閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新が行われ、閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）に基づいた映像データＶｍ（ｉ，ｊ，Ｐ）が生成される。言い換えると、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）に基づいて、あるいは、閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）に基づいて映像データＶｍ（ｉ，ｊ，Ｐ）が補正される。

ここで、第１測定データＩｍ（ｉ，ｊ，Ｐ１）が閾値電圧補正データＶｔ（ｉ，ｊ）の更新の判断基準に使用されている理由は次のとおりである。第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）に応じてトランジスタＴ１が駆動されるとき、トランジスタＴ１のゲート−ソース間電圧Ｖｇｓは比較的小さい。このため、ゲート−ソース間電圧Ｖｇｓに対する閾値電圧Ｖｔのずれが第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）に大きく反映される。このため、第１測定データＩｍ（ｉ，ｊ，Ｐ１）は、閾値電圧補正データＶｔ（ｉ，ｊ）更新の判断基準に好適である。

一方、第２測定データＩｍ（ｉ，ｊ，Ｐ２）がゲイン補正データＢ２Ｒ（ｉ，ｊ）更新の判断基準に使用されている理由は次のとおりである。第２測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ２）に応じてトランジスタＴ１が駆動されるとき、トランジスタＴ１のゲート−ソース間電圧Ｖｇｓは比較的大きい。このため、ゲート−ソース間電圧Ｖｇｓに対する閾値電圧Ｖｔのずれが第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）に反映されにくい一方で、ゲインβのずれが第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）に相対的に大きく反映される。このため、第２測定データＩｍ（ｉ，ｊ，Ｐ２）は、ゲイン補正データＢ２Ｒ（ｉ，ｊ）更新の判断基準に好適である。

＜１．１０第１階調および第２階調＞
第１，第２階調Ｐ１，Ｐ２の具体的な設定について検討する。上述のように、理想特性データＩＯ（Ｐ）は上記式（１２）で与えられるが、ここでは便宜上Ｉｗ＝１とし、理想特性データＩＯ（Ｐ）が次式（１９）で与えられるとする。
IO(P) = P^2.2 …（１９）
また、測定誤差を表す誤差関数Ｉｅ（Ｐ）を次式（２０）で定義する。
Ie(P) = IO(P)-(α1*P^2.2+α2)
= P^2.2-(α1*P^2.2+α2) …（２０）

ここで、階調が第１，第２階調Ｐ１，Ｐ２であるときの測定誤差をそれぞれｎ１，ｎ２とすると、ｎ１，ｎ２はそれぞれ次式（２１），（２２）で与えられる。
n1 = Ie(P1) = P1^2.2-(α1*P1^2.2+α2) …（２１）
n2 = Ie(P2) = P2^2.2-(α1*P2^2.2+α2) …（２２）
式（２１），（２２）により、α１，α２はそれぞれ次式（２３），（２４）で与えられる。
α1 = 1-(n2-n1)/(P2^2.2-P1^2.2) …（２３）
α2 = (n2*P1^2.2-n1*P2^2.2)/(P2^2.2-P1^2.2) …（２４）
式（２３），（２４）を式（２０）に代入すると、誤差関数Ｉｅ（Ｐ）は次式（２５）で与えられる。
Ie(P) = [(n2-n1)*P^2.2+n1*P2^2.2-n2*P1^2.2]/(P2^2.2-P1^2.2) …（２５）

図２１（Ａ）〜図２１（Ｆ）、図２２（Ａ）〜図２２（Ｄ）、および図２３（Ａ）〜図２３（Ｅ）は、ｎ１＝０．０５、ｎ２＝−０．０５とした場合の測定誤差（式（２５）で与えられる誤差関数Ｉｅ（Ｐ））のシミュレーション結果を示す。各図において、縦軸および横軸はそれぞれ｜Ｉｅ（Ｐ）｜および階調Ｐである。なお、ここでは最大階調が２５５であるとする。図２１（Ａ）〜図２１（Ｆ）はそれぞれ、第１階調Ｐ１が０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、第１階調Ｐ１が２、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、第１階調Ｐ１が４、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、第１階調Ｐ１が１０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、第１階調Ｐ１が２０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、および第１階調Ｐ１が４０、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。図２２（Ａ）〜図２２（Ｄ）はそれぞれ、第１階調Ｐ１が６４、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、第１階調Ｐ１が９６、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、第１階調Ｐ１が１２８、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、および第１階調Ｐ１が１９２、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図である。図２３（Ａ）〜図２３（Ｅ）はそれぞれ、第１階調Ｐ１が６４、第２階調Ｐ２が２５５である場合のシミュレーション結果を示す図、第１階調Ｐ１が６４、第２階調Ｐ２が２２４である場合のシミュレーション結果を示す図、第１階調Ｐ１が６４、第２階調Ｐ２が２００である場合のシミュレーション結果を示す図、第１階調Ｐ１が６４、第２階調Ｐ２が１９２である場合のシミュレーション結果を示す図、および第１階調Ｐ１が６４、第２階調Ｐ２が１６０である場合のシミュレーション結果を示す図である。

図２１（Ａ）〜図２１（Ｆ）、図２２（Ａ）〜図２２（Ｄ）、および図２３（Ａ）〜図２３（Ｅ）から、第１階調Ｐ１が６４よりも大きくなると測定誤差が増加し、また、第２階調Ｐ２が２００よりも小さくなると測定誤差が増加することがわかる。このため、最大階調が２５５である場合、第１，第２階調Ｐ１，Ｐ２はそれぞれ０〜６４および２００〜２５５に設定することが望ましい。ただし、本発明は、第１，第２階調Ｐ１，Ｐ２をそれぞれ０〜６４以外および２００〜２５５以外に設定することを排除するものではなく、第１階調Ｐ１が比較的低い階調であり、第２階調Ｐ２が比較的高い階調であれば良い。

＜１．１１データ更新＞
図２４は、本実施形態における、第Ｎフレーム期間（Ｎは自然数）の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。第Ｎフレーム期間の垂直同期期間では、走査線ＤＭ１〜ＤＭｐに対応する画素回路５１のそれぞれについて駆動電流Ｉｍを測定する。ここではｐ＝７とし、垂直同期期間（４５Ｈ期間）の開始側および終了側でそれぞれ１Ｈ期間および９Ｈ期間のマージンを設けている。なお、このようなマージンは必ずしも設ける必要はない。例えば、マージンを設けずに上述のようにｐ＝９としても良い。また、図２４におけるＶは映像信号期間であるか垂直同期期間であるかを示す期間種別信号を表す。期間種別信号Ｖは、映像信号期間では“０”レベルであり、垂直同期期間では“１”レベルである。

期間種別信号Ｖが“１”レベルに切り替わると垂直同期期間が開始し、１Ｈ期間のマージンの後、１行目の走査線ＤＭ１が５Ｈ期間選択される。この５Ｈ期間では、上述のように、１行目の画素回路５１に関する第１測定用階調プログラム期間Ａ１、第１電流測定期間Ａ２、第２測定用階調プログラム期間Ａ１、第２電流測定期間Ａ２、および所望階調プログラム期間Ａ３が１Ｈ期間毎に順に切り替わる。以下では、「ｊ行目の画素回路５１に関する」または「ｊ行目の画素回路５１の」という表現を適宜「ｊ行目の」に省略して用いる。垂直同期期間中の各走査線ＤＭの選択期間では、入出力制御信号ＤＷＴのレベルは、上述のように“１”レベル、“０”レベル、“１”レベル、“０”レベル、および“１”レベルの順に１Ｈ期間毎に切り替わる。なお、図２４と、後述の図２５、図４０、図４１、図４４、および図４５とを参照した説明では、便宜上ｉ列目の画素回路５１に着目するものとする。

１行目の第１測定用階調プログラム期間Ａ１では、第１単方向通信バスを介してコントローラ１０からデータドライバ６００に第１測定用映像データＶｍ（ｉ，１，Ｐ１）が送信され、第１測定用データ電圧Ｖｍ（ｉ，１，Ｐ１）の書き込みが行われる。

１行目の第１電流測定期間Ａ２では、第１測定データＩｍ（ｉ，１，Ｐ１）が取得され、第２単方向通信バスを介してデータドライバ６００からコントローラ１０に第１測定データＩｍ（ｉ，１，Ｐ１）が送信される。そして、コントローラ１０では、受信した第１測定データＩｍ（ｉ，１，Ｐ１）に基づいた閾値電圧補正データＶｔ（ｉ，１）の更新が行われる。

１行目の第２測定用階調プログラム期間Ａ１では、第１単方向通信バスを介してコントローラ１０からデータドライバ６００に第２測定用映像データＶｍ（ｉ，１，Ｐ２）が送信され、第２測定用データ電圧Ｖｍ（ｉ，１，Ｐ２）の書き込みが行われる。ここで、第２測定用映像データＶｍ（ｉ，１，Ｐ２）には、更新後の閾値電圧補正データＶｔ（ｉ，１）が反映されている。

１行目の第２電流測定期間Ａ２では、第２測定データＩｍ（ｉ，１，Ｐ２）が取得され、第２単方向通信バスを介してデータドライバ６００からコントローラ１０に第２測定データＩｍ（ｉ，１，Ｐ２）が送信される。そして、コントローラ１０では、受信した第２測定データＩｍ（ｉ，１，Ｐ２）に基づいたゲイン補正データＢ２Ｒ（ｉ，１）の更新が行われる。

１行目の所望階調プログラム期間Ａ３では、第１単方向通信バスを介してコントローラ１０からデータドライバ６００に映像データＶｍ（ｉ，１，Ｐ）が送信され、データ電圧Ｖｍ（ｉ，１，Ｐ）の書き込みが行われる。ここで、映像データＶｍ（ｉ，１，Ｐ）には、更新後の閾値電圧補正データＶｔ（ｉ，１）および更新後のゲイン補正データＢ２Ｒ（ｉ，１）が反映されている。

その後、１行目の選択期間が終了し、２行目〜７行目の走査線ＤＭ２〜ＤＭ７が順次選択されることにより、２行目〜７行目のそれぞれで１行目と同様の動作が行われる。７行目の選択期間終了後、９Ｈ期間のマージンを経て、期間種別信号Ｖが“０”レベルに切り替わり、垂直同期期間が終了する。

その後、第Ｎ＋１フレーム期間の映像信号期間が開始され、１行目〜７行目については第Ｎフレーム期間の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われ、８行目〜１０８０行目については第Ｎ−１フレーム期間以前の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われる。なお、本実施形態では、１行目〜７行目について、第Ｎフレーム期間の垂直同期期間においてすでに最新の更新結果がデータ電圧に反映されている。

図２５は、本実施形態における、第Ｎ＋１フレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。第Ｎ＋１フレーム期間の垂直同期期間では、図２５に示すように、８行目〜１４行目について１行目〜７行目と同様の動作が行われる。第Ｎ＋２フレーム期間の映像信号期間では、８行目〜１４行目については第Ｎ＋１フレーム期間の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われ、１行目〜７行目，１５行目〜１０８０行目については第Ｎフレーム期間以前の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われる。

以上のように、本実施形態では、１行につき５Ｈ期間を割り当てて閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新を行っている。また、各測定データの取得と同時に当該測定データの送信を行うことにより、更新結果を映像データ（データ電圧）にリアルタイムに反映している。なお、第１，第２単方向通信バスに代えて双方向通信バスを使用した場合でも、本実施形態と同様の手順で閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新を行うことができる。本実施形態のように第１，第２単方向通信バスを使用した場合、第１電流測定期間Ａ２および第２電流測定期間Ａ２においてもそれぞれ第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）および第２測定用映像データＶｍ（ｉ，ｊ，Ｐ２）をコントローラ１０からデータドライバ６００に送信可能である。この場合、上述のＤラッチ６８０は使用しなくても良い。

＜１．１２走査駆動部＞
図２６は、図１に示す走査駆動部７０の詳細な構成を示す回路図である。走査駆動部７０は、第１シフトレジスタ７１０、第２シフトレジスタ７２０、およびセレクタ群７３０を備えている。第１シフトレジスタ７１０は、映像信号期間においてｎ本の走査線ＤＭ１〜ＤＭｎを駆動するためのシフトレジスタである。第２シフトレジスタ７２０は、垂直同期期間においてｎ本の走査線ＤＭ１〜ＤＭｎを駆動するためのシフトレジスタである。セレクタ群７３０は、映像信号期間では第１シフトレジスタ７１０の各段の出力を対応する走査線に与え、垂直同期期間では第２シフトレジスタ７２０の各段の出力を対応する走査線に与える。

第１シフトレジスタ７１０は、ｎ個（段）の第１フリップフロップＦＡ１〜ＦＡｎおよびｎ個（段）の第１ＡＮＤ回路ＡＡ１〜ＡＡｎを備えている。第１シフトレジスタ７１０のｎ段の構成要素はそれぞれｎ本の走査線ＤＭ１〜ＤＭｎに対応している。以下では、ｎ段の第１フリップフロップＦＡ１〜ＦＡｎを特に区別する必要がない場合はこれらを単に符号ＦＡで表し、ｎ段の第１ＡＮＤ回路ＡＡ１〜ＡＡｎを特に区別する必要がない場合はこれらを単に符号ＡＡで表す。第１シフトレジスタ７１０は、コントローラ１０から各種制御信号として第１イネーブル信号ＤＯＥ、第１スタートパルスＳＰＶ、および第１クロックＨＣＫを受け取る。

第１フリップフロップＦＡは、Ｄ入力端子、ＣＫ入力端子、およびＱ出力端子を備えている。各段の第１フリップフロップＦＡのＤ入力端子には、前段の第１フリップフロップＦＡのＱ出力端子からの出力（以下「Ｑ出力」という。）が入力される。ただし、１段目の第１フリップフロップＦＡ１のＤ入力端子には第１スタートパルスＳＰＶが入力される。各段の第１フリップフロップＦＡのＣＫ入力端子には第１クロックＨＣＫが入力される。各段の第１ＡＮＤ回路ＡＡの第１入力端子には同じ段の第１フリップフロップＦＡのＱ出力が入力され、第２入力端子には第１イネーブル信号ＤＯＥが入力される。

第２シフトレジスタ７２０は、ｎ個（段）の第２フリップフロップＦＢ１〜ＦＢｎおよびｎ個（段）の第２ＡＮＤ回路ＡＢ１〜ＡＢｎを備えている。第２シフトレジスタ７２０のｎ段の構成要素はそれぞれｎ本の走査線ＤＭ１〜ＤＭｎに対応している。以下では、ｎ段の第２フリップフロップＦＢ１〜ＦＢｎを特に区別する必要がない場合はこれらを単に符号ＦＢで表し、ｎ段の第２ＡＮＤ回路ＡＢ１〜ＡＢｎを特に区別する必要がない場合はこれらを単に符号ＡＢで表す。第２シフトレジスタ７２０は、コントローラ１０から各種制御信号として第２イネーブル信号ＭＯＥ、第２スタートパルスＳＰＭ、および第２クロックＨ５ＣＫを受け取る。

第２フリップフロップＦＢは、Ｄ入力端子、ＣＫ入力端子、およびＱ出力端子を備えている。各段の第２フリップフロップＦＢのＤ入力端子には、前段の第２フリップフロップＦＢのＱ出力が入力される。ただし、１段目の第２フリップフロップＦＢ１のＤ入力端子には第２スタートパルスＳＰＭが入力される。各段の第２フリップフロップＦＢのＣＫ入力端子には第２クロックＨ５ＣＫが入力される。各段の第２ＡＮＤ回路ＡＢの第１入力端子には同じ段の第２フリップフロップのＱ出力が入力され、第２入力端子には第２イネーブル信号ＭＯＥが入力される。

セレクタ群７３０は、ｎ個（段）のセレクタＳＥ１〜ＳＥｎを備えている。ｎ段のセレクタＳＥ１〜ＳＥｎはそれぞれｎ本の走査線ＤＭ１〜ＤＭｎに対応している。以下では、ｎ段のセレクタＳＥ１〜ＳＥｎを特に区別する必要がない場合はこれらを単に符号ＳＥで表す。セレクタ群７３０は、コントローラ１０から各種制御信号としてセレクタ制御信号ＭＳ＿ＩＭを受け取る。

セレクタＳＥは、Ａ入力端子、Ｂ入力端子、およびＹ出力端子を備えている。セレクタＳＥは、セレクタ制御信号ＭＳ＿ＩＭに応じて、Ａ入力端子およびＢ入力端子への入力のどちらをＹ出力端子からの出力（以下「Ｙ出力」という。）にすべきかを選択する。具体的には、セレクタＳＥは、セレクタ制御信号ＭＳ＿ＩＭが“０”レベルであればＡ入力端子への入力をＹ出力とし、“１”レベルであればＢ入力端子への入力をＹ出力とする。各段のセレクタＳＥのＡ入力端子には同じ段の第１ＡＮＤ回路ＡＡの出力が入力され、Ｂ入力端子には同じ段の第２ＡＮＤ回路ＡＢの出力が入力される。各段のセレクタＳＥのＹ出力は、同じ段の走査線ＤＭに入力される。

上述のように、本実施形態における走査駆動部７０は２個のゲートドライバ７００を備えている。例えば、図２６に示す走査駆動部７０の構成要素のうち、奇数段目の構成要素は一方のゲートドライバ７００に相当し、偶数段目の構成要素は他方のゲートドライバ７００に相当する。また、２個のゲートドライバ７００は、表示部５０が高精細である場合や倍速または４倍速フレーム周波数などで駆動を行う場合のように、１Ｈ期間に対して走査線の時定数が不足するとき、２個のゲートドライバ７００を表示部５０の左右から同じ駆動信号で駆動することにより、走査線の時定数不足を補うことができる。

図２７は、図２６に示す走査駆動部７０の第Ｎフレーム期間での動作について説明するためのタイミングチャートである。図２７において、ＱＡ１〜ＱＡｎはそれぞれ第１フリップフロップＦＡ１〜ＦＡｎのＱ出力を表し、ＱＢ１〜ＱＢｎはそれぞれ第２フリップフロップＦＢ１〜ＦＢｎのＱ出力を表す。第１クロックＨＣＫは、映像信号期間において１Ｈ期間を周期として“１”レベルのパルスを生じる。第２クロックＨ５ＣＫは、垂直同期期間において５Ｈ期間を周期として“１”レベルのパルスを７個生じる。図２７では、第１クロックＨＣＫが垂直同期期間においても１Ｈ期間を周期として“１”レベルのパルスを生じるものとしているが、垂直同期期間では第１クロックＨＣＫが常時“０”レベルになっていても良い。第２クロックＨ５ＣＫは、映像信号期間では常時“０”レベルである。第１イネーブル信号ＤＯＥは、映像信号期間では第１クロックＨＣＫを反転したレベルとなり、垂直同期期間では常時“０”レベルとなる。第２イネーブル信号ＭＯＥは、映像信号期間では常時“０”レベルとなり、垂直同期期間では、第２クロックＨ５ＣＫの１個目のパルスの立ち下がりと同時に“１”レベルに変化し、７個目のパルスの立ち下がり時から５Ｈ期間後に“０”レベルに変化する。

第Ｎフレーム期間の映像信号期間の開始時には、セレクタ制御信号ＭＳ＿ＩＭが“０”レベルに変化すると同時に、“１”レベルの第１スタートパルスＳＰＶが１段目の第１フリップフロップＦＡ１のＤ入力端子に与えられる。“１”レベルの第１スタートパルスＳＰＶの入力後、“１”レベルのＱ出力が第１クロックＨＣＫに同期してシフトしていく。映像信号期間では、セレクタ制御信号ＭＳ＿ＩＭが“０”レベルであるので、各段の第１フリップフロップＦＡのＱ出力と第１イネーブル信号ＤＯＥとのＡＮＤ演算結果が、セレクタＳＥを介して対応する行の走査線ＤＭに与えられる。このようにして、映像信号期間において１行目〜ｎ行目の走査線ＤＭ１〜ＤＭｎが順次選択される。なお、映像信号期間での動作は、各フレーム期間で同様である。

第Ｎフレーム期間の垂直同期期間の開始時には、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルに変化する。その後、１Ｈ期間のマージンを設け、“１”レベルの第２スタートパルスＳＰＭに基づくＱ出力が、第２クロックＨ５ＣＫに同期してシフトしていく。なお、マージンの期間は特に限定されるものではない。４５Ｈ期間の垂直同期期間では、１段目〜７段目の第２フリップフロップＦＢ１〜ＦＢ７のＱ出力が順次“１”レベルになる。垂直同期期間では、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルであるので、各段の第２フリップフロップＦＢのＱ出力と第２イネーブル信号ＭＯＥとのＡＮＤ演算結果が、セレクタＳＥを介して対応する行の走査線ＤＭに与えられる。このようにして、第Ｎフレーム期間の垂直同期期間において１行目〜７行目の走査線ＤＭ１〜ＤＭ７が５Ｈ期間毎に順次選択される。第２クロックＨ５ＣＫは７個目のパルスを生じると“０”レベルに固定されるので、第２シフトレジスタ７２０のシフト動作は停止する。このため、７段目の第２フリップフロップＦＢ７のＱ出力は“１”レベルを保持する。なお、第２シフトレジスタ７２０のシフト動作の停止後は、第２イネーブル信号ＭＯＥが上述のように“０”レベルになるので、７行目の走査線ＤＭ７が選択状態から非選択状態に切り替わる。

図２８は、図２６に示す走査駆動部７０の第Ｎ＋１フレーム期間での動作について説明するためのタイミングチャートである。第Ｎ＋１フレーム期間の映像信号期間での動作は、第Ｎフレーム期間のものと同様であるので、その説明を省略する。第Ｎ＋１フレーム期間の垂直同期期間の開始時には、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルに変化する。その後、１Ｈ期間のマージンを設け、第２クロックＨ５ＣＫが“１”レベルのパルスを生じる。このため、第２シフトレジスタ７２０のシフト動作が再開され、第Ｎフレーム期間と同様の動作により、８段目〜１４段目の第２フリップフロップＦＢ８〜ＦＢ１４のＱ出力が順次“１”レベルになる。なお、第Ｎ＋１フレーム期間では、第２スタートパルスＳＰＭは常時“０”レベルである。垂直同期期間では、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルであるので、各段の第２フリップフロップＦＢのＱ出力と第２イネーブル信号ＭＯＥとのＡＮＤ演算結果が、セレクタＳＥを介して対応する行の走査線ＤＭに与えられる。このようにして、第Ｎ＋１フレーム期間の垂直同期期間において８行目〜１４行目の走査線ＤＭ８〜ＤＭ１４が５Ｈ期間毎に順次選択される。第２クロックＨ５ＣＫは７個目のパルスを生じると“０”レベルに固定されるので、第２シフトレジスタ７２０のシフト動作は停止する。このため、１４段目の第２フリップフロップＦＢ１４のＱ出力は“１”レベルを保持する。なお、第２シフトレジスタ７２０のシフト動作の停止後は、第２イネーブル信号ＭＯＥが上述のように“０”レベルになるので、１４行目の走査線ＤＭ１４が選択状態から非選択状態に切り替わる。このような第Ｎ＋１フレーム期間と同様の動作を第Ｎ＋２フレーム期間、第Ｎ＋３フレーム期間、…で繰り返し行うことにより、垂直同期期間においてすべての走査線ＤＭを選択することができる。その後、第Ｎフレーム期間、第Ｎ＋１フレーム期間、第Ｎ＋２フレーム期間、…と同様の動作が行われる。

図２７および図２８に示す例では、各フレーム期間の垂直同期期間で７行の走査線ＤＭを選択可能であり、１０８０行分の電流測定を行うためには１５５フレーム期間を要する。この場合、“１”レベルの第２スタートパルスＳＰＭは、１５５フレーム期間に１度だけ１段目の第２フリップフロップＦＢ１に与えられる。

＜１．１３従来例との比較＞
次に、本実施形態と従来例とを比較して説明する。ここで、比較対象に挙げる従来例は、特許文献４に記載の有機ＥＬ表示装置（以下「第１従来例」という。）および特許文献８に記載の有機ＥＬ表示装置（以下「第２従来例」という。）である。

＜１．１３．１第１従来例との比較＞
図２９は、第１従来例における、理想特性データＩＯ（Ｐ）を用いた補正について説明するための図である。ここでは、第１従来例における「目標電流」のことを、説明の便宜上「理想特性」と呼んでいる。第１従来例では、ある階調Ｐｃａｌにおける理想特性データＩＯ（Ｐｃａｌ）と、ある画素回路の測定データＩｍ（ｉ，ｊ，Ｐｃａｌ）とを比較して、その比較結果に基づいて本実施形態における閾値電圧補正データＶｔ（ｉ，ｊ）の更新と同様の更新を行う。この場合の補償動作は、理想特性データＩＯ（Ｐ）に対してオフセット方向にのみ行われる。このため、閾値電圧補償のみが行われ、ゲイン補償は行われない。

これに対して、本実施形態では、上述のように、理想特性データＩＯ（Ｐ）と第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）とを比較して閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の双方を更新することにより、閾値電圧補償およびゲイン補償の双方を行うことができる。

＜１．１３．２第２従来例との比較＞
図３０は、第２従来例における充電動作について説明するための回路図である。第２従来例における画素回路は、本実施形態における画素回路５１と基本的に同様の構成であるとし、本実施形態と同一の要素については、同一の参照符号を付して説明を省略する。図３０におけるＳＷ１，ＳＷ２は、それぞれ閉じた状態の２つのスイッチが実際には存在することを表している。スイッチＳＷ１，ＳＷ２はそれぞれ本実施形態におけるトランジスタＴ２，Ｔ３に対応する。第２従来例に係る有機ＥＬ表示装置は、画素回路５１の外部に、データ／測定線ＤＡＭＥ（不図示）に接続された電流源ＩｒｅｆおよびコンデンサＣ２を備えている。以下では、電流源Ｉｒｅｆによって流れる参照電流のことも符号Ｉｒｅｆで表す。

第２従来例では、参照電流Ｉｒｅｆをデータ／測定線ＤＡＭＥに流して、コンデンサＣ２を閾値電圧Ｖｔに応じた検出電圧Ｖｓｅｎに充電する。言い換えると、データ／測定線ＤＡＭＥを検出電圧Ｖｓｅｎに充電する。このようにして得られた検出電圧Ｖｓｅｎに、各画素回路５１に対応する移動偏差分ＭＶに応じたデータ変動分ΔＶｄａｔａ’を足し合わせた電圧でトランジスタＴ１を制御することにより、閾値電圧補償および移動度補償の双方を行うことができる。

ここで、参照電流Ｉｒｅｆを画素回路５１から読み出して検出電圧Ｖｓｅｎを取得するために要する時間について検討する。データ／測定線ＤＡＭＥの容量を３０ｐＦ、中間階調の駆動電流を５０ｎＡとすると、データ／測定線ＤＡＭＥの電位が１Ｖ変化するためには、次式（２６）で示されるとおり０．６ｍｓｅｃを要する。
T = C*ΔV/I
= (30*10^-12*1)/(50*10^-9)
= 0.6*10^-3 …（２６）
ここで、Ｔは充電に要する時間を表し、Ｃはデータ／測定線ＤＡＭＥの容量を表し、ΔＶはデータ／測定線ＤＡＭＥの電位変化を表し、Ｉは中間階調の駆動電流を表す。このため、参照電流Ｉｒｅｆを画素回路５１から読み出して検出電圧Ｖｓｅｎを取得するために、比較的長い時間を要する。

図３１は、本実施形態における充電動作について説明するための回路図である。図３２は、本実施形態において、駆動電流Ｉｍを測定する動作について説明するための回路図である。本実施形態では、上述のように、電流測定期間Ａ２の直前の測定用階調プログラム期間Ａ１において、データ／測定線ＤＡＭＥが、予めデータ電圧Ｖｍに充電されている。このため、帰還抵抗Ｒ１＝１０⁷ Ω、浮遊容量０．５ｐＦとすると、補償に必要な駆動電流Ｉｍを画素回路５１から読み出すために必要な時間を表す時定数ＣＲは、次式（２７）で示されるとおり５μｓｅｃとなる。
CR = 10⁷*0.5*10^-12
= 5*10^-6 …（２７）
このため、電流を画素回路５１の外部に読み出す動作に着目すると、本実施形態では第２従来例に比べて高速に駆動電流Ｉｍを読み出すことが可能である。

図３３は、上記第２従来例において、参照電流Ｉｒｅｆを用いた補償を行う前の階調−駆動電流特性を示す図である。ここでは、Ｉｒｅｆ＝０ｎＡとしている。図３３において、１１０ｎＡ，１２０ｎＡ，１３０ｎＡ，１４０ｎＡ，１５０ｎＡはそれぞれ階調２５５に対応するデータ電圧を互いに特性の異なる５種類の駆動トランジスタ（本実施形態におけるトランジスタＴ１）に与えた際に、５種類の駆動トランジスタがそれぞれ出力する駆動電流（以下「指定階調駆動電流」という。）を表す。指定階調駆動電流が異なることは、駆動トランジスタの特性（より詳細には移動度）が異なることを表す。

図３４は、上記第２従来例において、参照電流Ｉｒｅｆを用いた補償を行った後の階調−駆動電流特性を示す図である。ここでは、Ｉｒｅｆ＝４００ｎＡとしている。図３４に示すように、参照電流Ｉｒｅｆを用いた補償を行った後は、当該補償前に比べて駆動トランジスタの特性ばらつきが抑制されることがわかる。具体的には、駆動電流Ｉｍが参照電流Ｉｒｅｆに一致する所（階調３８０付近）で各駆動トランジスタの特性を一致させることができる。しかし、階調３８０付近から離れるにつれて駆動トランジスタの特性ばらつきが大きくなる。このため、実際の駆動に使用する階調領域（以下「駆動領域」という。）が階調０〜２５５であるとすると、当該駆動領域では駆動トランジスタの特性ばらつきを十分に抑制できない。一方、参照電流Ｉｒｅｆを例えば１００ｎＡ程度に設定した場合には、駆動電流Ｉｍが１００ｎＡ程度になる所（階調２００付近）で各駆動トランジスタの特性を一致させることができる。これにより、４００ｎＡに設定する場合に比べて駆動領域での駆動トランジスタの特性ばらつきを抑制することができる。しかし、この場合、上記式（２６）に示される検出電圧Ｖｓｅｎの充電時間Ｔが長くなる。また、上記第２従来例では、各画素回路５１に対応する移動偏差分ＭＶを予め測定して準備しておく必要があるので、駆動トランジスタの移動度が経時変化する場合に、その変化に追従して補償を行うことができない。

図３５は、本実施形態において、第１，第２階調Ｐ１，Ｐ２に対応する駆動電流Ｉｍを用いた補償を行った後の階調−駆動電流特性を示す図である。本実施形態では、第２従来例における参照電流Ｉｒｅｆは用いられず、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を使用して閾値電圧補償およびゲイン補償の双方が行われる。これにより、駆動領域における各階調について、駆動電流Ｉｍ（ｉ，ｊ，Ｐ）が理想特性データＩＯ（Ｐ）に近づくように補償が行われるので、上記第２従来例に比べて駆動トランジスタ（トランジスタＴ１）の特性ばらつきを抑制することができる。また、本実施形態では、各画素回路５１につき、所定期間毎に閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）が更新されるので、トランジスタＴ１の特性の経時変化に追従して補償を行うことができる。

＜１．１４効果＞
本実施形態によれば、垂直同期期間において、ｐ本の走査線が順次選択され、データ／測定線ＤＡＭＥ毎に駆動電流Ｉｍが測定されることにより、画素回路５１毎に第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）が取得され、それらに基づいて映像データＶｍ（ｉ，ｊ，Ｐ）が補正される。第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）に応じてトランジスタＴ１が駆動されるとき、トランジスタＴ１のゲート−ソース間電圧Ｖｇｓが比較的小さいので、ゲート−ソース間電圧Ｖｇｓに対する閾値電圧Ｖｔのずれは第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）に大きく反映される。これに対して、第２測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ２）に応じてトランジスタＴ１が駆動されるとき、トランジスタＴ１のゲート−ソース間電圧Ｖｇｓが比較的大きいので、ゲート−ソース間電圧Ｖｇｓに対する閾値電圧Ｖｔのずれは第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）に反映されにくい一方で、ゲインβのずれは第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ２）に相対的に大きく反映される。このため、第１測定データＩｍ（ｉ，ｊ，Ｐ１）は閾値電圧Ｖｔのずれが大きく反映されたデータであり、第２測定データＩｍ（ｉ，ｊ，Ｐ２）はゲインβのずれが大きく反映されたデータである。以上のようにして、閾値電圧Ｖｔのずれが大きく反映された第１測定データＩｍ（ｉ，ｊ，Ｐ１）およびゲインβのずれが大きく反映された第２測定データＩｍ（ｉ，ｊ，Ｐ２）の双方に基づいて映像データＶｍ（ｉ，ｊ，Ｐ）が補正されることにより、トランジスタＴ１の閾値電圧補償およびゲイン補償の双方を画素回路５１毎に行うことができる。また、垂直同期期間において、駆動電流Ｉｍの測定対象となる画素回路５１以外では、有機ＥＬ素子ＯＬＥＤの発光を停止させる必要がないので、表示を行いつつ、補償を行うことができる。また、垂直同期期間において取得した第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）に基づいて映像データＶｍ（ｉ，ｊ，Ｐ）が補正されるので、トランジスタＴ１の特性の経時変化に追従した補償を行うことができる。

また、本実施形態によれば、閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）を記憶したＤＲＡＭ２０を設け、理想特性データＩＯ（Ｐ）と第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）との比較結果に基づいて、閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）がそれぞれ更新される。このような更新を行うことにより、トランジスタＴ１の特性の経時変化に追従した補償を確実に行うことができる。また、ＤＲＡＭ２０がデータ駆動部６０の外部に設けられるので、データ駆動部６０の構成を簡素化することができる。また、理想特性データＩＯ（Ｐ）を使用することにより、閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新を簡易な処理で行うことができる。

また、本実施形態によれば、フラッシュメモリ３０は、ＤＲＡＭ２０に対応してコントローラ１０側に１個のみ設けられ、各データドライバ６００側には不要である。このため、低コスト化を図ることができる。

また、本実施形態によれば、閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）が最小幅（固定幅）で更新されるので、トランジスタＴ１の経時変化により確実に追従して補償を行うことができる。

また、本実施形態によれば、データ電圧供給部６１０と電流測定部６２０とで共通なオペアンプ７３１および制御スイッチＳＷと、抵抗素子Ｒ１とが設けられ、制御スイッチＳＷは入出力制御信号ＤＷＴで制御される。このため、オペアンプ７３１は、入出力制御信号ＤＷＴが“１”レベルのときには、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）を低出力インピーダンスでデータ／測定線ＤＡＭＥｉに供給するバッファアンプとして機能し、入出力制御信号ＤＷＴが“０”レベルのときには、オペアンプ７３１の非反転入力端子に測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ）が入力されているので、オペアンプの出力電圧は、測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ）から駆動電流Ｉｍと抵抗値Ｒ１との積を減じた値となる。測定データ取得部７４０は、オペアンプ７３１の出力電圧から、既知の測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ）および抵抗値Ｒ１を考慮して駆動電流Ｉｍ（ｉ，ｊ，Ｐ）を測定することにより、測定データＩｍ（ｉ，ｊ，Ｐ）を取得することができる。このように、駆動電流Ｉｍ（ｉ，ｊ，Ｐ）を測定する動作を実現するためのデータ駆動部６０の構成は、従来のデータ駆動部に抵抗素子Ｒ１、制御スイッチＳＷ、および測定データ取得部７４０を追加するのみで良い。このため、データ駆動部６０を低コストで実現できる。

また、本実施形態によれば、垂直同期期間に各走査線ＤＭの選択期間内に、第１測定用階調プログラム期間Ａ１、第１電流測定期間Ａ２、第２測定用階調プログラム期間Ａ１、第２電流測定期間Ａ２、および所望階調プログラム期間Ａ３が順に設けられる。このため、各選択期間で第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）の双方を取得することができる。また、所望階調プログラム期間Ａ３では所望の階調Ｐに対応するデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が画素回路５１に書き込まれる。これにより、直後の映像信号期間の開始時に、垂直同期期間において選択された走査線ＤＭに対応する画素回路５１につき、第２測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ２）に基づく輝度で表示が行われることを防ぐことができる。また、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）の取得直前に、それぞれ第１，第２測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１），Ｖｍ（ｉ，ｊ，Ｐ２）がデータ／測定線ＤＡＭＥｉに充電されている。このため、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を取得すべきときに、データ／測定線ＤＡＭＥｉの電位を変化させることなく（充放電を生じずに）、高速に第１，第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）をそれぞれ測定できる。このような動作は、例えば上述のようにＤラッチ６８０を使用して確実に行うことができる。また、本実施形態では第１，第２単方向通信バスを使用しているので、第１，第２電流測定期間Ａ２においてもそれぞれ第１，第２測定用映像データＶｍ（ｉ，１，Ｐ１），Ｖｍ（ｉ，１，Ｐ２）をコントローラ１０からデータドライバ６００に送信することにより、Ｄラッチ６８０を使用しないようにしても良い。

また、本実施形態によれば、垂直同期期間の各選択期間において、所望階調プログラム期間Ａ３の前に、当該選択期間で取得された第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）がコントローラ１０に送信される。このため、所望階調プログラム期間Ａ３でコントローラ１０がデータドライバ６００に送信すべき映像データＶｍ（ｉ，ｊ，Ｐ）に対して、当該選択期間で取得された第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）に基づく補正を行うことができる。このため、トランジスタＴ１の特性ばらつきの補償を、垂直同期期間においてリアルタイムに行うことができる。

また、本実施形態によれば、参照電圧Ｖｒｅｆおよびデータ電圧Ｖｍにより、トランジスタＴ１のゲート−ソース間電圧Ｖｇｓが決定される。すなわち、トランジスタＴ１のゲート−ソース間電圧Ｖｇｓがハイレベル電源電圧ＥＬＶＤＤに依存しない。このため、有機ＥＬ素子ＯＬＥＤを駆動するためにハイレベル電源線ＥＬＶＤＤに大きな電流が流れてハイレベル電源線ＥＬＶＤＤの配線抵抗によりドロップ電圧が生じたとしても、発光駆動電流Ｉｏｌｅｄは変動しない。

また、本実施形態において、ｎチャネル型のトランジスタＴ１〜Ｔ３を酸化物ＴＦＴとした場合、書き込み時間の短縮および高輝度化などを図ることができる。

＜１．１５変形例＞
図３６は、上記第１の実施形態の変形例におけるデータドライバの構成を示すブロック図である。本変形例における有機ＥＬ表示装置１はＳＳＤ（Source Shared Driving ）方式を採用しており、データドライバ６００の構成は、上記第１の実施形態における構成にＳＳＤスイッチ部６９を加えたものである。ＳＳＤスイッチ部６９はｋ／３個のＳＳＤスイッチ６９０を備え、第２ラッチ部６５とＤ／Ａ変換部６６との間に設けられている。

本変形例におけるラッチ回路６５０、ＤＡＣ６６０、電圧出力／電流測定回路６７０のそれぞれは、各データドライバ６００につきｋ／３個設けられている。ラッチ回路６５０、ＳＳＤスイッチ６９０、ＤＡＣ６６０、および電圧出力／電流測定回路６７０のそれぞれは３本のデータ／測定線ＤＡＭＥに対応している。この３本のデータ／測定線ＤＡＭＥにはそれぞれ、Ｒサブ画素を形成する画素回路５１（以下「Ｒサブ画素回路」という。）、Ｇサブ画素を形成する画素回路５１（以下「Ｇサブ画素回路」という。）、およびＢサブ画素を形成する画素回路５１（以下「Ｂサブ画素回路」という。）が接続されている。

ラッチ回路６５０は、Ｒサブ画素、Ｇサブ画素、およびＢサブ画素の３サブ画素分の映像データ（階調値）をラッチストローブ信号ＬＳに応じて取り込み保持すると共に、その保持している映像データを対応するＳＳＤスイッチ６９０に与える。

ＳＳＤスイッチ６９０は、対応するラッチ回路６５０から受け取った３サブ画素分の映像データを１Ｈ期間において時分割で１サブ画素毎に出力する。以降、上記第１の実施形態と同様の動作により、各色のサブ画素のデータ電圧Ｖｍがオペアンプ７３１から出力される。なお、実際には、オペアンプ７３１の出力端子とそれに対応する３本のデータ／測定線ＤＡＭＥとは図示しない所定の選択回路を介して接続され、この選択回路により、オペアンプ７３１から出力される各色のデータ電圧Ｖｍが対応するデータ／測定線ＤＡＭＥに選択的に与えられる。

本変形例では、図３６に示す構成要素のうち、シフトレジスタ６３と、第１ラッチ部６４と、第２ラッチ部６５と、ＳＳＤスイッチ部６９と、Ｄ／Ａ変換部６６と、電圧出力／電流測定部６７のうちの電圧出力部として機能する部分とはデータ電圧供給部６１０を構成し、電圧出力／電流測定部６７のうちの電流測定部６２０として機能する部分は電流測定部６２０を構成する。

本変形例によれば、ＳＳＤ方式を採用した有機ＥＬ表示装置１において、上記第１の実施形態と同様の効果を奏することができる。なお、本変形例では、各データ／測定線ＤＡＭＥに供給されたデータ電圧Ｖｍは当該データ／測定線ＤＡＭＥが有する浮遊容量に保持可能である。ただし、当該データ／測定線ＤＡＭＥの浮遊容量がデータ電圧Ｖｍを保持するための容量として不十分である場合には、データ電圧Ｖｍを保持するために付加容量として機能するコンデンサを設けても良い。

＜２．第２の実施形態＞
＜２．１データドライバ＞
図３７は、本発明の第２の実施形態における、データドライバ６００の構成例を示す回路図である。本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。なお、図３７では、ｉ列目およびｉ＋１列目の構成要素のみを示している（ただし、後述の第１，第２セレクタ７６０，７７０、バッファアンプ７８０および測定データ取得部７４０は複数列で共通の構成要素である。）。本実施形態に関する説明において、ｉ列目，ｉ＋１列目に対応する構成要素の符号については、それらの末尾にそれぞれ“＿ｉ”および“＿ｉ＋１”を付す。なお、以下では、主としてｉ列目の構成要素について説明し、ｉ＋１列目の構成要素については適宜説明を省略する。図３７では、上記図１４と同様に、シフトレジスタ６３、第１ラッチ部６４、およびラッチ回路６５０の図示を便宜上省略している。

図３７に示すように、ｉ列目のデータ／測定線ＤＡＭＥｉに対応してＤラッチ６８０＿ｉ、ＤＡＣ６６０＿ｉ、および電圧出力／電流測定回路６７０＿ｉが設けられている。ｉ列目の電圧出力／電流測定回路６７０＿ｉは、オペアンプ７３１＿ｉ、第１コンデンサ（容量素子）Ｃｄ１＿ｉ、第１制御スイッチＳＷ１＿ｉ、電圧保持部７５０＿ｉ、第１，第２セレクタ７６０，７７０、バッファアンプ７８０、および測定データ取得部７４０を備えている。第１，第２セレクタ７６０，７７０、バッファアンプ７８０、および測定データ取得部７４０はＮｓ列で共通の構成要素である。ここでｉ＝１であるとすると、Ｎｓは、データ駆動部６０が複数個のデータドライバ６００で構成されていれば２以上ｋ以下の整数であり、データ駆動部６０が１個のデータドライバ６００で構成されていれば２以上ｍ以下の整数である。本実施形態における第１制御スイッチＳＷ１＿ｉは、上記第１の実施形態における制御スイッチＳＷと同様のものである。また、本実施形態における測定データ取得部７４０は、上記第１の実施形態における測定データ取得部７４０と同様の構成である。本実施形態では、上記第１の実施形態における抵抗素子Ｒ１に代えて第１コンデンサＣｄ１＿ｉが設けられ、第１コンデンサＣｄ１＿ｉが電流電圧変換素子に相当する。なお、第１コンデンサＣｄ１＿ｉの機能の詳細な説明は後述する。

電圧保持部７５０＿ｉは、オペアンプ７３１＿ｉと測定データ取得部７４０との間に設けられ、オペアンプ７３１＿ｉの出力電圧を保持する。電圧保持部７５０＿ｉは、より詳細には、第２制御スイッチＳＷ２＿ｉおよび第２コンデンサ（容量素子）Ｃｄ２＿ｉを備えている。第２制御スイッチＳＷ２＿ｉは、オペアンプ７３１＿ｉの出力端子と第２コンデンサＣｄ２＿ｉの一端との間に設けられ、サンプリング信号ＳＭＰが“１”レベルのときに閉じ、“０”レベルのときに開く。サンプリング信号ＳＭＰは、例えばコントローラ１０から与えられる。第２コンデンサＣｄ２＿ｉの他端は例えば接地されている。

第１セレクタとしてのアナログセレクタ７６０は、Ｎｓ個のオペアンプ７３１＿ｉ〜７３１＿ｉ＋Ｎｓ−１の出力電圧を受け取り、アドレス信号ＳＥＬに基づいてＮｓ個のオペアンプ７３１＿ｉ〜７３１＿ｉ＋Ｎｓ−１の出力電圧のいずれかを、バッファアンプ７８０を介して測定データ取得部７４０に与える。アドレス信号ＳＥＬは、例えばコントローラ１０から与えられ、アドレス“ｘ”を示す（ｘ＝０〜Ｎｓ−１）。アドレス信号ＳＥＬ＝“ｘ”のとき、アナログセレクタ７６０は、バッファアンプ７８０を介してオペアンプ７３１＿ｉ＋ｘの出力電圧を測定データ取得部７４０に与える。アナログセレクタ７６０は、より詳細には、図示しないＮｓ個の第１入力端子、１個の第２入力端子、１個の出力端子を備えている。アナログセレクタ７６０のＮｓ個の第１入力端子にはそれぞれ、Ｎｓ個の電圧保持部７５０＿ｉ〜７５０＿ｉ＋Ｎｓ−１の第２コンデンサＣｄ２＿ｉ〜Ｃｄ２＿ｉ＋Ｎｓ−１の一端が接続されている。以下では、第２コンデンサＣｄ２＿ｉ〜Ｃｄ２＿ｉ＋Ｎｓ−１の一端に接続されたＮｓ個の第１入力端子への入力のことをそれぞれ「アナログセレクタ７６０のｉ列目〜ｉ＋Ｎｓ−１列目の入力」といい、符号Ｖｃ２＿ｉ〜Ｖｃ２＿ｉ＋Ｎｓ−１で表す。アナログセレクタ７６０の第２入力端子にはアドレス信号ＳＥＬが与えられる。アナログセレクタ７６０の出力端子にはバッファアンプ７８０の入力端子が接続されている。

第２セレクタとしてのデジタルセレクタ７７０は、Ｎｓ個のオペアンプ７３１＿ｉ〜７３１＿ｉ＋Ｎｓ−１の非反転入力端子に与えられるデータ電圧の変換前の映像データＶｍ（ｉ，ｊ，Ｐ）〜Ｖｍ（ｉ＋Ｎｓ−１，ｊ，Ｐ）を受け取り、アドレス信号ＳＥＬに基づいて映像データＶｍ（ｉ，ｊ，Ｐ）〜Ｖｍ（ｉ＋Ｎｓ−１，ｊ，Ｐ）のいずれかを減算部７３３の被減算側の入力端子に与える。アドレス信号ＳＥＬ＝“ｘ”のとき、デジタルセレクタ７７０は、映像データＶｍ（ｉ＋ｘ，ｊ，Ｐ）を減算部７３３の被減算側の入力端子に与える。デジタルセレクタ７７０は、より詳細には、図示しないＮｓ個の第１入力端子、１個の第２入力端子、１個の出力端子を備えている。デジタルセレクタ７７０のＮｓ個の第１入力端子にはそれぞれ、Ｎｓ個のＤラッチ６８０＿ｉ〜６８０＿ｉ＋Ｎｓ−１のＱ出力端子が接続されている。デジタルセレクタ７７０の第２入力端子にはアドレス信号ＳＥＬが与えられる。デジタルセレクタ７７０の出力端子には減算部７３３の被減算側の入力端子が接続されている。

バッファアンプ７８０は、上述のようにアナログセレクタ７６０の出力端子に入力端子が接続され、ＡＤＣ７３２の入力端子に出力端子が接続されている。なお、バッファアンプ７８０を設けずに、アナログセレクタ７６０の出力端子をＡＤＣ７３２の入力端子に直接接続しても良い。

＜２．２動作＞
図３８は、図３７に示す各構成要素の垂直同期期間での動作について説明するためのタイミングチャートである。図３８において、ＡＭＰ１はオペアンプ７３１＿ｉの出力電圧を表し、Ｖｃ２＿ｉ，Ｖｃ２＿ｉ＋１はそれぞれアナログセレクタ７６０のｉ列目，ｉ＋１列目の入力を表し、Ｓｅｌｏｕｔはアナログセレクタ７６０の出力を表し、ＡＤＣｏｕｔはＡＤＣ７３２の出力を表す。なお、本実施形態におけるＤラッチ６８０＿ｉおよびＤＡＣ６６０＿ｉの動作は上記第１の実施形態におけるものと同様であるので、その説明を適宜省略する。

時刻ｔ１〜ｔ２の第１測定用階調プログラム期間Ａ１では、Ｄラッチ６８０＿ｉのＤ入力端子に入力された第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）がそのままＱ出力端子から出力される。また、時刻ｔ１〜ｔ２では、サンプリング信号ＳＭＰが“０”レベルになっているので、第２制御スイッチＳＷ２＿ｉが開いている。

時刻ｔ２〜ｔ３の第１電流測定期間Ａ２では、上記第１の実施形態と同様に第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）が引き続きＤラッチ６８０＿ｉの出力端子から出力される。また、時刻ｔ２〜ｔ３では入出力制御信号ＤＷＴが“０”レベルであるので、第１制御スイッチＳＷ１＿ｉが開いている。このため、データ／測定線ＤＡＭＥｉを流れる駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）が第１コンデンサＣｄ１＿ｉによって期間ｔｈで積分される。本実施形態では、ｔｈ＝Ａ２である。また、時刻ｔ２〜ｔ３では、オペアンプ７３１＿ｉの仮想短絡により、反転入力端子の電位が第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）となる。したがって、時刻ｔ３において、オペアンプ７３１＿ｉの出力電圧ＡＭＰ１ｏｕｔは次式（２８）で与えられる値となる。
AMP1out = Vm(i,j,P1)-Im(i,j,P1)*(th/C) …（２８）
ここで、Ｃは第１コンデンサＣｄ１＿ｉの容量値を表す。なお、以下では、第１コンデンサＣｄ１＿ｉ〜Ｃｄ１＿ｉ＋Ｎｓ−１の容量値は互いに等しく、Ｃであるとする。

時刻ｔ２〜ｔ３の前半では、サンプリング信号ＳＭＰが“０”レベルになっているので、第２制御スイッチＳＷ２＿ｉが開いている。時刻ｔ２〜ｔ３の後半では、サンプリング信号ＳＭＰが“１”レベルになっているので、第２制御スイッチＳＷ２＿ｉが閉じている。このため、時刻ｔ２〜ｔ３の後半では、第２コンデンサＣｄ２＿ｉがオペアンプ７３１＿ｉの出力電圧ＡＭＰ１ｏｕｔに充電される。

時刻ｔ３〜ｔ４の第２測定用階調プログラム期間Ａ１では、サンプリング信号ＳＭＰが“０”レベルになっているので、第２制御スイッチＳＷ２＿ｉが開いている。このため、第２コンデンサＣｄ２＿ｉは、オペアンプ７３１＿ｉの出力電圧ＡＭＰ１ｏｕｔを保持している。このようにして、Ｎｓ個のオペアンプ７３１＿ｉ〜７３１＿ｉ＋Ｎｓ−１の出力電圧がアナログセレクタ７６０に与えられる。また、時刻ｔ３〜ｔ４において、アドレス信号ＳＥＬがアナログセレクタ７６０に与えられる。アナログセレクタ７６０は、アドレス信号ＳＥＬに基づいてｉ＋ｘ列目の入力Ｖｃ２＿ｉ＋ｘを選択し、バッファアンプ７８０を介してｉ＋ｘ列目の入力Ｖｃ２＿ｉ＋ｘをＡＤＣ７３２に与える。時刻ｔ３〜ｔ４では、ｘが例えば０からＮｓ−１まで変化する。ただし、ｘが変化する順序は特に限定されるものではない。なお、アドレス信号ＳＥＬはデジタルセレクタ７７０にも与えられる。このため、デジタルセレクタ７７０は、アドレス信号ＳＥＬに基づいて第１測定用映像データＶｍ（ｉ＋ｘ，ｊ，Ｐ１）を選択し、それを減算部７３３の被減算側の入力端子に与える。なお、時刻ｔ３〜ｔ４では、Ｄラッチ６８０＿ｉのＱ出力端子から第２測定用映像データＶｍ（ｉ，ｊ，Ｐ２）が出力されているので、デジタルセレクタ７７０による第１測定用映像データＶｍ（ｉ＋ｘ，ｊ，Ｐ１）の選択は、Ｄラッチ６８０＿ｉのＱ出力端子から第１測定用映像データＶｍ（ｉ，ｊ，Ｐ１）が出力されている時刻ｔ１〜ｔ２または時刻ｔ２〜ｔ３で行うことが望ましい。この場合、デジタルセレクタ７７０による第１測定用映像データＶｍ（ｉ＋ｘ，ｊ，Ｐ１）の出力タイミングは適切に調整すれば良い。

時刻ｔ３〜ｔ４における測定データ取得部７４０の動作について説明する。ＡＤＣ７３２は、バッファアンプ７８０を介して与えられるｉ＋ｘ列目の入力Ｖｃ２＿ｉ＋ｘ、すなわち「Ｖｍ（ｉ＋ｘ，ｊ，Ｐ１）−Ｉｍ（ｉ＋ｘ，ｊ，Ｐ１）＊（ｔｈ／Ｃ）」をＡ／Ｄ変換して減算部７３３の減算側の入力端子に与える。上述のように、減算部７３３の被減算側の入力端子には第１測定用映像データＶｍ（ｉ＋ｘ，ｊ，Ｐ１）が与えられているので、減算部７３３の出力は「−Ｉｍ（ｉ＋ｘ，ｊ，Ｐ１）＊（ｔｈ／Ｃ）」となる。そして、減算部７３３の出力が「−ｔｈ／Ｃ」で除された除算部７３４の出力がＩｍ（ｉ＋ｘ，ｊ，Ｐ１）となる。このようにして、第１測定データＩｍ（ｉ＋ｘ，ｊ，Ｐ１）が取得される。より詳細には、ｘが０からＮｓ−１まで順に変化する場合には、時刻ｔ３〜ｔ４において第１測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ＋１，ｊ，Ｐ１），Ｉｍ（ｉ＋２，ｊ，Ｐ１），…，Ｉｍ（ｉ＋Ｎｓ−１，ｊ，Ｐ１）が順次得られる。なお、除算部７３４に入力される「−ｔｈ／Ｃ」は、例えば、予め計算してレジスタに格納しておき、除算部７３４に入力すべきときにレジスタから読み出せば良い。また、除算部７３４を乗算部とし、当該乗算部に「−ｔｈ／Ｃ」に代えて「−Ｃ／ｔｈ」を入力するようにしても良い。

なお、時刻ｔ４〜ｔ５の第２電流測定期間Ａ２および時刻ｔ５〜ｔ６の所望階調プログラム期間Ａ３における電圧保持部７５０＿ｉ、アナログセレクタ７６０、デジタルセレクタ７７０、バッファアンプ７８０、および測定データ取得部７４０に関する動作は、時刻ｔ２〜ｔ３の第１電流測定期間Ａ２および時刻ｔ３〜ｔ４の第２測定用階調プログラム期間Ａ１における動作の第１階調Ｐ１を第２階調Ｐ２に変更したのみであるので、その詳細な説明を省略する。また、本実施形態における映像信号期間の動作は、上記第１の実施形態におけるものと同様であるので、その説明を省略する。なお、上記第１の実施形態と同様に、本実施形態はＤラッチ６８０＿ｉを使用する例に限定されるものではない。

＜２．３第１コンデンサ＞
次に、第１コンデンサＣｄ１＿ｉの機能について説明する。上記第１の実施形態では、オペアンプ７３１の出力端子と反転入力端子との間に設けられる電流電圧変換素子として抵抗素子Ｒ１が使用される。制御スイッチＳＷ（本実施形態における第１制御スイッチＳＷ１）が閉じているとき、抵抗素子Ｒ１に流れる電流が電圧に変換される。

ところで、電流電圧変換素子として抵抗素子Ｒ１を使用する場合、オペアンプ７３１自身が発生するショットノイズ（１／ｆノイズとも呼ばれる。ｆは周波数を表す。）および熱雑音などを入力等価雑音電流Ｉｎとして表すと、オペアンプの出力には「Ｉｎ＊Ｒ１＋ｓｑｒｔ（４ｋＴＢＲ１）」の雑音が現れる。ここで、ｋはボルツマン定数を表し、Ｔは絶対温度を表し、Ｂはバンド幅を表す。このような雑音は、数ｎＡの電流を検出する際に検出精度の低下を招く。

また、オペアンプ７３１の反転入力端子にデータ／測定線ＤＡＭＥｉ（バスライン）のような容量性負荷が接続されていると、位相余裕が不足して動作が不安定になりやすい。このような現象に対しては、従来、抵抗素子Ｒ１と並列に１ｐＦ程度の位相補償コンデンサを追加して位相余裕を確保する手法がある。しかし、抵抗素子Ｒ１および位相補償コンデンサによって決定される時定数ＣＲにより、応答速度が著しく低下する。例えば、１００ｎＡの電流を１Ｖ程度の電圧として検出する際には、Ｒ１は一般的に１０ＭΩ程度に設定されるので、時定数ＣＲは１０μｓｅｃ（＝１０×１０⁶×１０^-12）程度になる。ＦＨＤ（Full High Definition）の解像度では１Ｈ期間が約１４．８μｓｅｃであるので、１０μｓｅｃ程度の時定数ＣＲでは、１Ｈ期間内の測定で十分な検出精度を得ることが困難である。

そこで、本実施形態のように電流電圧変換素子として第１コンデンサＣｄ１を使用すると、オペアンプ７３１の入力等価雑音および抵抗素子Ｒ１で発生する熱雑音が低減される。具体的には、オペアンプ７３１の入力等価電圧をＶｎとすると、オペアンプ７３１の出力に現れる雑音は「Ｖｎ＋ｓｑｒｔ（ｋＴ／Ｃ）」となり、抵抗素子Ｒ１を使用した場合の雑音よりも小さくなる。なお、このような手法は公知のものであり、例えば微小電流を扱うセンサアンプなどに採用されている。

＜２．４効果＞
本実施形態によれば、第１，第２セレクタ７６０，７７０を使用して測定データ取得部７４０に与えるべきオペアンプ７３１の出力電圧および映像データがそれぞれ選択されるので、Ｎｓ個のオペアンプ７３１に対して設ける測定データ取得部７４０は１個で良い。このため、測定データ取得部７４０の個数を削減して、データドライバ６００の回路規模を縮小することができる。

また、本実施形態によれば、オペアンプ７３１の出力端子と反転入力端子との間に設けられる電流電圧変換素子として第１コンデンサＣｄ１が使用されるので、オペアンプ７３１の出力に現れる雑音を低減することができる。

＜３．第３の実施形態＞
＜３．１コントローラとデータドライバとの間のデータ通信＞
図３９は、本発明の第３の実施形態における、コントローラ１０とデータドライバ６００との間でのデータ通信について説明するためのブロック図である。本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。本実施形態における通信バス８０は、コントローラ１０とデータドライバ６００との間に双方向データ通信が可能な双方向通信バスにより構成されている。なお、双方向通信バスの種類は特に限定されるものではないが、例えばＬＶＤＳ、ＭＩＰＩ、またはｅ−ＤＰなどである。

＜３．２データ更新＞
図４０は、本実施形態における、第Ｎフレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。本実施形態では、ｐ＝７とし、垂直同期期間（４５Ｈ期間）の開始側および終了側でそれぞれ２Ｈ期間および１Ｈ期間のマージンを設けている。また、本実施形態では、垂直同期期間における各選択期間の終了後に１Ｈ期間の測定データ送信期間が設けられている。測定データ送信期間では、すべての走査線ＤＭが非選択状態になっている。

期間種別信号Ｖが“１”レベルに切り替わると垂直同期期間が開始し、２Ｈ期間のマージンの後、１行目の走査線ＤＭ１が５Ｈ期間選択される。この５Ｈ期間では、上記第１の実施形態と同様に、１行目の第１測定用階調プログラム期間Ａ１、第１電流測定期間Ａ２、第２測定用階調プログラム期間Ａ１、第２電流測定期間Ａ２、および所望階調プログラム期間Ａ３が１Ｈ期間毎に順に切り替わる。

１行目の第１測定用階調プログラム期間Ａ１では、双方向通信バスを介してコントローラ１０からデータドライバ６００に第１測定用映像データＶｍ（ｉ，１，Ｐ１）が送信され、第１測定用データ電圧Ｖｍ（ｉ，１，Ｐ１）の書き込みが行われる。

１行目の第１電流測定期間Ａ２では、第１測定データＩｍ（ｉ，１，Ｐ１）が取得される。

１行目の第２測定用階調プログラム期間Ａ１では、双方向通信バスを介してコントローラ１０からデータドライバ６００に第２測定用映像データＶｍ（ｉ，１，Ｐ２）が送信され、第２測定用データ電圧Ｖｍ（ｉ，１，Ｐ２）の書き込みが行われる。

１行目の第２電流測定期間Ａ２では、第２測定データＩｍ（ｉ，１，Ｐ２）が取得される。また、双方向通信バスを介してデータドライバ６００からコントローラ１０に第１測定データＩｍ（ｉ，１，Ｐ１）が送信される。そして、コントローラ１０では、受信した第１測定データＩｍ（ｉ，１，Ｐ１）に基づいた閾値電圧補正データＶｔ（ｉ，１）の更新が行われる。

１行目の所望階調プログラム期間Ａ３では、双方向通信バスを介してコントローラ１０からデータドライバ６００に映像データＶｍ（ｉ，１，Ｐ）が送信され、データ電圧Ｖｍ（ｉ，１，Ｐ）の書き込みが行われる。ここで、映像データＶｍ（ｉ，１，Ｐ）には、更新後の閾値電圧補正データＶｔ（ｉ，１）が反映されている。

１行目の選択期間と２行目の選択期間との間の測定データ送信期間では、双方向通信バスを介してデータドライバ６００からコントローラ１０に第２測定データＩｍ（ｉ，１，Ｐ２）が送信される。そして、コントローラ１０では、受信した第２測定データＩｍ（ｉ，１，Ｐ２）に基づいたゲイン補正データＢ２Ｒ（ｉ，１）の更新が行われる。

その後、２行目〜７行目の走査線ＤＭ２〜ＤＭ７が順次選択されることにより、２行目〜７行目のそれぞれで１行目と同様の動作が行われる。７行目の第２測定データＩｍ（ｉ，７，Ｐ２）を送信後、１Ｈ期間のマージンを経て、期間種別信号Ｖが“０”レベルに切り替わり、垂直同期期間が終了する。

その後、第Ｎ＋１フレーム期間の映像信号期間が開始され、１行目〜７行目については第Ｎフレーム期間の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われ、８行目〜１０８０行目については第Ｎ−１フレーム期間以前の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われる。

図４１は、本実施形態における、第Ｎ＋１フレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。第Ｎ＋１フレーム期間の垂直同期期間では、図４１に示すように、８行目〜１４行目について１行目〜７行目と同様の動作が行われる。第Ｎ＋２フレーム期間の映像信号期間では、８行目〜１４行目については第Ｎ＋１フレーム期間の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われ、１行目〜７行目，１５行目〜１０８０行目については第Ｎフレーム期間以前の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われる。

以上のように、本実施形態では、１行につき６Ｈ期間を割り当てて閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新を行っている。また、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を取得した２Ｈ期間後にそれぞれ第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）の送信を行っている。また、閾値電圧補正データＶｔ（ｉ，ｊ）については、その更新結果を映像データ（データ電圧）にリアルタイムに反映している。なお、双方向通信バスに代えて第１，第２単方向通信バスを使用した場合でも、本実施形態と同様の手順で閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新を行うことができる。

＜３．３走査駆動部＞
図４２は、本実施形態における走査駆動部７０の第Ｎフレーム期間での動作について説明するためのタイミングチャートである。なお、本実施形態における走査駆動部７０の構成およびその映像信号期間での動作は上記第１の実施形態におけるものを同様である。本実施形態では、上記第１の実施形態と異なり、垂直同期期間において６Ｈ期間を周期として“１”レベルのパルスを７個生じる第２クロックＨ６ＣＫが各第２フリップフロップＦＢのＣＫ入力端子に入力されている。また、本実施形態における第２イネーブル信号ＭＯＥは、映像信号期間では常時“０”レベルとなり、垂直同期期間では、第２クロックＨ６ＣＫの立ち下がりと同時に“１”レベルに変化し、その５Ｈ期間後に“０”レベルに変化する。

第Ｎフレーム期間の垂直同期期間の開始時には、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルに変化する。その後、２Ｈ期間のマージンを設け、“１”レベルの第２スタートパルスＳＰＭに基づくＱ出力が、第２クロックＨ６ＣＫに同期してシフトしていく。なお、マージンの期間は特に限定されるものではない。４５Ｈ期間の垂直同期期間では、１段目〜７段目の第２フリップフロップＦＢ１〜ＦＢ７のＱ出力が順次“１”レベルになる。垂直同期期間では、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルであるので、各段の第２フリップフロップＦＢのＱ出力と第２イネーブル信号ＭＯＥとのＡＮＤ演算結果が、セレクタＳＥを介して対応する行の走査線ＤＭに与えられる。このようにして、第Ｎフレーム期間の垂直同期期間において１行目〜７行目の走査線ＤＭ１〜ＤＭ７が１Ｈ期間の間隔を空け且つ６Ｈ期間毎に順次選択される。第２クロックＨ６ＣＫは７個目のパルスを生じると“０”レベルに固定されるので、第２シフトレジスタ７２０のシフト動作は停止する。このため、７段目の第２フリップフロップＦＢ７のＱ出力は“１”レベルを保持する。なお、第２シフトレジスタ７２０のシフト動作の停止後は、第２イネーブル信号ＭＯＥが上述のように“０”レベルになるので、７行目の走査線ＤＭ７が選択状態から非選択状態に切り替わる。

図４３は、本実施形態における走査駆動部７０の第Ｎ＋１フレーム期間での動作について説明するためのタイミングチャートである。第Ｎ＋１フレーム期間の映像信号期間での動作は、第Ｎフレーム期間のものと同様であるので、その説明を省略する。第Ｎ＋１フレーム期間の垂直同期期間の開始時には、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルに変化する。その後、２Ｈ期間のマージンを設け、第２クロックＨ６ＣＫが“１”レベルのパルスを生じる。このため、第２シフトレジスタ７２０のシフト動作が再開され、第Ｎフレーム期間と同様の動作により、８段目〜１４段目の第２フリップフロップＦＢ８〜ＦＢ１４のＱ出力が順次“１”レベルになる。なお、第Ｎ＋１フレーム期間では、第２スタートパルスＳＰＭは常時“０”レベルである。垂直同期期間では、セレクタ制御信号ＭＳ＿ＩＭが“１”レベルであるので、各段の第２フリップフロップＦＢのＱ出力と第２イネーブル信号ＭＯＥとのＡＮＤ演算結果が、セレクタＳＥを介して対応する行の走査線ＤＭに与えられる。このようにして、第Ｎ＋１フレーム期間の垂直同期期間において８行目〜１４行目の走査線ＤＭ８〜ＤＭ１４が１Ｈ期間の間隔を空け且つ６Ｈ期間毎順次選択される。第２クロックＨ６ＣＫは７個目のパルスを生じると“０”レベルに固定されるので、第２シフトレジスタ７２０のシフト動作は停止する。このため、１４段目の第２フリップフロップＦＢ１４のＱ出力は“１”レベルを保持する。なお、第２シフトレジスタ７２０のシフト動作の停止後は、第２イネーブル信号ＭＯＥが上述のように“０”レベルになるので、１４行目の走査線ＤＭ１４が選択状態から非選択状態に切り替わる。このような第Ｎ＋１フレーム期間と同様の動作を第Ｎ＋２フレーム期間、第Ｎ＋３フレーム期間、…で繰り返し行うことにより、垂直同期期間においてすべての走査線ＤＭを選択することができる。その後、第Ｎフレーム期間、第Ｎ＋１フレーム期間、第Ｎ＋２フレーム期間、…と同様の動作が行われる。

＜３．４効果＞
本実施形態によれば、双方向通信バスが利用されるので、コントローラ１０とデータドライバ６００との間の通信系統が削減される。このため、低コスト化を図ることができる。

また、本実施形態によれば、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を取得した２Ｈ期間後にそれぞれ第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）がコントローラ１０に送信される。このため、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を送信するまでの準備時間を十分に確保できるので、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）をコントローラ１０に確実に送信することができる。

＜４．第４の実施形態＞
＜４．１データ更新＞
図４４は、本発明の第４の実施形態における、第Ｎフレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。本実施形態では、ｐ＝６とし、垂直同期期間（４５Ｈ期間）の開始側および終了側でそれぞれ１Ｈ期間および２Ｈ期間のマージンを設けている。また、本実施形態では、垂直同期期間における各選択期間の終了後に２Ｈ期間の測定データ送信期間が設けられている。測定データ送信期間では、すべての走査線ＤＭが非選択状態になっている。また、本実施形態では通信バス８０が双方向通信バスにより構成されるものとして説明するが、通信バス８０が第１，第２単方向通信バスにより構成されていても良い。

期間種別信号Ｖが“１”レベルに切り替わると垂直同期期間が開始し、１Ｈ期間のマージンの後、１行目の走査線ＤＭ１が５Ｈ期間選択される。この５Ｈ期間では、上記第１の実施形態と同様に、１行目の第１測定用階調プログラム期間Ａ１、第１電流測定期間Ａ２、第２測定用階調プログラム期間Ａ１、第２電流測定期間Ａ２、および所望階調プログラム期間Ａ３が１Ｈ期間毎に順に切り替わる。

１行目の第１電流測定期間Ａ２では、第１測定用階調プログラム期間Ａ１に引き続き、双方向通信バスを介してコントローラ１０からデータドライバ６００に第１測定用映像データＶｍ（ｉ，１，Ｐ１）が送信され、第１測定データＩｍ（ｉ，１，Ｐ１）が取得される。

１行目の第２電流測定期間Ａ２では、第２測定用階調プログラム期間Ａ１に引き続き、双方向通信バスを介してコントローラ１０からデータドライバ６００に第２測定用映像データＶｍ（ｉ，１，Ｐ２）が送信され、第２測定データＩｍ（ｉ，１，Ｐ２）が取得される。

１行目の所望階調プログラム期間Ａ３では、双方向通信バスを介してコントローラ１０からデータドライバ６００に映像データＶｍ（ｉ，１，Ｐ）が送信され、データ電圧Ｖｍ（ｉ，１，Ｐ）の書き込みが行われる。

１行目の選択期間と２行目の選択期間との間の測定データ送信期間のうちの前半の１Ｈ期間では、双方向通信バスを介してデータドライバ６００からコントローラ１０に第１測定データＩｍ（ｉ，１，Ｐ１）が送信される。そして、コントローラ１０では、受信した第１測定データＩｍ（ｉ，１，Ｐ１）に基づいた閾値電圧補正データＶｔ（ｉ，１）の更新が行われる。

１行目の選択期間と２行目の選択期間との間の測定データ送信期間のうちの後半の１Ｈ期間では、双方向通信バスを介してデータドライバ６００からコントローラ１０に第２測定データＩｍ（ｉ，１，Ｐ２）が送信される。そして、コントローラ１０では、受信した第２測定データＩｍ（ｉ，１，Ｐ２）に基づいたゲイン補正データＢ２Ｒ（ｉ，１）の更新が行われる。

その後、２行目〜６行目の走査線ＤＭ２〜ＤＭ６が順次選択されることにより、２行目〜６行目のそれぞれで１行目と同様の動作が行われる。６行目の第２測定データＩｍ（ｉ，６，Ｐ２）を送信後、２Ｈ期間のマージンを経て、期間種別信号Ｖが“０”レベルに切り替わり、垂直同期期間が終了する。

その後、第Ｎ＋１フレーム期間の映像信号期間が開始され、１行目〜６行目については第Ｎフレーム期間の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われ、７行目〜１０８０行目については第Ｎ−１フレーム期間以前の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われる。第Ｎ＋１フレーム期間での動作は、第Ｎフレーム期間のものと基本的に同様であるので、その説明を省略する。

以上のように、本実施形態では、１行につき７Ｈ期間を割り当てて閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新を行っている。また、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を取得した選択期間の終了直後の期間に第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）の送信を行っている。

本実施形態における走査駆動部７０の動作は、例えば、垂直同期期間において７Ｈ期間を周期として“１”レベルのパルスを６個生じる第２クロックと、当該第２クロックの立ち下がりと同時に“１”レベルに変化し、その５Ｈ期間後に“０”レベルに変化する第２イネーブル信号ＭＯＥを使用するなどして実現される。

＜４．２効果＞
本実施形態によれば、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を取得した選択期間の終了直後の期間に第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）がコントローラ１０に送信される。このため、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を送信するまでの準備時間を十分に確保できるので、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）をコントローラ１０に確実に送信することができる。

また、本実施形態によれば、第１，第２電流測定期間Ａ２でそれぞれ第１，第２測定用映像データＶｍ（ｉ，１，Ｐ１），Ｖｍ（ｉ，１，Ｐ２）がデータドライバ６００に送信され、ＤＡＣ６６０に与えられる。このため、Ｄラッチ６８０を使用することなく、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を取得すべきときに、データ／測定線ＤＡＭＥｉの電位を変化させることなく（充放電を生じずに）、高速に第１，第２駆動電流Ｉｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）をそれぞれ測定できる。

＜５．第５の実施形態＞
＜５．１データ更新＞
図４５は、本発明の第５の実施形態における、第Ｎフレーム期間の垂直同期期間での映像データ受信および測定データ送信のタイミングについて説明するためのタイミングチャートである。本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。本実施形態では、ｐ＝６とし、垂直同期期間（４５Ｈ期間）の開始側および終了側でそれぞれ１Ｈ期間および２Ｈ期間のマージンを設けている。また、本実施形態では、６行目の選択期間終了後に１２Ｈ期間の測定データ送信期間が設けられている。なお、本実施形態における走査駆動部７０の動作は、上記第１の実施形態におけるものと同様である。

１行目の第２測定用階調プログラム期間Ａ１では、双方向通信バスを介してコントローラ１０からデータドライバ６００に第２測定用映像データＶｍ（ｉ，１，Ｐ２）が送信され、第２測定用データ電圧Ｖｍ（ｉ，１，Ｐ２）の書き込みが行われる。１行目の第２電流測定期間Ａ２では、第２測定データＩｍ（ｉ，１，Ｐ２）が取得される。

その後、２行目〜６行目の走査線ＤＭ２〜ＤＭ６が順次選択されることにより、２行目〜６行目のそれぞれで１行目と同様の動作が行われる。６行目の選択期間終了後、１２Ｈ期間の測定データ送信期間において、１行目〜６行目の第１，第２測定データが双方向通信バスを介してコントローラ１０に送信される。なお、測定データの送信順は特に限定されるものではないが、例えば、１行目のＩｍ（ｉ，１，Ｐ１），Ｉｍ（ｉ，１，Ｐ２）、２行目のＩｍ（ｉ，２，Ｐ１），Ｉｍ（ｉ，２，Ｐ２）、…、６行目のＩｍ（ｉ，６，Ｐ１），Ｉｍ（ｉ，６，Ｐ２）の順に送信するものとする。この測定データ送信期間において、コントローラ１０では、受信した第１測定データＩｍ（ｉ，ｊ，Ｐ１）に基づいた閾値電圧補正データＶｔ（ｉ，ｊ）の更新および受信した第２測定データＩｍ（ｉ，ｊ，Ｐ２）に基づいたゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新が１行目〜６行目のそれぞれについて行われる。測定データ送信期間の後、２Ｈ期間のマージンを経て、期間種別信号Ｖが“０”レベルに切り替わり、垂直同期期間が終了する。

第Ｎ＋１フレーム期間の映像信号期間が開始され、１行目〜６行目については第Ｎフレーム期間の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われ、７行目〜１０８０行目については第Ｎ−１フレーム期間以前の垂直同期期間の更新結果が反映されたデータ電圧の書き込みが行われる。第Ｎ＋１フレーム期間での動作は、第Ｎフレーム期間のものと基本的に同様であるので、その説明を省略する。

本実施形態では、１行につき７Ｈ期間（各選択期間の５Ｈ期間および測定データ送信期間のうちの２Ｈ期間）を割り当てて閾値電圧補正データＶｔ（ｉ，ｊ）およびゲイン補正データＢ２Ｒ（ｉ，ｊ）の更新を行っている。また、取得した各行の第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を測定データ送信期間にまとめて送信している。

＜５．２効果＞
本実施形態によれば、垂直同期期間のすべての選択期間の終了後に設けられた測定データ送信期間において、当該垂直同期期間で取得された各行の第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）がコントローラ１０に送信される。このため、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）を送信するまでの準備時間を十分に確保できるので、第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）をコントローラ１０に確実に送信することができる。

＜６．第６の実施形態＞
＜６．１画素回路＞
図４６は、本発明の第６の実施形態における画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素を示す回路図である。本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。本実施形態における画素回路５１は、１個の有機ＥＬ素子ＯＬＥＤ、４個のトランジスタＴ１〜Ｔ４、および１個のコンデンサ（駆動容量素子）Ｃ１を備えている。トランジスタＴ１は駆動トランジスタであり、トランジスタＴ２は参照電圧供給トランジスタであり、トランジスタＴ３は入力トランジスタであり、トランジスタＴ４は発光制御トランジスタである。トランジスタＴ１〜Ｔ４はすべてｎチャネル型である。本実施形態における画素回路５１は、上記第１の実施形態における画素回路５１にトランジスタＴ４を加えたものである。

本実施形態における表示部５０には、ｎ本の走査線ＤＭ１〜ＤＭｎにそれぞれ沿ってｎ本のエミッション線ＥＭ１〜ＥＭｎが配設されている。以下では、ｎ本のエミッション線ＥＭ１〜ＥＭｎを区別する必要がない場合はこれらを単に符号ＥＭで表す。

トランジスタＴ１は、有機ＥＬ素子ＯＬＥＤと直列に設けられ、有機ＥＬ素子ＯＬＥＤのアノード端子に第２導通端子としてのソース端子が接続されている。トランジスタＴ２は、走査線ＤＭｊにゲート端子が接続され、参照電圧線ＶｒｅｆとトランジスタＴ１のゲート端子との間に設けられている。トランジスタＴ３は、走査線ＤＭｊにゲート端子が接続され、データ／測定線ＤＡＭＥｉとトランジスタＴ１のソース端子との間に設けられている。トランジスタＴ４は、有機ＥＬ素子ＯＬＥＤと直列に設けられ、エミッション線ＥＭｊにゲート端子が接続され、トランジスタＴ１の第１導通端子としてのドレイン端子とハイレベル電源線ＥＬＶＤＤとの間に設けられている。本実施形態におけるトランジスタＴ４は、映像信号期間では、当該トランジスタＴ４を備える画素回路５１に対応する走査線ＤＭが選択されるときに少なくともオフ状態になり、垂直同期期間では、当該トランジスタＴ４を備える画素回路５１に対応する走査線ＤＭが選択されるときに少なくともオン状態になる。コンデンサＣ１は、トランジスタＴ１のゲート端子とソース端子との間に設けられている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源線ＥＬＶＳＳに接続されている。

＜６．２映像信号期間での動作＞
図４７は、図４６に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の映像信号期間での動作について説明するためのタイミングチャートである。本実施形態では、時刻ｔ２〜ｔ３が所望階調プログラム期間Ａ３である。

時刻ｔ１以前では、走査線ＤＭｊの電位は“０”レベル、エミッション線ＥＭｊの電位は“１”レベルになっている。このとき、トランジスタＴ４がオン状態になっており、トランジスタＴ１のドレイン端子とハイレベル電源線ＥＬＶＤＤとは電気的に互いに接続されているので、ハイレベル電源線ＥＬＶＤＤからトランジスタＴ１のドレイン端子に電荷が供給される。また、トランジスタＴ２，Ｔ３がオフ状態になっており、トランジスタＴ１は、コンデンサＣ１に保持されたゲート−ソース間電圧Ｖｇｓに応じた発光駆動電流Ｉｏｌｅｄを有機ＥＬ素子ＯＬＥＤに供給している。そして、有機ＥＬ素子ＯＬＥＤは、この発光駆動電流Ｉｏｌｅｄに応じた輝度で発光している。なお、本実施形態では、所定の映像信号期間においてエミッション線ＥＭｊの電位を“０”レベルに固定することにより有機ＥＬ素子ＯＬＥＤの発光を停止させ、所定の映像信号期間においてエミッション線ＥＭｊの電位を“１”レベルに固定することにより有機ＥＬ素子ＯＬＥＤを発光させる場合がある（詳細は後述）。

時刻ｔ１になると、エミッション線ＥＭｊの電位が“０”レベルに変化し、トランジスタＴ４はターンオフする。このため、トランジスタＴ１のドレイン端子とハイレベル電源線ＥＬＶＤＤとが電気的に互いに切り離され、ハイレベル電源線ＥＬＶＤＤからトランジスタＴ１のドレイン端子への電荷供給が停止する。このため、発光駆動電流Ｉｏｌｅｄが０になり、有機ＥＬ素子ＯＬＥＤの発光が停止する。

時刻ｔ２になると、データ／測定線ＤＡＭＥｉにはオペアンプ７３１を介してデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が供給される。また、走査線ＤＭｊの電位が“１”レベルに変化して、トランジスタＴ２，Ｔ３がターンオンする。このため、上記第１の実施形態と同様に、時刻ｔ２〜ｔ３の所望階調プログラム期間Ａ３においてコンデンサＣ１は上記式（１）で与えられるゲート−ソース間電圧Ｖｇｓに充電される。なお、本実施形態における垂直同期期間では、上述のように、選択されている走査線ＤＭに対応する画素回路５１においてトランジスタＴ４がオン状態になるので、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）は上記式（２）を満たすことが望ましい。

時刻ｔ３になると、走査線ＤＭｊの電位が“０”レベルに変化して、トランジスタＴ２，Ｔ３がターンオフする。このため、コンデンサＣ１の保持電圧は上記式（１）で示すゲート−ソース間電圧Ｖｇｓに確定する。

時刻ｔ４になると、エミッション線ＥＭｊの電位が“１”レベルに変化して、トランジスタＴ４がターンオンする。このため、トランジスタＴ１のドレイン端子とハイレベル電源線ＥＬＶＤＤとが電気的に互いに接続され、ハイレベル電源線ＥＬＶＤＤからトランジスタＴ１のドレイン端子に電荷が供給される。これにより、上記式（３）で与えられる発光駆動電流Ｉｏｌｅｄが有機ＥＬ素子ＯＬＥＤに流れる。

＜６．３垂直同期期間での動作＞
図４８は、図４６に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の垂直同期期間での動作について説明するためのタイミングチャートである。本実施形態では、時刻ｔ１〜ｔ２が第１測定用階調プログラム期間Ａ１、時刻ｔ２〜ｔ３が第１電流測定期間Ａ２、時刻ｔ３〜ｔ４が第２測定用階調プログラム期間Ａ１、時刻ｔ４〜ｔ５が第２電流測定期間Ａ２、時刻ｔ５〜ｔ６が所望階調プログラム期間Ａ３である。本実施形態では、例えば、垂直同期期間（後述の第１，第３垂直同期期間を除く。）においてエミッション線ＥＭｊの電位が“１”レベルに固定されている。ただし、データ電圧Ｖｍ（ｉ，ｊ，Ｐ）が上記式（２）を満たす値に設定されるので、走査線ＤＭｊの選択期間中は発光駆動電流Ｉｏｌｅｄが流れない。なお、本実施形態における第１測定用階調プログラム期間Ａ１、第１電流測定期間Ａ２、第２測定用階調プログラム期間Ａ１、第２電流測定期間Ａ２、および所望階調プログラム期間Ａ３での動作は、上記第１の実施形態におけるものと同様であるので、その説明を省略する。

＜６．４各フレーム期間での動作＞
図４９は、本実施形態における各フレーム期間での動作について説明するための図である。本実施形態に係る有機ＥＬ表示装置１は、左目用画像Ｌおよび右目用画像Ｒを、４フレーム期間を周期として順に表示させることにより２４０Ｈｚ駆動で３Ｄ動画表示を行う。また、各エミッション線ＥＭの電位は、１フレーム期間毎に“０”レベルと“１”レベルとで切り替わる。以下では、上記４フレーム期間の第１フレーム期間における映像信号期間および垂直同期期間をそれぞれ「第１映像信号期間」および「第１垂直同期期間」といい、第２フレーム期間における映像信号期間および垂直同期期間をそれぞれ「第２映像信号期間」および「第２垂直同期期間」といい、第３フレーム期間における映像信号期間および垂直同期期間をそれぞれ「第３映像信号期間」および「第３垂直同期期間」といい、第４フレーム期間における映像信号期間および垂直同期期間をそれぞれ「第４映像信号期間」および「第４垂直同期期間」という。

第１フレーム期間では、各エミッション線ＥＭの電位が“０”レベルになる。第１映像信号期間では、各画素回路５１に左目用画像Ｌに対応するデータ電圧Ｖｍが書き込まれる。各エミッション線ＥＭの電位が“０”レベルであるので、各画素回路５１の有機ＥＬ素子ＯＬＥＤの発光は停止している。このため、左目用画像Ｌは表示されない。第１垂直同期期間では、第１，第２測定データの取得および補正データの更新は行われない。

第２フレーム期間では、各エミッション線ＥＭの電位が“１”レベルになる。第２映像信号期間ではデータ電圧Ｖｍの書き込みは行われず、各エミッション線ＥＭの電位が“１”レベルであるので、第１映像信号期間で書き込んだデータ電圧Ｖｍに基づいて左目用画像Ｌが表示される。第２垂直同期期間では、１行目〜ｐ行目について第１，第２測定データの取得および補正データの更新が行われる。

第３フレーム期間では、各エミッション線ＥＭの電位が“０”レベルになる。第３映像信号期間では、各画素回路５１に右目用画像Ｒに対応するデータ電圧Ｖｍが書き込まれる。各エミッション線ＥＭの電位が“０”レベルであるので、各画素回路５１の有機ＥＬ素子ＯＬＥＤの発光は停止している。このため、右目用画像Ｒは表示されない。第３垂直同期期間では、第１，第２測定データの取得および補正データの更新は行われない。

第４フレーム期間では、各エミッション線ＥＭの電位が“１”レベルになる。第４映像信号期間ではデータ電圧Ｖｍの書き込みは行われず、各エミッション線ＥＭの電位が“１”レベルであるので、第３映像信号期間で書き込んだデータ電圧Ｖｍに基づいて右目用画像Ｒが表示される。第４フレーム期間では、ｐ＋１行目〜２ｐ行目について第１，第２測定データの取得および補正データの更新が行われる。

以上のようにして、本実施形態では、データ電圧Ｖｍの書き込みを実際に行う映像信号期間（第１映像信号期間または第３映像信号期間）と第１，第２測定データの取得および補正データの更新を実際に行う垂直同期期間（第２垂直同期期間または第４垂直同期期間）とが交互に繰り返される。

＜６．５効果＞
本実施形態によれば、１個の有機ＥＬ素子ＯＬＥＤ、４個のｎチャネル型のトランジスタＴ１〜Ｔ４、および１個のコンデンサＣ１で構成された画素回路５１を備える有機ＥＬ表示装置１において、上記第１の実施形態と同様の効果を奏することができる。

また、本実施形態によれば、エミッション線ＥＭおよびトランジスタＴ４により、有機ＥＬ素子ＯＬＥＤの発光／非発光を制御しつつ、データ電圧Ｖｍの書き込みを実際に行う映像信号期間（第１映像信号期間または第３映像信号期間）と第１，第２測定データの取得および補正データの更新を実際に行う垂直同期期間（第２垂直同期期間または第４垂直同期期間）とが交互に繰り返される。このため、３Ｄ動画表示を行いつつ、第１，第２測定データの取得および補正データの更新を行うことができる。

＜７．第７の実施形態＞
＜７．１画素回路＞
図５０は、本発明の第７の実施形態における画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素を示す回路図である。本実施形態の構成要素のうち上記第１，第６の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。本実施形態における画素回路５１は、上記第６の実施形態における画素回路５１においてトランジスタＴ４の位置を変更したものである。上記第６の実施形態と同様に、表示部５０にはｎ本のエミッション線ＥＭ１〜ＥＭｎが配設されている。

本実施形態におけるトランジスタＴ４は、エミッション線ＥＭｊにゲート端子が接続され、トランジスタＴ１のソース端子と有機ＥＬ素子ＯＬＥＤのアノード端子との間に設けられている。トランジスタＴ４は、当該トランジスタＴ４を備える画素回路５１に対応する走査線ＤＭが選択される選択期間に少なくともオフ状態になる。なお、トランジスタＴ１のドレイン端子はハイレベル電源線ＥＬＶＤＤに接続されている。以下、本実施形態に関する説明では、トランジスタＴ１のソース端子と、トランジスタＴ１のソース端子側に位置するコンデンサＣ１の一端と、トランジスタＴ１のソース端子側に位置するトランジスタＴ３の導通端子と、トランジスタＴ１のソース端子側に位置するトランジスタＴ４の導通端子との接続点のことを便宜上「第１ノードＮ１」という。また、有機ＥＬ素子ＯＬＥＤのアノード端子と、有機ＥＬ素子ＯＬＥＤのアノード端子側に位置するトランジスタＴ４の導通端子との接続点のことを便宜上「第２ノードＮ２」という。また、本実施形態に関する映像信号期間の動作説明では、有機ＥＬ素子ＯＬＥＤのアノード端子とカソード端子との間に形成される寄生容量Ｃｅｌを考慮するものとする。

＜７．２映像信号期間での動作＞
図５１は、図５０に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の映像信号期間での動作について説明するためのタイミングチャートである。本実施形態では、時刻ｔ２〜ｔ３が所望階調プログラム期間Ａ３である。

時刻ｔ１以前では、走査線ＤＭｊの電位は“０”レベル、エミッション線ＥＭｊの電位は“１”レベルになっている。トランジスタＴ２，Ｔ３がオフ状態になっており、トランジスタＴ１は、コンデンサＣ１に保持されたゲート−ソース間電圧Ｖｇｓに応じた駆動電流Ｉｍ（ｉ，ｊ，Ｐ）を流している。また、トランジスタＴ４がオン状態になっており、有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のソース端子とは電気的に互いに接続されている。このため、トランジスタＴ１に流れる駆動電流Ｉｍ（ｉ，ｊ，Ｐ）は、発光駆動電流Ｉｏｌｅｄとして有機ＥＬ素子ＯＬＥＤに流れる。そして、有機ＥＬ素子ＯＬＥＤは、この発光駆動電流Ｉｏｌｅｄに応じた輝度で発光している。

時刻ｔ１になると、エミッション線ＥＭｊの電位が“０”レベルに変化し、トランジスタＴ４はターンオフする。このため、有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のソース端子とが電気的に互いに切り離され、発光駆動電流Ｉｏｌｅｄが０になる。これにより、有機ＥＬ素子ＯＬＥＤの発光が停止する。また、第１ノードＮ１と第２ノードＮ２とが電気的に互いに切り離されるので、第２ノードＮ２の電位は寄生容量Ｃｅｌの保持電圧に応じてＶｔｈｏｌｅｄになる。

時刻ｔ２になると、データ／測定線ＤＡＭＥｉにはオペアンプ７３１を介してデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が供給される。また、走査線ＤＭｊの電位が“１”レベルに変化して、トランジスタＴ２，Ｔ３がターンオンする。このため、上記第１の実施形態と同様に、時刻ｔ２〜ｔ３の所望階調プログラム期間Ａ３においてコンデンサＣ１は上記式（１）で与えられるゲート−ソース間電圧Ｖｇｓに充電される。なお、本実施形態では、エミッション線ＥＭｊおよびトランジスタＴ４を使用して有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のソース端子との接続を制御することにより、有機ＥＬ素子ＯＬＥＤの発光／非発光を制御しているので、上記式（２）に示されるデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）の設定は不要である。

時刻ｔ４になると、エミッション線ＥＭｊの電位が“１”レベルに変化して、トランジスタＴ４がターンオンする。このため、有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のソース端子とが電気的に互いに接続され、上記式（３）で与えられる発光駆動電流Ｉｏｌｅｄが有機ＥＬ素子ＯＬＥＤに流れる。このとき、第１ノードＮ１と第２ノードＮ２とが互いに接続されるので、それぞれ同電位になる。

ところで、寄生容量Ｃｅｌは、第１ノードＮ１のデータ電圧Ｖｍへの充電速度に影響を与える。例えば本実施形態において、第１ノードＮ１へのデータ電圧Ｖｍの書き込み時に、第１ノードＮ１に寄生容量Ｃｅｌが接続されているとすると、この寄生容量Ｃｅｌが負荷容量として作用し、第１ノードＮ１のデータ電圧Ｖｍへの充電が遅れる。このため、第１ノードＮ１の充電量が不足する。しかし、本実施形態では、データ電圧Ｖｍの書き込み時にはトランジスタＴ４がオフ状態になっているので、第１ノードＮ１と寄生容量Ｃｅｌとが電気的に互いに切り離される。このため、第１ノードＮ１の充電不足が解消される。なお、このような充電不足の抑制に関する説明は、垂直同期期間においても同様に成り立つ。

＜７．３垂直同期期間での動作＞
図５２は、図５０に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の垂直同期期間での動作について説明するためのタイミングチャートである。本実施形態では、時刻ｔ２〜ｔ３が第１測定用階調プログラム期間Ａ１、時刻ｔ３〜ｔ４が第１電流測定期間Ａ２、時刻ｔ４〜ｔ５が第２測定用階調プログラム期間Ａ１、時刻ｔ５〜ｔ６が第２電流測定期間Ａ２、時刻ｔ６〜ｔ７が所望階調プログラム期間Ａ３である。

時刻ｔ１以前では、映像信号期間における時刻ｔ１以前と同様に、有機ＥＬ素子ＯＬＥＤは発光駆動電流Ｉｏｌｅｄに応じた輝度で発光している。時刻ｔ１になると、映像信号期間における時刻ｔ１と同様に、有機ＥＬ素子ＯＬＥＤの発光が停止する。

なお、本実施形態における第１測定用階調プログラム期間Ａ１、第１電流測定期間Ａ２、第２測定用階調プログラム期間Ａ１、第２電流測定期間Ａ２、および所望階調プログラム期間Ａ３での動作は、上記第１の実施形態におけるものと基本的に同様であるので、その説明を省略する。

時刻ｔ８になると、映像信号期間における時刻ｔ４と同様に、有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のソース端子とが電気的に互いに接続され、発光駆動電流Ｉｏｌｅｄが有機ＥＬ素子ＯＬＥＤに流れる。

＜７．４効果＞
本実施形態によれば、１個の有機ＥＬ素子ＯＬＥＤ、４個のｎチャネル型のトランジスタＴ１〜Ｔ４、および１個のコンデンサＣ１で構成された画素回路５１を備える有機ＥＬ表示装置１において、上記第１の実施形態と同様の効果を奏することができる。

また、本実施形態によれば、エミッション線ＥＭｊおよびトランジスタＴ４を使用して有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のソース端子との接続を制御することにより、有機ＥＬ素子ＯＬＥＤの発光／非発光を制御することができる。

また、本実施形態によれば、第１ノードＮ１へのデータ電圧Ｖｍの書き込み時（走査線ＤＭの選択時）にトランジスタＴ４がオフ状態になるので、第１ノードＮ１と寄生容量Ｃｅｌとが電気的に互いに切り離される。このため、第１ノードＮ１の充電不足が解消される。これにより、データ電圧Ｖｍを供給するトランジスタＴ３に必要な駆動能力を低減できるので、当該トランジスタＴ３のサイズを縮小することができる。

＜８．第８の実施形態＞
＜８．１画素回路＞
図５３は、本発明の第８の実施形態における画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素を示す回路図である。本実施形態の構成要素のうち上記第１，第６，第７の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。本実施形態における画素回路５１は、１個の有機ＥＬ素子ＯＬＥＤ、４個のトランジスタＴ１，Ｔ３〜Ｔ５、および１個のコンデンサ（駆動容量素子）Ｃ１を備えている。トランジスタＴ１は駆動トランジスタであり、トランジスタＴ３は入力トランジスタであり、トランジスタＴ４は発光制御トランジスタであり、トランジスタＴ５は電流パス形成トランジスタである。トランジスタＴ１，Ｔ３〜Ｔ５はすべてｐチャネル型である。上記第６，第７の実施形態と同様に、表示部５０にはｎ本のエミッション線ＥＭ１〜ＥＭｎが配設されている。なお、本実施形態における表示部５０には、参照電圧線Ｖｒｅｆは設けられない。

トランジスタＴ１は、有機ＥＬ素子ＯＬＥＤと直列に設けられ、ハイレベル電源線ＥＬＶＤＤに第１導通端子としてのソース端子が接続されている。トランジスタＴ３は、走査線ＤＭｊにゲート端子が接続され、データ／測定線ＤＡＭＥｉとトランジスタＴ１のゲート端子との間に設けられている。トランジスタＴ４は、有機ＥＬ素子ＯＬＥＤと直列に設けられ、エミッション線ＥＭｊにゲート端子が接続され、トランジスタＴ１の第２導通端子としてのドレイン端子と有機ＥＬ素子ＯＬＥＤのアノード端子との間に設けられている。トランジスタＴ４は、当該トランジスタＴ４を備える画素回路５１に対応する走査線ＤＭが選択される選択期間に少なくともオフ状態になる。トランジスタＴ５は、走査線ＤＭｊにゲート端子が接続され、トランジスタＴ１のゲート端子とドレイン端子との間に設けられている。コンデンサＣ１は、トランジスタＴ１のゲート端子とソース端子との間に設けられている。有機ＥＬ素子ＯＬＥＤのカソード端子は、ローレベル電源線ＥＬＶＳＳに接続されている。

＜８．２映像信号期間での動作＞
図５４は、図５３に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の映像信号期間での動作について説明するためのタイミングチャートである。本実施形態において走査線ＤＭｊにゲート端子が接続されているトランジスタＴ３，Ｔ５はｐチャネル型であるので、上記第１の実施形態と異なり、走査線ＤＭｊの電位が“０”レベルであるとき当該走査線ＤＭｊは選択状態であり、走査線ＤＭｊの電位が“１”レベルであるとき当該走査線ＤＭｊは非選択状態である。本実施形態では、時刻ｔ２〜ｔ３が所望階調プログラム期間Ａ３である。

時刻ｔ１以前では、走査線ＤＭｊの電位は“１”レベル、エミッション線ＥＭｊの電位は“０”レベルになっている。このとき、トランジスタＴ３，Ｔ５がオフ状態になっており、トランジスタＴ１は、コンデンサＣ１に保持されたゲート−ソース間電圧Ｖｇｓに応じた駆動電流Ｉｍ（ｉ，ｊ，Ｐ）を流している。また、トランジスタＴ４がオン状態になっており、有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のドレイン端子とは電気的に互いに接続されている。このため、トランジスタＴ１が流す駆動電流Ｉｍ（ｉ，ｊ，Ｐ）は、発光駆動電流Ｉｏｌｅｄとして有機ＥＬ素子ＯＬＥＤに流れる。そして、有機ＥＬ素子ＯＬＥＤは、この発光駆動電流Ｉｏｌｅｄに応じた輝度で発光している。

時刻ｔ１になると、エミッション線ＥＭｊの電位が“１”レベルに変化し、トランジスタＴ４はターンオフする。このため、有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のドレイン端子とが電気的に互いに切り離され、発光駆動電流Ｉｏｌｅｄが０になる。これにより、有機ＥＬ素子ＯＬＥＤの発光が停止する。

時刻ｔ２になると、データ／測定線ＤＡＭＥｉにはオペアンプ７３１を介してデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が供給される。また、走査線ＤＭｊの電位が“０”レベルに変化して、トランジスタＴ３，Ｔ５がターンオンする。このため、コンデンサＣ１の一端（トランジスタＴ１のゲート端子側）にはデータ／測定線ＤＡＭＥｉおよびトランジスタＴ３を介してデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）が与えられる。なお、コンデンサＣ１の他端（トランジスタＴ１のソース端子側）にはハイレベル電源電圧ＥＬＶＤＤが常時与えられている。これにより、時刻ｔ２〜ｔ３の所望階調プログラム期間Ａ３においてコンデンサＣ１は、次式（２９）で与えられるゲート−ソース間電圧Ｖｇｓに充電される。
Vgs = ELVDD - Vm(i,j,P) …（２９）

なお、本実施形態では、エミッション線ＥＭｊおよびトランジスタＴ４を使用して有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のドレイン端子との接続を制御することにより、有機ＥＬ素子ＯＬＥＤの発光／非発光を制御しているので、上記式（２）に示されるデータ電圧Ｖｍ（ｉ，ｊ，Ｐ）の設定は不要である。また、本実施形態においても、上記第７の実施形態と同様に、データ電圧Ｖｍの書き込み時にトランジスタＴ４がオフ状態になることにより、寄生容量Ｃｅｌに起因する、トランジスタＴ１のゲート端子（上記第７の実施形態における第１ノードＮ１に相当する。）の充電不足が解消される。

時刻ｔ３になると、走査線ＤＭｊの電位が“１”レベルに変化して、トランジスタＴ３，Ｔ５がターンオフする。このため、コンデンサＣ１の保持電圧は上記式（２９）で示すゲート−ソース間電圧Ｖｇｓに確定する。

時刻ｔ４になると、エミッション線ＥＭｊの電位が“０”レベルに変化して、トランジスタＴ４がターンオンする。このため、有機ＥＬ素子ＯＬＥＤのアノード端子とトランジスタＴ１のドレイン端子とが電気的に互いに接続され、次式（３０）で与えられる発光駆動電流Ｉｏｌｅｄが有機ＥＬ素子ＯＬＥＤに流れる。
Ioled = (β/2)*(Vgs - Vt)²
= (β/2)*(ELVDD - Vm(i,j,P) - Vt)² …（３０）
式（３０）は、上記式（３）における参照電圧Ｖｒｅｆをハイレベル電源電圧ＥＬＶＤＤに置き換えたものである。これにより、本実施形態におけるコントローラ１０による映像データＶｍ（ｉ，ｊ，Ｐ）の補正は、参照電圧Ｖｒｅｆをハイレベル電源電圧ＥＬＶＤＤに置き換えることにより上記第１の実施形態におけるものと同様の手順で行えることがわかる。

＜８．３垂直同期期間での動作＞
図５５は、図５３に示す画素回路５１およびそれに対応するデータドライバ６００側の一部の構成要素の垂直同期期間での動作について説明するためのタイミングチャートである。本実施形態では、時刻ｔ２〜ｔ３が第１測定用階調プログラム期間Ａ１、時刻ｔ３〜ｔ４が第１電流測定期間Ａ２、時刻ｔ４〜ｔ５が第２測定用階調プログラム期間Ａ１、時刻ｔ５〜ｔ６が第２電流測定期間Ａ２、時刻ｔ６〜ｔ７が所望階調プログラム期間Ａ３である。

時刻ｔ２になると、走査線ＤＭｊの電位が“０”レベルに変化して、トランジスタＴ３，Ｔ５がターンオンする。また、入出力制御信号ＤＷＴが“１”レベルになり、制御スイッチＳＷが閉じる。また、オペアンプ７３１の非反転入力端子には、第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）が入力される。このため、時刻ｔ２〜ｔ３の第１測定用階調プログラム期間Ａ１では、上記所望階調プログラム期間Ａ３と同様の手順で、コンデンサＣ１が次式（３１）で与えられるゲート−ソース間電圧Ｖｇｓに充電される。
Vgs = ELVDD - Vm(i,j,P1) …（３１）

時刻ｔ３になると、入出力制御信号ＤＷＴが“０”レベルに変化して、制御スイッチＳＷが開く。また、時刻ｔ１に引き続きオペアンプ７３１の非反転入力端子には第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）が入力されているので、仮想短絡により反転入力端子の電位も第１測定用データ電圧Ｖｍ（ｉ，ｊ，Ｐ１）となる。時刻ｔ３〜ｔ４の第１電流測定期間Ａ２では、トランジスタＴ５，Ｔ３を介した第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）の電流パスが形成され、画素回路５１からデータ／測定線ＤＡＭＥｉに当該第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）が出力される。このようにトランジスタＴ５，Ｔ３は互いに連動して、オン状態のときに第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）（第２駆動電流（ｉ，ｊ，Ｐ２）についても同様）をデータ／測定線ＤＡＭＥｉに出力可能になっている。データ／測定線ＤＡＭＥｉに出力された第１駆動電流Ｉｍ（ｉ，ｊ，Ｐ１）の測定手順は上述のとおりなので、ここではその説明を省略する。

時刻ｔ４〜ｔ５の第２測定用階調プログラム期間Ａ１における動作は、時刻ｔ２〜ｔ３の第１測定用階調プログラム期間Ａ１における動作の第１階調Ｐ１を第２階調Ｐ２に変更したのみであるので、その詳細な説明は省略する。時刻ｔ５〜ｔ６の第２電流測定期間Ａ２における動作は、時刻ｔ３〜ｔ４の第１電流測定期間Ａ２における動作の第１階調Ｐ１を第２階調Ｐ２に変更したのみであるので、その詳細な説明は省略する。時刻ｔ６〜ｔ７の所望階調プログラム期間Ａ３における動作は、映像信号期間におけるものと同様であるので、その詳細な説明は省略する。時刻ｔ７，ｔ８における動作は、映像信号期間の時刻ｔ３，ｔ４における動作とそれぞれ同様であるので、その詳細な説明は省略する。

＜８．４効果＞
本実施形態によれば、１個の有機ＥＬ素子ＯＬＥＤ、４個のｐチャネル型のトランジスタＴ１，Ｔ３〜Ｔ５、および１個のコンデンサＣ１で構成された画素回路５１を備える有機ＥＬ表示装置１において、上記第１，第７の実施形態と同様の効果を奏することができる。

＜９．その他＞
本発明を適用可能な有機ＥＬ表示装置１は、各実施形態で例示した画素回路５１を備えるものに限定されるものではない。画素回路５１は、少なくとも、電流によって制御される電気光学素子（有機ＥＬ素子ＯＬＥＤ）、トランジスタＴ１，Ｔ３、およびコンデンサＣ１を備えていれば良い。

上記各実施形態におけるゲイン補償は、トランジスタＴ１の移動度μ、ゲート幅Ｗ、ゲート長Ｌ、および単位面積あたりのゲート絶縁膜容量Ｃｏｘのうち、少なくとも移動度μのばらつきを補償するものであれば良い。

データドライバ６００からコントローラ１０への第１，第２測定データＩｍ（ｉ，ｊ，Ｐ１），Ｉｍ（ｉ，ｊ，Ｐ２）の送信タイミングは、上記各実施形態で説明した例に限定されるものではなく、双方向通信バスまたは第２単方向通信バスの通信状況に応じて種々変更可能である。その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。

本発明の表示装置は、表示を行いつつ、駆動トランジスタの閾値電圧補償およびゲイン補償の双方を画素回路毎に行えるという特徴を有するので、有機ＥＬ表示装置など、電気光学素子を含む画素回路を備えた表示装置に利用することができる。

１…有機ＥＬ表示装置
１０…コントローラ（表示制御部）
１１…第１ＬＵＴ
１２…乗算部
１３…加算部
１４，７３３…減算部
１５…第２ＬＵＴ
１６…ＣＰＵ
２０…ＤＲＡＭ（記憶部）
２１…ゲイン補正メモリ
２２…閾値電圧補正メモリ
３０…フラッシュメモリ
４０…表示パネル
５０…表示部
５１…画素回路
６０…データ駆動部
６６…デジタル−アナログ変換部
６７…電圧出力／電流測定部
７０…走査駆動部
８０…通信バス
６００…データドライバ
６１０…データ電圧供給部
６２０…電流測定部
６６０…ＤＡＣ
６７０…電圧出力／電流測定回路
６８０…Ｄラッチ
７００…ゲートドライバ
７３１…オペアンプ
７３２…ＡＤＣ
７３４…除算部
７４０…測定データ取得部
７５０…電圧保持部
７６０…第１セレクタ
７７０…第２セレクタ
７８０…バッファアンプ
ＯＬＥＤ…有機ＥＬ素子
Ｔ１〜Ｔ５…薄膜トランジスタ
Ｃ１…コンデンサ（駆動容量素子）
Ｃｄ１，Ｃｄ２…第１，第２コンデンサ
Ｃｅｌ…寄生容量
ＶＳ…映像信号
ＶＤ…映像データ
Ｖｍ…データ電圧，映像データ
Ｉｍ…駆動電流，測定データ
ＤＡＭＥ…データ／測定線（データ線）
ＤＭ…走査線
ＥＭ…エミッション線
ＤＷＴ…入出力制御信号

Claims

アクティブマトリクス型の表示装置であって、
複数のデータ線と、複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して配置された複数の画素回路とを含む表示部と、
前記複数のデータ線に接続されたデータ駆動部と、
前記複数の走査線に接続された走査駆動部と、
前記走査駆動部を制御すると共に、前記データ駆動部に、複数の階調のいずれかに対応する映像データを送信する表示制御部と、
前記映像データの補正に使用される補正データを記憶した記憶部とを備え、
各画素回路は、
電流によって制御される電気光学素子と、
前記走査線に制御端子が接続され、当該走査線が選択されているときにオン状態になる入力トランジスタと、
前記映像データに基づくデータ電圧が前記データ線および前記入力トランジスタを介して与えられる駆動容量素子と、
前記駆動容量素子が保持する電圧に応じて、前記電気光学素子に供給すべき駆動電流を制御する駆動トランジスタとを含み、
前記入力トランジスタは、オン状態のときに、前記駆動トランジスタに流れる前記駆動電流を前記データ線に出力可能であり、
前記走査駆動部は、前記複数の走査線を順次選択することにより、前記画素回路に前記データ電圧の書き込みを行うための第１期間と、前記複数の走査線のうちの所定数の走査線を順次選択することにより、前記駆動トランジスタに流れる前記駆動電流を、前記入力トランジスタを介して前記画素回路から前記データ線に出力するための第２期間とを交互に繰り返すと共に、選択すべき前記所定数の走査線を前記第２期間毎にシフトさせ、
前記データ駆動部は、
前記第２期間で、前記データ線毎に、前記複数の階調のうちの比較的低い第１階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第１測定データを取得し、前記複数の階調のうちの比較的高い第２階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第２測定データを取得する電流測定部と、
前記第１期間および前記第２期間で、前記データ電圧を前記データ線に供給するデータ電圧供給部とを含み、
前記表示制御部は、前記電流測定部が取得した前記第１測定データおよび前記第２測定データに基づいて前記映像データを補正し、
前記電流測定部は、前記第２期間で、前記第１測定データおよび前記第２測定データを前記表示制御部に送信し、
前記表示制御部は、
前記第２期間では、前記第１階調および前記第２階調のそれぞれに対応する映像データを前記データ駆動部に送信し、前記電流測定部から前記第１測定データおよび前記第２測定データを受信して、前記第１階調および前記第２階調に対応する理想的な前記駆動トランジスタの特性を示す理想特性データと受信した前記第１測定データおよび前記第２測定データとをそれぞれ比較した結果に基づいて前記補正データを更新し、
前記第１期間および前記第２期間では、前記記憶部から前記補正データを読み出し、当該補正データに基づいて前記映像データを補正し、
前記表示制御部は、前記データ電圧を前記画素回路に書き込むべきときに第１レベルになり、前記駆動電流を前記データ線に出力すべきときに第２レベルになる入出力制御信号を前記データ駆動部に供給し、
前記データ電圧供給部は、前記映像データを前記データ電圧に変換する変換部を含み、
前記データ電圧供給部および前記電流測定部は、それぞれで共通に、
前記変換部の出力端子に非反転入力端子が接続され、対応するデータ線に反転入力端子が接続されたオペアンプと、
前記オペアンプの反転入力端子と出力端子との間に設けられ、前記入出力制御信号が前記第１レベルであるときに閉じ、前記第２レベルであるときに開く制御スイッチとを含み、
前記電流測定部は、
前記オペアンプの反転入力端子と出力端子との間に、前記制御スイッチと並列に設けられた電流電圧変換素子と、
前記オペアンプの出力端子に接続され、前記オペアンプの出力から前記第１測定データまたは前記第２測定データを取得する測定データ取得部とを含み、
前記オペアンプの非反転入力端子には、前記入出力制御信号が前記第２レベルであるときに、前記第１階調または前記第２階調に対応する映像データを変換して得られるデータ電圧が入力されることを特徴とする、表示装置。
前記補正データは、前記駆動トランジスタの閾値電圧補償のための第１補正データと、前記駆動トランジスタのゲイン補償のための第２補正データとを含み、
前記表示制御部は、前記第１測定データと前記理想特性データとを比較した結果に基づいて前記第１補正データを更新し、前記第２測定データと前記理想特性データとを比較した結果に基づいて前記第２補正データを更新することを特徴とする、請求項１に記載の表示装置。
前記表示制御部は、前記第１補正データおよび前記第２補正データのそれぞれを更新すべきときに、前記第１補正データおよび前記第２補正データのそれぞれの値を予め定められた固定値だけ変更することを特徴とする、請求項２に記載の表示装置。
前記電流電圧変換素子は抵抗素子であることを特徴とする、請求項１に記載の表示装置。
前記電流電圧変換素子は容量素子であることを特徴とする、請求項１に記載の表示装置。
前記電流測定部は、前記オペアンプと前記測定データ取得部との間に設けられ、前記オペアンプの出力電圧を保持するための電圧保持部をさらに含むことを特徴とする、請求項１に記載の表示装置。
前記測定データ取得部は、少なくとも前記オペアンプの出力電圧および前記映像データに基づいて前記第１測定データまたは前記第２測定データを取得することを特徴とする、請求項１に記載の表示装置。
前記電流測定部は、２以上の所定数の前記オペアンプに対して共通に設けられた第１セレクタおよび第２セレクタをさらに含み、
前記第１セレクタは、前記所定数の前記オペアンプの出力電圧を受け取り、外部から受け取ったアドレス信号に基づいて、受け取った前記オペアンプの出力電圧のいずれかを前記測定データ取得部に与え、
前記第２セレクタは、前記所定数の前記オペアンプの前記非反転入力端子に与えられる前記データ電圧の変換前の映像データを受け取り、前記アドレス信号に基づいて、受け取った前記映像データのいずれかを前記測定データ取得部に与えることを特徴とする、請求項７に記載の表示装置。
前記入出力制御信号のレベルは、前記第２期間において各走査線が選択される選択期間の開始時点から、前記第１レベル、前記第２レベル、前記第１レベル、前記第２レベル、および前記第１レベルの順に変化し、
前記表示制御部は、各選択期間において前記入出力制御信号が前記第１レベルである３つの期間で、当該選択期間の開始時点から順にそれぞれ、前記第１階調および前記第２階調の一方に対応する映像データと、前記第１階調および前記第２階調の他方に対応する映像データと、前記複数の階調のいずれかに対応する映像データとを前記データ電圧供給部に送信し、
前記測定データ取得部は、各選択期間において前記入出力制御信号が前記第２レベルである２つの期間で、当該選択期間の開始時点から順にそれぞれ、前記第１測定データおよび前記第２測定データの前記一方と、前記第１測定データおよび前記第２測定データの前記他方とを順に取得することを特徴とする、請求項１に記載の表示装置。
前記電流測定部は、各選択期間において前記入出力制御信号が前記第２レベルである２つの期間で、当該選択期間の開始時点から順にそれぞれ、前記第１測定データおよび前記第２測定データの前記一方と、前記第１測定データおよび前記第２測定データの前記他方とを前記表示制御部に送信することを特徴とする、請求項９に記載の表示装置。
前記電流測定部は、各選択期間において前記入出力制御信号が前記第２レベルである２つの期間のうちの後続の期間で、前記第１測定データおよび前記第２測定データの前記一方を前記表示制御部に送信し、当該選択期間の終了直後の期間で、前記第１測定データおよび前記第２測定データの前記他方を前記表示制御部に送信することを特徴とする、請求項９に記載の表示装置。
前記電流測定部は、各選択期間の終了直後の期間で、前記第１測定データおよび前記第２測定データの前記一方と、前記第１測定データおよび前記第２測定データの前記他方とを前記表示制御部に送信することを特徴とする、請求項９に記載の表示装置。
前記電流測定部は、前記第２期間におけるすべての選択期間の終了後の期間で、各選択期間で取得された前記第１測定データおよび前記第２測定データを前記表示制御部に送信することを特徴とする、請求項９に記載の表示装置。
前記表示制御部と前記データ駆動部とは、双方向通信バスを利用して前記映像データと前記第１測定データおよび前記第２測定データとの送受信を行うことを特徴とする、請求項１０から１３までのいずれか１項に記載の表示装置。
前記データ電圧供給部は、前記入出力制御信号が前記第１レベルであるときには、前記表示制御部から受信した前記映像データを前記変換部に出力し、前記入出力制御信号が前記第２レベルであるときには、前記入出力制御信号が直前に前記第１レベルであったときの映像データを前記変換部に出力するデータラッチ部をさらに含むことを特徴とする、請求項１０から１３までのいずれか１項に記載の表示装置。
前記表示制御部は、前記選択期間において前記入出力制御信号が前記第２レベルである２つの期間で、前記選択期間の開始時点から順にそれぞれ、前記第１階調および前記第２階調の前記一方に対応する映像データと、前記第１階調および前記第２階調の前記他方に対応する映像データとを前記データ電圧供給部に送信することを特徴とする、請求項１０から１３までのいずれか１項に記載の表示装置。
前記駆動トランジスタは、電源電圧が第１導通端子に供給され、
前記駆動容量素子は、前記駆動トランジスタの制御端子と第２導通端子との間に設けられ、
前記入力トランジスタは、前記駆動トランジスタの前記第２導通端子と前記データ線との間に設けられ、
各画素回路は、前記走査線に制御端子が接続され、前記駆動トランジスタの前記制御端子と参照電圧を供給する参照電圧線との間に設けられた参照電圧供給トランジスタをさらに含むことを特徴とする、請求項１に記載の表示装置。
前記駆動トランジスタは、電源電圧が第１導通端子に供給され、
前記駆動容量素子は、前記駆動トランジスタの前記第１導通端子と制御端子との間に設けられ、
前記入力トランジスタは、前記駆動トランジスタの前記制御端子と前記データ線との間に設けられ、
各画素回路は、前記走査線に制御端子が接続され、前記駆動トランジスタの前記制御端子と第２導通端子との間に設けられた電流パス形成トランジスタをさらに含むことを特徴とする、請求項１に記載の表示装置。
各画素回路は、前記電気光学素子と直列に設けられ、所定期間にオフ状態になる発光制御トランジスタをさらに含むことを特徴とする、請求項１に記載の表示装置。
前記駆動トランジスタおよび前記入力トランジスタのそれぞれは、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする、請求項１に記載の表示装置。
前記酸化物半導体は、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする、請求項２０に記載の表示装置。
前記走査駆動部は、
前記第１期間において前記複数の走査線を駆動するための第１シフトレジスタと、
前記第２期間において前記複数の走査線を駆動するための第２シフトレジスタと、
前記第１期間では前記第１シフトレジスタの各段の出力を対応する走査線に与え、前記第２期間では前記第２シフトレジスタの各段の出力を対応する走査線に与えるセレクタ群とを含むことを特徴とする、請求項１に記載の表示装置。
複数のデータ線と、複数の走査線と、前記複数のデータ線および前記複数の走査線に対応して配置された複数の画素回路とを含む表示部と、前記複数のデータ線に接続されたデータ駆動部と、前記複数の走査線に接続された走査駆動部と、前記走査駆動部を制御すると共に、前記データ駆動部に、複数の階調のいずれかに対応する映像データを送信する表示制御部とを備え、各画素回路は、電流によって制御される電気光学素子と、前記走査線に制御端子が接続され、当該走査線が選択されているときにオン状態になる入力トランジスタと、前記映像データに基づくデータ電圧が前記データ線および前記入力トランジスタを介して与えられる駆動容量素子と、前記駆動容量素子が保持する電圧に応じて、前記電気光学素子に供給すべき駆動電流を制御する駆動トランジスタとを含み、前記入力トランジスタは、オン状態のときに、前記駆動トランジスタに流れる前記駆動電流を前記データ線に出力可能である、アクティブマトリクス型の表示装置の駆動方法であって、
前記複数の走査線を順次選択することにより、前記画素回路に前記データ電圧の書き込みを行うための第１期間と、前記複数の走査線のうちの所定数の走査線を順次選択することにより、前記駆動トランジスタに流れる前記駆動電流を、前記入力トランジスタを介して前記画素回路から前記データ線に出力するための第２期間とを交互に繰り返すと共に、選択すべき前記所定数の走査線を前記第２期間毎にシフトさせる走査駆動ステップと、
前記第２期間で、前記データ線毎に、前記複数の階調のうちの比較的低い第１階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第１測定データを取得し、前記複数の階調のうちの比較的高い第２階調に対応する映像データに基づくデータ電圧に応じた駆動電流を測定して第２測定データを取得する電流測定ステップと、
前記第１期間および前記第２期間で、前記データ電圧を前記データ線に供給するデータ電圧供給ステップと、
前記電流測定ステップで取得された前記第１測定データおよび前記第２測定データに基づいて前記映像データを補正する補正ステップと、
前記映像データの補正に使用される補正データを記憶する記憶ステップとを備え、
前記電流測定ステップは、前記第２期間で、前記第１測定データおよび前記第２測定データを前記補正ステップに送信し、
前記補正ステップは、
前記第２期間では、前記第１階調および前記第２階調のそれぞれに対応する映像データを前記電流測定ステップおよび前記データ電圧供給ステップに送信し、前記電流測定ステップから前記第１測定データおよび前記第２測定データを受信して、前記第１階調および前記第２階調に対応する理想的な前記駆動トランジスタの特性を示す理想特性データと受信した前記第１測定データおよび前記第２測定データとをそれぞれ比較した結果に基づいて前記補正データを更新し、
前記第１期間および前記第２期間では、前記記憶ステップで記憶された前記補正データを読み出し、当該補正データに基づいて前記映像データを補正し、
前記補正ステップは、前記データ電圧を前記画素回路に書き込むべきときに第１レベルになり、前記駆動電流を前記データ線に出力すべきときに第２レベルになる入出力制御信号を前記電流測定ステップおよび前記データ電圧供給ステップに供給し、
前記データ電圧供給ステップは、前記映像データを前記データ電圧に変換する変換部を使用し、
前記データ電圧供給ステップおよび前記電流測定ステップは、それぞれで共通に、
前記変換部の出力端子に非反転入力端子が接続され、対応するデータ線に反転入力端子が接続されたオペアンプと、
前記オペアンプの反転入力端子と出力端子との間に設けられ、前記入出力制御信号が前記第１レベルであるときに閉じ、前記第２レベルであるときに開く制御スイッチとを使用し、
前記電流測定ステップは、
前記オペアンプの反転入力端子と出力端子との間に、前記制御スイッチと並列に設けられた電流電圧変換素子と、
前記オペアンプの出力端子に接続され、前記オペアンプの出力から前記第１測定データまたは前記第２測定データを取得する測定データ取得部とを使用し、
前記オペアンプの非反転入力端子には、前記入出力制御信号が前記第２レベルであるときに、前記第１階調または前記第２階調に対応する映像データを変換して得られるデータ電圧が入力されることを特徴とする、駆動方法。