JP5889708B2 - 半導体装置及びｄｃｄｃコンバータ - Google Patents

半導体装置及びｄｃｄｃコンバータ Download PDF

Info

Publication number
JP5889708B2
JP5889708B2 JP2012099396A JP2012099396A JP5889708B2 JP 5889708 B2 JP5889708 B2 JP 5889708B2 JP 2012099396 A JP2012099396 A JP 2012099396A JP 2012099396 A JP2012099396 A JP 2012099396A JP 5889708 B2 JP5889708 B2 JP 5889708B2
Authority
JP
Japan
Prior art keywords
signal
electrically connected
layer
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012099396A
Other languages
English (en)
Other versions
JP2012239166A5 (ja
JP2012239166A (ja
Inventor
一徳 渡邉
一徳 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012099396A priority Critical patent/JP5889708B2/ja
Publication of JP2012239166A publication Critical patent/JP2012239166A/ja
Publication of JP2012239166A5 publication Critical patent/JP2012239166A5/ja
Application granted granted Critical
Publication of JP5889708B2 publication Critical patent/JP5889708B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Description

本発明は、２つの信号の誤差を増幅して出力する半導体装置及びその駆動方法に関する。特に、当該半導体装置が動作を停止する機能（スタンバイ機能）を有する半導体装置及びその駆動方法に関する。なお、本明細書において、半導体装置とは、半導体特性を利用して動作する全ての装置を指すこととする。
環境意識の高まりから、各種半導体装置の消費電力を低減することが求められている。例えば、特許文献１では、パルス幅変調回路を有する多周波スイッチング電源（パルス幅変調（ＰＷＭ）方式によって制御される電源回路）の消費電力を低減する技術が開示されている。具体的には、当該電源は、通常動作状態であるか待機（スタンバイ）状態であるかによってパルス幅変調回路に供給されるクロック信号の周波数を変化させることで消費電力の低減を図っている。
特開２００１−８６７３９号公報
ところで、２つの電位の誤差を増幅して出力する半導体装置（いわゆる誤差増幅器）が知られている。誤差増幅器には、目的に応じて多様な用途が存在する。例えば、誤差増幅器を用いて、上述のパルス幅変調方式によって制御される電源回路を構成することが可能である。
図１０は、当該電源回路が有するＤＣＤＣコンバータの構成例を示す図である。図１０に示すＤＣＤＣコンバータは、電力変換部１と、出力検出部２と、制御回路部３とを有する。ここで、図１０に示す電源回路は、外部から電力変換部１に入力される直流電圧（Ｖｉｎ）を直流電圧（Ｖｏｕｔ）へと変換するＤＣＤＣコンバータである。なお、出力検出部２は、直流電圧（Ｖｏｕｔ）を基にフィードバック信号を検出する機能を有する。また、制御回路部３は、当該フィードバック信号に応じて電力変換部１における電力変換を制御する機能を有する。
具体的には、電力変換部１は、スイッチ１１と、ダイオード１２と、インダクタ１３と、キャパシタ１４とを有する。なお、スイッチ１１の一方の端子は、直流電圧（Ｖｉｎ）が入力される端子に電気的に接続されている。また、ダイオード１２のアノードは接地電位が入力される端子に電気的に接続され、カソードはスイッチ１１の他方の端子に電気的に接続されている。また、インダクタ１３の一端はスイッチ１１の他方の端子及びダイオード１２のカソードに電気的に接続され、他端は直流電圧（Ｖｏｕｔ）を出力する端子に電気的に接続されている。また、キャパシタ１４の一方の電極は直流電圧（Ｖｏｕｔ）を出力する端子に電気的に接続され、他方の電極は接地電位が入力される端子に電気的に接続されている。
出力検出部２は、抵抗２１と、抵抗２２とを有する。なお、抵抗２１の一端は、直流電圧（Ｖｏｕｔ）を出力する端子に電気的に接続されている。また、抵抗２２の一端は抵抗２１の他端に電気的に接続され、他端は接地電位が入力される端子に電気的に接続されている。
制御回路部３は、誤差増幅器３１と、パルス幅変調器３２と、スイッチ駆動回路３３と、参照電圧発生器３４とを有する。そして、誤差増幅器３１は、トランスコンダクタンスアンプ３１１と、キャパシタ３１２とを有する。また、パルス幅変調器３２は、比較器３２１と、三角波発振器３２２とを有する。
なお、トランスコンダクタンスアンプ３１１の反転入力端子（−）は抵抗２１の他端及び抵抗２２の一端に電気的に接続され、非反転入力端子（＋）は参照電圧発生器３４が参照電圧（Ｖｒｅｆ）を供給する配線に電気的に接続されている。また、キャパシタ３１２の一方の電極はトランスコンダクタンスアンプ３１１の出力端子に電気的に接続され、他方の電極は接地されている。また、比較器３２１の非反転入力端子（＋）はトランスコンダクタンスアンプ３１１の出力端子及びキャパシタ３１２の一方の電極に電気的に接続され、反転入力端子（−）は三角波発振器３２２が三角波を供給する配線に電気的に接続されている。また、スイッチ駆動回路３３の入力端子は比較器３２１の出力端子に電気的に接続されている。また、スイッチ駆動回路３３の出力信号によって、スイッチ１１のスイッチングが制御される。
次いで、図１０に示すＤＣＤＣコンバータの動作について以下に詳述する。
電力変換部１が出力する直流電圧（Ｖｏｕｔ）は、外部に存在する負荷に対して供給されると共に出力検出部２が有する抵抗２１、２２によって抵抗分圧される。当該抵抗分圧された電圧は、フィードバック信号として制御回路部３が有する誤差増幅器３１に入力される。誤差増幅器３１では、当該フィードバック信号と参照電圧の誤差を増幅して誤差信号として出力する。当該誤差信号は、パルス幅変調器３２が有する比較器３２１に入力される。比較器３２１は、当該誤差信号と三角波の比較を基にして２値の信号を出力する。当該２値の信号は、スイッチ駆動回路３３を介してスイッチ１１のスイッチングを制御する信号となる。電力変換部１では、スイッチ１１によって直流電圧（Ｖｉｎ）が供給されるか否かが選択される。すなわち、スイッチ１１がオン状態となるデューティー比によって、電力変換部１に供給される電力が制御される。
端的に述べると、図１０に示すＤＣＤＣコンバータは、パルス幅変調方式を利用したフィードバック制御によって制御されるＤＣＤＣコンバータ（いわゆるパルス幅変調方式によって制御される降圧型ＤＣＤＣコンバータ）である。
図１０に示すＤＣＤＣコンバータにおいては、直流電圧（Ｖｉｎ）又は直流電圧（Ｖｏｕｔ）が供給される負荷のインピーダンスなどの変動に伴う直流電圧（Ｖｏｕｔ）の変動に対し、直流電圧（Ｖｏｕｔ）が一定となるように、制御回路部３においてスイッチ１１がオン状態となるデューティー比が制御される。具体的には、当該変動が生じた場合には、フィードバック信号が変動することになる。これにより、フィードバック信号と参照電圧に誤差が生じ、当該誤差に応じたトランスコンダクタンスアンプ３１１の出力電流によってキャパシタ３１２の充放電が生じる。そして、当該充放電によって誤差信号が変動する。その結果、比較器３２１が出力する２値の信号のデューティー比が変動することで、スイッチ１１がオン状態となるデューティー比が制御される。
なお、この動作によりフィードバック信号が参照電圧と等しくなるように制御され、等しくなった時に当該動作は終了する。すなわち、当該動作は、キャパシタ３１２の充放電が収束し、誤差増幅器３１が出力する誤差信号が固定される（定常状態となる）ことによって終了する。
ここで、図１０に示すＤＣＤＣコンバータにおいて消費電力の低減を図るためには、誤差増幅器３１などにスタンバイ機能を付加することが効果的である。ただし、誤差増幅器３１をスタンバイ状態とした場合、キャパシタ３１２の一方の電極に保持された電荷がトランスコンダクタンスアンプ３１１を介して消失する（固定された誤差信号が消失する）。よって、誤差増幅器３１がスタンバイ状態から復帰した際には、フィードバック信号と参照電圧が等しくなるまでキャパシタ３１２に対する充放電が行われる。その結果、直流電圧（Ｖｏｕｔ）が所望の値となるまでに動作の遅延が発生する。他方、当該遅延は、図１０に示すＤＣＤＣコンバータにおいてキャパシタ３１２の保持容量を低減する又はキャパシタ３１２を削除すれば発生しない。ただし、キャパシタ３１２はフィードバック制御における位相補償の役割を果たしている。そのため、キャパシタ３１２の保持容量の低減などを行う場合には、ＤＣＤＣコンバータの出力が発振する蓋然性が高くなる。
以上の内容が本発明の一態様が解決しようとする課題の一例である。端的に述べると、本発明の一態様は、２つの電位の誤差を増幅して出力する半導体装置におけるスタンバイ状態からの復帰に際して生じる動作遅延を抑制することを課題の一とする。
本発明の一態様の半導体装置は、チャネルが酸化物半導体層に形成されるトランジスタによって、トランスコンダクタンスアンプの出力端子とキャパシタの一方の電極の電気的な接続を制御することを要旨とする。ここで、酸化物半導体は、バンドギャップが広く、且つ真性キャリア密度が低いという特徴を有する。よって、酸化物半導体層に生じるオフ電流を極めて低くすることが可能である。このような特徴は、他の半導体（例えば、シリコン）にはない酸化物半導体に特有の特徴である。
具体的には、本発明の一態様は、第１の信号と第２の信号の誤差を増幅し、誤差信号として出力する半導体装置であって、第１の入力端子が第１の信号を供給する配線に電気的に接続され、第２の入力端子が第２の信号を供給する配線に電気的に接続されるトランスコンダクタンスアンプと、ゲートがスタンバイ信号を供給する配線に電気的に接続され、ソース及びドレインの一方がトランスコンダクタンスアンプに電気的に接続されるトランジスタと、一方の電極がトランジスタのソース及びドレインの他方に電気的に接続され、他方の電極が固定電位を供給する配線に電気的に接続されるキャパシタと、を有し、トランジスタは、チャネルが酸化物半導体層に形成されるトランジスタであり、トランスコンダクタンスアンプの出力端子、及びトランジスタのソース及びドレインの一方が電気的に接続するノードの電位、又は、トランジスタのソース及びドレインの他方、及びキャパシタの一方の電極が電気的に接続するノードの電位が誤差信号となる半導体装置である。
本発明の一態様の半導体装置は、チャネルが酸化物半導体層に形成されるトランジスタによって、トランスコンダクタンスアンプの出力端子とキャパシタの一方の電極の電気的な接続を制御することが可能である。よって、トランスコンダクタンスアンプがスタンバイ状態となる場合であっても、当該トランジスタをオフ状態とすることでキャパシタの一方の電極において長期に渡って電荷の保持を行うことが可能となる。また、トランスコンダクタンスアンプをスタンバイ状態から復帰する際には、当該トランジスタをオン状態とすることで、キャパシタの充放電を早期に収束させることができる。これにより、早期に当該半導体装置の動作を定常状態とすることが可能となる。
（Ａ）、（Ｂ）半導体装置の構成例を示す図。 （Ａ）〜（Ｅ）酸化物半導体の構造の一例を説明する図。 （Ａ）〜（Ｃ）酸化物半導体の構造の一例を説明する図。 （Ａ）〜（Ｃ）酸化物半導体の構造の一例を説明する図。 （Ａ）〜（Ｄ）トランジスタの構造例を示す図。 酸化物半導体成膜時の基板温度と欠陥密度の関係を示す図。 理想的なトランジスタの移動度の算出結果を示す図。 （Ａ）、（Ｂ）ＤＣＤＣコンバータの具体例を示す図。 （Ａ）、（Ｂ）電子機器の一例を示す図。 ＤＣＤＣコンバータの構成例を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
＜半導体装置の構成例＞
図１（Ａ）、（Ｂ）は、本発明の一態様の半導体装置の構成例を示す図である。図１（Ａ）に示す半導体装置１００は、信号（Ｉｎ１）と信号（Ｉｎ２）の誤差を増幅し、誤差信号（Ｖ）として出力する機能を有する。具体的には、半導体装置１００は、反転入力端子（−）
が信号（Ｉｎ１）を供給する配線に電気的に接続され、非反転入力端子（＋）が信号（Ｉｎ２）を供給する配線に電気的に接続されるトランスコンダクタンスアンプ１０１と、ゲートが信号（Ｉｎ３）を供給する配線に電気的に接続され、ソース及びドレインの一方がトランスコンダクタンスアンプ１０１の出力端子に電気的に接続されるトランジスタ１０２と、一方の電極がトランジスタ１０２のソース及びドレインの他方に電気的に接続され、他方の電極が固定電位を供給する配線に電気的に接続されるキャパシタ１０３とを有する。なお、トランジスタ１０２は、チャネルが酸化物半導体層に形成されるトランジスタである。
図１（Ａ）に示す半導体装置１００においては、トランスコンダクタンスアンプ１０１の反転入力端子（−）に入力される信号（Ｉｎ１）及び非反転入力端子（＋）に入力される信号（Ｉｎ２）に応じてトランスコンダクタンスアンプ１０１の出力電流が制御される。そして、トランジスタ１０２がオン状態であれば、当該出力電流によってキャパシタ１０３の充放電が生じる。この結果、トランスコンダクタンスアンプ１０１の出力端子及びキャパシタ１０３の一方の電極が電気的に接続するノードの電位が誤差信号（Ｖ）となる。なお、トランジスタ１０２のスイッチングは、外部から入力される信号（Ｉｎ３）によって制御される。
加えて、図１（Ａ）に示す半導体装置１００においては、トランスコンダクタンスアンプ１０１をスタンバイ状態とすることが可能である。
ここで、図１（Ａ）に示す半導体装置においては、信号（Ｉｎ３）を制御することによって、トランスコンダクタンスアンプ１０１がスタンバイ状態となる前にトランジスタ１０２をオフ状態とし、且つトランスコンダクタンスアンプ１０１がスタンバイ状態から復帰した後にトランジスタ１０２をオン状態とすることが可能である。よって、図１（Ａ）に示す半導体装置においては、トランスコンダクタンスアンプ１０１をスタンバイ状態とする期間において、キャパシタ１０３の一方の電極に保持された電荷の消失を抑制することが可能である。これにより、図１（Ａ）に示す半導体装置においては、トランスコンダクタンスアンプ１０１がスタンバイ状態から復帰する際におけるキャパシタ１０３の充放電を早期に収束させることができる。これにより、早期に当該半導体装置の動作を定常状態とすることが可能となる。
なお、本発明の一態様の半導体装置の構成として、図１（Ｂ）に示す半導体装置１５０を適用することも可能である。ここで、図１（Ｂ）に示す半導体装置１５０は、誤差信号（Ｖ）として電位が出力されるノードの位置が図１（Ａ）に示す半導体装置１００と異なる。具体的には、図１（Ａ）に示す半導体装置１００においては、トランジスタ１０２のソース及びドレインの一方とトランスコンダクタンスアンプ１０１の出力端子が電気的に接続するノードの電位を誤差信号（Ｖ）として出力しているのに対して、図１（Ｂ）に示す半導体装置１５０においては、トランジスタ１０２のソース及びドレインの他方とキャパシタ１０３の一方の電極が電気的に接続するノードの電位を誤差信号（Ｖ）として出力している。その他の点について、図１（Ｂ）に示す半導体装置１５０は、図１（Ａ）に示す半導体装置１００と同様であるため、詳細な説明については上述の説明を援用することとする。
＜酸化物半導体について＞
以下では、酸化物半導体について詳述する。
酸化物半導体は、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、若しくはＳｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、若しくはＩｎ−Ｇａ−Ｏ系酸化物半導体、又は一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、若しくはＺｎ−Ｏ系酸化物半導体などである。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉを含ませてもよい。
なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
また、酸化物半導体層として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚｎ＝０．５〜５０、好ましくはＩｎ／Ｚｎ＝１〜２０、さらに好ましくはＩｎ／Ｚｎ＝１．５〜１５とする。Ｚｎに対するＩｎの原子数比を好ましい前記範囲とすることで、上述の半導体素子における電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、酸化物半導体層としては、電子供与体（ドナー）となる水分又は水素などの不純物が低減されて高純度化されることが好ましい。具体的には、高純度化された酸化物半導体層は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、更に好ましくは１×１０１６／ｃｍ３以下である。また、ホール効果測定により測定できる酸化物半導体層のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、更に好ましくは１×１０１１／ｃｍ３未満である。
ここで、酸化物半導体層中の、水素濃度の分析について触れておく。半導体層中の水素濃度測定は、二次イオン質量分析法で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる層との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、層中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる層が存在する範囲において、値に極端な変動がなく、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる層の厚さが小さい場合、隣接する層内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該層が存在する領域における、水素濃度の極大値又は極小値を、当該層中の水素濃度として採用する。更に、当該層が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
スパッタリング法を用いて酸化物半導体層を作製する場合には、ターゲット中の水素濃度のみならず、チャンバー内に存在する水、水素を極力低減しておくことが重要である。具体的には、当該形成以前にチャンバー内をベークする、チャンバー内に導入されるガス中の水、水素濃度を低減する、及びチャンバーからガスの排気する排気系における逆流を防止するなどを行うことが効果的である。
また、酸化物半導体層は非晶質であっても良いが、結晶性を有していても良い。例えば、酸化物半導体層を、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ：ＣＡＡＣとも呼ぶ）を含む酸化物半導体膜（ＣＡＡＣ−ＯＳ膜とも呼ぶ）を用いて構成することが可能である。
具体的には、ＣＡＡＣ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜が成膜される膜表面に平行なａ−ｂ面において六角形の格子を有する結合を有し、なおかつ、ａ−ｂ面に概略垂直なｃ軸配向を有する、六方晶構造の亜鉛を含む結晶を有する。
ＣＡＡＣ−ＯＳは、非晶質の酸化物半導体と比較して、金属と酸素の結合が秩序化している。すなわち、酸化物半導体が非晶質の場合は、個々の金属原子によって金属原子に配位している酸素原子の配位数が異なることも有り得るが、ＣＡＡＣ−ＯＳでは金属原子に配位している酸素原子の数はほぼ一定となる。そのため、微視的な酸素の欠損が減少し、水素原子（水素イオンを含む）又はアルカリ金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。
したがって、酸化物半導体層をＣＡＡＣ−ＯＳ膜で構成することによって、チャネルが酸化物半導体層に形成されるトランジスタの信頼性を向上させることが可能である。
なお、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタリング法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣ−ＯＳ膜の結晶化が促進されるからである。
また、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、ＣＡＡＣ−ＯＳ膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳ膜の結晶化が促進されるからである。
また、ＣＡＡＣ−ＯＳ膜に対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復元することができるからである。
また、ＣＡＡＣ−ＯＳ膜が成膜される膜表面（被成膜面）は平坦であることが好ましい。よって、ＣＡＡＣ−ＯＳ膜が成膜される前に当該被成膜表面に対して化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。
次いで、ＣＡＡＣ−ＯＳ膜の結晶構造について図２乃至図４を参照して詳述する。なお、特に断りがない限り、図２乃至図４は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図２において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。Ｉｎが１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図２（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図２（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図２（Ａ）に示すサブユニットは電荷が０である。
図２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図２（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図２（Ｂ）に示す構造をとりうる。図２（Ｂ）に示すサブユニットは電荷が０である。
図２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図２（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。図２（Ｃ）に示すサブユニットは電荷が０である。
図２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図２（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図２（Ｄ）に示すサブユニットは電荷が＋１となる。
図２（Ｅ）に、２個のＺｎを含むサブユニットを示す。図２（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図２（Ｅ）に示すサブユニットは電荷が−１となる。
ここでは、サブユニットのいくつかの集合体を１グループと呼び、複数のグループの集合体を１ユニットと呼ぶ。
ここで、これらのサブユニット同士が結合する規則について説明する。Ｉｎの上半分の３個のＯは下方向に３個の近接Ｉｎを有し、下半分の３個のＯは上方向に３個の近接Ｉｎを有する。Ｇａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。Ｚｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは上方向に３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が上半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
図３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。図３（Ｂ）に、３つのグループで構成されるユニットを示す。なお、図３（Ｃ）は、図３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図３（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図３（Ａ）において、Ｉｎ原子の上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図３（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎ原子と、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ原子とを示している。
図３（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎ原子が、４配位のＯが１個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に３個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に１個の４配位のＯがあるＺｎ２個からなるサブユニットと結合し、このサブユニットの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎ原子と結合している構成である。このグループを複数結合してユニットを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含むサブユニットは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図２（Ｅ）に示すように、２個のＺｎを含むサブユニットが挙げられる。例えば、Ｓｎを含むサブユニットが１個に対し、２個のＺｎを含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
また、Ｉｎは５配位および６配位のいずれもとることができるものとする。具体的には、図３（Ｂ）に示したユニットとすることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。なお、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶は、ｍの数が大きいと結晶性が向上するため、好ましい。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物、一元系金属の酸化物であるＩｎ−Ｏ系酸化物、Ｓｎ−Ｏ系酸化物、Ｚｎ−Ｏ系酸化物などを用いた場合も同様である。
例えば、図４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。
図４（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子が、４配位のＯが１個上半分にあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａ原子と結合し、そのＧａ原子の下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子と結合している構成である。このグループを複数結合してユニットを構成する。
図４（Ｂ）に３つのグループで構成されるユニットを示す。なお、図４（Ｃ）は、図４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含むサブユニットは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、図４（Ａ）に示したグループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なるグループを組み合わせたユニットも取りうる。
＜チャネルが酸化物半導体層に形成されるトランジスタについて＞
チャネルが酸化物半導体層に形成されるトランジスタについて図５（Ａ）〜（Ｄ）を参照して説明する。なお、図５（Ａ）〜（Ｄ）は、トランジスタの構造例を示す断面模式図である。
図５（Ａ）に示すトランジスタは、導電層６０１（ａ）と、絶縁層６０２（ａ）と、酸化物半導体層６０３（ａ）と、導電層６０５ａ（ａ）と、導電層６０５ｂ（ａ）と、絶縁層６０６（ａ）と、導電層６０８（ａ）と、を含んでいる。
導電層６０１（ａ）は、被素子形成層６００（ａ）の上に設けられている。
絶縁層６０２（ａ）は、導電層６０１（ａ）の上に設けられている。
酸化物半導体層６０３（ａ）は、絶縁層６０２（ａ）を介して導電層６０１（ａ）に重畳する。
導電層６０５ａ（ａ）及び導電層６０５ｂ（ａ）のそれぞれは、酸化物半導体層６０３（ａ）の上に設けられ、酸化物半導体層６０３（ａ）に電気的に接続されている。
絶縁層６０６（ａ）は、酸化物半導体層６０３（ａ）、導電層６０５ａ（ａ）、及び導電層６０５ｂ（ａ）の上に設けられている。
導電層６０８（ａ）は、絶縁層６０６（ａ）を介して酸化物半導体層６０３（ａ）に重畳する。
なお、必ずしも導電層６０１（ａ）及び導電層６０８（ａ）の一方を設けなくてもよい。また、導電層６０８（ａ）を設けない場合には、絶縁層６０６（ａ）を設けなくてもよい。
図５（Ｂ）に示すトランジスタは、導電層６０１（ｂ）と、絶縁層６０２（ｂ）と、酸化物半導体層６０３（ｂ）と、導電層６０５ａ（ｂ）と、導電層６０５ｂ（ｂ）と、絶縁層６０６（ｂ）と、導電層６０８（ｂ）と、を含んでいる。
導電層６０１（ｂ）は、被素子形成層６００（ｂ）の上に設けられている。
絶縁層６０２（ｂ）は、導電層６０１（ｂ）の上に設けられている。
導電層６０５ａ（ｂ）及び導電層６０５ｂ（ｂ）のそれぞれは、絶縁層６０２（ｂ）の一部の上に設けられている。
酸化物半導体層６０３（ｂ）は、導電層６０５ａ（ｂ）及び導電層６０５ｂ（ｂ）の上に設けられ、導電層６０５ａ（ｂ）及び導電層６０５ｂ（ｂ）に電気的に接続されている。また、酸化物半導体層６０３（ｂ）は、絶縁層６０２（ｂ）を介して導電層６０１（ｂ）に重畳する。
絶縁層６０６（ｂ）は、酸化物半導体層６０３（ｂ）、導電層６０５ａ（ｂ）、及び導電層６０５ｂ（ｂ）の上に設けられている。
導電層６０８（ｂ）は、絶縁層６０６（ｂ）を介して酸化物半導体層６０３（ｂ）に重畳する。
なお、必ずしも導電層６０１（ｂ）及び導電層６０８（ｂ）の一方を設けなくてもよい。導電層６０８（ｂ）を設けない場合には、絶縁層６０６（ｂ）を設けなくてもよい。
図５（Ｃ）に示すトランジスタは、導電層６０１（ｃ）と、絶縁層６０２（ｃ）と、酸化物半導体層６０３（ｃ）と、導電層６０５ａ（ｃ）と、導電層６０５ｂ（ｃ）と、を含んでいる。
酸化物半導体層６０３（ｃ）は、領域６０４ａ（ｃ）及び領域６０４ｂ（ｃ）を含んでいる。領域６０４ａ（ｃ）及び領域６０４ｂ（ｃ）は、互いに離間し、それぞれドーパントが添加された領域である。なお、領域６０４ａ（ｃ）及び領域６０４ｂ（ｃ）の間の領域がチャネル形成領域になる。酸化物半導体層６０３（ｃ）は、被素子形成層６００（ｃ）の上に設けられる。なお、必ずしも領域６０４ａ（ｃ）及び領域６０４ｂ（ｃ）を設けなくてもよい。
導電層６０５ａ（ｃ）及び導電層６０５ｂ（ｃ）は、酸化物半導体層６０３（ｃ）の上に設けられ、酸化物半導体層６０３（ｃ）に電気的に接続されている。また、導電層６０５ａ（ｃ）及び導電層６０５ｂ（ｃ）の側面は、テーパ状である。
また、導電層６０５ａ（ｃ）は、領域６０４ａ（ｃ）の一部に重畳するが、必ずしもこれに限定されない。導電層６０５ａ（ｃ）を領域６０４ａ（ｃ）の一部に重畳させることにより、導電層６０５ａ（ｃ）及び領域６０４ａ（ｃ）の間の抵抗値を小さくすることができる。また、導電層６０５ａ（ｃ）に重畳する酸化物半導体層６０３（ｃ）の領域の全てが領域６０４ａ（ｃ）でもよい。
また、導電層６０５ｂ（ｃ）は、領域６０４ｂ（ｃ）の一部に重畳するが、必ずしもこれに限定されない。導電層６０５ｂ（ｃ）を領域６０４ｂ（ｃ）の一部に重畳させることにより、導電層６０５ｂ（ｃ）及び領域６０４ｂ（ｃ）の間の抵抗を小さくすることができる。また、導電層６０５ｂ（ｃ）に重畳する酸化物半導体層６０３（ｃ）の領域の全てが領域６０４ｂ（ｃ）でもよい。
絶縁層６０２（ｃ）は、酸化物半導体層６０３（ｃ）、導電層６０５ａ（ｃ）、及び導電層６０５ｂ（ｃ）の上に設けられている。
導電層６０１（ｃ）は、絶縁層６０２（ｃ）を介して酸化物半導体層６０３（ｃ）に重畳する。絶縁層６０２（ｃ）を介して導電層６０１（ｃ）と重畳する酸化物半導体層６０３（ｃ）の領域がチャネル形成領域になる。
また、図５（Ｄ）に示すトランジスタは、導電層６０１（ｄ）と、絶縁層６０２（ｄ）と、酸化物半導体層６０３（ｄ）と、導電層６０５ａ（ｄ）と、導電層６０５ｂ（ｄ）と、を含んでいる。
導電層６０５ａ（ｄ）及び導電層６０５ｂ（ｄ）は、被素子形成層６００（ｄ）の上に設けられる。また、導電層６０５ａ（ｄ）及び導電層６０５ｂ（ｄ）の側面は、テーパ状である。
酸化物半導体層６０３（ｄ）は、領域６０４ａ（ｄ）及び領域６０４ｂ（ｄ）と、を含んでいる。領域６０４ａ（ｄ）及び領域６０４ｂ（ｄ）は、互いに離間し、それぞれドーパントが添加された領域である。また、領域６０４ａ（ｄ）及び領域６０４ｂ（ｄ）の間の領域がチャネル形成領域になる。酸化物半導体層６０３（ｄ）は、例えば導電層６０５ａ（ｄ）、導電層６０５ｂ（ｄ）、及び被素子形成層６００（ｄ）の上に設けられ、導電層６０５ａ（ｄ）及び導電層６０５ｂ（ｄ）に電気的に接続される。なお、必ずしも領域６０４ａ（ｄ）及び領域６０４ｂ（ｄ）を設けなくてもよい。
領域６０４ａ（ｄ）は、導電層６０５ａ（ｄ）に電気的に接続されている。
領域６０４ｂ（ｄ）は、導電層６０５ｂ（ｄ）に電気的に接続されている。
絶縁層６０２（ｄ）は、酸化物半導体層６０３（ｄ）の上に設けられている。
導電層６０１（ｄ）は、絶縁層６０２（ｄ）を介して酸化物半導体層６０３（ｄ）に重畳する。絶縁層６０２（ｄ）を介して導電層６０１（ｄ）と重畳する酸化物半導体層６０３（ｄ）の領域がチャネル形成領域になる。
さらに、図５（Ａ）乃至図５（Ｄ）に示す各構成要素について説明する。
被素子形成層６００（ａ）乃至被素子形成層６００（ｄ）としては、例えば絶縁層、又は絶縁表面を有する基板などを用いることができる。また、予め素子が形成された層を被素子形成層６００（ａ）乃至被素子形成層６００（ｄ）として用いることもできる。
導電層６０１（ａ）乃至導電層６０１（ｄ）のそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。
導電層６０１（ａ）乃至導電層６０１（ｄ）としては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層６０１（ａ）乃至導電層６０１（ｄ）の形成に適用可能な材料の層の積層により、導電層６０１（ａ）乃至導電層６０１（ｄ）を構成することもできる。
絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）のそれぞれは、トランジスタのゲート絶縁層としての機能を有する。
絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は酸化ランタン層を用いることができる。
また、絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）としては、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。例えば、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）が第１３族元素を含む場合に、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）に接する絶縁層として第１３族元素を含む絶縁層を用いることにより、該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。
第１３族元素及び酸素元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上の物質のことをいう。例えば、Ａｌ２Ｏｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、Ｇａ２Ｏｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、又はＧａｘＡｌ２−ｘＯ３＋α（ｘは０より大きく２より小さい値、αは０より大きく１より小さい値）で表記される材料を用いることもできる。
また、絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）に適用可能な材料の層の積層により絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）を構成することもできる。例えば、複数のＧａ２Ｏｘで表記される酸化ガリウムを含む層の積層により絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）を構成してもよい。また、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層及びＡｌ２Ｏｘで表記される酸化アルミニウムを含む絶縁層の積層により絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）を構成してもよい。
また、トランジスタのチャネル長を３０ｎｍとしたとき、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）の厚さを例えば５ｎｍ程度にしてもよい。このとき、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）がＣＡＡＣ−ＯＳ膜からなる酸化物半導体層であれば、トランジスタにおける短チャネル効果を抑制することができる。
領域６０４ａ（ｃ）、領域６０４ｂ（ｃ）、領域６０４ａ（ｄ）、及び領域６０４ｂ（ｄ）は、Ｎ型又はＰ型の導電型を付与するドーパントが添加され、トランジスタのソース又はドレインとしての機能を有する。ドーパントとしては、例えば元素周期表における１３族の元素（例えば硼素など）、元素周期表における１５族の元素（例えば窒素、リン、及び砒素の一つ又は複数）、及び希ガス元素（例えばヘリウム、アルゴン、及びキセノンの一つ又は複数）の一つ又は複数を用いることができる。なお、トランジスタのソースとしての機能を有する領域をソース領域ともいい、トランジスタのドレインとしての機能を有する領域をドレイン領域ともいう。領域６０４ａ（ｃ）、領域６０４ｂ（ｃ）、領域６０４ａ（ｄ）、及び領域６０４ｂ（ｄ）にドーパントを添加することにより導電層との接続抵抗を小さくすることができるため、トランジスタを微細化することができる。
導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）のそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。
導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）としては、例えばアルミニウム、マグネシウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。例えば、銅、マグネシウム、及びアルミニウムを含む合金材料の層により、導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）を構成することができる。また、導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）に適用可能な材料の層の積層により、導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）を構成することもできる。例えば、銅、マグネシウム、及びアルミニウムを含む合金材料の層と銅を含む層の積層により、導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）を構成することができる。
また、導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）としては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、又は酸化インジウム酸化亜鉛を用いることができる。なお、導電層６０５ａ（ａ）乃至導電層６０５ａ（ｄ）、及び導電層６０５ｂ（ａ）乃至導電層６０５ｂ（ｄ）に適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。
絶縁層６０６（ａ）及び絶縁層６０６（ｂ）としては、絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）に適用可能な材料の層を用いることができる。また、絶縁層６０６（ａ）及び絶縁層６０６（ｂ）に適用可能な材料の積層により、絶縁層６０６（ａ）及び絶縁層６０６（ｂ）を構成してもよい。例えば、酸化シリコン層、酸化アルミニウム層などにより絶縁層６０６（ａ）及び絶縁層６０６（ｂ）を構成してもよい。例えば、酸化アルミニウム層を用いることにより、酸化物半導体層６０３（ａ）及び酸化物半導体層６０３（ｂ）への不純物（水）の侵入抑制効果をより高めることができ、また、酸化物半導体層６０３（ａ）及び酸化物半導体層６０３（ｂ）中の酸素の脱離抑制効果を高めることができる。
導電層６０８（ａ）及び導電層６０８（ｂ）のそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタが導電層６０１（ａ）及び導電層６０８（ａ）の両方、又は導電層６０１（ｂ）及び導電層６０８（ｂ）の両方を含む構造である場合、導電層６０１（ａ）及び導電層６０８（ａ）の一方、又は導電層６０１（ｂ）及び導電層６０８（ｂ）の一方を、バックゲート、バックゲート電極、又はバックゲート配線ともいう。ゲートとしての機能を有する導電層を、チャネル形成層を介して複数設けることにより、トランジスタの閾値電圧を制御しやすくすることができる。
導電層６０８（ａ）及び導電層６０８（ｂ）としては、例えば導電層６０１（ａ）乃至導電層６０１（ｄ）に適用可能な材料の層を用いることができる。また、導電層６０８（ａ）及び導電層６０８（ｂ）に適用可能な材料の層の積層により導電層６０８（ａ）及び導電層６０８（ｂ）を構成してもよい。
また、絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）に適用可能な材料の積層によりチャネル保護層としての機能を有する絶縁層を構成してもよい。
また、被素子形成層６００（ａ）乃至被素子形成層６００（ｄ）の上に下地層を形成し、該下地層の上にトランジスタを形成してもよい。このとき、下地層としては、例えば絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）に適用可能な材料の層を用いることができる。また、絶縁層６０２（ａ）乃至絶縁層６０２（ｄ）に適用可能な材料の積層により下地層を構成してもよい。例えば、酸化アルミニウム層及び酸化シリコン層の積層により下地層を構成することにより、下地層に含まれる酸素が酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）を介して脱離するのを抑制することができる。
また、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）に接する絶縁層中の酸素を過剰にすることにより、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）に供給されやすくなる。よって、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）中、又は当該絶縁層と酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）の界面における酸素欠陥を低減することができるため、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）のキャリア濃度をより低減することができる。また、これに限定されず、製造過程により酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）に含まれる酸素を過剰にした場合であっても、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）に接する上記絶縁層により、酸化物半導体層６０３（ａ）乃至酸化物半導体層６０３（ｄ）からの酸素の脱離を抑制することができる。
次いで、チャネルが酸化物半導体層に形成されるトランジスタの電界効果移動度の理論値について、図６及び図７を参照して説明する。なお、ここでは、Ｌｅｖｉｎｓｏｎモデルを用いて、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に算出している。酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。そして、移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥がある。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、以下の様に表現できる。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である。
また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、以下の様に表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎはチャネルのキャリア面密度、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の酸化物半導体層であれば、チャネルの厚さは酸化物半導体層の厚さと同一として差し支えない。
また、線形領域におけるドレイン電流Ｉｄは、以下の様に表現できる。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。また、Ｖｄはドレイン電圧である。
さらに、上式の両辺をＶｇで割り、更に両辺の対数を取ると、以下の様になる。
数４の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。
欠陥密度は酸化物半導体の成膜時の基板温度に依存する。図６は基板加熱温度と欠陥密度の関係を示す。酸化物半導体としては、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のものを用いた。基板加熱温度が高いものは室温で成膜したものよりも欠陥密度が低下することが示される。
このようにして求めた欠陥密度等をもとに数１および数２よりμ０＝８０ｃｍ２／Ｖｓが導出される。欠陥の多い酸化物半導体（Ｎ＝１．５×１０１２／ｃｍ２程度）では、移動度は１０ｃｍ２／Ｖｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い理想的な酸化物半導体の移動度は８０ｃｍ２／Ｖｓとなる。
ただし、酸化物半導体層内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からｘだけ離れた場所における移動度μ１は、以下の様に表される。
ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂおよびｌは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝２．３８×１０７ｃｍ／ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と数５の第２項が増加するため、移動度μ１は低下することがわかる。
酸化物半導体層内部に欠陥が無い理想的なトランジスタの移動度μ２を計算した結果を図７に示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、３．１５電子ボルト、４．６電子ボルト、１５、３０ｎｍとした。さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。また、ゲート絶縁層の厚さは３０ｎｍ、比誘電率は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
図７で示されるように、ゲート電圧１Ｖ強で移動度５０ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下することが分かった。
＜半導体装置の具体例＞
図８（Ａ）、（Ｂ）は、本発明の一態様に係る半導体装置の具体例を示す図である。具体的には、図８（Ａ）、（Ｂ）に示す半導体装置は、パルス幅変調方式によって制御されるＤＣＤＣコンバータである。
図８（Ａ）に示すＤＣＤＣコンバータは、電力変換部１と、出力検出部２と、制御回路部４とを有する。なお、電力変換部１及び出力検出部２の構成は、図１０を参照して説明したＤＣＤＣコンバータが有する電力変換部１及び出力検出部２の構成と同様である。よって、ここでは、上述の説明を援用することとする。
制御回路部４は、半導体装置１００と、パルス幅変調器３２と、スイッチ駆動回路３３と、参照電圧発生器３４とを有する。なお、半導体装置１００、並びにパルス幅変調器３２、スイッチ駆動回路３３、及び参照電圧発生器３４の構成は、図１（Ａ）を参照して説明した半導体装置１００、並びに図１０を参照して説明したパルス幅変調器３２、スイッチ駆動回路３３、及び参照電圧発生器３４の構成と同様である。よって、ここでは、上述の説明を援用することとする。
なお、トランスコンダクタンスアンプ１０１の反転入力端子（−）は抵抗２１の他端及び抵抗２２の一端に電気的に接続され、非反転入力端子（＋）は参照電圧（Ｖｒｅｆ）を供給する配線に電気的に接続されている。また、トランスコンダクタンスアンプ１０１の出力端子、及びトランジスタ１０２のソース及びドレインの一方は、比較器３２１の非反転入力端子（＋）に電気的に接続されている。
図８（Ａ）に示すＤＣＤＣコンバータは、パルス幅変調方式を利用したフィードバック制御によって制御されるＤＣＤＣコンバータ（いわゆるパルス幅変調方式によって制御される降圧型ＤＣＤＣコンバータ）である。そして、当該ＤＣＤＣコンバータは、図１（Ａ）に示す半導体装置１００を有する。これにより、図８（Ａ）に示すＤＣＤＣコンバータにおいては、トランスコンダクタンスアンプ１０１などをスタンバイ状態から復帰する際に早期に直流電圧（Ｖｏｕｔ）を固定することが可能となる。
また、図８（Ａ）に示すＤＣＤＣコンバータが有するスイッチ１１として、チャネルが酸化物半導体層に形成されるトランジスタを適用することは好ましい。当該トランジスタがオフ状態となっている際に生じる電流を低減することが出来ると共に、当該トランジスタと、図８（Ａ）に示すトランジスタ１０２とを同一工程において作製することができる（製造工程数を低減することができる）からである。
なお、図８（Ａ）においては、図１（Ａ）に示す半導体装置１００を有するＤＣＤＣコンバータの具体例について例示したが、図１（Ｂ）に示す半導体装置１５０を半導体装置１００と置換することも可能である。
また、図８（Ａ）においては、降圧型ＤＣＤＣコンバータの具体例について例示したが、本発明の一態様に係る半導体装置は、降圧型ＤＣＤＣコンバータに限定されない。例えば、当該半導体装置として、昇圧型、昇降圧型、反転型、ｃｕｋ型、ＳＥＰＩＣ型、又はフライバック型のＤＣＤＣコンバータを適用することも可能である。
一例として、昇圧型ＤＣＤＣコンバータの具体例を図８（Ｂ）に示す。
図８（Ｂ）に示すＤＣＤＣコンバータは、電力変換部５と、出力検出部２と、制御回路部４とを有する。なお、出力検出部２及び制御回路部４の構成は、図１０を参照して説明したＤＣＤＣコンバータが有する出力検出部２及び図８（Ａ）を参照して説明した制御回路部４の構成と同様である。よって、ここでは、上述の説明を援用することとする。
電力変換部５は、スイッチ５１と、ダイオード５２と、インダクタ５３と、キャパシタ５４とを有する。なお、インダクタ５３の一端は、直流電圧（Ｖｉｎ）が入力される端子に電気的に接続されている。スイッチ５１の一方の端子は接地電位が入力される端子に電気的に接続され、他方の端子はインダクタ５３の他端に電気的に接続されている。また、ダイオード５２のアノードはインダクタ５３の他端及びスイッチ５１の他方の端子に電気的に接続され、カソードは直流電圧（Ｖｏｕｔ）を出力する端子に電気的に接続されている。また、キャパシタ５４の一方の電極は直流電圧（Ｖｏｕｔ）を出力する端子に電気的に接続され、他方の電極は接地電位が入力される端子に電気的に接続されている。
図８（Ｂ）に示すＤＣＤＣコンバータは、パルス幅変調方式を利用したフィードバック制御によって制御されるＤＣＤＣコンバータ（いわゆるパルス幅変調方式によって制御される昇圧型ＤＣＤＣコンバータ）である。そして、図８（Ｂ）に示すＤＣＤＣコンバータは、図８（Ａ）に示すＤＣＤＣコンバータと同様に、トランスコンダクタンスアンプ１０１などをスタンバイ状態から復帰する際に早期に直流電圧（Ｖｏｕｔ）を固定することが可能である。
図９（Ａ）、（Ｂ）は、上述の半導体装置を有する電子機器の実施例を示す図である。
図９（Ａ）は、照明装置を示す図である。図９（Ａ）に示す照明装置は、筐体１００１と、照明部１００３とを有している。そして、筐体１００１内には上述の半導体装置が設けられている。当該半導体装置を設けることによって、照明装置をスタンバイ状態から復帰する際に生じる動作遅延を抑制することが可能となる。
図９（Ｂ）は、表示装置を示す図である。図９（Ｂ）に示す表示装置は、筐体２００１と、筐体２００１に組み込まれた表示部２００３と、筐体２００１を支持するスタンド２００５とを有する。そして、筐体２００１内には上述の半導体装置が設けられている。当該半導体装置を設けることによって、表示装置がスタンバイ状態から復帰する際に生じる動作遅延を抑制することが可能となる。
１ 電力変換部
２ 出力検出部
３ 制御回路部
４ 制御回路部
５ 電力変換部
１１ スイッチ
１２ ダイオード
１３ インダクタ
１４ キャパシタ
２１ 抵抗
２２ 抵抗
３１ 誤差増幅器
３２ パルス幅変調器
３３ スイッチ駆動回路
３４ 参照電圧発生器
５１ スイッチ
５２ ダイオード
５３ インダクタ
５４ キャパシタ
１００ 半導体装置
１０１ トランスコンダクタンスアンプ
１０２ トランジスタ
１０３ キャパシタ
１５０ 半導体装置
３１１ トランスコンダクタンスアンプ
３１２ キャパシタ
３２１ 比較器
３２２ 三角波発振器
６００（ａ） 被素子形成層
６００（ｂ） 被素子形成層
６００（ｃ） 被素子形成層
６００（ｄ） 被素子形成層
６０１（ａ） 導電層
６０１（ｂ） 導電層
６０１（ｃ） 導電層
６０１（ｄ） 導電層
６０２（ａ） 絶縁層
６０２（ｂ） 絶縁層
６０２（ｃ） 絶縁層
６０２（ｄ） 絶縁層
６０３（ａ） 酸化物半導体層
６０３（ｂ） 酸化物半導体層
６０３（ｃ） 酸化物半導体層
６０３（ｄ） 酸化物半導体層
６０４ａ（ｃ） 領域
６０４ｂ（ｃ） 領域
６０４ａ（ｄ） 領域
６０４ｂ（ｄ） 領域
６０５ａ（ａ） 導電層
６０５ｂ（ａ） 導電層
６０５ａ（ｂ） 導電層
６０５ｂ（ｂ） 導電層
６０５ａ（ｃ） 導電層
６０５ｂ（ｃ） 導電層
６０５ａ（ｄ） 導電層
６０５ｂ（ｄ） 導電層
６０６（ａ） 絶縁層
６０６（ｂ） 絶縁層
６０８（ａ） 導電層
６０８（ｂ） 導電層
１００１ 筐体
１００３ 照明部
２００１ 筐体
２００３ 表示部
２００５ スタンド

Claims (6)

  1. 第１の信号と第２の信号の誤差を増幅し、誤差信号として出力する半導体装置であって、
    第１の入力端子が前記第１の信号を供給する配線と電気的に接続され、第２の入力端子が前記第２の信号を供給する配線と電気的に接続されたトランスコンダクタンスアンプと、
    ゲートが第３の信号を供給する配線と電気的に接続され、ソースまたはドレインの一方が前記トランスコンダクタンスアンプの出力端子と電気的に接続されたトランジスタと、
    一方の電極が前記トランジスタのソースまたはドレインの他方と電気的に接続され、他方の電極が固定電位を供給する配線と電気的に接続されたキャパシタと、を有し、
    前記トランジスタは、チャネル形成領域を含む酸化物半導体層を有し、
    前記トランスコンダクタンスアンプの出力端子、及び前記トランジスタのソースまたはドレインの一方が電気的に接続されたノードの電位を前記誤差信号として出力し、
    前記誤差信号は、前記トランスコンダクタンスアンプの出力電流によって前記キャパシタが充放電されることにより生成されることを特徴とする半導体装置。
  2. 第１の信号と第２の信号の誤差を増幅し、誤差信号として出力する半導体装置であって、
    第１の入力端子が前記第１の信号を供給する配線と電気的に接続され、第２の入力端子が前記第２の信号を供給する配線と電気的に接続されたトランスコンダクタンスアンプと、
    ゲートが第３の信号を供給する配線と電気的に接続され、ソースまたはドレインの一方が前記トランスコンダクタンスアンプの出力端子と電気的に接続されたトランジスタと、
    一方の電極が前記トランジスタのソースまたはドレインの他方と電気的に接続され、他方の電極が固定電位を供給する配線と電気的に接続されたキャパシタと、を有し、
    前記トランジスタは、チャネル形成領域を含む酸化物半導体層を有し、
    前記トランジスタのソースまたはドレインの他方、及び前記キャパシタの一方の電極が電気的に接続されたノードの電位を前記誤差信号として出力し、
    前記誤差信号は、前記トランスコンダクタンスアンプの出力電流によって前記キャパシタが充放電されることにより生成されることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記酸化物半導体層は、高純度化されたものであることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記酸化物半導体層は、ＣＡＡＣを有することを特徴とする半導体装置。
  5. 電力変換部と、出力検出部と、制御回路と、を有するＤＣＤＣコンバータであって、
    前記電力変換部は、スイッチを有し、
    前記制御回路は、半導体装置と、パルス幅変調器と、を有し、
    前記半導体装置は、請求項１乃至請求項４のいずれか一項に記載の半導体装置であり、
    前記電力変換部が出力する電圧は、前記出力検出部において抵抗分圧され、
    前記トランスコンダクタンスアンプの第１の入力端子には、前記抵抗分圧された前記電圧が前記第１の信号として入力され、
    前記トランスコンダクタンスアンプの第２の入力端子には、参照電圧が前記第２の信号として入力され、
    前記パルス幅変調器は、前記トランスコンダクタンスアンプが出力する前記誤差信号と三角波との比較を基にして２値の信号を出力し、
    前記スイッチのスイッチングは、前記２値の信号に応じて制御されることを特徴とするＤＣＤＣコンバータ。
  6. 請求項５において、
    前記スイッチは、チャネル形成領域を含む酸化物半導体層を有するトランジスタであることを特徴とするＤＣＤＣコンバータ。
JP2012099396A 2011-04-29 2012-04-25 半導体装置及びｄｃｄｃコンバータ Expired - Fee Related JP5889708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012099396A JP5889708B2 (ja) 2011-04-29 2012-04-25 半導体装置及びｄｃｄｃコンバータ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011102549 2011-04-29
JP2011102549 2011-04-29
JP2012099396A JP5889708B2 (ja) 2011-04-29 2012-04-25 半導体装置及びｄｃｄｃコンバータ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016027700A Division JP6240693B2 (ja) 2011-04-29 2016-02-17 Ｄｃｄｃコンバータ

Publications (3)

Publication Number Publication Date
JP2012239166A JP2012239166A (ja) 2012-12-06
JP2012239166A5 JP2012239166A5 (ja) 2015-05-07
JP5889708B2 true JP5889708B2 (ja) 2016-03-22

Family

ID=47067441

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012099396A Expired - Fee Related JP5889708B2 (ja) 2011-04-29 2012-04-25 半導体装置及びｄｃｄｃコンバータ
JP2016027700A Expired - Fee Related JP6240693B2 (ja) 2011-04-29 2016-02-17 Ｄｃｄｃコンバータ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016027700A Expired - Fee Related JP6240693B2 (ja) 2011-04-29 2016-02-17 Ｄｃｄｃコンバータ

Country Status (2)

Country Link
US (1) US9614094B2 (ja)
JP (2) JP5889708B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6227890B2 (ja) 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
TWI677193B (zh) 2013-03-15 2019-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6462404B2 (ja) 2014-02-28 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、半導体装置、及び電子機器
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10453404B2 (en) 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
KR20180090731A (ko) 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
CN110249377A (zh) 2017-02-16 2019-09-17 株式会社半导体能源研究所 半导体装置、显示面板、显示装置、输入输出装置及数据处理装置
US10944396B2 (en) 2017-03-03 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the semiconductor device
DE102018115295A1 (de) * 2018-06-26 2020-01-02 Valeo Siemens Eautomotive Germany Gmbh Steuerungseinrichtung sowie Verfahren zum Entladen eines Zwischenkreiskondensators, Stromrichter und Fahrzeug
CN112994631A (zh) * 2019-12-02 2021-06-18 华润微集成电路(无锡)有限公司 D类功放自适应半波调制控制的电路结构

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08340669A (ja) * 1995-06-09 1996-12-24 Hitachi Ltd スイッチングレギュレータ回路およびこれを実装した半導体集積回路装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5736879A (en) * 1996-02-02 1998-04-07 Siliconix Incorporated Closed-loop frequency-to-current converter with integrable capacitances
JP3802678B2 (ja) * 1998-05-27 2006-07-26 富士電機デバイステクノロジー株式会社 降圧チョッパ形直流−直流変換装置の制御方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6127816A (en) 1999-08-04 2000-10-03 Hewlett-Packard Company Multiple frequency switching power supply and methods to operate a switching power supply
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001282372A (ja) 2000-03-31 2001-10-12 Seiko Instruments Inc レギュレータ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4508452B2 (ja) 2001-03-29 2010-07-21 三洋電機株式会社 撮像素子用集積回路
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7084700B2 (en) 2003-04-17 2006-08-01 Fujitsu Limited Differential voltage amplifier circuit
TWI241764B (en) 2003-04-17 2005-10-11 Fujitsu Ltd Differential voltage amplifier circuit
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4487703B2 (ja) 2004-09-21 2010-06-23 富士電機システムズ株式会社 スイッチング電源
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
DE102005015992B4 (de) * 2005-04-07 2011-09-15 Texas Instruments Deutschland Gmbh DC-DC-Wandler
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7304464B2 (en) * 2006-03-15 2007-12-04 Micrel, Inc. Switching voltage regulator with low current trickle mode
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP2008109610A (ja) 2006-09-28 2008-05-08 Seiko Epson Corp 無線通信装置および増幅器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8749213B2 (en) * 2009-06-09 2014-06-10 Silergy Technology Mixed mode control for switching regulator with fast transient responses
KR20120071398A (ko) 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device

Also Published As

Publication number Publication date
JP2016149771A (ja) 2016-08-18
US9614094B2 (en) 2017-04-04
US20120274401A1 (en) 2012-11-01
JP6240693B2 (ja) 2017-11-29
JP2012239166A (ja) 2012-12-06

Similar Documents

Publication Publication Date Title
JP6240693B2 (ja) Ｄｃｄｃコンバータ
JP6498641B2 (ja) 半導体装置
JP6109490B2 (ja) 半導体集積回路
US9231475B2 (en) DC-DC converter, semiconductor device, and electronic device
JP5975907B2 (ja) 半導体装置
JP2019092214A (ja) 半導体装置
JP6200156B2 (ja) 電源回路、及びその駆動方法
WO2011145707A1 (en) Semiconductor device and display device
WO2011145706A1 (en) Semiconductor device and display device
JP5938263B2 (ja) 半導体回路
JP6218904B2 (ja) 半導体素子
JP6678797B2 (ja) アナログ演算回路
JP6049962B2 (ja) 記憶装置
JP6356525B2 (ja) 半導体装置
WO2012153473A1 (en) Semiconductor device
US20230353110A1 (en) Semiconductor device, amplifier, and electronic device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160217

R150 Certificate of patent or registration of utility model

Ref document number: 5889708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees