JP5829089B2 - スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 - Google Patents
スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 Download PDFInfo
- Publication number
- JP5829089B2 JP5829089B2 JP2011213323A JP2011213323A JP5829089B2 JP 5829089 B2 JP5829089 B2 JP 5829089B2 JP 2011213323 A JP2011213323 A JP 2011213323A JP 2011213323 A JP2011213323 A JP 2011213323A JP 5829089 B2 JP5829089 B2 JP 5829089B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- pulse width
- error
- minimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この場合、不感帯を防止できる。
このスイッチング電源2によれば、負荷が重いときには、VL1<VERR<VH1の領域で動作するため、第1パルス信号S1のデューティ比が調節され、第1周波数f1でスイッチングトランジスタM1が駆動される。
VL2=τMIN1×ICH2/Ca2
図5は、第1の変形例に係るスイッチング電源2aの構成を示す回路図である。スイッチング電源2aは、ピーク電流モードの制御回路100aを備える。
SRフリップフロップ19のセット端子には、セットパルスSSETが入力され、リセット端子には、第1オシレータ12aからのリセットパルスSRESETが入力され、SRフリップフロップ19の出力端子からは、パルス幅変調されたパルス信号S1’が出力される。
図6は、第2の変形例に係るスイッチング電源2bの構成を示す回路図である。スイッチング電源2bは降圧型のスイッチングレギュレータであり、制御回路100bは、図1と同様に、電圧モードで構成される。出力回路102bは、インダクタL2、整流用ダイオードD2、出力キャパシタC1を含み、降圧型スイッチングレギュレータのトポロジーを有する。なお整流用ダイオードD2に代えて、同期整流用トランジスタを用いてもよい。
図7は、第3の変形例に係るスイッチング電源2cの構成を示す回路図である。スイッチング電源2cは昇降圧型のスイッチングレギュレータであり、制御回路100cは、図1、図6と同様に電圧モードで構成される。
出力回路102cは、昇降圧スイッチングレギュレータのトポロジーを有する。スイッチングトランジスタM1およびM2は制御回路100cに内蔵されてもよい。
第1周期信号VOSC1の周波数f1が、第2周期信号VOSC2の周波数f2のK倍(Kは2以上の整数)であるとき、第1最小パルス幅信号S3は、第2周期信号VOSC2の1周期に、K個のパルスを含む。これまでの実施の形態および変形例においては、K個のパルスのパルス幅は等しく第1最小パルス幅τMIN1に設定されていた。
これに対して第4の変形例では、第1パルス変調器は、第1パルス信号に含まれる各パルスのパルス幅を、パルスごとに規定された最小値を下限としてクランプする。第4の変形例は、上述のいずれの実施の形態および変形例とも組み合わせが可能である。
たとえば、K個のパルスのうち、(1+j×N)番目のパルスのパルス幅を長くし、残りのパルス幅を第1最小パルス幅としてもよい。あるいは、先頭のパルスから順に、パルス幅が短くなるようにしてもよい。
この場合でも、すべてのパルス幅を等しくした場合に比べて、軽負荷時のスイッチング回数を減らすことができ、効率を改善できる。
Claims (20)
- スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御回路であって、
前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、
第1周波数の第1周期信号を生成する第1オシレータと、
スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成する第2オシレータと、
前記誤差信号に応じた信号と前記第1周期信号にもとづいて、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号のパルス幅を所定の第1最小パルス幅を下限としてクランプする第1パルス変調器と、
前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成する第2パルス変調器と、
前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成する合成部と、
前記駆動パルス信号に応じて前記スイッチング素子を駆動するドライバと、
を備え、
前記第1パルス変調器は、前記誤差信号が低下するに従い、前記第1パルス信号のパルス幅を短くし、前記誤差信号があるしきい値レベルより小さくなると前記第1最小パルス幅を下限としてクランプし、
前記第2パルス変調器は、前記第1パルス信号のパルス幅がクランプされた状態において、前記誤差信号が低下するに従い、前記第2パルス信号のパルス幅を短し、
前記第1周期信号は、第1下限レベルと、前記第1下限レベルより高い第1上限レベルの間で変化するスロープ部分を有し、
前記第2周期信号は、前記第1下限レベルより低い第2下限レベルと、前記第2下限レベルより高い第2上限レベルの間で変化し、
前記第1パルス変調器は、前記誤差信号を前記第1周期信号と比較することにより、前記第1パルス信号を生成し、
前記第2パルス変調器は、前記誤差信号を前記第2周期信号と比較することにより、前記第2パルス信号を生成し、
前記第1オシレータは、
第1キャパシタと、
前記第1キャパシタの電圧が前記第1上限レベルに達すると放電を開始し、前記第1キャパシタの電圧が前記第1下限レベルに達すると充電を開始する第1充放電回路と、
を含み、前記第1キャパシタの電圧を、前記第1周期信号として出力するとともに、前記充放電回路の充電状態と放電状態の切りかえに応じてレベルが遷移する同期クロックを出力し、
前記第2オシレータは、
第2キャパシタと、
前記同期クロックを分周する分周器と、
分周された前記同期クロックと同期して、前記第2キャパシタの充放電を行う第2充放電回路と、
を含み、前記第2キャパシタの電圧を前記第2周期信号として出力することを特徴とする制御回路。 - 前記第2上限レベルは、前記第1下限レベルより高く設定されることを特徴とする請求項1に記載の制御回路。
- 前記第2オシレータは、前記第1パルス信号の前記第1最小パルス幅の区間においてスロープを有し、それ以外の区間で平坦な前記第2周期信号を生成することを特徴とする請求項1または2に記載の制御回路。
- スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御回路であって、
前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、
第1周波数の第1周期信号を生成する第1オシレータと、
スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成する第2オシレータと、
前記誤差信号に応じた信号と前記第1周期信号にもとづいて、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号のパルス幅を所定の第1最小パルス幅を下限としてクランプする第1パルス変調器と、
前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成する第2パルス変調器と、
前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成する合成部と、
前記駆動パルス信号に応じて前記スイッチング素子を駆動するドライバと、
を備え、
前記第2オシレータは、前記第1パルス信号の前記第1最小パルス幅の区間においてスロープを有し、それ以外の区間で平坦な前記第2周期信号を生成することを特徴とする制御回路。 - 前記第1パルス変調器は、
前記スイッチング電源のインダクタに流れる電流に応じた電流検出信号を、前記誤差信号と比較し、セットパルスを生成するコンパレータと、
そのセット端子に前記セットパルスが入力され、そのリセット端子に前記第1周期信号が入力され、前記第1パルス信号を出力するSRフリップフロップと、
を含み、前記SRフリップフロップから出力される前記第1パルス信号のパルス幅をクランプすることを特徴とする請求項1に記載の制御回路。 - 前記第1パルス変調器は、
前記誤差信号を前記第1周期信号と比較して前記第1パルス信号を生成する第1コンパレータを含み、前記第1コンパレータから出力される前記第1パルス信号のパルス幅をクランプすることを特徴とする請求項1または2に記載の制御回路。 - 前記第1パルス変調器は、
前記第1周波数を有し、かつ前記第1最小パルス幅を有する第1最小パルス幅信号を生成する第1最小パルス幅信号生成部と、
クランプ対象の前記第1パルス信号と前記第1最小パルス幅信号を論理演算することにより、前記第1パルス信号のパルス幅を第1最小パルス幅を下限としてクランプする論理ゲートと、
をさらに含むことを特徴とする請求項5または6に記載の制御回路。 - スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御回路であって、
前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、
第1周波数の第1周期信号を生成する第1オシレータと、
スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成する第2オシレータと、
前記誤差信号に応じた信号と前記第1周期信号にもとづいて、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号に含まれる各パルスのパルス幅を、パルスごとに規定された最小値を下限としてクランプする第1パルス変調器と、
前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成する第2パルス変調器と、
前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成する合成部と、
前記駆動パルス信号に応じて前記スイッチング素子を駆動するドライバと、
を備えることを特徴とする制御回路。 - 前記第1パルス変調器は、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、いくつかを所定の第1最小パルス幅を下限としてクランプし、残りのパルスのパルス幅を、前記第1最小パルス幅より長いパルス幅を下限としてクランプすることを特徴とする請求項8に記載の制御回路。
- 前記第1パルス変調器は、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、少なくとも先頭のパルスを、前記第1最小パルス幅より長い所定値を下限としてクランプすることを特徴とする請求項9に記載の制御回路。
- 前記第1パルス変調器は、
前記スイッチング電源のインダクタに流れる電流に応じた電流検出信号を、前記誤差信号と比較し、セットパルスを生成するコンパレータと、
そのセット端子に前記セットパルスが入力され、そのリセット端子に前記第1周期信号が入力され、前記第1パルス信号を生成するSRフリップフロップと、
を含むことを特徴とする請求項8から10のいずれかに記載の制御回路。 - 前記第1パルス変調器は、
前記誤差信号を前記第1周期信号と比較して前記第1パルス信号を生成する第1コンパレータを含むことを特徴とする請求項8から10のいずれかに記載の制御回路。 - 前記第1パルス変調器は、
前記第1周波数を有する第1最小パルス幅信号を生成する第1最小パルス幅信号生成部と、
前記第1パルス信号と前記第1最小パルス幅信号を論理演算することにより、前記第1パルス信号のパルス幅をクランプする論理ゲートと、
をさらに含み、
前記第1最小パルス幅信号は、前記第2周期信号の1周期に複数のパルスを含み、複数パルスのうちいくつかのパルス幅は、第1最小パルス幅よりも長く、残りのパルス幅は第1最小パルス幅であることを特徴とする請求項11または12に記載の制御回路。 - 前記合成部は、前記第1パルス信号と前記第2パルス信号を合成して得られる信号に、さらに前記第1最小パルス幅より短い第2最小パルス幅を有する第3パルス信号を合成することにより、前記駆動パルス信号を生成することを特徴とする請求項1から7、9のいずれかに記載の制御回路。
- スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御回路であって、
前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、
第1周波数の第1周期信号を生成する第1オシレータと、
スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成する第2オシレータと、
前記誤差信号に応じた信号と前記第1周期信号にもとづいて、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号のパルス幅を所定の第1最小パルス幅を下限としてクランプする第1パルス変調器と、
前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成する第2パルス変調器と、
前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成する合成部と、
前記駆動パルス信号に応じて前記スイッチング素子を駆動するドライバと、
を備え、
前記合成部は、前記第1パルス信号と前記第2パルス信号を合成して得られる信号に、さらに前記第1最小パルス幅より短い第2最小パルス幅を有する第3パルス信号を合成することにより、前記駆動パルス信号を生成することを特徴とする制御回路。 - スイッチングトランジスタと、
前記スイッチングトランジスタと接続されたインダクタンス素子と、出力キャパシタと、整流素子と、を有する出力回路と、
前記スイッチングトランジスタを駆動する請求項1から15のいずれかに記載の制御回路と、
を備えることを特徴とするスイッチング電源。 - 請求項16に記載のスイッチング電源を備えることを特徴とする電子機器。
- スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御方法であって、
前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成するステップと、
第1周波数の第1周期信号を生成するステップと、
スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成するステップと、
前記誤差信号に応じた信号および前記第1周期信号にもとづき、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号に含まれる各パルスのパルス幅を、パルスごとに規定された最小値を下限としてクランプするステップと、
前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成するステップと、
前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成するステップと、
前記駆動パルス信号に応じて前記スイッチング素子を駆動するステップと、
を備えることを特徴とする制御方法。 - 前記クランプするステップは、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、いくつかを所定の第1最小パルス幅を下限としてクランプし、残りのパルスのパルス幅を、前記第1最小パルス幅より長いパルス幅を下限としてクランプすることを特徴とする請求項18に記載の制御方法。
- 前記クランプするステップは、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、少なくとも先頭のパルスを、前記第1最小パルス幅より長い所定値を下限としてクランプすることを特徴とする請求項19に記載の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011213323A JP5829089B2 (ja) | 2010-11-24 | 2011-09-28 | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 |
US13/298,695 US8716995B2 (en) | 2010-11-24 | 2011-11-17 | Control circuit for switching power supply |
CN201110462304.6A CN102594123B (zh) | 2010-11-24 | 2011-11-24 | 开关电源的控制电路、控制方法及开关电源、电子设备 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261638 | 2010-11-24 | ||
JP2010261638 | 2010-11-24 | ||
JP2011122622 | 2011-05-31 | ||
JP2011122622 | 2011-05-31 | ||
JP2011213323A JP5829089B2 (ja) | 2010-11-24 | 2011-09-28 | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013013300A JP2013013300A (ja) | 2013-01-17 |
JP5829089B2 true JP5829089B2 (ja) | 2015-12-09 |
Family
ID=47686654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011213323A Active JP5829089B2 (ja) | 2010-11-24 | 2011-09-28 | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5829089B2 (ja) |
-
2011
- 2011-09-28 JP JP2011213323A patent/JP5829089B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013013300A (ja) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5785814B2 (ja) | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 | |
KR101243595B1 (ko) | 다출력 전원 장치 | |
KR100713797B1 (ko) | 승강압형 dc-dc 컨버터 | |
JP4857888B2 (ja) | 多出力型dc/dcコンバータ | |
JP5214221B2 (ja) | チャージポンプ回路ならびにその制御回路および制御方法 | |
US8716995B2 (en) | Control circuit for switching power supply | |
JP5852380B2 (ja) | Dc/dcコンバータ | |
JP4857925B2 (ja) | 多出力型dc/dcコンバータ | |
JP2012100376A (ja) | スイッチング電源装置 | |
JP2007174744A (ja) | チャージポンプ回路及び電源装置 | |
WO2006046372A1 (ja) | スイッチングレギュレータ制御回路、それを用いたスイッチングレギュレータ、およびスイッチング信号生成装置 | |
TWI540818B (zh) | 控制電路、直流轉直流(dcdc)轉換器及驅動方法 | |
JP5214220B2 (ja) | パルス変調器およびそれを利用したチャージポンプ回路、スイッチングレギュレータならびにそれらの制御回路 | |
JP2004096816A (ja) | 多出力dc−dcコンバータ | |
JP2014113011A (ja) | スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器 | |
JP2009124824A (ja) | チャージポンプ回路ならびにその制御回路、制御方法 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
JP2012115039A (ja) | スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器 | |
JP2011229214A (ja) | 制御回路及びスイッチング電源の制御方法 | |
JP5829089B2 (ja) | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 | |
JP3560597B2 (ja) | 多出力dc−dcコンバータ | |
JP6863789B2 (ja) | スイッチングレギュレータ | |
JP2011205743A (ja) | リップルコンバータ | |
JP2006345611A (ja) | チャージポンプ回路 | |
JP7339859B2 (ja) | スイッチング制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5829089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |