JP5785751B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5785751B2
JP5785751B2 JP2011065191A JP2011065191A JP5785751B2 JP 5785751 B2 JP5785751 B2 JP 5785751B2 JP 2011065191 A JP2011065191 A JP 2011065191A JP 2011065191 A JP2011065191 A JP 2011065191A JP 5785751 B2 JP5785751 B2 JP 5785751B2
Authority
JP
Japan
Prior art keywords
transistor
electrically connected
semiconductor device
terminal
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011065191A
Other languages
English (en)
Other versions
JP2011233222A5 (ja
JP2011233222A (ja
Inventor
齋藤　利彦
利彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011065191A priority Critical patent/JP5785751B2/ja
Publication of JP2011233222A publication Critical patent/JP2011233222A/ja
Publication of JP2011233222A5 publication Critical patent/JP2011233222A5/ja
Application granted granted Critical
Publication of JP5785751B2 publication Critical patent/JP5785751B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

メモリセルに書き込まれたデータを読み出す読み出し回路に関する。また上記読み出し回路を有する半導体装置に関する。
メモリセルへのデータの書き込み（または消去）が終了した後、メモリセルへのデータの書き込み（または消去）が正常に行われたか否かを判定（検証または検査ともいう）するベリファイ動作が行われる（例えば、特許文献１）。
特開２００７−２９４０７７公報
図９（Ａ）に示すように、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合は、書き込まれた（または消去された）データの読み出しが正常に行える。しかし、図９（Ｂ）に示すように、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合でも、書き込まれた（または消去された）データの読み出しが正常に行えずエラーとなることがある。
そこで、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合に、書き込まれた（または消去された）データの読み出しが正常に行われずエラーとなるような動作不良が起こらないような読み出し回路を提供することを課題の一とする。また、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することを課題の一とする。また、高精度なデータの読み出しを行うことができる読み出し回路を提供することを課題の一とする。また、上記読み出し回路を有することにより、信頼性の高い半導体装置を提供することを課題の一とする。
本発明の一態様は、メモリセルに書き込まれたデータを読み出す読み出し回路を有する半導体装置に関する。読み出し回路は、第１のトランジスタと、第２のトランジスタと、第１のスイッチと、第２のスイッチと、を有する。第１のトランジスタは、第１の端子がゲートに電気的に接続され、第２の端子が第１のスイッチを介して読み出し回路の出力に電気的に接続されている。第２のトランジスタは、第１の端子がゲートに電気的に接続され、第２の端子が第２のスイッチを介して読み出し回路の出力に電気的に接続されている。
上記において、第１のトランジスタが有する第１の端子および第２のトランジスタが有する第１の端子は、それぞれ、電源電位Ｖｄｄが供給される配線に電気的に接続されている。
上記において、第１のトランジスタと、第２のトランジスタとは、しきい値電圧が異なるものを用いる。
上記において、第１のトランジスタは、第２のトランジスタよりしきい値電圧が高いものを用いる。
上記において、第１のトランジスタはチャネル形成領域が酸化物半導体により形成され、第２のトランジスタはチャネル形成領域がシリコンにより形成されたものを用いることができる。このように、第１のトランジスタと第２のトランジスタのチャネル形成領域を構成する半導体材料を異ならせることで、同じ半導体材料を用いた場合と比べて、簡単に、第１のトランジスタと第２のトランジスタのしきい値電圧を異ならせることができる。
上記において、メモリセルへのデータの書き込み（または消去）が正常に行われたか否かを判定するベリファイ時には第１のトランジスタを用いて読み出しを行い、通常の読み出し時には第２のトランジスタを用いて読み出しを行うことができる。このようにして、ベリファイ時にはしきい値電圧が比較的高い第１のトランジスタを用いて読み出しを行い、通常の読み出し時にはしきい値電圧が比較的低い第２のトランジスタを用いて読み出しを行うことができる。なお、以下では、判定のための読み出しをベリファイといい、通常の読み出しを単に読み出しということにする。
上記において、ベリファイ時には、第１のスイッチがオンすることで、第１のトランジスタが読み出し回路の出力と導通状態になる。ベリファイ時には、第２のスイッチはオフしている。読み出し時には、第２のスイッチがオンすることで、第２のトランジスタが読み出し回路の出力と導通状態になる。読み出し時には、第１のスイッチはオフしている。
上記において、読み出し時に外部から上記第１のトランジスタが有する第１の端子および第２のトランジスタが有する第１の端子に電気的に接続される配線に供給される電源電位Ｖｄｄ２は、ベリファイ時に外部から上記第１のトランジスタが有する第１の端子および第２のトランジスタが有する第１の端子に電気的に接続される配線に供給される電源電位Ｖｄｄ１と同じまたはそれより小さい値を有する。すなわち、電源電位Ｖｄｄ２は電源電位Ｖｄｄ１以下である。
上記において、電源電位Ｖｄｄ（Ｖｄｄ１、Ｖｄｄ２を含む）は外部から無線で供給される構成とすることができる。電源電位Ｖｄｄが外部から無線で供給される場合、電源電位Ｖｄｄは変動することがある。例えば、開示する発明の一態様である上記半導体装置と、外部の電源供給側の装置との距離が短ければ、外部から供給される電源電位Ｖｄｄは大きくなる。逆に、上記半導体装置と、外部の電源供給側の装置との距離が長ければ、外部から供給される電源電位Ｖｄｄは小さくなる。
例えば、読み出し時における上記半導体装置と外部の電源供給側の装置との距離Ｄ２は、ベリファイ時における上記半導体装置と外部の電源供給側の装置との距離Ｄ１と同じまたはそれより長くなる。すなわち、距離Ｄ２は距離Ｄ１以上である。したがって、読み出し時に外部から上記第１のトランジスタが有する第１の端子および第２のトランジスタが有する第１の端子に電気的に接続される配線に供給される電源電位Ｖｄｄ２は、ベリファイ時に外部から上記第１のトランジスタが有する第１の端子および第２のトランジスタが有する第１の端子に電気的に接続される配線に供給される電源電位Ｖｄｄ１以下となる。本発明の一態様によれば、このように電源電位Ｖｄｄがベリファイ時と読み出し時とで異なる場合でも、ベリファイ時の判定結果を有効に活用することができる。
上記において、読み出し回路は、読み出し回路の出力に電気的に接続されるインバータまたはセンスアンプを有する構成とすることができる。これにより、読み出し精度を向上させることができる。
上記において、第１のトランジスタは、バックゲートを有する構成とすることができる。
上記において、半導体装置はメモリセルを有する構成とすることができる。この場合、メモリセルは、第３のスイッチを介して読み出し回路の出力に電気的に接続される構成とすることができる。
上記において、ベリファイ時には、第１のスイッチと第３のスイッチとがオンすることで、第１のトランジスタとメモリセルとが読み出し回路の出力と導通状態になる。ベリファイ時には、第２のスイッチはオフしている。読み出し時には、第２のスイッチと第３のスイッチとがオンすることで、第２のトランジスタとメモリセルとが読み出し回路の出力と導通状態になる。読み出し時には、第１のスイッチはオフしている。
上記において、メモリセルは、浮遊ゲートを有するメモリ素子を有する構成とすることができる。または、メモリセルは、アンチヒューズ型のＯＴＰメモリ素子を有する構成とすることができる。上記において、メモリセルは、２値データを書き込み可能な構成とすることができる。
本発明の一態様によれば、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。すなわち、本発明の一態様によれば、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合に、書き込まれた（または消去された）データの読み出しが正常に行われずエラーとなるような動作不良が起こらない読み出し回路を提供することができる。本発明の一態様によれば、電源電位がベリファイ時と読み出し時とで異なる場合でも、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。また、高精度なデータの読み出しを行うことができる読み出し回路を提供することができる。また、上記読み出し回路を有することにより、信頼性の高い半導体装置を提供することができる。
半導体装置の回路構成の例および半導体装置が有するトランジスタの特性の模式図。 半導体装置の回路動作の例を示す図。 半導体装置の回路動作の例および半導体装置が有するトランジスタの特性の模式図。 半導体装置の回路動作の例および半導体装置が有するトランジスタの特性の模式図。 半導体装置が有するメモリセルの回路構成の例を示す図。 半導体装置の回路構成の例を示す図。 半導体装置が有するトランジスタの構成の例を示す図。 半導体装置の使用例を示す図。 各動作時におけるデータの状態の例を示す図。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
なお、各実施の形態の図面等において示す各構成は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
（実施の形態１）
本実施の形態は、開示する発明の一態様である半導体装置の回路構成の例、半導体装置が有するトランジスタの特性の模式図、および半導体装置の回路動作の例について、図１〜図４を参照して説明する。
図１（Ａ）には半導体装置の回路構成の例、図１（Ｂ）には半導体装置が有するトランジスタの特性の模式図を示す。図２（Ａ）（Ｂ）には半導体装置の回路動作の例を示す。図３（Ａ）（Ｂ）には半導体装置の回路動作の例、図３（Ｃ）には半導体装置が有するトランジスタの特性の模式図を示す。図４（Ａ）（Ｂ）には半導体装置の回路動作の例、図４（Ｃ）には半導体装置が有するトランジスタの特性の模式図を示す。
＜半導体装置の回路構成＞
図１（Ａ）には、読み出し回路１０２を有する半導体装置を示す。読み出し回路１０２は、第１のトランジスタ１２１と、第２のトランジスタ１２２と、第１のスイッチ１３１と、第２のスイッチ１３２と、を有する。
第１のトランジスタ１２１は、第１の端子がゲートに電気的に接続され、第２の端子が第１のスイッチ１３１を介して読み出し回路１０２の出力Ｖｏｕｔに電気的に接続されている。第２のトランジスタ１２２は、第１の端子がゲートに電気的に接続され、第２の端子が第２のスイッチ１３２を介して読み出し回路１０２の出力Ｖｏｕｔに電気的に接続されている。
上記において、第１のトランジスタ１２１が有する第１の端子および第２のトランジスタ１２２が有する第１の端子は、それぞれ、電源電位Ｖｄｄが供給される配線に電気的に接続されている。なお、第１のトランジスタ１２１が有する第１の端子に入力される電源電位と第２のトランジスタ１２２が有する第１の端子に入力される電源電位は、等しい電位でも良いし、異なる電位でも良い。
読み出し回路１０２は、メモリセル１０１に書き込まれた（または消去された）データを読み出す機能を有する。読み出し回路１０２は、読み出し回路の出力に電気的に接続されるインバータまたはセンスアンプを有する構成としてもよい。
半導体装置はメモリセル１０１を有する構成とすることができる。すなわち、半導体装置はメモリセル１０１を内蔵する構成とすることができる。この場合、メモリセル１０１は、第３のスイッチ１３３を介して読み出し回路１０２の出力Ｖｏｕｔに電気的に接続される構成とすることができる。メモリセル１０１は、共通電位Ｖｃが供給される配線に電気的に接続されている。このように、半導体装置がメモリセル１０１を有する構成とすることにより、読み出し回路１０２が有する素子とメモリセル１０１が有する素子とを、同じ基板上に同じ工程を利用して形成することができる。
または、半導体装置は、メモリセル１０１に電気的に接続することが可能な端子を有する構成とすることができる。例えば、半導体装置は、メモリセル１０１を有する記憶媒体の挿入、取り出しが可能な構成とすることができる。この場合、メモリセル１０１を有する記憶媒体が半導体装置に挿入された状態で、メモリセル１０１が第３のスイッチ１３３を介して読み出し回路１０２の出力Ｖｏｕｔに電気的に接続される構成とすることができる。
＜半導体装置が有するトランジスタの特性＞
図１（Ｂ）には、半導体装置が有する第１のトランジスタ１２１と第２のトランジスタ１２２のＩｄ−Ｖｇ特性の模式図を示す。図１（Ｂ）に示すように、第１のトランジスタ１２１と第２のトランジスタ１２２とは、しきい値電圧Ｖｔｈが異なるものを用いる。具体的には、第１のトランジスタ１２１のしきい値電圧Ｖｔｈ１２１は、第２のトランジスタ１２２のしきい値電圧Ｖｔｈ１２２より高いものを用いる。すなわち、Ｖｔｈ１２２＜Ｖｔｈ１２１を満たす第１のトランジスタ１２１、第２のトランジスタ１２２を用いる。
第１のトランジスタ１２１と第２のトランジスタ１２２は、それぞれ、Ｎ型のトランジスタを用いることができる。第１のトランジスタ１２１と第２のトランジスタ１２２のしきい値電圧は、それぞれ、正の値を有することが好ましい。
例えば、第１のトランジスタ１２１はチャネル形成領域が酸化物半導体により形成（すなわち酸化物半導体を主成分として形成）され、第２のトランジスタ１２２はチャネル形成領域がシリコンにより形成（すなわちシリコンを主成分として形成）されたものを用いることができる。このように、第１のトランジスタ１２１と第２のトランジスタ１２２のチャネル形成領域を構成する半導体材料を異ならせることで、同じ半導体材料を用いた場合と比べて簡単に、第１のトランジスタ１２１と第２のトランジスタ１２２のしきい値電圧を異ならせることができる。
また、Ｖｔｈ１２２＜Ｖｔｈ１２１を満たすものであれば、第１のトランジスタ１２１と第２のトランジスタ１２２のチャネル形成領域を構成する材料として上記した材料以外の材料を用いることが可能である。その場合、第１のトランジスタ１２１と第２のトランジスタ１２２のチャネル形成領域を構成する半導体材料として異なる半導体材料を用いてもよいし、同じ半導体材料を用いてもよい。同じ半導体材料を用いる場合は、半導体層に添加する不純物量または不純物材料を変える、半導体層の作製方法を変える、トランジスタの構造を変える等により、第１のトランジスタ１２１と第２のトランジスタ１２２のしきい値電圧を異ならせることができる。
＜半導体装置の回路動作＞
図２（Ａ）（Ｂ）には、図１（Ａ）に示す半導体装置の回路動作の例を示す。
図２（Ａ）は、メモリセルへのデータの書き込み（または消去）が正常に行われたか否かを判定するベリファイ時の半導体装置の回路動作の例を示す。図２（Ｂ）は、通常の読み出し時の半導体装置の回路動作の例を示す。なお、以下では、判定のための読み出しをベリファイといい、通常の読み出しを単に読み出しという。
図２（Ａ）に示すように、ベリファイ時には、第１のスイッチ１３１がオンすることで、第１のトランジスタ１２１が読み出し回路１０２の出力Ｖｏｕｔと導通状態になる。ベリファイ時には、第２のスイッチ１３２はオフしている。また、第３のスイッチ１３３がオンすることで、メモリセル１０１が読み出し回路１０２の出力Ｖｏｕｔと導通状態になる。ベリファイ時に外部から第１のトランジスタ１２１が有する第１の端子および第２のトランジスタ１２２が有する第１の端子に電気的に接続される配線に供給される電源電位はＶｄｄ１である。
図２（Ｂ）に示すように、読み出し時には、第２のスイッチ１３２がオンすることで、第２のトランジスタ１２２が読み出し回路１０２の出力Ｖｏｕｔと導通状態になる。読み出し時には、第１のスイッチ１３１はオフしている。また、第３のスイッチ１３３がオンすることで、メモリセル１０１が読み出し回路１０２の出力Ｖｏｕｔと導通状態になる。読み出し時に外部から第１のトランジスタ１２１が有する第１の端子および第２のトランジスタ１２２が有する第１の端子に電気的に接続される配線に供給される電源電位はＶｄｄ２である。
図２（Ａ）（Ｂ）に示すように、ベリファイ時には第１のトランジスタ１２１を用いて読み出しを行い、読み出し時には第２のトランジスタ１２２を用いて読み出しを行うことができる。
図１（Ｂ）に示したように、第１のトランジスタ１２１のしきい値電圧Ｖｔｈ１２１は、第２のトランジスタ１２２のしきい値電圧Ｖｔｈ１２２より高いものを用いる。したがって、ベリファイ時には、しきい値電圧Ｖｔｈ１２１が比較的高い第１のトランジスタ１２１を用いて読み出しを行い、読み出し時にはしきい値電圧Ｖｔｈ１２２が比較的低い第２のトランジスタ１２２を用いて読み出しを行うことができる。
図２（Ａ）（Ｂ）において、電源電位Ｖｄｄ２は電源電位Ｖｄｄ１と同じまたはそれより小さい値を有する。すなわち、電源電位Ｖｄｄ２は電源電位Ｖｄｄ１以下である。
図２（Ａ）（Ｂ）に示す半導体装置の回路動作について、図３、図４を参照して説明する。図３は、図２（Ａ）に示すベリファイ時の半導体装置の回路動作を説明する図である。図４は、図２（Ｂ）に示す読み出し時の半導体装置の回路動作を説明する図である。
図３（Ａ）に示すように、ベリファイ時には、第１のスイッチ１３１と第３のスイッチ１３３とがオンすることで、第１のトランジスタ１２１とメモリセル１０１とが読み出し回路１０２の出力Ｖｏｕｔと導通状態になる。ベリファイ時には、第２のスイッチ１３２はオフしている。ベリファイ時に外部から第１のトランジスタ１２１が有する第１の端子に供給される電源電位はＶｄｄ１である。
図３（Ｂ）は、図３（Ａ）を簡略化した図である。図３（Ａ）に示す第１のトランジスタ１２１は、図３（Ｂ）に示すように抵抗として機能するため、抵抗素子として考えることができる。また、図３（Ａ）に示すメモリセル１０１は、図３（Ｂ）に示すように抵抗として機能するため、抵抗素子として考えることができる。
図３（Ｂ）に示すように、ベリファイ時には、第１のトランジスタ１２１を介して電源電位Ｖｄｄ１が供給される配線が読み出し回路１０２の出力Ｖｏｕｔに電気的に接続され、メモリセル１０１を介して共通電位Ｖｃが供給される配線が読み出し回路１０２の出力Ｖｏｕｔに電気的に接続された状態になる。第１のトランジスタ１２１およびメモリセル１０１は、それぞれ抵抗素子として考えることができる。したがって、第１のトランジスタ１２１の抵抗値Ｒ１２１がメモリセル１０１の抵抗値Ｒ１０１より大きいとき（Ｒ１２１＞Ｒ１０１）は、読み出し回路１０２の出力Ｖｏｕｔの電位はＶｃに近い値となる。逆に、第１のトランジスタ１２１の抵抗値Ｒ１２１がメモリセル１０１の抵抗値Ｒ１０１より小さいとき（Ｒ１２１＜Ｒ１０１）は、読み出し回路１０２の出力Ｖｏｕｔの電位はＶｄｄ１に近い値となる。
例えば、Ｒ１２１＞Ｒ１０１のときのＶｏｕｔを「０」とし、Ｒ１２１＜Ｒ１０１のときのＶｏｕｔを「１」とすることができる。例えば、ベリファイ時にＶｏｕｔが「１」であるときに、データの書き込み（または消去）が正常に行われたと判定することができる。
Ｖｏｕｔが「１」であるときの第１のトランジスタ１２１に流れる電流Ｉ１２１と、メモリセル１０１に流れる電流Ｉ１０１の関係について、図３（Ｃ）を参照して説明する。図３（Ｃ）には、第１のトランジスタ１２１、第２のトランジスタ１２２のＩｄ−Ｖｇ特性の模式図を示す。ベリファイ時には、第１のトランジスタ１２１が用いられ、第１のトランジスタ１２１のゲートには電源電位Ｖｄｄ１が供給されている。したがって、ベリファイ時に第１のトランジスタ１２１の第１の端子−第２の端子間に流れる電流は、図３（Ｃ）に示す電流Ｉ１２１となることがわかる。また、Ｖｏｕｔが「１」である、すなわちＲ１２１＜Ｒ１０１であることから、メモリセル１０１に流れる電流Ｉ１０１は電流Ｉ１２１より小さい値であることがわかる。
以上のとおり、ベリファイ時にデータの書き込み（または消去）が正常（Ｖｏｕｔ＝１）と判定されたメモリセル１０１に流れる電流Ｉ１０１は、第１のトランジスタ１２１に流れる電流Ｉ１２１より小さい値であることがわかる。
次に、通常の読み出し時の半導体装置の回路動作について、図４（Ａ）、（Ｂ）を参照して説明する。
図４（Ａ）に示すように、読み出し時には、第２のスイッチ１３２と第３のスイッチ１３３とがオンすることで、第２のトランジスタ１２２とメモリセル１０１とが読み出し回路１０２の出力Ｖｏｕｔと導通状態になる。読み出し時には、第１のスイッチ１３１はオフしている。読み出し時に外部から第２のトランジスタ１２２が有する第１の端子に供給される電源電位はＶｄｄ２である。
図４（Ｂ）は、図４（Ａ）を簡略化した図である。図４（Ａ）に示す第２のトランジスタ１２２は、図４（Ｂ）に示すように抵抗として機能するため、抵抗素子として考えることができる。図４（Ａ）に示すメモリセル１０１は、図４（Ｂ）に示すように抵抗として機能するため、抵抗素子として考えることができる。
図４（Ｂ）に示すように、読み出し時には、第２のトランジスタ１２２を介して電源電位Ｖｄｄ２が供給される配線が読み出し回路１０２の出力Ｖｏｕｔに電気的に接続され、メモリセル１０１を介して共通電位Ｖｃが供給される配線が読み出し回路１０２の出力Ｖｏｕｔに電気的に接続された状態になる。第２のトランジスタ１２２およびメモリセル１０１は、それぞれ抵抗素子として考えることができる。したがって、第２のトランジスタ１２２の抵抗値Ｒ１２２がメモリセル１０１の抵抗値Ｒ１０１より大きいとき（Ｒ１２２＞Ｒ１０１）は、読み出し回路１０２の出力Ｖｏｕｔの電位はＶｃに近い値となる。逆に、第２のトランジスタ１２２の抵抗値Ｒ１２２がメモリセル１０１の抵抗値Ｒ１０１より小さいとき（Ｒ１２２＜Ｒ１０１）は、読み出し回路１０２の出力Ｖｏｕｔの電位はＶｄｄ２に近い値となる。
例えば、Ｒ１２２＞Ｒ１０１のときのＶｏｕｔを「０」とし、Ｒ１２２＜Ｒ１０１のときのＶｏｕｔを「１」とすることができる。
読み出し時の電源電位Ｖｄｄ２は、ベリファイ時の電源電位Ｖｄｄ１と同じまたはそれより小さい値を有する。すなわち、電源電位Ｖｄｄ２は電源電位Ｖｄｄ１以下である。また、電源電位Ｖｄｄ２は、最低動作電圧ＶＬ以上である。最低動作電圧ＶＬは、半導体装置を動作させるときに最低限必要な電源電位である。
例えば、電源電位Ｖｄｄが外部から無線で供給される構成とした場合、電源電位Ｖｄｄは、半導体装置と外部の電源供給側の装置との距離に応じて変動する。例えば、その距離が短ければ、外部から供給される電源電位Ｖｄｄは大きくなる。逆に、その距離が長ければ、外部から供給される電源電位Ｖｄｄは小さくなる。その場合、半導体装置は最低動作電圧ＶＬ以上の電源電位が供給された場合に動作するように設計される。
読み出し時における半導体装置と外部の電源供給側の装置との距離Ｄ２は通常、ベリファイ時における半導体装置と外部の電源供給側の装置との距離Ｄ１と同じまたはそれより長い。すなわち、距離Ｄ２は距離Ｄ１以上となる。したがって、読み出し時に外部から供給される電源電位Ｖｄｄ２は、ベリファイ時に外部から供給される電源電位Ｖｄｄ１以下となる。
読み出し時に第２のトランジスタ１２２に流れる電流Ｉ１２２と、メモリセル１０１に流れる電流Ｉ１０１の関係について、図４（Ｃ）を参照して説明する。
図４（Ｃ）には、第１のトランジスタ１２１、第２のトランジスタ１２２のＩｄ−Ｖｇ特性の模式図を示す。読み出し時には、第２のトランジスタ１２２が用いられ、第２のトランジスタ１２２のゲートには電源電位Ｖｄｄ２が供給されている。読み出し時の電源電位Ｖｄｄ２は、最低動作電圧ＶＬ以上、ベリファイ時の電源電位Ｖｄｄ１以下の範囲内の値を有する。このときに、第２のトランジスタ１２２の第１の端子−第２の端子間に流れる電流は図４（Ｃ）に矢印で示す電流Ｉ１２２の範囲内となることがわかる。
読み出し時に第２のトランジスタ１２２に流れる電流の下限値Ｉ１２２Ｌは、ベリファイ時に第１のトランジスタ１２１に流れる電流Ｉ１２１以上であればよい。すなわち、Ｉ１２１≦Ｉ１２２Ｌであればよい。したがって、読み出し可能な電圧の範囲は、Ｉ１２１≦Ｉ１２２Ｌとなるように設定することができる。
図４（Ｃ）に示すように、読み出し時に第２のトランジスタ１２２に流れる電流Ｉ１２２は、ベリファイ時に第１のトランジスタ１２１に流れる電流Ｉ１２１より大きい値となり、ベリファイ時に第１のトランジスタ１２１に流れる電流Ｉ１２１はメモリセル１０１に流れる電流Ｉ１０１より大きい値となる。つまり、読み出し時に第２のトランジスタ１２２に流れる電流Ｉ１２２は、メモリセル１０１に流れる電流Ｉ１０１より大きい値となる。その結果、Ｒ１２２＜Ｒ１０１となり、読み出し時のＶｏｕｔは必ず「１」となる。
以上のとおり、本実施の形態によれば、ベリファイ時にＶｏｕｔが「１」でありデータの書き込み（または消去）が正常に行われたと判定されたメモリセルについては、必ず読み出し時のＶｏｕｔが「１」となるような読み出し回路を提供することができる。
なお、図３、図４では、Ｒ１２１＞Ｒ１０１、Ｒ１２２＞Ｒ１０１のときのＶｏｕｔを「０」とし、Ｒ１２１＜Ｒ１０１、Ｒ１２２＜Ｒ１０１のときのＶｏｕｔを「１」としたが、これに限定されない。逆に、Ｒ１２１＞Ｒ１０１、Ｒ１２２＞Ｒ１０１のときのＶｏｕｔを「１」とし、Ｒ１２１＜Ｒ１０１、Ｒ１２２＜Ｒ１０１のときのＶｏｕｔを「０」としてもよい。
また、図３では、ベリファイ時にＶｏｕｔが「１」であるときに、データの書き込み（または消去）が正常に行われたと判定することとしたが、これに限定されない。逆に、ベリファイ時にＶｏｕｔが「０」であるときに、データの書き込み（または消去）が正常に行われたと判定してもよい。
また、読み出し回路は、読み出し回路の出力に電気的に接続されるインバータまたはセンスアンプを有する構成とすることができる。これにより読み出し精度を向上させることができる。
本実施の形態によれば、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。すなわち、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合に、書き込まれた（または消去された）データの読み出しが正常に行われずエラーとなるような動作不良が起こらない読み出し回路を提供することができる。本実施の形態によれば、電源電位Ｖｄｄがベリファイ時と読み出し時とで異なる場合でも、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。また、高精度なデータの読み出しを行うことができる読み出し回路を提供することができる。また、上記読み出し回路を有することにより、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態は、開示する発明の一態様である半導体装置が有するメモリセルの回路構成の例について、図５を参照して説明する。
図５（Ａ）〜（Ｃ）は、図１（Ａ）に示す半導体装置の一部の回路構成を示したものである。図５（Ａ）には、半導体装置が有するメモリセル１０１を示す。メモリセル１０１は、共通電位Ｖｃが供給される配線に電気的に接続されている。共通電位Ｖｃが供給される配線には、例えば接地電位が供給される。
図５（Ｂ）は、メモリセル１０１が、浮遊ゲートを有するメモリ素子１１２を有する回路構成の例を示したものである。図５（Ｂ）に示すメモリセル１０１は、選択トランジスタ１１１と、浮遊ゲートを有するメモリ素子１１２と、ビット線１１３と、ワード線１１４と、選択線１１５と、を有する。選択トランジスタ１１１は、ゲートが選択線１１５に電気的に接続され、第１の端子がビット線１１３に電気的に接続され、第２の端子がメモリ素子１１２の第１の端子に電気的に接続されている。浮遊ゲートを有するメモリ素子１１２は、ゲートがワード線１１４に電気的に接続され、第２の端子が共通電位Ｖｃが供給される配線に電気的に接続されている。したがって、メモリ素子１１２の第１の端子が選択トランジスタ１１１を介してビット線１１３に電気的に接続された構造を有する。共通電位Ｖｃが供給される配線には、例えば接地電位が供給される。
図５（Ｂ）に示す、浮遊ゲートを有するメモリ素子１１２を有するメモリセル１０１の回路動作を説明する。
メモリセル１０１へのデータの書き込みは、メモリ素子１１２の浮遊ゲートに電荷（例えば電子）を注入することで行う。浮遊ゲートに電荷を注入することで、メモリ素子１１２のしきい値電圧をプラス側にシフトさせることができる。これにより、メモリセル１０１の抵抗値を増大させることができる。例えば、書き込み後はＶｏｕｔ＝１（またはＶｏｕｔ＝０）として読み出すことができる。
メモリセル１０１にデータの書き込みが終了した後、図１（Ａ）で示した読み出し回路１０２を用いてメモリセル１０１へのデータの書き込みが正常に行われたか否かを判定（ベリファイ）する。その結果、データの書き込みが正常と判定されれば、電源電位Ｖｄｄがベリファイ時と読み出し時とで異なる場合でも、書き込まれたデータを正常に読み出すことができる。
データの消去は、メモリ素子１１２の浮遊ゲートに蓄積された電荷（例えば電子）を放出することで行う。浮遊ゲートに蓄積された電荷を放出することで、メモリ素子１１２のしきい値電圧をマイナス側にシフトさせ、メモリセル１０１の抵抗値を低下させることができる。これにより、メモリセル１０１の抵抗値を初期状態に近い値に戻すことができる。例えば、データの消去（初期化）後はＶｏｕｔ＝０（またはＶｏｕｔ＝１）として読み出しを行うことができる。
メモリセル１０１からのデータの消去が終了した後、図１（Ａ）で示した読み出し回路１０２を用いてメモリセル１０１からのデータの消去が正常に行われたか否かを判定（ベリファイ）する。その結果、データの消去が正常に行われたと判定されれば、電源電位Ｖｄｄがベリファイ時と読み出し時とで異なる場合でも、消去されたデータを正常に読み出すことができる。
また、図５（Ｂ）に示す浮遊ゲートを有するメモリ素子１１２を有するメモリセル１０１では、データの書き込みや消去に電源電位Ｖｄｄあるいは半導体装置内の回路により増幅された電源電位Ｖｄｄ等が用いられることがある。この時、電源電位Ｖｄｄが変動することに起因して、データの書き込みや消去がうまく行われない場合がある。この場合、メモリセル１０１の抵抗値が書き込み後に通常とりうる値と消去後に通常とりうる値との中間の値となることがある。メモリセル１０１の抵抗値が中間の値となる場合、ベリファイ時の判定結果を有効に活用できないことがある。
しかし、図１（Ａ）で示したような読み出し回路１０２を有する半導体装置を用いることにより、ベリファイ時の判定結果を有効に活用することができる。その結果、データの読み出し精度を向上させることができる。
図５（Ｃ）は、メモリセル１０１が、ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）メモリ素子１１７を有する回路構成の例を示したものである。ＯＴＰメモリ素子１１７は、１回のみ書き込み可能なメモリ素子である。
図５（Ｃ）に示すメモリセル１０１は、選択トランジスタ１１６と、ＯＴＰメモリ素子１１７と、ビット線１１８と、ワード線１１９と、を有する。選択トランジスタ１１６は、ゲートがワード線１１９に電気的に接続され、第１の端子がビット線１１８に電気的に接続され、第２の端子がＯＴＰメモリ素子１１７の第１の端子に電気的に接続されている。ＯＴＰメモリ素子１１７の第２の端子は、共通電位Ｖｃが供給される配線に電気的に接続されている。したがって、ＯＴＰメモリ素子１１７の第１の端子が選択トランジスタ１１６を介してビット線１１８に電気的に接続された構造を有する。共通電位Ｖｃが供給される配線には、例えば接地電位が供給される。
ＯＴＰメモリ素子１１７は、例えばアンチヒューズ型のＯＴＰメモリ素子を用いることができる。アンチヒューズ型のＯＴＰメモリ素子として、例えばシリサイドメモリや有機メモリを用いることができる。シリサイドメモリは、一対の電極間にアモルファスシリコンが設けられた構造を有する。有機メモリは、一対の電極間に有機膜が設けられた構造を有する。アンチヒューズ型のＯＴＰメモリ素子は書き込み動作を行うまでは高抵抗を有する。
図５（Ｃ）に示す、ＯＴＰメモリ素子１１７を有するメモリセル１０１の回路動作を説明する。
メモリセル１０１へのデータの書き込みは、ＯＴＰメモリ素子１１７の第１の端子に高電位を供給し、ＯＴＰメモリ素子１１７に高電圧を印加することで行う。ＯＴＰメモリ素子１１７に高電圧を印加すると、発生するジュール熱によりＯＴＰメモリ素子１１７を変化（例えばシリサイド化または流動化）させることができる。例えばシリサイドメモリにおいては、一対の電極間に高電圧を印加することにより、一対の電極間に設けられたアモルファスシリコンをシリサイド化することができる。このようにして、ＯＴＰメモリ素子の抵抗値を低下させることができる。例えば、書き込み後はＶｏｕｔ＝１（またはＶｏｕｔ＝０）として読み出しを行うことができる。
メモリセル１０１にデータの書き込みが終了した後、図１（Ａ）で示した読み出し回路１０２を用いてメモリセル１０１へのデータの書き込みが正常に行われたか否かを判定（ベリファイ）する。その結果、データの書き込みが正常と判定されれば、電源電位Ｖｄｄがベリファイ時と読み出し時とで異なる場合でも、書き込まれたデータを正常に読み出すことができる。
また、図５（Ｃ）に示すＯＴＰメモリ素子１１７を有するメモリセル１０１では、データの書き込みに電源電位Ｖｄｄあるいは半導体装置内の回路により増幅された電源電位Ｖｄｄ等が用いられることがある。この時、電源電位Ｖｄｄが変動することに起因して、データの書き込みがうまく行われない場合がある。この場合、メモリセル１０１の抵抗値が書き込み前の値と書き込み後に通常とりうる値との中間の値となることがある。メモリセル１０１の抵抗値が中間の値となる場合、ベリファイ時の判定結果を有効に活用できないことがある。
しかし、図１（Ａ）で示したような読み出し回路１０２を有する半導体装置を用いることにより、ベリファイ時の判定結果を有効に活用することができる。その結果、データの読み出し精度を向上させることができる。
図５（Ｂ）に示す浮遊ゲートを有するメモリ素子１１２および図５（Ｃ）に示すＯＴＰメモリ素子１１７は、いずれも２値データを書き込み可能なメモリ素子である。
以上のとおり、図１（Ａ）で示したような読み出し回路１０２を有する半導体装置を用いることにより、ベリファイ時の判定結果を有効に活用することができる。すなわち、図１（Ａ）で示したような読み出し回路１０２を有する半導体装置を用いることにより、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合に、書き込まれた（または消去された）データの読み出しが正常に行われずエラーとなるような動作不良の発生を防ぐことができる。図１（Ａ）で示したような読み出し回路１０２を有する半導体装置を用いることにより、電源電位Ｖｄｄが変動する場合でも、ベリファイ時の判定結果を有効に活用することができる。また、高精度なデータの読み出しを行うことができ、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態は、開示する発明の一態様である半導体装置の回路構成の例について、図６を参照して説明する。図６は、第１のトランジスタ１２１の構成が図１（Ａ）と異なる例である。それ以外の回路構成は図１（Ａ）と同様である。
図６には、第１のトランジスタ１２１がバックゲートを有する構成を示す。この場合、第１のトランジスタ１２１は、バックゲートが第１の端子に電気的に接続する構成とすることができる。これにより比較的簡単に、第１のトランジスタ１２１のしきい値電圧をプラス側にシフトさせることができる。その結果、比較的簡単に、図１（Ｂ）に示すような特性を有する第１のトランジスタ１２１、第２のトランジスタ１２２を得ることができる。
図６に示す半導体装置の回路動作は、図１に示す半導体装置の回路動作と同様である。
図６に示す構成を用いることで、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。すなわち、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合に、書き込まれた（または消去された）データの読み出しが正常に行われずエラーとなるような動作不良が起こらない読み出し回路を提供することができる。本実施の形態によれば、電源電位Ｖｄｄがベリファイ時と読み出し時とで異なる場合でも、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。また、高精度なデータの読み出しを行うことができる読み出し回路を提供することができる。また、上記読み出し回路を有することにより、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、開示する発明の一態様である半導体装置が有するトランジスタの例について、図７を参照して説明する。図７に示すトランジスタは、チャネル形成領域が酸化物半導体により形成されたものである。
図７（Ａ）に示すトランジスタ３１３は、絶縁表面を有する層または基板３０３上に設けられたソース電極又はドレイン電極として機能する一対の導電層３０５ａ及び導電層３０５ｂと、導電層３０５ａ及び導電層３０５ｂ上に設けられた半導体層３０７と、半導体層３０７上に設けられたゲート絶縁層３０９と、ゲート絶縁層３０９上に設けられたゲート電極３１１と、で構成されている。
図７（Ａ）に示すトランジスタ３１３は、半導体層３０７上方にゲート電極３１１が設けられたトップゲート型の構造である。また、ソース電極又はドレイン電極として機能する導電層３０５ａ及び導電層３０５ｂが半導体層３０７下に設けられたボトムコンタクト型の構造である。なお、トランジスタ３１３は、導電層３０５ａ及び導電層３０５ｂが半導体層３０７上に設けられたトップコンタクト型の構造とすることもできる。
半導体層３０７は、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体を用いて形成する。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）とガリウム（Ｇａ）と亜鉛（Ｚｎ）を有する酸化物半導体という意味であり、その組成比は問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。また、上記酸化物半導体はＳｉＯ２を含んでもよい。
また、半導体層３０７は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体を用いて形成することができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎまたはＣｏから選ばれた一の金属元素、又は複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
半導体層３０７は、スパッタリング法によって形成することが好ましい。例えば、上述した酸化物のターゲットを用いて、スパッタリング法により半導体層３０７を形成することができる。
半導体層３０７に用いる酸化物半導体として、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないようにして高純度化された、Ｉ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い、すなわち実質的にＩ型の酸化物半導体を用いることができる。
絶縁表面を有する層または基板３０３は、例えば基板上に絶縁層が設けられた構造とする。基板は、後の作製工程に耐えられるものであれば限定されない。例えば、基板として、ガラス基板などの絶縁性基板、シリコン基板などの半導体基板、金属基板などの導電性基板、プラスチックなどの可撓性基板などを用い、その上に絶縁層が設けられた構造とすることができる。この場合、絶縁層は、基板からの不純物の拡散を防止する下地となる。例えば、下地となる絶縁層は、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、又は酸化タンタルなどの絶縁層を用いて、単層構造又は２層以上の積層構造で形成する。なお、絶縁層は、極力、水素や水を含まないことが好ましい。
導電層３０５ａ及び導電層３０５ｂは、チタン、アルミニウム、タングステン、クロム、銅、タンタル、若しくはモリブデンなどから選択される金属材料、又は前述した金属材料を成分とする合金材料などを用いて形成する。また、マンガン、マグネシウム、ジルコニウム、又はベリリウムから選択される材料を用いて形成することができる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、若しくはスカンジウムから選択される一の元素又は複数の元素を添加した材料を用いて形成することもできる。なお、導電層３０５ａ及び導電層３０５ｂは、単層構造又は２層以上の積層構造で形成することができる。
ゲート絶縁層３０９は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、又は酸化ハフニウムなどの絶縁層を用いて、単層構造又は２層以上の積層構造で形成する。なお、ゲート絶縁層３０９は、極力、水素や水を含まないように形成することが好ましい。
ゲート電極３１１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム若しくはスカンジウムなどから選択される金属材料、前述した金属材料を主成分とする合金材料、又は前記金属材料の窒化物（窒化金属）を用いて、単層構造又は２層以上の積層構造で形成することができる。ゲート電極３１１は、ゲート絶縁層３０９を間に介して、半導体層３０７と重畳するように形成する。
図７（Ｂ）に示すトランジスタ３２３は、絶縁表面を有する層または基板３０３上に設けられたゲート電極３１１と、ゲート電極３１１を覆って設けられたゲート絶縁層３０９と、ゲート絶縁層３０９上に設けられた半導体層３０７と、半導体層３０７上に設けられた一対の導電層３０５ａ及び導電層３０５ｂと、で構成されている。また、トランジスタ３２３上を覆ってパッシベーション層３１５が設けられている。
パッシベーション層３１５は、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、又は酸化タンタルなどの材料を用いて、単層構造又は２層以上の積層構造で形成することができる。なお、トランジスタ３２３上にパッシベーション層などの絶縁層を形成するか否か、絶縁層の積層数、又は絶縁層の厚さなどは、トランジスタの用途などに応じて適宜変更可能である。パッシベーション層３１５以外の層の材料等は、トランジスタ３１３と同様とすることができる。
トランジスタ３２３は、ゲート電極３１１上に半導体層３０７が設けられたボトムゲート型の構造である。また、ソース電極又はドレイン電極として機能する導電層３０５ａ及び導電層３０５ｂが半導体層３０７上に設けられたトップコンタクト型の構造である。また、導電層３０５ａと導電層３０５ｂとの間において、半導体層３０７の一部がエッチングされたチャネルエッチ構造である。なお、トランジスタ３２３は、導電層３０５ａ及び導電層３０５ｂが半導体層３０７下に設けられたボトムコンタクト型の構造とすることもできる。
図７（Ｃ）に示すトランジスタ３３３は、図７（Ｂ）に示すトランジスタ３２３の構成に代えて、半導体層３０７上にチャネル保護層３１７が設けられた構成を有する。絶縁表面を有する層または基板３０３上に設けられたゲート電極３１１と、ゲート電極３１１を覆って設けられたゲート絶縁層３０９と、ゲート絶縁層３０９上に設けられた半導体層３０７と、ゲート電極３１１と重なる位置において半導体層３０７上に設けられたチャネル保護層３１７と、半導体層３０７上に設けられた一対の導電層３０５ａ及び導電層３０５ｂと、で構成されている。また、トランジスタ３３３上を覆ってパッシベーション層３１５が設けられている。
トランジスタ３３３は、チャネル保護層３１７を設けることによって、半導体層３０７のチャネル形成領域となる領域に対する、後工程時におけるダメージ（エッチング工程におけるプラズマ損傷やエッチング剤による膜減りなど）を防ぐことができる。チャネル保護層３１７以外の層の材料等は、トランジスタ３１３と同様とすることができる。
図１（Ａ）に示す半導体装置が有する第１のトランジスタ１２１又は第２のトランジスタ１２２として、図７（Ａ）乃至（Ｃ）に示すような、酸化物半導体を用いた半導体層３０７をチャネル形成領域とするトランジスタ３１３、トランジスタ３２３又はトランジスタ３３３を用いることができる。
例えば、図１（Ａ）に示す第１のトランジスタ１２１は、図７（Ａ）乃至（Ｃ）に示すようなチャネル形成領域が酸化物半導体により形成（すなわち酸化物半導体を主成分として形成）されたトランジスタを用い、図１（Ａ）に示す第２のトランジスタ１２２は、チャネル形成領域がシリコンにより形成（すなわちシリコンを主成分として形成）されたトランジスタを用いることができる。このように、第１のトランジスタ１２１と第２のトランジスタ１２２のチャネル形成領域を構成する半導体材料を異ならせることで、同じ半導体材料を用いた場合に比べて簡単に、第１のトランジスタ１２１と第２のトランジスタ１２２のしきい値電圧を異ならせることができる。その結果、比較的簡単に、図１（Ｂ）に示すような特性を有する第１のトランジスタ１２１、第２のトランジスタ１２２を得ることができる。
なお、第１のトランジスタ１２１と第２のトランジスタ１２２は、それぞれ、Ｎ型のトランジスタを用いることができる。第１のトランジスタ１２１と第２のトランジスタ１２２のしきい値電圧は、それぞれ、正の値を有することが好ましい。
また、図７（Ａ）乃至（Ｃ）に示すような、酸化物半導体を用いた半導体層３０７をチャネル形成領域とするトランジスタ３１３、トランジスタ３２３又はトランジスタ３３３に、さらにバックゲートを形成してもよい。図１（Ａ）に示す半導体装置が有する第１のトランジスタ１２１又は第２のトランジスタ１２２として、バックゲートを有し、チャネル形成領域が酸化物半導体により形成されたトランジスタを用いることができる。
例えば、図１（Ａ）に示す第１のトランジスタ１２１は、バックゲートを有し、かつ、チャネル形成領域が酸化物半導体により形成（すなわち酸化物半導体を主成分として形成）されたトランジスタを用い、図１（Ａ）に示す第２のトランジスタ１２２は、チャネル形成領域がシリコンにより形成（すなわちシリコンを主成分として形成）されたトランジスタを用いることができる。この場合の回路構成が図６に相当する。第１のトランジスタ１２１として、バックゲートを有し、チャネル形成領域が酸化物半導体により形成されたトランジスタを用いることにより、第１のトランジスタ１２１のしきい値電圧をプラス側にシフトさせることができる。その結果、比較的簡単に、図１（Ｂ）に示すような特性を有する第１のトランジスタ１２１、第２のトランジスタ１２２を得ることができる。
なお、高純度化された酸化物半導体中は、キャリアが極めて少なく、キャリア濃度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。ここでは、キャリア濃度が１×１０１１／ｃｍ３未満の半導体を「真性」あるいは「Ｉ型」、キャリア濃度がそれ以上であるが、１×１０１２／ｃｍ３未満のものを、「実質的に真性」あるいは「実質的にＩ型」という。
酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を極めて小さくすることができる。
また、第１のトランジスタ１２１又は第２のトランジスタ１２２の他にも、例えば、図１（Ａ）に示す半導体装置が有する第１のスイッチ１３１、第２のスイッチ１３２、第３のスイッチ１３３として上記トランジスタを用いることができる。また、図５（Ｂ）（Ｃ）に示すメモリセル１０１が有する選択トランジスタ１１１または選択トランジスタ１１６として上記トランジスタを用いることができる。これにより、メモリセルの読み出し精度を高めることが可能となる。
本実施の形態によれば、図１（Ｂ）に示すような特性を有する第１のトランジスタ１２１、第２のトランジスタ１２２を比較的簡単に得ることができる。図１（Ｂ）に示すような特性を有する第１のトランジスタ１２１、第２のトランジスタ１２２を用いることで、実施の形態１に示したように、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。すなわち、ベリファイ時にデータの書き込み（または消去）が正常であると判定された場合に、書き込まれた（または消去された）データの読み出しが正常に行われずエラーとなるような動作不良が起こらない読み出し回路を提供することができる。また、本実施の形態に示したトランジスタを用いることにより、電源電位Ｖｄｄがベリファイ時と読み出し時とで異なる場合でも、ベリファイ時の判定結果を有効に活用することができる読み出し回路を提供することができる。また、高精度なデータの読み出しを行うことができる読み出し回路を提供することができる。また、上記読み出し回路を有することにより、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、開示する発明の一態様である半導体装置の使用例について、図８を参照して説明する。
メモリセル１０１に書き込まれたデータを読み出す読み出し回路１０２を有する図１（Ａ）に示すような半導体装置は、電源電位Ｖｄｄが外部から無線（非接触）で供給されるような半導体装置において特に有効である。電源電位Ｖｄｄが外部から無線（非接触）で供給される半導体装置は、電源電位受信用のアンテナを有する。またさらに、データ送受信用のアンテナを有することができる。
メモリセル１０１に書き込まれたデータを読み出す読み出し回路１０２を有する図１（Ａ）に示すような半導体装置（半導体装置６００）の使用例について、図８を参照して説明する。半導体装置６００の用途は多岐に渡る。例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図８（Ａ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図８（Ｂ）参照）、包装用容器類（包装紙やボトル等、図８（Ｃ）参照）、乗り物類（自転車等、図８（Ｄ）参照）、身の回り品（鞄や眼鏡等、図８（Ｅ）参照）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図８（Ｆ）参照）等に、開示する発明の一態様である半導体装置６００を設けて使用することができる。
半導体装置６００は、物品に実装する、物品の表面に貼る、または物品に埋め込む等により、物品に固定することができる。例えば、物品が本であれば、半導体装置６００を紙に埋め込むことで、固定することができる。また、物品に有機樹脂からなるパッケージとして固定されるのであれば、半導体装置６００を有機樹脂に埋め込むことで、物品に固定することができる。
半導体装置６００は小型化することができるため、物品に固定した後も物品自体のデザイン性を損なわずにすむ。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に半導体装置６００を設けることにより、認証機能を設けることができ、紙幣等の偽造防止に役立てることができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に半導体装置６００を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類に半導体装置６００を取り付けることで、盗難などに対するセキュリティ性を高めることができる。
以上のように、メモリセル１０１に書き込まれたデータを読み出す読み出し回路１０２を有する図１（Ａ）に示すような半導体装置（半導体装置６００）は、多岐に渡る用途を有する。
本実施の形態によれば、高精度なデータの読み出しを行うことができるため、物品の認証性、セキュリティ性などの信頼性を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
１０１ メモリセル
１０２ 読み出し回路
１１１ 選択トランジスタ
１１２ メモリ素子
１１３ ビット線
１１４ ワード線
１１５ 選択線
１１６ 選択トランジスタ
１１７ ＯＴＰメモリ素子
１１８ ビット線
１１９ ワード線
１２１ 第１のトランジスタ
１２２ 第２のトランジスタ
１３１ 第１のスイッチ
１３２ 第２のスイッチ
１３３ 第３のスイッチ
３０３ 基板
３０７ 半導体層
３０９ ゲート絶縁層
３１１ ゲート電極
３１３ トランジスタ
３１５ パッシベーション層
３１７ チャネル保護層
３２３ トランジスタ
３３３ トランジスタ
６００ 半導体装置
３０５ａ 導電層
３０５ｂ 導電層

Claims (6)

  1. 読み出し回路を有し、
    前記読み出し回路は、第１のトランジスタと、第２のトランジスタと、第１のスイッチと、第２のスイッチと、を有し、
    前記第１のトランジスタの第１の端子は、前記第１のトランジスタのゲートに電気的に接続され、
    前記第１のトランジスタの第２の端子は、前記第１のスイッチを介して前記読み出し回路の出力に電気的に接続され、
    前記第２のトランジスタの第１の端子は、前記第２のトランジスタのゲートに電気的に接続され、
    前記第２のトランジスタの第２の端子は、前記第２のスイッチを介して前記読み出し回路の出力に電気的に接続され、
    前記第１のトランジスタの第１の端子は、第１の配線に電気的に接続され、
    前記第２のトランジスタの第１の端子は、第２の配線に電気的に接続され、
    前記第１の配線は、第１の電位を供給することができる機能を有し、
    前記第２の配線は、第２の電位を供給することができる機能を有し、
    前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第２のトランジスタのチャネル形成領域は、シリコンを有することを特徴とする半導体装置。
  2. 読み出し回路を有し、
    前記読み出し回路は、第１のトランジスタと、第２のトランジスタと、第１のスイッチと、第２のスイッチと、を有し、
    前記第１のトランジスタの第１の端子は、前記第１のトランジスタのゲートに電気的に接続され、
    前記第１のトランジスタの第２の端子は、前記第１のスイッチを介して前記読み出し回路の出力に電気的に接続され、
    前記第２のトランジスタの第１の端子は、前記第２のトランジスタのゲートに電気的に接続され、
    前記第２のトランジスタの第２の端子は、前記第２のスイッチを介して前記読み出し回路の出力に電気的に接続され、
    前記第１のトランジスタの第１の端子は、第１の配線に電気的に接続され、
    前記第２のトランジスタの第１の端子は、第２の配線に電気的に接続され、
    前記第１の配線は、第１の電位を供給することができる機能を有し、
    前記第２の配線は、第２の電位を供給することができる機能を有し、
    前記第１のトランジスタのしきい値電圧は、前記第２のトランジスタのしきい値電圧とは異なることを特徴とする半導体装置。
  3. 読み出し回路を有し、
    前記読み出し回路は、第１のトランジスタと、第２のトランジスタと、第１のスイッチと、第２のスイッチと、を有し、
    前記第１のトランジスタの第１の端子は、前記第１のトランジスタのゲートに電気的に接続され、
    前記第１のトランジスタの第２の端子は、前記第１のスイッチを介して前記読み出し回路の出力に電気的に接続され、
    前記第２のトランジスタの第１の端子は、前記第２のトランジスタのゲートに電気的に接続され、
    前記第２のトランジスタの第２の端子は、前記第２のスイッチを介して前記読み出し回路の出力に電気的に接続され、
    前記第１のトランジスタの第１の端子は、第１の配線に電気的に接続され、
    前記第２のトランジスタの第１の端子は、第２の配線に電気的に接続され、
    前記第１の配線は、第１の電位を供給することができる機能を有し、
    前記第２の配線は、第２の電位を供給することができる機能を有し、
    前記第１のスイッチがオンし、前記第１のトランジスタが前記読み出し回路の出力と導通状態になる第１の期間を有し、
    前記第２のスイッチがオンし、前記第２のトランジスタが前記読み出し回路の出力と導通状態になる第２の期間を有し、
    前記第１の期間は、データの書き込みが正常に行われるか否かを判定する期間であり、
    前記第２の期間は、データの読み出しを行う期間であり、
    前記第１のトランジスタのしきい値電圧は、前記第２のトランジスタのしきい値電圧より大きいことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第２の電位は、前記第１の電位以下の電位であることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第１の電位および前記第２の電位を、外部から無線で供給することができる機能を有することを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一において、
    前記読み出し回路の出力に電気的に接続されたインバータまたはセンスアンプを有することを特徴とする半導体装置。
JP2011065191A 2010-04-09 2011-03-24 半導体装置 Expired - Fee Related JP5785751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011065191A JP5785751B2 (ja) 2010-04-09 2011-03-24 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010090569 2010-04-09
JP2010090569 2010-04-09
JP2011065191A JP5785751B2 (ja) 2010-04-09 2011-03-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012159306A Division JP5079163B1 (ja) 2010-04-09 2012-07-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2011233222A JP2011233222A (ja) 2011-11-17
JP2011233222A5 JP2011233222A5 (ja) 2014-04-24
JP5785751B2 true JP5785751B2 (ja) 2015-09-30

Family

ID=44760824

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011065191A Expired - Fee Related JP5785751B2 (ja) 2010-04-09 2011-03-24 半導体装置
JP2012159306A Expired - Fee Related JP5079163B1 (ja) 2010-04-09 2012-07-18 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012159306A Expired - Fee Related JP5079163B1 (ja) 2010-04-09 2012-07-18 半導体装置

Country Status (4)

Country Link
US (1) US8441868B2 (ja)
JP (2) JP5785751B2 (ja)
TW (1) TWI517167B (ja)
WO (1) WO2011125456A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125456A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165895A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 不揮発性メモリの駆動方法
JPS62222498A (ja) * 1986-03-10 1987-09-30 Fujitsu Ltd 消去及び書き込み可能な読み出し専用メモリ
JP2925138B2 (ja) * 1987-09-29 1999-07-28 株式会社東芝 不揮発性半導体メモリ
JPH01279499A (ja) * 1988-05-06 1989-11-09 Hitachi Ltd 不揮発性半導体記憶装置及びそのベリファイ方法
JPH04360096A (ja) * 1991-06-06 1992-12-14 Mitsubishi Electric Corp 半導体記憶装置へのデータの書込み読出し方法
US5490107A (en) 1991-12-27 1996-02-06 Fujitsu Limited Nonvolatile semiconductor memory
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2954080B2 (ja) * 1997-04-18 1999-09-27 株式会社東芝 不揮発性半導体メモリ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6480419B2 (en) * 2001-02-22 2002-11-12 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4907011B2 (ja) 2001-04-27 2012-03-28 株式会社半導体エネルギー研究所 不揮発性メモリとその駆動方法、及び半導体装置
TW559814B (en) 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3703782B2 (ja) * 2002-06-28 2005-10-05 富士通株式会社 半導体記憶装置
JP2004164811A (ja) * 2002-09-26 2004-06-10 Sharp Corp 半導体記憶装置および携帯電子機器
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7719872B2 (en) 2005-12-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Write-once nonvolatile memory with redundancy capability
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070230252A1 (en) * 2006-03-21 2007-10-04 Stmicroelectronics S.R.L. Row selector for a semiconductor memory device
US7760552B2 (en) 2006-03-31 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Verification method for nonvolatile semiconductor memory device
JP5183946B2 (ja) 2006-03-31 2013-04-17 株式会社半導体エネルギー研究所 不揮発性半導体記憶装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8058675B2 (en) 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7738306B2 (en) * 2007-12-07 2010-06-15 Etron Technology, Inc. Method to improve the write speed for memory products
JP4356786B2 (ja) 2007-12-12 2009-11-04 ソニー株式会社 記憶装置および情報再記録方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011125456A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW201209835A (en) 2012-03-01
JP5079163B1 (ja) 2012-11-21
US20110249502A1 (en) 2011-10-13
US8441868B2 (en) 2013-05-14
JP2012238379A (ja) 2012-12-06
WO2011125456A1 (en) 2011-10-13
JP2011233222A (ja) 2011-11-17
TWI517167B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
JP7407879B2 (ja) 半導体装置
JP5616808B2 (ja) 半導体装置
JP5727892B2 (ja) 半導体装置
JP5656328B2 (ja) 半導体装置
US9424923B2 (en) Semiconductor storage device
JP5785751B2 (ja) 半導体装置
US8437194B2 (en) Driving method of semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150727

R150 Certificate of patent or registration of utility model

Ref document number: 5785751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees