JP5766930B2 - 窒化ガリウム発光ダイオードの形成方法 - Google Patents

窒化ガリウム発光ダイオードの形成方法 Download PDF

Info

Publication number
JP5766930B2
JP5766930B2 JP2010235788A JP2010235788A JP5766930B2 JP 5766930 B2 JP5766930 B2 JP 5766930B2 JP 2010235788 A JP2010235788 A JP 2010235788A JP 2010235788 A JP2010235788 A JP 2010235788A JP 5766930 B2 JP5766930 B2 JP 5766930B2
Authority
JP
Japan
Prior art keywords
gan
type
layer
type contact
lsa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010235788A
Other languages
English (en)
Other versions
JP2011101000A (ja
Inventor
エム ホーリュク アンドリュー
エム ホーリュク アンドリュー
ヤン ワン
ワン ヤン
Original Assignee
ウルトラテック インク
ウルトラテック インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウルトラテック インク, ウルトラテック インク filed Critical ウルトラテック インク
Publication of JP2011101000A publication Critical patent/JP2011101000A/ja
Application granted granted Critical
Publication of JP5766930B2 publication Critical patent/JP5766930B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、一般に発光ダイオード(LED)に関し、特に、GaN LED形成時のレーザスパイクアニールの使用に関する。
窒化ガリウム(GaN)LEDは、様々な照明アプリケーション(フルカラーディスプレイ、交通信号機等)に有用であることが証明されており、効率化がさらに進めば、より多くのアプリケーション(バックライト方式のLCDパネル、従来の白熱灯や蛍光灯に代わる半導体照明等)への使用が見込まれている。GaN LEDをさらに効率化するためには、出力の改善、低起動電圧、直列抵抗の低減が必要となる。GaN LEDの直列抵抗は、ドーパント(不純物)の活性化効率、電流波及の均一化、抵抗接点の形成と密接に関係している。
米国特許第6,455,877号 米国特許第7,259,399号 米国特許第7,436,001号 米国特許第6,747,245号 米国特許第7,154,066号 米国特許第7,399,945号
GaNにおいて、n型ドーパントは、1x1020cm−3程度の高活性化濃度でシリコン(Si)を使用することにより、容易に得ることができる。p型GaNは、マグネシウム(Mg)をドーパントとして使用することにより得られる。しかし、マグネシウムは、熱活性化エネルギーが高いため、ドーピング(不純物添加)効率は極めて低い。室温では、導入されたマグネシウムの数パーセントしか自由正孔濃度に寄与しない。有機金属気相成長法(MOCVD)による成長過程では、水素パッシベーションが生じるため、マグネシウムのドーピングはさらに複雑になる。水素パッシベーションが生じる場合、マグネシウムと水素間の結合を切断しドーパントを活性化させる熱アニール工程が必要となる。典型的な熱アニールは、約700℃の窒素雰囲気下で行われる。今日まで、p型GaN中の実際の正孔濃度は約5x1017cm−3程度しか実現されていない。このように活性化レベルが低いと、抵抗接点が脆弱になると共に拡散抵抗が大きくなり、延いてはGaN LEDの性能が制限されることになる。
本発明の一態様は、GaN LEDの形成方法である。この方法は、活性層を挟むn型GaN層とp型GaN層とを有するGaN多層構造を基板上に形成する工程を備える。また、この方法は、p型GaN層に対してレーザ光を走査させることによりレーザスパイクアニール(LSA)を実行する工程を備える。また、この方法は、GaN多層構造上に透明導電層を形成する工程を備える。さらに、この方法は、p型コンタクトを透明導電層に加えると共にn型コンタクトをn型GaN層に加える工程を備える。
本発明の他の態様は、GaN LEDの形成方法である。この方法は、基板上にp型コンタクト層を形成する工程を備える。また、この方法は、活性層を挟むn型GaN層とp型GaN層とを有するGaN多層構造を、p型GaN層がp型コンタクト層に隣接するようにp型コンタクト層上に形成する工程を備える。また、この方法は、n型GaN層上にn型コンタクトを形成する工程を備える。さらに、この方法は、n型コンタクトに対してレーザ光を走査させることによりn型コンタクトのLSAを実行する工程を備える。
本発明の他の態様は、基板と、基板上に形成されたGaN多層構造とを備えるGaN LEDである。GaN多層構造は、活性層を挟むn型GaN層とp型GaN層とを有する。活性化ドーパント濃度が約5x1017cm−3超約5x1018cm−3以下となるようにp型GaN層に対してLSAが実行されている。GaN LEDは、GaN多層構造上に形成される透明導電層と、透明導電層上に形成されるp型コンタクトと、n型GaN層の露出部分上に形成されるn型コンタクトとを備える。
本発明の他の態様は、基板と、基板上に形成されたp型コンタクト層とを備えるGaNLEDである。また、GaN LEDは、p型コンタクト層上に形成されるGaN多層構造を有する。GaN多層構造は、活性層を挟むn型GaN層とp型GaN層とを有する。なお、p型GaN層はp型コンタクト層に隣接する。活性化ドーパント濃度が約3x1019cm−3から約3x1020cm−3となるようにn型GaN層に対してLSAが実行されている。n型コンタクトはn型GaN層上に形成されている。
本発明のさらなる特徴及び利点は、下記の詳細な説明(発明を実施するための形態)に明記されている。また、それらの一部は詳細な説明の記載内容から当業者にとって直ちに明白となるか、下記の詳細な説明、特許請求の範囲、添付図面を含む、ここに記載された発明を実施することによって認識される。
上記の背景技術に関する記載と下記の本発明の詳細な説明に関する記載とは、本発明の実施形態を提供するものであり、特許請求の範囲に記載されているように、本発明の本質および特徴を理解するための概略または枠組みを提供するものであることを理解すべきである。添付図面は、本発明のさらなる理解を提供するために含まれており、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本発明の様々な実施形態を図示するものであり、本明細書の記載とともに、本発明の原則及び実施を説明する一助となる。
ここで、本発明の好ましい実施形態を詳細に参照する。なお、実施形態の各例については、添付図面に図示されている。図中、同一または類似箇所を参照する場合、可能な限り同一または類似の番号及び記号を使用する。「上」、「下」等の用語は、本記載を容易にするために使用された相対的用語であり、本記載を厳密に限定することを意図するものではない。
図1は、窒化ガリウム(GaN)発光ダイオード(LED)10の一構造例を示す概略断面図である。また、GaN LEDの一例は、米国特許第6,455,877号、米国特許第7,259,399号、米国特許第7,436,001号に記載されており、これらの特許は参照することにより本発明に援用される。GaN LED10は、例えばサファイア、SiC、GaN Si等で形成された基板20を有する。基板20上にはGaN多層構造30が配置されている。GaN多層構造30には、n型ドープGaN層(以下、「n型GaN層」と称す)40と、表面52を有するp型ドープGaN層(以下「p型GaN層」と称す)50とが設けられている。n型GaN層40とp型GaN層50とは、活性層60を挟んでいる。また、n型GaN層40は、基板20と隣接している。活性層60は、例えば、未ドープGaInN/GaN超格子等の多重量子井戸(MQW)構造を有する。このように、GaN多層構造30ではpn接合が形成されている。GaN多層構造30上には、表面72を有する透明コンタクト層(TCL)70が配置されている。TCL70の一例としては、インジウム錫酸化物(ITO)が挙げられる。TCL70は、電流を拡散させる役割を果たし、光出力を最適化する反射防止膜として機能する。
GaN LED10は切り欠き80を有する。切り欠き80が形成されることにより、n型GaN層40の一部42が露出される。この露出部分は、n型コンタクト90nを支持するレッジ(窪み)として機能する。n型コンタクトの材料としては、例えば、Ti/Au、Ni/Au、Ti/Al、またはこれらの組み合せが挙げられる。p型コンタクト90pは、TCL表面72上の一部分に配置される。p型コンタクトの材料としては、例えば、Ni/AuおよびCr/Auが挙げられる。
GaN LED10は、下記(a)から(c)のうち少なくとも一つの点で従来の窒化ガリウムLEDと異なる。
(a)p型GaN層50におけるドーパント活性化の程度が高い。
(b)n型コンタクト90nがレーザスパイクアニール(LSA)の使用により合金化されている。
(c)p型コンタクト90pがLSAの使用により合金化されている。
以下、上記相違点を実現するためのGaN LED10の処理方法を詳細に説明する。
レーザスパイクアニール(LSA)
p型GaN層50における活性化を高めるためには、アニールを高温で短期間実施することが望ましい。従来の高速熱アニール(RTA)を採用した場合、適用可能な最高温度は、GaN材料の特性劣化により制限される。MOCVD成長過程において(例えば、Mgの使用により)ドープされたp型GaN層50が分解されることが、そのような劣化のメカニズムの一つとして挙げられる。Mgを効果的に活性化させるためには比較的高いアニール温度が必要となるが、高温で長期間アニールを実行した場合、窒素の外方拡散によりGaNが分解されると共に、p型GaN中の自由正孔濃度が減少する。典型的なRTPアニール過程では、基板が窒素雰囲気下700℃で数十秒から数分の間保持される。
他の劣化のメカニズムとしては、p型GaN層50における歪み緩和及び転位の発生が挙げられる。格子不整合により、ヘテロエピタキシャル構造が、歪みを内包した準安定状態となっている。従来のRTAでは、熱膨張係数の不一致により過度の歪みが発生し、これにより転位の伝播及び増殖が促進する。
本発明ではレーザスパイクアニール(LSA)が採用されており、当該LSAは、RTA等の従来の熱アニールと比較して高温且つ短時間で実施される。本発明に係る各方法の実行に適したLSAシステムの一例は、米国特許第6,747,245号、米国特許第7,154,066号、米国特許第7,399,945号に記載されており、当該特許は参照することにより本出願に援用される。本発明に係る各方法におけるLSAの応用例では、従来のRTAと比較してアニール処理時間が1,000〜10,000倍短縮されている。このため、窒素の外方拡散及び転位発生の悪影響が生じずに、より高いアニール温度T(例えば、T>1100℃)でアニール処理を行うことができる。
LSAを使用してドープGaN層におけるドーパント活性化を高めることにより、接触抵抗が改善される。これは、高ドーパント濃度では、トンネル電流が大きくなり、障壁高さが低くなるからである。高ドーパント活性化濃度では、下記のように特定の接触抵抗ρが求められる。
Figure 0005766930
ここで、障壁高さ変化量Δφは下記の数式により求められる。
Figure 0005766930
上記数式において、hはプランク定数であり、mは電子または正孔の有効質量であり、εは窒化物の誘電定数であり、Nは活性化ドーパント濃度であり、qは電気素量であり、kはボルツマン定数であり、Tは絶対温度であり、Vは接触電位である。
活性化ドーパント濃度Nが高くなるとΔΦが大きくなり、数1の指数中の分子が小さくなる。Nが大きくなると、数1の指数中の分母が大きくなり、ρが小さくなる。その結果、ドーパント活性化が高くなるに従って、接触抵抗ρが低下する。本発明に係る各方法に関する実施形態の一例では、p型GaN中の活性化ドーパント濃度が約2.5倍(例えば、約5x1017cm−3から約1.25x1018cm−3)まで高められる。このため、全体の接触抵抗(拡がり抵抗を含む)を約60%小さくさせることになる。
図2は、時間(ms)に対するアニール温度T(℃)のプロット図であり、例えば、図3及び図4に示すように、走査レーザ光120の3つの異なる滞留時間に対する各アニール温度プロファイル(曲線)の一例を示している。図2の曲線は、任意の層の表面上(例えば、p型GaN層50の表面52上)の地点Pにおけるアニール温度プロファイルを示しており、図示しているように、レーザ光120がこの地点に接近し、通過する際のアニール温度プロファイルを示している。計算上、レーザ光120は、(選択した強度閾値で得られるように)表面52において長細い形状を有し、例えば、約10mmの長さL及び約100μmの幅W、若しくは、約100:1のアスペクト比を有する。レーザ光120は、速度Vで表面52上を走査する。滞留時間tは、ビーム幅Wと走査速度Vにより決定される。滞留時間が長い場合、地点Pは、レーザ光120の接近に伴い、接触するまで熱伝導により予熱される。このため、アニール温度は最大値TAMとなる。滞留時間が短い場合、熱伝導によるシリコンの予熱が不十分となり、地点Pは非常に短時間だけ最大アニール温度TAMとなる。このようにしてアニール温度プロファイルを調整することができる。
窒化ガリウムLED構造に対するLSAの一方法例
図5は、GaN LED10の形成過程において形成されるGaN LED構造100に適用されるLSAの第1の方法例に関する模式図である。GaN LED構造100は、基板20及びGaN多層構造30を備えている。走査レーザ光120は、p型GaN層50の表面52上に入射される。レーザ光120の走査は、レーザ光の走査または窒化ガリウムLED構造100の走査、例えば、GaN LED10の形成過程で使用されるウエハ(図示せず)の走査により実現される。滞留時間t=W/Vは、例えば、約10マイクロ秒(μs)から約10ミリ秒(ms)の範囲である。最大アニール温度TAMは、例えば、約900℃から約1500℃の範囲である。最大アニール温度TAMは、GaN LED構造100におけるGaN解離量、格子不整合による歪み緩和及び転位によって決定される。アニールの深さは、滞留時間とレーザ光の強度とに依存する。レーザ光の強度は、例えば、400W/mmである。GaN多層構造30は、例えば、数μmから約10μmの厚みを有し、アニールは、典型的には10μmから100μmに達する(つまり、アニールは、一般的には、GaN多層構造の全厚みに施され、場合によっては基板20まで達する)。このようにしてp型GaN層50のドーパント活性化が高められるが、実施形態の一例では、下層のn型GaN層40のドーパント活性化も高められるという点でさらに有利である。
GaN LED構造100のアニールが一旦実行されると、p型GaN層表面52にTCL70が形成される。そして、図1に示されるように、切り欠き80が形成され、n型コンタクト90n及びp型コンタクト90pが形成(例えば、蒸着)され、その結果、GaN LED10が形成される。
図6は、図5と同様であり、さらにTCL70を有するGaN LED構造100を図示している。TCL70の蒸着後にLSAを実行すれば、TCLがキャップ層として機能してアニール中に窒素のガス抜けが生じないようになり、その結果、アニール温度Tをより高めても材料の分解を防ぐことができる。
図7は、図1と同様であり、TCL表面72(p型コンタクト90pを含む)に対してレーザ光120を走査することによりLSAが実行されるGaN LED10を図示している。RTA等の従来アニール技術と比較してLSAでは熱量が比較的低いため、p型コンタクト90p中の金属がpn接合に過渡するリスクを伴うことなく、上述のようにアニール温度を高めることができる。
ここで開示されるアニール方法に関する実施形態の一例では、図7のGaN LEDのp型コンタクト90pにおいてオーム抵抗合金を形成するためにLSAが使用される。典型的には、p型抵抗接点は、500℃から800℃で10から20分間、Ni/Auを合金化することにより実現される。合金化温度が高められると、合金化金属がpn接合を介して過拡散するため、形態の劣化や漏洩が生じる。p型濃度が低くなるので、接触抵抗は高い値(例えば、約1x10−3Ωcm)になる。このため、電圧低下が大きくなるだけでなく、局所的加熱も生じ、結果として、高電流レベルでのGaN LEDの寿命が短くなるおそれがある。LSAを使用すれば、凝集を生じさせることなく、アニール温度をより高くすることができる。このため、p型コンタクト90pを形成したり、GaN LED10全体の信頼性を改善したりする新たな契機となる。一実施形態において、p型コンタクトの接触抵抗は、約4x10−4Ωcmから約1x10−5Ωcmの範囲にある。このように、本発明に係る方法に関する実施形態の一例では、p型コンタクトを合金化すると共にp型GaN層50におけるドーパント活性化を高めることにより、結果として得られるGaN LED10の性能をさらに向上させるという相乗効果が得られる。
図8は、図5と同様であり、垂直方向のGaN LED10の一例を示す。ここで、基板20は金属(例えば、銅合金)であり、GaN多層構造30はn型GaN層40及びp型GaN層50を有する。ただし、n型GaN層40及びp型GaN層50は、図5に示す状態とは逆の配置になっている。即ち、表面43を有するn型GaN層40が活性層60上に配置され、p型GaN層50が活性層60下に配置されている。n型コンタクト90nは、n型GaN層の表面43上に配置される。また、p型コンタクト90pは、p型GaN層下に配置され、反射層として機能する。また、p型コンタクト90pに隣接して反射層(図示せず)を別途追加してもよい。図8のGaN LED10では、n型GaN層の表面43上(n型コンタクト90n上を含む)に対してレーザ光120が走査され、LSAが実行されている。金属基板20は、GaN多層構造30に接合され、良好な熱伝導性を有し、熱放散を効率的に行う。上述を繰り返すが、アニールはp型GaN層の全厚みに施される。このため、一実施形態では、この層でもドーパント活性が高められ、結果として得られるGaN LED10の性能がさらに高められる。
一般的にこの層のドーパント濃度は高いので、通常、n型GaN層40にn型コンタクト90nの抵抗接点が形成されても問題とはならない。特定の接触抵抗ρを1x10−6Ωcm以下にすることができる。しかし、先進のフリップチップLEDでは、n型コンタクトは、他の基板への結合後に形成される。この場合、GaN多層構造30と(金属)基板20との熱膨張係数の不一致により生じるストレス及び転位を回避するため、熱量を制限する必要がある。なお、熱量は、Eを熱活性化エネルギーとし、kをボルツマン定数とし、Tをアニール温度とした場合、熱活性exp{−E/k}とアニール持続時間との積として定義される。この場合、抵抗接点の形成には300℃の低温RTAが採用され、その結果、接触抵抗ρは7x10−4Ωcmとなった。なお、この接触抵抗ρは、LSAにおいてアニール温度を高くし熱量を極めて低くすることにより達成される接触抵抗と比較しても随分高くなっている。一実施形態では、LSAアニールを使用することによりn型GaNにおいて1x10−6Ωcm程度低い接触抵抗ρが達成された。このため、350mAの駆動電流において、レーザアニールを採用しないLEDに比べ、窒化ガリウムLEDの性能が8%まで改善される。n型コンタクトの抵抗の範囲は、例えば、約1x10−4から約1x10−6である。
GaN LEDの接触抵抗を低下させることによって性能が改善される。ダイオード電流が大きくなるに伴い、(nkT/qI)(ここで、nは理想因子であり、kはボルツマン定数であり、Tは接合部温度であり、qは素電荷であり、Iはダイオード電流である)で与えられる固有抵抗は、直流抵抗RがGaN LEDの効率に対して支配的になる点まで低下する。
図9は、モデルとなる電流I(ミリアンペア,mA)と電圧(V)の関係を示す曲線を示しており、LSAを使用して窒化ガリウムLED10の性能を向上させ、作動電圧での直列抵抗を低減したことを示す。このグラフは、異なる直列抵抗Rを有するGaN LEDに対するものであり、「ダイヤモンド(◆)」の曲線は従来のGaN LEDをモデル化しており、「正方形(■)」の曲線は、本発明に係るLSAに基づく方法を使用してp型GaNのドーパント活性化を2.5倍高くしたGaN LEDをモデル化している。なお、電圧変化ΔVは、ΔV=IΔRの関係により、直列抵抗における変化と関連性がある。
電流I=350mAにおいて、直列抵抗Rが40%低下すると(接触抵抗は60%の低下)、作動電圧Vが10%低下する。このため、LED効率は、ルーメン/ワット換算で10%増加することになる。直列抵抗は主に接触抵抗に起因している。
将来的に主要なLED製造業者に採用されるであろう高駆動電流型では、さらなる改良が見込まれる。図9の2つの曲線は、駆動電流が高くなるにつれて、電圧の落ち込みが大きくなるように分岐している。このように、本発明に係る方法を使用して形成されたGaN LEDは、駆動電流が700mAの場合、従来のドープGaN LEDに比べて15〜20%効率的であることが予想される。このため、従来の100ルーメン/ワットの出力を有するGaN LEDは、約120ルーメン/ワットの出力を有するように改善される。
当業者には明白であるが、本発明の趣旨及び範囲を逸脱することなく、本発明に対して種々の改良を施したり変更を加えたりすることができる。したがって、本発明に対する改良や変更が添付の特許請求の範囲及びその等価物の範囲に含まれるのであれば、その改良や変更は、本発明に包含される。
GaN LEDの一構造例の概略断面図である。 時間(ミリ秒,ms)に対するアニール温度T(℃)のプロット図であり、レーザスパイクアニール(LSA)実行時に走査されたレーザ光の3つの異なる滞留時間に対する各アニール温度プロファイルの一例が示されている。 走査レーザ光を使用したLSA過程を示すp型GaN層の拡大側面図である。 ライン型走査レーザ光の一形状例を示す模式図である。 図1に示す本発明のGaN LEDの形成過程において形成されるGaN LED構造に適用される第1のLSA方法例を示す模式図である。 図5と同様の図であり、透明導電層をさらに備えたGaN LED多層構造を示す図である。 図1と同様の図であり、透明導電層の表面及びその表面上に形成されたp型コンタクトに対するレーザ光の走査によりLSAが実行されるGaN LEDを示す図である。 図5と同様の図であって、n型GaN層が最上層に配置され、且つ、n型コンタクトを有するように、GaN LED多層構造を構成する層が入れ替わったGaN LEDの一例であり、n型GaN層の表面に対するレーザ光の走査によりLSAが実行されるGaN LEDを示す図である。 従来技術の性能(◆)に比べて本発明のGaN LEDの性能(■)が向上したことを示す、電流(ミリアンペア:ma)と電圧(V)の関係を示す曲線をモデル化したグラフであり、LSAを使用して作動電圧での直列抵抗が低減されている。

Claims (5)

  1. 多層体を形成する工程であって、前記多層体は、基板と、p型コンタクト層と、GaN多層構造とを有し、前記p型コンタクト層は、反射層としても機能し、前記基板上に配置され、前記GaN多層構造は、活性層を挟むn型GaN層およびp型GaN層をし、前記p型GaN層が前記p型コンタクト層に隣接するように前記p型コンタクト層上に配置されるものである、多層体を形成する工程と、
    前記n型GaN層上にn型コンタクトを形成する工程と、
    前記n型コンタクトに対してレーザ光を走査することにより前記n型コンタクトに対してレーザスパイクアニール(LSA)を実行する工程と
    を備える、窒化ガリウム(GaN)発光ダイオード(LED)の形成方法。
  2. 前記LSAを実行する工程は、前記n型GaN層対して前記レーザ光を走査する工程をさらに有する
    請求項1に記載の窒化ガリウム発光ダイオードの形成方法。
  3. 前記n型コンタクトは、n型コンタクト抵抗を有し、
    前記n型コンタクト抵抗は、前記n型コンタクトに対するLSAの実行により約1x10−4Ωcmから約1x10−6Ωcmの範囲となる
    請求項2に記載の窒化ガリウム発光ダイオードの形成方法。
  4. 約900℃から約1500℃の範囲の最大アニール温度TAMを有するように前記LSAを実行すると共に、約10μsから約10msの範囲の滞留時間を有するように前記レーザ光を走査する工程をさらに備える
    請求項1に記載の窒化ガリウム発光ダイオードの形成方法。
  5. 前記レーザ光は、約100:1のアスペクト比を有するライン型ビーム形状を有する
    請求項1に記載の窒化ガリウム発光ダイオードの形成方法。
JP2010235788A 2009-11-06 2010-10-20 窒化ガリウム発光ダイオードの形成方法 Expired - Fee Related JP5766930B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/590,360 US8592309B2 (en) 2009-11-06 2009-11-06 Laser spike annealing for GaN LEDs
US12/590,360 2009-11-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015098901A Division JP5969656B2 (ja) 2009-11-06 2015-05-14 窒化ガリウム発光ダイオード

Publications (2)

Publication Number Publication Date
JP2011101000A JP2011101000A (ja) 2011-05-19
JP5766930B2 true JP5766930B2 (ja) 2015-08-19

Family

ID=43973481

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010235788A Expired - Fee Related JP5766930B2 (ja) 2009-11-06 2010-10-20 窒化ガリウム発光ダイオードの形成方法
JP2015098901A Expired - Fee Related JP5969656B2 (ja) 2009-11-06 2015-05-14 窒化ガリウム発光ダイオード

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015098901A Expired - Fee Related JP5969656B2 (ja) 2009-11-06 2015-05-14 窒化ガリウム発光ダイオード

Country Status (5)

Country Link
US (1) US8592309B2 (ja)
JP (2) JP5766930B2 (ja)
KR (2) KR101704036B1 (ja)
CN (1) CN102110748B (ja)
TW (1) TWI467799B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
US20110260210A1 (en) * 2010-04-23 2011-10-27 Applied Materials, Inc. Gan-based leds on silicon substrates with monolithically integrated zener diodes
US9076827B2 (en) 2010-09-14 2015-07-07 Applied Materials, Inc. Transfer chamber metrology for improved device yield
US9302348B2 (en) 2011-06-07 2016-04-05 Ultratech Inc. Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
KR20130011933A (ko) * 2011-07-20 2013-01-30 울트라테크 인크. GaN LED 및 이것의 고속 어닐링 방법
KR20130023069A (ko) * 2011-08-24 2013-03-07 울트라테크 인크. GaN LED 및 이것의 고속 열 어닐링 방법
US9085045B2 (en) 2011-11-04 2015-07-21 Tokyo Electron Limited Method and system for controlling a spike anneal process
JP2013120936A (ja) 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したGaNLEDのレーザーアニール
SG10201503482QA (en) 2012-06-11 2015-06-29 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
CN103311398A (zh) * 2013-05-22 2013-09-18 上海蓝光科技有限公司 具有电极过渡层的led芯片及其制造方法
CN103325892A (zh) * 2013-05-22 2013-09-25 上海蓝光科技有限公司 发光二极管芯片的制造方法
KR101767855B1 (ko) * 2013-07-02 2017-08-11 울트라테크 인크. 격자 전위들을 제거하기 위한 급속 열적 프로세싱에 의한 헤테로에피택셜 층들의 형성
CN103413045B (zh) * 2013-08-12 2016-04-06 江苏大学 一种led结温的设计方法
SG11201601129VA (en) * 2013-09-23 2016-03-30 Ultratech Inc Method and apparatus for forming device quality gallium nitride layers on silicon substrates
CN103586580A (zh) * 2013-11-15 2014-02-19 王晓峰 用于P型GaN激活的激光退火装置及激光退火方法
CN104701426B (zh) * 2013-12-05 2017-07-28 上海蓝光科技有限公司 一种发光二极管的制造方法
US10032876B2 (en) 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile
US20150372099A1 (en) * 2014-06-19 2015-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide formation using a spike annealing process
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN109643645B (zh) * 2016-08-31 2023-02-28 国立研究开发法人科学技术振兴机构 化合物半导体及其制造方法以及氮化物半导体
TWI745465B (zh) * 2016-10-28 2021-11-11 荷蘭商露明控股公司 用於在紫外光照射下生長發光裝置的方法
TWI732122B (zh) * 2017-06-01 2021-07-01 國立硏究開發法人科學技術振興機構 化合物半導體及其製造方法
CN114284403A (zh) * 2021-12-28 2022-04-05 中国科学院半导体研究所 Led的制备方法及led外延片

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204833A (ja) * 1998-01-08 1999-07-30 Pioneer Electron Corp 半導体発光素子の製造方法
JPH11224957A (ja) * 1998-02-05 1999-08-17 Toshiba Corp 窒化物系半導体発光素子及びその製造方法
US6455877B1 (en) 1999-09-08 2002-09-24 Sharp Kabushiki Kaisha III-N compound semiconductor device
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7154066B2 (en) 2002-11-06 2006-12-26 Ultratech, Inc. Laser scanning apparatus and methods for thermal processing
US6747245B2 (en) 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
CN1993807B (zh) * 2004-08-06 2010-05-05 住友电气工业株式会社 形成p型半导体区域的方法及半导体元件
JP2006073619A (ja) * 2004-08-31 2006-03-16 Sharp Corp 窒化物系化合物半導体発光素子
JP4614747B2 (ja) * 2004-11-30 2011-01-19 住友重機械工業株式会社 半導体装置の製造方法
JP2006303258A (ja) * 2005-04-22 2006-11-02 Ishikawajima Harima Heavy Ind Co Ltd p型窒化物半導体の成長方法
KR100706952B1 (ko) 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US20080173620A1 (en) * 2005-09-26 2008-07-24 Ultratech, Inc. Apparatuses and methods for irradiating a substrate to avoid substrate edge damage
JP5135743B2 (ja) * 2005-09-28 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5385614B2 (ja) * 2005-12-16 2014-01-08 三星ディスプレイ株式會社 光学素子およびその製造方法
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
TW200733416A (en) * 2006-02-17 2007-09-01 Univ Nat Cheng Kung Vertical light emitting diodes (LED) with adhered reflective layer and manufacturing method thereof
JP4901241B2 (ja) * 2006-02-27 2012-03-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP5068475B2 (ja) * 2006-04-24 2012-11-07 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR100815225B1 (ko) * 2006-10-23 2008-03-19 삼성전기주식회사 수직구조 발광다이오드 소자 및 그 제조방법
US7888669B2 (en) * 2006-11-13 2011-02-15 Georgia Tech Research Corporation Nitride/zinc oxide based light-emitting diodes
JP2009016467A (ja) * 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
KR101194843B1 (ko) * 2007-12-07 2012-10-25 삼성전자주식회사 Ge 실리사이드층의 형성방법, Ge 실리사이드층을포함하는 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
CN102110748A (zh) 2011-06-29
US8592309B2 (en) 2013-11-26
KR101706888B1 (ko) 2017-02-14
US20110108796A1 (en) 2011-05-12
KR20110050357A (ko) 2011-05-13
KR20160032081A (ko) 2016-03-23
JP2015167252A (ja) 2015-09-24
JP5969656B2 (ja) 2016-08-17
JP2011101000A (ja) 2011-05-19
TW201143131A (en) 2011-12-01
KR101704036B1 (ko) 2017-02-07
CN102110748B (zh) 2015-06-17
TWI467799B (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
JP5969656B2 (ja) 窒化ガリウム発光ダイオード
US8460959B2 (en) Fast thermal annealing of GaN LEDs
US20090114940A1 (en) Light-Emitting Device
TW201308658A (zh) 氮化物半導體發光元件及其製造方法
CN103165787A (zh) 半导体发光装置
JP5998243B2 (ja) パターン効果を低減したGaNLEDのレーザーアニール
JP2013038417A (ja) GaNLED用高速アニール
JP2013048236A (ja) GaNLED用高速熱アニール
JP2009094427A (ja) 発光素子の製造方法
KR101025948B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TW201607076A (zh) Led元件
TW201511042A (zh) 透明導電膜用組成物、透明電極、半導體發光元件、太陽電池
JP2008187033A (ja) 窒化物半導体発光素子
US8658451B2 (en) Activating GaN LEDs by laser spike annealing and flash annealing
KR20080047836A (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
KR20070079139A (ko) 3족 질화물 반도체 적층체의 제조 방법 및 이를 이용한 3족질화물 반도체 발광소자와 그 제조 방법
TW457730B (en) Light-emitting device and method for fabricating the same
KR100863805B1 (ko) 질화물 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140916

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150618

R150 Certificate of patent or registration of utility model

Ref document number: 5766930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees