JP5749975B2 - Photodetector, and a touch panel - Google Patents

Photodetector, and a touch panel Download PDF

Info

Publication number
JP5749975B2
JP5749975B2 JP2011110219A JP2011110219A JP5749975B2 JP 5749975 B2 JP5749975 B2 JP 5749975B2 JP 2011110219 A JP2011110219 A JP 2011110219A JP 2011110219 A JP2011110219 A JP 2011110219A JP 5749975 B2 JP5749975 B2 JP 5749975B2
Authority
JP
Japan
Prior art keywords
transistor
light
circuit
data signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011110219A
Other languages
Japanese (ja)
Other versions
JP2012008541A (en
JP2012008541A5 (en
Inventor
黒川 義元
義元 黒川
池田 隆之
隆之 池田
輝 田村
輝 田村
宗広 上妻
宗広 上妻
匡孝 池田
匡孝 池田
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010122208 priority Critical
Priority to JP2010122208 priority
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2011110219A priority patent/JP5749975B2/en
Publication of JP2012008541A publication Critical patent/JP2012008541A/en
Publication of JP2012008541A5 publication Critical patent/JP2012008541A5/en
Application granted granted Critical
Publication of JP5749975B2 publication Critical patent/JP5749975B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0428Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by sensing at the edges of the touch surface the interruption of optical paths, e.g. an illumination plane, parallel to the touch surface which may be virtual
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L31/00Semiconductor devices sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device

Description

本発明の一態様は、光検出装置に関する。 One aspect of the present invention relates to an optical detector.

近年、光の入射により情報を入力する機能を有する装置(光検出装置ともいう)の技術開発が進められている。 Recently, technical development of a device having a function of inputting information upon incidence of light (also referred to as a photodetector) is underway.

光検出装置としては、例えば光検出回路(光センサともいう)を備えた光検出装置が挙げられる(例えば特許文献1)。 As the light detection device, photodetector and the like having for example an optical detection circuit (also referred to as a light sensor) (for example, Patent Document 1). 上記光検出装置は、光検出回路に入射する光の照度を検出することにより、光の照度に応じたデータ信号を生成する。 The optical detection device, by detecting the illuminance of light incident on the light detection circuit, and generates a data signal corresponding to the illuminance of light. また、光検出装置に光検出回路及び表示回路を設けることにより、光検出回路により生成したデータ信号を用いて表示回路の表示状態を制御することもでき、例えば光検出装置をタッチパネルとして機能させることもできる。 Further, by providing the light detection circuit and the display circuit to the light detection device, can also control the display state of the display circuit by using a data signal generated by the light detection circuit, for example, it is made to function photodetector as a touch panel It can also be.

特開2007−065239号公報 JP 2007-065239 JP

従来の光検出装置の光検出回路には、外光(光検出回路の置かれる環境下の光を含む)も入射する。 The photodetector circuit of a conventional optical detection apparatus (including light environment placed a photodetector circuit) outside light is also incident. このため、外光の照度が、生成されるデータ信号のノイズとなり、被読み取り物の反射光の検出精度が低くなってしまう。 Therefore, the illuminance of the external light becomes a noise in the data signal generated, the detection accuracy of the reflected light of the reading object is lowered. 例えば、指の反射光が光検出回路に入射することにより光検出装置に情報が入力される場合、指以外の手の部分の反射光と指の反射光が外光により同等の情報として識別されてしまうことがある。 For example, if the reflected light of the finger is input information to the photodetection device by entering the light detection circuit, reflected light of the reflected light and the finger portion of the hand other than the finger is identified as the equivalent information using external light it may become.

本発明の一態様では、外光の影響を抑制することを課題の一つとする。 In one aspect of the present invention is to suppress the influence of external light and one of the problems.

本発明の一態様は、光検出装置が備えるライトユニットの状態を点灯状態及び消灯状態に切り替え、点灯状態及び消灯状態のそれぞれの期間において、光検出回路により入射する光の照度に応じたデータ信号を生成し、生成した2つのデータ信号を比較し、比較したデータ信号の差分データである差分データ信号を生成することにより、外光の情報をデータ信号から除去し、外光の影響の抑制を図るものである。 One aspect of the present invention switches the state of the light unit photodetector is provided in the lighting state and off state, in each period of the lighting state and off state, the data signals corresponding to the illuminance of incident light by the light detection circuit generates, by comparing the generated two data signals, by generating a difference data signal is a differential data comparison data signal, removes information of the external light from the data signals, the suppression of outside light effects it is intended to achieve.

本発明の一態様は、入射する光の照度に応じてデータ信号を生成する光検出回路と、光源を備え、光検出回路に光を射出するライトユニットと、を具備する光検出装置であって、ライトユニットの状態を点灯状態にして光検出回路により第1のデータ信号を生成することと、ライトユニットの状態を消灯状態にして光検出回路により第2のデータ信号を生成することと、を含み、第1のデータ信号及び第2のデータ信号を比較することにより、比較した2つのデータ信号の差分データである差分データ信号を生成することをさらに含むことを特徴とする光検出装置の駆動方法である。 One aspect of the present invention includes an optical detection circuit for generating a data signal in accordance with the illuminance of incident light, comprising a light source, a light detecting device comprising a light unit which emits light, to light detection circuit and generating a first data signal by the light detection circuit and the state of the light unit to the lighting state, and that by the state of the light unit to the off state and generates a second data signal by the light detector, the wherein, by comparing the first data signal and second data signal, driving of the light detecting device characterized by further comprising generating a difference data signal is a differential data of the two data signals in comparison it is a method.

本発明の一態様は、入射する光の照度に応じてデータ信号を生成する光検出回路と、光源を備え、光検出回路に重畳するライトユニットと、を具備する光検出装置であって、ライトユニットの状態を第1の点灯状態及び消灯状態の一方にして光検出回路により第1のデータ信号を生成することと、ライトユニットの状態を第1の点灯状態及び消灯状態の他方にして光検出回路により第2のデータ信号を生成することと、ライトユニットの状態を第2の点灯状態及び消灯状態の一方にして光検出回路により第3のデータ信号を生成することと、ライトユニットの状態を第2の点灯状態及び消灯状態の他方にして光検出回路により第4のデータ信号を生成することと、ライトユニットの状態を第3の点灯状態及び消灯状態の一方にして光検出回路 One aspect of the present invention includes an optical detection circuit for generating a data signal in accordance with the illuminance of incident light, comprising a light source, a light unit to be superimposed on the light detection circuit, an optical detector comprising a light generating a first data signal by the light detection circuit and the state of the unit to the one of the first lighting state and off state, and the state of the light unit to the other of the first lighting state and off state photodetector generating a second data signal by the circuit, and generating a third data signal by the light detection circuit and the state of the light unit to the one of the second lighting state and off state, the state of the light unit the second lighting state and generating a fourth data signal by the light detection circuit and the other turned off, the state of the light unit third lighting state and one in to the light detection circuit of the unlit より第5のデータ信号を生成することと、ライトユニットの状態を第3の点灯状態及び消灯状態の他方にして光検出回路により第6のデータ信号を生成することと、を含み、第1のデータ信号及び第2のデータ信号を比較することにより、比較した2つのデータ信号の差分データである第1の差分データ信号を生成することと、第3のデータ信号及び第4のデータ信号を比較することにより、比較した2つのデータ信号の差分データである第2の差分データ信号を生成することと、第5のデータ信号及び第6のデータ信号を比較することにより、比較した2つのデータ信号の差分データである第3の差分データ信号を生成することと、をさらに含むことを特徴とする光検出装置の駆動方法である。 Generating a fifth data signal from, comprising generating a sixth data signal by the state of the light unit to the other of the third lighting state and off state by the light detection circuit, a first by comparing the data signals and the second data signal, comparing and generating a first differential data signal is a differential data of the two data signals of the comparison, the third data signal and the fourth data signal by, and generating a second differential data signal is a differential data of the two data signals of the comparison, by comparing the fifth data signal and the sixth data signal of the two data signals in comparison generating a third difference data signal is a differential data, a driving method of the light detecting apparatus characterized by further comprising a.

また、本発明の一態様は、入射する光の照度に応じてデータ信号を生成する光検出回路と、光源を備え、光検出回路に重畳するライトユニットと、を具備する光検出装置であって、ライトユニットの状態を第1の点灯状態にして光検出回路により第1のデータ信号を生成することと、ライトユニットの状態を第2の点灯状態にして光検出回路により第2のデータ信号を生成することと、ライトユニットの状態を第3の点灯状態にして光検出回路により第3のデータ信号を生成することと、ライトユニットの状態を消灯状態にして光検出回路により第4のデータ信号を生成することと、を含み、第1のデータ信号及び第4のデータ信号を比較することにより、比較した2つのデータ信号の差分データである第1の差分データ信号を生成すること Another embodiment of the present invention includes an optical detection circuit for generating a data signal in accordance with the illuminance of incident light, comprising a light source, a light unit to be superimposed on the light detection circuit, a photodetector having a , and that in the state of the light unit to the first lighting condition to generate a first data signal by the light detector, a second data signal by the state of the light unit to the second lighting state by the light detection circuit and that the generation to the fourth data signal and generating a third data signal by the light detection circuit and the state of the light unit to a third lighting state, and the state of the light unit to the off state by the light detection circuit anda generating a, by comparing the first data signal and the fourth data signal, generating a first differential data signal is a differential data of the two data signals in comparison 、第2のデータ信号及び第4のデータ信号を比較することにより、比較した2つのデータ信号の差分データである第2の差分データ信号を生成することと、第3のデータ信号及び第4のデータ信号を比較することにより、比較した2つのデータ信号の差分データである第3の差分データ信号を生成することと、をさらに含むことを特徴とする光検出装置の駆動方法である。 , By comparing the second data signal and the fourth data signal, and generating a second differential data signal is a differential data of the two data signals of the comparison, the third data signal and the fourth by comparing the data signals, a driving method of the light detecting apparatus characterized by further comprising a, and generating a third difference data signal is a differential data of the two data signals compared.

また、本発明の一態様は、リセット信号を出力するリセット信号出力回路と、読み出し選択信号を出力する読み出し選択信号出力回路と、リセット信号及び読み出し選択信号が入力され、リセット信号に従ってリセット状態になり、その後入射する光の照度に応じてデータ信号を生成し、読み出し選択信号に従ってデータ信号を出力する光検出回路と、光検出回路に重畳し、光源及び光源の発光を制御する制御回路を備えるライトユニットと、光検出回路からデータ信号を読み出す読み出し回路と、読み出し回路により読み出された2つのデータ信号を比較し、比較したデータ信号の差分データである差分データ信号を生成するデータ処理回路と、を具備する光検出装置である。 Another embodiment of the present invention includes a reset signal output circuit which outputs a reset signal, and a read selection signal output circuit which outputs a read select signal, a reset signal and a read selection signal is inputted, the reset state in accordance with the reset signal , light with subsequently generates data signals in response to the illuminance of incident light, a light detection circuit for outputting a data signal in accordance with the read selection signal, superimposed on the light detection circuit, a control circuit for controlling the light emission of the light source and the light source a unit, a read circuit for reading data signals from the light detection circuit, and a data processing circuit for comparing two data signal read by the read circuit, for generating a difference data signal is a differential data comparison data signal, a photodetector having a.

また、本発明の一態様は、表示選択信号を出力する表示選択信号出力回路と、表示データ信号を出力する表示データ信号出力回路と、表示選択信号が入力され、表示選択信号に従って表示データ信号が入力されることにより、表示データ信号に応じた表示状態になる表示回路と、リセット信号を出力するリセット信号出力回路と、読み出し選択信号を出力する読み出し選択信号出力回路と、リセット信号及び読み出し選択信号が入力され、リセット信号に従ってリセット状態になり、その後入射する光の照度に応じてデータ信号を生成し、読み出し選択信号に従ってデータ信号を出力する光検出回路と、表示回路及び光検出回路に重畳し、光源及び光源の発光を制御する制御回路を備えるライトユニットと、光検出回路からデータ信号を読み Another embodiment of the present invention includes a display selection signal output circuit for outputting a display selection signal, and the display data signal output circuit which outputs a display data signal, the display selection signal is input, the display data signal in accordance with the display selection signal by being input, a display circuit in a display state corresponding to the display data signal, and a reset signal output circuit which outputs a reset signal, and a read selection signal output circuit which outputs a read select signal, a reset signal and a read selection signal There are input, the reset state in accordance with a reset signal, and generates a data signal in accordance with the illuminance of the subsequent incident light, a light detection circuit for outputting a data signal in accordance with the read selection signal, superimposed on the display circuit and the light detection circuit a light unit comprising a control circuit for controlling the light emission of the light source and the light source, reads data signals from the light detection circuit す読み出し回路と、読み出し回路により読み出された2つのデータ信号を比較し、比較したデータ信号の差分データである差分データ信号を生成するデータ処理回路と、を具備する光検出装置である。 And to read-out circuit, it compares the two data signal read by the reading circuit, a light detecting apparatus comprising a data processing circuit, the generating a difference data signal is a differential data comparison data signal.

本発明の一態様により、外光の影響を抑制することができ、光検出回路による被読み取り物の読み取り精度を向上させることができる。 According to one embodiment of the present invention, it is possible to suppress the influence of external light, thereby improving the reading accuracy of the reading object by the optical detection circuit.

実施の形態1における光検出装置の例を説明するための図。 Diagram for explaining an example of a light detecting device in the first embodiment. 図1(A)に示す光検出装置の駆動方法例を説明するための図。 Diagram for explaining an example of the method for driving the light detecting device shown in FIG. 1 (A). 図1(A)に示す光検出装置の駆動方法例を説明するための図。 Diagram for explaining an example of the method for driving the light detecting device shown in FIG. 1 (A). 実施の形態1における光検出装置を説明するための図。 Diagram for explaining an optical detection device in the first embodiment. 実施の形態2におけるライトユニットの構成例を示す模式図。 Schematic diagram showing a configuration example of a light unit in the second embodiment. 実施の形態3における光検出回路の例を説明するための図。 Diagram for explaining an example of the light detection circuit of the third embodiment. 実施の形態4における光検出装置の例を説明するための図。 Diagram for explaining an example of a light detecting device in the fourth embodiment. 実施の形態5におけるトランジスタの構造例を示す断面模式図。 Cross-sectional schematic view showing a structural example of a transistor in the fifth embodiment. 図8(A)に示すトランジスタの作製方法例を説明するための断面模式図。 Schematic sectional view for explaining an example of a method for manufacturing the transistor shown in FIG. 8 (A). 特性評価回路の構成を示す回路図。 Circuit diagram showing a configuration of a circuit for evaluating characteristics. 図10に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャート。 Timing chart illustrating the leakage current measurement method using the characteristic evaluation circuit shown in FIG. 10. 条件4、条件5、及び条件6における測定に係る経過時間Timeと、出力電圧Voutとの関係を示す図。 Condition 4, shows the elapsed time Time in measuring the condition 5, and the condition 6, the relationship between the output voltage Vout. 測定に係る経過時間Timeと、該測定によって算出されたリーク電流との関係を示す図。 It shows the elapsed time Time in measuring the relationship between the leakage current calculated by the measurement. 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 It shows the relationship between the voltage of a node A and leakage current estimated by measurement. 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 It shows the relationship between the voltage of a node A and leakage current estimated by measurement. 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 It shows the relationship between the voltage of a node A and leakage current estimated by measurement. 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 It shows the relationship between the voltage of a node A and leakage current estimated by measurement. 実施の形態6におけるアクティブマトリクス基板の構造例を示す図。 It shows a structural example of an active matrix substrate according to the sixth embodiment. 実施の形態6におけるアクティブマトリクス基板の構造例を示す図。 It shows a structural example of an active matrix substrate according to the sixth embodiment. 実施の形態6における光検出装置の構造例を示す図。 It shows a structural example of an optical detection apparatus in the sixth embodiment. 実施の形態7における電子機器の構成例を示す図。 Diagram illustrating a configuration example of an electronic device in the seventh embodiment.

本発明を説明するための実施の形態の例について、図面を用いて以下に説明する。 For an example of the embodiment for explaining the present invention will be described below with reference to the drawings. 但し、本発明は、以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。 However, the present invention is not limited to the following description, without departing from the spirit and scope of the present invention, it can be variously changes and modifications are easily understood by those skilled in the art . 従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Accordingly, the present invention is not to be construed as being limited to the description of the embodiments below.

なお、各実施の形態の内容を互いに適宜組み合わせることができる。 Incidentally, it is possible to combine the contents of the embodiments as appropriate to each other. また、各実施の形態の内容を互い置き換えることができる。 Also, the contents of each embodiment can be replaced each other.

また、本明細書にて用いる「第z(zは自然数)」という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。 Also, the term "first z (z is a natural number)" as used herein are those which are used to avoid confusion between components and do not limit the number.

(実施の形態1) (Embodiment 1)
本実施の形態では、入射する光の照度の検出が可能な光検出装置について説明する。 In this embodiment, a description of an optical detection device capable of detecting the illuminance of light incident.

本実施の形態の光検出装置の例について、図1を用いて説明する。 For an example of the light detecting device of the present embodiment will be described with reference to FIG. 図1は、本実施の形態における光検出装置の例を説明するための図である。 Figure 1 is a diagram for explaining an example of a light detecting device of the present embodiment.

まず、本実施の形態の光検出装置の構成例について、図1(A)を用いて説明する。 First, a configuration example of an optical detection apparatus of this embodiment will be described with reference to FIG. 1 (A). 図1(A)は、本実施の形態における光検出装置の構成例を示すブロック図である。 1 (A) is a block diagram showing an exemplary configuration of an optical detecting device of the present embodiment.

図1(A)に示す光検出装置は、リセット信号出力回路(RSTOUTともいう)101aと、読み出し選択信号出力回路(RSELOUTともいう)101bと、ライトユニット(LIGHTともいう)102と、光検出回路(PSともいう)103pと、読み出し回路(READともいう)104と、を具備する。 Light detecting device shown in FIG. 1 (A), (also referred to as RSTOUT) reset signal output circuit and 101a (also referred to as RSELOUT) reading selection signal output circuit and 101b (also referred to as LIGHT) light unit 102, the light detection circuit (also referred to as PS) and 103p, (also referred to as rEAD) readout circuit comprises a 104.

リセット信号出力回路101aは、リセット信号(信号RSTともいう)を出力する機能を有する。 Reset signal output circuit 101a has a function of outputting a reset signal (a signal RST).

リセット信号出力回路101aは、例えばシフトレジスタを備える。 Reset signal output circuit 101a includes a shift register, for example. 上記シフトレジスタによりパルス信号を出力させることにより、リセット信号出力回路101aは、リセット信号を出力することができる。 By outputting a pulse signal by the shift register, the reset signal output circuit 101a can output a reset signal.

読み出し選択信号出力回路101bは、読み出し選択信号(信号RSELともいう)を出力する機能を有する。 Reading selection signal output circuit 101b has a function of outputting the read selection signal (a signal RSEL).

読み出し選択信号出力回路101bは、例えばシフトレジスタを備える。 Reading selection signal output circuit 101b includes a shift register, for example. 上記シフトレジスタによりパルス信号を出力させることにより、読み出し選択信号出力回路101bは読み出し選択信号を出力することができる。 By outputting a pulse signal by the shift register, the read selection signal output circuit 101b can output a read select signal.

ライトユニット102は、光源を備え、該光源が発光することにより点灯する機能を有する発光ユニットである。 Light unit 102 includes a light source, the light source is a light emitting unit having a function of lighting by emission. なお、ライトユニット102に光制御回路を設け、該光制御回路により、点灯時のライトユニット102の光の輝度又はライトユニット102の点灯タイミングを制御してもよい。 Incidentally, the light control circuit is provided to the write unit 102, by the light control circuit may control the lighting timing of the brightness or light unit 102 of the optical light unit 102 at the time of lighting.

光源は、例えば発光ダイオード(LEDともいう)を用いて構成することができる。 The light source, for example, can be constituted by using light emitting diodes (LED also referred to). 発光ダイオードとしては、赤外線領域の波長である光(例えば波長が可視光領域以上1000nm以下である光)を発する発光ダイオード(赤外発光ダイオードともいう)又は可視光領域の波長である光(例えば波長が360nm以上830nm以下である光)を発する発光ダイオード(可視光発光ダイオードともいう)を用いることができる。 The light-emitting diode, light is a wavelength in the infrared region (also referred to as IRED) LED that emits (e.g. wavelength light is less than 1000nm or more visible light region) or light (e.g. wavelength is the wavelength of the visible light region There can be used a light emitting diode that emits light) is 360nm or more 830nm or less (also referred to as a visible light emitting diode). 可視光発光ダイオードとしては、例えば白色発光ダイオード、赤色発光ダイオード、緑色発光ダイオード、又は青色発光ダイオードのいずれか一つ又は複数を用いることができる。 The visible light emitting diodes, can be used, for example white LED, the red LED, green LED, or any one or more blue light-emitting diode. また、複数色の発光ダイオードにより光源を構成することもできる。 It is also possible to configure a light source by a plurality of colors of light emitting diodes. また、赤外発光ダイオードを用いることにより、外光の強度の弱い波長領域(例えば900nm付近)でも光検出を行うことができる。 Further, by using the infrared light-emitting diode, it is possible to perform optical detection even intensity weak wavelength region of outside light (e.g., near 900 nm).

光検出回路103pは、光検出部103に設けられる。 Photodetector circuit 103p is provided in the optical detection unit 103. 光検出部103は、光を検出する領域である。 Light detecting unit 103 is an area for detecting light. なお、本実施の形態の光検出装置では、光検出部103に複数の光検出回路103pを具備する構成にしてもよい。 Incidentally, the light detection apparatus of this embodiment, may be configured to include a plurality of light detection circuit 103p on the light detector 103.

光検出回路103pは、入射する光の照度に応じた電圧であるデータ信号を生成する機能を有する。 Photodetector circuit 103p has a function of generating a data signal is a voltage corresponding to the illuminance of incident light.

なお、一般的に電圧とは、二点間における電位の差(電位差ともいう)のことをいう。 Note that in general, a voltage refers to a difference between potentials at two points (also referred to as a potential difference). しかし、電圧と電位の値は、回路図などにおいていずれもボルト(V)で表されることがあるため、区別が困難である。 However, the values ​​of voltage and potential, because it can be represented by volts (V) in such circuit diagram, it is difficult to distinguish. そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位(基準電位ともいう)との電位差を、該一点の電圧として用いる場合がある。 Therefore, in this specification, unless otherwise specified, the potential difference between the potential to be a potential and a reference at one point (also referred to as a reference potential), there is a case used as a voltage at the point.

光検出回路103pには、リセット信号及び読み出し選択信号が入力される。 The light detection circuit 103p is reset signal and a read selection signal is inputted.

光検出回路103pは、入力されたリセット信号に従ってリセット状態になる機能を有する。 Photodetector circuit 103p has a function in the reset state in accordance with the input reset signal. なお、光検出回路103pがリセット状態のとき、データ信号は基準値となる。 The light detection circuit 103p is when the reset state, the data signal becomes the reference value.

また、光検出回路103pは、入力された読み出し選択信号に従って生成したデータ信号を出力する機能を有する。 Further, the light detection circuit 103p has a function of outputting a data signal generated in accordance with the inputted read select signal.

光検出回路103pは、例えば、光電変換素子(PCEともいう)及び増幅用トランジスタを用いて構成される。 Photodetector circuit 103p, for example, constituted using a photoelectric conversion element (also referred to as PCE) and the amplifying transistor.

光電変換素子は、光が入射することにより、入射した光の照度に応じて電流(光電流ともいう)が流れる機能を有する。 The photoelectric conversion element, by which light is incident has a function of current flow (also referred to as a photocurrent) in accordance with the illuminance of incident light.

増幅用トランジスタは、2つの端子と、該2つの端子間の導通状態を制御するための制御端子と、を有する。 Amplifying transistor has two terminals, and a control terminal for controlling a conduction state between the two terminals. 増幅用トランジスタは、入射した光の照度に応じた光電流に従って上記制御端子の電圧が変化することにより、光検出回路103pのデータ信号の値を設定する機能を有する。 Amplifying transistor, by the voltage of the control terminal is changed in accordance with the photocurrent corresponding to the illuminance of incident light, it has a function of setting the value of the data signal of the photodetector circuit 103p. よって、光検出回路103pから出力されるデータ信号は、光検出回路103pに入射した光の照度に応じた値となる。 Therefore, the data signal output from the photodetector circuit 103p has a value corresponding to the illuminance of light incident on the light detection circuit 103p.

さらに、読み出し選択用トランジスタを光検出回路103pに設け、読み出し選択信号に従って読み出し選択用トランジスタがオン状態になることにより、光検出回路103pからデータ信号を出力する構成にすることもできる。 Furthermore, provided the reading selection transistor in the photodetector circuit 103p, by reading selection transistor is turned on in accordance with the read selection signal, it is also possible to configure to output the data signal from the light detection circuit 103p.

読み出し回路104は、光検出回路103pを選択し、選択した光検出回路103pからデータ信号を読み出す機能を有する。 Reading circuit 104 selects the light detection circuit 103p, has a function of reading data signals from the light detection circuit 103p selected. なお、光検出回路103pが複数である場合、一度に複数の光検出回路103pを選択してデータ信号を読み出すこともできる。 Incidentally, when the light detection circuit 103p is more, data can be read out signal by selecting a plurality of light detection circuit 103p at a time.

読み出し回路104は、例えば選択回路(例えばセレクタ)を用いて構成される。 Reading circuit 104 is, for example, constituted using a selection circuit (e.g., a selector).

読み出し回路104により読み出されたデータ信号は、例えば図1(A)に示すデータ処理回路(DataPともいう)105により処理される。 Data signal read out by the reading circuit 104, for example, (also referred to DataP) data processing circuit shown in FIG. 1 (A) is treated with 105.

データ処理回路105は、入力されたデータ信号の演算処理を行う回路である。 The data processing circuit 105 is a circuit that performs arithmetic processing of the input data signal. データ処理回路105は、記憶回路(例えばフレームメモリなど)及び演算回路を備える。 The data processing circuit 105 includes a memory circuit (e.g., a frame memory, etc.) and the ALU. 記憶回路は、データ信号のデータを記憶する機能を有し、演算回路は、複数のデータ信号の比較を行う機能を有する。 Storage circuit has a function of storing data of the data signal, the arithmetic circuit has a function of comparing the plurality of data signals.

なお、データ処理回路105は、光検出装置に備えられてもよく、また、別途設けられたデータ処理回路と同等の機能を有するデータ処理手段(パーソナルコンピュータなど)に光検出装置が電気的に接続された構成としてもよい。 The data processing circuit 105 may be provided in the optical detection device and the light detecting device is electrically connected to the data processing unit (such as a personal computer) having a separately provided data processing circuit and the same function it may be used as the configuration. データ処理回路105を光検出装置に設けることにより、データ処理回路105と読み出し回路104の接続部における配線数などを低減することができる。 By providing the data processing circuit 105 to the light detection device can be reduced and the number of wires in the connection portion of the circuit 104 and the read data processing circuit 105.

次に、本実施の形態の光検出装置の駆動方法例として、図1(A)に示す光検出装置の駆動方法例について、図1(B)及び図1(C)を用いて説明する。 Next, as an example of a method for driving the light detecting device of the present embodiment, an example of a method for driving the light detecting device shown in FIG. 1 (A), it will be described with reference to FIGS. 1 (B) and 1 (C). 図1(B)は、図1(A)に示す光検出装置の駆動方法例を説明するためのフローチャートであり、図1(C)は、図1(A)に示す光検出装置の駆動方法例を説明するためのタイミングチャートである。 FIG. 1 (B) is a flowchart for explaining an example of the method for driving the light detecting device shown in FIG. 1 (A), FIG. 1 (C) is the driving method of the light detecting device shown in FIG. 1 (A) is a timing chart for explaining an example. なお、ここでは、ライトユニット102の光源が白色発光ダイオードであるとして説明する。 Here, the light source of the light unit 102 is described as a white light emitting diode.

図1(A)に示す光検出装置の駆動方法例では、図1(B)に示すように、ステップS11としてデータ信号DS11の生成動作(データ信号DS11生成ともいう)を行う。 In the example of the method for driving the light detecting device shown in FIG. 1 (A), as shown in FIG. 1 (B), it performs the operation of generating a data signal DS11 (also referred to as a data signal DS11 generation) as step S11.

このとき、図1(C)の期間T11に示すように、ライトユニット102の状態を点灯状態及び消灯状態の一方(状態ST11ともいう)にする。 At this time, as shown in a period T11 in FIG. 1 (C), one (also referred to as a state ST11) states the lighting state and off state of the light unit 102.

また、光検出回路103pは、リセット信号に従ってリセット状態になり、その後、データ信号DS11を生成し、読み出し選択信号に従って、データ信号DS11を出力する。 Further, the light detection circuit 103p is in a reset state in accordance with a reset signal, then generates the data signals DS11, in accordance with the read selection signal, and outputs the data signal DS11.

さらに、読み出し回路104は、データ信号DS11を読み出す。 Further, the reading circuit 104 reads the data signal DS11. 読み出したデータ信号DS11のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS11 is stored in the memory circuit in the data processing circuit 105.

次に、図1(B)に示すように、ステップS12としてデータ信号DS12の生成動作(データ信号DS12生成ともいう)を行う。 Next, as shown in FIG. 1 (B), it performs the operation of generating a data signal DS12 (also referred to as a data signal DS12 generation) as step S12.

このとき、図1(C)の期間T12に示すように、ライトユニット102の状態を点灯状態及び消灯状態の他方(状態ST12ともいう)にする。 At this time, as shown in a period T12 in FIG. 1 (C), the other (also referred to as a state ST12) lighting state and off state the state of the light unit 102.

また、光検出回路103pは、データ信号DS11の生成と同様に、データ信号DS12を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS11, generates and outputs the data signal DS12.

さらに、読み出し回路104は、データ信号DS12を読み出す。 Further, the reading circuit 104 reads the data signal DS12. 読み出したデータ信号DS12のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS12 is stored in the memory circuit in the data processing circuit 105.

次に、図1(B)に示すように、ステップS13として、複数のデータ信号の比較動作(データ信号比較ともいう)を行う。 Next, as shown in FIG. 1 (B), as step S13, it performs a comparison operation of a plurality of data signals (also referred to as a data signal comparison).

このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS11のデータ及びデータ信号DS12のデータを演算回路により比較し、データ信号DS11及びデータ信号DS12の差分のデータである差分データ信号DDS11を生成する。 At this time, the data processing circuit 105, the data of the data and the data signal DS12 data signals DS11 stored in the memory circuit compared by the arithmetic circuit, the differential data signal is a data of a difference between the data signals DS11 and the data signal DS12 DDS11 to generate. 差分データ信号DDS11は、所定の処理を実行するためのデータ信号として用いられる。 Differential data signal DDS11 is used as a data signal for executing a predetermined process.

また、ライトユニット102の光源が複数の色の発光ダイオードを備える場合における、光検出装置の駆動方法例について、図2を用いて説明する。 Further, in the case where the light source of the light unit 102 includes a plurality of color light emitting diodes, an example of a method for driving the light detecting device will be described with reference to FIG. 図2は、図1(A)に示す光検出装置の駆動方法例を説明するための図であり、図2(A)は、フローチャートであり、図2(B)は、タイミングチャートである。 Figure 2 is a diagram for explaining a driving method of an optical detection device shown in FIG. 1 (A), 2 (A) is a flow chart, FIG. 2 (B) is a timing chart. なお、ここでは、一例として光源が3色の発光ダイオードを備える場合について説明する。 Here, a case will be described in which a light source as an example comprises a three-color light-emitting diodes.

ライトユニット102の光源が複数の色の発光ダイオードを備える場合における光検出装置の駆動方法例では、図2(A)に示すように、ステップS21として、データ信号DS21の生成動作(データ信号DS21生成ともいう)を行う。 In the example of the driving method of the photodetector device when the light source of the light unit 102 includes a plurality of color light emitting diodes, as shown in FIG. 2 (A), as a step S21, the operation of generating the data signal DS21 (data signal DS21 generation performed even say) and.

このとき、図2(B)の期間T21に示すように、ライトユニット102の状態を第1の点灯状態及び消灯状態の一方(状態ST21ともいう)にする。 At this time, as shown in a period T21 of FIG. 2 (B), to one of the state of the light unit 102 of the first lighting state and off state (also referred to as a state ST21). なお、第1の点灯状態では、第1の色の発光ダイオードが発光する。 In the first lighting state, the first color light emitting diode emits light.

また、光検出回路103pは、リセット信号に従ってリセット状態になり、その後、データ信号DS21を生成し、読み出し選択信号に従って、データ信号DS21を出力する。 Further, the light detection circuit 103p is in a reset state in accordance with a reset signal, then generates the data signals DS21, in accordance with the read selection signal, and outputs the data signal DS21.

さらに、読み出し回路104は、データ信号DS21を読み出す。 Further, the reading circuit 104 reads the data signal DS21. 読み出したデータ信号DS21のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS21 is stored in the memory circuit in the data processing circuit 105.

次に、図2(A)に示すように、ステップS22として、データ信号DS22の生成動作(データ信号DS22生成ともいう)を行う。 Next, as shown in FIG. 2 (A), as a step S22, performs a generation operation of the data signal DS22 (also referred to as a data signal DS22 generation).

このとき、図2(B)の期間T22に示すように、ライトユニット102の状態を第1の点灯状態及び消灯状態の他方(状態ST22ともいう)にする。 At this time, as shown in a period T22 of FIG. 2 (B), to the state of the light unit 102 first lighting state and the other turned off (also referred to as a state ST22).

また、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS22を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS21, generates and outputs the data signal DS22.

さらに、読み出し回路104は、データ信号DS22を読み出す。 Further, the reading circuit 104 reads the data signal DS22. 読み出したデータ信号DS22のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS22 is stored in the memory circuit in the data processing circuit 105.

次に、図2(A)に示すように、ステップS23_1として、複数のデータ信号の比較動作を行う。 Next, as shown in FIG. 2 (A), as a step S23_1, it performs the comparison operation of the plurality of data signals.

このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS21のデータ及びデータ信号DS22のデータを演算回路により比較し、データ信号DS21及びデータ信号DS22の差分のデータである差分データ信号DDS21を生成する。 At this time, the data processing circuit 105, the data of the data and the data signal DS22 data signals DS21 stored in the memory circuit compared by the arithmetic circuit, the differential data signal is a data of a difference between the data signals DS21 and the data signal DS22 DDS21 to generate.

また、図2(A)に示すように、ステップS23_2として、データ信号DS23の生成動作(データ信号DS23生成ともいう)を行う。 Further, as shown in FIG. 2 (A), as a step S23_2, performs the operation of generating a data signal DS23 (also referred to as a data signal DS23 generation).

このとき、図2(B)の期間T23に示すように、ライトユニット102の状態を第2の点灯状態及び消灯状態の一方(状態ST23ともいう)にする。 At this time, as shown in a period T23 of FIG. 2 (B), to one of the state of the light unit 102 of the second lighting state and off state (also referred to as a state ST23). なお、第2の点灯状態では、第2の色の発光ダイオードが発光する。 In the second lighting state, the second color light emitting diode emits light.

さらに、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS23を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS21, generates and outputs the data signal DS23.

さらに、読み出し回路104は、データ信号DS23を読み出す。 Further, the reading circuit 104 reads the data signal DS23. 読み出したデータ信号DS23のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS23 is stored in the memory circuit in the data processing circuit 105.

次に、図2(A)に示すように、ステップS24として、データ信号DS24の生成動作(データ信号DS24生成ともいう)を行う。 Next, as shown in FIG. 2 (A), as a step S24, performs a generation operation of the data signal DS24 (also referred to as a data signal DS24 generation).

このとき、図2(B)の期間T24に示すように、ライトユニット102の状態を第2の点灯状態及び消灯状態の他方(状態ST24ともいう)にする。 At this time, as shown in a period T24 of FIG. 2 (B), to the state of the light unit 102 second lighting state and the other turned off (also referred to as a state ST24).

また、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS24を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS21, generates and outputs the data signal DS24.

さらに、読み出し回路104は、データ信号DS24を読み出す。 Further, the reading circuit 104 reads the data signal DS24. 読み出したデータ信号DS24のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS24 is stored in the memory circuit in the data processing circuit 105.

次に、図2(A)に示すように、ステップS25_1として、複数のデータ信号の比較動作を行う。 Next, as shown in FIG. 2 (A), as a step S25_1, it performs the comparison operation of the plurality of data signals.

このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS23のデータ及びデータ信号DS24のデータを演算回路により比較し、データ信号DS23及びデータ信号DS24の差分のデータである差分データ信号DDS22を生成する。 At this time, the data processing circuit 105, the data of the data and the data signal DS24 data signals DS23 stored in the memory circuit compared by the arithmetic circuit, the differential data signal is a data of a difference between the data signals DS23 and the data signal DS24 DDS22 to generate.

また、図2(A)に示すように、ステップS25_2として、データ信号DS25の生成動作(データ信号DS25生成ともいう)を行う。 Further, as shown in FIG. 2 (A), as a step S25_2, performs the operation of generating a data signal DS25 (also referred to as a data signal DS25 generation).

このとき、図2(B)の期間T25に示すように、ライトユニット102の状態を第3の点灯状態及び消灯状態の一方(状態ST25ともいう)にする。 At this time, as shown in a period T25 of FIG. 2 (B), to one of the state of the light unit 102 of the third lighting state and off state (also referred to as a state ST25). なお、第3の点灯状態では、第3の色の発光ダイオードが発光する。 In the third lighting state, the third color of light emitting diode emits light.

また、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS25を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS21, generates and outputs the data signal DS25.

さらに、読み出し回路104は、データ信号DS25を読み出す。 Further, the reading circuit 104 reads the data signal DS25. 読み出したデータ信号DS25のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS25 is stored in the memory circuit in the data processing circuit 105.

次に、図2(A)に示すように、ステップS26として、データ信号DS26の生成動作(データ信号DS26生成ともいう)を行う。 Next, as shown in FIG. 2 (A), as a step S26, performs a generation operation of the data signal DS26 (also referred to as a data signal DS26 generation).

このとき、図2(B)の期間T26に示すように、ライトユニット102の状態を、第3の点灯状態及び消灯状態の他方(状態ST26ともいう)にする。 At this time, as shown in a period T26 in FIG. 2 (B), the state of the light unit 102, and the other third lighting state and off state (also referred to as a state ST26).

また、光検出回路103pは、信号DS21の生成と同様に、データ信号DS26を生成して出力する。 Further, the light detection circuit 103p, as in the generation of the signals DS21, generates and outputs the data signal DS26.

さらに、読み出し回路104は、データ信号DS26を読み出す。 Further, the reading circuit 104 reads the data signal DS26. 読み出したデータ信号DS26のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS26 is stored in the memory circuit in the data processing circuit 105.

次に、図2(A)に示すように、ステップS27として、複数のデータ信号の比較動作を行う。 Next, as shown in FIG. 2 (A), as a step S27, it performs a comparison operation of a plurality of data signals.

このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS25のデータ及びデータ信号DS26のデータを演算回路により比較し、データ信号DS25及びデータ信号DS26の差分のデータである差分データ信号DDS23を生成する。 At this time, the data processing circuit 105, the data of the data and the data signal DS26 data signals DS25 stored in the memory circuit compared by the arithmetic circuit, the differential data signal is a data of a difference between the data signals DS25 and the data signal DS26 DDS23 to generate.

なお、差分データ信号DDS21乃至差分データ信号DDS23は、所定の処理を実行するためのデータ信号として用いられる。 Incidentally, the differential data signal DDS21 to differential data signal DDS23 is used as a data signal for executing a predetermined process.

なお、期間T21乃至期間T26は、必ずしも連続しなくてもよく、それぞれの期間の間にライトユニット102が消灯状態となる期間を設けてもよい。 The period T21 to the period T26 may not be contiguous, or may be provided with a period in which the light unit 102 is turned off during each period. また、発光ダイオードの種類は3個に限定されず、複数であればよい。 The type of light-emitting diode is not limited to three, and may be plural.

また、ライトユニット102の光源が複数の色の発光ダイオードを備える場合における、光検出装置の駆動方法の他の例について、図3を用いて説明する。 Further, in the case where the light source of the light unit 102 includes a plurality of color light emitting diodes, another example of the driving method of the light detecting device will be described with reference to FIG. 図3は、図1(A)に示す光検出装置の駆動方法例を説明するための図であり、図3(A)は、フローチャートであり、図3(B)は、タイミングチャートである。 Figure 3 is a diagram for explaining a driving method of an optical detection device shown in FIG. 1 (A), 3 (A) is a flow chart, FIG. 3 (B) is a timing chart. なお、ここでは、一例として光源が3色の発光ダイオードを備える場合について説明する。 Here, a case will be described in which a light source as an example comprises a three-color light-emitting diodes.

図1(A)に示す光検出装置の駆動方法の他の例では、図3(A)に示すように、ステップS31として、データ信号DS31の生成動作(データ信号DS31生成ともいう)を行う。 In another example of the driving method of the light detecting device shown in FIG. 1 (A), as shown in FIG. 3 (A), as a step S31, performs a generation operation of the data signal DS31 (also referred to as a data signal DS31 generation).

このとき、図3(B)の期間T31に示すように、ライトユニット102の状態を第1の点灯状態(状態ST31ともいう)にする。 At this time, as shown in a period T31 of FIG. 3 (B), to the state of the light unit 102 first lighting state (also referred to as a state ST31). なお、第1の点灯状態では、第1の色の発光ダイオードが発光する。 In the first lighting state, the first color light emitting diode emits light.

また、光検出回路103pは、リセット信号に従ってリセット状態になり、その後、データ信号DS31を生成し、読み出し選択信号に従って、データ信号DS31を出力する。 Further, the light detection circuit 103p is in a reset state in accordance with a reset signal, then generates the data signals DS31, in accordance with the read selection signal, and outputs the data signal DS31.

さらに、読み出し回路104は、データ信号DS31を読み出す。 Further, the reading circuit 104 reads the data signal DS31. 読み出したデータ信号DS31のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS31 is stored in the memory circuit in the data processing circuit 105.

次に、図3(A)に示すように、ステップS32として、データ信号DS32の生成動作(データ信号DS32生成ともいう)を行う。 Next, as shown in FIG. 3 (A), as a step S32, performs a generation operation of the data signal DS32 (also referred to as a data signal DS32 generation).

このとき、図3(B)の期間T32に示すように、ライトユニット102の状態を第2の点灯状態(状態ST32ともいう)にする。 At this time, as shown in a period T32 of FIG. 3 (B), to the state of the light unit 102 second lighting state (also referred to as a state ST32). なお、第2の点灯状態では、第2の色の発光ダイオードが発光する。 In the second lighting state, the second color light emitting diode emits light.

また、光検出回路103pは、データ信号DS31の生成と同様に、データ信号DS32を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS31, generates and outputs the data signal DS32.

さらに、読み出し回路104は、データ信号DS32を読み出す。 Further, the reading circuit 104 reads the data signal DS32. 読み出したデータ信号DS32のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS32 is stored in the memory circuit in the data processing circuit 105.

次に、図3(A)に示すように、ステップS33として、データ信号DS33の生成動作(データ信号DS33生成ともいう)を行う。 Next, as shown in FIG. 3 (A), as a step S33, performs a generation operation of the data signal DS33 (also referred to as a data signal DS33 generation).

このとき、図3(B)の期間T33に示すように、ライトユニット102の状態を第3の点灯状態(状態ST33ともいう)にする。 At this time, in FIG. 3, as shown in the period of the (B) T33, (also referred to as a state ST33) the state of the light unit 102 third lighting state. なお、第3の点灯状態では、第3の色の発光ダイオードが発光する。 In the third lighting state, the third color of light emitting diode emits light.

また、光検出回路103pは、データ信号DS31の生成と同様に、データ信号DS33を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS31, generates and outputs the data signal DS33.

さらに、読み出し回路104は、データ信号DS33を読み出す。 Further, the reading circuit 104 reads the data signal DS33. 読み出したデータ信号DS33のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS33 is stored in the memory circuit in the data processing circuit 105.

また、図3(A)に示すように、ステップS41として、データ信号DS41の生成動作(データ信号DS41生成ともいう)を行う。 Further, as shown in FIG. 3 (A), as a step S41, performs a generation operation of the data signal DS41 (also referred to as a data signal DS41 generation). なお、データ信号DS31の生成動作の前又はデータ信号DS33の生成動作の後にデータ信号DS41の生成動作を行う。 Note that performs the operation of generating a data signal DS41 after generation operation before or data signals DS33 of generation operation of the data signal DS31.

このとき、ライトユニット102の状態を消灯状態にする。 At this time, the state of the light unit 102 to the OFF state.

また、光検出回路103pは、データ信号DS31の生成と同様に、データ信号DS41を生成して出力する。 Further, the light detection circuit 103p, like the generation of the data signals DS31, generates and outputs the data signal DS41.

さらに、読み出し回路104は、データ信号DS41を読み出す。 Further, the reading circuit 104 reads the data signal DS41. 読み出したデータ信号DS41のデータは、データ処理回路105における記憶回路に記憶される。 Data of the read data signal DS41 is stored in the memory circuit in the data processing circuit 105.

次に、図3(A)に示すように、ステップS51として、複数のデータ信号の比較動作を行う。 Next, as shown in FIG. 3 (A), as a step S51, it performs a comparison operation of a plurality of data signals.

このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS31乃至データ信号DS33のデータのそれぞれと、データ信号DS41のデータを演算回路により比較し、データ信号DS31及びデータ信号DS41の差分のデータである差分データ信号DDS31を生成し、データ信号DS32及びデータ信号DS41の差分のデータである差分データ信号DDS32を生成し、データ信号DS33及びデータ信号DS41の差分のデータである差分データ信号DDS33を生成する。 At this time, the data processing circuit 105, respectively of the data of the stored data signals DS31 to data signals DS33 in the memory circuit, the data of the data signal DS41 compared by the arithmetic circuit, the difference between the data signal DS31 and the data signal DS41 generates differential data signals DDS31 a data to generate differential data signals DDS32 a data of a difference between the data signals DS32 and data signals DS41, the differential data signals DDS33 a data of a difference between the data signals DS33 and the data signal DS41 generated. 生成した3つの差分データ信号は、所定の処理を実行するためのデータ信号として用いられる。 Generating three differential data signals is used as a data signal for executing a predetermined process.

なお、期間T31乃至期間T33は、必ずしも連続しなくてもよく、それぞれの期間の間にライトユニット102が消灯状態となる期間を設けてもよい。 The period T31 to the period T33 may not be contiguous, or may be provided with a period in which the light unit 102 is turned off during each period.

ここで、差分データ信号を生成することの利点について、図4を用いて説明する。 Here, the advantage of generating a differential data signal, will be described with reference to FIG. 図4は、本実施の形態の光検出装置を説明するための図である。 Figure 4 is a diagram for explaining an optical detection apparatus of this embodiment.

図4(A)は、本実施の形態の光検出装置を説明するための模式図である。 FIG. 4 (A) is a schematic view illustrating an optical detection apparatus of this embodiment. ここでは、一例として図4(A)に示すように、複数の光検出回路が設けられた光検出部103の一部の領域152に指151を接触させた場合について考える。 Here, as shown in FIG. 4 (A) as an example, consider the case contacting the finger 151 in a partial region 152 of a plurality of optical detector 103 to the light detection circuit is provided. また、ここでは、ライトユニット102の光源は、白色発光ダイオードとする。 Further, here, the light source of the light unit 102, a white light emitting diode.

まず、光検出装置のライトユニット102が点灯状態のときの、光検出部103の線分A−Bにおける光の強度の分布例を図4(B)に示す。 First, when the light unit 102 of the optical detector is in the lighting state, a distribution example of the intensity of the light along line A-B of the optical detection unit 103 in FIG. 4 (B). なお、図4(B)において、横軸は、線分A−B上の位置を表し、縦軸は、入射する光の相対強度(intensityともいう)を表す。 Incidentally, in FIG. 4 (B), the horizontal axis represents the position on the line segment A-B, the vertical axis represents the relative intensity of the incident light (also referred to as intensity). 図4(B)に示すように、ライトユニット102が点灯状態のとき、領域152に入射する光の強度と、領域152以外の領域に入射する光の強度の差は小さく、指151の反射光を外光と識別することが難しい。 Figure 4 (B), the time the light unit 102 is lit, and the intensity of light incident on the area 152, the difference in the intensity of light incident on the region other than the region 152 is small, the reflected light of the finger 151 that it is difficult to identify with the external light.

また、ライトユニット102が消灯状態のときの、線分A−Bにおける光の強度の分布例を図4(C)に示す。 Further, when the light unit 102 is turned off, indicating the example of the distribution of intensity of light at the line A-B in FIG. 4 (C). なお、図4(C)において、横軸は、線分A−B上の位置を表し、縦軸は、入射する光の相対強度を表す。 Incidentally, in FIG. 4 (C), the horizontal axis represents the position on the line segment A-B, the vertical axis represents the relative intensity of the incident light. 図4(C)に示すように、ライトユニット102が消灯状態のとき、領域152に入射する光の強度は、領域152以外の領域に入射する光の強度よりさらに低く、指151の反射光を検出することが難しい。 As shown in FIG. 4 (C), when the light unit 102 is turned off, the intensity of light incident on the region 152, even lower than the intensity of light incident on the region other than the region 152, the reflected light of the finger 151 it is difficult to detect.

さらに、線分A−Bにおける、ライトユニット102が点灯状態のときのデータ信号及びライトユニット102が消灯状態のときのデータ信号の差である光の強度の分布例を図4(D)に示す。 Further, in the line A-B, illustrating an example of the distribution of intensity of light which is the difference of the data signal when the data signal and the write unit 102 is turned off when the light unit 102 is lit in FIG 4 (D) . なお、図4(D)において、横軸は、線分A−B上の位置を表し、縦軸は、入射する光の相対強度を表す。 Incidentally, in FIG. 4 (D), the abscissa represents the position on the line segment A-B, the vertical axis represents the relative intensity of the incident light. 図4(D)に示すように、データ信号の外光の情報が除去され、領域152に入射する光の強度は、領域152以外の領域に入射する光の強度より大きくなり、且つ領域152に入射する光の強度と、領域152以外の領域に入射する光の強度の差が図4(B)と比較して大きい。 As shown in FIG. 4 (D), information of the outside light of the data signal is removed, the intensity of light incident on the area 152 is greater than the intensity of light incident on the region other than the region 152, and the region 152 and intensity of the incident light, the difference in the intensity of light incident on the region other than the region 152 is larger than 4 and (B). よって、指151の反射光を外光と識別することができる。 Therefore, it is possible to identify the reflected light of the finger 151 with the external light.

図1乃至図4を用いて説明したように、本実施の形態の光検出装置の一例は、ライトユニット及び光検出回路を具備する構成であって、ライトユニットを点灯状態及び消灯状態に切り替え、それぞれの状態のときに光検出回路により生成したデータ信号を比較して差分データ信号を生成するものである。 1 to as described with reference to FIG. 4, an example of an optical detection device of the present embodiment is a structure having a light unit and a light detection circuit, it switches the light unit are lit and unlit, and it generates a differential data signal by comparing the data signal generated by the photodetector circuit when the respective states. 差分データ信号を生成することにより、光の照度に応じた電圧であるデータ信号から外光の情報を除去することができるため、外光による影響を低減することができる。 By generating a differential data signal, it is possible to remove the information of the external light from the data signal is a voltage corresponding to the illuminance of the light, it is possible to reduce the influence of external light.

また、本実施の形態の光検出装置の一例では、ライトユニットの光源が複数の色の発光ダイオードである場合であっても、それぞれの発光ダイオードが発光する点灯状態及び消灯状態を切り替え、それぞれの発光ダイオードの発光状態と消灯状態を比較して差分データ信号を生成することができる。 Further, in the example of the light detection apparatus of this embodiment, even when the light unit of the light source is a plurality of color light emitting diodes, switches the lighting state and off state each light emitting diode emits light, respectively it is possible to generate a difference data signal by comparing the off state and light emission state of the light-emitting diode. 上記構成とすることにより、例えば、期間毎に異なる色の発光ダイオードを発光させる方式(フィールドシーケンシャル方式ともいう)により、被読み取り物をフルカラーで検出することもでき、且つ外光による影響を低減することもできる。 By the above structure, for example, by methods which emit different colors of light emitting diodes per period (also referred to as field sequential method), it can also be detected be read was in full color, and reduce the influence of external light it is also possible.

(実施の形態2) (Embodiment 2)
本実施の形態では、上記実施の形態1における光検出装置のライトユニットの例について説明する。 In this embodiment, an example of a light unit of the light detection device in the first embodiment.

本実施の形態におけるライトユニットの構成例について、図5を用いて説明する。 A configuration example of a light unit in this embodiment will be described with reference to FIG. 図5は、本実施の形態におけるライトユニットの構成例を示す模式図である。 Figure 5 is a schematic diagram showing a configuration example of a light unit in this embodiment.

図5に示すライトユニットは、光源201と、導光板202と、固定材203と、を備える。 Light unit shown in FIG. 5 includes a light source 201, a light guide plate 202, and the fixed member 203, a. また、図5に示すライトユニットは、光検出部(PDTPともいう)205の光検出回路に重畳する。 Further, the light unit shown in FIG. 5 overlaps with the light detection circuit of the light detecting unit (also referred to as PDTP) 205.

光源201としては、上記実施の形態1に示すように、例えば発光ダイオードなどを用いることができる。 As the light source 201, as shown in the first embodiment, for example, it can be used as the light-emitting diode.

固定材203は、光源201と導光板202を固定する機能を有する。 Fixing material 203 has a function of fixing the light source 201 and the light guide plate 202. 固定材203としては、遮光性を有する材料を用いることが好ましい。 The fixing member 203, it is preferable to use a material having a light shielding property. 固定材203として遮光性を有する材料を用いることにより、光源201から射出する光が外部へ漏れることを抑制することができる。 By using a light-blocking material as the fixing member 203, light emitted from the light source 201 can be prevented from leaking to the outside. なお、固定材203は、必ずしも設けなくてもよい。 The fixing member 203 is not necessarily provided.

図5に示すライトユニットは、光源201からの光を導光板202の中で反射させる。 Light unit shown in FIG. 5 reflects the light from the light source 201 in the light guide plate 202. このとき、例えば導光板202に指204などの被読み取り物が接することにより、光源201からの光が指204に反射して光検出部205の光検出回路に入射する。 In this case, for example, by the reading of the finger 204 is in contact with the light guide plate 202, light from the light source 201 is reflected by the finger 204 enters the light detection circuit of the optical detector 205.

また、図5に示すライトユニットは、例えば外部から制御信号が入力される又は制御回路を備えることにより光源201の状態を切り替えることができる。 Further, the light unit shown in Figure 5, can switch the state of the light source 201 by providing the or control circuit control signal is input, for example, from the outside.

図5を用いて説明したように、本実施の形態のライトユニットの一例は、導光板を用いて光源の光を反射させ、被読み取り物が導光板に接触したときに、被読み取り物の反射光が光検出回路に入射する構成である。 As described with reference to FIG. 5, an example of a light unit of the present embodiment, the light guide plate the light of the light source is reflected by using, when the read object is in contact with the light guide plate, the reflection of the read object a configuration in which light enters the light detection circuit. 上記構成とすることにより、外光の影響を抑制することができる。 By the above-described configuration, it is possible to suppress the influence of external light.

(実施の形態3) (Embodiment 3)
本実施の形態では、上記実施の形態の光検出装置における光検出回路の例について説明する。 In this embodiment, an example of the light detection circuit in the photodetector device in the above embodiment.

本実施の形態における光検出回路の例について、図6を用いて説明する。 For an example of the light detection circuit in this embodiment will be described with reference to FIG. 図6は、本実施の形態における光検出回路の例を説明するための図である。 Figure 6 is a diagram for explaining an example of the light detection circuit in this embodiment.

まず、本実施の形態の光検出回路の構成例について、図6(A)乃至図6(C)を用いて説明する。 First, a configuration example of an optical detection circuit of this embodiment will be described with reference to FIG. 6 (A) through FIG. 6 (C). 図6(A)乃至図6(C)は、本実施の形態における光検出回路の構成例を示す図である。 FIG 6 (A) through FIG. 6 (C) is a diagram showing a configuration example of an optical detection circuit in this embodiment.

図6(A)に示す光検出回路は、光電変換素子131aと、トランジスタ132aと、トランジスタ133aと、を有する。 Photodetector circuit illustrated in FIG. 6 (A), has a photoelectric conversion element 131a, a transistor 132a, a transistor 133a, a.

なお、光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。 In the optical detection circuit, the transistor is a field effect transistor, unless otherwise specified, has at least a source, a drain, and a gate.

光電変換素子131aは、第1端子及び第2端子を有し、光電変換素子131aの第1端子には、リセット信号が入力される。 The photoelectric conversion element 131a has a first terminal and a second terminal, the first terminal of the photoelectric conversion element 131a is reset signal is input.

トランジスタ132aのゲートは、光電変換素子131aの第2端子に電気的に接続される。 The gate of the transistor 132a is electrically connected to the second terminal of the photoelectric conversion element 131a.

トランジスタ133aのソース及びドレインの一方は、トランジスタ132aのソース及びドレインの一方に電気的に接続され、トランジスタ133aのゲートには、読み出し選択信号が入力される。 One of a source and a drain of the transistor 133a is electrically connected to one of a source and a drain of the transistor 132a, the gate of the transistor 133a is read selection signal is inputted.

なお、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のいずれか一方には、電圧Vaが入力される。 The source and the drain of the other transistor 132a, and to one of the source and the drain of the other transistor 133a, the voltage Va is input.

さらに、図6(A)に示す光検出回路は、トランジスタ132aのソース及びドレインの他方の電圧、並びにトランジスタ133aのソース及びドレインの他方の電圧のいずれか他方をデータ信号として出力する。 Further, the photodetector circuit illustrated in FIG. 6 (A), and outputs the source and the drain of the other voltage of the transistor 132a, and the other one of the source and the drain of the other voltage of the transistor 133a as a data signal.

図6(B)に示す光検出回路は、光電変換素子131bと、トランジスタ132bと、トランジスタ133bと、トランジスタ134と、トランジスタ135と、を有する。 Photodetector circuit illustrated in FIG. 6 (B), it has a photoelectric conversion element 131b, and the transistor 132b, and the transistor 133b, a transistor 134, a transistor 135, a.

光電変換素子131bは、第1端子及び第2端子を有し、光電変換素子131bの第1端子には、電圧Vbが入力される。 The photoelectric conversion element 131b has a first terminal and a second terminal, the first terminal of the photoelectric conversion element 131b, the voltage Vb is input.

なお、電圧Va及び電圧Vbの一方は、高電源電圧Vddであり、電圧Va及び電圧Vbの他方は、低電源電圧Vssである。 Incidentally, one of the voltage Va and the voltage Vb, a high power supply voltage Vdd, and the other voltage Va and the voltage Vb is a low power supply voltage Vss. 高電源電圧Vddは、相対的に低電源電圧Vssより高い値の電圧であり、低電源電圧Vssは、相対的に高電源電圧Vddより低い値の電圧である。 High power supply voltage Vdd are relatively voltage higher than the low power supply voltage Vss, the low power supply voltage Vss is a voltage lower than the relatively high power supply voltage Vdd value. 電圧Va及び電圧Vbの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。 The value of the voltage Va and the voltage Vb, for example it may mutually interchanged due polarity of the transistor. また、電圧Va及び電圧Vbの差が電源電圧となる。 Further, the difference between the voltage Va and the voltage Vb becomes the power supply voltage.

トランジスタ134のゲートには、蓄積制御信号(信号TXともいう)が入力され、トランジスタ134のソース及びドレインの一方は、光電変換素子131bの第2端子に電気的に接続される。 The gate of the transistor 134, the storage control signal (a signal TX) is input, one of a source and a drain of the transistor 134 is electrically connected to the second terminal of the photoelectric conversion element 131b.

トランジスタ132bのゲートは、トランジスタ134のソース及びドレインの他方に電気的に接続される。 The gate of the transistor 132b is electrically connected to the other of the source and the drain of the transistor 134.

トランジスタ135のゲートには、リセット信号が入力され、トランジスタ135のソース及びドレインの一方には、電圧Vaが入力され、トランジスタ135のソース及びドレインの他方は、トランジスタ134のソース及びドレインの他方に電気的に接続される。 The gate of the transistor 135, a reset signal is input to one of a source and a drain of the transistor 135, the voltage Va is input, the other of the source and the drain of the transistor 135 is electrically to the other of the source and the drain of the transistor 134 They are connected to each other.

トランジスタ133bのゲートには、読み出し選択信号が入力され、トランジスタ133bのソース及びドレインの一方は、トランジスタ132bのソース及びドレインの一方に電気的に接続される。 The gate of transistor 133b is inputted read selection signal, one of a source and a drain of the transistor 133b is electrically connected to one of a source and a drain of the transistor 132b.

なお、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のいずれか一方には、電圧Vaが入力される。 The source and the drain of the other transistor 132b, and to one of the source and the drain of the other transistor 133b, a voltage Va is input.

また、図6(B)に示す光検出回路は、トランジスタ132bのソース及びドレインの他方の電圧、並びにトランジスタ133bのソース及びドレインの他方の電圧のいずれか他方をデータ信号として出力する。 Further, the photodetector circuit illustrated in FIG. 6 (B), and outputs the source and the drain of the other voltage of the transistor 132b, and the other one of the source and the drain of the other voltage of the transistor 133b as a data signal.

図6(C)に示す光検出回路は、光電変換素子131cと、トランジスタ132cと、容量素子136と、を有する。 Photodetector circuit illustrated in FIG. 6 (C), has a photoelectric conversion element 131c, a transistor 132c, a capacitor 136, a.

光電変換素子131cは、第1端子及び第2端子を有し、光電変換素子131cの第1端子は、リセット信号が入力される。 The photoelectric conversion element 131c has a first terminal and a second terminal, the first terminal of the photoelectric conversion element 131c is reset signal is input.

容量素子136は、第1端子及び第2端子を有し、容量素子136の第1端子は、読み出し選択信号が入力され、容量素子136の第2端子は、光電変換素子131cの第2端子に電気的に接続される。 Capacitive element 136 has a first terminal and a second terminal, the first terminal of the capacitor 136 is read selection signal is input, a second terminal of the capacitor 136, the second terminal of the photoelectric conversion element 131c It is electrically connected to each other.

トランジスタ132cのゲートは、光電変換素子131cの第2端子に電気的に接続され、トランジスタ132cのソース及びドレインの一方には、電圧Vaが入力される。 The gate of the transistor 132c is electrically connected to the second terminal of the photoelectric conversion element 131c, to one of a source and a drain of the transistor 132c, a voltage Va is input.

なお、図6(C)に示す光検出回路は、トランジスタ132cのソース及びドレインの他方の電圧をデータ信号として出力する。 The light detecting circuit shown in FIG. 6 (C), outputs a voltage of the other of the source and the drain of the transistor 132c as data signals.

さらに、図6(A)乃至図6(C)に示す光検出回路の各構成要素について説明する。 Furthermore, it will be described the components of the light detection circuit shown in FIG. 6 (A) through FIG. 6 (C).

光電変換素子131a乃至光電変換素子131cは、光が入射することにより、入射した光の照度に応じた電流を生成する機能を有する。 The photoelectric conversion element 131a to the photoelectric conversion element 131c, by which light is incident has a function of generating a current corresponding to the illuminance of incident light. 光電変換素子131a乃至光電変換素子131cとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。 The photoelectric conversion element 131a to the photoelectric conversion element 131c, for example, can be used such as a photodiode or phototransistor. フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第1端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第2端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第1端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第2端子に相当する。 For photodiodes, one of an anode and a cathode of the photodiode corresponds to the first terminal of the photoelectric conversion element, an anode and a cathode of the other of the photodiode corresponds to the second terminal of the photoelectric conversion element, when the phototransistor, one of a source and a drain of the phototransistor corresponds to the first terminal of the photoelectric conversion elements, the other of the source and the drain of the phototransistor corresponds to the second terminal of the photoelectric conversion element.

トランジスタ132a乃至トランジスタ132cは、光検出回路のデータ信号の値を設定する増幅用トランジスタとしての機能を有する。 Transistor 132a to transistor 132c has a function as an amplification transistor to set the value of the data signal of the light detection circuit.

トランジスタ132a乃至トランジスタ132cとしては、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。 The transistor 132a to transistor 132c, e.g. channel is formed, it is possible to use a transistor including a semiconductor layer or an oxide semiconductor layer containing a semiconductor that belongs to Group 14 of the periodic table (e.g., silicon). なお、チャネルが形成される層をチャネル形成層ともいう。 Incidentally, also referred to as a channel forming layer a layer in which a channel is formed.

上記酸化物半導体層は、真性(I型ともいう)、又は実質的に真性である半導体層であり、キャリアの数が極めて少なく、キャリア濃度は、1×10 14 /cm 未満、好ましくは1×10 12 /cm 未満、さらに好ましくは1×10 11 /cm 未満である。 The oxide semiconductor layer is an intrinsic (also called type I), or a semiconductor layer which is substantially intrinsic, the number of carriers is extremely small, the carrier concentration is less than 1 × 10 14 / cm 3, preferably 1 × less than 10 12 / cm 3, further preferably less than 1 × 10 11 / cm 3.

また、チャネル形成層としての機能を有する上記酸化物半導体層を含むトランジスタのオフ電流は、チャネル幅1μmあたり10aA(1×10 −17 A)以下、好ましくは1aA(1×10 −18 A)以下、さらには好ましくは10zA(1×10 −20 A)以下、さらに好ましくは1zA(1×10 −21 A)以下、さらに好ましくは100yA(1×10 −22 A)以下である。 Further, off-state current of a transistor including an oxide semiconductor layer serving as a channel forming layer, 10 aA per channel width of 1μm (1 × 10 -17 A) or less, preferably 1aA (1 × 10 -18 A) or less , more preferably 10zA (1 × 10 -20 A) or less, more preferably 1zA (1 × 10 -21 A) or less, and more preferably not more than 100yA (1 × 10 -22 A) .

トランジスタ134は、蓄積制御信号に従ってオン状態又はオフ状態になることにより、トランジスタ132bのゲートの電圧を光電変換素子131bにより生成される光電流に応じた電圧にするか否かを制御する蓄積制御トランジスタとしての機能を有する。 Transistor 134 by being turned on or off in accordance with the accumulation control signal, accumulation control transistor that controls whether a voltage corresponding to the photocurrent generated by the photoelectric conversion elements 131b to the voltage of the gate of the transistor 132b It has a function as a. 蓄積制御信号は、例えばシフトレジスタを用いて生成することができる。 Accumulation control signal can be generated using a shift register, for example. なお、本実施の形態の光検出回路では、トランジスタ134を必ずしも設けなくてもよいが、トランジスタ134を設けることにより、トランジスタ132bのゲートが浮遊状態のときに、一定期間トランジスタ132bのゲートの電圧の値を維持することができる。 Incidentally, the light detection circuit of this embodiment, the transistor 134 is not necessarily provided, but by providing the transistors 134, when the gate of the transistor 132b is in a floating state, the gate voltage of a certain period the transistor 132b it is possible to maintain the value.

トランジスタ135は、リセット信号に従ってオン状態又はオフ状態になることにより、トランジスタ132bのゲートの電圧を電圧Vaにリセットするか否かを制御するリセット用トランジスタとしての機能を有する。 Transistor 135 by being turned on or off in accordance with a reset signal functions as a reset transistor for controlling whether or not to reset the voltage a voltage Va of the gate of the transistor 132b. なお、本実施の形態の光検出回路では、トランジスタ135を必ずしも設けなくてもよいが、トランジスタ135を設けることにより、トランジスタ132bのゲートの電圧を所望の電圧にリセットすることができる。 Incidentally, the light detection circuit of the present embodiment is not necessarily provided to transistor 135, but by providing the transistors 135, it is possible to reset the voltage of the gate of the transistor 132b to a desired voltage.

なお、トランジスタ134及びトランジスタ135としては、例えばトランジスタ132a乃至トランジスタ132cに適用可能な酸化物半導体層を含むトランジスタを用いることができる。 As the transistor 134 and the transistor 135, a transistor can be used including applicable oxide semiconductor layer, for example, the transistor 132a to transistor 132c. 上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタ134又はトランジスタ135のリーク電流によるトランジスタ132bのゲートの電圧の変動を抑制することができる。 By using a transistor including the oxide semiconductor layer, it is possible to suppress the variation in the voltage of the gate of the transistor 132b due to the leak current of the transistor 134 or transistor 135.

トランジスタ133a及びトランジスタ133bは、読み出し選択信号に従ってオン状態又はオフ状態になることにより、光検出回路からデータ信号を出力するか否かを制御する読み出し選択用トランジスタとしての機能を有する。 Transistors 133a and the transistor 133b, by being turned on or off in accordance with the read selection signal, has a function as the read select transistor for controlling whether to output the data signal from the photodetector circuit. トランジスタ133a及びトランジスタ133bとしては、例えばトランジスタ132a乃至トランジスタ132cに適用可能なトランジスタを用いることができる。 The transistor 133a and the transistor 133b, it is possible to use a transistor which can be, for example, the transistor 132a to transistor 132c.

次に、図6(A)乃至図6(C)に示す光検出回路の駆動方法例について説明する。 It will now be described example of the method for driving the light detection circuit shown in FIG. 6 (A) through FIG. 6 (C).

まず、図6(A)に示す光検出回路の駆動方法例について、図6(D)を用いて説明する。 First, an example of a method for driving the photodetector circuit illustrated in FIG. 6 (A), will be described with reference to FIG. 6 (D). 図6(D)は、図6(A)に示す光検出回路の駆動方法の一例を説明するための図であり、リセット信号、読み出し選択信号、光電変換素子131a、及びトランジスタ133aのそれぞれの状態を示す。 FIG. 6 (D) are diagrams for explaining an example of the driving method of the light detecting circuit shown in FIG. 6 (A), each state of the reset signal, the read select signal, the photoelectric conversion element 131a, and the transistor 133a It is shown. なお、ここでは、一例として光電変換素子131aがフォトダイオードである場合について説明する。 Here, the photoelectric conversion element 131a is described for the case where a photodiode as an example.

図6(A)に示す光検出回路の駆動方法の一例では、まず期間T41において、リセット信号のパルスが入力される。 In one example of a method of driving the light detection circuit shown in FIG. 6 (A), in the first period T41, the pulse of the reset signal is input.

このとき、光電変換素子131aは、順方向に電流が流れる状態(状態ST51ともいう)になり、トランジスタ133aがオフ状態になる。 At this time, the photoelectric conversion element 131a is ready to a current flows in the forward direction (referred to as a state ST51), the transistor 133a is turned off.

さらに、このとき、トランジスタ132aのゲートの電圧は、一定の値にリセットされる。 Further, at this time, the voltage of the gate of the transistor 132a is reset to a certain value.

次に、リセット信号のパルスが入力された後の期間T42において、光電変換素子131aは、逆方向に電圧が印加された状態(状態ST52ともいう)になり、トランジスタ133aはオフ状態のままである。 Next, in a period T42 after the pulse of the reset signal is input, the photoelectric conversion element 131a is ready to reverse voltage is applied (also referred to as a state ST52), the transistor 133a remains at the OFF state .

このとき、光電変換素子131aに入射した光の照度に応じて、光電変換素子131aの第1端子及び第2端子の間に光電流が流れる。 At this time, in accordance with the illuminance of light incident on the photoelectric conversion elements 131a, photocurrent flows between the first terminal and the second terminal of the photoelectric conversion element 131a. さらに光電流に応じてトランジスタ132aのゲートの電圧の値が変化する。 Furthermore the voltage value of the gate of the transistor 132a is changed in accordance with the photocurrent.

次に、期間T43において、読み出し選択信号のパルスが入力される。 Next, in a period T43, the pulse of the read selection signal is inputted.

このとき、光電変換素子131aは状態ST52のままであり、トランジスタ133aがオン状態になり、トランジスタ132aのソース及びドレイン、並びにトランジスタ133aのソース及びドレインを介して電流が流れ、図6(A)に示す光検出回路は、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及びドレインの他方のいずれか他方の電圧をデータ信号として出力する。 At this time, the photoelectric conversion element 131a remains in the state ST52, the transistor 133a is turned on, the source and the drain of the transistor 132a, and a current flows through the source and the drain of the transistor 133a, in FIG. 6 (A) photodetector circuit illustrated outputs the other of the source and the drain of the transistor 132a, and the other of the source and the drain of the other one of the voltage of the transistor 133a as a data signal. 以上が図6(A)に示す光検出回路の駆動方法例である。 Is the example of the method for driving the photodetector circuit illustrated in FIG. 6 (A).

次に、図6(B)に示す光検出回路の駆動方法例について、図6(E)を用いて説明する。 Next, an example of a method for driving the photodetector circuit illustrated in FIG. 6 (B), will be described with reference to FIG. 6 (E). 図6(E)は、図6(B)に示す光検出回路の駆動方法例を説明するための図である。 FIG 6 (E) are diagrams for explaining an example of the method for driving the light detection circuit shown in FIG. 6 (B).

図6(B)に示す光検出回路の駆動方法例では、まず期間T51において、リセット信号のパルスが入力され、また、期間T51から期間T52にかけて蓄積制御信号のパルスが入力される。 In the example of the method for driving the photodetector circuit illustrated in FIG. 6 (B), in the first period T51, the input pulse of the reset signal, also pulse accumulation control signal is input from the period T51 toward the period T52. なお、期間T51において、リセット信号のパルスの入力開始のタイミングは、蓄積制御信号のパルスの入力開始のタイミングより早くてもよい。 Note that in the period T51, the timing of the input start pulse of the reset signal may be earlier than the timing of the input start pulse of the accumulation control signal.

このとき、期間T51において、光電変換素子131bが状態ST51になり、トランジスタ134がオン状態になることにより、トランジスタ132bのゲートの電圧は、電圧Vaと同等の値にリセットされる。 At this time, in the period T51, the photoelectric conversion element 131b is ready ST51, the transistor 134 by being turned on, the voltage of the gate of the transistor 132b is reset to equal the value of the voltage Va.

さらに、リセット信号のパルスが入力された後の期間T52において、光電変換素子131bが状態ST52になり、トランジスタ134がオン状態のままであり、トランジスタ135がオフ状態になる。 Further, in a period T52 after the pulse of the reset signal is input, the photoelectric conversion element 131b is ready ST52, the transistor 134 is kept on, the transistor 135 is turned off.

このとき、光電変換素子131bに入射した光の照度に応じて、光電変換素子131bの第1端子及び第2端子の間に光電流が流れる。 At this time, in accordance with the illuminance of light incident on the photoelectric conversion element 131b, photocurrent flows between the first terminal and the second terminal of the photoelectric conversion element 131b. さらに光電流に応じてトランジスタ132bのゲートの電圧の値が変化する。 Furthermore the voltage value of the gate of the transistor 132b is changed in accordance with the photocurrent.

さらに、蓄積制御信号のパルスが入力された後の期間T53において、トランジスタ134がオフ状態になる。 Furthermore, the pulse of the accumulation control signal is in a period T53 after being inputted, the transistor 134 is turned off.

このとき、トランジスタ132bのゲートの電圧は、期間T52における光電変換素子131bの光電流に応じた値に保持される。 At this time, the voltage of the gate of the transistor 132b is kept at a value corresponding to the photocurrent of the photoelectric conversion element 131b in the period T52. なお、期間T53は必ずしも設けなくてもよいが、期間T53を設けることにより、光検出回路において、データ信号を出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれデータ信号を出力するタイミングを適宜設定することができる。 The period T53 is not necessarily provided, by providing the period T53, the light detection circuit, it is possible to set the timing for outputting the data signal as appropriate, for example in a plurality of photodetecting circuits, each of the data signals it is possible to appropriately set the timing for outputting.

さらに、期間T54において、読み出し選択信号のパルスが入力される。 Further, in a period T54, the pulse of the read selection signal is inputted.

このとき、光電変換素子131bが状態ST52のままであり、トランジスタ133bがオン状態になる。 At this time, the photoelectric conversion element 131b is kept in the state ST52, the transistor 133b is turned on.

さらに、このとき、トランジスタ132bのソース及びドレイン、並びにトランジスタ133bのソース及びドレインを介して電流が流れ、図6(B)に示す光検出回路は、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及びドレインの他方のいずれか他方の電圧をデータ信号として出力する。 Further, at this time, the source and the drain of the transistor 132b, and the current flows through the source and the drain of the transistor 133b, the photodetector circuit illustrated in FIG. 6 (B), the other of the source and the drain of the transistor 132b, and the transistor 133b and it outputs the other one of the voltage of the other of the source and the drain of the data signal. 以上が図6(B)に示す光検出回路の駆動方法例である。 Is the example of the method for driving the photodetector circuit illustrated in FIG. 6 (B).

次に、図6(C)に示す光検出回路の駆動方法例について、図6(F)を用いて説明する。 Next, an example of a method for driving the photodetector circuit illustrated in FIG. 6 (C), will be described with reference to FIG. 6 (F). 図6(F)は、図6(C)に示す光検出回路の駆動方法例を説明するための図である。 FIG 6 (F) are diagrams for explaining an example of the method for driving the light detection circuit shown in FIG. 6 (C).

図6(C)に示す光検出回路の駆動方法例では、まず、期間T61において、リセット信号のパルスが入力される。 In the example of the method for driving the photodetector circuit illustrated in FIG. 6 (C), first, in the period T61, the pulse of the reset signal is input.

このとき、光電変換素子131cが状態ST51になり、トランジスタ132cのゲートの電圧は、一定の値にリセットされる。 At this time, the photoelectric conversion element 131c is ready ST51, the voltage of the gate of the transistor 132c is reset to a certain value.

次に、リセット信号のパルスが入力された後の期間T62において、光電変換素子131cが状態ST52になる。 Next, in a period T62 after the pulse of the reset signal is input, the photoelectric conversion element 131c is in a state ST52.

このとき、光電変換素子131cに入射した光の照度に応じて、光電変換素子131cの第1端子及び第2端子の間に光電流が流れる。 At this time, in accordance with the illuminance of light incident on the photoelectric conversion element 131c, photocurrent flows between the first terminal and the second terminal of the photoelectric conversion element 131c. さらに光電流に応じてトランジスタ132cのゲートの電圧が変化する。 Furthermore the voltage of the gate of the transistor 132c is changed in accordance with the photocurrent.

次に、期間T63において、読み出し選択信号のパルスが入力される。 Next, in a period T63, the pulse of the read selection signal is inputted.

このとき、光電変換素子131cは状態ST52のままであり、トランジスタ132cのソース及びドレインの間に電流が流れ、図6(C)に示す光検出回路は、トランジスタ132cのソース及びドレインの他方の電圧をデータ信号として出力する。 At this time, the photoelectric conversion element 131c remains the state ST52, a current flows between the source and the drain of the transistor 132c, the light detection circuit shown in FIG. 6 (C), the source and the drain of the other voltage of the transistor 132c and outputs as the data signal. 以上が図6(C)に示す光検出回路の駆動方法例である。 Is the example of the method for driving the photodetector circuit illustrated in FIG. 6 (C).

図6(A)乃至図6(F)を用いて説明したように、本実施の形態の光検出回路は、光電変換素子及び増幅用トランジスタを有し、読み出し選択信号に応じてデータ信号を出力する光検出回路を有する構成である。 FIG 6 (A) through as described with reference to FIG. 6 (F), the light detection circuit of the present embodiment includes a photoelectric conversion element and the amplifying transistor, outputs data signals in response to a read selection signal a structure having a light detector for. 上記構成にすることにより、期間毎にデータ信号を生成することができる。 With such a structure, it is possible to generate a data signal in each period.

(実施の形態4) (Embodiment 4)
本実施の形態では、情報の出力が可能であり、且つ光が入射することにより情報の入力が可能な光検出装置について説明する。 In the present embodiment, it is capable of outputting information, and light for light detection device capable of input of data will be described by incident. なお、情報の出力が可能であり、且つ光が入射することにより情報の入力が可能な光検出装置を入出力装置ともいう。 Incidentally, it is possible the output of the information, and light is also referred to as input-output device a light detection device capable of inputting information by incident.

本実施の形態における光検出装置の例について、図7を用いて説明する。 For an example of the light detecting device of the present embodiment will be described with reference to FIG. 図7は、本実施の形態における光検出装置の例を説明するための図である。 Figure 7 is a diagram for explaining an example of a light detecting device of the present embodiment.

まず、本実施の形態における光検出装置の構成例について、図7(A)を用いて説明する。 First, a configuration example of the optical detecting device of the present embodiment will be described with reference to FIG. 7 (A). 図7(A)は、本実施の形態における光検出装置の構成例を示すブロック図である。 Figure 7 (A) is a block diagram showing an exemplary configuration of an optical detecting device of the present embodiment.

図7(A)に示す光検出装置は、表示選択信号出力回路(DSELOUTともいう)301と、表示データ信号出力回路(DDOUTともいう)302と、リセット信号出力回路(RSTOUTともいう)303aと、読み出し選択信号出力回路(RSELOUTともいう)303bと、ライトユニット304と、X個(Xは自然数)の表示回路(DISPともいう)305kと、Y個(Yは自然数)の光検出回路305pと、読み出し回路306と、を具備する。 Optical detection device shown in FIG. 7 (A), the display selection signal output circuit (also referred to as DSELOUT) 301, a display data signal output circuit (also referred to as DDOUT) 302, (also referred to as RSTOUT) reset signal output circuit and 303a, a read selection signal output circuit (also referred to as RSELOUT) 303b, a light unit 304, (the X is a natural number) X number (also referred to as a DISP) display circuitry and 305k, a light detection circuit 305p of Y pieces (Y is a natural number), It includes a read circuit 306, a.

表示選択信号出力回路301は、複数の表示選択信号(信号DSELともいう)を出力する機能を有する。 Display selection signal output circuit 301 has a function of outputting a plurality of display selection signal (a signal DSEL).

表示選択信号出力回路301は、例えばシフトレジスタを備える。 Display selection signal output circuit 301 includes a shift register, for example. 上記シフトレジスタによりパルス信号を出力させることにより、表示選択信号出力回路301は、表示選択信号を出力することができる。 By outputting a pulse signal by the shift register, the display selection signal output circuit 301 can output a display selection signal.

表示データ信号出力回路302には、画像信号が入力される。 The display data signal output circuit 302, an image signal is input. 表示データ信号出力回路302は、入力された画像信号を元に表示データ信号(信号DDともいう)を生成し、生成した表示データ信号を出力する機能を有する。 The display data signal output circuit 302 has a function of generating the original display data signals inputted image signal (a signal DD), and outputs the generated display data signal.

表示データ信号出力回路302は、例えばシフトレジスタ、記憶回路、及びアナログスイッチを備える。 The display data signal output circuit 302 includes for example a shift register, a memory circuit, and an analog switch. シフトレジスタによりパルス信号を出力させ、パルス信号に従って画像信号(信号IMGともいう)のデータを記憶回路に記憶し、アナログスイッチをオン状態にすることにより、表示データ信号出力回路302は、記憶した画像信号のデータを表示データ信号として出力することができる。 By the shift register to output a pulse signal, the image storing data of the image signal (a signal IMG) in the memory circuit in accordance with the pulse signals by the analog switch is turned on, the display data signal output circuit 302, which stores can output a signal of data as the display data signal.

リセット信号出力回路303aは、リセット信号を出力する機能を有する。 Reset signal output circuit 303a has a function of outputting a reset signal.

リセット信号出力回路303aは、例えば上記実施の形態1に示すリセット信号出力回路と同じ構成にすることができる。 Reset signal output circuit 303a may for example be in the same configuration as the reset signal output circuit shown in the first embodiment.

読み出し選択信号出力回路303bは、読み出し選択信号を出力する機能を有する。 Reading selection signal output circuit 303b has a function of outputting the read selection signal.

読み出し選択信号出力回路303bは、例えば上記実施の形態1に示す読み出し選択信号出力回路と同じ構成にすることができる。 Reading selection signal output circuit 303b may for example be in the same configuration as the read selection signal output circuit shown in the first embodiment.

ライトユニット304は、光源を備え、光源が発光することにより点灯する機能を有する。 Light unit 304 includes a light source, the light source has a function of lighting by emission.

ライトユニット304は、例えば上記実施の形態1又は実施の形態2に示すライトユニットと同じ構成にすることができる。 Light unit 304 may for example be in the same configuration as the light unit in Embodiment 2 of the first embodiment or the above embodiment.

また、ライトユニット304とは別に上記実施の形態2に示す構成のライトユニットを設けてもよい。 Separately it may be provided a configuration of the light unit shown in the second embodiment the light unit 304. 例えばライトユニット304の光源が複数色の発光ダイオードを備える構成とし、別のライトユニットの光源が赤外発光ダイオードを備える構成とすることによりフルカラーで表示を行い、且つ高い検出精度で光検出を行うことができる。 For example, a configuration in which a light source of the light unit 304 is provided with a plurality of colors of light emitting diodes, the light source of another light unit to display in full color by an arrangement comprising an infrared light-emitting diode, performs light detection at and high detection accuracy be able to.

表示回路305kには、表示選択信号が入力され、入力された表示選択信号に従って表示データ信号が入力される。 The display circuit 305k, the display selection signal is inputted, the display data signal is input in accordance with the inputted display selection signal. 表示回路305kは、入力された表示データ信号に応じた表示状態になる機能を有する。 Display circuit 305k has a function in a display state corresponding to the input display data signal.

表示回路305kは、例えば選択用トランジスタ及び表示素子を備える。 Display circuit 305k, for example a selection transistor and a display device. 上記選択用トランジスタは、表示選択信号に応じてオン状態又はオフ状態になることにより、表示素子に表示データ信号を出力するか否かを制御する機能を有し、表示素子は、入力された表示データ信号に応じた表示状態になる機能を有する。 Display the selection transistor, by being turned on or off in accordance with the display selection signal, it has a function of controlling whether to output the display data signal to the display device, the display device is inputted It has a function in a display state corresponding to the data signal.

表示素子としては、例えば液晶素子又は発光素子などを用いることができる。 As a display element can for example be used as a liquid crystal element or a light emitting device. 液晶素子は、電圧が印加されることにより光の透過率が変化する素子であり、発光素子は、電流又は電圧によって輝度が制御される素子である。 The liquid crystal element is an element whose transmittance of light changes when a voltage is applied, the light emitting element is an element whose luminance is controlled by current or voltage. 発光素子としては、エレクトロルミネセンス素子(EL素子又は電界発光素子ともいう)などを用いることができる。 As the light-emitting element (also referred to as EL elements or light emitting elements) electroluminescent device or the like can be used.

ここで、表示回路305kの回路構成例について、図7(B)を用いて説明する。 Here, a circuit configuration example of a display circuit 305k, will be described with reference to FIG. 7 (B). 図7(B)は、図7(A)に示す光検出装置における表示回路の回路構成例を示す回路図である。 Figure 7 (B) is a circuit diagram showing a circuit configuration example of a display circuit in the photodetector device shown in FIG. 7 (A).

図7(B)に示す表示回路は、トランジスタ341と、液晶素子342と、を備える。 Display circuit shown in FIG. 7 (B) includes a transistor 341, a liquid crystal element 342, a.

トランジスタ341のソース及びドレインの一方には、表示データ信号が入力され、トランジスタ341のゲートには、表示選択信号が入力される。 To one of a source and a drain of the transistor 341, the display data signal is input to a gate of the transistor 341, the display selection signal is input.

液晶素子342は、第1端子及び第2端子を有し、液晶素子342の第1端子は、トランジスタ341のソース及びドレインの他方に電気的に接続され、液晶素子342の第2端子には、共通電圧が入力される。 The liquid crystal device 342 has a first terminal and a second terminal, the first terminal of the liquid crystal element 342 is electrically connected to the other of the source and the drain of the transistor 341, the second terminal of the liquid crystal element 342, the common voltage is input. 液晶素子342は、第1端子としての機能を有する画素電極、第2端子としての機能を有する共通電極、及び液晶により構成される。 The liquid crystal element 342, the pixel electrode functions as a first terminal, a common electrode functions as a second terminal, and configured by a liquid crystal.

また、液晶としては、例えば電気制御複屈折型液晶(ECB型液晶ともいう)、二色性色素を添加した液晶(GH液晶ともいう)、高分子分散型液晶、又はディスコチック液晶などを用いることができる。 As the liquid crystal, for example, (also referred to as ECB-type liquid crystal) electrically controlled birefringence type liquid crystal (also referred to as a GH liquid crystal) crystal was added a dichroic dye, polymer dispersed liquid crystal, or discotic using liquid crystal or the like can. また、液晶としては、ブルー相を示す液晶を用いてもよい。 Further, as the liquid crystal may be a liquid crystal exhibiting a blue phase. ブルー相を示す液晶は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。 Liquid crystal exhibiting a blue phase, a liquid crystal composition including a liquid crystal and a chiral agent indicated for example blue phase. ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。 Liquid crystal exhibiting a blue phase has a short response time of 1msec or less, has optical isotropy, alignment treatment is not necessary and viewing angle dependence is small. よって、ブルー相を示す液晶を用いることにより、動作速度を向上させることができる。 Therefore, the use of the liquid crystal exhibiting a blue phase, it is possible to improve the operating speed.

なお、表示回路に容量素子を設けてもよい。 It is also possible to provide a capacitive element to the display circuit. 容量素子は、第1端子及び第2端子を有し、容量素子の第1端子は、トランジスタ341のソース及びドレインの他方に電気的に接続され、容量素子の第2端子には、共通電圧が入力される。 Capacitive element has a first terminal and a second terminal, the first terminal of the capacitor is electrically connected to the other of the source and the drain of the transistor 341, the second terminal of the capacitor, the common voltage It is input.

容量素子は、保持容量としての機能を有し、第1端子の一部又は全部としての機能を有する第1の電極と、第2端子の一部又は全部としての機能を有する第2の電極と、誘電体と、を含む。 Capacitive element has a function as a storage capacitor, a first electrode which functions as a part or the whole of the first terminal, a second electrode having a function of a part or the whole of the second terminal includes a dielectric body. 容量素子の容量は、トランジスタ341のオフ電流などを考慮して設定すればよい。 Capacitance of the capacitor may be set in consideration of the off current of the transistor 341.

また、表示回路305kが図7(B)の構成である場合の光検出装置の表示方式を透過型、半透過型、又は反射型とすることができる。 Further, it is possible to display circuit 305k is transmissive display mode of the optical detection apparatus when the configuration of FIG. 7 (B), the semi-transmissive, or reflective. また、表示回路305kが図7(B)の構成である場合の光検出装置の表示方式としては、例えばTN(Twisted Nematic)モード、IPS(In Plane Switching)モード、STN(Super Twisted Nematic)モード、VA(Vertical Alignment)モード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVA(Multi−Domain Vertical As the display method of the light detecting device when the display circuit 305k is the configuration of FIG. 7 (B), the for example, TN (Twisted Nematic) mode, IPS (In Plane Switching) mode, STN (Super Twisted Nematic) mode, VA (Vertical Alignment) mode, ASM (Axially Symmetric Aligned Micro-cell) mode, OCB (Optically Compensated Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (AntiFerroelectric Liquid Crystal) mode, MVA (Multi-Domain Vertical lignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モード、又はFFS(Fringe Field Switching)モードなどを用いてもよい。 lignment) mode, PVA (Patterned Vertical Alignment) mode, ASV (Advanced Super View) mode, or FFS (Fringe Field Switching) mode or the like may be used.

光検出回路305pは、画素部305に設けられる。 Light detection circuit 305p is provided in the pixel portion 305. 光検出回路305pは、入射する光の照度に応じた電圧を生成する機能を有する。 Photodetector circuit 305p has a function of generating a voltage corresponding to the illuminance of incident light. また、光検出回路305pには、リセット信号及び読み出し選択信号が入力される。 Further, the light detection circuit 305p is reset signal and a read selection signal is inputted. また、光検出回路305pは、リセット信号に従ってリセット状態になる機能を有する。 Further, the light detection circuit 305p has a function in the reset state in accordance with a reset signal. また、光検出回路305pは、読み出し選択信号に従ってデータ信号を出力する機能を有する。 Further, the light detection circuit 305p has a function of outputting a data signal in accordance with the read selection signal.

光検出回路305pは、例えば上記実施の形態1の光検出装置における光検出回路(例えば図1(A)における光検出回路103p)と同じ構成にすることができ、光検出回路305pとしては、例えば上記実施の形態3に示す光検出回路を用いることができる。 Photodetector circuit 305p, for example can be the same configuration (light detection circuit 103p in example FIG. 1 (A)) photodetector circuit in the photodetector device of the first embodiment, the light detection circuit 305p, e.g. It may be provided by an optical detection circuit shown in the third embodiment.

なお、1個以上の表示回路305kにより画素が形成される。 The pixel is formed by one or more display circuit 305k. また、1個以上の表示回路305k及び1個以上の光検出回路305pにより画素を構成してもよい。 It is also possible to constitute the pixel with one or more display circuits 305k and one or more light detection circuit 305p.

読み出し回路306は、光検出回路305pを選択し、選択した光検出回路305pからデータ信号を読み出す機能を有する。 Read circuit 306 selects the light detection circuit 305p, has a function of reading data signals from the light detection circuit 305p selected.

読み出し回路306は、例えば上記実施の形態1の光検出装置における読み出し回路と同じ構成にすることができる。 Readout circuit 306 may for example be in the same configuration as the readout circuit in the photodetector device of the first embodiment.

読み出し回路306により読み出されたデータ信号は、例えば図7(A)に示すように、データ処理回路307により処理される。 Data signal read by the reading circuit 306, for example, as shown in FIG. 7 (A), is processed by the data processing circuit 307.

データ処理回路307は、入力されたデータ信号の演算処理を行う回路である。 The data processing circuit 307 is a circuit that performs arithmetic processing of the input data signal. データ処理回路307は、上記実施の形態1に示すデータ処理回路と同じ構成にすることができる。 The data processing circuit 307 can have the same configuration as the data processing circuit shown in the first embodiment.

次に、本実施の形態における光検出装置の駆動方法例として、図7(A)に示す光検出装置の駆動方法例について説明する。 Next, as an example of a method for driving the light detecting device of the present embodiment will be described an example of a method for driving the light detecting device shown in FIG. 7 (A). なお、ここでは一例として表示回路305kの構成を、図7(B)に示す構成とし、ライトユニット304の光源が赤、緑、青の三色の発光ダイオードを備える場合について説明する。 Incidentally, the configuration of a display circuit 305k Here, as an example, a structure shown in FIG. 7 (B), will be described the case where the light source of the light unit 304 is provided with red, green, three-color light-emitting diodes and blue.

例えば、図7(A)に示す光検出装置の駆動方法は、読み取り動作及び表示動作に分けられる。 For example, the driving method of the light detecting device shown in FIG. 7 (A) is divided into a read operation and the display operation.

読み取り動作では、上記実施の形態1に示す光検出装置と同様にライトユニット304の状態が第1の点灯状態乃至第3の点灯状態及び消灯状態になり、それぞれの状態のときに光検出回路305pによりデータ信号を生成して読み出し回路306によりデータ信号を読み出し、データ処理回路307において第1の点灯状態乃至第3の点灯状態のデータ信号と、消灯状態のデータ信号との比較を行う。 In a read operation, the state of the photodetector as well as a light unit 304 shown in the first embodiment becomes the first lighting state to the third lighting state and off state of the light detection circuit 305p when the respective states the read data signal by the read circuit 306 generates data signals, carries out a data signal of a first lighting state to third lighting state in the data processing circuit 307, the comparison between the data signal of oFF state. 詳細については、上記実施の形態1の説明を援用する。 For more information, hence the description of the first embodiment.

また、表示動作では、ライトユニット304の状態が第1の点灯状態、第2の点灯状態、第3の点灯状態と順次切り替わり、各点灯状態において、表示選択信号に従ってトランジスタ341がオン状態になる。 Further, in the display operation state first lighting state of the light unit 304, a second lighting state, sequentially switches the third lighting state, in each lighting state, the transistor 341 is turned on according to the display selection signal. このとき、液晶素子342に表示データ信号に応じた電圧が印加され、液晶素子342は、印加される電圧に応じた表示状態になる。 At this time, a voltage corresponding to the display data signal to the liquid crystal element 342 is applied, the liquid crystal element 342 is in a display state corresponding to the applied voltage. その後、表示選択信号に従ってトランジスタ341がオフ状態になる。 Then, the transistor 341 is turned off in accordance with the display selection signal. なお、1つ前の読み取り期間において生成したデータ信号を表示データ信号に反映させて、表示期間において表示動作を行ってもよい。 Note that to reflect the data signal generated in the previous reading period to the display data signals, display may be performed operation in the display period.

図7を用いて説明したように、本実施の形態の光検出装置は、表示回路及び光検出回路を備える構成である。 As described with reference to FIG. 7, the photodetector of the present embodiment is configured to include a display circuit and the light detection circuit. 上記構成とすることにより、光検出回路によって生成したデータ信号に応じて表示回路の表示状態を設定することができるため、例えばタッチパネルとして機能させることもできる。 By the above structure, it is possible to set the display state of the display circuit according to the data signal generated by the light detection circuit may also be for example function as a touch panel.

また、本実施の形態の光検出装置は、光源が複数色の発光ダイオードを備える構成にすることにより、例えばフィールドシーケンシャル方式で表示動作及び読み取り動作を行うこともできる。 Further, the light detecting device of the present embodiment, the light source by the configuration including the plurality of colors light emitting diodes, it is also possible to perform a display operation and a read operation, for example, a field sequential method. これにより、カラーフィルタを用いなくともフルカラーで表示動作及び読み取り動作を行うことができ、画素の表示回路の数を低減することができる。 Accordingly, without using a color filter can perform a display operation and a read operation in full color, it is possible to reduce the number of display circuit of the pixel.

(実施の形態5) (Embodiment 5)
本実施の形態では、上記実施の形態に示す酸化物半導体層を含むトランジスタに適用可能なトランジスタについて説明する。 In this embodiment, it will be described a transistor which can be a transistor including an oxide semiconductor layer described in the above embodiment.

本実施の形態に示す酸化物半導体層を含むトランジスタは、高純度化することにより、真性(I型ともいう)、又は実質的に真性にさせた酸化物半導体層を有するトランジスタである。 Transistor including an oxide semiconductor layer described in this embodiment, by highly purified (also referred to as type I) intrinsic, or a transistor having a substantially intrinsic oxide semiconductor layer. 高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することを含む概念である。 The highly purified, a concept includes reducing the defects caused by oxygen deficiency in the oxide to remove as much as possible the hydrogenation of the semiconductor layer, and the oxide semiconductor layer by supplying oxygen to the oxide semiconductor layer is there.

本実施の形態のトランジスタの構造例について、図8を用いて説明する。 Example of a structure of the transistor of this embodiment will be described with reference to FIG. 図8は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。 Figure 8 is a cross-sectional schematic diagram illustrating a structure of the transistor in this embodiment.

図8(A)に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。 The transistor illustrated in FIG. 8 (A) is a bottom-gate transistor, also referred to as an inverted staggered transistor.

図8(A)に示すトランジスタは、導電層401aと、絶縁層402aと、酸化物半導体層403aと、導電層405aと、導電層406aと、を含む。 The transistor illustrated in FIG. 8 (A), includes a conductive layer 401a, an insulating layer 402a, and the oxide semiconductor layer 403a, a conductive layer 405a, a conductive layer 406a and the.

導電層401aは、基板400aの上に設けられ、絶縁層402aは、導電層401aの上に設けられ、酸化物半導体層403aは、絶縁層402aを介して導電層401aの上に設けられ、導電層405a及び導電層406aは、酸化物半導体層403aの一部の上にそれぞれ設けられる。 The conductive layer 401a is provided over a substrate 400a, an insulating layer 402a is provided over the conductive layer 401a, the oxide semiconductor layer 403a is provided over the conductive layer 401a through an insulating layer 402a, a conductive layer 405a and the conductive layer 406a are respectively provided on the part of the oxide semiconductor layer 403a.

さらに、図8(A)において、トランジスタの酸化物半導体層403aの上面の一部(上面に導電層405a及び導電層406aが設けられていない部分)は、酸化物絶縁層407aに接する。 Further, in FIG. 8 (A), the part of the upper surface of the oxide semiconductor layer 403a of the transistor (the portion not conductive layer 405a and the conductive layer 406a is formed on the upper surface) is in contact with the oxide insulating layer 407a.

図8(B)に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型(チャネルストップ型ともいう)トランジスタであり、逆スタガ型トランジスタともいう。 The transistor illustrated in FIG. 8 (B), (also referred to as a channel-stop type) which is one channel protective bottom-gate is a transistor, also referred to as an inverted staggered transistor.

図8(B)に示すトランジスタは、導電層401bと、絶縁層402bと、酸化物半導体層403bと、絶縁層427と、導電層405bと、導電層406bと、を含む。 Transistor shown in FIG. 8 (B), comprising a conductive layer 401b, an insulating layer 402b, and the oxide semiconductor layer 403b, an insulating layer 427, a conductive layer 405 b, the conductive layer 406b and a.

導電層401bは、基板400bの上に設けられ、絶縁層402bは、導電層401bの上に設けられ、酸化物半導体層403bは、絶縁層402bを介して導電層401bの上に設けられ、絶縁層427は、絶縁層402b及び酸化物半導体層403bを介して導電層401bの上に設けられ、導電層405b及び導電層406bは、絶縁層427を介して酸化物半導体層403bの一部の上にそれぞれ設けられる。 The conductive layer 401b is provided over a substrate 400b, the insulating layer 402b is provided over the conductive layer 401b, the oxide semiconductor layer 403b is provided over the conductive layer 401b via an insulating layer 402b, an insulating layer 427 is provided over the conductive layer 401b via an insulating layer 402b and the oxide semiconductor layer 403b, a conductive layer 405b and the conductive layer 406b over a portion of the oxide semiconductor layer 403b via an insulating layer 427 each is provided to. また、導電層401bを酸化物半導体層403bの全てと重なる構造にすることもできる。 Further, the conductive layer 401b may be overlaps with the whole oxide semiconductor layer 403b. 導電層401bを酸化物半導体層403bの全てと重なる構造にすることにより、酸化物半導体層403bへの光の入射を抑制することができる。 The conductive layer 401b by the structure overlapping with all of the oxide semiconductor layer 403b, it is possible to suppress light entering the oxide semiconductor layer 403b. また、これに限定されず、導電層401bを酸化物半導体層403bの一部と重なる構造にすることもできる。 The invention is not limited thereto, the conductive layer 401b may be a structure that overlaps with part of the oxide semiconductor layer 403b.

図8(C)に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。 Transistor shown in FIG. 8 (C) is a bottom-gate transistor.

図8(C)に示すトランジスタは、導電層401cと、絶縁層402cと、酸化物半導体層403cと、導電層405cと、導電層406cと、を含む。 Transistor shown in FIG. 8 (C) includes a conductive layer 401c, and the insulating layer 402c, and the oxide semiconductor layer 403c, and the conductive layer 405c, the conductive layer 406c and, the.

導電層401cは、基板400cの上に設けられ、絶縁層402cは、導電層401cの上に設けられ、導電層405c及び導電層406cは、絶縁層402cの一部の上に設けられ、酸化物半導体層403cは、絶縁層402c、導電層405c、及び導電層406cを介して導電層401cの上に設けられる。 The conductive layer 401c is provided over a substrate 400c, the insulating layer 402c is provided over the conductive layer 401c, the conductive layer 405c and the conductive layer 406c is provided over part of the insulating layer 402c, an oxide the semiconductor layer 403c, the insulating layer 402c, the conductive layer 405c, and is provided over the conductive layer 401c through the conductive layer 406c. また、導電層401cを酸化物半導体層403cの全てと重なる構造にすることもできる。 Further, the conductive layer 401c can also overlaps with the whole oxide semiconductor layer 403c. 導電層401cを酸化物半導体層403cの全てと重なる構造にすることにより、酸化物半導体層403cへの光の入射を抑制することができる。 The conductive layer 401c by a structure overlapping with all of the oxide semiconductor layer 403c, it is possible to suppress light entering the oxide semiconductor layer 403c. また、これに限定されず、導電層401cを酸化物半導体層403cの一部と重なる構造にすることもできる。 Further, not limited to this, a conductive layer 401c may also be a structure that overlaps with part of the oxide semiconductor layer 403c.

さらに、図8(C)において、トランジスタにおける酸化物半導体層403cの上面及び側面は、酸化物絶縁層407cに接する。 Further, in FIG. 8 (C), the upper and side surfaces of the oxide semiconductor layer 403c in the transistor is in contact with the oxide insulating layer 407c.

なお、図8(A)乃至図8(C)において、酸化物絶縁層の上に保護絶縁層が設けてもよい。 Note that in FIG. 8 (A) through FIG. 8 (C), the may be a protective insulating layer is formed over the oxide insulating layer.

図8(D)に示すトランジスタは、トップゲート構造のトランジスタの一つである。 Transistor shown in FIG. 8 (D) is a top-gate transistor.

図8(D)に示すトランジスタは、導電層401dと、絶縁層402dと、酸化物半導体層403dと、導電層405d及び導電層406dと、を含む。 Transistor shown in FIG. 8 (D) includes a conductive layer 401d, and the insulating layer 402d, and the oxide semiconductor layer 403d, and the conductive layer 405d and the conductive layer 406d, a.

酸化物半導体層403dは、絶縁層447を介して基板400dの上に設けられ、導電層405d及び導電層406dは、それぞれ酸化物半導体層403dの一部の上に設けられ、絶縁層402dは、酸化物半導体層403d、導電層405d、及び導電層406dの上に設けられ、導電層401dは、絶縁層402dを介して酸化物半導体層403dの上に設けられる。 The oxide semiconductor layer 403d is provided over a substrate 400d with the insulating layer 447, conductive layer 405d and the conductive layer 406d is provided over part of the oxide semiconductor layer 403d, the insulating layer 402d is the oxide semiconductor layer 403d, the conductive layer 405d, and is provided over the conductive layer 406d, the conductive layer 401d is provided over the oxide semiconductor layer 403d with the insulating layer 402d.

さらに、図8(A)乃至図8(D)に示す各構成要素について説明する。 Furthermore, each component will be described shown in FIG. 8 (A) through FIG. 8 (D).

基板400a乃至基板400dとしては、例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。 The substrates 400a to 400d, it is possible to use a glass substrate such as barium borosilicate glass or aluminoborosilicate glass.

また、基板400a乃至基板400dとして、結晶化ガラスを用いることもできる。 Further, as the substrates 400a to 400d, it is also possible to use a crystallized glass. また、基板400a乃至基板400dとして、プラスチック基板を用いることもできる。 Further, as the substrates 400a to 400d, a plastic substrate can be used.

絶縁層447は、基板400dからの不純物元素の拡散を防止する下地層としての機能を有する。 Insulating layer 447 serves as a base layer for preventing diffusion of an impurity element from the substrate 400d. 絶縁層447としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。 As the insulating layer 447, a silicon nitride layer, a silicon oxide layer, a silicon nitride oxide layer, a silicon oxynitride layer can be used an aluminum oxide layer, or an aluminum oxynitride layer. また、絶縁層447に適用可能な材料の層の積層により絶縁層447を構成することもできる。 It is also possible for the insulating layer 447 by stacking layers of materials which can be applied to the insulating layer 447. また、絶縁層447として、遮光性を有する材料の層と、上記絶縁層447に適用可能な材料の層との積層を用いることもできる。 Furthermore, it as the insulating layer 447, a layer of material having a light shielding property, also possible to use a laminate with layers of materials applicable to the insulating layer 447. また、遮光性を有する材料の層を用いて絶縁層447を構成することにより、酸化物半導体層403dへの光の入射を抑制することができる。 Further, by forming the insulating layer 447 by using a layer of material having a light shielding property, it is possible to suppress light entering the oxide semiconductor layer 403d.

なお、図8(A)乃至図8(C)に示すトランジスタにおいて、図8(D)に示すトランジスタと同様に、基板とゲート電極としての機能を含む導電層の間に絶縁層を設けてもよい。 Note that in the transistor shown in FIG. 8 (A) through FIG. 8 (C), the similar to the transistor shown in Fig. 8 (D), it is provided with an insulating layer between the conductive layer including the function as the substrate and the gate electrode good.

導電層401a乃至導電層401dのそれぞれは、トランジスタのゲート電極としての機能を有する。 Each of the conductive layers 401a to 401d, functions as a gate electrode of the transistor. 導電層401a乃至導電層401dとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。 The conductive layers 401a to 401d, may for example molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, be used neodymium, or metallic materials such as scandium, or a layer of alloy material containing any of these as a main component . また、導電層401a乃至導電層401dの形成に適用可能な材料の層の積層により、導電層401a乃至導電層401dを構成することもできる。 Further, by stacking layers of materials that can be used for the formation of the conductive layers 401a to 401d, it is also possible to configure the conductive layers 401a to 401d.

絶縁層402a乃至絶縁層402dのそれぞれは、トランジスタのゲート絶縁層としての機能を有する。 Each insulating layers 402a to 402d functions as a gate insulating layer of the transistor. 絶縁層402a乃至絶縁層402cとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。 As the insulating layers 402a to 402c, for example, a silicon oxide layer, silicon nitride layer, silicon oxynitride layer, silicon nitride oxide layer, an aluminum oxide layer, an aluminum nitride layer, an aluminum oxynitride layer, an aluminum nitride oxide layer, or a hafnium oxide it can be a layer. また、絶縁層402a乃至絶縁層402cに適用可能な材料の層の積層により絶縁層402a乃至絶縁層402cを構成することもできる。 It is also possible to configure the insulating layers 402a to 402c by stacking layers of materials which can be applied to the insulating layers 402a to 402c. また、絶縁層402dとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。 Further, as the insulating layer 402d, it is possible to use an oxide insulating layer, can be used, for example a silicon oxide layer.

酸化物半導体層403a乃至酸化物半導体層403dのそれぞれは、トランジスタのチャネル形成層としての機能を有する。 Each of the oxide semiconductor layer 403a to the oxide semiconductor layer 403d, functions as a channel formation layer of the transistor. 酸化物半導体層403a乃至酸化物半導体層403dに適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。 The applicable oxide semiconductor in the oxide semiconductor layer 403a to the oxide semiconductor layer 403d, for example, four-component metal oxide, or the like can be used three-component metal oxide, or a two-component metal oxide. 四元系金属酸化物としては、例えばIn−Sn−Ga−Zn−O系金属酸化物などを用いることができる。 The four-component metal oxide, can be used, for example In-Sn-Ga-Zn-O-based metal oxide. 三元系金属酸化物としては、例えばIn−Ga−Zn−O系金属酸化物、In−Sn−Zn−O系金属酸化物、In−Al−Zn−O系金属酸化物、Sn−Ga−Zn−O系金属酸化物、Al−Ga−Zn−O系金属酸化物、又はSn−Al−Zn−O系金属酸化物などを用いることができる。 The three-component metal oxide, for example, In-Ga-Zn-O-based metal oxide, In-Sn-Zn-O-based metal oxide, In-Al-Zn-O-based metal oxide, Sn-Ga- Zn-O-based metal oxide, Al-Ga-Zn-O-based metal oxide, or a Sn-Al-Zn-O-based metal oxide can be used. 二元系金属酸化物としては、例えばIn−Zn−O系金属酸化物、Sn−Zn−O系金属酸化物、Al−Zn−O系金属酸化物、Zn−Mg−O系金属酸化物、Sn−Mg−O系金属酸化物、In−Mg−O系金属酸化物、又はIn−Sn−O系金属酸化物などを用いることができる。 As the two-component metal oxide, for example, an In-Zn-O-based metal oxide, Sn-Zn-O-based metal oxide, Al-Zn-O-based metal oxide, Zn-Mg-O-based metal oxide, Sn-Mg-O-based metal oxide, an In-Mg-O-based metal oxide, or an In-Sn-O-based or the like can be used metal oxides. また、酸化物半導体としては、例えばIn−O系金属酸化物、Sn−O系金属酸化物、又はZn−O系金属酸化物などを用いることもできる。 As the oxide semiconductor, it may be for example In-O-based metal oxide, Sn-O-based metal oxide, or the like Zn-O-based metal oxide. また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にSiO を含む酸化物を用いることもできる。 As the oxide semiconductor, it is also possible to use an oxide containing SiO 2 in the metal oxide that can be used as the oxide semiconductor.

In−Zn−O系金属酸化物を用いる場合、例えば、In:Zn=50:1乃至In:Zn=1:2(モル数比に換算するとIn :ZnO=25:1乃至In :ZnO=1:4)、好ましくはIn:Zn=20:1乃至In:Zn=1:1(モル数比に換算するとIn :ZnO=10:1乃至In :ZnO=1:2)、さらに好ましくはIn:Zn=15:1乃至In:Zn=1.5:1(モル数比に換算するとIn :ZnO=15:2乃至In :ZnO=3:4)の組成比である酸化物ターゲットを用いてIn−Zn−O系金属酸化物の半導体層を形成することができる。 When using the In-ZnO-based metal oxide, for example, In: Zn = 50: 1 to In: Zn = 1: 2 (in a molar ratio In 2 O 3: ZnO = 25 : 1 to In 2 O 3: ZnO = 1: 4 ), preferably in: Zn = 20: 1 to in: Zn = 1: 1 (in a molar ratio in 2 O 3: ZnO = 10 : 1 to in 2 O 3: ZnO = 1: 2), more preferably in: Zn = 15: 1 to in: Zn = 1.5: 1 (in a molar ratio in 2 O 3: ZnO = 15 : 2 to in 2 O 3: ZnO = 3: it is possible to form a semiconductor layer of in-ZnO-based metal oxide with an oxide target having a composition ratio of 4). 例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=P:Q:Rのとき、R>1.5P+Qとする。 For example, a target used for formation of an In-Zn-O-based oxide semiconductor which has an atomic ratio of In: Zn: O = P: Q: When R, and R> 1.5P + Q. Inの量を多くすることにより、トランジスタの移動度を向上させることができる。 By increasing the amount of In, it is possible to improve the mobility of the transistor.

また、酸化物半導体として、InMO (ZnO) (mは0より大きい数)で表記される材料を用いることができる。 As the oxide semiconductor, it is possible to use a material represented by InMO 3 (ZnO) m (m is larger than 0). ここで、Mは、Ga、Al、Mn、及びCoから選ばれた一つ又は複数の金属元素を示す。 Here, M represents Ga, Al, Mn, and one or more metal elements selected from Co. 例えばMとしては、Ga、Ga及びAl、Ga及びMn、又はGa及びCoなどが挙げられる。 For example, as the M, Ga, Ga and Al, Ga and Mn, or Ga and Co, and the like.

導電層405a乃至導電層405d及び導電層406a乃至導電層406dのそれぞれは、トランジスタのソース電極又はトランジスタのドレイン電極としての機能を有する。 Each conductive layers 405a to 405d and the conductive layers 406a to 406d functions as a drain electrode of the source electrode or the transistor of the transistor. 導電層405a乃至導電層405d及び導電層406a乃至導電層406dとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。 The conductive layers 405a to 405d and the conductive layers 406a to 406d, for example, aluminum, chromium, copper, tantalum, titanium, a metal material such as molybdenum, or tungsten, or an alloy material mainly containing these metal materials it can be used in layers. また、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dに適用可能な材料の層の積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dのそれぞれを構成することができる。 Further, conductive layers 405a to 405 d, and the conductive layer conductive layer by stacking 406a to the layer of a material applicable to the conductive layer 406d 405a to conductive layer 405 d, and configuring the respective conductive layers 406a to 406d can.

例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層405a乃至導電層405d及び導電層406a乃至導電層406dを構成することができる。 For example, it is possible to configure a metal layer of aluminum or copper, titanium, molybdenum, or tungsten conductive layers 405a to 405d and the conductive layers 406a to 406d by stacking a refractory metal layer such as. また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成することもできる。 It is also possible to configure the conductive layer by laminating a metal layer of aluminum or copper is provided 405a to conductive layer 405 d, and the conductive layers 406a to 406d between the plurality of refractory metal layers. また、ヒロックやウィスカーの発生を防止する元素(Si、Nd、Scなど)が添加されているアルミニウム層を用いて導電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成することにより、耐熱性を向上させることができる。 Elemental to prevent generation of hillocks and whiskers (Si, Nd, Sc, etc.) by forming conductive layers with an aluminum layer which is added 405a to the conductive layer 405 d, and the conductive layers 406a to 406d , it is possible to improve the heat resistance.

また、導電層405a乃至導電層405d及び導電層406a乃至導電層406dとして、導電性の金属酸化物を含む層を用いることもできる。 Further, as the conductive layers 405a to 405d and the conductive layers 406a to 406d, the layer may also be used containing a conductive metal oxide. 導電性の金属酸化物としては、例えば酸化インジウム(In )、酸化スズ(SnO )、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In ―SnO 、ITOと略記する)、若しくは酸化インジウム酸化亜鉛合金(In ―ZnO)、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。 As the conductive metal oxide, for example indium oxide (In 2 O 3), tin oxide (SnO 2), zinc oxide (ZnO), abbreviated as indium oxide-tin oxide alloy (In 2 O 3 -SnO 2, ITO ), or an alloy of indium oxide and zinc oxide (in 2 O 3 -ZnO), or can be used include silicon oxide of these metal oxides.

さらに、導電層405a乃至導電層405d及び導電層406a乃至導電層406dの形成に用いられる材料を用いて他の配線を形成してもよい。 Furthermore, the materials used to form the conductive layers 405a to 405d and the conductive layers 406a to 406d may be formed other wiring using.

絶縁層427は、トランジスタのチャネル形成層を保護する層(チャネル保護層ともいう)としての機能を有し、絶縁層427としては、例えば絶縁層447に適用可能な材料の層を用いることができる。 Insulating layer 427 has a function as a layer for protecting the channel forming layer of the transistor (also referred to as a channel protective layer), the insulating layer 427 can be a layer of a material applicable for example to the insulating layer 447 . また、絶縁層427に適用可能な材料の層の積層により絶縁層427を構成することもできる。 It is also possible for the insulating layer 427 by stacking layers of materials which can be applied to the insulating layer 427.

酸化物絶縁層407a及び酸化物絶縁層407cとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。 As the oxide insulating layer 407a and the oxide insulating layer 407c, it is possible to use an oxide insulating layer, can be used, for example a silicon oxide layer. また、酸化物絶縁層407a及び酸化物絶縁層407cに適用可能な材料の層の積層により酸化物絶縁層407a及び酸化物絶縁層407cを構成することもできる。 It is also possible to configure the oxide insulating layer 407a and the oxide insulating layer 407c by stacking layers of materials which can be applied to the oxide insulating layer 407a and the oxide insulating layer 407c.

さらに、本実施の形態のトランジスタの作製方法の例として、図8(A)に示すトランジスタの作製方法例について、図9(A)乃至図9(D)を用いて説明する。 Further, examples of a method for manufacturing a transistor of this embodiment, a method for manufacturing an example of a transistor shown in FIG. 8 (A), will be described with reference to FIG. 9 (A) through FIG. 9 (D). 図9(A)乃至図9(D)は、図8(A)に示すトランジスタの作製方法例を説明するための断面模式図である。 Figure 9 (A) through FIG. 9 (D) is a schematic sectional view for illustrating a manufacturing method example of a transistor shown in FIG. 8 (A).

まず、基板400aを準備し、基板400aの上に第1の導電膜を形成し、第1の導電膜を選択的にエッチングすることにより導電層401aを形成する(図9(A)参照)。 First, providing a substrate 400a, a first conductive film is formed on the substrate 400a, selectively forming a conductive layer 401a by etching the first conductive film (see FIG. 9 (A)).

例えば、第1のフォトリソグラフィ工程により第1の導電膜の一部の上に第1のレジストマスクを形成し、第1のレジストマスクを用いて第1の導電膜をエッチングすることにより導電層401aを形成することができる。 For example, a first photolithography process, the first resist mask is formed over part of the first conductive film, the conductive layer by etching the first conductive film using the first resist mask 401a it can be formed. なお、この場合、導電層401aの形成後に第1のレジストマスクを除去する。 In this case, the first resist mask is removed after the formation of the conductive layer 401a.

例えば、導電層401aに適用可能な材料の膜を用いて第1の導電膜を形成することができる。 For example, it is possible to form the first conductive film by using a film of a material applicable to the conductive layer 401a. また、第1の導電膜に適用可能な材料の膜を積層させ、第1の導電膜を形成することもできる。 Further, by stacking a film of a material applicable to the first conductive film, it is possible to form the first conductive film.

なお、インクジェット法を用いてレジストマスクを形成してもよい。 Incidentally, the resist mask may be formed by an inkjet method. インクジェット法を用いることにより、フォトマスクが不要になるため、製造コストを低減することができる。 By using the inkjet method, since the photomask is not necessary, it is possible to reduce the manufacturing cost. また、多階調マスクを用いてレジストマスクを形成してもよい。 Further, the resist mask may be formed using a multi-tone mask. 多階調マスクは、透過した光が複数の強度となる露光マスクである。 Multi-tone mask is a mask through which light is transmitted to have a plurality of intensities. 多階調マスクを用いることにより、膜厚の異なる部分を有するレジストマスクを形成することができるため、一つのレジストマスクを用いて複数種のエッチングを行うことができるため、製造コストを低減することができる。 By using a multi-tone mask, it is possible to form a resist mask having different portions of the film thickness, it is possible to perform a plurality of types of etching by using one resist mask, and the manufacturing cost can be reduced can.

次に、導電層401aの上に第1の絶縁膜を形成することにより絶縁層402aを形成し、絶縁層402aの上に酸化物半導体膜を形成し、その後酸化物半導体膜のエッチング及び第1の加熱処理を行うことにより酸化物半導体層403aを形成する(図9(B)参照)。 Next, the insulating layer 402a is formed by forming a first insulating film over the conductive layer 401a, the oxide semiconductor film is formed over the insulating layer 402a, then the oxide semiconductor film etched and the first forming an oxide semiconductor layer 403a by performing a heat treatment (see FIG. 9 (B)).

例えば、スパッタリング法やプラズマCVD法などを用いて第1の絶縁膜を形成することができる。 For example, it is possible to form the first insulating film by using a sputtering method or a plasma CVD method. 例えば、高密度プラズマCVD法(例えばμ波(例えば、周波数2.45GHzのμ波)を用いた高密度プラズマCVD法)を用いて第1の絶縁膜を形成することにより、絶縁層402aを緻密にすることができ、絶縁層402aの絶縁耐圧を向上させることができる。 For example, by forming a first insulating film by using a high-density plasma CVD (eg μ-wave (e.g., high-density plasma CVD method using a frequency 2.45GHz of μ-wave)), a dense insulating layer 402a can be, it is possible to improve the withstand voltage of the insulating layer 402a.

また、絶縁層402aに適用可能な材料の膜を用いて第1の絶縁膜を形成することができる。 Further, it is possible to form the first insulating film by using a film of a material applicable to the insulating layer 402a. また、第1の絶縁膜に適用可能な材料の膜を積層させ、第1の絶縁膜を形成することもできる。 Further, by stacking a film of a material applicable to the first insulating film, it is possible to form the first insulating film.

また、スパッタリング法を用いて酸化物半導体膜を形成することができる。 Further, it is possible to form an oxide semiconductor film by a sputtering method. なお、このとき、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を形成してもよい。 At this time, a rare gas atmosphere, an oxygen atmosphere, or a mixed atmosphere of a rare gas and oxygen may be formed oxide semiconductor film.

また、酸化物半導体層403aに適用可能な酸化物半導体材料を用いて酸化物半導体膜を形成することができる。 Further, it is possible to form an oxide semiconductor film by using the applicable oxide semiconductor material the oxide semiconductor layer 403a.

例えば、In :Ga :ZnO=1:1:1[mol数比]の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成することができる。 For example, In 2 O 3: Ga 2 O 3: ZnO = 1: 1: 1 can form an oxide semiconductor film by using an oxide target having a composition ratio of [mol ratio]. また、例えば、In :Ga :ZnO=1:1:2[mol数比]の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成してもよい。 Further, for example, In 2 O 3: Ga 2 O 3: ZnO = 1: 1: 2 may be formed oxide semiconductor film by using an oxide target having a composition ratio of [mol ratio]. なお、用いられる酸化物ターゲットにおける、全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合(充填率ともいう)は、90%以上100%以下、さらには95%以上99.9%以下であることが好ましい。 Incidentally, in the oxide target used, the ratio of the volume of the portion except for the space in which such occupied voids from the total volume for the entire volume (also referred to as a filling factor) is 90% to 100% or less, further 95 % or more is preferably 99.9% or less. 充填率の高いターゲットを用いることにより、緻密な酸化物半導体膜を形成することができる。 By use of the target with high filling rate, it is possible to form a dense oxide semiconductor film.

また、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いて酸化物半導体膜を形成することが好ましい。 Further, as a sputtering gas, such as hydrogen, water, a hydroxyl group, or to form an oxide semiconductor film by using a high-purity gas from which impurities have been removed, such as a hydride preferred.

また、酸化物半導体膜を形成する前に、予備加熱を行ってもよい。 Before the formation of the oxide semiconductor film may be performed preheating. 上記予備加熱を行うことにより、絶縁層402a及び酸化物半導体膜の水素、水分などの不純物を脱離することができる。 By performing the preliminary heating, it can be eliminated hydrogen insulating layer 402a and the oxide semiconductor film, an impurity such as moisture. また、予備加熱室にて上記予備加熱を行う場合、予備加熱室に設ける排気手段として例えばクライオポンプを用いることが好ましい。 When performing the pre-heating at the preheating chamber, it is preferable to use a cryopump, for example, as an exhaust unit provided in the preheating chamber.

また、基板400aを減圧状態にし、基板400aの温度を100℃以上600℃以下、好ましくは200℃以上400℃以下として酸化物半導体膜を形成してもよい。 Further, the substrate 400a in a reduced pressure state, the temperature of the substrate 400a 100 ° C. or higher 600 ° C. or less, preferably may be formed oxide semiconductor film as 200 ° C. or higher 400 ° C. or less. 基板400aを加熱することにより、酸化物半導体膜の不純物濃度を低減することができ、また、スパッタリング法による酸化物半導体膜の損傷を軽減することができる。 By heating the substrate 400a, it is possible to reduce the impurity concentration in the oxide semiconductor film, also can reduce the damage of the oxide semiconductor film by a sputtering method.

また、例えば吸着型の真空ポンプなどを用いて酸化物半導体膜を形成する成膜室内の残留水分を除去することができる。 Further, it is possible to remove moisture remaining in the deposition chamber, for example, an oxide semiconductor film with an entrapment vacuum pump or the like. 吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。 As the entrapment vacuum pump, can be used, for example a cryopump, an ion pump, or a titanium sublimation pump. また、ターボポンプにコールドトラップを加えたものを用いて成膜室内の残留水分を除去することもできる。 It is also possible to remove moisture remaining in the deposition chamber used in which a turbo pump provided with a cold trap.

また、酸化物半導体膜を形成する前に、逆スパッタを行うことにより、絶縁層402aの表面に付着している粉状物質(パーティクル、ごみともいう)を除去することが好ましい。 Before the formation of the oxide semiconductor film, by performing reverse sputtering, powdery substances attached to the surface of the insulating layer 402a is preferably removed (also referred to as particles or dust). 逆スパッタとは、アルゴン、窒素、ヘリウム、又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加し、プラズマを形成して基板の表面を改質する方法である。 The reverse sputtering, argon, nitrogen, helium, or under an oxygen atmosphere, without applying a voltage to a target side, a voltage is applied using a RF power to the substrate side, breaks the surface of the substrate to form a plasma it is a method of quality.

また、例えば、第2のフォトリソグラフィ工程により酸化物半導体膜の一部の上に第2のレジストマスクを形成し、第2のレジストマスクを用いて酸化物半導体膜をエッチングすることができる。 Further, for example, can be a second photolithography step to form a second resist mask over a portion of the oxide semiconductor film, etching the oxide semiconductor film using the second resist mask. なお、この場合酸化物半導体膜のエッチング後に第2のレジストマスクを除去する。 Note that removing the second resist mask after etching of the case where the oxide semiconductor film.

このとき、例えばドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜をエッチングすることができる。 In this case, it is possible to etch the oxide semiconductor film by dry etching, for example, both wet etching, or dry etching and wet etching. また、例えば燐酸と酢酸と硝酸を混ぜた溶液などをエッチング液として用いることにより酸化物半導体膜をエッチングすることができる。 Further, it is possible to etch the oxide semiconductor film by using for example, a mixed solution of phosphoric acid, acetic acid, and nitric acid as an etchant. また、エッチング液としてITO07N(関東化学社製)を用いて酸化物半導体膜をエッチングしてもよい。 Further, ITO07N oxide semiconductor film (manufactured by Kanto Chemical Co., Inc.) may be etched as the etching solution.

また、例えば400℃以上750℃以下、又は400℃以上基板の歪み点未満の温度で第1の加熱処理を行う。 Further, for example, 400 ° C. or higher 750 ° C. or less, or carried out at a temperature lower than the strain point of 400 ° C. or higher substrate to first heat treatment. 第1の加熱処理により脱水化又は脱水素化を行うことができる。 The first heat treatment can be dehydrated or dehydrogenated.

なお、加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばGRTA(Gas Rapid Thermal Anneal)装置又はLRTA(Lamp Rapid Thermal Anneal)装置などのRTA(Rapid Thermal Anneal)装置を用いることができる。 As the heat treatment apparatus for heat treatment, electric furnace, or can be used an apparatus for heating an object by heat conduction or heat radiation from a heating element such as a resistance heating element, for example GRTA (Gas Rapid Thermal Anneal) RTA such device or LRTA (Lamp Rapid Thermal Anneal) device (Rapid Thermal Anneal) apparatus can be used. LRTA装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。 LRTA apparatus, for example, a halogen lamp, a metal halide lamp, a xenon arc lamp, carbon arc lamps, by radiation of light emitted from a lamp such as a high pressure sodium lamp or high pressure mercury lamp, (electromagnetic waves), a device for heating an object. また、GRTA装置は、高温のガスを用いて加熱処理を行う装置である。 Further, GRTA apparatus is an apparatus for heat treatment using a high-temperature gas. 高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体(例えば窒素)を用いることができる。 As the high-temperature gas, it is possible to use an inert gas which does not react with a process object (such as nitrogen) for example by a rare gas, or heat treatment.

例えば、第1の加熱処理として、650℃〜700℃に加熱した不活性ガス中で数分間加熱する方式のGRTAを行ってもよい。 For example, as the first heat treatment may be performed GRTA method of heating a few minutes at 650 ° C. to 700 inert gas heated to ° C..

なお、第1の加熱処理に用いるガスに水、水素などが含まれないことが好ましい。 Incidentally, water gas used for the first heat treatment, it is preferable that hydrogen, and the like be not contained. 例えばガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、すなわち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。 For example the purity of the gas, 6N (99.9999%) or higher, preferably 7N (99.99999%) or more, that the impurity concentration 1ppm or lower, preferably to 0.1ppm or less.

また、第1の加熱処理で酸化物半導体層を加熱した後、その加熱温度を維持しながら又はその加熱温度から降温する過程で、第1の加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のN Oガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下の雰囲気)を導入してもよい。 Further, after heating the oxide semiconductor layer in the first heat treatment, while maintaining the heating temperature or in the course of cooling from the heating temperature, high purity in the same furnace as the furnace was first heat treatment oxygen gas, a high-purity N 2 O gas, or ultra-dry air (having a dew point of -40 ℃ or less, preferably -60 ° C. or less of the atmosphere) may be introduced. このとき、酸素ガス又はN Oガスは、水、水素などを含まないことが好ましい。 At this time, the oxygen gas or the N 2 O gas, water, preferably contains no hydrogen, and the like. また、加熱処理装置に導入する酸素ガス又はN Oガスの純度を、6N以上、好ましくは7N以上、すなわち、酸素ガス又はN Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。 The purity of the oxygen gas or the N 2 O gas is introduced into the heat treatment apparatus, more 6N, preferably 7N or more, i.e., 1 ppm impurity concentration of the oxygen gas or the N 2 O gas or less, preferably 0.1ppm or less it is preferable that the. 酸素ガス又はN Oガスの作用により、酸化物半導体層403aに酸素が供給され、酸化物半導体層403aを高純度化させることができる。 By the action of the oxygen gas or the N 2 O gas, oxygen is supplied to the oxide semiconductor layer 403a, an oxide semiconductor layer 403a can be highly purified.

なお、酸化物半導体膜を形成し、酸化物半導体膜のエッチングを行った後に第1の加熱処理を行ってもよい。 Note that it is effective to form the oxide semiconductor film may be performed first heat treatment after the etching of the oxide semiconductor film. また、酸化物半導体膜を形成し、第1の加熱処理を行った後に酸化物半導体膜のエッチングを行ってもよい。 Further, to form an oxide semiconductor film, the first heat treatment may be performed etching of the oxide semiconductor film after performing.

また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層403aの上に導電層405a及び導電層406aを形成した後、又は導電層405a及び導電層406aの上に酸化物絶縁層407aを形成した後に第1の加熱処理を行ってもよい。 In addition to the above, as long as it is performed after the oxide semiconductor layer is formed, oxide after forming a conductive layer 405a and the conductive layer 406a on the semiconductor layer 403a, or the conductive layer 405a and the oxide on a conductive layer 406a first heat treatment may be performed after forming the insulating layer 407a.

また、酸化物半導体膜を2回に分けて成膜し、それぞれの酸化物半導体膜を成膜した後に加熱処理を行うことにより、膜表面に対して垂直にc軸配向した結晶領域を有する酸化物半導体膜を形成してもよい。 The oxide semiconductor film was formed in two, by performing heat treatment after forming the respective oxide semiconductor film, oxidized with crystal region c-axis aligned perpendicular to the film surface sEMICONDUCTOR film may be formed. 例えば、膜厚が3nm以上15nm以下の第1の酸化物半導体膜を成膜し、さらに第1の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で450℃以上850℃以下、好ましくは550℃以上750℃以下の加熱処理を行い、表面を含む領域に結晶領域(板状結晶を含む)を有する第1の酸化物半導体膜を形成する。 For example, the film thickness is deposited a first oxide semiconductor film of 3nm or 15nm or less, still as the first heat treatment, nitrogen, oxygen, noble gases, or under an atmosphere of dry air at 450 ° C. or higher 850 ° C. or less , preferably followed by heat treatment at below 750 ° C. 550 ° C. or higher, to form a first oxide semiconductor film in a region including a surface having a crystal region (including a plate-like crystals). そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成する。 Then, a thick second oxide semiconductor film than the first oxide semiconductor film. さらに第2の加熱処理として、450℃以上850℃以下、好ましくは600℃以上700℃以下の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、第1の酸化物半導体膜から第2の酸化物半導体膜にかけて上方に向かって結晶成長させ、第2の酸化物半導体膜の全体を結晶化させることにより、膜表面に対して垂直にc軸配向した結晶領域を有する酸化物半導体膜を形成することができる。 Further, as a second heat treatment, 450 ° C. or higher 850 ° C. or less, preferably followed by heat treatment at 600 ° C. or higher 700 ° C. or less, as a seed of the first oxide semiconductor film crystal growth, the first oxide semiconductor film by crystal growth upward toward the second oxide semiconductor film from by crystallizing the whole second oxide semiconductor film, an oxide having a crystal region c-axis aligned perpendicular to the film surface it is possible to form a semiconductor film. 上記酸化物半導体膜は、1層のみの酸化物半導体膜を形成する場合と比較して膜厚が厚い。 The oxide semiconductor film, a thick film thickness as compared with the case of forming the oxide semiconductor film of only one layer.

次に、絶縁層402a及び酸化物半導体層403aの上に第2の導電膜を形成し、第2の導電膜を選択的にエッチングすることにより導電層405a及び導電層406aを形成する(図9(C)参照)。 Then, the second conductive film is formed over the insulating layer 402a and the oxide semiconductor layer 403a, selectively forming a conductive layer 405a and the conductive layer 406a by etching the second conductive film (FIG. 9 (C) see).

例えば、第3のフォトリソグラフィ工程により第2の導電膜の一部の上に第3のレジストマスクを形成し、第3のレジストマスクを用いて第2の導電膜をエッチングすることにより導電層405a及び導電層406aを形成することができる。 For example, a third photolithography process a third resist mask is formed over part of the second conductive film, the conductive layer by etching the second conductive film using the third resist mask 405a and it is possible to form the conductive layer 406a. なお、この場合導電層405a及び導電層406aの形成後に第3のレジストマスクを除去する。 Note that removing the third resist mask after the formation of this conductive layer 405a and the conductive layer 406a.

例えば、導電層405a及び導電層406aに適用可能な材料の膜を用いて第2の導電膜を形成することができる。 For example, it is possible to form the second conductive film by using a film of a material applicable to the conductive layer 405a and the conductive layer 406a. また、第2の導電膜に適用可能な材料の膜を積層させ、第2の導電膜を形成することもできる。 Further, by stacking a film of a material applicable to the second conductive film, it is also possible to form the second conductive film.

第2の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。 As the second conductive film, such as aluminum, chromium, copper, tantalum, titanium, molybdenum, or a metal material such as tungsten, or be a film of an alloy material mainly containing these metal materials. また、第2の導電膜に適用可能な膜の積層膜により第2の導電膜を形成することができる。 Further, it is possible to form the second conductive film by laminating films applicable film to the second conductive film.

なお、紫外線やKrFレーザ光やArFレーザ光を用いた露光処理により第3のレジストマスクを形成することが好ましい。 Incidentally, it is preferable to form a third resist mask by exposure using ultraviolet light, KrF laser or ArF laser light. 酸化物半導体層403aの上で隣り合う導電層405aの下端部と導電層406aの下端部との間隔幅により、後に形成されるトランジスタのチャネル長Lが決定される。 The gap width between the lower end portion and the conductive layer lower portion of 406a of the conductive layer 405a adjacent on the oxide semiconductor layer 403a, the channel length L of the transistor to be formed later is determined. なお、第3のレジストマスクの形成の際、チャネル長L=25nm未満となるように露光を行う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて露光を行うとよい。 Incidentally, in forming the third resist mask, to the exposure by using the extreme ultraviolet extremely wavelength several nm~ number 10nm is short (Extreme Ultraviolet) When performing exposure such that the channel length L = less than 25nm it may be performed. 超紫外線による露光は、解像度が高く焦点深度も大きい。 Exposure with extreme ultraviolet light, the high resolution and a large depth of focus. 従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることができる。 Therefore, the channel length L of the transistor to be formed later can be 10nm or 1000nm or less.

また、導電層405a及び導電層406aを形成した後に予備加熱を行ってもよい。 It may also be carried out pre-heating after forming a conductive layer 405a and the conductive layer 406a. 上記予備加熱は、上記予備加熱と同様に行うことができる。 The preliminary heating can be performed in the same manner as the preliminary heating.

次に、酸化物半導体層403aに接するように酸化物絶縁層407aを形成する。 Next, an oxide insulating layer 407a in contact the oxide semiconductor layer 403a.

例えば、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で、水又は水素などの不純物が混入しない方法(例えばスパッタリング法など)を用いて酸化物半導体層403a、導電層405a、及び導電層406aの上に第2の絶縁膜を形成することにより酸化物絶縁層407aを形成することができる。 For example, a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a mixed atmosphere of a rare gas and oxygen, oxide using methods impurities such as water or hydrogen is not mixed (for example, a sputtering method, etc.) it is possible to form the oxide insulating layer 407a by forming a semiconductor layer 403a, a conductive layer 405a, and a second insulating film over the conductive layer 406a. 水又は水素などの不純物が混入しない方法を用いて酸化物絶縁層407aを形成することにより、酸化物半導体層のバックチャネルの抵抗の低下を抑制することができる。 By impurities such as water or hydrogen to form an oxide insulating layer 407a using methods that do not contaminated, it is possible to suppress the reduction in the resistance of the back channel of the oxide semiconductor layer. また、酸化物絶縁層407a形成時の基板温度は、室温以上300℃以下であることが好ましい。 The substrate temperature at the time the oxide insulating layer 407a formed is preferably less 300 ° C. above room temperature.

また、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いて第2の絶縁膜を形成することができる。 Further, it is possible to form the second insulating film, for example by using a silicon oxide target or a silicon target. 例えば、シリコンターゲットを用い、酸素を含む雰囲気下でスパッタリング法により、第2の絶縁膜として酸化シリコン膜を形成することができる。 For example, using a silicon target by a sputtering method in an atmosphere containing oxygen, it is possible to form a silicon oxide film as the second insulating film.

また、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いて第2の絶縁膜を形成することが好ましい。 Further, as a sputtering gas, such as hydrogen, water, a hydroxyl group, or to form a second insulating film by using a high-purity gas from which impurities have been removed, such as a hydride preferred.

また、酸化物絶縁層407aを形成する前にN O、N 、又はArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層403aの表面に付着した吸着水などを除去してもよい。 Further, N 2 O before forming the oxide insulating layer 407a, N 2, or by plasma treatment using a gas such as Ar, water or the like adsorbed to the surface of the oxide semiconductor layer 403a exposed it may be removed. プラズマ処理を行った場合、その後、大気に触れることなく、酸化物絶縁層407aを形成することが好ましい。 If the plasma treatment is performed, then, without exposure to air, it is preferable to form an oxide insulating layer 407a.

さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行ってもよい。 Furthermore, under an inert gas atmosphere or an oxygen gas atmosphere a second heat treatment (preferably at 200 ° C. or higher 400 ° C. or less, for example 250 ° C. or higher 350 ° C. or less) may be performed. 例えば、第2の加熱処理として、窒素雰囲気下で250℃、1時間の加熱処理を行う。 For example, the second heat treatment, 250 ° C. under a nitrogen atmosphere, heat treatment is performed for one hour. 第2の加熱処理を行うと、酸化物半導体層403aの上面の一部が酸化物絶縁層407aと接した状態で加熱される。 In the second heat treatment, part of the top surface of the oxide semiconductor layer 403a is heated while being in contact with the oxide insulating layer 407a.

以上の工程を経ることによって、水素、水分、水酸基、又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。 Through the above steps, hydrogen, water, a hydroxyl group, or (also referred to as a hydrogen compound) hydride to the intentionally removed from oxide semiconductor layer, and to supply oxygen to the oxide semiconductor layer it can. よって、酸化物半導体層は高純度化する。 Accordingly, the oxide semiconductor layer is highly purified.

以上の工程でトランジスタが作製される(図9(D)参照)。 Transistor is fabricated in the above steps (see FIG. 9 (D)).

また、酸化物絶縁層407aとして欠陥を多く含む酸化シリコン層を用いると、酸化物半導体層403a中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層407aに拡散させ、酸化物半導体層403a中に含まれる該不純物をより低減させることができる。 Further, when using a silicon oxide layer having a lot of defects as the oxide insulating layer 407a, the hydrogen contained in the oxide semiconductor layer 403a, water, a hydroxyl group, or an impurity such as hydride is diffused into the oxide insulating layer 407a, it is possible to further reduce the impurity contained in the oxide semiconductor layer 403a.

酸化物絶縁層407aの上にさらに保護絶縁層を形成してもよい。 It may be further formed a protective insulating layer over the oxide insulating layer 407a. 例えば、RFスパッタリング法を用いて絶縁膜を形成することにより保護絶縁層を形成する。 For example, a protective insulating layer by forming an insulating film by RF sputtering. RFスパッタリング法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。 RF sputtering method has high productivity, it is preferable as a formation method of the protective insulating layer. 以上が図8(A)に示すトランジスタの作製方法の一例である。 The above is an example of a method for manufacturing a transistor shown in FIG. 8 (A).

なお、本実施の形態のトランジスタの作製方法では、酸素プラズマによる酸素ドーピング処理を行ってもよい。 In the method for manufacturing a transistor of the present embodiment may be subjected to oxygen doping treatment using oxygen plasma. 例えば2.45GHzの高密度プラズマにより酸素ドーピング処理を行ってもよい。 For example, by 2.45GHz high-density plasma may be subjected to oxygen doping treatment. なお、ゲート絶縁層形成後、酸化物半導体膜成膜後、第1の加熱処理後、ソース電極又はドレイン電極となる導電層形成後、又は酸化物絶縁層形成後に酸素ドーピング処理を行うことができる。 Incidentally, after the gate insulating layer is formed, after formation of the oxide semiconductor film, after the first heat treatment can be performed after the conductive layer formed as a source electrode or a drain electrode, or an oxygen doping treatment after the oxide insulating layer formed . 酸素ドーピング処理を行うことにより作製されるトランジスタの電気特性のばらつきを低減することができる。 It is possible to reduce variation in electrical characteristics of the transistor formed by performing oxygen doping treatment.

なお、図8(A)に示すトランジスタの作製方法の一例を示したが、これに限定されず、例えば図8(B)乃至図8(D)に示す各構成要素において、名称が図8(A)に示す各構成要素と同じであり且つ機能の少なくとも一部が図8(A)に示す各構成要素と同じであれば、図8(A)に示すトランジスタの作製方法の一例の説明を適宜援用することができる。 Incidentally, an example of a method for manufacturing a transistor shown in FIG. 8 (A), is not limited to this, for example, in the components shown in FIG. 8 (B) to FIG. 8 (D), the name 8 ( if at least a part of the same a and and functions as the components shown in a) is the same as the components shown in FIG. 8 (a), an example of a description of a method for manufacturing the transistor shown in FIG. 8 (a) it can be appropriately incorporated.

図8及び図9を用いて説明したように、本実施の形態のトランジスタは、ゲート電極としての機能を有する第1の導電層と、ゲート絶縁層としての機能を有する絶縁層と、絶縁層を介して第1の導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソース電極及びドレイン電極の一方としての機能を有する第2の導電層と、酸化物半導体層に電気的に接続され、ソース電極及びドレイン電極の他方としての機能を有する第3の導電層と、を含み、該酸化物半導体層は、酸化物絶縁層に接する構造である。 As described with reference to FIGS. 8 and 9, the transistor of this embodiment includes a first conductive layer serving as a gate electrode, an insulating layer serving as a gate insulating layer, an insulating layer superimposed on the first conductive layer through the oxide semiconductor layer in which a channel is formed, it is electrically connected to the oxide semiconductor layer, a second conductive layer functioning as one of a source electrode and a drain electrode If is electrically connected to the oxide semiconductor layer, wherein the third conductive layer functioning as the other of the source electrode and the drain electrode, the oxide semiconductor layer is a structure in contact with the oxide insulating layer is there.

また、チャネルが形成される酸化物半導体層は、高純度化させることによりI型又は実質的にI型となった酸化物半導体層である。 The oxide semiconductor layer in which a channel is formed is an oxide semiconductor layer which becomes a type I or substantially I-type by highly purified. 酸化物半導体層を高純度化させることにより、酸化物半導体層のキャリア濃度を1×10 14 /cm 未満、好ましくは1×10 12 /cm 未満、さらに好ましくは1×10 11 /cm 未満にすることができ、温度変化による特性変化を抑制することができる。 By highly purified oxide semiconductor layer is less than 1 × 10 14 / cm 3 the carrier concentration in the oxide semiconductor layer, preferably less than 1 × 10 12 / cm 3, more preferably 1 × 10 11 / cm 3 can be less than, it is possible to suppress the characteristic change due to temperature change. また、上記構造にすることにより、チャネル幅1μmあたりのオフ電流を10aA(1×10 −17 A)以下にすること、さらにはチャネル幅1μmあたりのオフ電流を1aA(1×10 −18 A)以下、さらにはチャネル幅1μmあたりのオフ電流を10zA(1×10 −20 A)以下、さらにはチャネル幅1μmあたりのオフ電流を1zA(1×10 −21 A)以下、さらにはチャネル幅1μmあたりのオフ電流を100yA(1×10 −22 A)以下にすることができる。 Also, With the above structure, to the off-current per channel width 1 [mu] m below 10aA (1 × 10 -17 A) , further the off-current per channel width 1μm 1aA (1 × 10 -18 A ) or less, more off-current per channel width 1μm 10zA (1 × 10 -20 a ) or less, more off-current per channel width 1μm 1zA (1 × 10 -21 a ) or less, more per channel width of 1 [mu] m it can be the off-current to less than 100yA (1 × 10 -22 a) . トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態のトランジスタのオフ電流の下限値は、約10 −30 A/μmであると見積もられる。 Off-state current of the transistor is better the lower the lower limit value of the off current of the transistor of this embodiment is estimated to be about 10 -30 A / μm.

さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態のトランジスタの一例のオフ電流の値の算出例について以下に説明する。 Furthermore, using the leakage current measurement with a circuit for evaluating characteristics are described below calculation example of the values ​​of the off-current of an example of a transistor in this embodiment.

まず、特性評価用回路の構成について、図10を用いて説明する。 First, a configuration of a circuit for evaluating characteristics will be described with reference to FIG. 10. 図10は、特性評価用回路の構成を示す回路図である。 Figure 10 is a circuit diagram showing a configuration of a circuit for evaluating characteristics.

図10に示す特性評価用回路は、複数の測定系801を備える。 TEG shown in FIG. 10 comprises a plurality of measurement systems 801. 複数の測定系801は、互いに並列に接続される。 A plurality of measurement systems 801 are connected in parallel. ここでは、一例として8個の測定系801が並列に接続される構成とする。 Here, the eight measurement systems 801 as an example are connected in parallel.

測定系801は、トランジスタ811と、トランジスタ812と、容量素子813と、トランジスタ814と、トランジスタ815と、を含む。 Measurement system 801 includes a transistor 811, a transistor 812, a capacitor 813, a transistor 814, a transistor 815, a.

トランジスタ811のソース及びドレインの一方には、電圧V1が入力され、トランジスタ811のゲートには、電圧Vext_aが入力される。 To one of a source and a drain of the transistor 811, the voltage V1 is input to the gate of the transistor 811, the voltage Vext_a inputted. トランジスタ811は、電荷注入用のトランジスタである。 Transistor 811 is a transistor for injecting charge.

トランジスタ812のソース及びドレインの一方は、トランジスタ811のソース及びドレインの他方に接続され、トランジスタ812のソース及びドレインの他方には、電圧V2が入力され、トランジスタ812のゲートには、電圧Vext_bが入力される。 One of a source and a drain of the transistor 812 is connected to the other of the source and the drain of transistor 811, the other of the source and the drain of transistor 812, the voltage V2 is input to a gate of the transistor 812, the voltage Vext_b input It is. トランジスタ812は、リーク電流評価用のトランジスタである。 Transistor 812 is a transistor for evaluation of leakage current. なお、ここでのリーク電流とは、トランジスタのオフ電流を含むリーク電流である。 Note that the leakage current here is a leakage current including the off-state current of the transistor.

容量素子813の第1の電極は、トランジスタ811のソース及びドレインの他方に接続され、容量素子813の第2の電極には、電圧V2が入力される。 A first electrode of the capacitor 813 is connected to the other of the source and the drain of the transistor 811, the second electrode of the capacitor 813, the voltage V2 is inputted. なお、ここでは、電圧V2は、0Vである。 Here, the voltage V2, is 0V.

トランジスタ814のソース及びドレインの一方には、電圧V3が入力され、トランジスタ814のゲートは、トランジスタ811のソース及びドレインの他方に接続される。 To one of a source and a drain of the transistor 814, the voltage V3 is input, the gate of the transistor 814 is connected to the other of the source and the drain of the transistor 811. なお、トランジスタ814のゲートと、トランジスタ811のソース及びドレインの他方、トランジスタ812のソース及びドレインの一方、並びに容量素子813の第1の電極との接続箇所をノードAともいう。 Incidentally, it refers to the gate of the transistor 814, the other of the source and the drain of the transistor 811, one of a source and a drain of the transistor 812, and also a first node connecting portion between the electrode A of the capacitor 813. なお、ここでは、電圧V3は、5Vである。 Here, the voltage V3 is 5V.

トランジスタ815のソース及びドレインの一方は、トランジスタ814のソース及びドレインの他方に接続され、トランジスタ815のソース及びドレインの他方には、電圧V4が入力され、トランジスタ815のゲートには、電圧Vext_cが入力される。 One of a source and a drain of the transistor 815 is connected to the other of the source and the drain of transistor 814, the other of the source and the drain of transistor 815, the voltage V4 is input to the gate of the transistor 815, the voltage Vext_c input It is. なお、ここでは、電圧Vext_cは、0.5Vである。 Here, voltage Vext_c is 0.5V.

さらに、測定系801は、トランジスタ814のソース及びドレインの他方と、トランジスタ815のソース及びドレインの一方との接続箇所の電圧を出力電圧Voutとして出力する。 Furthermore, the measurement system 801 outputs a source and a drain of the other transistor 814, the voltage at the connection point between one of the source and the drain of the transistor 815 as the output voltage Vout.

ここでは、トランジスタ811の一例として、酸化物半導体層を含み、チャネル長L=10μm、チャネル幅W=10μmのトランジスタを用いる。 Here, as an example of a transistor 811 includes an oxide semiconductor layer, a channel length L = 10 [mu] m, the transistor channel width W = 10 [mu] m is used. また、トランジスタ814及びトランジスタ815の一例として、酸化物半導体層を含み、チャネル長L=3μm、チャネル幅W=100μmのトランジスタを用いる。 As an example of the transistor 814 and the transistor 815 includes an oxide semiconductor layer, a channel length L = 3 [mu] m, the transistor channel width W = 100 [mu] m is used. また、トランジスタ812の一例として、酸化物半導体層を含み、酸化物半導体層の上部にソース電極及びドレイン電極が接し、ソース電極及びドレイン電極と、ゲート電極とのオーバーラップ領域を設けず、幅1μmのオフセット領域を有するボトムゲート構造のトランジスタを用いる。 As an example of a transistor 812, includes an oxide semiconductor layer, a source electrode and a drain electrode on top of the oxide semiconductor layer is in contact, without providing a source electrode and a drain electrode, the overlap region between the gate electrode and the width 1μm using a bottom-gate transistor having the offset region. オフセット領域を設けることにより、寄生容量を低減することができる。 By providing the offset region, it is possible to reduce the parasitic capacitance. さらにトランジスタ812としては、チャネル長L及びチャネル幅Wの異なる6条件のトランジスタを用いる(表1参照)。 Further as the transistor 812, transistors of different 6 condition of the channel length L and channel width W (see Table 1).

図10に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ状態に保つことができる。 As shown in FIG. 10, a transistor for injecting charge, by providing separately the transistor for evaluation of leakage current can be kept at the time of charge injection, always turn off the transistor for evaluation of leakage current. 電荷注入用のトランジスタを設けない場合には、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態にする必要があるが、オン状態からオフ状態の定常状態に到るまでに時間を要するような素子では、測定に時間を要してしまう。 The case without the transistor for injecting charge, when the charge injection, it is necessary to once turn on the transistor for evaluating leakage current, takes time from the ON state up to the steady state OFF state in devices such as, it takes time to measure.

また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。 Further, a transistor for injecting charge, by providing separately the transistor for evaluation of leakage current, it is possible to make each of the transistors with appropriate size. また、リーク電流評価用トランジスタのチャネル幅Wを、電荷注入用のトランジスタのチャネル幅Wよりも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評価回路のリーク電流成分を相対的に小さくすることができる。 Moreover, relatively the channel width W of the transistor for evaluation of leakage current, to be greater than the channel width W of the transistor for injecting charge, the leak current component of the circuit for evaluating characteristics other than the leakage current of the transistor for evaluation of leakage current it can be reduced. その結果、リーク電流評価用トランジスタのリーク電流を高い精度で測定することができる。 As a result, it is possible to measure the leakage current of the transistor for evaluation of leakage current with high accuracy. 同時に、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響もない。 At the same time, when the charge injection, it is not necessary to once turn on the transistor for evaluating leakage current, part of the charge in the channel formation region is no influence of the voltage change of the node A by flowing into the node A.

一方、電荷注入用トランジスタのチャネル幅Wを、リーク電流評価用トランジスタのチャネル幅Wよりも小さくすることにより、電荷注入用トランジスタのリーク電流を相対的に小さくすることができる。 On the other hand, the channel width W of the charge injection transistor, to be smaller than the channel width W of the transistor for evaluation of leakage current, can be relatively reduced leakage current of the charge injection transistor. また、電荷注入の際に、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響も小さい。 Further, when the charge injection, part of the charge in the channel formation region is smaller influence of the voltage change of the node A by flowing into the node A.

また、図10に示すように、複数の測定系を並列接続させた構造にすることにより、より正確に特性評価回路のリーク電流を算出することができる。 Further, as shown in FIG. 10, by the multiple measurement systems were connected in parallel structure, it is possible to more accurately calculate the leakage current of the circuit for evaluating characteristics.

次に、図10に示す特性評価回路を用いた、本実施の形態のトランジスタの一例のオフ電流の値の算出方法について説明する。 Next, with use of the circuit for evaluating characteristics shown in FIG. 10, a method of calculating the value of the off current of an example of the transistor of this embodiment will be described.

まず、図10に示す特性評価回路のリーク電流測定方法について、図11を用いて説明する。 First, the leakage current measurement method of the circuit for evaluating characteristics shown in FIG. 10 will be described with reference to FIG. 11. 図11は、図10に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。 Figure 11 is a timing chart for explaining the leakage current measurement method using the characteristic evaluation circuit shown in FIG. 10.

図10に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。 Leakage current measurement method using the characteristic evaluation circuit shown in FIG. 10 is divided into a writing period and a holding period. それぞれの期間における動作について、以下に説明する。 The operation in each period will be described below.

まず、書き込み期間において、電圧Vext_bとして、トランジスタ812がオフ状態となるような電圧VL(−3V)を入力する。 First, in the writing period, the voltage Vext_b, the transistor 812 enters a voltage VL (-3 V) such that the off-state. また、電圧V1として、書き込み電圧Vwを入力した後、電圧Vext_aとして、一定期間トランジスタ811がオン状態となるような電圧VH(5V)を入力する。 Further, as the voltage V1, after entering the write voltage Vw as the voltage Vext_a, inputs the voltage VH (5V) such as a period of time the transistor 811 is turned on. これによって、ノードAに電荷が蓄積され、ノードAの電圧は、書き込み電圧Vwと同等の値になる。 Thus, charge is accumulated in the node A, the voltage of the node A becomes equal to the write voltage Vw. その後、電圧Vext_aとして、トランジスタ811がオフ状態となるような電圧VLを入力する。 Then, as the voltage Vext_a, inputs the voltage VL which the transistor 811 is turned off. その後、電圧V1として、電圧VSS(0V)を入力する。 Then, as the voltage V1, and inputs the voltage VSS (0V).

その後、保持期間において、ノードAが保持する電荷量の変化に起因して生じるノードAの電圧の変化量の測定を行う。 Thereafter, the holding period, the amount of change in the voltage of the node A caused by the change in charge amount of the node A is maintained. 電圧の変化量から、トランジスタ812のソース電極とドレイン電極との間を流れる電流値を算出することができる。 From the change in voltage, it is possible to calculate the current value flowing between the source electrode and the drain electrode of the transistor 812. 以上により、ノードAの電荷の蓄積とノードAの電圧の変化量の測定とを行うことができる。 Thus, it is possible to perform a measurement of the amount of change in the voltage of the storage and the node A of the charge of the node A.

このとき、ノードAの電荷の蓄積及びノードAの電圧の変化量の測定(蓄積及び測定動作ともいう)を繰り返し行う。 At this time, repeating the measurement of the amount of change in the voltage of the storage and the node A of the charge of the node A (also referred to as accumulation and measurement operation). まず、第1の蓄積及び測定動作を15回繰り返し行う。 First, a first accumulation and measurement operation is repeated 15 times. 第1の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして5Vの電圧を入力し、保持期間に1時間の保持を行う。 In the first accumulation and measurement operation, the input voltage of 5V as the write voltage Vw in a write period, and held for 1 hour in the holding period. 次に、第2の蓄積及び測定動作を2回繰り返し行う。 Next, repeat the second accumulation and measurement operation twice. 第2の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして3.5Vの電圧を入力し、保持期間に50時間の保持を行う。 In the second accumulation and measurement operation, enter the 3.5V voltage as the write voltage Vw in a write period, and held for 50 hours in the holding period. 次に、第3の蓄積及び測定動作を1回行う。 Next, the third accumulation and measurement operation once. 第3の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして4.5Vの電圧を入力し、保持期間に10時間の保持を行う。 In the third accumulation and measurement operation, enter the 4.5V voltage as the write voltage Vw in a write period, and held for 10 hours in the holding period. 蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。 By repeating the accumulation and measurement operation, the measured current value, it can be confirmed that the value in the steady state. 言い換えると、ノードAを流れる電流I のうち、過渡電流(測定開始後から時間経過とともに減少していく電流成分)を除くことができる。 In other words, among the current I A flowing through the node A, it is possible to remove the transient current (current component decreases with the passage after the measurement start time). その結果、より高い精度でリーク電流を測定することができる。 As a result, it is possible to measure the leakage current with higher accuracy.

一般に、ノードAの電圧V は、出力電圧Voutの関数として式(1)のように表される。 In general, the voltage V A of the node A is represented as the equation (1) as a function of the output voltage Vout.

また、ノードAの電荷Q は、ノードAの電圧V 、ノードAに接続される容量C 、定数(const)を用いて、式(2)のように表される。 The charge Q A of the node A, the voltage V A, the capacitance C A connected to the node A of the node A, using the constant (const), is expressed by the equation (2). ここで、ノードAに接続される容量C は、容量素子813の容量と容量素子813以外の容量成分の和である。 Here, the capacitance C A connected to the node A, is the sum of the capacity component other than capacitance and the capacitor 813 of the capacitor 813.

ノードAの電流I は、ノードAに流れ込む電荷(またはノードAから流れ出る電荷)の時間微分であるから、ノードAの電流I は、式(3)のように表される。 Current I A of the node A, since the time derivative of charge flowing to the node A (or node A charge flowing from), the current I A of the node A is expressed by the equation (3).

なお、ここでは、一例として、Δtを約54000secとする。 Here, as an example, be approximately 54000sec a Delta] t. このように、ノードAに接続される容量C と、出力電圧Voutから、リーク電流であるノードAの電流I を求めることができるため、特性評価回路のリーク電流を求めることができる。 Thus, the capacitor C A connected to the node A, the output voltage Vout, it is possible to obtain a current I A of the node A is leakage current, it is possible to determine the leakage current of the circuit for evaluating characteristics.

次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より算出した特性評価回路のリーク電流の値を示す。 Next, the value of the leakage current measurements and TEG is calculated from the measurement result of the output voltage by the measurement method using the above characteristic evaluation circuit.

図12に、一例として、条件4、条件5、及び条件6における上記測定(第1の蓄積及び測定動作)に係る経過時間Timeと、出力電圧Voutとの関係を示す。 12 shows an example, condition 4, condition 5, and the elapsed time Time in the measurement (the first accumulation and measurement operation) under the condition 6, the relationship between the output voltage Vout. 図13に、上記測定に係る経過時間Timeと、該測定によって算出された電流I との関係を示す。 Figure 13 shows the elapsed time Time in the measurement, the relationship between the current I A calculated by the measurement. 測定開始後から出力電圧Voutが変動しており、定常状態に到るためには10時間以上必要であることがわかる。 The output voltage Vout after start of measurement and is varied in order to reach a steady state is found to be necessary for more than 10 hours.

また、図14に、上記測定により得られた値から見積もられた条件1乃至条件6におけるノードAの電圧とリーク電流の関係を示す。 Further, FIG. 14 shows the relationship between the voltage of the node A and the leakage current in the conditions 1 to 6 estimated from the values ​​obtained by the measurement. 図14では、例えば条件4において、ノードAの電圧が3.0Vの場合、リーク電流は28yA/μmである。 In Figure 14, for example, in condition 4, when the voltage of the node A is 3.0 V, the leakage current is 28 yA / [mu] m. リーク電流にはトランジスタ812のオフ電流も含まれるため、トランジスタ812のオフ電流も28yA/μm以下とみなすことができる。 Since the leakage current includes the off-state current of the transistor 812 can be off-state current of the transistor 812 is also regarded as 28 yA / [mu] m or less.

また、図15、図16、及び図17に、85℃、125℃、及び150℃における上記測定により見積もられた条件1乃至条件6におけるノードAの電圧とリーク電流の関係を示す。 Further, FIG 15, FIG 16, and FIG. 17 shows a 85 ° C., 125 ° C., and relationship between the voltage of the node A and the leakage current in the conditions 1 to 6 was estimated by the measurement at 0.99 ° C.. 図15乃至図17に示すように、150℃の場合であっても、リーク電流は、100zA/μm以下であることがわかる。 As shown in FIGS. 15 to 17, even when the 0.99 ° C., the leakage current is found to be at 100 zA / [mu] m or less.

以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。 As described above, functions as a channel formation layer, in the characteristic evaluation circuit using a transistor including an oxide semiconductor layer which is highly purified, since the leakage current is sufficiently low, off-state current of the transistor it can be seen that sufficiently small. また、上記トランジスタのオフ電流は、温度が上昇した場合であっても十分に低いことがわかる。 Further, off-state current of the transistor, even when the temperature rises it can be seen that sufficiently low.

(実施の形態6) (Embodiment 6)
本実施の形態では、上記実施の形態における表示回路を備える光検出装置の構造例について説明する。 In this embodiment, a description will be given of the structure of an optical detecting apparatus including a display circuit in the above embodiment.

本実施の形態における光検出装置は、例えばトランジスタなどの半導体素子が設けられた第1の基板(アクティブマトリクス基板)と、第2の基板と、を含む。 Light detecting device of the present embodiment includes for example a first substrate on which a semiconductor element such as a transistor is provided (active matrix substrate), a second substrate.

まず、本実施の形態におけるアクティブマトリクス基板の構造例について、図18及び図19を用いて説明する。 First, the structure example of an active matrix substrate in this embodiment will be described with reference to FIGS. 18 and 19. 図18及び図19は、本実施の形態における光検出装置におけるアクティブマトリクス基板の構造例を示す図であり、図18(A)は、平面模式図であり、図18(B)は、図18(A)における線分A−Bの断面模式図であり、図19(A)は、平面模式図であり、図19(B)は、図19(A)における線分C−Dの断面模式図である。 18 and 19 are views showing a structural example of an active matrix substrate in the light detecting device of the present embodiment, FIG. 18 (A) is a schematic plan view, FIG. 18 (B) 18 is a cross-sectional schematic view of a line a-B in (a), FIG. 19 (a) is a schematic plan view, FIG. 19 (B) is a cross-sectional schematic of the line segment C-D in FIG. 19 (a) it is a diagram. なお、図19では、光検出回路の一例として、図6(A)に示す構成に図6(B)に示すトランジスタ134を加えた構成の光検出回路を用いる場合を示す。 In FIG. 19, as an example of the light detection circuit shows the case of using the light detection circuit of the arrangement plus transistor 134 shown in FIG. 6 (B) to the configuration shown in FIG. 6 (A). また、図18及び図19では、酸化物半導体層を含むトランジスタの一例として、上記実施の形態における、図8(A)を用いて説明した構造のトランジスタを用いる場合を示す。 Further, in FIGS. 18 and 19, as an example of a transistor including an oxide semiconductor layer, shows a case where in the above embodiment, the transistors of the structure described with reference to FIG. 8 (A).

図18及び図19に示すアクティブマトリクス基板は、基板500と、導電層501a乃至導電層501hと、絶縁層502と、半導体層503a乃至半導体層503dと、導電層504a乃至導電層504kと、絶縁層505と、半導体層506と、半導体層507と、半導体層508と、絶縁層509と、導電層511a乃至導電層511cと、を含む。 The active matrix substrate shown in FIG. 18 and FIG. 19, a substrate 500, a conductive layer 501a to the conductive layer 501h, and the insulating layer 502, and the semiconductor layer 503a through the semiconductor layer 503d, and the conductive layer 504a to the conductive layer 504 k, an insulating layer including the 505, the semiconductor layer 506, the semiconductor layer 507, the semiconductor layer 508, an insulating layer 509, conductive layer and 511a to conductive layer 511c, a.

導電層501a乃至導電層501hのそれぞれは、基板500の一平面に設けられる。 Each of the conductive layers 501a to conductive layer 501h, provided over a surface of the substrate 500.

導電層501aは、表示回路における表示選択用トランジスタのゲート電極としての機能を有する。 The conductive layer 501a functions as a gate electrode of the display selection transistor in the display circuit.

導電層501bは、表示回路における保持容量の第1の電極としての機能を有する。 The conductive layer 501b functions as a first electrode of the storage capacitor in the display circuit.

導電層501cは、光検出回路における読み出し選択用トランジスタのゲート電極としての機能を有する。 Conductive layer 501c serves as a gate electrode of the read select transistor in the photodetector circuit.

導電層501dは、光検出回路における増幅用トランジスタのゲート電極としての機能を有する。 Conductive layer 501d functions as a gate electrode of the amplifying transistor in the photodetector circuit.

導電層501fは、光検出回路における蓄積制御用トランジスタのゲート電極としての機能を有する。 Conductive layer 501f functions as a gate electrode of the storage control transistor in the photodetector circuit.

導電層501gは、光検出回路における光電変換素子の第1端子及び第2端子の一方に電圧Vbを入力する電圧供給線としての機能を有する。 Conductive layer 501g functions as a first terminal and one voltage supply line for inputting a voltage Vb to the second terminal of the photoelectric conversion elements in the photodetector circuit.

導電層501hは、光検出回路における蓄積制御トランジスタのゲートに蓄積制御信号を入力する信号線としての機能を有する。 Conductive layer 501h functions as a signal line for inputting the stored control signal to the gate of the accumulation control transistor in the photodetector circuit.

絶縁層502は、導電層501a乃至導電層501hを介して基板500の一平面に設けられる。 Insulating layer 502 is provided over a surface of the substrate 500 through the conductive layer 501a to the conductive layer 501h.

絶縁層502は、表示回路における表示選択用トランジスタのゲート絶縁層、表示回路における保持容量の誘電体層、光検出回路における蓄積制御用トランジスタのゲート絶縁層、光検出回路における増幅用トランジスタのゲート絶縁層、及び光検出回路における読み出し選択用トランジスタのゲート絶縁層としての機能を有する。 Insulating layer 502, a gate insulating layer of the display selection transistor in the display circuit, the dielectric layer of the storage capacitor in the display circuit, a gate insulating layer of the storage control transistor in the photodetector circuit, a gate insulation amplifying transistor in the photodetector circuit layers, and functions as a gate insulating layer of the read select transistor in the photodetector circuit.

半導体層503aは、絶縁層502を介して導電層501aに重畳する。 The semiconductor layer 503a overlaps with the conductive layer 501a through an insulating layer 502. 半導体層503aは、表示回路における表示選択用トランジスタのチャネル形成層としての機能を有する。 The semiconductor layer 503a functions as a channel forming layer of the display selection transistor in the display circuit.

半導体層503bは、絶縁層502を介して導電層501cに重畳する。 The semiconductor layer 503b overlaps with the conductive layer 501c with the insulating layer 502. 半導体層503bは、光検出回路における読み出し選択用トランジスタのチャネル形成層としての機能を有する。 The semiconductor layer 503b functions as a channel formation layer of the read select transistor in the photodetector circuit.

半導体層503cは、絶縁層502を介して導電層501dに重畳する。 The semiconductor layer 503c overlaps with the conductive layer 501d through the insulating layer 502. 半導体層503cは、光検出回路における増幅用トランジスタのチャネル形成層としての機能を有する。 The semiconductor layer 503c functions as a channel formation layer of the amplifying transistor in the photodetector circuit.

半導体層503dは、絶縁層502を介して導電層501fに重畳する。 The semiconductor layer 503d overlaps with the conductive layer 501f via the insulating layer 502. 半導体層503dは、光検出回路における蓄積制御用トランジスタのチャネル形成層としての機能を有する。 The semiconductor layer 503d functions as a channel forming layer of the storage control transistor in the photodetector circuit.

導電層504aは、半導体層503aに電気的に接続される。 The conductive layer 504a is electrically connected to the semiconductor layer 503a. 導電層504aは、表示回路における表示選択用トランジスタのソース電極及びドレイン電極の一方としての機能を有する。 The conductive layer 504a functions as one of a source electrode and a drain electrode of the display selection transistor in the display circuit.

導電層504bは、導電層501b及び半導体層503aに電気的に接続される。 The conductive layer 504b is electrically connected to the conductive layer 501b and the semiconductor layer 503a. 導電層504bは、表示回路における表示選択用トランジスタのソース電極及びドレイン電極の一方としての機能を有する。 The conductive layer 504b serves as one of a source electrode and a drain electrode of the display selection transistor in the display circuit.

導電層504cは、絶縁層502を介して導電層501bに重畳する。 Conductive layer 504c overlaps with the conductive layer 501b with the insulating layer 502. 導電層504cは、表示回路における保持容量の第2の電極としての機能を有する。 Conductive layer 504c has a function as a second electrode of the storage capacitor in the display circuit.

導電層504dは、半導体層503bに電気的に接続される。 Conductive layer 504d is electrically connected to the semiconductor layer 503b. 導電層504dは、光検出回路における読み出し選択用トランジスタのソース電極及びドレイン電極の他方としての機能を有する。 Conductive layer 504d serves as the other of the source electrode and the drain electrode of the read select transistor in the photodetector circuit.

導電層504fは、導電層501e及び半導体層503cに電気的に接続される。 Conductive layer 504f is electrically connected to the conductive layer 501e and the semiconductor layer 503c. 導電層504fは、光検出回路における増幅用トランジスタのソース電極及びドレイン電極の一方としての機能を有する。 Conductive layer 504f functions as one of a source electrode and a drain electrode of the amplifying transistor in the photodetector circuit.

導電層504gは、導電層501eに電気的に接続される。 Conductive layer 504g is electrically connected to the conductive layer 501e. 導電層504gは、光検出回路における増幅用トランジスタのソース電極及びドレイン電極に一方に電圧を入力する電圧供給線としての機能を有する。 Conductive layer 504g functions as a voltage supply line for one to apply voltage to the source electrode and the drain electrode of the amplifying transistor in the photodetector circuit.

導電層504eは、半導体層503bに電気的に接続される。 Conductive layer 504e is electrically connected to the semiconductor layer 503b. 導電層504eは、光検出回路における増幅用トランジスタのソース電極及びドレイン電極の他方、並びに光検出回路における読み出し選択用トランジスタのソース電極及びドレイン電極の他方としての機能を有する。 Conductive layer 504e has the other of the source electrode and the drain electrode of the amplifying transistor in the photodetector circuit, and functions as the other of the source electrode and the drain electrode of the read select transistor in the photodetector circuit.

導電層504iは、半導体層503dに電気的に接続される。 Conductive layer 504i is electrically connected to the semiconductor layer 503d. 導電層504iは、光検出回路における蓄積制御用トランジスタのソース電極及びドレイン電極の一方としての機能を有する。 Conductive layer 504i functions as one of a source electrode and a drain electrode of the storage control transistor in the photodetector circuit.

導電層504hは、導電層501d及び半導体層503dに電気的に接続される。 Conductive layer 504h is electrically connected to the conductive layer 501d and the semiconductor layer 503d. 導電層504hは、光検出回路における蓄積制御用トランジスタのソース電極及びドレイン電極の他方としての機能を有する。 Conductive layer 504h serves as the other of the source electrode and the drain electrode of the storage control transistor in the photodetector circuit.

導電層504jは、導電層501fに電気的に接続される。 Conductive layer 504j is electrically connected to the conductive layer 501f. 導電層504jは、光検出回路における蓄積制御用トランジスタのゲートに蓄積制御信号を入力する信号線としての機能を有する。 Conductive layer 504j functions as a signal line for inputting the stored control signal to the gate of the storage control transistor in the photodetector circuit.

導電層504kは、導電層501gに電気的に接続される。 Conductive layer 504k is electrically connected to the conductive layer 501 g. 導電層504kは、光検出回路における光電変換素子の第1端子及び第2端子の一方としての機能を有する。 Conductive layer 504k functions as one of the first terminal and the second terminal of the photoelectric conversion elements in the photodetector circuit.

絶縁層505は、導電層504a乃至導電層504kを介して半導体層503a及び半導体層503dに接する。 Insulating layer 505 is in contact with the semiconductor layer 503a and the semiconductor layer 503d through the conductive layer 504a to the conductive layer 504 k.

半導体層506は、導電層504kに電気的に接続される。 The semiconductor layer 506 is electrically connected to the conductive layer 504 k.

半導体層507は、半導体層506に接する。 The semiconductor layer 507 is in contact with the semiconductor layer 506.

半導体層508は、半導体層507に接する。 The semiconductor layer 508 is in contact with the semiconductor layer 507.

絶縁層509は、絶縁層505、半導体層506、半導体層507、及び半導体層508に重畳する。 Insulating layer 509, insulating layer 505, semiconductor layer 506 overlaps with the semiconductor layer 507 and the semiconductor layer 508,. 絶縁層509は、表示回路及び光検出回路における平坦化絶縁層としての機能を有する。 Insulating layer 509 functions as a planarization insulating layer in the display circuit and the light detection circuit. なお、必ずしも絶縁層509を設けなくてもよい。 Incidentally, it is not necessarily an insulating layer 509.

導電層511aは、導電層504bに電気的に接続される。 The conductive layer 511a is electrically connected to the conductive layer 504b. 導電層511aは、表示回路における表示素子の画素電極としての機能を有する。 The conductive layer 511a functions as a pixel electrode of the display element in the display circuit.

導電層511bは、導電層504cに電気的に接続される。 The conductive layer 511b is electrically connected to the conductive layer 504c. 導電層511bは、表示回路における保持容量の第2の電極に電圧を供給するための配線としての機能を有する。 The conductive layer 511b functions as a wiring for supplying a voltage to the second electrode of the storage capacitor in the display circuit.

導電層511cは、導電層504i及び半導体層508に電気的に接続される。 The conductive layer 511c is electrically connected to the conductive layer 504i and the semiconductor layer 508.

さらに、本実施の形態の光検出装置の構造例について、図20を用いて説明する。 Furthermore, the structure of an optical detection apparatus of this embodiment will be described with reference to FIG. 20. 図20は、本実施の形態の光検出装置における表示回路の構造例を示す断面模式図であり、図20(A)は、表示回路の断面模式図であり、図20(B)は、光検出回路の断面模式図である。 Figure 20 is a cross-sectional schematic view showing a structural example of a display circuit in the light detection apparatus of this embodiment, FIG. 20 (A) is a schematic cross-sectional view of a display circuit, FIG. 20 (B) light it is a cross-sectional schematic view of the detection circuit. なお、一例として表示素子を液晶素子とする。 Note that a display element and liquid crystal device as an example.

図20に示す光検出装置は、図18及び図19に示すアクティブマトリクス基板に加え、基板512と、導電層513と、液晶層514と、を含む。 Light detecting device shown in FIG. 20, in addition to the active matrix substrate shown in FIGS. 18 and 19, includes a substrate 512, a conductive layer 513, a liquid crystal layer 514, a.

導電層513は、基板512の一平面に設けられる。 The conductive layer 513 is provided over a surface of the substrate 512. 導電層513は、表示回路における共通電極としての機能を有する。 The conductive layer 513 functions as a common electrode in the display circuit.

液晶層514は、導電層511a及び導電層513の間に設けられ、絶縁層509を介して半導体層508に重畳する。 The liquid crystal layer 514 is provided between the conductive layer 511a and the conductive layer 513 overlaps with the semiconductor layer 508 through the insulating layer 509. 液晶層514は、表示回路における表示素子の液晶としての機能を有する。 The liquid crystal layer 514 functions as a liquid crystal display element in the display circuit.

なお、表示回路において、液晶層514と重畳するようにカラーフィルタを設けてもよい。 In the display circuit, it may be provided a color filter so as to overlap with the liquid crystal layer 514. カラーフィルタを設けることにより、ライトユニットの光源が白色発光ダイオードの場合であってもフルカラー表示を行うことができる。 By providing a color filter, it is possible to perform full-color display even when the light unit of the light source is a white light emitting diode.

基板500及び基板512としては、図8(A)における基板400aに適用可能な基板を用いることができる。 As the substrate 500 and the substrate 512 can be used applicable substrates to the substrate 400a in FIG. 8 (A).

導電層501a乃至導電層501hとしては、図8(A)における導電層401aに適用可能な材料の層を用いることができる。 The conductive layer 501a to the conductive layer 501h, can be a layer of a material applicable to the conductive layer 401a in FIG. 8 (A). また、導電層401aに適用可能な材料の層を積層して導電層501a乃至導電層501hを構成してもよい。 It is also possible to constitute the conductive layer 501a to the conductive layer 501h by stacking layers of materials applicable to the conductive layer 401a.

絶縁層502としては、図8(A)における絶縁層402aに適用可能な材料の層を用いることができる。 As the insulating layer 502 can be a layer of a material applicable to the insulating layer 402a in FIG. 8 (A). また、絶縁層402aに適用可能な材料の層を積層して絶縁層502を構成してもよい。 It may also be the insulating layer 502 by stacking layers of materials applicable to the insulating layer 402a.

半導体層503a乃至半導体層503dとしては、図8(A)に示す酸化物半導体層403aに適用可能な材料の層を用いることができる。 As the semiconductor layer 503a through the semiconductor layer 503d, it is possible to use a layer of a material applicable to the oxide semiconductor layer 403a shown in FIG. 8 (A). なお、半導体層503a乃至半導体層503dとして、元素周期表における第14族の半導体(シリコンなど)を用いた半導体層を用いてもよい。 As the semiconductor layer 503a through the semiconductor layer 503d, (e.g., silicon) Group 14 of the semiconductor in the periodic table may be a semiconductor layer using.

導電層504a乃至導電層504kとしては、図8(A)における導電層405a又は導電層406aに適用可能な材料の層を用いることができる。 The conductive layer 504a through the conductive layer 504 k, can be a layer of a material applicable to the conductive layer 405a or the conductive layer 406a in FIG. 8 (A). また、導電層405a又は導電層406aに適用可能な材料の層を積層して導電層504a乃至導電層504kを構成してもよい。 Further, a layer of a material applicable to the conductive layer 405a or the conductive layer 406a may be formed of conductive layers 504a to conductive layer 504k is laminated.

絶縁層505としては、図8(A)における酸化物絶縁層407aに適用可能な材料の層を用いることができる。 The insulating layer 505 can be a layer of a material applicable to the oxide insulating layer 407a in FIG. 8 (A). また、酸化物絶縁層407aに適用可能な層を積層して絶縁層505を構成してもよい。 It may also be the insulating layer 505 by stacking applicable layers to the oxide insulating layer 407a.

半導体層506は、一導電型(P型及びN型の一方)の半導体層である。 The semiconductor layer 506 is a semiconductor layer of one conductivity type (one of P-type and N-type). 半導体層506としては、例えばシリコンを含有する半導体層を用いることができる。 The semiconductor layer 506 may be a semiconductor layer containing silicon, for example.

半導体層507は、半導体層506より抵抗の高い半導体層である。 The semiconductor layer 507 is a semiconductor layer having high resistance than the semiconductor layer 506. 半導体層507としては、例えば真性のシリコンを含有する半導体層を用いることができる。 As the semiconductor layer 507, it can be used, for example a semiconductor layer containing silicon intrinsic.

半導体層508は、半導体層506とは異なる導電型(P型及びN型の他方)の半導体層である。 The semiconductor layer 508 is a semiconductor layer of a different conductivity type (P-type and N-type the other) and the semiconductor layer 506. 半導体層508としては、例えばシリコンを含有する半導体層を用いることができる。 The semiconductor layer 508 may be a semiconductor layer containing silicon, for example.

絶縁層509としては、例えばポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。 As the insulating layer 509, such as polyimide, it can be a layer of organic material acrylic, benzocyclobutene, and the like. また絶縁層509としては、低誘電率材料(low−k材料ともいう)の層を用いることもできる。 As the insulating layer 509 can be a layer of low dielectric constant material (also referred to as a low-k material).

導電層511a乃至導電層511c及び導電層513としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物(IZO:indium zinc oxideともいう)、酸化インジウムに酸化珪素(SiO )を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。 The conductive layer 511a to conductive layer 511c and the conductive layer 513, for example, can be a layer of conductive material having a light-transmitting property, a conductive material having a light-transmitting property such as indium tin oxide, oxide to indium oxide comprising: (indium also called zinc oxide IZO), a conductive material obtained by mixing silicon oxide (SiO 2) to indium oxide, organic indium, organotin, indium oxide containing tungsten oxide, tungsten oxide metal oxide mixed with zinc indium zinc oxide, indium oxide containing titanium oxide, or the like can be used indium tin oxide containing titanium oxide.

また、導電層511a乃至導電層511c及び導電層513は、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することもできる。 The conductive layer 511a to conductive layer 511c and the conductive layer 513 (also referred to as a conductive polymer) a conductive polymer can be formed using a conductive composition including a. 導電性組成物を用いて形成した導電層は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が70%以上であることが好ましい。 Conductive composition conductive layer formed using the can, the sheet resistance of 10000 ohms / □ or less and a transmittance at a wavelength of 550nm is 70% or more. また、導電性組成物に含まれる導電性高分子の抵抗率は、0.1Ω・cm以下であることが好ましい。 Furthermore, the resistivity of the conductive high molecule included in the conductive composition is preferably less 0.1 [Omega · cm.

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。 As the conductive high molecule can be a so-called π-electron conjugated conductive polymer used. π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などがあげられる。 The π-electron conjugated conductive polymer, polyaniline or a derivative thereof, polypyrrole or a derivative thereof, polythiophene or derivatives thereof, or aniline, a copolymer of two or more of pyrrole, and thiophene or a derivative thereof can be given.

液晶層514としては、例えばTN液晶、OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いることができる。 As the liquid crystal layer 514 may be, for example, TN liquid crystal, OCB liquid crystal, STN liquid crystal, VA liquid crystal, ECB-type liquid crystal, GH liquid crystal, polymer dispersed liquid crystal, or a layer including discotic liquid crystal.

図18乃至図20を用いて説明したように、本実施の形態の光検出装置の構造例は、トランジスタ、画素電極、及び光電変換素子を含むアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。 18 to as described with reference to FIG. 20, the structure of an optical detecting apparatus of this embodiment, the transistor, the active matrix substrate including a pixel electrode, and a photoelectric conversion element, and the opposing substrate, and the active matrix substrate it is a structure containing a liquid crystal layer having liquid crystal between the opposed substrate. 上記構造にすることにより、同一工程により光検出回路及び表示回路を作製することができるため、製造コストを低減することができる。 With the above structure, it is possible to produce a light detection circuit and the display circuit in the same step, it is possible to reduce the manufacturing cost.

(実施の形態7) (Embodiment 7)
本実施の形態では、上記実施の形態4における光検出装置を備えた電子機器について説明する。 In this embodiment, a description will be given of an electronic apparatus including the light detection device in the fourth embodiment.

本実施の形態の電子機器の構成例について、図21(A)乃至図21(F)を用いて説明する。 A configuration example of an electronic apparatus of this embodiment will be described with reference to FIG. 21 (A) through FIG. 21 (F). 図21(A)乃至図21(F)は、本実施の形態の電子機器の構成例を示す図である。 Figure 21 (A) through FIG. 21 (F) are diagrams showing a configuration example of an electronic apparatus of this embodiment.

図21(A)に示す電子機器は、携帯型情報通信端末である。 Electronic device shown in FIG. 21 (A) is a personal digital assistant. 図21(A)に示す携帯型情報通信端末は、少なくとも入出力部1001を具備する。 The portable information communication terminal shown in FIG. 21 (A) is provided with at least input-output unit 1001. また、図21(A)に示す携帯型情報通信端末は、例えば入出力部1001に操作部1002を設けることができる。 In addition, the portable information communication terminal shown in FIG. 21 (A) can be provided with the operation unit 1002, for example, in input-output unit 1001. 例えば、上記実施の形態の表示回路を備える光検出装置を入出力部1001に用いることにより、例えば指又はペンにより携帯型情報通信端末の操作又は携帯型情報通信端末への情報の入力を行うことができる。 For example, by using the input-output unit 1001 photodetection device including a display circuit of the above-described embodiment, for example, by performing the input of the portable information information to the communication operation or the portable information communication terminal of the terminal by a finger or a pen can.

図21(B)に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。 Electronic device shown in FIG. 21 (B) is, for example, information guide terminal including an automotive navigation. 図21(B)に示す情報案内端末は、入出力部1101、操作ボタン1102、及び外部入力端子1103を具備する。 Information guidance device shown in FIG. 21 (B) comprises a input and output unit 1101, operation buttons 1102, and an external input terminal 1103,. 例えば、上記実施の形態の表示回路を備える光検出装置を入出力部1101に用いることにより、例えば指又はペンにより情報案内端末の操作又は情報案内端末への情報の入力を行うことができる。 For example, it is possible to input the information of the optical detection device including a display circuit of the above-described embodiment by using the input section 1101, a finger or a pen, for example of the information guidance terminal operation or to the information guidance device.

図21(C)に示す電子機器は、ノート型パーソナルコンピュータである。 Electronic device shown in FIG. 21 (C) is a laptop personal computer. 図21(C)に示すノート型パーソナルコンピュータは、筐体1201と、入出力部1202と、スピーカ1203と、LEDランプ1204と、ポインティングデバイス1205と、接続端子1206と、キーボード1207と、を具備する。 Notebook type personal computer shown in FIG. 21 (C) includes a housing 1201, the input-output unit 1202, a speaker 1203, an LED lamp 1204, includes a pointing device 1205, a connection terminal 1206, a keyboard 1207, a . 例えば、上記実施の形態の表示回路を備える光検出装置を、入出力部1202に用いることにより、例えば指又はペンによりノート型パーソナルコンピュータの操作又はノート型パーソナルコンピュータへの情報の入力を行うことができる。 For example, an optical detection device including a display circuit of the above-described embodiment, by using the input unit 1202, is possible to input information into the notebook personal computer operation or a notebook personal computer, for example, by a finger or a pen it can. また、上記実施の形態の光検出装置をポインティングデバイス1205に用いてもよい。 It is also possible to use a light detecting device in the above embodiment the pointing device 1205.

図21(D)に示す電子機器は、携帯型遊技機である。 Electronic device shown in FIG. 21 (D) is a portable game machine. 図21(D)に示す携帯型遊技機は、入出力部1301と、入出力部1302と、スピーカ1303と、接続端子1304と、LEDランプ1305と、マイクロフォン1306と、記録媒体読込部1307と、操作ボタン1308と、センサ1309と、を有する。 The portable game machine shown in FIG. 21 (D) is input and output unit 1301, an input-output unit 1302, a speaker 1303, a connection terminal 1304, an LED lamp 1305, a microphone 1306, a recording medium reading portion 1307, having operation buttons 1308, a sensor 1309, the. 例えば、上記実施の形態の表示回路を備える光検出装置を、入出力部1301及び入出力部1302、又は入出力部1301若しくは入出力部1302に用いることにより、例えば指又はペンにより携帯型遊技機の操作又は携帯型遊技機への情報の入力を行うことができる。 For example, an optical detection device including a display circuit of the above embodiment, the input-output unit 1301 and the input-output unit 1302, or by using the input unit 1301 or the input unit 1302, for example, a finger or a pen by the portable game machine it is possible to perform the operation or input information to the portable game machine.

図21(E)に示す電子機器は、電子書籍である。 The electronic device illustrated in FIG. 21 (E) is an electronic book. 図21(E)に示す電子書籍は、少なくとも筐体1401と、筐体1403と、入出力部1405と、入出力部1407と、軸部1411と、を有する。 Electronic book reader illustrated in FIG. 21 (E) comprises at least a housing 1401, a housing 1403, the input-output unit 1405, an input-output unit 1407, a shaft 1411, a.

筐体1401及び筐体1403は、軸部1411により接続され、図21(E)に示す電子書籍は、該軸部1411を軸として開閉動作を行うことができる。 Housing 1401 and the housing 1403 are connected by a hinge 1411, an electronic book reader illustrated in FIG. 21 (E) can be opened and closed with the hinge 1411 as an axis. このような構成により、紙の書籍のような動作を行うことができる。 With this configuration, it is possible to operate like a paper book. また、入出力部1405は、筐体1401に組み込まれ、入出力部1407は、筐体1403に組み込まれる。 Furthermore, the input-output unit 1405 is incorporated in a housing 1401, input-output unit 1407 is incorporated in a housing 1403. また、入出力部1405及び入出力部1407の構成を互いに異なる画像を入出力する構成としてもよく、例えば両方の入出力部で一続きの画像を表示する構成としてもよい。 Further, it may be configured also good for displaying an image of a series, for example, both the input and output portion configured so as to output the different images the configuration of the input-output unit 1405 and the input-output unit 1407. 入出力部1405及び入出力部1407を異なる画像を表示する構成にすることにより、例えば右側の入出力部(図21(E)では入出力部1405)に文章画像を表示し、左側の入出力部(図21(E)では入出力部1407)に画像を表示することができる。 By the structure for displaying the different images output unit 1405 and the input-output unit 1407, a sentence image display example, the right input and output section (FIG. 21 (E) the input-output unit 1405), the left output images can be displayed on the unit (input-output unit 1407 in FIG. 21 (E)).

また、図21(E)に示す電子書籍は、筐体1401又は筐体1403に操作部などを備えてもよい。 The electronic book reader illustrated in FIG. 21 (E) may be provided with an operation portion and the like in the housing 1401 or the housing 1403. 例えば、図21(E)に示す電子書籍の構成を電源ボタン1421と、操作キー1423と、スピーカ1425と、を有する構成にすることもできる。 For example, a power button 1421 the structure of the electronic book reader illustrated in FIG. 21 (E), an operation key 1423 may be configured to have a speaker 1425, a. 図21(E)に示す電子書籍は、操作キー1423を用いることにより、複数の頁がある画像の頁を送ることができる。 Electronic book reader illustrated in FIG. 21 (E), by using the operation key 1423, pages can be an image with multiple pages. また、図21(E)に示す電子書籍の入出力部1405及び入出力部1407、又は入出力部1405又は入出力部1407にキーボードやポインティングデバイスなどを設けた構成としてもよい。 Alternatively, the configuration may be provided such as a keyboard and a pointing device in the electronic book of the input and output unit 1405 and the input-output unit 1407 or the input unit 1405 or the input unit 1407, shown in FIG. 21 (E). また、図21(E)に示す電子書籍の筐体1401及び筐体1403の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、又はACアダプタ又はUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを設けてもよい。 Further, on the back surface or the side surface of the electronic book of the housing 1401 and the housing 1403 shown in FIG. 21 (E), connectable external connection terminal (an earphone terminal, USB terminal, or a variety of cables such as an AC adapter or USB cable terminals, etc.), or the like may be provided a recording medium insertion portion. さらに、図21(E)に示す電子書籍に電子辞書としての機能を持たせてもよい。 It may further have a function of an electronic dictionary electronic book reader illustrated in FIG. 21 (E).

例えば、上記実施の形態の表示回路を備える光検出装置を入出力部1405及び入出力部1407、又は入出力部1405若しくは入出力部1407に用いることにより、例えば指又はペンにより電子書籍の操作又は電子書籍への情報の入力を行うことができる。 For example, by using the input unit 1405 and the input-output unit 1407 or the input unit 1405 or the input unit 1407, a light detecting device provided with a display circuit of the above embodiment, a finger or a pen, for example of an electronic book operation or it is possible to perform the input of information to the e-book.

また、図21(E)に示す電子書籍を無線通信でデータを送受信できる構成としてもよい。 Further, it may be configured to transmit and receive data in wireless communication electronic book reader illustrated in FIG. 21 (E). これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。 Thus, like to buy a desired book data from an electronic book server, it is possible to add a function to download.

図21(F)に示す電子機器は、ディスプレイである。 The electronic device illustrated in FIG. 21 (F) is a display. 図21(F)に示すディスプレイは、筐体1501と、入出力部1502と、スピーカ1503と、LEDランプ1504と、操作ボタン1505と、接続端子1506と、センサ1507と、マイクロフォン1508と、支持台1509と、を有する。 Display shown in FIG. 21 (F) includes a housing 1501, the input-output unit 1502, a speaker 1503, an LED lamp 1504, an operation button 1505, a connection terminal 1506, a sensor 1507, a microphone 1508, a support stand has a 1509, a. 例えば、上記実施の形態の表示回路を備える光検出装置を入出力部1502に用いることにより、例えば指又はペンによりディスプレイの操作又はディスプレイへの情報の入力を行うことができる。 For example, it is possible to input the information of the optical detection device including a display circuit of the above-described embodiment by using the input section 1502, a finger or a pen, for example to the display of the operation or display.

図21を用いて説明したように、本実施の形態の電子機器は、上記実施の形態の表示回路を備える光検出装置を用いた入出力部を具備する構成である。 As described with reference to FIG. 21, the electronic device of the present embodiment has a structure having a output unit using the optical detection apparatus having a display circuit of the embodiment. 上記構成にすることにより、外光の影響を抑制することができ、入出力部の検出精度を向上させることができる。 With such a structure, it is possible to suppress the influence of outside light, it is possible to improve the detection accuracy of the input and output unit.

101a リセット信号出力回路101b 読み出し選択信号出力回路102 ライトユニット103 光検出部103p 光検出回路104 読み出し回路105 データ処理回路131a 光電変換素子131b 光電変換素子131c 光電変換素子132a トランジスタ132b トランジスタ132c トランジスタ133a トランジスタ133b トランジスタ133c トランジスタ134 トランジスタ135 トランジスタ136 容量素子151 指152 領域201 光源202 導光板203 固定材204 指205 光検出部301 表示選択信号出力回路302 表示データ信号出力回路303a リセット信号出力回路303b 読み出し選択信号出力回路304 ライトユニット305 画素部305k 表示回路305p 光検出回路306 読 101a a reset signal output circuit 101b read selection signal output circuit 102 write unit 103 light detecting unit 103p light detection circuit 104 readout circuit 105 data processing circuit 131a photoelectric conversion element 131b photoelectric conversion element 131c photoelectric conversion element 132a transistors 132b transistor 132c transistor 133a transistor 133b transistor 133c transistor 134 transistor 135 transistor 136 capacitive element 151 finger 152 region 201 source 202 light guide plate 203 fixed member 204 the finger 205 light detecting unit 301 display selection signal output circuit 302 display data signal output circuit 303a a reset signal output circuit 303b reading selection signal output circuit 304 light unit 305 a pixel portion 305k display circuit 305p light detection circuit 306 is read 出し回路307 データ処理回路341 トランジスタ342 液晶素子400a 基板400b 基板400c 基板400d 基板401a 導電層401b 導電層401c 導電層401d 導電層402a 絶縁層402b 絶縁層402c 絶縁層402d 絶縁層403a 酸化物半導体層403b 酸化物半導体層403c 酸化物半導体層403d 酸化物半導体層405a 導電層405b 導電層405c 導電層405d 導電層406a 導電層406b 導電層406c 導電層406d 導電層407a 酸化物絶縁層407c 酸化物絶縁層427 絶縁層447 絶縁層500 基板501a 導電層501b 導電層501c 導電層501d 導電層501e 導電層501f 導電層501g 導電層501h 導電層502 絶縁層503a 半導体層50 Out circuit 307 data processing circuit 341 transistor 342 liquid crystal element 400a board 400b board 400c substrate 400d substrate 401a conductive layer 401b conductive layer 401c conductive layer 401d conductive layer 402a insulating layer 402b insulating layer 402c insulating layer 402d insulating layer 403a oxide semiconductor layer 403b oxide sEMICONDUCTOR layer 403c oxide semiconductor layer 403d oxide semiconductor layer 405a conductive layer 405b conductive layer 405c conductive layer 405d conductive layer 406a conductive layer 406b conductive layer 406c conductive layer 406d conductive layer 407a oxide insulating layer 407c oxide insulating layer 427 insulating layer 447 insulating layer 500 substrate 501a conductive layer 501b conductive layer 501c conductive layer 501d conductive layer 501e conductive layer 501f conductive layer 501g conductive layer 501h conductive layer 502 insulating layer 503a semiconductor layer 50 3b 半導体層503c 半導体層503d 半導体層504a 導電層504b 導電層504c 導電層504d 導電層504e 導電層504f 導電層504g 導電層504h 導電層504i 導電層504j 導電層504k 導電層505 絶縁層506 半導体層507 半導体層508 半導体層509 絶縁層511a 導電層511b 導電層511c 導電層512 基板513 導電層514 液晶層801 測定系811 トランジスタ812 トランジスタ813 容量素子814 トランジスタ815 トランジスタ1001 入出力部1002 操作部1101 入出力部1102 操作ボタン1103 外部入力端子1201 筐体1202 入出力部1203 スピーカ1204 LEDランプ1205 ポインティングデバイス1206 接続端子120 3b semiconductor layer 503c semiconductor layer 503d semiconductor layer 504a conductive layer 504b conductive layer 504c conductive layer 504d conductive layer 504e conductive layer 504f conductive layer 504g conductive layer 504h conductive layer 504i conductive layer 504j conductive layer 504k conductive layer 505 insulating layer 506 semiconductor layer 507 semiconductor layer 508 semiconductor layer 509 insulating layer 511a conductive layer 511b conductive layer 511c conductive layer 512 substrate 513 conductive layer 514 liquid crystal layer 801 measurement system 811 transistor 812 transistor 813 capacitive element 814 transistor 815 transistor 1001 input-output unit 1002 operation unit 1101 input unit 1102 operation buttons 1103 external input terminal 1201 housing 1202 input-output unit 1203 speaker 1204 LED lamp 1205 pointing device 1206 connection terminals 120 キーボード1301 入出力部1302 入出力部1303 スピーカ1304 接続端子1305 LEDランプ1306 マイクロフォン1307 記録媒体読込部1308 操作ボタン1309 センサ1401 筐体1403 筐体1405 入出力部1407 入出力部1411 軸部1421 電源ボタン1423 操作キー1425 スピーカ1501 筐体1502 入出力部1503 スピーカ1504 LEDランプ1505 操作ボタン1506 接続端子1507 センサ1508 マイクロフォン1509 支持台 Keyboard 1301 input-output unit 1302 input-output unit 1303 speaker 1304 connection terminals 1305 LED lamp 1306 microphone 1307 recording medium reading portion 1308 operation button 1309 sensor 1401 housing 1403 housing 1405 input-output unit 1407 input-output unit 1411 shank 1421 power button 1423 operation keys 1425 speaker 1501 housing 1502 input-output unit 1503 speaker 1504 LED lamp 1505 operation button 1506 connection terminals 1507 sensor 1508 microphone 1509 support table

Claims (2)

  1. 入射する光の照度に応じたデータ信号を生成する機能を有する光検出回路と、 A photodetector circuit having a function of generating data signals corresponding to the illuminance of incident light,
    点灯状態になることにより前記光検出回路に光を射出する機能を有するライトユニットと、を具備し、 Anda light unit having a function of emitting light to the light detection circuit by comprising a lighting state,
    前記ライトユニットの状態を点灯状態にして、前記光検出回路により第1のデータ信号を生成し、 And the state of the light unit to the lighting state, to generate a first data signal by the light detection circuit,
    前記ライトユニットの状態を消灯状態にして、前記光検出回路により第2のデータ信号を生成し、 And the state of the light unit to the off state, generating a second data signal by the light detection circuit,
    前記第1のデータ信号と前記第2のデータ信号とを比較して、差分データ信号を生成する光検出装置であって、 Comparing the first data signal and the second data signal, a photodetector for generating a differential data signal,
    前記光検出回路は、光電変換素子と、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、を有し、 The light detection circuit includes a photoelectric conversion element, a first transistor, a second transistor, a third transistor, a fourth transistor, a,
    前記第1のトランジスタと前記第3のトランジスタとは、チャネルが酸化物半導体層に形成され、 Wherein the first transistor and the third transistor, a channel is formed in the oxide semiconductor layer,
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、酸素とを有し、表面に垂直な方向に沿うようにc軸が配向した領域を有し、 The oxide semiconductor layer includes indium, gallium, and zinc, and an oxygen, a region in which c-axis is oriented along the direction perpendicular to the surface,
    前記光電変換素子は、前記第1のトランジスタを介して前記第2のトランジスタのゲートと電気的に接続され、 The photoelectric conversion element is electrically connected to a gate of the second transistor through the first transistor,
    前記第3のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、 The third one of a source and a drain of the transistor is electrically connected to a gate of said second transistor,
    前記第4のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、 The fourth one of a source and a drain of the transistor, the source of the second transistor or electrically connected to one of the drain,
    前記第1のトランジスタのゲートには、前記第1のトランジスタのオン状態又はオフ状態を選択する信号が入力され、 Wherein the gate of the first transistor, a signal for selecting the on or off state of the first transistor is input,
    前記第3のトランジスタのゲートには、前記第3のトランジスタのオン状態又はオフ状態を選択する信号が入力され、 Wherein the gate of the third transistor, a signal for selecting the on or off state of the third transistor is input,
    前記第4のトランジスタのゲートには、前記第4のトランジスタのオン状態又はオフ状態を選択する信号が入力され、 Wherein the gate of the fourth transistor, the signal for selecting the on or off state of the fourth transistor is inputted,
    前記光検出回路は、前記第2のトランジスタのソース又はドレインの他方、又は、前記第4のトランジスタのソース又はドレインの他方から、データ信号を出力することを特徴とする光検出装置。 The light detection circuit is connected between the source and the drain of the other of the second transistor, or, the other of the source and the drain of the fourth transistor, the light detection device and outputting the data signal.
  2. 入射する光の照度に応じたデータ信号を生成する機能を有する光検出回路と、 A photodetector circuit having a function of generating data signals corresponding to the illuminance of incident light,
    点灯状態になることにより前記光検出回路に光を射出する機能を有するライトユニットと、を具備し、 Anda light unit having a function of emitting light to the light detection circuit by comprising a lighting state,
    前記ライトユニットの状態を点灯状態にして、前記光検出回路により第1のデータ信号を生成し、 And the state of the light unit to the lighting state, to generate a first data signal by the light detection circuit,
    前記ライトユニットの状態を消灯状態にして、前記光検出回路により第2のデータ信号を生成し、 And the state of the light unit to the off state, generating a second data signal by the light detection circuit,
    前記第1のデータ信号と前記第2のデータ信号とを比較して、差分データ信号を生成するタッチパネルであって、 By comparing the second data signal and the first data signal, a touch panel for generating differential data signals,
    前記光検出回路は、光電変換素子と、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、を有し、 The light detection circuit includes a photoelectric conversion element, a first transistor, a second transistor, a third transistor, a fourth transistor, a,
    前記第1のトランジスタと前記第3のトランジスタとは、チャネルが酸化物半導体層に形成され、 Wherein the first transistor and the third transistor, a channel is formed in the oxide semiconductor layer,
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、酸素とを有し、表面に垂直な方向に沿うようにc軸が配向した領域を有し、 The oxide semiconductor layer includes indium, gallium, and zinc, and an oxygen, a region in which c-axis is oriented along the direction perpendicular to the surface,
    前記光電変換素子は、前記第1のトランジスタを介して前記第2のトランジスタのゲートと電気的に接続され、 The photoelectric conversion element is electrically connected to a gate of the second transistor through the first transistor,
    前記第3のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、 The third one of a source and a drain of the transistor is electrically connected to a gate of said second transistor,
    前記第4のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、 The fourth one of a source and a drain of the transistor, the source of the second transistor or electrically connected to one of the drain,
    前記第1のトランジスタのゲートには、前記第1のトランジスタのオン状態又はオフ状態を選択する信号が入力され、 Wherein the gate of the first transistor, a signal for selecting the on or off state of the first transistor is input,
    前記第3のトランジスタのゲートには、前記第3のトランジスタのオン状態又はオフ状態を選択する信号が入力され、 Wherein the gate of the third transistor, a signal for selecting the on or off state of the third transistor is input,
    前記第4のトランジスタのゲートには、前記第4のトランジスタのオン状態又はオフ状態を選択する信号が入力され、 Wherein the gate of the fourth transistor, the signal for selecting the on or off state of the fourth transistor is inputted,
    前記光検出回路は、前記第2のトランジスタのソース又はドレインの他方、又は、前記第4のトランジスタのソース又はドレインの他方から、データ信号を出力することを特徴とするタッチパネル。 The light detection circuit is connected between the source and the drain of the other of the second transistor, or a touch panel to the other of the source and the drain of the fourth transistor, and outputs a data signal.
JP2011110219A 2010-05-28 2011-05-17 Photodetector, and a touch panel Active JP5749975B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010122208 2010-05-28
JP2010122208 2010-05-28
JP2011110219A JP5749975B2 (en) 2010-05-28 2011-05-17 Photodetector, and a touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011110219A JP5749975B2 (en) 2010-05-28 2011-05-17 Photodetector, and a touch panel

Publications (3)

Publication Number Publication Date
JP2012008541A JP2012008541A (en) 2012-01-12
JP2012008541A5 JP2012008541A5 (en) 2014-05-15
JP5749975B2 true JP5749975B2 (en) 2015-07-15

Family

ID=45009134

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011110219A Active JP5749975B2 (en) 2010-05-28 2011-05-17 Photodetector, and a touch panel
JP2015097818A Active JP5957572B2 (en) 2010-05-28 2015-05-13 Photodetector, and a touch panel
JP2016120392A Active JP6178897B2 (en) 2010-05-28 2016-06-17 Photodetector, a touch panel

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015097818A Active JP5957572B2 (en) 2010-05-28 2015-05-13 Photodetector, and a touch panel
JP2016120392A Active JP6178897B2 (en) 2010-05-28 2016-06-17 Photodetector, a touch panel

Country Status (5)

Country Link
US (2) US8772701B2 (en)
JP (3) JP5749975B2 (en)
KR (1) KR101789495B1 (en)
CN (1) CN102262486B (en)
TW (1) TWI521411B (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294079B2 (en) * 2008-04-28 2012-10-23 Sharp Kabushiki Kaisha Diode, photodetector circuit including same, and display device
JP5749975B2 (en) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 Photodetector, and a touch panel
JP5792524B2 (en) * 2010-07-02 2015-10-14 株式会社半導体エネルギー研究所 apparatus
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (en) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 Image sensors, cameras and surveillance systems,
CN103309516A (en) * 2012-03-13 2013-09-18 原相科技股份有限公司 Optical touch device and detection method thereof
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
KR20150068811A (en) * 2013-12-12 2015-06-22 삼성디스플레이 주식회사 Method of driving a display panel and display apparatus performing the method
JP2016033814A (en) 2014-05-29 2016-03-10 株式会社半導体エネルギー研究所 Program and information processing device
TW201603259A (en) 2014-06-27 2016-01-16 Semiconductor Energy Lab Imaging device and electronic device
TW201727889A (en) 2015-12-08 2017-08-01 Semiconductor Energy Lab Touch panel, command-input method of touch panel, and display system
US9741290B1 (en) * 2016-06-30 2017-08-22 Secugen Corporation Multi-mode display
KR101886035B1 (en) * 2017-06-08 2018-08-08 주식회사 센소니아 Optical fingerprint sensing method reducing reducing the effect of ambient light

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (en) 1984-03-23 1985-10-08 Fujitsu Ltd Thin film transistor
JPH0244256B2 (en) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244259B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho
JPH0244262B2 (en) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (en) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (en) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd Thin-film transistor
US5303322A (en) * 1992-03-23 1994-04-12 Nioptics Corporation Tapered multilayer luminaire devices
TW305035B (en) * 1993-01-19 1997-05-11 Canon Kk
JP3479375B2 (en) 1995-03-27 2003-12-15 科学技術振興事業団 Nitrous metal oxide to form a thin film transistor and a pn junction by the metal oxide semiconductor of copper oxide such as a semiconductor device and a method for their preparation
DE69635107D1 (en) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv A semiconductor device with a transparent switching element
JP3625598B2 (en) 1995-12-30 2005-03-02 三星電子株式会社 A method of manufacturing a liquid crystal display device
JP4170454B2 (en) 1998-07-24 2008-10-22 Hoya株式会社 Article and manufacturing method thereof having a transparent conductive oxide thin film
JP2000150861A (en) 1998-11-16 2000-05-30 Hiroshi Kawazoe Oxide thin film
JP3276930B2 (en) 1998-11-17 2002-04-22 科学技術振興事業団 Transistor and semiconductor device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4089858B2 (en) 2000-09-01 2008-05-28 国立大学法人東北大学 Semiconductor device
KR20020038482A (en) 2000-11-15 2002-05-23 모리시타 요이찌 Thin film transistor array, method for producing the same, and display panel using the same
JP3997731B2 (en) 2001-03-19 2007-10-24 富士ゼロックス株式会社 A method of forming a crystalline semiconductor thin film on a substrate
JP2002289859A (en) 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
US6738051B2 (en) * 2001-04-06 2004-05-18 3M Innovative Properties Company Frontlit illuminated touch panel
JP3925839B2 (en) 2001-09-10 2007-06-06 シャープ株式会社 The semiconductor memory device and its testing method
JP4090716B2 (en) 2001-09-10 2008-05-28 シャープ株式会社 Thin film transistor and a matrix display device
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (en) 2002-02-21 2008-04-30 裕道 太田 LnCuO (S, Se, Te) The method of producing single crystal thin film
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (en) 2002-03-26 2007-06-20 三菱重工業株式会社 The organic electroluminescent element
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (en) 2002-06-13 2004-01-22 Murata Mfg Co Ltd Manufacturing method of semiconductor device and its manufacturing method
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4164562B2 (en) 2002-09-11 2008-10-15 Hoya株式会社 Transparent thin film field effect transistor using homologous film as an active layer
JP4403687B2 (en) 2002-09-18 2010-01-27 ソニー株式会社 The solid-state imaging device and a drive control method thereof
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (en) 2003-03-06 2008-10-15 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP2004273732A (en) 2003-03-07 2004-09-30 Masashi Kawasaki Active matrix substrate and its producing process
JP4108633B2 (en) 2003-06-20 2008-06-25 シャープ株式会社 Thin film transistor and its manufacturing method, and electronic device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070084989A1 (en) * 2003-09-22 2007-04-19 Koninklijke Philips Electronics N.V. Light guide touch screen
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (en) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20050097157A (en) * 2004-03-31 2005-10-07 매그나칩 반도체 유한회사 Image sensor and method of manufacturing the same
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (en) 2004-09-02 2006-04-13 Casio Comput Co Ltd Thin-film transistor and its manufacturing method
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (en) 2004-11-10 2018-12-11 Canon Kk field-effect transistor
KR100953596B1 (en) 2004-11-10 2010-04-21 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 Light-emitting device
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP4325557B2 (en) 2005-01-04 2009-09-02 ソニー株式会社 An imaging apparatus and an imaging method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (en) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (en) 2005-01-28 2015-02-01 Semiconductor Energy Lab Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7705835B2 (en) * 2005-03-28 2010-04-27 Adam Eikman Photonic touch screen apparatus and method of use
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP2006276223A (en) 2005-03-28 2006-10-12 Sony Corp Display apparatus and method
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (en) 2005-06-10 2006-12-21 Casio Comput Co Ltd Thin film transistor
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (en) 2005-07-21 2008-06-06 St Microelectronics Sa An image sensor
KR100711890B1 (en) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 Organic Light Emitting Display and Fabrication Method for the same
JP2007059128A (en) 2005-08-23 2007-03-08 Canon Inc Organic electroluminescent display device and manufacturing method thereof
JP4791108B2 (en) 2005-08-31 2011-10-12 三菱電機株式会社 Image display device
JP4850457B2 (en) 2005-09-06 2012-01-11 キヤノン株式会社 Thin film transistors and thin film diodes
JP2007073705A (en) 2005-09-06 2007-03-22 Canon Inc Oxide-semiconductor channel film transistor and its method of manufacturing same
JP5116225B2 (en) 2005-09-06 2013-01-09 キヤノン株式会社 Method of manufacturing an oxide semiconductor device
JP4280736B2 (en) 2005-09-06 2009-06-17 キヤノン株式会社 Semiconductor element
JP4844305B2 (en) 2005-09-12 2011-12-28 日本ビクター株式会社 Imaging device
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (en) 2005-10-20 2012-10-03 キヤノン株式会社 Field effect transistor using an amorphous oxide, and a display device including the transistor
CN101577281B (en) 2005-11-15 2012-01-11 株式会社半导体能源研究所 Active matrix display and TV comprising the display
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (en) 2006-01-21 2012-07-18 三星電子株式会社Samsung Electronics Co.,Ltd. Method for producing a ZnO film and the TFT using the same
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (en) 2006-04-11 2007-10-17 삼성전자주식회사 Zno thin film transistor
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007304451A (en) 2006-05-15 2007-11-22 Sony Corp Display process device and its driving method
JP5028033B2 (en) 2006-06-13 2012-09-19 キヤノン株式会社 Dry etching method for an oxide semiconductor film
US7351949B2 (en) * 2006-07-10 2008-04-01 Avago Technologies General Ip Pte Ltd Optical generic switch panel
JP4609797B2 (en) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
JP4999400B2 (en) 2006-08-09 2012-08-15 キヤノン株式会社 Dry etching method for an oxide semiconductor film
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (en) 2006-09-15 2009-09-16 キヤノン株式会社 Field effect transistor and manufacturing method thereof
JP5164357B2 (en) 2006-09-27 2013-03-21 キヤノン株式会社 The method of manufacturing a semiconductor device and a semiconductor device
JP4274219B2 (en) 2006-09-27 2009-06-03 セイコーエプソン株式会社 Electronic devices, organic electroluminescent devices, organic thin-film semiconductor device
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (en) 2006-12-04 2008-06-19 Toppan Printing Co Ltd Color el display, and its manufacturing method
KR101303578B1 (en) 2007-01-05 2013-09-09 삼성전자주식회사 Etching method of thin film
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (en) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 Thin film transistor and organic light-emitting dislplay device having the thin film transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (en) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
KR20080094300A (en) 2007-04-19 2008-10-23 삼성전자주식회사 Thin film transistor and method of manufacturing the same and flat panel display comprising the same
KR101334181B1 (en) 2007-04-20 2013-11-28 삼성전자주식회사 Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same
CN101663762B (en) 2007-04-25 2011-09-21 佳能株式会社 Oxynitride semiconductor
KR101345376B1 (en) 2007-05-29 2013-12-24 삼성전자주식회사 Fabrication method of ZnO family Thin film transistor
US8207676B2 (en) * 2007-09-11 2012-06-26 Koninklijke Philips Electronics N.V. Ambient light compensation sensor and procedure
US8004502B2 (en) * 2007-10-05 2011-08-23 Microsoft Corporation Correcting for ambient light in an optical touch-sensitive device
KR20090040158A (en) 2007-10-19 2009-04-23 삼성전자주식회사 Cmos image sensor having transparent transistors
KR101407300B1 (en) 2007-11-19 2014-06-13 엘지디스플레이 주식회사 Multi touch flat display module
JP5239317B2 (en) 2007-11-30 2013-07-17 セイコーエプソン株式会社 A liquid crystal device and an electronic apparatus
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009187342A (en) 2008-02-07 2009-08-20 Seiko Epson Corp Touch panel, electrooptical device, and electronic device
CN101689083B (en) 2008-03-24 2013-01-02 株式会社日本显示器西 Imaging apparatus, displaying/imaging apparatus, electronic apparatus and method for detecting object
US20110122111A1 (en) * 2008-06-03 2011-05-26 Christopher Brown Display device
JP2010019915A (en) 2008-07-08 2010-01-28 Sony Corp Display device, driving method therefor, and electronic apparatus
JP4623179B2 (en) * 2008-09-18 2011-02-02 ソニー株式会社 Thin film transistor and a manufacturing method thereof
JP5451280B2 (en) 2008-10-09 2014-03-26 キヤノン株式会社 Substrate for growing a wurtzite type crystal and its manufacturing method and a semiconductor device
US8514201B2 (en) 2008-10-21 2013-08-20 Japan Display West, Inc. Image pickup device, display-and-image pickup device, and electronic device
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP4650703B2 (en) * 2008-12-25 2011-03-16 ソニー株式会社 Display panel and module, as well as electronic equipment
JP5100670B2 (en) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 Touch panel, electronic equipment
US20100289755A1 (en) * 2009-05-15 2010-11-18 Honh Kong Applied Science and Technology Research Institute Co., Ltd. Touch-Sensing Liquid Crystal Display
CN101650610A (en) * 2009-09-03 2010-02-17 友达光电股份有限公司 Optical touch-control pen and optical touch screen for mobile terminal
KR101264727B1 (en) * 2009-09-24 2013-05-15 엘지디스플레이 주식회사 A touch panel built-in liquid crystal display device
JP5749975B2 (en) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 Photodetector, and a touch panel
JP5823740B2 (en) * 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 Input and output devices
JP6081694B2 (en) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 Light detecting device

Also Published As

Publication number Publication date
TWI521411B (en) 2016-02-11
US9846515B2 (en) 2017-12-19
JP2012008541A (en) 2012-01-12
US20110291013A1 (en) 2011-12-01
TW201203053A (en) 2012-01-16
US8772701B2 (en) 2014-07-08
CN102262486B (en) 2016-01-20
KR20110131115A (en) 2011-12-06
JP2015181022A (en) 2015-10-15
CN102262486A (en) 2011-11-30
JP2016192222A (en) 2016-11-10
JP6178897B2 (en) 2017-08-09
JP5957572B2 (en) 2016-07-27
KR101789495B1 (en) 2017-10-25
US20140240294A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
JP5951730B2 (en) Display device
JP6525443B2 (en) Liquid crystal display panel
US9473714B2 (en) Solid-state imaging device and semiconductor display device
JP5805944B2 (en) The liquid crystal display device
KR101943293B1 (en) Semiconductor device, display device and electronic device
EP2489032B1 (en) Liquid crystal display device and electronic apparatus having the same
US8194469B2 (en) Optical sensor element, imaging device, electronic equipment and memory element
US8586905B2 (en) Semiconductor device and driving method thereof
CN102597930B (en) Method of driving the touch screen and the touch screen
US8619104B2 (en) Liquid crystal display device and electronic device
JP5702578B2 (en) Semiconductor device
JP5751839B2 (en) Semiconductor device
JP2018180562A (en) Liquid crystal display device
JP5731778B2 (en) Semiconductor device
US8817009B2 (en) Method for driving display device and liquid crystal display device
US8610696B2 (en) Semiconductor device and display device including the same
JP5596619B2 (en) Display device and electronic equipment
US9648700B2 (en) AMOLED light sensing
JP5922872B2 (en) The liquid crystal display device
CN105824397B (en) The semiconductor display device and a driving method
KR101727469B1 (en) Display
JP6009030B2 (en) Semiconductor device
JP2019071456A (en) Semiconductor device
JP2011109080A (en) Semiconductor device and method of manufacturing the same
JP5618724B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150515

R150 Certificate of patent or registration of utility model

Ref document number: 5749975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250