JP4791108B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP4791108B2
JP4791108B2 JP2005250697A JP2005250697A JP4791108B2 JP 4791108 B2 JP4791108 B2 JP 4791108B2 JP 2005250697 A JP2005250697 A JP 2005250697A JP 2005250697 A JP2005250697 A JP 2005250697A JP 4791108 B2 JP4791108 B2 JP 4791108B2
Authority
JP
Japan
Prior art keywords
wiring
pixel unit
extending direction
display device
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005250697A
Other languages
Japanese (ja)
Other versions
JP2007065239A (en
Inventor
直紀 中川
真嗣 川渕
雄一 升谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005250697A priority Critical patent/JP4791108B2/en
Publication of JP2007065239A publication Critical patent/JP2007065239A/en
Application granted granted Critical
Publication of JP4791108B2 publication Critical patent/JP4791108B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、光センサを用いたタッチセンサ内蔵型液晶ディスプレイ等の、光センサ内蔵型の画像表示装置に関する。   The present invention relates to an image display device with a built-in optical sensor, such as a liquid crystal display with a built-in touch sensor using an optical sensor.

ユーザが画面に触れたことを感知するタッチセンサを画素内に内蔵したアクティブマトリックス型液晶表示装置は、パネル外部にタッチセンサを装着せずに済む。そのため、モジュール全体の厚みを薄くできる等、多くの利点を有する。このタッチセンサとしては、例えば光センサが採用される。   An active matrix liquid crystal display device in which a touch sensor that senses that the user touches the screen is built in the pixel does not need to be mounted outside the panel. Therefore, there are many advantages such as a reduction in the thickness of the entire module. As this touch sensor, for example, an optical sensor is employed.

下記非特許文献1の図2においては、R・G・B等の各画素のうち1つの画素の領域内に、Photo TFTとして光センサ用のフォトトランジスタが、および、Readout TFTとして光センサからの信号読み出し用のトランジスタが、ともに設けられたタッチセンサ内蔵型液晶ディスプレイが示されている。そして、この液晶ディスプレイでは、Readout TFTのソース(またはドレイン)に信号読み出し用配線がReadoutとして接続されている。信号読み出し用配線Readoutは、データ用配線Dataに隣接して設けられている。   In FIG. 2 of the following Non-Patent Document 1, a phototransistor for a photosensor as a photo TFT and a phototransistor from a photosensor as a readout TFT are provided in the region of one of the pixels such as R, G, and B. A touch sensor built-in type liquid crystal display provided with a signal reading transistor is shown. In this liquid crystal display, a signal readout wiring is connected as a readout to the source (or drain) of the readout TFT. The signal readout wiring Readout is provided adjacent to the data wiring Data.

なお、この出願の発明に関連する先行技術文献情報としては非特許文献1以外に、次のものがある。   In addition to Non-Patent Document 1, there is the following as prior art document information related to the invention of this application.

特開平10−90655号公報JP 10-90655 A Willem den Boer et al.「56.3:Active Matrix LCD with Integrated Optical Touch Screen」SID 2003 DIGEST,pp.1494-1497Willem den Boer et al. `` 56.3: Active Matrix LCD with Integrated Optical Touch Screen '' SID 2003 DIGEST, pp.1494-1497

上記非特許文献1においては、信号読み出し用配線Readoutは、データ用配線Dataに隣接して並行に設けられている。よって、データ用配線における電位変動が信号読み出し用配線上の信号に影響しやすく、信号の検出感度を低下させやすい。すなわち、光センサの信号読み出し用配線がデータ用配線と隣接して平行に配置されているため、配線間の静電容量により、データ用配線からのノイズがセンサ感度低下の原因となっていた。   In Non-Patent Document 1, the signal readout wiring Readout is provided in parallel adjacent to the data wiring Data. Therefore, the potential fluctuation in the data wiring easily affects the signal on the signal readout wiring, and the signal detection sensitivity is easily lowered. That is, since the signal readout wiring of the optical sensor is arranged adjacent to and parallel to the data wiring, noise from the data wiring causes a decrease in sensor sensitivity due to the capacitance between the wirings.

なお、上記特許文献1においても、その図2にて、表示用トランジスタ27に接続する信号線31と、光電変換素子用トランジスタ28に接続する信号線32とが、隣接して並行に設けられている。よって、データ用配線における電位変動の信号読み出し用配線上の信号への影響の問題は、上記非特許文献1の場合と同様に、起こりうる。   Also in Patent Document 1, the signal line 31 connected to the display transistor 27 and the signal line 32 connected to the photoelectric conversion element transistor 28 are adjacently provided in parallel in FIG. Yes. Therefore, the problem of the influence of the potential fluctuation in the data wiring on the signal on the signal readout wiring may occur as in the case of Non-Patent Document 1.

また、上記非特許文献1においては、光センサはR・G・B等の各画素のうち特定の1画素(例えばB画素)にのみ配置されていて、隣接する画素(例えばR画素およびG画素)には、光センサを構成するPhoto TFTおよび信号読み出し用のReadout TFTは形成されていない。このため、光センサを配置した画素(例えばB画素)の開口率は小さくなり、光センサを配置しない画素(例えばR画素およびG画素)の開口率は大きくなる。よって、光センサを配置した画素(例えばB画素)と光センサを配置しない画素(例えばR画素およびG画素)との間で、輝度の差が発生しやすい。画素間で輝度の差が存在すると、表示ムラを招きやすい。   Moreover, in the said nonpatent literature 1, an optical sensor is arrange | positioned only to one specific pixel (for example, B pixel) among each pixels, such as R, G, and B, and adjacent pixels (for example, R pixel and G pixel) The photo TFT constituting the optical sensor and the readout TFT for signal readout are not formed. For this reason, the aperture ratio of the pixel (for example, B pixel) in which the photosensor is disposed is small, and the aperture ratio of the pixel (for example, R pixel and G pixel) in which the photosensor is not disposed is large. Therefore, a difference in luminance is likely to occur between a pixel (for example, a B pixel) where a photosensor is disposed and a pixel (for example, an R pixel and a G pixel) where no photosensor is disposed. If there is a luminance difference between pixels, display unevenness is likely to occur.

この場合、輝度の差の発生を防止しようとすると、光センサを配置しない画素(例えばR画素およびG画素)の開口率を、光センサを配置した画素(例えばB画素)の開口率に一致させるほかない。しかし、その場合は、ディスプレイ全体の輝度が低下してしまう。   In this case, in order to prevent the occurrence of a difference in luminance, the aperture ratio of pixels (for example, R pixels and G pixels) where no photosensor is arranged is matched with the aperture ratio of pixels (for example, B pixels) where the photosensor is arranged. There is nothing else. However, in that case, the brightness of the entire display is lowered.

この発明は上記の事情に鑑みてなされたもので、光センサからの信号の検出感度低下を抑制可能な光センサ内蔵型の画像表示装置を実現することを目的とする。また、画素間で輝度の差が発生しにくい画像表示装置の実現をも目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to realize a photosensor built-in type image display device capable of suppressing a decrease in detection sensitivity of a signal from a photosensor. Another object of the present invention is to realize an image display device in which a difference in luminance is unlikely to occur between pixels.

本発明は、透明な絶縁基板と、前記絶縁基板上に並列に形成された複数の第1配線と、前記絶縁基板上に並列に形成された前記複数の第1配線と交差する複数の第2配線と、前記第1及び第2配線に電気的に接続され、前記絶縁基板上において前記複数の第1及び第2配線の各交差部に形成された複数の画素ユニットと、前記絶縁基板上において前記複数の画素ユニットのうち少なくとも一つの内部に形成された光センサ回路と、前記光センサ回路に電気的に接続され、前記絶縁基板上において前記複数の第1配線と平行に形成された第3配線とを備え、前記複数の第1配線のうち前記第3配線の両隣に位置する二つの第1配線と、前記第3配線との間にはそれぞれ、前記画素ユニットが配置され、前記複数の画素ユニットのうち前記光センサ回路が形成された第1画素ユニットの面積が、前記光センサ回路が形成されない第2画素ユニットの面積より大きいことにより、前記第1画素ユニットの開口率と、前記第2画素ユニットの開口率とが略等しい画像表示装置である。 The present invention provides a transparent insulating substrate, a plurality of first wirings formed in parallel on the insulating substrate, and a plurality of second wirings intersecting the plurality of first wirings formed in parallel on the insulating substrate. A plurality of pixel units electrically connected to the first and second wirings and formed at each intersection of the plurality of first and second wirings on the insulating substrate; and An optical sensor circuit formed in at least one of the plurality of pixel units, and a third electrical circuit electrically connected to the optical sensor circuit and formed in parallel with the first wirings on the insulating substrate. The pixel unit is disposed between two first wirings located on both sides of the third wiring among the plurality of first wirings, and the third wiring, and the plurality of the first wirings . Among the pixel units, the optical sensor Since the area of the first pixel unit in which the circuit is formed is larger than the area of the second pixel unit in which the photosensor circuit is not formed, the aperture ratio of the first pixel unit, the aperture ratio of the second pixel unit, and Are substantially equal image display devices.

本発明によれば、複数の第1配線のうち第3配線の両隣に位置する二つの第1配線と、第3配線との間にはそれぞれ、画素ユニットが配置されている。よって、少なくとも画素ユニットの幅だけ第3配線とその両隣の第1配線との間の距離をとることができ、光センサ回路に電気的に接続された第3配線と、画素ユニットに電気的に接続された第1配線との間の静電容量値を抑制することができる。よって、第1配線上の電位変動の影響が当該静電容量を介して第3配線に伝達されにくく、光センサからの信号の検出感度低下を抑制可能な光センサ内蔵型の画像表示装置を実現することができる。また、複数の画素ユニットのうち光センサ回路が形成された第1画素ユニットの面積が、光センサ回路が形成されない第2画素ユニットの面積より大きいことにより、第1画素ユニットの開口率と、第2画素ユニットの開口率とが略等しい。よって、画素間で輝度の差がより発生しにくい。
According to the present invention, the pixel units are respectively disposed between the two first wirings located on both sides of the third wiring among the plurality of first wirings and the third wiring. Therefore, the distance between the third wiring and the first wiring adjacent to the third wiring can be set at least by the width of the pixel unit, and the third wiring electrically connected to the photosensor circuit and the pixel unit electrically The capacitance value between the connected first wirings can be suppressed. Therefore, the effect of potential fluctuation on the first wiring is not easily transmitted to the third wiring via the capacitance, and an image display device with a built-in photosensor that can suppress a decrease in detection sensitivity of a signal from the photosensor is realized. can do. In addition, since the area of the first pixel unit in which the photosensor circuit is formed among the plurality of pixel units is larger than the area of the second pixel unit in which the photosensor circuit is not formed, the aperture ratio of the first pixel unit, The aperture ratio of the two pixel unit is substantially equal. Therefore, a difference in luminance between pixels is less likely to occur.

<実施の形態1>
本実施の形態は、複数のデータ用配線のうち信号読み出し用配線の両隣に位置する二つのデータ用配線と、信号読み出し用配線との間にそれぞれ、画素ユニットを配置した画像表示装置である。このような構成を採用することで、少なくとも画素ユニットの幅だけ信号読み出し用配線とその両隣のデータ用配線との間の距離をとることができ、光センサ回路に電気的に接続された信号読み出し用配線と、画素ユニットに電気的に接続されたデータ用配線との間の静電容量値を抑制することができる。
<Embodiment 1>
The present embodiment is an image display device in which a pixel unit is disposed between two data readout wirings located on both sides of a signal readout wiring and a signal readout wiring among a plurality of data wirings. By adopting such a configuration, it is possible to take a distance between the signal readout wiring and the data wiring on both sides by at least the width of the pixel unit, and the signal readout electrically connected to the optical sensor circuit. The capacitance value between the wiring for data and the data wiring electrically connected to the pixel unit can be suppressed.

図1は、本実施の形態に係る画像表示装置の一部の回路図である。また、図2は本実施の形態に係る画像表示装置の上面図、図3は図2中の切断線III−IIIにおける断面図である。なお、本実施の形態に係る画像表示装置は、タッチセンサたる光センサ回路を画素ユニット内に内蔵したアクティブマトリックス型の液晶表示装置である。   FIG. 1 is a circuit diagram of a part of the image display apparatus according to the present embodiment. 2 is a top view of the image display apparatus according to the present embodiment, and FIG. 3 is a cross-sectional view taken along the section line III-III in FIG. Note that the image display device according to the present embodiment is an active matrix liquid crystal display device in which a photosensor circuit as a touch sensor is built in a pixel unit.

図1ないし図3に示すとおり、本実施の形態に係る画像表示装置は、透明な絶縁基板(例えばガラス基板)11と、絶縁基板11上に並列に形成された複数のデータ用配線2と、絶縁基板11上に並列に形成され、データ用配線2と交差する複数のゲート電極配線1と、データ用配線2およびゲート電極配線1に電気的に接続され、絶縁基板11上においてデータ用配線2およびゲート電極配線1の各交差部に形成された複数の画素ユニットPr1,Pg1,Pb1,Pr2,Pg2,Pb2と、絶縁基板11上に並列に形成され、ゲート電極配線1に平行に形成された複数の蓄積容量配線3と、を備える。   As shown in FIGS. 1 to 3, the image display device according to the present embodiment includes a transparent insulating substrate (for example, a glass substrate) 11, a plurality of data wirings 2 formed in parallel on the insulating substrate 11, A plurality of gate electrode wirings 1 that are formed in parallel on the insulating substrate 11 and intersect the data wiring 2, and are electrically connected to the data wiring 2 and the gate electrode wiring 1, and the data wiring 2 on the insulating substrate 11. And a plurality of pixel units Pr 1, Pg 1, Pb 1, Pr 2, Pg 2, Pb 2 formed at each intersection of the gate electrode wiring 1, and formed in parallel on the insulating substrate 11 and formed in parallel with the gate electrode wiring 1. A plurality of storage capacitor wires 3.

このうち、画素ユニットPr1,Pr2は赤色の画素ユニットであり、画素ユニットPg1,Pg2は緑色の、画素ユニットPb1,Pb2は青色の、各画素ユニットである。また、赤色、緑色、青色の各画素ユニットPr1,Pb1,Pg1は一組として、カラー画像における1ドット(1絵素)となる。なお、各画素ユニットPr1,Pg1,Pb1,Pr2,Pg2,Pb2はいずれも、蓄積容量4、薄膜トランジスタ5および画素電極9を有する。薄膜トランジスタ5のソース/ドレインの一方は、蓄積容量4の一方電極および画素電極9に接続され、薄膜トランジスタ5のソース/ドレインの他方は、データ用配線2に接続される。また、薄膜トランジスタ5のゲートはゲート電極配線1に接続され、蓄積容量4の他方電極は蓄積容量配線3に接続される。   Among these, the pixel units Pr1 and Pr2 are red pixel units, the pixel units Pg1 and Pg2 are green, and the pixel units Pb1 and Pb2 are blue pixel units. Further, the red, green, and blue pixel units Pr1, Pb1, and Pg1 are set as one dot (one picture element) in the color image. Each of the pixel units Pr1, Pg1, Pb1, Pr2, Pg2, and Pb2 includes a storage capacitor 4, a thin film transistor 5, and a pixel electrode 9. One of the source / drain of the thin film transistor 5 is connected to one electrode of the storage capacitor 4 and the pixel electrode 9, and the other of the source / drain of the thin film transistor 5 is connected to the data line 2. The gate of the thin film transistor 5 is connected to the gate electrode wiring 1, and the other electrode of the storage capacitor 4 is connected to the storage capacitor wiring 3.

なお、本発明における画素ユニットとは、一つの画素を構成するのに必要な回路の構成単位を指す。また、赤色の画素ユニットPr1、緑色の画素ユニットPg1および青色の画素ユニットPb1は、ゲート電極配線1の延在方向に隣接して配置され、それらが一組となって、画像表示装置の表示領域における1ドット(絵素)を構成する。画素ユニットPr2,Pg2,Pb2も他の1ドットを構成し、図には現れていない他の画素ユニットについても同様である。   Note that a pixel unit in the present invention refers to a structural unit of a circuit necessary for constituting one pixel. Further, the red pixel unit Pr1, the green pixel unit Pg1, and the blue pixel unit Pb1 are arranged adjacent to each other in the extending direction of the gate electrode wiring 1, and they are combined to form a display area of the image display device. Constitutes one dot (picture element). The pixel units Pr2, Pg2, and Pb2 also constitute another dot, and the same applies to other pixel units that do not appear in the figure.

また、本実施の形態に係る画像表示装置は、絶縁基板11上において画素ユニットPg1内に形成された光センサ回路と、光センサ回路に電気的に接続され、絶縁基板11上においてデータ用配線2と平行に形成された光センサ信号読み出し用配線10と、を備える。   In addition, the image display device according to the present embodiment includes a photosensor circuit formed in the pixel unit Pg1 on the insulating substrate 11 and the photosensor circuit, and the data wiring 2 on the insulating substrate 11. And an optical sensor signal readout wiring 10 formed in parallel with each other.

光センサ回路は、光センサとして機能する薄膜トランジスタ6、光センサ用蓄積容量7および信号読み出し用の薄膜トランジスタ8を有する。薄膜トランジスタ8のソース/ドレインの一方は、光センサ用蓄積容量7の一方電極および薄膜トランジスタ6のソース/ドレインの一方に接続され、薄膜トランジスタ8のソース/ドレインの他方は、光センサ信号読み出し用配線10に接続される。また、薄膜トランジスタ8のゲートはゲート電極配線1に接続され、薄膜トランジスタ6のゲートおよびソース/ドレインの他方並びに光センサ用蓄積容量7の他方電極は蓄積容量配線3に接続される。光センサ回路は、例えばカラー画像における2ドットにつき一つ、設けられる。なお、上記においては、画素ユニットPg1内に光センサ回路が形成されるとしたが、もちろん画素ユニットPg1内に代わって、画素ユニットPr1内に光センサ回路が形成されても、また、画素ユニットPr1内に光センサ回路が形成されてもよい。   The optical sensor circuit includes a thin film transistor 6 that functions as an optical sensor, an optical sensor storage capacitor 7, and a thin film transistor 8 for signal readout. One of the source / drain of the thin film transistor 8 is connected to one electrode of the photosensor storage capacitor 7 and one of the source / drain of the thin film transistor 6, and the other of the source / drain of the thin film transistor 8 is connected to the photosensor signal readout wiring 10. Connected. The gate of the thin film transistor 8 is connected to the gate electrode wiring 1, and the other of the gate and source / drain of the thin film transistor 6 and the other electrode of the photosensor storage capacitor 7 are connected to the storage capacitor wiring 3. For example, one photosensor circuit is provided for every two dots in a color image. In the above description, the optical sensor circuit is formed in the pixel unit Pg1, but it goes without saying that the optical sensor circuit may be formed in the pixel unit Pr1 instead of the pixel unit Pg1, or the pixel unit Pr1. An optical sensor circuit may be formed therein.

なお、図3に示すように、絶縁基板11の表面には蓄積容量配線3が形成されている。また、図3には現れてはいないが、ゲート電極配線1も絶縁基板11の表面に形成されている。そして、絶縁基板11の表面と、ゲート電極配線1および蓄積容量配線3とを覆うように第1層間絶縁膜12が形成されている。   As shown in FIG. 3, the storage capacitor wiring 3 is formed on the surface of the insulating substrate 11. Although not shown in FIG. 3, the gate electrode wiring 1 is also formed on the surface of the insulating substrate 11. A first interlayer insulating film 12 is formed so as to cover the surface of the insulating substrate 11 and the gate electrode wiring 1 and the storage capacitor wiring 3.

第1層間絶縁膜12の表面には、データ用配線2および光センサ信号読み出し用配線10が形成されている。そして、第1層間絶縁膜12の表面と、データ用配線2および光センサ信号読み出し用配線10とを覆うように第2層間絶縁膜13が形成されている。第2層間絶縁膜13上には、画素電極9が形成されている。   On the surface of the first interlayer insulating film 12, the data wiring 2 and the optical sensor signal readout wiring 10 are formed. A second interlayer insulating film 13 is formed so as to cover the surface of the first interlayer insulating film 12 and the data wiring 2 and the optical sensor signal readout wiring 10. A pixel electrode 9 is formed on the second interlayer insulating film 13.

光センサ回路を構成する薄膜トランジスタ6、光センサ用蓄積容量7および薄膜トランジスタ8と、画素ユニットを構成する蓄積容量4、薄膜トランジスタ5および画素電極9とは、いずれも共通する半導体製造プロセス(フォトリソグラフィ工程や、エッチング工程、CVD(Chemical Vapor Deposition)工程等)によって、第1層間絶縁膜12および第2層間絶縁膜13の内部あるいはそれらの表面に、形成される。   The thin film transistor 6, the photosensor storage capacitor 7 and the thin film transistor 8 that constitute the photosensor circuit, and the storage capacitor 4, the thin film transistor 5, and the pixel electrode 9 that constitute the pixel unit are all in a common semiconductor manufacturing process (a photolithography process, , An etching process, a CVD (Chemical Vapor Deposition) process, etc.) are formed in the first interlayer insulating film 12 and the second interlayer insulating film 13 or on the surfaces thereof.

本実施の形態においては、複数のデータ用配線2のうち光センサ信号読み出し用配線10の両隣に位置する二つのデータ用配線2と、光センサ信号読み出し用配線10との間にはそれぞれ、画素ユニットPg1,Pb1が配置されている。すなわち、本実施の形態においては、画素ユニットPg1,Pb1の中央に、光センサ回路の信号読み出し用配線10を配置し、この信号読み出し用配線10に画素ユニットPg1,Pb1の各画素電極9を挟んで対称に、両隣にデータ用配線2を配置しているのである。   In the present embodiment, a pixel is disposed between two data wirings 2 located on both sides of the optical sensor signal readout wiring 10 and the optical sensor signal readout wiring 10 among the plurality of data wirings 2. Units Pg1 and Pb1 are arranged. That is, in the present embodiment, the signal readout wiring 10 of the optical sensor circuit is arranged in the center of the pixel units Pg1 and Pb1, and the pixel electrodes 9 of the pixel units Pg1 and Pb1 are sandwiched between the signal readout wirings 10. Symmetrically, the data wiring 2 is arranged on both sides.

よって、本実施の形態に係る画像表示装置によれば、少なくとも画素ユニットPg1,Pb1の幅だけ光センサ信号読み出し用配線10とその両隣のデータ用配線2との間の距離をとることができ、光センサ回路に電気的に接続された光センサ信号読み出し用配線10と、画素ユニットPg1,Pb1に電気的に接続されたデータ用配線2との間の静電容量値を抑制することができる。よって、データ用配線2上の電位変動の影響が当該静電容量を介して光センサ信号読み出し用配線10に伝達されにくく、光センサからの信号の検出感度低下を抑制可能な光センサ内蔵型の画像表示装置を実現することができる。   Therefore, according to the image display apparatus according to the present embodiment, the distance between the optical sensor signal readout wiring 10 and the data wiring 2 adjacent to both of them can be taken by at least the width of the pixel units Pg1, Pb1. The capacitance value between the optical sensor signal readout wiring 10 electrically connected to the optical sensor circuit and the data wiring 2 electrically connected to the pixel units Pg1 and Pb1 can be suppressed. Therefore, the influence of the potential fluctuation on the data wiring 2 is not easily transmitted to the optical sensor signal readout wiring 10 via the capacitance, and the optical sensor built-in type that can suppress a decrease in detection sensitivity of the signal from the optical sensor. An image display device can be realized.

なお、本実施の形態においては、薄膜トランジスタ5を用いたアクティブマトリックス型の液晶表示装置を例に採り説明を行ったが、本発明の適用は、必ずしもこのような液晶表示装置に限られるものではない。例えば薄膜トランジスタの代わりにダイオードを用いたアクティブマトリックス型の液晶表示装置や、その他、パッシブマトリックス型の液晶表示装置に本発明を適用しても良い(ダイオードを用いたアクティブマトリックス型液晶表示装置の場合は、薄膜トランジスタの代わりにダイオードが画素ユニットを構成し、パッシブマトリックス型液晶表示装置の場合は、縦方向電極と横方向電極との交差部の各電極配線が画素ユニットを構成する)。   In the present embodiment, an active matrix liquid crystal display device using the thin film transistor 5 has been described as an example. However, the application of the present invention is not necessarily limited to such a liquid crystal display device. . For example, the present invention may be applied to an active matrix type liquid crystal display device using a diode instead of a thin film transistor, and other passive matrix type liquid crystal display devices (in the case of an active matrix type liquid crystal display device using a diode). In addition, in the case of a passive matrix liquid crystal display device, a diode instead of a thin film transistor constitutes a pixel unit, and each electrode wiring at an intersection of a vertical electrode and a horizontal electrode constitutes a pixel unit.

また、液晶表示装置に限られるものでもなく、上記と同様のマトリックス状の信号配線と、光センサ回路およびその信号読み出し線とを有する画像表示装置(例えばプラズマディスプレイパネルや有機ELパネル等)に本発明を適用しても良い。さらに、光センサ回路についても、薄膜トランジスタ6に代わってフォトダイオード等、その他の受光素子を採用しても良い。   Further, the present invention is not limited to a liquid crystal display device, and is not limited to an image display device (for example, a plasma display panel or an organic EL panel) having a matrix-like signal wiring, an optical sensor circuit and a signal readout line similar to the above. The invention may be applied. Further, with respect to the optical sensor circuit, another light receiving element such as a photodiode may be employed instead of the thin film transistor 6.

<実施の形態2>
本実施の形態は、実施の形態1に係る画像表示装置の変形例であって、実施の形態1に係る画像表示装置において、光センサ回路を、複数の画素ユニットのうち隣接する少なくとも二つにまたがって形成するものである。
<Embodiment 2>
The present embodiment is a modification of the image display device according to the first embodiment. In the image display device according to the first embodiment, the optical sensor circuit is provided in at least two adjacent pixel units. It is formed across.

図4は、本実施の形態に係る画像表示装置の一部の回路図である。また、図5は本実施の形態に係る画像表示装置の上面図である。図4および図5においては、光センサ回路を構成する薄膜トランジスタ6,8および光センサ用蓄積容量7が、画素ユニットPg1内にだけでなく、画素ユニットPg1に隣接する画素ユニットPb1内にもまたがって形成されている。   FIG. 4 is a circuit diagram of a part of the image display apparatus according to the present embodiment. FIG. 5 is a top view of the image display apparatus according to the present embodiment. 4 and 5, the thin film transistors 6 and 8 and the photosensor storage capacitor 7 constituting the photosensor circuit extend not only in the pixel unit Pg1 but also in the pixel unit Pb1 adjacent to the pixel unit Pg1. Is formed.

すなわち、本実施の形態では、薄膜トランジスタ6については実施の形態1の場合と同様、画素ユニットPg1内に形成するが、薄膜トランジスタ8および光センサ用蓄積容量7については、画素ユニットPg1に隣接する画素ユニットPb1内に形成するのである。これに伴い、図5に示すように、薄膜トランジスタ6のソース/ドレインの一方と光センサ用蓄積容量7の一方電極および薄膜トランジスタ8のソース/ドレインの一方とを接続するための配線パターンが追加されている。   That is, in the present embodiment, the thin film transistor 6 is formed in the pixel unit Pg1 as in the first embodiment, but the thin film transistor 8 and the photosensor storage capacitor 7 are adjacent to the pixel unit Pg1. It is formed in Pb1. Accordingly, as shown in FIG. 5, a wiring pattern for connecting one of the source / drain of the thin film transistor 6 to one electrode of the storage capacitor 7 for photosensor and one of the source / drain of the thin film transistor 8 is added. Yes.

なお、薄膜トランジスタ8および光センサ用蓄積容量7が画素ユニットPb1内に形成されている点以外の装置構成は、実施の形態1の場合と同じであるので、説明を省略する。   Since the device configuration is the same as that of the first embodiment except that the thin film transistor 8 and the photosensor storage capacitor 7 are formed in the pixel unit Pb1, description thereof will be omitted.

本実施の形態に係る画像表示装置によれば、光センサ回路は、複数の画素ユニットのうち隣接する少なくとも二つ(例えば画素ユニットPg1およびPb1)にまたがって形成されている。よって、光センサ回路が一つの画素ユニット内に形成される場合に比べ、画素ユニット一つ当たりに占める光センサ回路の面積を減少させることができる。その結果、光センサ回路を配置した画素ユニットの開口率の低下を抑制することができ、画素間で輝度の差が発生しにくい画像表示装置を実現することができる。   According to the image display device according to the present embodiment, the photosensor circuit is formed across at least two adjacent pixel units (for example, pixel units Pg1 and Pb1). Therefore, the area of the photosensor circuit occupying one pixel unit can be reduced as compared with the case where the photosensor circuit is formed in one pixel unit. As a result, a decrease in the aperture ratio of the pixel unit in which the photosensor circuit is arranged can be suppressed, and an image display device that hardly causes a difference in luminance between pixels can be realized.

<実施の形態3>
本実施の形態は、実施の形態2に係る画像表示装置の変形例であって、実施の形態2に係る画像表示装置において、光センサ回路が形成された画素ユニットの面積を、光センサ回路が形成されない画素ユニットの面積よりも大きくすることにより、両画素ユニットの開口率を略等しくしたものである。
<Embodiment 3>
The present embodiment is a modification of the image display device according to the second embodiment. In the image display device according to the second embodiment, the area of the pixel unit in which the photosensor circuit is formed is determined by the photosensor circuit. By making it larger than the area of the pixel unit that is not formed, the aperture ratios of both pixel units are made substantially equal.

図6は、本実施の形態に係る画像表示装置の一部の回路図である。また、図7は本実施の形態に係る画像表示装置の上面図である。図6および図7においては、画素ユニットPg1,Pb1のゲート電極配線1の延在方向における寸法Xg,Xbが、ゲート電極配線1の延在方向において隣接する画素ユニットPr1のゲート電極配線1の延在方向における寸法Xrよりも大きい。また、画素ユニットPg1,Pb1のデータ用配線2の延在方向における寸法Y2が、データ用配線2の延在方向において隣接する画素ユニットPg2,Pb2のデータ用配線2の延在方向における寸法Y1よりも大きい。   FIG. 6 is a partial circuit diagram of the image display apparatus according to the present embodiment. FIG. 7 is a top view of the image display apparatus according to the present embodiment. 6 and 7, the dimensions Xg and Xb in the extending direction of the gate electrode wiring 1 of the pixel units Pg1 and Pb1 are the same as the extension of the gate electrode wiring 1 of the adjacent pixel unit Pr1 in the extending direction of the gate electrode wiring 1. It is larger than the dimension Xr in the current direction. Further, the dimension Y2 in the extending direction of the data wiring 2 of the pixel units Pg1 and Pb1 is larger than the dimension Y1 in the extending direction of the data wiring 2 of the adjacent pixel units Pg2 and Pb2 in the extending direction of the data wiring 2. Is also big.

これにより、光センサ回路が形成された画素ユニットPg1,Pb1の面積が、光センサ回路が形成されない画素ユニットPr1,Pg2,Pb2の面積よりも大きい。このように、画素ユニットPg1,Pb1の面積を、光センサ回路が形成されない画素ユニットPr1,Pg2,Pb2の面積よりも大きくすることにより、画素ユニットPg1,Pb1の開口率と、画素ユニットPr1,Pg2,Pb2の開口率とが略等しくなるよう、図7における回路パターンを設計する。   Thereby, the area of the pixel units Pg1, Pb1 in which the photosensor circuit is formed is larger than the area of the pixel units Pr1, Pg2, Pb2 in which the photosensor circuit is not formed. Thus, by making the area of the pixel units Pg1, Pb1 larger than the area of the pixel units Pr1, Pg2, Pb2 where the photosensor circuit is not formed, the aperture ratio of the pixel units Pg1, Pb1, and the pixel units Pr1, Pg2 , Pb2 are designed so that their aperture ratios are substantially equal.

なお、上記においては、寸法Xg,Xbを寸法Xrよりも大きくし、寸法Y2を寸法Y1よりも大きくすると述べたが、寸法Xg,Xbは寸法Xrと等しいまま寸法Y2を寸法Y1よりも大きくすることにより、あるいは、寸法Y2は寸法Y1と等しいまま寸法Xg,Xbを寸法Xrよりも大きくすることにより、画素ユニットPg1,Pb1の面積を、画素ユニットPr1,Pg2,Pb2の面積よりも大きくしてもよい。   In the above description, it has been described that the dimensions Xg and Xb are larger than the dimension Xr and the dimension Y2 is larger than the dimension Y1, but the dimension Xg and Xb are equal to the dimension Xr and the dimension Y2 is larger than the dimension Y1. Alternatively, or by making the dimensions Xg and Xb larger than the dimension Xr while keeping the dimension Y2 equal to the dimension Y1, the area of the pixel units Pg1 and Pb1 is made larger than the area of the pixel units Pr1, Pg2 and Pb2. Also good.

赤色の画素ユニットPr1、緑色の画素ユニットPg1および青色の画素ユニットPb1で構成される、画像表示装置の表示領域における1ドットのゲート電極配線1の延在方向における寸法(Xr+Xg+Xb)は、全表示領域のゲート電極配線1の延在方向における寸法を、ゲート電極配線1の延在方向における全表示領域のドット数で除した値となっている。すなわち、1ドットのゲート電極配線1の延在方向における寸法(Xr+Xg+Xb)は、ゲート電極配線1の延在方向におけるドットピッチに等しい。   The dimension (Xr + Xg + Xb) in the extending direction of the one-dot gate electrode wiring 1 in the display area of the image display device, which is composed of the red pixel unit Pr1, the green pixel unit Pg1, and the blue pixel unit Pb1, is the total display area. The dimension in the extending direction of the gate electrode wiring 1 is divided by the number of dots in the entire display region in the extending direction of the gate electrode wiring 1. That is, the dimension (Xr + Xg + Xb) in the extending direction of the one-dot gate electrode wiring 1 is equal to the dot pitch in the extending direction of the gate electrode wiring 1.

また、画素ユニットPg1,Pb1のデータ用配線2の延在方向における寸法Y2が、データ用配線2の延在方向において隣接する画素ユニットPg2,Pb2のデータ用配線2の延在方向における寸法Y1よりも大きく、隣接するそれら画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における各寸法の和(Y1+Y2)は、全表示領域のデータ用配線2の延在方向における寸法を、データ用配線2の延在方向における全表示領域のドット数で除した値の二倍となっている。すなわち、画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における寸法の和(Y1+Y2)の1/2(平均値)は、データ用配線2の延在方向におけるドットピッチに等しい。   Further, the dimension Y2 in the extending direction of the data wiring 2 of the pixel units Pg1 and Pb1 is larger than the dimension Y1 in the extending direction of the data wiring 2 of the adjacent pixel units Pg2 and Pb2 in the extending direction of the data wiring 2. The sum (Y1 + Y2) of the dimensions in the extending direction of the data wiring 2 of the adjacent pixel units Pg1, Pb1, Pg2, Pb2 is the dimension in the extending direction of the data wiring 2 in the entire display area. This is twice the value divided by the number of dots in the entire display area in the extending direction of the data wiring 2. That is, 1/2 (average value) of the sum (Y1 + Y2) of dimensions in the extending direction of the data wiring 2 of the pixel units Pg1, Pb1, Pg2, and Pb2 is equal to the dot pitch in the extending direction of the data wiring 2. .

なお、開口率調整のために画素ユニットPr1,Pg1,Pb1,Pr2,Pg2,Pb2の平面形状を変更した点以外の装置構成は、実施の形態2の場合と同じであるので、説明を省略する。   Since the apparatus configuration is the same as that of the second embodiment except that the planar shape of the pixel units Pr1, Pg1, Pb1, Pr2, Pg2, and Pb2 is changed for aperture ratio adjustment, the description is omitted. .

本実施の形態に係る画像表示装置によれば、複数の画素ユニットのうち光センサ回路が形成された画素ユニットPg1,Pb1の面積が、光センサ回路が形成されない画素ユニットPr1,Pg2,Pb2の面積より大きいことにより、画素ユニットPg1,Pb1の開口率と、画素ユニットPr1,Pg2,Pb2の開口率とが略等しい。よって、画素間で輝度の差がより発生しにくい。   According to the image display apparatus according to the present embodiment, the area of the pixel units Pg1, Pb1 in which the photosensor circuit is formed among the plurality of pixel units is the area of the pixel units Pr1, Pg2, Pb2 in which the photosensor circuit is not formed. By being larger, the aperture ratios of the pixel units Pg1, Pb1 and the aperture ratios of the pixel units Pr1, Pg2, Pb2 are substantially equal. Therefore, a difference in luminance between pixels is less likely to occur.

また、画素ユニットPg1,Pb1のゲート電極配線1の延在方向における寸法Xg,Xbが、ゲート電極配線1の延在方向において隣接する画素ユニットPr1のゲート電極配線1の延在方向における寸法Xrよりも大きい。よって、画素ユニットPg1,Pb1の面積を画素ユニットPr1の面積より大きくすることができる。また、1ドット内の赤色の画素ユニットPr1、緑色の画素ユニットPg1および青色の画素ユニットPb1のうち、少なくとも一つが光センサ回路が形成される画素ユニットであり、他の少なくとも一つが光センサ回路が形成されない画素ユニットである。よって、1ドットのゲート電極配線1の延在方向における寸法(Xr+Xg+Xb)を変更することなく、1ドット内の光センサ回路が形成された画素ユニットおよび光センサ回路が形成されない画素ユニットのゲート電極配線1の延在方向における寸法Xr,Xg,Xbを調整することにより、光センサ回路が形成された画素ユニットおよび光センサ回路が形成されない画素ユニットの開口率を調整することができる。   Further, the dimensions Xg, Xb in the extending direction of the gate electrode wiring 1 of the pixel units Pg1, Pb1 are larger than the dimensions Xr in the extending direction of the gate electrode wiring 1 of the adjacent pixel unit Pr1 in the extending direction of the gate electrode wiring 1. Is also big. Therefore, the area of the pixel units Pg1 and Pb1 can be made larger than the area of the pixel unit Pr1. In addition, at least one of the red pixel unit Pr1, the green pixel unit Pg1, and the blue pixel unit Pb1 in one dot is a pixel unit in which a photosensor circuit is formed, and at least one other is a photosensor circuit. This is a pixel unit that is not formed. Therefore, without changing the dimension (Xr + Xg + Xb) in the extending direction of the one-dot gate electrode wiring 1, the pixel unit in which the photosensor circuit in one dot is formed and the gate electrode wiring of the pixel unit in which the photosensor circuit is not formed By adjusting the dimensions Xr, Xg, and Xb in the extending direction of 1, the aperture ratio of the pixel unit in which the photosensor circuit is formed and the pixel unit in which the photosensor circuit is not formed can be adjusted.

また、画素ユニットPg1,Pb1のデータ用配線2の延在方向における寸法Y2が、データ用配線2の延在方向において隣接する画素ユニットPg2,Pb2のデータ用配線2の延在方向における寸法Y1よりも大きい。よって、画素ユニットPg1,Pb1の面積を画素ユニットPg2,Pb2の面積より大きくすることができる。また、隣接する画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における各寸法の和(Y1+Y2)は、画像表示装置の表示領域のデータ用配線2の延在方向における寸法を、データ用配線2の延在方向における表示領域のドット数で除した値の二倍である。よって、データ用配線2の延在方向における隣接2ドット分の寸法を変更することなく、隣接する画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における各寸法Y1,Y2を調整することにより、光センサ回路が形成された画素ユニットおよび光センサ回路が形成されない画素ユニットの開口率を調整することができる。   Further, the dimension Y2 in the extending direction of the data wiring 2 of the pixel units Pg1 and Pb1 is larger than the dimension Y1 in the extending direction of the data wiring 2 of the adjacent pixel units Pg2 and Pb2 in the extending direction of the data wiring 2. Is also big. Therefore, the area of the pixel units Pg1, Pb1 can be made larger than the area of the pixel units Pg2, Pb2. The sum (Y1 + Y2) of the dimensions in the extending direction of the data wiring 2 of the adjacent pixel units Pg1, Pb1, Pg2, and Pb2 is the dimension in the extending direction of the data wiring 2 in the display area of the image display device. This is twice the value divided by the number of dots in the display area in the extending direction of the data wiring 2. Therefore, the dimensions Y1 and Y2 in the extending direction of the data wiring 2 of the adjacent pixel units Pg1, Pb1, Pg2, and Pb2 are changed without changing the dimensions of the adjacent two dots in the extending direction of the data wiring 2. By adjusting, the aperture ratio of the pixel unit in which the photosensor circuit is formed and the pixel unit in which the photosensor circuit is not formed can be adjusted.

実施の形態1に係る画像表示装置の回路図である。1 is a circuit diagram of an image display device according to Embodiment 1. FIG. 実施の形態1に係る画像表示装置の上面図である。1 is a top view of an image display device according to Embodiment 1. FIG. 実施の形態1に係る画像表示装置の断面図である。1 is a cross-sectional view of an image display device according to Embodiment 1. FIG. 実施の形態2に係る画像表示装置の回路図である。6 is a circuit diagram of an image display device according to Embodiment 2. FIG. 実施の形態2に係る画像表示装置の上面図である。6 is a top view of an image display apparatus according to Embodiment 2. FIG. 実施の形態3に係る画像表示装置の回路図である。6 is a circuit diagram of an image display device according to Embodiment 3. FIG. 実施の形態3に係る画像表示装置の上面図である。6 is a top view of an image display device according to Embodiment 3. FIG.

符号の説明Explanation of symbols

1 ゲート電極線、2 データ用配線、3 蓄積容量配線、4 蓄積容量、5 薄膜トランジスタ、6 薄膜フォトトランジスタ、7 光センサ用蓄積容量、8 薄膜トランジスタ、9 画素電極、10 光センサ信号読み出し用配線、11 絶縁基板、Pr1,Pg1,Pb1,Pr2,Pg2,Pb2 画素ユニット。   DESCRIPTION OF SYMBOLS 1 Gate electrode line, 2 data wiring, 3 storage capacity wiring, 4 storage capacity, 5 thin film transistor, 6 thin film phototransistor, 7 optical sensor storage capacity, 8 thin film transistor, 9 pixel electrode, 10 optical sensor signal readout wiring, 11 Insulating substrate, Pr1, Pg1, Pb1, Pr2, Pg2, Pb2 pixel unit.

Claims (4)

透明な絶縁基板と、
前記絶縁基板上に並列に形成された複数の第1配線と、
前記絶縁基板上に並列に形成された前記複数の第1配線と交差する複数の第2配線と、
前記第1及び第2配線に電気的に接続され、前記絶縁基板上において前記複数の第1及び第2配線の各交差部に形成された複数の画素ユニットと、
前記絶縁基板上において前記複数の画素ユニットのうち少なくとも一つの内部に形成された光センサ回路と、
前記光センサ回路に電気的に接続され、前記絶縁基板上において前記複数の第1配線と平行に形成された第3配線と
を備え、
前記複数の第1配線のうち前記第3配線の両隣に位置する二つの第1配線と、前記第3配線との間にはそれぞれ、前記画素ユニットが配置され
前記複数の画素ユニットのうち前記光センサ回路が形成された第1画素ユニットの面積が、前記光センサ回路が形成されない第2画素ユニットの面積より大きいことにより、前記第1画素ユニットの開口率と、前記第2画素ユニットの開口率とが略等しい
画像表示装置。
A transparent insulating substrate;
A plurality of first wirings formed in parallel on the insulating substrate;
A plurality of second wirings intersecting with the plurality of first wirings formed in parallel on the insulating substrate;
A plurality of pixel units electrically connected to the first and second wirings and formed on each of the intersections of the plurality of first and second wirings on the insulating substrate;
An optical sensor circuit formed in at least one of the plurality of pixel units on the insulating substrate;
A third wiring electrically connected to the photosensor circuit and formed in parallel with the plurality of first wirings on the insulating substrate;
The pixel units are respectively disposed between two first wirings located on both sides of the third wiring among the plurality of first wirings, and the third wiring .
Of the plurality of pixel units, the area of the first pixel unit in which the photosensor circuit is formed is larger than the area of the second pixel unit in which the photosensor circuit is not formed. An image display device in which the aperture ratio of the second pixel unit is substantially equal .
請求項1に記載の画像表示装置であって、
前記光センサ回路は、前記複数の画素ユニットのうち隣接する少なくとも二つにまたがって形成された
画像表示装置。
The image display device according to claim 1,
The optical sensor circuit is an image display device formed over at least two adjacent pixel units.
請求項1に記載の画像表示装置であって、
前記第1画素ユニットの前記第2配線の延在方向における寸法が、前記第2配線の延在方向において隣接する前記第2画素ユニットの前記第2配線の延在方向における寸法よりも大きく、
前記複数の画素ユニットには、前記第2配線の延在方向に隣接して配置された赤色、緑色、青色の各画素ユニットが含まれ、
前記赤色の画素ユニット、前記緑色の画素ユニットおよび前記青色の画素ユニットが一組となって、前記画像表示装置の表示領域における1ドットを構成し、
前記1ドット内の前記赤色の画素ユニット、前記緑色の画素ユニットおよび前記青色の画素ユニットのうち、少なくとも一つが前記第1画素ユニットであり、他の少なくとも一つが前記第2画素ユニットであって、
前記1ドットの前記第2配線の延在方向における寸法は、前記表示領域の前記第2配線の延在方向における寸法を、前記第2配線の延在方向における前記表示領域のドット数で除した値である
画像表示装置。
The image display device according to claim 1,
A dimension of the first pixel unit in the extending direction of the second wiring is larger than a dimension of the second pixel unit adjacent in the extending direction of the second wiring in the extending direction of the second wiring;
The plurality of pixel units include red, green, and blue pixel units arranged adjacent to each other in the extending direction of the second wiring,
The red pixel unit, the green pixel unit, and the blue pixel unit form a set to constitute one dot in the display area of the image display device,
Among the red pixel unit, the green pixel unit, and the blue pixel unit in the one dot, at least one is the first pixel unit, and at least one other is the second pixel unit,
The dimension in the extending direction of the second wiring of the one dot is obtained by dividing the dimension in the extending direction of the second wiring in the display area by the number of dots in the display area in the extending direction of the second wiring. Value is an image display device.
請求項に記載の画像表示装置であって、
前記第1画素ユニットの前記第1配線の延在方向における寸法が、前記第1配線の延在方向において隣接する前記第2画素ユニットの前記第1配線の延在方向における寸法よりも大きく、
隣接する前記第1及び第2画素ユニットの前記第1配線の延在方向における各寸法の和は、前記画像表示装置の表示領域の前記第1配線の延在方向における寸法を、前記第1配線の延在方向における前記表示領域のドット数で除した値の二倍である
画像表示装置。
The image display device according to claim 1 ,
A dimension of the first pixel unit in the extending direction of the first wiring is larger than a dimension of the second pixel unit adjacent in the extending direction of the first wiring in the extending direction of the first wiring;
The sum of the dimensions in the extending direction of the first wiring of the adjacent first and second pixel units is the dimension in the extending direction of the first wiring in the display area of the image display device. An image display device that is twice the value divided by the number of dots in the display area in the extending direction of the display area .
JP2005250697A 2005-08-31 2005-08-31 Image display device Active JP4791108B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005250697A JP4791108B2 (en) 2005-08-31 2005-08-31 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005250697A JP4791108B2 (en) 2005-08-31 2005-08-31 Image display device

Publications (2)

Publication Number Publication Date
JP2007065239A JP2007065239A (en) 2007-03-15
JP4791108B2 true JP4791108B2 (en) 2011-10-12

Family

ID=37927532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005250697A Active JP4791108B2 (en) 2005-08-31 2005-08-31 Image display device

Country Status (1)

Country Link
JP (1) JP4791108B2 (en)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101230303B1 (en) * 2005-08-29 2013-02-06 삼성디스플레이 주식회사 Touch sensible display device
US8575536B2 (en) * 2005-10-07 2013-11-05 Integrated Digital Technologies Inc. Pixel array and touch sensing display panel having the same
JP4995279B2 (en) * 2007-08-31 2012-08-08 シャープ株式会社 Liquid crystal display device and electronic device
KR101429907B1 (en) * 2007-10-22 2014-08-13 엘지디스플레이 주식회사 Liquid crystal display
CN101241254B (en) * 2008-03-04 2010-08-04 友达光电股份有限公司 Touch control type display apparatus
JP4582166B2 (en) * 2008-03-19 2010-11-17 ソニー株式会社 Display device
KR101243822B1 (en) 2008-05-27 2013-03-18 엘지디스플레이 주식회사 Liquid Crystal Display Device
JP4614106B2 (en) 2008-06-18 2011-01-19 ソニー株式会社 Self-luminous display device and electronic device
WO2010038512A1 (en) * 2008-09-30 2010-04-08 シャープ株式会社 Display device
TWI435141B (en) * 2009-12-21 2014-04-21 Integrated Digital Tech Inc Liquid crystal device with embedded element and method for designing thereof
JP5749975B2 (en) 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 Photodetector and touch panel
JP5823740B2 (en) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 I / O device
JP5766519B2 (en) 2010-06-16 2015-08-19 株式会社半導体エネルギー研究所 I / O device
JP5797471B2 (en) 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 I / O device
JP2012256819A (en) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd Semiconductor device
JP6081694B2 (en) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 Photodetector
JP5982141B2 (en) * 2011-03-25 2016-08-31 株式会社ジャパンディスプレイ Display device and driving method of display device
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
KR101782585B1 (en) 2011-08-03 2017-09-28 삼성디스플레이 주식회사 Light sensing panel and display apparatus having the same
TWI554993B (en) * 2012-11-20 2016-10-21 劍揚股份有限公司 Display driving circuit with photo detecting input
JP6385228B2 (en) * 2014-02-18 2018-09-05 株式会社ジャパンディスプレイ Display device
US10140909B2 (en) 2015-09-14 2018-11-27 Japan Display Inc. Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4456806B2 (en) * 2002-03-19 2010-04-28 セイコーエプソン株式会社 Liquid crystal display device, electro-optical device and manufacturing method thereof, electronic apparatus

Also Published As

Publication number Publication date
JP2007065239A (en) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4791108B2 (en) Image display device
JP7280979B2 (en) Display panel and display device
US20190318703A1 (en) Active matrix substrate and display device
US11402956B2 (en) Display device including position input function
US8847860B2 (en) Image display device with imaging unit
TWI444738B (en) Interactive display panel
CN110148374B (en) Display panel
WO2022001435A1 (en) Display substrate, and display device
KR20180036431A (en) Organic Light Emitting Display Device
CN111190498B (en) display device
JP6427403B2 (en) Display device
WO2022206053A1 (en) Display panel and display device
JP2011039125A (en) Display device
WO2011152307A1 (en) Display device equipped with touch sensor
US20240029648A1 (en) Display panel and display apparatus
JP5163680B2 (en) Display device
JP7096718B2 (en) Display device
JP2008191445A (en) Display device
JP2010230888A (en) Electro-optical device and electronic apparatus
JP2008309884A (en) Liquid crystal display device
WO2010067645A1 (en) Display device
JP5234090B2 (en) Optical sensor device and driving method of optical sensor device
TW202009906A (en) Display panel
US11740525B2 (en) Active matrix substrate and display panel
JPWO2018168680A1 (en) Active matrix substrate and display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4791108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250