JP5163680B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5163680B2
JP5163680B2 JP2010083740A JP2010083740A JP5163680B2 JP 5163680 B2 JP5163680 B2 JP 5163680B2 JP 2010083740 A JP2010083740 A JP 2010083740A JP 2010083740 A JP2010083740 A JP 2010083740A JP 5163680 B2 JP5163680 B2 JP 5163680B2
Authority
JP
Japan
Prior art keywords
sensor
thin film
film transistor
display
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010083740A
Other languages
Japanese (ja)
Other versions
JP2011215904A (en
Inventor
卓己 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010083740A priority Critical patent/JP5163680B2/en
Priority to TW100110682A priority patent/TWI479389B/en
Priority to US13/075,203 priority patent/US8368677B2/en
Priority to KR1020110029053A priority patent/KR101346456B1/en
Priority to CN201110080566.6A priority patent/CN102207797B/en
Publication of JP2011215904A publication Critical patent/JP2011215904A/en
Application granted granted Critical
Publication of JP5163680B2 publication Critical patent/JP5163680B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、光センサを用いたタッチパネルを内蔵してなる表示装置に関する。   The present invention relates to a display device having a built-in touch panel using an optical sensor.

薄膜トランジスタ(TFT)を用いた光センサは、ゲートに所定の電位(通常は負の電位)を与えた状態において、該TFTへの光入射によって生じる光電流信号(ドレイン電流)を検出するものである。近年では、このような光センサを用いたタッチセンサを表示パネル内に組み込んだ表示装置についての提案が各種なされている(例えば、特許文献1)。特許文献1等の従来のタッチパネル組み込み式の表示装置においては、1個の表示画素に対応して1個の光センサを配置している。   An optical sensor using a thin film transistor (TFT) detects a photocurrent signal (drain current) generated by light incident on the TFT in a state where a predetermined potential (usually a negative potential) is applied to the gate. . In recent years, various proposals have been made on display devices in which a touch sensor using such an optical sensor is incorporated in a display panel (for example, Patent Document 1). In a conventional touch panel built-in display device such as Patent Document 1, one photosensor is arranged corresponding to one display pixel.

特開2006−317682号公報JP 2006-317682 A

ここで、特許文献1のように1個の表示画素に対して1個の光センサを配置した場合、表示画素当たりの開口率の低下量が大きくなる。これに対し、光センサを疎らに配置した場合には、タッチパネルとしての検出精度の低下等が懸念される。   Here, when one photosensor is arranged for one display pixel as in Patent Document 1, the amount of decrease in the aperture ratio per display pixel increases. On the other hand, when the optical sensors are arranged sparsely, there is a concern that the detection accuracy as a touch panel is lowered.

本発明は、上記の事情に鑑みてなされたもので、タッチパネルとしての検出精度の低下を抑えながら、表示画素当たりの開口率の低下を抑制することが可能なように光センサが組み込まれた表示装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and a display in which an optical sensor is incorporated so as to suppress a decrease in aperture ratio per display pixel while suppressing a decrease in detection accuracy as a touch panel. An object is to provide an apparatus.

上記の目的を達成するために、本発明の第一の態様の表示装置は、行方向に配列された複数の信号線と、列方向に配列された複数の走査線と、前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて2次元配列された、光学素子を有する複数の表示画素と、前記各表示画素の間に配設されて2次元配列され、光の入射量に応じた光電流信号を出力する、前記各表示画素の数より少ない数の複数の薄膜トランジスタ光センサと、行方向に配設された前記各薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数のセンサドレインラインと、列方向に配設された前記各薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数のセンサソースラインと、隣接する2行に配設された前記各表示画素に挟まれ、行方向に延在する複数の配置領域であって、前記各走査線と前記各センサゲートラインとが、少なくとも1行に配設された前記各表示画素を介した互いに異なる前記各配置領域に配設される前記複数の配置領域と、を具備し、前記複数の表示画素は、列方向に隣接して配設された2個の前記表示画素からなり、2次元配列された複数の表示画素対をなし、前記各走査線は、列方向に隣接する前記各表示画素対の間の前記配置領域に配設され、前記各センサゲートラインは、行方向に配列された前記各表示画素対の前記2個の表示画素に挟まれた前記配置領域に配設され、前記複数の薄膜トランジスタ光センサは、行方向に隣接する前記各表示画素対の間の領域に、該各表示画素対に隣接して設けられていることを特徴とする。
上記の目的を達成するために、本発明の第二の態様の表示装置は、行方向に配列された複数の信号線と、列方向に配列された複数の走査線と、前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて2次元配列された、光学素子を有する複数の表示画素と、前記各表示画素の間に配設されて2次元配列され、光の入射量に応じた光電流信号を出力する、前記各表示画素の数より少ない数の複数の薄膜トランジスタ光センサと、行方向に配設された前記各薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数のセンサドレインラインと、列方向に配設された前記各薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数のセンサソースラインと、隣接する2列に配設された前記各表示画素に挟まれ、列方向に延在する複数の配置領域であって、前記各信号線と前記各センサドレインライン及び前記各センサソースラインとが、少なくとも1列に配設された前記各表示画素を介した互いに異なる前記各配置領域に配設される前記複数の配置領域と、を具備し、前記複数の表示画素は、行方向に隣接して配設された偶数個の前記表示画素からなり、2次元配列された複数の表示画素対をなし、前記各信号線は、行方向に隣接する前記各表示画素対の間の前記配置領域に配設され、前記各センサドレインライン及び前記各センサソースラインは、列方向に配列された前記各表示画素対の、前記偶数個の表示画素を行方向に2等分した位置の、該各表示画素に挟まれた前記配置領域に配設され、前記各薄膜トランジスタ光センサは、前記各表示画素対の、前記偶数個の表示画素を行方向に2等分した位置の、該各表示画素に挟まれた領域に設けられていることを特徴とする。
上記の目的を達成するために、本発明の第三の態様の表示装置は、行方向に配列された複数の信号線と、列方向に配列された複数の走査線と、前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて2次元配列された、光学素子を有する複数の表示画素と、前記各表示画素の間に配設されて2次元配列され、光の入射量に応じた光電流信号を出力する、前記各表示画素の数より少ない数の複数の薄膜トランジスタ光センサと、行方向に配設された前記各薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数のセンサドレインラインと、列方向に配設された前記各薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数のセンサソースラインと、(1)隣接する2行に配設された前記各表示画素に挟まれ、行方向に延在する複数の第1の領域であって、前記各走査線と前記各センサゲートラインとが、少なくとも1行に配設された前記各表示画素を介した互いに異なる前記各第1の領域に配設される前記複数の第1の領域、(2)隣接する2列に配設された前記各表示画素に挟まれ、列方向に延在する複数の第2の領域であって、前記各信号線と前記各センサドレインライン及び前記各センサソースラインとが、少なくとも1列に配設された前記各表示画素を介した互いに異なる前記各第2の領域に配設される前記複数の第2の領域、の(1)又は(2)の少なくとも何れか一方と、を具備し、前記複数の表示画素は、隣接する2行及び偶数をなす所定数の隣接する列に配設された複数個の前記表示画素からなり、2次元配列された複数の表示画素対をなし、前記各信号線は、行方向に隣接する前記各表示画素対の間の前記第2の領域に配設され、前記各センサドレインライン及び前記各センサソースラインは、列方向に配列された前記各表示画素対の、行方向において前記所定数の列を2等分した位置の、前記各表示画素に挟まれた前記第1の領域に配設され、前記各薄膜トランジスタ光センサは、前記各表示画素対の、前記所定数の列を2等分した位置の、前記2行の表示画素に挟まれた領域に設けられていることを特徴とする。
In order to achieve the above object, a display device according to a first aspect of the present invention includes a plurality of signal lines arranged in a row direction, a plurality of scanning lines arranged in a column direction, and the signal lines. A plurality of display pixels having optical elements connected to the respective scanning lines and arranged in the vicinity of intersections of the respective signal lines and the respective scanning lines and arranged between the display pixels. A plurality of thin film transistor photosensors that are two-dimensionally arranged and output a photocurrent signal corresponding to the amount of incident light, the number of which is smaller than the number of display pixels, and the thin film transistor photosensors arranged in the row direction. A plurality of sensor gate lines connected in common in the row direction and a drain electrode of each thin film transistor photosensor arranged in the column direction, and arranged in the column direction. Multiple sensor drain lines A plurality of sensor source lines connected in common to the source electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction, and the display pixels arranged in two adjacent rows A plurality of arrangement regions sandwiched and extending in the row direction, wherein each of the scanning lines and each of the sensor gate lines are different from each other via each of the display pixels arranged in at least one row. A plurality of arrangement regions arranged in a region, and the plurality of display pixels are composed of two display pixels arranged adjacent to each other in a column direction, The display pixels are paired, the scanning lines are arranged in the arrangement region between the display pixel pairs adjacent in the column direction, and the sensor gate lines are arranged in the row direction. Sandwiched between a pair of the two display pixels Disposed in serial arrangement region, wherein the plurality of thin film transistors photosensor, the area between the respective display pixel pairs adjacent to each other in the row direction, characterized in that provided adjacent to the respective display pixels pairs .
In order to achieve the above object, a display device according to a second aspect of the present invention includes a plurality of signal lines arranged in a row direction, a plurality of scanning lines arranged in a column direction, and each of the signal lines. A plurality of display pixels having optical elements connected to the respective scanning lines and arranged in the vicinity of intersections of the respective signal lines and the respective scanning lines and arranged between the display pixels. A plurality of thin film transistor photosensors that are two-dimensionally arranged and output a photocurrent signal corresponding to the amount of incident light, the number of which is smaller than the number of display pixels, and the thin film transistor photosensors arranged in the row direction. A plurality of sensor gate lines connected in common in the row direction and a drain electrode of each thin film transistor photosensor arranged in the column direction, and arranged in the column direction. Multiple sensor drain lines A plurality of sensor source lines connected in common to the source electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction, and the display pixels arranged in two adjacent columns A plurality of arrangement regions that are sandwiched and extend in the column direction, and each of the signal lines, the sensor drain lines, and the sensor source lines are interposed through the display pixels arranged in at least one column. The plurality of arrangement areas arranged in the different arrangement areas, and the plurality of display pixels are composed of an even number of the display pixels arranged adjacent to each other in the row direction. A plurality of display pixel pairs arranged in a dimension are formed, and the signal lines are arranged in the arrangement region between the display pixel pairs adjacent in the row direction, and the sensor drain lines and the sensor source lines. Is the column Each thin film transistor photosensor disposed in the arrangement region sandwiched between the display pixels at a position obtained by equally dividing the even number of display pixels in the row direction of the display pixel pairs arranged in the direction Is provided in a region sandwiched between the display pixels at a position obtained by dividing the even number of display pixels into two in the row direction.
In order to achieve the above object, a display device according to a third aspect of the present invention includes a plurality of signal lines arranged in a row direction, a plurality of scanning lines arranged in a column direction, and each of the signal lines. A plurality of display pixels having optical elements connected to the respective scanning lines and arranged in the vicinity of intersections of the respective signal lines and the respective scanning lines and arranged between the display pixels. A plurality of thin film transistor photosensors that are two-dimensionally arranged and output a photocurrent signal corresponding to the amount of incident light, the number of which is smaller than the number of display pixels, and the thin film transistor photosensors arranged in the row direction. A plurality of sensor gate lines connected in common in the row direction and a drain electrode of each thin film transistor photosensor arranged in the column direction, and arranged in the column direction. Multiple sensor drain lines A plurality of sensor source lines connected in common to the source electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction; and (1) the respective source lines arranged in two adjacent rows. A plurality of first regions sandwiched between display pixels and extending in the row direction, wherein each of the scanning lines and each of the sensor gate lines is interposed through each of the display pixels arranged in at least one row. A plurality of first regions arranged in the first regions different from each other; and (2) a plurality of first regions sandwiched between the display pixels arranged in two adjacent columns and extending in the column direction. Each of the signal lines, the sensor drain lines, and the sensor source lines are different from each other in the second regions through the display pixels arranged in at least one column. (1) of the plurality of second regions disposed; Or at least one of (2), and the plurality of display pixels includes a plurality of the display pixels arranged in a predetermined number of adjacent columns forming two adjacent rows and an even number, A plurality of display pixel pairs arranged two-dimensionally, and each signal line is disposed in the second region between each display pixel pair adjacent in the row direction, and each sensor drain line and each each A sensor source line is arranged in the first region sandwiched between the display pixels at a position obtained by dividing the predetermined number of columns into two equal parts in the row direction of the display pixel pairs arranged in the column direction. Each of the thin film transistor photosensors is provided in a region sandwiched between the two rows of display pixels at a position obtained by dividing the predetermined number of columns into two equal parts. .

本発明によれば、光センサを表示装置に組み込んだ場合の、表示画素当たりの開口率の低下を抑制することが可能である。   ADVANTAGE OF THE INVENTION According to this invention, it is possible to suppress the fall of the aperture ratio per display pixel at the time of incorporating an optical sensor in a display apparatus.

本発明の第1の実施形態に係る表示装置の一例としての液晶表示装置の表示パネルの断面構造を示す図である。It is a figure which shows the cross-section of the display panel of the liquid crystal display device as an example of the display apparatus which concerns on the 1st Embodiment of this invention. TFTセンサT0の構成を示す図である。It is a figure which shows the structure of TFT sensor T0. TFTセンサT1の構成を示す図である。It is a figure which shows the structure of TFT sensor T1. 本発明の第1の実施形態における液晶表示装置の表示パネルの正面図である。It is a front view of the display panel of the liquid crystal display device in the 1st Embodiment of this invention. 本発明の第1の実施形態におけるゲートライン、センサゲートライン、容量ラインのレイアウトについて示した図である。It is the figure shown about the layout of the gate line in the 1st Embodiment of this invention, a sensor gate line, and a capacitance line. 遮光膜が形成された状態の本実施形態の表示パネルの正面図である。It is a front view of the display panel of this embodiment in the state where the light shielding film was formed. エリア分割の概要を示した図である。It is the figure which showed the outline | summary of area division. 図7のAの部分の詳細な回路構成を示す図である。It is a figure which shows the detailed circuit structure of the part of A of FIG. センサドライバの構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of a sensor driver. a−Si TFTの光−電流特性を示す図である。It is a figure which shows the optical-current characteristic of a-Si TFT. 遮光壁をカラーフィルタ基板上に設けた場合の変形例を示す図である。It is a figure which shows the modification when a light-shielding wall is provided on a color filter substrate. センサドライバの変形例の構成を示す回路図である。It is a circuit diagram which shows the structure of the modification of a sensor driver. 本発明の第1の実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機EL表示装置の表示パネルの断面構造を示す図である。It is a figure which shows the cross-section of the display panel of the organic electroluminescence display which integrated the optical sensor apparatus which concerns on the 1st Embodiment of this invention as a touch sensor. 有機EL表示装置の、分割エリアの一部の、回路構成を示した図である。It is the figure which showed the circuit structure of a part of division area of an organic electroluminescence display. 本発明の第2の実施形態における液晶表示装置の表示パネルの正面図である。It is a front view of the display panel of the liquid crystal display device in the 2nd Embodiment of this invention. 本発明の第2の実施形態におけるゲートライン、センサゲートライン、容量ラインのレイアウトについて示した図である。It is the figure shown about the layout of the gate line in the 2nd Embodiment of this invention, a sensor gate line, and a capacitance line. 本発明の第3の実施形態における液晶表示装置の表示パネルの正面図である。It is a front view of the display panel of the liquid crystal display device in the 3rd Embodiment of this invention.

以下、図面を参照して本発明の実施形態を説明する。
[第1の実施形態]
まず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係る表示装置の一例としての液晶表示装置の表示パネル10の断面構造を示す図である。また、図2は、表示パネル10に設けられるTFTセンサT0の構成を示す図である。図3は、表示パネル10に設けられるTFTセンサT1の構成を示す図である。また、図4は液晶表示装置の表示パネル10の正面図である。なお、図1は、図4に示すA−A方向で切断して見た断面を示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
First, a first embodiment of the present invention will be described. FIG. 1 is a diagram showing a cross-sectional structure of a display panel 10 of a liquid crystal display device as an example of a display device according to a first embodiment of the present invention. FIG. 2 is a diagram showing a configuration of the TFT sensor T0 provided in the display panel 10. As shown in FIG. FIG. 3 is a diagram showing a configuration of the TFT sensor T1 provided in the display panel 10. As shown in FIG. FIG. 4 is a front view of the display panel 10 of the liquid crystal display device. FIG. 1 shows a cross section viewed by cutting along the AA direction shown in FIG.

図1に示す液晶表示装置の表示パネル10は、TFT基板101と、カラーフィルタ基板102との間に液晶103が封入されて構成されている。さらに、TFT基板101の背面には光源としてのバックライト104が設けられ、TFT基板101の背面から白色光の照射が可能になされている。   A display panel 10 of the liquid crystal display device shown in FIG. 1 is configured by sealing a liquid crystal 103 between a TFT substrate 101 and a color filter substrate 102. Further, a backlight 104 as a light source is provided on the back surface of the TFT substrate 101, and white light can be irradiated from the back surface of the TFT substrate 101.

第1の基板としてのTFT基板101はガラス基板等の透明性を有する基板から構成され、このTFT基板101上には複数の薄膜トランジスタ光センサをなす複数のTFTセンサT0、T1、複数の画素TFT T2、複数のゲートライン(走査線)111、複数のドレインライン(信号線)112、複数のセンサゲートライン121、複数のセンサドレインライン122、及び複数のセンサソースライン123がそれぞれ形成されている。なお、A−A断面で見ると、図1において画素TFT T2は見えず、ドレインライン112のみが見えている状態となる。各ドレインライン112はT2のドレイン電極に接続されているものであるが、実質的に画素TFT T2のドレイン電極をなすものでもあるため、以下においては、ドレインライン112を画素TFT T2のドレイン電極とも言うこととする。また、図4に示すように各ゲートライン111はT2のゲート電極に接続されているものであるが、実質的に画素TFT T2のゲート電極をなすものでもあるため、以下においては、ゲートライン111を画素TFT T2のゲート電極とも言うこととする。   The TFT substrate 101 as the first substrate is made of a transparent substrate such as a glass substrate, and a plurality of TFT sensors T0 and T1 and a plurality of pixel TFTs T2 forming a plurality of thin film transistor photosensors are provided on the TFT substrate 101. A plurality of gate lines (scanning lines) 111, a plurality of drain lines (signal lines) 112, a plurality of sensor gate lines 121, a plurality of sensor drain lines 122, and a plurality of sensor source lines 123 are formed. Note that when viewed in the AA cross section, the pixel TFT T2 is not visible in FIG. 1, and only the drain line 112 is visible. Each drain line 112 is connected to the drain electrode of T2, but also substantially forms a drain electrode of the pixel TFT T2. Therefore, in the following description, the drain line 112 is also referred to as the drain electrode of the pixel TFT T2. I will say. Further, as shown in FIG. 4, each gate line 111 is connected to the gate electrode of T2. However, since it also substantially forms the gate electrode of the pixel TFT T2, the gate line 111 will be described below. Is also referred to as the gate electrode of the pixel TFT T2.

薄膜トランジスタ光センサは、第1の薄膜トランジスタ光センサと、第2の薄膜トランジスタ光センサと、からなる。図2に示すように、第1の薄膜トランジスタ光センサとしてのTFTセンサT0は、ゲート電極121と、ドレイン電極122と、ソース電極123と、アモルファスシリコン(a−Si)膜による半導体層からなる光電変換部124と、透明性を有する絶縁膜からなるチャネル保護膜127と、を有している。TFTセンサT0のゲート電極121は、図4に示すようにして列方向に配列される2個の表示画素(サブ画素)の列方向長さに対応した長さを有して形成されている。また、このゲート電極121は、センサゲートラインを構成するように表示パネル10の行方向に沿って延伸形成され、後述するセンサドライバのゲート端子に接続されている。また、TFTセンサT0のドレイン電極122、ソース電極123はそれぞれセンサドレインライン122、センサソースライン123を構成するように表示パネル10の列方向に沿って延伸され、後述するセンサドライバのドレイン端子、ソース端子にそれぞれ接続されている。   The thin film transistor photosensor includes a first thin film transistor photosensor and a second thin film transistor photosensor. As shown in FIG. 2, the TFT sensor T0 as the first thin film transistor photosensor includes a gate electrode 121, a drain electrode 122, a source electrode 123, and a photoelectric conversion composed of a semiconductor layer made of an amorphous silicon (a-Si) film. Part 124 and a channel protective film 127 made of a transparent insulating film. The gate electrode 121 of the TFT sensor T0 is formed to have a length corresponding to the length in the column direction of two display pixels (sub-pixels) arranged in the column direction as shown in FIG. The gate electrode 121 is extended along the row direction of the display panel 10 so as to constitute a sensor gate line, and is connected to a gate terminal of a sensor driver described later. Further, the drain electrode 122 and the source electrode 123 of the TFT sensor T0 are extended along the column direction of the display panel 10 so as to constitute the sensor drain line 122 and the sensor source line 123, respectively. Each terminal is connected.

また、TFTセンサT0の光電変換部124を覆う位置には例えば金属や樹脂といった遮光性を有する材料からなる遮光壁125が形成されている。さらに、TFTセンサT0の各電極及び光電変換部124は、透明性を有する絶縁膜105により絶縁されている。   Further, a light shielding wall 125 made of a light shielding material such as metal or resin is formed at a position covering the photoelectric conversion portion 124 of the TFT sensor T0. Further, each electrode of the TFT sensor T0 and the photoelectric conversion unit 124 are insulated by an insulating film 105 having transparency.

このような構成のTFTセンサT0は、図2に示すように、遮光壁125によって光電変換部124が遮光された状態となっているので、バックライト104からの光がTFTセンサT0の光電変換部124には入射しない。この場合、TFTセンサT0は、選択状態となったときであっても常に暗電流に相当する光電流信号(ドレイン電流)を出力する。   As shown in FIG. 2, in the TFT sensor T0 having such a configuration, since the photoelectric conversion unit 124 is shielded by the light shielding wall 125, the light from the backlight 104 is converted into the photoelectric conversion unit of the TFT sensor T0. 124 does not enter. In this case, the TFT sensor T0 always outputs a photocurrent signal (drain current) corresponding to the dark current even when it is in the selected state.

第2の薄膜トランジスタ光センサとしてのTFTセンサT1は、図3(a)に示すように、ゲート電極121と、ドレイン電極122と、ソース電極123と、a−Si膜による半導体層からなる光電変換部124と、透明性を有する絶縁膜からなるチャネル保護膜127と、を有している。TFTセンサT1のゲート電極121は、図4に示すようにして列方向に配列される2個の表示画素(サブ画素)でなる表示画素対の列方向長さに対応した列方向長さを有して形成されている。また、このゲート電極121は、センサゲートライン121を構成するように延伸され、後述するセンサドライバのゲート端子に接続されている。また、TFTセンサT1のドレイン電極122、ソース電極123はそれぞれセンサドレインライン122、センサソースライン123を構成するように表示パネル10の列方向に沿って延伸形成され、後述するセンサドライバのドレイン端子、ソース端子に接続されている。   As shown in FIG. 3A, the TFT sensor T1 as the second thin film transistor optical sensor includes a photoelectric conversion unit including a gate electrode 121, a drain electrode 122, a source electrode 123, and a semiconductor layer made of an a-Si film. 124 and a channel protective film 127 made of a transparent insulating film. The gate electrode 121 of the TFT sensor T1 has a column direction length corresponding to the column direction length of the display pixel pair formed by two display pixels (sub-pixels) arranged in the column direction as shown in FIG. Is formed. The gate electrode 121 is extended so as to constitute a sensor gate line 121 and connected to a gate terminal of a sensor driver described later. In addition, the drain electrode 122 and the source electrode 123 of the TFT sensor T1 are formed to extend along the column direction of the display panel 10 so as to constitute the sensor drain line 122 and the sensor source line 123, respectively. Connected to the source terminal.

また、TFTセンサT1の光電変換部124を囲むように例えば金属や樹脂といった遮光性を有する材料からなる遮光壁126が形成されている。この遮光壁126は、カラーフィルタ基板102との間に所定の空隙(光バルブという)を形成するようにその高さ(TFT基板101の基板面に対して垂直をなす図面垂直方向の長さ)が決定されている。さらに、TFTセンサT1の各電極及び光電変換部124は、透明性を有する絶縁膜105により絶縁されている。   A light shielding wall 126 made of a light shielding material such as metal or resin is formed so as to surround the photoelectric conversion portion 124 of the TFT sensor T1. The light shielding wall 126 has a height (length in the vertical direction in the drawing perpendicular to the substrate surface of the TFT substrate 101) so as to form a predetermined gap (referred to as a light valve) with the color filter substrate 102. Has been determined. Further, each electrode of the TFT sensor T1 and the photoelectric conversion unit 124 are insulated by the insulating film 105 having transparency.

このような構成のTFTセンサT1は、図3(a)に示すように、ユーザの指等による外力によってカラーフィルタ基板102が押されていない間は、光バルブが開いた状態となる。この状態では、TFTセンサT1の光電変換部124がチャネル保護膜127を介して露出状態となり、バックライト104から出射された光が光バルブを介してTFTセンサT1の光電変換部124に入射する。したがって、TFTセンサT1は、選択状態となったときに、入射した光の照度に応じたドレイン電流を出力する。一方、ユーザの指等による外力によってカラーフィルタ基板102に押し下げ圧力が加わった場合には、図3(b)に示すように、カラーフィルタ基板102の一部が変形して光バルブが閉じた状態(カラーフィルタ基板102と遮光壁126との空隙が無い状態)となる。この状態では、TFTセンサT1の光電変換部124が遮光状態となり、TFTセンサT1は、暗電流に相当するドレイン電流を出力する。   As shown in FIG. 3A, the TFT sensor T1 having such a configuration is in a state where the light valve is opened while the color filter substrate 102 is not pressed by an external force by a user's finger or the like. In this state, the photoelectric conversion unit 124 of the TFT sensor T1 is exposed through the channel protective film 127, and light emitted from the backlight 104 enters the photoelectric conversion unit 124 of the TFT sensor T1 through the light valve. Therefore, the TFT sensor T1 outputs a drain current corresponding to the illuminance of incident light when it is in a selected state. On the other hand, when a pressing pressure is applied to the color filter substrate 102 by an external force from the user's finger or the like, as shown in FIG. 3B, a part of the color filter substrate 102 is deformed to close the light valve. (There is no gap between the color filter substrate 102 and the light shielding wall 126). In this state, the photoelectric conversion unit 124 of the TFT sensor T1 is in a light shielding state, and the TFT sensor T1 outputs a drain current corresponding to a dark current.

なお、図1では図示を省略しているが、バックライト104から出射された光を効率良くTFTセンサT1の光電変換部124に入射させるように、カラーフィルタ基板102のTFT基板101と対向する側の面上に、TFTセンサT1の光電変換部124と対向するように、アルミニウム薄膜等の反射膜128を形成しておくことが望ましい。   Although not shown in FIG. 1, the side of the color filter substrate 102 facing the TFT substrate 101 so that the light emitted from the backlight 104 is efficiently incident on the photoelectric conversion unit 124 of the TFT sensor T1. It is desirable to form a reflective film 128 such as an aluminum thin film on the surface so as to face the photoelectric conversion portion 124 of the TFT sensor T1.

画素TFT T2は、ゲート電極111と、ドレイン電極112と、ソース電極113を有している。画素TFT T2のゲート電極111は、図4に示す表示パネル10のゲートライン(画素選択ライン)111を構成するように延伸されている。また、ドレイン電極112は、ドレインライン(データ入力ライン)112を構成するようにゲートライン111に対して直交するように延伸されている。これらゲートライン111とドレインライン112は図示しない表示ドライバに接続されている。さらに、ソース電極113は画素電極114に接続されている。   The pixel TFT T2 includes a gate electrode 111, a drain electrode 112, and a source electrode 113. The gate electrode 111 of the pixel TFT T2 is extended so as to constitute the gate line (pixel selection line) 111 of the display panel 10 shown in FIG. Further, the drain electrode 112 is extended to be orthogonal to the gate line 111 so as to form a drain line (data input line) 112. These gate lines 111 and drain lines 112 are connected to a display driver (not shown). Further, the source electrode 113 is connected to the pixel electrode 114.

第2の基板としてのカラーフィルタ基板102はガラス基板等の透明性を有する基板から構成され、このカラーフィルタ基板102において画素電極114と対向する位置には、赤色(R)、緑色(G)、青色(B)の何れかの色を有するカラーフィルタ141が形成されている。さらに、カラーフィルタ141を囲むように遮光膜142が形成されており、この遮光膜142がブラックマトリクスとして機能する。さらに、カラーフィルタ141上には例えばITO(酸化インジウム錫)膜等の透明電極からなるコモン電極143が形成されている。コモン電極143には、所定の電位レベルを有するコモン電圧が与えられている。上述の画素電極114とコモン電極143と画素電極114とコモン電極143との間に狭持された液晶とにより、光学素子としての液晶表示素子が形成されている。   The color filter substrate 102 as the second substrate is made of a transparent substrate such as a glass substrate, and the color filter substrate 102 has red (R), green (G), A color filter 141 having any color of blue (B) is formed. Further, a light shielding film 142 is formed so as to surround the color filter 141, and this light shielding film 142 functions as a black matrix. Further, a common electrode 143 made of a transparent electrode such as an ITO (indium tin oxide) film is formed on the color filter 141. A common voltage having a predetermined potential level is applied to the common electrode 143. A liquid crystal display element as an optical element is formed by the pixel electrode 114, the common electrode 143, and the liquid crystal sandwiched between the pixel electrode 114 and the common electrode 143.

また、図1には示していないが、TFT基板101とカラーフィルタ基板102とは、シール部材により接着され、また、シール部材によって液晶103が封止されている。   Although not shown in FIG. 1, the TFT substrate 101 and the color filter substrate 102 are bonded by a sealing member, and the liquid crystal 103 is sealed by the sealing member.

図4において、表示パネル10のR、G、Bの各色に対応したサブ画素は、それぞれが画素TFT T2と画素電極114の組を有して形成されている。そして、このようなR、G、Bの各色に対応した3個のサブ画素により1個の表示画素が構成されている。さらに、このようにして2次元配列された表示画素に対応して、TFTセンサT0(図4では遮光壁125によって隠された状態を示している)とTFTセンサT1が行方向に交互に配置されている。   In FIG. 4, the sub-pixels corresponding to the R, G, and B colors of the display panel 10 are each formed with a set of a pixel TFT T2 and a pixel electrode 114. One display pixel is constituted by three sub-pixels corresponding to the respective colors of R, G, and B. Further, the TFT sensor T0 (shown in a state hidden by the light shielding wall 125 in FIG. 4) and the TFT sensor T1 are alternately arranged in the row direction corresponding to the display pixels arranged two-dimensionally in this way. ing.

また、画素電極114の下面側(図面裏面側)には容量ライン151が引き回されており、この容量ライン151にはコモン電極143に印加されるコモン電圧と同一のレベルの電圧が与えられている。この容量ライン151と画素電極114とで各サブ画素に対応した蓄積容量が形成される。   Further, a capacitor line 151 is routed on the lower surface side (the back surface side of the drawing) of the pixel electrode 114, and a voltage having the same level as the common voltage applied to the common electrode 143 is applied to the capacitor line 151. Yes. The capacitor line 151 and the pixel electrode 114 form a storage capacitor corresponding to each subpixel.

ここで、本実施形態においては、高開口率化を図るため、列方向に隣接した2個の表示画素でなる表示画素対に隣接するように1個のTFTセンサを配置する。また、センサとしての分解能を低下させないよう、該1個のTFTセンサの列方向長さを表示画素対の列方向長さと一致させるようにする。このようにしてTFTセンサを配置するために、本実施形態では、各表示画素対につき、画素TFT T2及びゲートライン111を鏡像関係となるように接続する。即ち、図4に示すように、列方向に等間隔で配列される表示画素の2行毎に、該2行の表示画素を挟むようにして表示パネル10の行方向に沿ってゲートライン111を配置する。そして、表示パネル10を正面から見たときに、各2行の表示画素のうちの上側(図面では左側方向を上側とする)となる表示画素に隣接して配置されるゲートライン111については上側から画素TFT T2を介して表示画素に接続し、各2行の表示画素のうちの下側となる表示画素に隣接して配置されるゲートライン111については下側から画素TFT T2を介して表示画素に接続する。さらに、図4のようにしてゲートライン111を配置することによって各2行の表示画素の間に生じる空き領域にセンサゲートライン121を配置する。   Here, in the present embodiment, in order to increase the aperture ratio, one TFT sensor is disposed so as to be adjacent to a display pixel pair including two display pixels adjacent in the column direction. Further, the length in the column direction of the single TFT sensor is made to coincide with the column direction length of the display pixel pair so as not to reduce the resolution as a sensor. In this embodiment, in order to arrange the TFT sensor in this manner, the pixel TFT T2 and the gate line 111 are connected to each other in a mirror image relationship for each display pixel pair. That is, as shown in FIG. 4, for every two rows of display pixels arranged at equal intervals in the column direction, the gate lines 111 are arranged along the row direction of the display panel 10 so as to sandwich the two rows of display pixels. . When the display panel 10 is viewed from the front, the upper side of the gate line 111 arranged adjacent to the display pixel which is the upper side (the left side direction is the upper side in the drawing) of the display pixels in each of the two rows. Connected to the display pixel through the pixel TFT T2, and the gate line 111 arranged adjacent to the lower display pixel of the display pixels in each of the two rows is displayed from the lower side through the pixel TFT T2. Connect to the pixel. Further, by arranging the gate line 111 as shown in FIG. 4, the sensor gate line 121 is arranged in an empty area generated between the two rows of display pixels.

図5は、ゲートライン111、センサゲートライン121、容量ライン151のレイアウトについて示した図である。これらの配線は何れもTFT基板101の同一層上に形成される。上述したように、ゲートライン111は、表示画素の2行毎に、当該2行の表示画素を挟む領域に配置されている。即ち、ゲートライン111は、1行目の表示画素の上側位置及び2行目の表示画素の下側位置、3行目の表示画素の上側位置及び4行目の表示画素の下側位置、…、(N−1)行目の表示画素の上側位置及びN行目の表示画素の下側位置にそれぞれ配置される。また、センサゲートライン121は、表示画素の2行毎に、各2行の表示画素の間の位置に配置されている。即ち、センサゲートライン121は、1行目の表示画素と2行目の表示画素の間の位置、3行目の表示画素と4行目の表示画素の間の位置、…、(N−1)行目の表示画素とN行目の表示画素の間の位置にそれぞれ配置される。さらに、上述したように、センサゲートライン121は、TFTセンサのゲート電極も兼ねており、各表示画素対に隣接するようにして列方向にも延在されている。   FIG. 5 is a diagram showing the layout of the gate line 111, the sensor gate line 121, and the capacitor line 151. All of these wirings are formed on the same layer of the TFT substrate 101. As described above, the gate line 111 is arranged in a region sandwiching the display pixels of the two rows every two rows of the display pixels. That is, the gate line 111 has an upper position of the display pixel in the first row, a lower position of the display pixel in the second row, an upper position of the display pixel in the third row, and a lower position of the display pixel in the fourth row,. , (N−1) rows of display pixels, and N rows of display pixels, respectively. In addition, the sensor gate line 121 is arranged at a position between each two rows of display pixels for every two rows of display pixels. That is, the sensor gate line 121 is positioned between the display pixel in the first row and the display pixel in the second row, the position between the display pixel in the third row and the display pixel in the fourth row, (N−1). ) The pixel is arranged at a position between the display pixel in the row and the display pixel in the Nth row. Further, as described above, the sensor gate line 121 also serves as a gate electrode of the TFT sensor, and extends in the column direction so as to be adjacent to each display pixel pair.

また、本実施形態では図5に示すように容量ライン151も、各表示画素対につき、鏡像関係となるように配置する。即ち、容量ライン151は、図5に示すように、1個の表示画素対に対し、センサゲートライン121を挟むように且つ各表示画素の外周部と対向するように引き回されている。   Further, in the present embodiment, as shown in FIG. 5, the capacitor line 151 is also arranged so as to have a mirror image relationship for each display pixel pair. That is, as shown in FIG. 5, the capacitor line 151 is routed so as to sandwich the sensor gate line 121 and to face the outer peripheral portion of each display pixel with respect to one display pixel pair.

以上のようにしてゲートライン111、センサゲートライン121、容量ライン151を配置することにより、ゲートライン111、センサゲートライン121、容量ライン151の何れもが互いに交差することがない(導通することがない)。さらに、1本のセンサゲートライン121で1個の表示画素対に対応した2個分の受光面積のTFTセンサを駆動することが可能である。このようにして、1個の表示画素に対応して1個のTFTセンサを設ける場合に比べてセンサゲートライン121の数を半分に削減することができ、これによって表示パネル10の表示画素当たりの開口率を向上させることが可能である。   By disposing the gate line 111, the sensor gate line 121, and the capacitor line 151 as described above, none of the gate line 111, the sensor gate line 121, and the capacitor line 151 cross each other (being conductive). Absent). Further, it is possible to drive two TFT light receiving areas corresponding to one display pixel pair by one sensor gate line 121. In this way, the number of sensor gate lines 121 can be reduced by half compared to the case where one TFT sensor is provided corresponding to one display pixel. It is possible to improve the aperture ratio.

また、ゲートライン111とセンサゲートライン121とが近接して配設されていないために、ゲートライン111に印加される信号電圧とセンサゲートライン121に印加される信号電圧との間の干渉が起こらないようにすることができる。これにより、各表示画素による表示状態に薄膜トランジスタ光センサの駆動による影響が生じないようにすることができるとともに、薄膜トランジスタ光センサによるユーザの接触位置の検出に各表示画素の駆動による影響が生じないようにすることができる。   Further, since the gate line 111 and the sensor gate line 121 are not disposed close to each other, interference between the signal voltage applied to the gate line 111 and the signal voltage applied to the sensor gate line 121 occurs. Can not be. Thus, the display state of each display pixel can be prevented from being affected by driving of the thin film transistor photosensor, and detection of the user's contact position by the thin film transistor photosensor is not affected by driving of each display pixel. Can be.

また、図6は、カラーフィルタ基板102に遮光膜142が形成された状態の本実施形態の表示パネル10の正面図である。上述したように、本実施形態のTFTセンサは、表示パネル10の面内におけるバックライト104の反射光を検出するセンサである。即ち、TFTセンサに外光を入射させる必要がないため、TFTセンサの部分を遮光膜142で完全に覆うことが可能である。このため、表示パネル10を観察した場合には、表示画素以外の周期構造が視認されない状態となる。表示画素以外の周期構造が視認されてしまうと、画質に悪影響が及ぼすが、本実施形態ではこのような画質への悪影響も抑制することが可能である。   FIG. 6 is a front view of the display panel 10 of the present embodiment in a state where the light shielding film 142 is formed on the color filter substrate 102. As described above, the TFT sensor of this embodiment is a sensor that detects the reflected light of the backlight 104 in the plane of the display panel 10. That is, since it is not necessary to make external light incident on the TFT sensor, the TFT sensor portion can be completely covered with the light shielding film 142. For this reason, when the display panel 10 is observed, the periodic structure other than the display pixels is not visually recognized. If the periodic structure other than the display pixels is visually recognized, the image quality is adversely affected. In the present embodiment, such an adverse effect on the image quality can also be suppressed.

さらに、本実施形態においては、表示パネル10の表示エリア(画素電極が配置されるエリア)を複数のエリアに分割し、分割エリア毎にユーザの指等の接触の有無を判定可能としている。図7は、このエリア分割の概要を示した図である。図7は、表示パネル10の表示エリア(図示破線で示したエリア)を行方向に7分割、列方向に5分割した例を示している。図7に示すそれぞれの分割エリア(分割領域)11は、人間の指の大きさ程度のエリアである、1辺が約5mmの正方形エリアとなっている。そして、各分割エリア11内には、図4に示したような表示画素が複数配置され、さらに、各表示画素対の両隣に隣接するように、即ち表示パネル10の行方向に沿って交互にTFTセンサT0及びTFTセンサT1の対(センサ対)が配置されている。このようにしてTFTセンサT0及びTFTセンサT1を配置すると、1個のセンサ対としてはTFTセンサT0とTFTセンサT1とが近接したほぼ同位置に配置されていると考えることができる。この場合、TFTセンサT0とTFTセンサT1とは素子温度がほぼ同一であると考えることができる。   Furthermore, in the present embodiment, the display area of the display panel 10 (area in which the pixel electrodes are arranged) is divided into a plurality of areas, and it is possible to determine the presence or absence of contact with the user's finger or the like for each divided area. FIG. 7 is a diagram showing an outline of this area division. FIG. 7 shows an example in which the display area of the display panel 10 (the area indicated by the broken line in the figure) is divided into 7 in the row direction and 5 in the column direction. Each divided area (divided area) 11 shown in FIG. 7 is an area about the size of a human finger, and is a square area with one side of about 5 mm. In each divided area 11, a plurality of display pixels as shown in FIG. 4 are arranged, and further, adjacent to both sides of each display pixel pair, that is, alternately along the row direction of the display panel 10. A pair (sensor pair) of the TFT sensor T0 and the TFT sensor T1 is disposed. When the TFT sensor T0 and the TFT sensor T1 are arranged in this way, it can be considered that the TFT sensor T0 and the TFT sensor T1 are arranged at substantially the same position as one sensor pair. In this case, it can be considered that the TFT sensor T0 and the TFT sensor T1 have substantially the same element temperature.

また、本実施形態では、図7に示す分割エリア11のうちで同一行(図示水平方向)に配置された分割エリア11については表示エリアの外部でセンサゲートラインを共通化してセンサドライバ20に接続するとともに、図7に示す分割エリア11のうちで同一列(図示垂直方向)に配置された分割エリア11については表示エリアの外部でセンサドレインライン、センサソースラインをそれぞれ共通化してセンサドライバ20に接続する。なお、センサゲートライン、センサドレインライン、センサソースラインはそれぞれ表示エリアの外部で共通化することが好ましい。これは、センサゲートライン、センサドレインライン、センサソースラインを表示エリアの内部で共通化してしまうと、配線が複雑化するとともに、表示パネル10に表示される画像に悪影響を与えるおそれもあるためである。   In the present embodiment, among the divided areas 11 shown in FIG. 7, the divided areas 11 arranged in the same row (in the horizontal direction in the figure) are connected to the sensor driver 20 by sharing a sensor gate line outside the display area. In addition, among the divided areas 11 shown in FIG. 7, for the divided areas 11 arranged in the same column (in the vertical direction in the drawing), the sensor drain line and the sensor source line are shared by the sensor driver 20 outside the display area. Connecting. The sensor gate line, sensor drain line, and sensor source line are preferably shared outside the display area. This is because if the sensor gate line, sensor drain line, and sensor source line are made common within the display area, the wiring becomes complicated and the image displayed on the display panel 10 may be adversely affected. is there.

後述するが、本実施形態においては、1つの分割エリア11内のTFTセンサT0とTFTセンサT1とのセンサ対は同時に駆動していく。このため、1つの分割エリア11内のTFTセンサT0とTFTセンサT1とでセンサゲートラインを分ける必要はない。したがって、センサドライバ20には分割エリアの行数分だけのゲート端子(図7に示すG1〜G5)を設ければ良い。これに対し、センサドレインラインについては、TFTセンサT0とTFTセンサT1とで分ける必要がある。したがって、センサドライバ20には、分割エリアの列数分だけのTFTセンサT0用のドレイン端子(図7に示すD1−0〜D7−0)と分割エリアの列数分だけのTFTセンサT1用のドレイン端子(図7に示すD1−1〜D7−1)をそれぞれ設ける必要がある。さらには、センサドライバ20にはソース端子もTFTセンサT0とTFTセンサT1の分を個別に設ける。このようにしてセンサドライバ20に端子を設けることにより、各分割エリア11から出力されるドレイン電流を増加させることができるとともに、センサドライバ20の端子数の削減にも繋がる。   As will be described later, in this embodiment, the sensor pairs of the TFT sensor T0 and the TFT sensor T1 in one divided area 11 are driven simultaneously. For this reason, it is not necessary to divide the sensor gate line between the TFT sensor T0 and the TFT sensor T1 in one division area 11. Therefore, the sensor driver 20 may be provided with gate terminals (G1 to G5 shown in FIG. 7) corresponding to the number of rows in the divided area. On the other hand, it is necessary to separate the sensor drain line between the TFT sensor T0 and the TFT sensor T1. Accordingly, the sensor driver 20 includes the drain terminals (D1-0 to D7-0 shown in FIG. 7) for the TFT sensor T0 corresponding to the number of columns in the divided area and the TFT sensors T1 corresponding to the number of columns in the divided area. It is necessary to provide drain terminals (D1-1 to D7-1 shown in FIG. 7), respectively. Further, the sensor driver 20 is provided with a source terminal for the TFT sensor T0 and the TFT sensor T1 separately. By providing the terminals in the sensor driver 20 in this way, the drain current output from each divided area 11 can be increased, and the number of terminals of the sensor driver 20 can be reduced.

図8は、図7のAの部分の詳細な回路構成を示している。図8に示すように、同一行に配置されたTFTセンサT0、T1のセンサゲートライン121は共通化され、さらに、共通化されたセンサゲートライン121は複数本が表示エリアの外部で共通化されて共通ゲートラインGL5に接続され、共通ゲートラインGL5はセンサドライバ20のゲート端子G5に接続される。また、同一列に配置されたTFTセンサT0のセンサドレインライン122は共通化され、さらに、共通化されたセンサドレインライン122は複数本が表示エリアの外部で共通化されて共通ドレインライン(第1のセンサドレインライン)DL70に接続され、共通ドレインラインDL70はセンサドライバ20のドレイン端子D7−0に接続される。同様に、同一列に配置されたTFTセンサT1のセンサドレインライン122は共通化され、さらに、共通化されたセンサドレインライン122は複数本が表示エリアの外部で共通化されて共通ドレインライン(第2のセンサドレインライン)DL71に接続され、共通ドレインラインDL71はセンサドライバ20のドレイン端子D7−1に接続される。また、同一列に配置されたTFTセンサT0のセンサソースライン123は共通化され、さらに、共通化されたセンサソースライン123は複数本が表示エリアの外部で共通化されて共通ソースライン(第1のセンサソースライン)SL70に接続され、共通ソースラインSL70はセンサドライバ20のソース端子S7−0に接続される。さらに、同一列に配置されたTFTセンサT1のセンサソースライン123は共通化され、さらに、共通化されたセンサソースライン123は複数本が表示エリアの外部で共通化されて共通ソースライン(第2のセンサソースライン)SL71に接続され、共通ソースラインSL70はセンサドライバ20のソース端子S7−1に接続される。   FIG. 8 shows a detailed circuit configuration of a portion A in FIG. As shown in FIG. 8, the sensor gate lines 121 of the TFT sensors T0 and T1 arranged in the same row are shared, and a plurality of the shared sensor gate lines 121 are shared outside the display area. Are connected to the common gate line GL5, and the common gate line GL5 is connected to the gate terminal G5 of the sensor driver 20. In addition, the sensor drain lines 122 of the TFT sensors T0 arranged in the same column are shared, and a plurality of the shared sensor drain lines 122 are shared outside the display area. The common drain line DL70 is connected to the drain terminal D7-0 of the sensor driver 20. Similarly, the sensor drain lines 122 of the TFT sensors T1 arranged in the same column are shared, and a plurality of the shared sensor drain lines 122 are shared outside the display area so that the common drain lines (first 2 sensor drain line) DL71, and the common drain line DL71 is connected to the drain terminal D7-1 of the sensor driver 20. In addition, the sensor source lines 123 of the TFT sensors T0 arranged in the same column are shared, and a plurality of the shared sensor source lines 123 are shared outside the display area so that the common source line (first Sensor source line) SL70, and the common source line SL70 is connected to the source terminal S7-0 of the sensor driver 20. Further, the sensor source lines 123 of the TFT sensors T1 arranged in the same column are shared, and a plurality of the shared sensor source lines 123 are shared outside the display area so that the common source line (second Sensor source line) SL71, and the common source line SL70 is connected to the source terminal S7-1 of the sensor driver 20.

図9は、センサドライバ20の構成の一例を示す回路図である。センサドライバ20は、ゲート端子G1〜G5からセンサ走査信号を順次出力して、各ゲート端子に接続されているTFTセンサT0とTFTセンサT1の対を行単位で順次選択状態に設定するとともに、選択状態に設定されたTFTセンサT1から出力される光電流信号(ドレイン電流)を電圧信号に変換し、複数のTFTセンサT1に基づく複数の電圧信号を並行して取り込み、各電圧信号に応じた複数のデジタル信号出力Voutを順次出力する。このようなセンサドライバ20は、スキャンドライバ201と、電流ドライバ202とを有している。   FIG. 9 is a circuit diagram illustrating an example of the configuration of the sensor driver 20. The sensor driver 20 sequentially outputs sensor scanning signals from the gate terminals G1 to G5, sets the pair of TFT sensors T0 and TFT sensors T1 connected to each gate terminal to the selected state sequentially in units of rows, and selects them. The photocurrent signal (drain current) output from the TFT sensor T1 set to the state is converted into a voltage signal, and a plurality of voltage signals based on the plurality of TFT sensors T1 are taken in parallel, and a plurality of signals corresponding to each voltage signal are obtained. Are sequentially output. Such a sensor driver 20 includes a scan driver 201 and a current driver 202.

スキャンドライバ201は、行方向駆動部としての行方向シフトレジスタ2011を有している。行方向シフトレジスタ2011は、表示パネル10のゲート端子数と同数(図9の例では5個)のゲート端子を有しており、センサゲートラインを介して接続されている複数のTFTセンサT0、T1を選択状態とする。   The scan driver 201 includes a row direction shift register 2011 as a row direction drive unit. The row direction shift register 2011 has the same number of gate terminals as the number of gate terminals of the display panel 10 (five in the example of FIG. 9), and includes a plurality of TFT sensors T0, which are connected via sensor gate lines. T1 is selected.

また、変換回路としての電流ドライバ202は、表示パネル10のドレイン端子、ソース端子と同数の端子(図9の例ではドレイン端子(7×2)+ソース端子(7×2)=28個)を有している。そして、TFTセンサT0からのドレイン電流を入力するための複数のドレイン端子Dm−0(m=1、2、…、7。図7に対応)はそれぞれオペアンプAMP1の非反転入力端子に接続されている。さらに、この非反転入力端子には電位Vdを与える定電圧源が接続されている。また、TFTセンサT1からのドレイン電流を入力するための複数のドレイン端子Dm−1(m=1、2、…、7)はそれぞれオペアンプAMP1の反転入力端子に接続されている。また、オペアンプAMP1の反転入力端子と出力端子との間には抵抗器Rfが接続されており、オペアンプAMP1と抵抗器Rfとで電流−電圧変換回路を構成している。   Further, the current driver 202 as a conversion circuit has the same number of terminals as the drain terminal and the source terminal of the display panel 10 (in the example of FIG. 9, drain terminal (7 × 2) + source terminal (7 × 2) = 28). Have. A plurality of drain terminals Dm-0 (m = 1, 2,..., 7, corresponding to FIG. 7) for inputting drain current from the TFT sensor T0 are respectively connected to the non-inverting input terminal of the operational amplifier AMP1. Yes. Further, a constant voltage source for applying a potential Vd is connected to the non-inverting input terminal. Further, a plurality of drain terminals Dm−1 (m = 1, 2,..., 7) for inputting drain current from the TFT sensor T1 are respectively connected to the inverting input terminal of the operational amplifier AMP1. A resistor Rf is connected between the inverting input terminal and the output terminal of the operational amplifier AMP1, and the operational amplifier AMP1 and the resistor Rf constitute a current-voltage conversion circuit.

また、複数の共通ソースラインSLm0(m=1、2、…、7)に接続された複数のソース端子Sm−0(m=1、2、…、7)は定電流源に接続されている。この定電流源は、電位VSS(VSS<Vd)を与える定電圧源にも接続され、ソース端子Sm−0から定電圧源VSSに向かう定電流Isを供給する電流吸い込み型の電流源である。さらに、複数の共通ソースラインSLm1(m=1、2、…、7)に接続された複数のソース端子Sm−1(m=1、2、…、7)はバッファ回路BUFを介して電流源Isに接続されている。   The plurality of source terminals Sm-0 (m = 1, 2,..., 7) connected to the plurality of common source lines SLm0 (m = 1, 2,..., 7) are connected to a constant current source. . This constant current source is also connected to a constant voltage source that provides a potential VSS (VSS <Vd), and is a current sink type current source that supplies a constant current Is from the source terminal Sm-0 to the constant voltage source VSS. Further, a plurality of source terminals Sm−1 (m = 1, 2,..., 7) connected to the plurality of common source lines SLm1 (m = 1, 2,..., 7) are supplied as current sources via the buffer circuit BUF. Connected to Is.

また、複数のオペアンプAMP1の出力端子はサンプルホールド(SH)回路203に共通に接続されている。サンプルホールド(SH)回路203は、複数のドレイン端子Dm−1(m=1、2、…、7)に対応する複数のオペアンプAMP1の出力電圧(電圧信号)をパラレル信号として並行して取り込む。そして、SH回路203はパラレルシリアル変換回路204に接続され、パラレルシリアル変換回路204は、アナログ−デジタル変換回路(ADC)205に接続されている。パラレルシリアル変換回路204は、サンプルホールド(SH)回路203が取り込んだパラレル信号としての複数のオペアンプAMP1の出力電圧をシリアル信号に変換して、アナログ−デジタル変換回路(ADC)205に供給する。アナログ−デジタル変換回路(ADC)205は、パラレルシリアル変換回路204から供給されたシリアル信号をデジタル信号に変換して、デジタル信号出力Voutとして出力する。   The output terminals of the plurality of operational amplifiers AMP1 are connected in common to the sample hold (SH) circuit 203. The sample hold (SH) circuit 203 takes in parallel the output voltages (voltage signals) of the plurality of operational amplifiers AMP1 corresponding to the plurality of drain terminals Dm−1 (m = 1, 2,..., 7) as parallel signals. The SH circuit 203 is connected to a parallel / serial conversion circuit 204, and the parallel / serial conversion circuit 204 is connected to an analog-digital conversion circuit (ADC) 205. The parallel-serial conversion circuit 204 converts the output voltages of the plurality of operational amplifiers AMP1 as parallel signals captured by the sample-and-hold (SH) circuit 203 into serial signals, and supplies them to the analog-digital conversion circuit (ADC) 205. The analog-digital conversion circuit (ADC) 205 converts the serial signal supplied from the parallel-serial conversion circuit 204 into a digital signal and outputs the digital signal as a digital signal output Vout.

以下、図1〜図9で示した液晶表示装置の動作について説明する。
まず、液晶表示装置の表示動作について説明する。なお、表示動作については従来の液晶表示装置と何ら変わらないのでここでは簡単に説明する。
Hereinafter, the operation of the liquid crystal display device shown in FIGS. 1 to 9 will be described.
First, the display operation of the liquid crystal display device will be described. Since the display operation is not different from that of a conventional liquid crystal display device, it will be briefly described here.

1画面分の画像の表示に際し、図示しない表示ドライバは、図4に示す上側の行のゲートライン111から順次ハイレベルの走査信号を供給するとともに、各ドレインライン112に、対応するサブ画素に表示させるべき画像の階調レベルに応じた階調信号を供給する。走査信号がハイレベルとなると、この走査信号がハイレベルとなったゲートライン111に接続されている1行分の画素TFT T2が全てオン状態となり、サブ画素が選択状態となる。画素TFT T2がオン状態となると、このオン状態となった画素TFT T2を介してドレインライン112に供給された階調信号が画素電極114に印加される。このとき、階調信号の印加によって画素電極114に発生する画素電極電圧とコモン電極に印加されているコモン電圧との差の電圧が液晶103に印加され、対応するサブ画素での画像表示が行われる。また、この液晶103に印加される電圧は画素電極114に印加された階調信号は次の階調信号の印加がなされるまで、容量ライン151と画素電極114とによって形成される蓄積容量に保持される。   When displaying an image for one screen, a display driver (not shown) sequentially supplies a high level scanning signal from the gate line 111 in the upper row shown in FIG. 4 and displays it on each drain line 112 on a corresponding sub-pixel. A gradation signal corresponding to the gradation level of the image to be generated is supplied. When the scanning signal becomes high level, all the pixel TFTs T2 for one row connected to the gate line 111 where the scanning signal becomes high level are turned on, and the sub-pixels are selected. When the pixel TFT T2 is turned on, the gradation signal supplied to the drain line 112 via the pixel TFT T2 that is turned on is applied to the pixel electrode 114. At this time, a difference voltage between the pixel electrode voltage generated at the pixel electrode 114 and the common voltage applied to the common electrode due to the application of the gradation signal is applied to the liquid crystal 103, and image display is performed on the corresponding sub-pixel. Is called. The voltage applied to the liquid crystal 103 is held in the storage capacitor formed by the capacitor line 151 and the pixel electrode 114 until the next gradation signal is applied to the gradation signal applied to the pixel electrode 114. Is done.

次に、タッチセンサとしての動作について説明する。初期状態では行方向シフトレジスタ2011からの電圧印加がなされていない。この状態では表示エリア内の全てのTFTセンサが非選択状態となっており、選択状態に対応したドレイン電流が流れない状態となっている。実際には、図10に示すように、TFTセンサが非選択状態(例えばVgs=0[V])のときであってもドレイン電流は流れるが、この非選択状態のドレイン電流は、選択状態(例えばVgs=3〜5[V])のドレイン電流に比べて非常に小さいものである。   Next, the operation as a touch sensor will be described. In the initial state, no voltage is applied from the row direction shift register 2011. In this state, all TFT sensors in the display area are in a non-selected state, and a drain current corresponding to the selected state does not flow. Actually, as shown in FIG. 10, although the drain current flows even when the TFT sensor is in a non-selected state (for example, Vgs = 0 [V]), the drain current in this non-selected state is in a selected state ( For example, it is very small compared to the drain current of Vgs = 3 to 5 [V]).

全てのTFTセンサが非選択状態である場合において、行方向シフトレジスタ2011は、まず、図7に示す1行目の分割エリア11に対応したゲート端子G1に接続されているTFTセンサT0、T1を選択状態とすべく、ゲート端子G1の電圧をTFTセンサT0、T1のオンレベルの電圧とする。一方、ゲート端子G2〜G5の電圧はTFTセンサT0、T1のオフレベルの電圧とする。   When all the TFT sensors are in the non-selected state, the row direction shift register 2011 first sets the TFT sensors T0 and T1 connected to the gate terminal G1 corresponding to the divided area 11 in the first row shown in FIG. In order to make the selected state, the voltage of the gate terminal G1 is set to the on-level voltage of the TFT sensors T0 and T1. On the other hand, the voltage of the gate terminals G2 to G5 is the off-level voltage of the TFT sensors T0 and T1.

行方向シフトレジスタ2011によってゲート端子G1に接続された1行目の分割エリア11に含まれる全てのTFTセンサT0、T1が選択状態となると、各TFTセンサT0、T1から、選択状態に対応したドレイン電流が出力される状態となる。これにより、1行目の分割エリア11における指等の接触の有無を判定することが可能となる。   When all the TFT sensors T0 and T1 included in the divided area 11 of the first row connected to the gate terminal G1 by the row direction shift register 2011 are selected, drains corresponding to the selected state are obtained from the TFT sensors T0 and T1. A current is output. Accordingly, it is possible to determine whether or not a finger or the like is in contact with the divided area 11 in the first row.

このとき、オペアンプAMP1のイマジナリーショートにより、TFTセンサT0のドレイン電圧とTFTセンサT1のドレイン電圧とが等しくなっている。即ち、定電圧源VdによってTFTセンサT0のドレイン電圧が一定値Vdに固定され、またTFTセンサT1のドレイン電圧もVdとなる。なお、Vdの具体的数値は特に限定されるものではなく、例えばVd=ゼロ[V]である。   At this time, the drain voltage of the TFT sensor T0 is equal to the drain voltage of the TFT sensor T1 due to an imaginary short of the operational amplifier AMP1. That is, the drain voltage of the TFT sensor T0 is fixed at a constant value Vd by the constant voltage source Vd, and the drain voltage of the TFT sensor T1 is also Vd. In addition, the specific numerical value of Vd is not specifically limited, For example, it is Vd = zero [V].

また、定電流源によって、TFTセンサT0から定電圧VSSに向かって一定のドレイン電流Isが流れる。TFTセンサT0から一定のドレイン電流Isが流れ、TFTセンサT0のドレイン電圧とゲート電圧が一定であるので、TFTセンサT0のソース電圧が浮動状態となる。また、バッファ回路BUFによって、TFTセンサT0のソース電圧とTFTセンサT1のソース電圧とが等しくなる。   A constant drain current Is flows from the TFT sensor T0 toward the constant voltage VSS by the constant current source. Since a constant drain current Is flows from the TFT sensor T0 and the drain voltage and gate voltage of the TFT sensor T0 are constant, the source voltage of the TFT sensor T0 is in a floating state. Further, the buffer circuit BUF makes the source voltage of the TFT sensor T0 equal to the source voltage of the TFT sensor T1.

したがって、TFTセンサT0の各電極とTFTセンサT1の各電極とはそれぞれ等電圧となる。この状態において、TFTセンサT1の光電変換部124へのバックライト104からの光の入射がない場合、即ち1行目の分割エリア11への指等の接触がない場合に、TFTセンサT1からは、TFTセンサT0のドレイン電流Isと同じ大きさのドレイン電流Ids0が出力される。この関係は、TFTセンサT0とTFTセンサT1とが同一サイズであると仮定した場合である。TFTセンサT0とTFTセンサT1とが異なるサイズである場合のTFTセンサT1のドレイン電流Ids0は、Ids0=Is×(S1/S0)となる。ここで、S1は、TFTセンサT1のチャネル幅をチャネル長で除算した値であり、S0は、TFTセンサT0のチャネル幅をチャネル長で除算した値である。   Therefore, the respective electrodes of the TFT sensor T0 and the respective electrodes of the TFT sensor T1 have the same voltage. In this state, when there is no incidence of light from the backlight 104 to the photoelectric conversion unit 124 of the TFT sensor T1, that is, when there is no contact of a finger or the like to the divided area 11 in the first row, the TFT sensor T1 The drain current Ids0 having the same magnitude as the drain current Is of the TFT sensor T0 is output. This relationship is when it is assumed that the TFT sensor T0 and the TFT sensor T1 have the same size. When the TFT sensor T0 and the TFT sensor T1 have different sizes, the drain current Ids0 of the TFT sensor T1 is Ids0 = Is × (S1 / S0). Here, S1 is a value obtained by dividing the channel width of the TFT sensor T1 by the channel length, and S0 is a value obtained by dividing the channel width of the TFT sensor T0 by the channel length.

また、TFTセンサT1の光電変換部124へのバックライト104からの光の入射があった場合には入射した光の照度に応じてドレイン電流が増加する。この像分をΔIdsとした場合、光入射時のドレイン電流IdsはIds=Ids0+ΔIdsとなる。   Further, when light from the backlight 104 enters the photoelectric conversion unit 124 of the TFT sensor T1, the drain current increases according to the illuminance of the incident light. When this image component is ΔIds, the drain current Ids at the time of light incidence is Ids = Ids0 + ΔIds.

このようにして1行目の分割エリア11から出力されるドレイン電流Idsは、オペアンプAMP1と抵抗器Rfとから構成される電流−電圧変換回路によって電圧に変換される。このオペアンプAMP1の出力電圧は、抵抗器Rfの抵抗値をRfとすると、−Ids×Rfとなる。このようにして各オペアンプAMP1からの出力電圧がパラレル信号としてSH回路203によって保持される。その後、SH回路203によって保持された電圧がパラレルシリアル変換回路204においてシリアル信号に変換されてADC205に入力される。そして、このシリアル信号に変換された電圧がADC205に順次入力されてデジタル信号に変換される。このデジタル信号出力Voutが図示しないタッチセンサの制御回路に入力される。このタッチセンサの制御回路は、デジタル信号出力Voutの値が1行目の何列目の分割エリア11に対応したものであるか、及びデジタル信号出力Voutの値がIdsに対応したものかIds0に対応したものかを判定することにより、1行目の何れかの列の分割エリア11への指等の接触があったか否かを判定する。   In this manner, the drain current Ids output from the divided area 11 in the first row is converted into a voltage by a current-voltage conversion circuit including the operational amplifier AMP1 and the resistor Rf. The output voltage of the operational amplifier AMP1 is −Ids × Rf, where Rf is the resistance value of the resistor Rf. In this way, the output voltage from each operational amplifier AMP1 is held by the SH circuit 203 as a parallel signal. Thereafter, the voltage held by the SH circuit 203 is converted into a serial signal by the parallel-serial conversion circuit 204 and input to the ADC 205. The voltage converted into the serial signal is sequentially input to the ADC 205 and converted into a digital signal. The digital signal output Vout is input to a touch sensor control circuit (not shown). In the touch sensor control circuit, the value of the digital signal output Vout corresponds to the division area 11 in which column of the first row, and the value of the digital signal output Vout corresponds to Ids. By determining whether it corresponds, it is determined whether or not a finger or the like has touched the divided area 11 in any column of the first row.

また、1行目の分割エリア11への指等の接触があったか否かの判定が終了した後、行方向シフトレジスタ2011は、2行目の分割エリア11に対応したゲート端子G2に接続されているTFTセンサT0、T1を選択状態とすべく、ゲート端子G2の電圧をTFTセンサT0、T1のオンレベルの電圧とする。以後も同様に、1行分の分割エリア11への指等の接触があったか否かの判定が終了した後、行方向シフトレジスタ2011は、次の行の分割エリア11に対応したゲート端子の電圧をTFTセンサT0、T1のオンレベルの電圧とする。これにより、表示エリアの全域で指等の接触があったか否かの判定を行うことができる。   After the determination as to whether or not a finger or the like has touched the divided area 11 in the first row is completed, the row direction shift register 2011 is connected to the gate terminal G2 corresponding to the divided area 11 in the second row. In order to set the TFT sensors T0 and T1 in the selected state, the voltage of the gate terminal G2 is set to the on-level voltage of the TFT sensors T0 and T1. Similarly, after the determination as to whether or not a finger or the like has touched the divided area 11 for one row is completed, the row direction shift register 2011 displays the voltage of the gate terminal corresponding to the divided area 11 of the next row. Is the on-level voltage of the TFT sensors T0 and T1. Thereby, it can be determined whether or not a finger or the like has been touched in the entire display area.

以上説明したように、本実施形態においては、列方向に隣接配置される2個の表示画素からなる表示画素対に対してゲートライン111を鏡像関係に配置している。そして、表示画素対の間に生じる空き領域にセンサゲートラインを配置し、このセンサゲートラインに表示画素の2個分に対応した受光面積を有するTFTセンサを接続している。これによってセンサゲートラインの本数を削減して表示画素の開口率を向上させることが可能である。   As described above, in the present embodiment, the gate line 111 is arranged in a mirror image relationship with respect to a display pixel pair composed of two display pixels arranged adjacent to each other in the column direction. A sensor gate line is arranged in an empty region generated between the display pixel pair, and a TFT sensor having a light receiving area corresponding to two display pixels is connected to the sensor gate line. As a result, the number of sensor gate lines can be reduced and the aperture ratio of the display pixel can be improved.

また、本実施形態では、2次元状に配置されたTFTセンサT0とTFTセンサT1に対し、分割エリア11の行単位でTFTセンサT0とTFTセンサT1を選択しつつTFTセンサT1のドレイン電流に応じた電圧信号を取り込むようにしている。TFTのドレイン電流は照度の他に、経時変化や温度変化によっても変化してしまうが、本実施形態では、TFTセンサT1のドレイン電流のうちIds0を一定とすることができる。上述したように、TFTセンサT0とTFTセンサT1とはセンサ対として見ると同じ温度条件であると考えることができるから、TFTセンサT0やTFTセンサT1の経時変化や温度変化による影響は、Ids0に変化をもたらさず、TFTセンサT0やTFTセンサT1のドレイン電圧に変化をもたらす。このように、TFTセンサT1のドレイン電流Idsは照度にのみ依存するものとなり、TFTセンサT0やTFTセンサT1の経時変化や温度変化による影響を廃した電圧信号を取り込むことが可能である。また、本実施形態では、スキャンドライバ201の行方向シフトレジスタ2011が分割エリア11の1行分のTFTセンサT0、T1を同時に選択状態とする。したがって、オペアンプAMP1からはドレイン電流に対応した出力電圧(電圧信号)がパラレル信号として出力されるが、このパラレル信号をシリアル信号として取り込むことで線順次駆動でTFTセンサの信号を取り込むことが可能である。 In the present embodiment, the TFT sensor T0 and the TFT sensor T1 arranged in a two-dimensional manner are selected according to the drain current of the TFT sensor T1 while selecting the TFT sensor T0 and the TFT sensor T1 for each row of the divided area 11. The voltage signal is taken in. In addition to the illuminance, the drain current of the TFT changes due to a change with time and a change in temperature. In this embodiment, Ids0 can be made constant among the drain current of the TFT sensor T1. As described above, since the TFT sensor T0 and the TFT sensor T1 can be considered to have the same temperature condition when viewed as a sensor pair, the influence of the TFT sensor T0 and the TFT sensor T1 due to changes over time and temperature changes on Ids0. A change is brought about in the drain voltage of TFT sensor T0 or TFT sensor T1 without making a change. As described above, the drain current Ids of the TFT sensor T1 depends only on the illuminance, and it is possible to take in a voltage signal that eliminates the influence of the TFT sensor T0 and the TFT sensor T1 due to changes with time and temperature. In this embodiment, the row direction shift register 2011 of the scan driver 201 simultaneously selects the TFT sensors T0 and T1 for one row in the divided area 11 at the same time. Therefore, the output voltage (voltage signal) corresponding to the drain current is output from the operational amplifier AMP1 as a parallel signal. By capturing this parallel signal as a serial signal, it is possible to capture the TFT sensor signal by line sequential driving. is there.

また、本実施形態の光センサ装置をタッチセンサとして用いることを考えた場合、表示画素単位のような微小エリア単位で接触の有無を判定する必要がない場合が多い。このため、図7のように、表示エリアを複数の表示画素を含んでなる複数の分割エリア11単位に分割し、分割エリア11の行単位で接触の有無を判定するようにすることが可能である。この場合、分割エリア11の行単位でセンサゲートライン121やセンサドレインライン122、センサソースライン123を共通化することができるのでセンサドライバ20の端子数の削減に繋がる。また、分割エリア11の単位でまとめてドレイン電流を取り出すようにすることで、ドレイン電流の増幅をすることなく大きなドレイン電流を取り出すことができる。これにより、接触の有無の判定における誤判定の可能性を低減することが可能である。   Further, when considering using the optical sensor device of this embodiment as a touch sensor, it is often unnecessary to determine the presence or absence of contact in units of minute areas such as units of display pixels. Therefore, as shown in FIG. 7, it is possible to divide the display area into a plurality of divided area 11 units each including a plurality of display pixels, and to determine the presence or absence of contact in units of rows of the divided area 11. is there. In this case, the sensor gate line 121, the sensor drain line 122, and the sensor source line 123 can be shared in units of rows in the divided area 11, which leads to a reduction in the number of terminals of the sensor driver 20. In addition, by draining the drain current in units of the divided areas 11, a large drain current can be extracted without amplifying the drain current. Thereby, it is possible to reduce the possibility of erroneous determination in the determination of the presence or absence of contact.

さらに、本実施形態では、同一行に配列されたTFTセンサT0、T1についてはセンサゲートライン121を共通化するとともに、同一列に配列されたTFTセンサT0、T1についてはセンサドレインライン122、センサソースライン123を共通化している。このような構成とすることにより、センサゲートライン121、センサドレインライン122、センサソースライン123の本数を必要最小限とすることが可能である。   Further, in the present embodiment, the sensor gate lines 121 are made common for the TFT sensors T0 and T1 arranged in the same row, and the sensor drain line 122 and the sensor source are used for the TFT sensors T0 and T1 arranged in the same column. The line 123 is shared. With such a configuration, the number of sensor gate lines 121, sensor drain lines 122, and sensor source lines 123 can be minimized.

ここで、図10のa−Si TFTの光−電流特性に示されるように、a−Si TFTを用いた薄膜トランジスタ光センサにおいては、ゲート電圧を負とした場合の照度に対するドレイン電流の増幅率が、ゲート電圧を正とした場合の照度に対するドレイン電流の増幅率よりも大きい。このため、通常、TFTを薄膜トランジスタ光センサとして用いる場合には、TFTに負のゲート電圧を印加するようにしている。しかしながら、本実施形態では同一列のTFTを共通のセンサドレインライン122に接続しているため、負のゲート電圧を印加してTFTを用いると、同一列に属する全てのTFTから常にドレイン電流が流れる状態となってしまい、分割エリアの行単位での接触の有無の判定を行うことができない。これに対し、正のゲート電圧(Vgs=3〜5[V])を印加してTFTを用いることで分割エリアの行単位での接触の有無の判定を行うことが可能である。ただし、正のゲート電圧を印加してTFTを用いると、上述した経時変化や温度変化による影響が大きくなる。しかしながら、本実施形態では上述した構成により、経時変化や温度変化による影響を廃することができるので、配線数を少なくしつつ、分割エリア11の行単位で正しい接触の有無の判定を行うことが可能である。   Here, as shown in the photo-current characteristics of the a-Si TFT in FIG. 10, in the thin film transistor photosensor using the a-Si TFT, the amplification factor of the drain current with respect to the illuminance when the gate voltage is negative. It is larger than the amplification factor of the drain current with respect to the illuminance when the gate voltage is positive. For this reason, normally when a TFT is used as a thin film transistor photosensor, a negative gate voltage is applied to the TFT. However, in this embodiment, the TFTs in the same column are connected to the common sensor drain line 122. Therefore, if a TFT is used by applying a negative gate voltage, drain current always flows from all TFTs belonging to the same column. It becomes a state, and it cannot be determined whether or not there is a contact for each row of the divided area. On the other hand, it is possible to determine the presence or absence of contact in units of rows in the divided area by applying a positive gate voltage (Vgs = 3 to 5 [V]) and using TFTs. However, when a TFT is used by applying a positive gate voltage, the influence due to the above-described change with time and temperature changes becomes large. However, in the present embodiment, the above-described configuration can eliminate the influence due to changes with time and temperature, so that it is possible to determine the presence or absence of correct contact for each row of the divided area 11 while reducing the number of wires. Is possible.

また、本実施形態によれば、表示画素を構成する画素TFT T2と光センサ装置を構成するTFTセンサT0、T1とを同一プロセスで製造でき、製造コストを削減することも可能である。   Further, according to the present embodiment, the pixel TFT T2 constituting the display pixel and the TFT sensors T0 and T1 constituting the optical sensor device can be manufactured by the same process, and the manufacturing cost can be reduced.

さらに、TFTセンサT1の光電変換部124を囲むように遮光壁126を設けることで、分割エリア11への指等の接触時にTFTセンサT1の光電変換部124を完全に遮光することが可能である。さらに遮光膜142によってTFTセンサの部分を完全に覆うことが可能であるため、表示パネル10を観察した場合において、表示画素以外の周期構造が視認されないようにすることが可能である。   Furthermore, by providing the light shielding wall 126 so as to surround the photoelectric conversion unit 124 of the TFT sensor T1, it is possible to completely shield the photoelectric conversion unit 124 of the TFT sensor T1 when a finger or the like contacts the divided area 11. . Further, since the TFT sensor portion can be completely covered by the light shielding film 142, it is possible to prevent the periodic structure other than the display pixels from being visually recognized when the display panel 10 is observed.

なお、上述した実施形態では、TFT基板101上に遮光壁126を設けるようにしているが、分割エリア11への指等の接触時にTFTセンサT1の光電変換部124を完全に遮光することができれば、必ずしもTFT基板101上に遮光壁126を設ける必要はない。例えば、図11に示すように、カラーフィルタ基板102上のTFTセンサT1の光電変換部124を囲む位置に遮光壁126を設けるようにしても良い。また、遮光壁125は、図1で示すような厚膜でなく、図11で示すような薄膜としても良い。   In the above-described embodiment, the light shielding wall 126 is provided on the TFT substrate 101. However, if the photoelectric conversion unit 124 of the TFT sensor T1 can be completely shielded from light when the finger or the like contacts the divided area 11. However, the light shielding wall 126 is not necessarily provided on the TFT substrate 101. For example, as shown in FIG. 11, a light shielding wall 126 may be provided at a position surrounding the photoelectric conversion portion 124 of the TFT sensor T1 on the color filter substrate 102. The light shielding wall 125 may be a thin film as shown in FIG. 11 instead of a thick film as shown in FIG.

また、図9に示したセンサドライバ20の回路構成も一例であって適宜変更可能である。例えば、図9の例では、定電流源を電流吸い込み型の定電流源としているが、これに限るものではない。即ち、図12に示すような、ソース端子Sm−0に向かう定電流Isを供給する電流吐き出し型の定電流源としても上述した図9の構成と同様の効果が得られる。なお、吐き出し型の定電流源とする場合には、図12に示すように、電流源Isを、電圧Vddを与える定電圧源に接続し、TFTセンサT0を、電圧Vs(Vs<Vdd)を与える電圧源に接続する変更も行う必要がある。   The circuit configuration of the sensor driver 20 shown in FIG. 9 is also an example and can be changed as appropriate. For example, in the example of FIG. 9, the constant current source is a current sink type constant current source, but is not limited thereto. That is, the same effect as that of the above-described configuration of FIG. 9 can be obtained also as a current discharge type constant current source that supplies the constant current Is toward the source terminal Sm-0 as shown in FIG. In the case of a discharge type constant current source, as shown in FIG. 12, the current source Is is connected to a constant voltage source for applying a voltage Vdd, and the TFT sensor T0 is set to a voltage Vs (Vs <Vdd). You also need to make changes to connect to the voltage source you give.

さらに、上述した実施形態は、液晶表示装置にタッチセンサを組み込む場合の例を示したが、本実施形態の手法は液晶表示装置以外の例えば有機EL表示装置にも適用可能である。図13は、本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機EL表示装置の表示パネル10の、上記図1と同等の切断位置での断面構造を示す図である。また、図14は有機EL表示装置の表示パネル10の、上記図7に対応する一つの分割エリアの一部の、回路構成を示す図である。   Furthermore, although embodiment mentioned above showed the example in the case of incorporating a touch sensor in a liquid crystal display device, the method of this embodiment is applicable also to organic EL display devices other than a liquid crystal display device, for example. FIG. 13 is a diagram showing a cross-sectional structure of the display panel 10 of the organic EL display device in which the optical sensor device according to one embodiment of the present invention is incorporated as a touch sensor, at the same cutting position as in FIG. FIG. 14 is a diagram showing a circuit configuration of a part of one divided area corresponding to FIG. 7 of the display panel 10 of the organic EL display device.

図13において、有機EL表示装置は、ガラス基板301と封止ガラス302とを有し、ガラス基板301と封止ガラス302との間は図示しないシール部材によって所定の間隔を有するように封止されている。   In FIG. 13, the organic EL display device includes a glass substrate 301 and a sealing glass 302, and the glass substrate 301 and the sealing glass 302 are sealed so as to have a predetermined interval by a seal member (not shown). ing.

ガラス基板301には、各色のサブ画素に対応した有機EL表示素子におけるアノード電極311が形成されている。そして、アノード電極311には、電子輸送層とホール輸送層を含んでなる有機EL発光層313が積層されている。さらに、有機EL発光層313には例えばITO等からなるカソード電極312が設けられている。   On the glass substrate 301, an anode electrode 311 in an organic EL display element corresponding to each color sub-pixel is formed. An organic EL light emitting layer 313 including an electron transport layer and a hole transport layer is stacked on the anode electrode 311. Further, the organic EL light emitting layer 313 is provided with a cathode electrode 312 made of, for example, ITO.

また、このような有機EL表示素子を光学素子として有する各色のサブ画素は、例えば絶縁層315によって絶縁されている。さらに、この絶縁層315中に、図14に示すトランジスタT3(図13にはドレイン電極314のみが示されている)と、上述したTFTセンサT0、T1が設けられている。このトランジスタT3のドレイン電極314は、データライン(データ入力ライン)を兼ねるようにして表示パネルの列方向に向かって延在している。また、トランジスタT3のソース電極は、トランジスタT4や容量Cを介して有機EL表示素子に接続されている。さらに、トランジスタT3のゲート電極はセレクトライン(画素選択ライン)318を兼ねるようにして表示パネルの行方向に向かって延在している。さらに、絶縁層315上には遮光壁316が形成されており、この遮光壁316により、RGBの各色に対応したサブ画素が区分されている。TFTセンサT0の光電変換部を遮光すべく、TFTセンサT0を覆う遮光壁316には、例えば遮光性の高い高分子材料(水を含まない)からなる遮光インク317が、例えばノズルコート法によって塗布されている。   In addition, the subpixels of each color having such an organic EL display element as an optical element are insulated by, for example, an insulating layer 315. Further, in this insulating layer 315, the transistor T3 shown in FIG. 14 (only the drain electrode 314 is shown in FIG. 13) and the TFT sensors T0 and T1 described above are provided. The drain electrode 314 of the transistor T3 extends in the column direction of the display panel so as to serve also as a data line (data input line). The source electrode of the transistor T3 is connected to the organic EL display element through the transistor T4 and the capacitor C. Further, the gate electrode of the transistor T3 extends in the row direction of the display panel so as to also serve as a select line (pixel selection line) 318. Further, a light shielding wall 316 is formed on the insulating layer 315, and the sub pixels corresponding to the respective RGB colors are divided by the light shielding wall 316. In order to shield the photoelectric conversion part of the TFT sensor T0, the light shielding wall 316 covering the TFT sensor T0 is coated with, for example, a light shielding ink 317 made of a high light shielding polymer material (not containing water) by, for example, a nozzle coating method. Has been.

ここで、図13においては、有機EL表示素子に比して遮光壁316のほうが大きく図示されているが、図示の便宜上このように図示しているものであって、実際には有機EL表示素子のほうが大きいものである。   Here, in FIG. 13, the light shielding wall 316 is shown larger than the organic EL display element, but is illustrated in this way for the convenience of illustration, and actually the organic EL display element. Is the bigger one.

また、封止ガラス302には、TFTセンサT1に光を入射させるためのアルミニウム薄膜等の反射膜331が成膜されている。ここで、遮光壁316は、封止ガラス302の反射膜331との間に、所定の空隙(光バルブ)を形成するように、その高さ(図面垂直方向の長さ)が決定されている。このような構成としておくことにより、TFTセンサT1は、ユーザの指等によって封止ガラス302が押されていない間は、光バルブが開いた状態となる。この状態では、TFTセンサT1の光電変換部が露出状態となり、TFTセンサT1の近傍の有機EL表示素子が発光した光や表示パネル10の外部からの光が光バルブを介してTFTセンサT1の光電変換部に入射する。一方、ユーザの指等によって封止ガラス302に押し下げ圧力が加わった場合には封止ガラス302の一部が変形して光バルブが閉じた状態となる。この状態では、TFTセンサT1の光電変換部が遮光状態となる。   In addition, a reflective film 331 such as an aluminum thin film for making light incident on the TFT sensor T1 is formed on the sealing glass 302. Here, the height (length in the vertical direction of the drawing) of the light shielding wall 316 is determined so as to form a predetermined gap (light valve) between the light shielding wall 316 and the reflective film 331 of the sealing glass 302. . With this configuration, the TFT sensor T1 is in a state in which the light valve is open while the sealing glass 302 is not pressed by the user's finger or the like. In this state, the photoelectric conversion part of the TFT sensor T1 is exposed, and the light emitted from the organic EL display element in the vicinity of the TFT sensor T1 or the light from the outside of the display panel 10 passes through the light valve. The light enters the conversion unit. On the other hand, when a pressing pressure is applied to the sealing glass 302 with a user's finger or the like, a part of the sealing glass 302 is deformed and the light valve is closed. In this state, the photoelectric conversion unit of the TFT sensor T1 is in a light shielding state.

以上示したような有機EL表示装置においては、列方向に隣接する2個の表示画素からなる表示画素対を挟むようにアノードライン311、セレクトライン318を1組ずつ配置する。そして、このようにしてアノードライン311、セレクトライン318を配置することによって表示画素間に生じる空き領域にセンサゲートライン121を配置し、このセンサゲートライン121に表示画素の2個分に対応した受光面積を有するTFTセンサを接続する。これによって、液晶表示装置の場合と同様にセンサゲートラインの本数を削減して表示画素の開口率を向上させることが可能である。また、有機EL表示装置の場合であっても、TFTセンサT0、T1を、図14に示すようにしてセンサドライバ20に接続することで、上述した液晶表示装置の場合と同様の効果を得ることが可能である。   In the organic EL display device as described above, the anode line 311 and the select line 318 are arranged one by one so as to sandwich the display pixel pair composed of two display pixels adjacent in the column direction. Then, by arranging the anode line 311 and the select line 318 in this way, the sensor gate line 121 is arranged in an empty area generated between the display pixels, and the sensor gate line 121 receives light corresponding to two display pixels. A TFT sensor having an area is connected. As a result, as in the case of the liquid crystal display device, the number of sensor gate lines can be reduced and the aperture ratio of the display pixel can be improved. Even in the case of an organic EL display device, the same effects as those of the above-described liquid crystal display device can be obtained by connecting the TFT sensors T0 and T1 to the sensor driver 20 as shown in FIG. Is possible.

[第2の実施形態]
次に、本発明の第2の実施形態について説明する。第1の実施形態では列方向に隣接する2個の表示画素を1個の表示画素対とし、この表示画素対に対して鏡像関係となるようにゲートライン111、容量ライン151を配置するとともに、表示画素対の間にセンサゲートライン121を配置することで、表示画素対の1個に隣接するように2個の表示画素に対応した受光面積を有するTFTセンサを配置できるようにしている。これに対し、第2の実施形態は、図15に示すように、行方向に隣接した2個の表示画素でなる表示画素対の間にのみ1個のTFTセンサを配置し、このTFTセンサにセンサドレインライン122、センサソースラインを接続する。その一方で、表示画素対の間の領域には、TFTセンサを配置しない。そして、表示パネル10を正面から見たときに、各TFTセンサの両隣に隣接して配置される表示画素対のうちの左側の表示画素に隣接して配置されるドレインライン112については左側から画素TFT T2を介して表示画素に接続し、右側の表示画素に隣接して配置されるドレインライン112については右側から画素TFT T2を介して表示画素に接続する。即ち、ドレインライン112は、TFTセンサが配置されていない領域で対向するように且つセンサドレインライン122及びセンサソースライン123に対して鏡像関係となるように配置する。この場合には、1個のTFTセンサの列方向長さは1個の表示画素の列方向長さに対応させる。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. In the first embodiment, two display pixels adjacent in the column direction are used as one display pixel pair, and the gate line 111 and the capacitor line 151 are arranged so as to have a mirror image relationship with the display pixel pair. By disposing the sensor gate line 121 between the display pixel pairs, a TFT sensor having a light receiving area corresponding to two display pixels can be disposed adjacent to one of the display pixel pairs. On the other hand, in the second embodiment, as shown in FIG. 15, one TFT sensor is arranged only between display pixel pairs composed of two display pixels adjacent in the row direction. The sensor drain line 122 and the sensor source line are connected. On the other hand, no TFT sensor is disposed in the region between the display pixel pair. When the display panel 10 is viewed from the front, the drain line 112 disposed adjacent to the left display pixel in the display pixel pair disposed adjacent to both sides of each TFT sensor is viewed from the left side. The drain line 112 connected to the display pixel via the TFT T2 and adjacent to the right display pixel is connected to the display pixel via the pixel TFT T2 from the right side. That is, the drain line 112 is disposed so as to face the region where the TFT sensor is not disposed and to have a mirror image relationship with the sensor drain line 122 and the sensor source line 123. In this case, the column direction length of one TFT sensor corresponds to the column direction length of one display pixel.

図16は、ゲートライン111、センサゲートライン121、容量ライン151のレイアウトについて示した図である。第2の実施形態においては、図16に示すように、ゲートライン111、センサゲートライン121、容量ライン151の何れも、表示画素の1行毎に、各行の表示画素を挟む領域に配置する。   FIG. 16 is a diagram showing the layout of the gate line 111, the sensor gate line 121, and the capacitor line 151. In the second embodiment, as shown in FIG. 16, all of the gate line 111, the sensor gate line 121, and the capacitor line 151 are arranged in a region sandwiching the display pixels of each row for each row of display pixels.

なお、図15、図16で示したTFTセンサ、ドレインライン112、センサドレインライン122、センサソースライン123のレイアウト以外の構成については第1の実施形態で説明したものがそのまま適用可能である。   Note that the configurations other than the layout of the TFT sensor, the drain line 112, the sensor drain line 122, and the sensor source line 123 shown in FIGS. 15 and 16 can be applied as they are in the first embodiment.

以上説明したように、本実施形態においては、行方向に隣接配置される2個の表示画素からなる表示画素対の間にのみTFTセンサを配置し、このTFTセンサやセンサドレインライン122、センサソースラインに対してドレインライン112を鏡像関係に配置している。これによって、TFTセンサ、センサドレインライン122、及びセンサソースライン123の数が第1の実施形態の半分になる。これにより、第1の実施形態に比べてさらに表示画素の開口率を向上させることが可能である。   As described above, in the present embodiment, a TFT sensor is disposed only between a display pixel pair composed of two display pixels arranged adjacent to each other in the row direction, and the TFT sensor, the sensor drain line 122, and the sensor source are disposed. The drain line 112 is arranged in a mirror image relation with respect to the line. As a result, the number of TFT sensors, sensor drain lines 122, and sensor source lines 123 is half that of the first embodiment. Thereby, it is possible to further improve the aperture ratio of the display pixel as compared with the first embodiment.

ここで、上述の第2の実施形態の例においては、行方向に隣接配置される2個の表示画素を1個の表示画素対としている。しかしながら、1個の表示画素対は任意の偶数列で有っても良い。この場合、TFTセンサ、センサドレインライン122、及びセンサソースライン123は、所定の偶数列でなる表示画素対を2等分する位置に設ける。例えば、行方向に隣接配置される4個の表示画素を1個の表示画素対とした場合、TFTセンサ、センサドレインライン122、及びセンサソースライン123は、表示画素対内の2列目と3列目の表示画素の間に設ければ良い。   Here, in the example of the second embodiment described above, two display pixels arranged adjacent to each other in the row direction are used as one display pixel pair. However, one display pixel pair may be an arbitrary even number column. In this case, the TFT sensor, the sensor drain line 122, and the sensor source line 123 are provided at a position that divides the display pixel pair formed in a predetermined even-numbered column into two equal parts. For example, when four display pixels arranged adjacent to each other in the row direction form one display pixel pair, the TFT sensor, the sensor drain line 122, and the sensor source line 123 are the second and third columns in the display pixel pair. What is necessary is just to provide between the display pixels of eyes.

[第3の実施形態]
次に、本発明の第3の実施形態について説明する。第3の第1の実施形態と第2の実施形態を組み合わせた例である。即ち、第3の実施形態においては、図17に示すように、2行×2列の4個の表示画素でなる表示画素対を行方向に2等分する位置にのみTFTセンサを配置する。この場合の1個のTFTセンサの列方向長さも第1の実施形態と同様に表示画素対の列方向長さと一致させる。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. It is the example which combined 3rd 1st Embodiment and 2nd Embodiment. That is, in the third embodiment, as shown in FIG. 17, the TFT sensor is disposed only at a position where the display pixel pair composed of four display pixels of 2 rows × 2 columns is equally divided in the row direction. The length in the column direction of one TFT sensor in this case is also made to coincide with the column direction length of the display pixel pair as in the first embodiment.

なお、図17で示したTFTセンサ、ドレインライン112、センサドレインライン122、センサソースライン123のレイアウト以外の構成については第1の実施形態で説明したものがそのまま適用可能である。また、第3の実施形態では、第1及び第2の実施形態で説明した変形例を全て適用可能である。   Note that the configurations other than the layout of the TFT sensor, drain line 112, sensor drain line 122, and sensor source line 123 shown in FIG. 17 can be applied as they are in the first embodiment. In the third embodiment, all the modifications described in the first and second embodiments can be applied.

以上説明したように、本実施形態においては、第1及び第2の実施形態よりもさらに表示画素の開口率を向上させることが可能である。   As described above, in this embodiment, the aperture ratio of the display pixel can be further improved as compared with the first and second embodiments.

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。   Although the present invention has been described above based on the embodiments, the present invention is not limited to the above-described embodiments, and various modifications and applications are naturally possible within the scope of the gist of the present invention.

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。   Further, the above-described embodiments include various stages of the invention, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some configuration requirements are deleted from all the configuration requirements shown in the embodiment, the above-described problem can be solved, and this configuration requirement is deleted when the above-described effects can be obtained. The configuration can also be extracted as an invention.

10…表示パネル、20…センサドライバ、101…TFT基板、102…カラーフィルタ基板、104…バックライト、105…絶縁膜、111…ゲート電極(ゲートライン)、112…ドレイン電極(ドレインライン)、113…ソース電極、114…画素電極、121…ゲート電極(センサゲートライン)、122…ドレイン電極(センサドレインライン)、123…ソース電極(センサソースライン)、124…光電変換部、125,126…遮光壁、141…カラーフィルタ、142…遮光膜、143…コモン電極、151…容量ライン、201…スキャンドライバ、2011…行方向シフトレジスタ、202…電流ドライバ、203…サンプルホールド(SH)回路、204…パラレルシリアル変換回路、205…アナログ−デジタル変換回路(ADC)、301…ガラス基板、302…封止ガラス、304…光電変換部、311…アノード電極(アノードライン)、312…カソード電極、313…EL発光層、314…ドレイン電極(データライン)、315…絶縁層、316…遮光壁、317…遮光インク、318…セレクトライン、331…反射膜   DESCRIPTION OF SYMBOLS 10 ... Display panel, 20 ... Sensor driver, 101 ... TFT substrate, 102 ... Color filter substrate, 104 ... Back light, 105 ... Insulating film, 111 ... Gate electrode (gate line), 112 ... Drain electrode (drain line), 113 ... Source electrode, 114 ... Pixel electrode, 121 ... Gate electrode (sensor gate line), 122 ... Drain electrode (sensor drain line), 123 ... Source electrode (sensor source line), 124 ... Photoelectric converter, 125, 126 ... Light shielding Walls 141... Color filters 142 142 Light-shielding films 143 Common electrodes 151 151 Capacitor lines 201 Scan drivers 2011 Row shift registers 202 Current drivers 203 Sample hold (SH) circuits 204 Parallel-serial conversion circuit, 205... Analog-de Tal conversion circuit (ADC), 301 ... glass substrate, 302 ... sealing glass, 304 ... photoelectric conversion part, 311 ... anode electrode (anode line), 312 ... cathode electrode, 313 ... EL light emitting layer, 314 ... drain electrode (data) Line), 315 ... insulating layer, 316 ... light shielding wall, 317 ... light shielding ink, 318 ... select line, 331 ... reflective film

Claims (15)

行方向に配列された複数の信号線と、
列方向に配列された複数の走査線と、
前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて2次元配列された、光学素子を有する複数の表示画素と、
前記各表示画素の間に配設されて2次元配列され、光の入射量に応じた光電流信号を出力する、前記各表示画素の数より少ない数の複数の薄膜トランジスタ光センサと、
行方向に配設された前記各薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、
列方向に配設された前記各薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数のセンサドレインラインと、
列方向に配設された前記各薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数のセンサソースラインと、
隣接する2行に配設された前記各表示画素に挟まれ、行方向に延在する複数の配置領域であって、前記各走査線と前記各センサゲートラインとが、少なくとも1行に配設された前記各表示画素を介した互いに異なる前記各配置領域に配設される前記複数の配置領域と、
を具備し、
前記複数の表示画素は、列方向に隣接して配設された2個の前記表示画素からなり、2次元配列された複数の表示画素対をなし、
前記各走査線は、列方向に隣接する前記各表示画素対の間の前記配置領域に配設され、
前記各センサゲートラインは、行方向に配列された前記各表示画素対の前記2個の表示画素に挟まれた前記配置領域に配設され、
前記複数の薄膜トランジスタ光センサは、行方向に隣接する前記各表示画素対の間の領域に、該各表示画素対に隣接して設けられていることを特徴とする表示装置。
A plurality of signal lines arranged in a row direction;
A plurality of scanning lines arranged in a column direction;
A plurality of display pixels having optical elements connected to the signal lines and the scanning lines and arranged two-dimensionally in the vicinity of intersections of the signal lines and the scanning lines;
A plurality of thin film transistor photosensors having a number smaller than the number of each display pixel, arranged between the display pixels, two-dimensionally arranged, and outputting a photocurrent signal corresponding to the amount of incident light;
A plurality of sensor gate lines connected in common to the gate electrodes of the thin film transistor photosensors arranged in the row direction and arranged in the row direction;
A plurality of sensor drain lines connected in common to the drain electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction;
A plurality of sensor source lines connected in common to the source electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction;
A plurality of arrangement regions which are sandwiched between the display pixels arranged in two adjacent rows and extend in the row direction, and each scanning line and each sensor gate line are arranged in at least one row. The plurality of arrangement areas arranged in the arrangement areas different from each other through the displayed pixels;
Equipped with,
The plurality of display pixels are composed of two display pixels arranged adjacent to each other in a column direction to form a plurality of display pixel pairs arranged two-dimensionally,
Each scanning line is arranged in the arrangement region between each display pixel pair adjacent in the column direction,
Each sensor gate line is disposed in the arrangement region sandwiched between the two display pixels of each display pixel pair arranged in a row direction,
The display device, wherein the plurality of thin film transistor photosensors are provided adjacent to the display pixel pairs in a region between the display pixel pairs adjacent in the row direction .
前記薄膜トランジスタ光センサの列方向の長さは、前記表示画素対の列方向の長さに対応した値に設定されていることを特徴とする請求項に記載の表示装置。 The length of the column direction of the TFT photosensor, the display device according to claim 1, characterized in that it is set to a value corresponding to the length of the column direction of the display pixel pairs. 前記複数のセンサゲートラインと、前記複数のセンサドレインラインと、前記複数のセンサソースラインとは、それぞれ、所定本数毎の複数のグループに分割され、該各グループにおいて、前記所定本数ずつ共通に接続されていることを特徴とする請求項1又は2に記載の表示装置。 The plurality of sensor gate lines, the plurality of sensor drain lines, and the plurality of sensor source lines are each divided into a plurality of groups each having a predetermined number, and the predetermined number is commonly connected in each group. the display device according to claim 1 or 2, characterized in that it is. 前記複数の薄膜トランジスタ光センサは、半導体層が遮光された複数の第1の薄膜トランジスタ光センサと、外力に応じて半導体層が露出又は遮光される複数の第2の薄膜トランジスタ光センサと、を有し、前記各第1の薄膜トランジスタ光センサと前記各第2の薄膜トランジスタ光センサとは、行方向に交互に配列され、
前記複数のセンサゲートラインは、行方向に配列された前記各第1の薄膜トランジスタ光センサ及び前記第2の薄膜トランジスタ光センサのゲート電極に共通に接続され、
前記複数のセンサドレインラインは、列方向に配列された前記各第1の薄膜トランジスタ光センサのドレイン電極に共通に接続されて設けられた複数の第1のセンサドレインラインと、列方向に配列された前記各第2の薄膜トランジスタ光センサのドレイン電極に共通に接続されて設けられた複数の第2のセンサドレインラインと、を有し、
前記複数のセンサソースラインは、前記各第1の薄膜トランジスタ光センサのソース電極に共通に接続されて設けられた複数の第1のセンサソースラインと、前記各第2の薄膜トランジスタ光センサのソース電極に共通に接続されて設けられた複数の第2のセンサソースラインと、を有する、
ことを特徴とする請求項1乃至の何れかに記載の表示装置。
The plurality of thin film transistor photosensors include a plurality of first thin film transistor photosensors whose semiconductor layers are shielded from light, and a plurality of second thin film transistor photosensors whose semiconductor layers are exposed or shielded according to external force, The first thin film transistor photosensors and the second thin film transistor photosensors are alternately arranged in a row direction,
The plurality of sensor gate lines are commonly connected to gate electrodes of the first thin film transistor photosensors and the second thin film transistor photosensors arranged in a row direction,
The plurality of sensor drain lines are arranged in the column direction with a plurality of first sensor drain lines provided commonly connected to the drain electrodes of the first thin film transistor photosensors arranged in the column direction. A plurality of second sensor drain lines connected in common to the drain electrodes of the respective second thin film transistor photosensors,
The plurality of sensor source lines are connected to the source electrodes of the first thin film transistor photosensors and connected to the source electrodes of the first thin film transistor photosensors, and the source electrodes of the second thin film transistor photosensors. A plurality of second sensor source lines connected in common,
Display device according to any one of claims 1 to 3, characterized in that.
前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第1の薄膜トランジスタ光センサ及び前記各第2の薄膜トランジスタ光センサを行単位で順次選択状態に設定する行方向駆動部と、
前記行方向駆動部によって選択状態に設定された行の前記第1の薄膜トランジスタ光センサ及び前記第2の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第2のセンサドレインラインを介して前記各第2の薄膜トランジスタ光センサからのドレイン電流に応じた電圧信号を並行して取り込む変換回路と、
をさらに具備することを特徴とする請求項に記載の表示装置。
A row direction driving unit that sequentially outputs sensor scanning signals to the plurality of sensor gate lines, and sequentially sets each of the first thin film transistor photosensors and each of the second thin film transistor photosensors in units of rows;
The plurality of second sensor drain lines are set in a state in which the voltages of the electrodes of the first thin film transistor photosensor and the second thin film transistor in the row set to the selected state by the row direction driving unit are set to an equal voltage. A conversion circuit for acquiring in parallel a voltage signal corresponding to the drain current from each of the second thin film transistor photosensors,
The display device according to claim 4 , further comprising:
前記変換回路は、
前記各第1の薄膜トランジスタ光センサのソース電極を介して一定のドレイン電流を流す定電流源と、
前記各第1の薄膜トランジスタ光センサのドレイン電流により生じた前記各第1の薄膜トランジスタ光センサのソース電極の浮動電圧を前記各第2のトランジスタ光センサのソース電極に出力する複数のバッファ回路と、
前記各第1の薄膜トランジスタ光センサのソース電極に定電圧を印加する定電圧源と、
前記各第1の薄膜トランジスタ光センサのドレイン電極と前記各第2の薄膜トランジスタ光センサのドレイン電極とをイマジナリーショートさせるとともに、前記各第2の薄膜トランジスタのドレイン電流を電圧信号に変換する複数の電流−電圧変換回路と、
前記各電流−電圧変換回路から出力される複数の前記電圧信号がパラレル信号として供給され、該パラレル信号をシリアル信号に変換するパラレルシリアル変換回路と、
を有することを特徴とする請求項に記載の表示装置。
The conversion circuit includes:
A constant current source for causing a constant drain current to flow through the source electrode of each first thin film transistor photosensor;
A plurality of buffer circuits for outputting the floating voltage of the source electrode of each first thin film transistor photosensor generated by the drain current of each first thin film transistor photosensor to the source electrode of each second transistor photosensor;
A constant voltage source for applying a constant voltage to a source electrode of each of the first thin film transistor photosensors;
A plurality of currents for causing an imaginary short circuit between the drain electrode of each first thin film transistor photosensor and the drain electrode of each second thin film transistor photosensor and converting the drain current of each second thin film transistor into a voltage signal A voltage conversion circuit;
A plurality of the voltage signals output from the current-voltage conversion circuits are supplied as parallel signals, and a parallel-serial conversion circuit that converts the parallel signals into serial signals;
The display device according to claim 5 , further comprising:
前記複数の第1の薄膜トランジスタ光センサ及び前記複数の第2の薄膜トランジスタ光センサはアモルファスシリコンで構成された薄膜トランジスタ構造を有することを特徴とする請求項乃至の何れかに記載の表示装置。 Display device according to any one of claims 4 to 6 wherein the plurality of first thin film transistor light sensor and the second thin film transistor photosensor of said plurality is characterized by having a thin film transistor structure composed of amorphous silicon. 前記表示画素は、前記光学素子として液晶表示素子を備えることを特徴とする請求項1乃至の何れかに記載の表示装置。 Wherein the display pixels, the display device according to any one of claims 1 to 7, characterized in that it comprises a liquid crystal display element as the optical element. 前記表示画素は、前記光学素子として有機エレクトロルミネッセンス素子からなる発光素子を備えることを特徴とする請求項1乃至の何れかに記載の表示装置。 Wherein the display pixels, the display device according to any one of claims 1 to 7, characterized in that it comprises a light emitting device comprising an organic electroluminescent device as the optical element. 前記各薄膜トランジスタ光センサが外部に露出しないように遮光する遮光膜を備えることを特徴とする請求項1乃至の何れかに記載の表示装置。 Display device according to any one of claims 1 to 9, characterized in that it comprises a light-shielding film each TFT photosensor is shielded so as not to be exposed to the outside. 行方向に配列された複数の信号線と、A plurality of signal lines arranged in a row direction;
列方向に配列された複数の走査線と、A plurality of scanning lines arranged in a column direction;
前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて2次元配列された、光学素子を有する複数の表示画素と、A plurality of display pixels having optical elements connected to the signal lines and the scanning lines and arranged two-dimensionally in the vicinity of intersections of the signal lines and the scanning lines;
前記各表示画素の間に配設されて2次元配列され、光の入射量に応じた光電流信号を出力する、前記各表示画素の数より少ない数の複数の薄膜トランジスタ光センサと、A plurality of thin film transistor photosensors having a number smaller than the number of each display pixel, arranged between the display pixels, two-dimensionally arranged, and outputting a photocurrent signal corresponding to the amount of incident light;
行方向に配設された前記各薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、A plurality of sensor gate lines connected in common to the gate electrodes of the thin film transistor photosensors arranged in the row direction and arranged in the row direction;
列方向に配設された前記各薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数のセンサドレインラインと、A plurality of sensor drain lines connected in common to the drain electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction;
列方向に配設された前記各薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数のセンサソースラインと、A plurality of sensor source lines connected in common to the source electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction;
隣接する2列に配設された前記各表示画素に挟まれ、列方向に延在する複数の配置領域であって、前記各信号線と前記各センサドレインライン及び前記各センサソースラインとが、少なくとも1列に配設された前記各表示画素を介した互いに異なる前記各配置領域に配設される前記複数の配置領域と、A plurality of arrangement regions sandwiched between the display pixels arranged in two adjacent columns and extending in the column direction, wherein the signal lines, the sensor drain lines, and the sensor source lines are The plurality of arrangement areas arranged in the arrangement areas different from each other via the display pixels arranged in at least one column;
を具備し、Comprising
前記複数の表示画素は、行方向に隣接して配設された偶数個の前記表示画素からなり、2次元配列された複数の表示画素対をなし、The plurality of display pixels are composed of an even number of the display pixels arranged adjacent to each other in the row direction to form a plurality of display pixel pairs arranged two-dimensionally,
前記各信号線は、行方向に隣接する前記各表示画素対の間の前記配置領域に配設され、Each signal line is arranged in the arrangement region between each display pixel pair adjacent in the row direction,
前記各センサドレインライン及び前記各センサソースラインは、列方向に配列された前記各表示画素対の、前記偶数個の表示画素を行方向に2等分した位置の、該各表示画素に挟まれた前記配置領域に配設され、The sensor drain lines and the sensor source lines are sandwiched between the display pixels in the display pixel pairs arranged in the column direction at positions where the even number of display pixels are equally divided in the row direction. Arranged in the arrangement area,
前記各薄膜トランジスタ光センサは、前記各表示画素対の、前記偶数個の表示画素を行方向に2等分した位置の、該各表示画素に挟まれた領域に設けられていることを特徴とする表示装置。Each of the thin film transistor photosensors is provided in a region sandwiched between the display pixels at a position obtained by dividing the even number of display pixels in the row direction into two equal parts. Display device.
前記各表示画素対は、行方向に隣接して配設された2個の前記表示画素からなり、Each display pixel pair is composed of two display pixels arranged adjacent to each other in the row direction,
前記各センサドレインライン及び前記各センサソースラインは、列方向に配列された前記各表示画素対の前記各表示画素に挟まれた前記配置領域に配設され、The sensor drain lines and the sensor source lines are arranged in the arrangement region sandwiched between the display pixels of the display pixel pairs arranged in a column direction,
前記各薄膜トランジスタ光センサは、前記各表示画素対の各表示画素に挟まれた領域に設けられていることを特徴とする請求項11に記載の表示装置。The display device according to claim 11, wherein each thin film transistor photosensor is provided in a region sandwiched between the display pixels of the display pixel pair.
前記薄膜トランジスタ光センサの列方向の長さは、前記表示画素の列方向の長さに対応した値に設定されていることを特徴とする請求項11又は12に記載の表示装置。13. The display device according to claim 11, wherein a length of the thin film transistor photosensor in the column direction is set to a value corresponding to a length of the display pixel in the column direction. 行方向に配列された複数の信号線と、A plurality of signal lines arranged in a row direction;
列方向に配列された複数の走査線と、A plurality of scanning lines arranged in a column direction;
前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて2次元配列された、光学素子を有する複数の表示画素と、A plurality of display pixels having optical elements connected to the signal lines and the scanning lines and arranged two-dimensionally in the vicinity of intersections of the signal lines and the scanning lines;
前記各表示画素の間に配設されて2次元配列され、光の入射量に応じた光電流信号を出力する、前記各表示画素の数より少ない数の複数の薄膜トランジスタ光センサと、A plurality of thin film transistor photosensors having a number smaller than the number of each display pixel, arranged between the display pixels, two-dimensionally arranged, and outputting a photocurrent signal corresponding to the amount of incident light;
行方向に配設された前記各薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、A plurality of sensor gate lines connected in common to the gate electrodes of the thin film transistor photosensors arranged in the row direction and arranged in the row direction;
列方向に配設された前記各薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数のセンサドレインラインと、A plurality of sensor drain lines connected in common to the drain electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction;
列方向に配設された前記各薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数のセンサソースラインと、A plurality of sensor source lines connected in common to the source electrodes of the thin film transistor photosensors arranged in the column direction and arranged in the column direction;
隣接する2行に配設された前記各表示画素に挟まれ、行方向に延在する複数の第1の領域であって、前記各走査線と前記各センサゲートラインとが、少なくとも1行に配設された前記各表示画素を介した互いに異なる前記各第1の領域に配設される前記複数の第1の領域と、A plurality of first regions sandwiched between the respective display pixels arranged in two adjacent rows and extending in the row direction, wherein each of the scanning lines and each of the sensor gate lines is at least in one row. The plurality of first regions disposed in the first regions different from each other via the disposed display pixels;
隣接する2列に配設された前記各表示画素に挟まれ、列方向に延在する複数の第2の領域であって、前記各信号線と前記各センサドレインライン及び前記各センサソースラインとが、少なくとも1列に配設された前記各表示画素を介した互いに異なる前記各第2の領域に配設される前記複数の第2の領域と、A plurality of second regions sandwiched between the display pixels arranged in two adjacent columns and extending in the column direction, the signal lines, the sensor drain lines, and the sensor source lines, The plurality of second regions disposed in the second regions different from each other via the display pixels disposed in at least one column,
を具備し、Comprising
前記複数の表示画素は、隣接する2行及び偶数をなす所定数の隣接する列に配設された複数個の前記表示画素からなり、2次元配列された複数の表示画素対をなし、The plurality of display pixels are composed of a plurality of display pixels arranged in two adjacent rows and a predetermined number of adjacent columns forming an even number, and form a plurality of display pixel pairs arranged two-dimensionally,
前記各信号線は、行方向に隣接する前記各表示画素対の間の前記第2の領域に配設され、  Each signal line is disposed in the second region between each display pixel pair adjacent in the row direction,
前記各センサドレインライン及び前記各センサソースラインは、列方向に配列された前記各表示画素対の、行方向において前記所定数の列を2等分した位置の、前記各表示画素に挟まれた前記第1の領域に配設され、  The sensor drain lines and the sensor source lines are sandwiched between the display pixels at positions where the predetermined number of columns are equally divided in the row direction of the display pixel pairs arranged in the column direction. Disposed in the first region;
前記各薄膜トランジスタ光センサは、前記各表示画素対の、前記所定数の列を2等分した位置の、前記2行の表示画素に挟まれた領域に設けられていることを特徴とする表示装置。  Each of the thin film transistor photosensors is provided in a region sandwiched between the two rows of display pixels at a position obtained by dividing the predetermined number of columns into two equal parts of each display pixel pair. .
前記各表示画素対は、隣接する2行及び隣接する2列に配設された4個の前記表示画素からなり、Each display pixel pair includes four display pixels arranged in two adjacent rows and two adjacent columns,
前記各センサドレインライン及び前記各センサソースラインは、列方向に配列された前記各表示画素対の、行方向において前記各表示画素に挟まれた領域に配設され、Each sensor drain line and each sensor source line are disposed in a region sandwiched between the display pixels in the row direction of the display pixel pairs arranged in the column direction,
前記各薄膜トランジスタ光センサは、前記各表示画素対の、前記2行の、行方向において前記各表示画素に挟まれた領域に設けられていることを特徴とする請求項14に記載の表示装置。The display device according to claim 14, wherein each thin film transistor photosensor is provided in a region sandwiched between the display pixels in the row direction of the two rows of the display pixel pairs.
JP2010083740A 2010-03-31 2010-03-31 Display device Expired - Fee Related JP5163680B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010083740A JP5163680B2 (en) 2010-03-31 2010-03-31 Display device
TW100110682A TWI479389B (en) 2010-03-31 2011-03-29 Optical sensor device, display apparatus, and method for driving optical sensor device
US13/075,203 US8368677B2 (en) 2010-03-31 2011-03-30 Optical sensor device, display apparatus, and method for driving optical sensor device
KR1020110029053A KR101346456B1 (en) 2010-03-31 2011-03-30 Optical sensor device, display apparatus, and method for driving optical sensor device
CN201110080566.6A CN102207797B (en) 2010-03-31 2011-03-31 Optical sensor device, display apparatus, and method for driving optical sensor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010083740A JP5163680B2 (en) 2010-03-31 2010-03-31 Display device

Publications (2)

Publication Number Publication Date
JP2011215904A JP2011215904A (en) 2011-10-27
JP5163680B2 true JP5163680B2 (en) 2013-03-13

Family

ID=44945566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010083740A Expired - Fee Related JP5163680B2 (en) 2010-03-31 2010-03-31 Display device

Country Status (1)

Country Link
JP (1) JP5163680B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL72861A (en) * 1983-09-26 1988-11-30 Dow Chemical Co Process for preparation of derivatives of halo butyryl nitriles
US10628103B2 (en) * 2013-06-07 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Information processor and program
TWI587186B (en) * 2013-07-15 2017-06-11 Ying-Jia Xue Multi-function display
KR102395843B1 (en) 2017-12-29 2022-05-06 엘지디스플레이 주식회사 Display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671833B2 (en) * 2004-11-22 2010-03-02 Samsung Electronics Co., Ltd. Touch sensible display device
JP2007072318A (en) * 2005-09-08 2007-03-22 Toshiba Matsushita Display Technology Co Ltd Display device
JP4356026B2 (en) * 2006-10-10 2009-11-04 ソニー株式会社 Display device, light receiving method, and information processing device
JP4865512B2 (en) * 2006-11-27 2012-02-01 株式会社 日立ディスプレイズ Image display device with screen input function
JP2008281616A (en) * 2007-05-08 2008-11-20 Seiko Epson Corp Liquid crystal device and electronic apparatus
JP5067753B2 (en) * 2007-08-01 2012-11-07 株式会社ジャパンディスプレイウェスト Liquid crystal device and electronic device
JP5008031B2 (en) * 2007-08-21 2012-08-22 ソニーモバイルディスプレイ株式会社 Liquid crystal device and electronic device
JP2009187342A (en) * 2008-02-07 2009-08-20 Seiko Epson Corp Touch panel, electrooptical device, and electronic device
JP5207824B2 (en) * 2008-05-19 2013-06-12 株式会社ジャパンディスプレイウェスト Electro-optical device and electronic apparatus
US8878816B2 (en) * 2009-02-19 2014-11-04 Au Optronics Corporation Active pixel sensor and method for making same

Also Published As

Publication number Publication date
JP2011215904A (en) 2011-10-27

Similar Documents

Publication Publication Date Title
US8368677B2 (en) Optical sensor device, display apparatus, and method for driving optical sensor device
US8487911B2 (en) Image display apparatus with image entry function
US8004484B2 (en) Display device, light receiving method, and information processing device
JP5293197B2 (en) Photoelectric conversion device, electro-optical device, electronic equipment
US20080198140A1 (en) Image display apparatus with image entry function
KR101476449B1 (en) Liquid crystal display device and image displaying method of liquid crystal display device
JP2006330649A (en) Liquid crystal display device provided with tablet function
JP2019020714A (en) Display system and data processing method
JP2007065239A (en) Image display apparatus
JP6157341B2 (en) Active matrix array substrate, signal processing device, light receiving device, and display device
JP5163680B2 (en) Display device
JP2018072669A (en) Display
US8810762B2 (en) Display device equipped with touch sensor
JP5008016B2 (en) Display device
US20210208760A1 (en) Touch control array substrate having a plurality of auxiliary conductive lines, and display apparatus thereof
JP5234090B2 (en) Optical sensor device and driving method of optical sensor device
JP5289583B2 (en) Display device
KR100983519B1 (en) Liquid display device having touch screen
JP5428665B2 (en) Optical sensor device and display device including the same
TWI479389B (en) Optical sensor device, display apparatus, and method for driving optical sensor device
TW201407227A (en) Display with sensing capability and operating method thereof
JP5700073B2 (en) Photoelectric conversion device, electro-optical device, electronic equipment
JP5312435B2 (en) Display device
KR20230044071A (en) Light emitting display device
JP2009271466A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees