JP5207824B2 - Electro-optical device and electronic apparatus - Google Patents
Electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP5207824B2 JP5207824B2 JP2008130485A JP2008130485A JP5207824B2 JP 5207824 B2 JP5207824 B2 JP 5207824B2 JP 2008130485 A JP2008130485 A JP 2008130485A JP 2008130485 A JP2008130485 A JP 2008130485A JP 5207824 B2 JP5207824 B2 JP 5207824B2
- Authority
- JP
- Japan
- Prior art keywords
- optical sensor
- film
- electro
- optical
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010408 film Substances 0.000 claims description 159
- 230000003287 optical effect Effects 0.000 claims description 114
- 239000000758 substrate Substances 0.000 claims description 85
- 239000004065 semiconductor Substances 0.000 claims description 83
- 239000010409 thin film Substances 0.000 claims description 43
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 16
- 239000003566 sealing material Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000005192 partition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 78
- 238000000034 method Methods 0.000 description 32
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 238000001514 detection method Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004050 hot filament vapor deposition Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000003421 catalytic decomposition reaction Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Description
本発明は、複数の画素が構成された素子基板上に光センサ素子が形成された電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。 The present invention relates to an electronic apparatus including the element substrate in which a plurality of pixels are configured optical sensor element formed electrical-optical device, the electric-optical device of the child.
液晶装置やエレクトロルミネッセンス表示装置などの電気光学装置では、素子基板上の複数の画素の各々に画素スイッチング素子および画素電極が形成されており、画素スイッチング素子によって画素電極への電位の印加を制御して画像を表示する。かかる電気光学装置は、環境光の強度が異なる様々な状況で用いられる。 In an electro-optical device such as a liquid crystal device or an electroluminescence display device, a pixel switching element and a pixel electrode are formed in each of a plurality of pixels on an element substrate, and the application of a potential to the pixel electrode is controlled by the pixel switching element. To display the image. Such an electro-optical device is used in various situations where the intensity of ambient light is different.
そこで、半透過反射型の液晶装置において、素子基板上に光センサ素子を構成し、かかる光センサ素子の受光結果に基づいて、フロントライト装置やバックライト装置の駆動を制御することが提案されている。また、かかる光センサ付きの液晶装置を構成するにあたって、画素スイッチング素子および光センサ素子にアモルファスシリコン膜を能動層とする薄膜トランジスタを用いることが提案されており、かかる構成を採用すれば、製造工程数を減らすことができる(特許文献1参照)。 Therefore, in a transflective liquid crystal device, it has been proposed to configure a photosensor element on an element substrate and control driving of a frontlight device and a backlight device based on the light reception result of the photosensor element. Yes. Further, it has been proposed to use a thin film transistor having an amorphous silicon film as an active layer for the pixel switching element and the optical sensor element in configuring such a liquid crystal device with an optical sensor. Can be reduced (see Patent Document 1).
しかしながら、アモルファスシリコン膜を能動層とする薄膜トランジスタを光センサ素子に用いると、例えば、図6に実線L5で示すように、光センサ素子の光電変換特性が経時的に低下し、実際の照度よりも低く検出してしまうなど、光センサ素子の信頼性が低いという問題点がある。かかる原因は、アモルファスシリコン膜に可視光が照射されると、シリコン同士の結合が切れるためと考えられる。 However, when a thin film transistor having an amorphous silicon film as an active layer is used for an optical sensor element, for example, as indicated by a solid line L5 in FIG. There is a problem that the reliability of the optical sensor element is low, such as detecting low. The cause of this is thought to be that when the amorphous silicon film is irradiated with visible light, the bond between silicon is broken.
一方、アモルファスシリコン膜にレーザ光を照射して、光センサ素子の光電変換特性の経時的変化を抑えることが提案されている(特許文献2参照)。
しかしながら、特許文献2に記載された方法のようにレーザ照射を利用する方法は、新たな工程を追加する必要があるとともに、レーザ照射工程に長い時間がかかるため、生産性が低下するという問題点がある。また、特許文献2に記載された方法では、レーザ光の照射前後でシリコン膜の抵抗値が増大していることから、レーザ光の照射によって光センサ素子を初期的に加速劣化させておく方法と見なすことができ、かかる方法を採用すると、光センサ素子の光電変換特性が低いという問題点がある。
However, the method using laser irradiation like the method described in
かといって、光に対する安定性の高い多結晶シリコン膜を能動層として用いた光センサ素子では、多結晶シリコン膜中に存在する結晶粒界が原因で、薄膜トランジシタのオフ時の漏れ電流が大きいため、光センサ素子の感度が低いという問題点がある。すなわち、薄膜トランジスタを光センサ素子に用いる場合、薄膜トランジスタをオフ状態にした状態で光が照射されたときの光電流の度合いを検出するため、オフ時の漏れ電流が大きいと、バックグランドが高くなるため、感度が低下するのである。 However, in an optical sensor element using a polycrystalline silicon film with high light stability as an active layer, the leakage current when the thin film transistor is turned off is large due to the grain boundary existing in the polycrystalline silicon film. Therefore, there is a problem that the sensitivity of the optical sensor element is low. That is, when a thin film transistor is used as an optical sensor element, the degree of photocurrent when light is irradiated with the thin film transistor turned off is detected. The sensitivity is reduced.
以上の問題点に鑑みて、本発明の課題は、光電変換特性が高く、かつ、光電変換特性の経時変化が小さい光センサ素子を素子基板上に効率よく形成することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。 In view of the above problems, an object of the present invention, the photoelectric conversion characteristics is high and can Ru electric optical apparatus can be efficiently formed with time change is small optical sensor element of the photoelectric conversion characteristics on the element substrate , and to provide an electronic apparatus having an equivalent electro-optical device.
上記課題を解決するために、本技術では、複数の画素の各々に画素スイッチング素子および画素電極が形成された素子基板を有し、当該素子基板上には、光センサ素子が形成された光センサ付き電気光学装置において、前記光センサ素子は、能動層に対してゲート絶縁膜を介して対向するゲート電極を備えた薄膜トランジスタ構造の光センサ用半導体素子を有し、当該光センサ用半導体素子の能動層は、結晶粒径が数nmから100nmの微結晶シリコン膜からなることを特徴とする。なお、光センサ用半導体素子の能動層に用いられる微結晶シリコン膜の結晶粒径の「数nmから100nm」とは、具体的には、2nmから100nmを意味し、かかる範囲のうち、特に10nmから50nmであると特に好ましい。 In order to solve the above-described problem, the present technology has an element substrate in which a pixel switching element and a pixel electrode are formed in each of a plurality of pixels, and an optical sensor in which an optical sensor element is formed on the element substrate. In the electro-optical device, the optical sensor element includes an optical sensor semiconductor element having a thin film transistor structure including a gate electrode facing the active layer via a gate insulating film, and the optical sensor semiconductor element is active. The layer is characterized by comprising a microcrystalline silicon film having a crystal grain size of several nm to 100 nm. Incidentally, the crystal grain size of the microcrystalline silicon film used in the active layer of the semi-conductor element for the optical sensor as "100nm of several nm" specifically refers to 100nm from 2 nm, among the above range, in particular A thickness of 10 nm to 50 nm is particularly preferable.
本技術は、薄膜トランジスタ構造の光センサ用半導体素子を構成するにあたって、結晶粒径が数nmから100nmの微結晶シリコン膜を能動層として用いたため、アモルファスシリコン膜と違って、可視光によってシリコン同士の結合が切れるということがない。また、薄膜トランジスタ構造の光センサ用半導体素子を構成するにあたって、結晶粒径が数nmから100nmの微結晶シリコン膜を能動層として用いたため、多結晶シリコン膜に比較して、オフ時の漏れ電流が小さいので、感度が高い。すなわち、薄膜トランジスタを光センサ素子に用いた場合、薄膜トランジスタをオフ状態にした状態で光が照射されたときの光電流の度合いを検出するため、微結晶シリコン膜を能動層として用いてオフ時の漏れ電流を低下させれば、バックグランドを低くできるため、感度が向上する。それ故、本技術によれば、光電変換特性が高く、かつ、光電変換特性の経時変化が小さい光センサ素子を素子基板上に備えた電気光学装置を提供することができる。 This technology uses a microcrystalline silicon film having a crystal grain size of several nanometers to 100 nm as an active layer in constructing a semiconductor element for a photosensor having a thin film transistor structure. The bond never breaks. In addition, since a microcrystalline silicon film having a crystal grain size of several nanometers to 100 nm is used as an active layer in the construction of a semiconductor element for an optical sensor having a thin film transistor structure, the leakage current at the time of off is smaller than that of a polycrystalline silicon film. Because it is small, the sensitivity is high. That is, when a thin film transistor is used as an optical sensor element, a microcrystalline silicon film is used as an active layer in order to detect the degree of photocurrent when light is irradiated with the thin film transistor turned off. If the current is reduced, the background can be lowered, and the sensitivity is improved. Therefore, according to this technique, the photoelectric conversion characteristics is high and the change over time is small optical sensor element of the photoelectric conversion characteristics can be provided electrical-optical device including the element substrate.
本技術において、前記画素スイッチング素子は、結晶粒径が数nmから100nmの微結晶シリコン膜を能動層として備えた薄膜トランジスタであることが好ましい。すなわち、前記画素スイッチング素子および前記光センサ用半導体素子の双方が、結晶粒径が数nmから100nmの微結晶シリコン膜を能動層として備えた薄膜トランジスタ構造を有していることが好ましい。このように構成すると、画素スイッチング素子を形成するための工程と、光センサ素子を形成するための工程の一部あるいは全てを同時に行なうことができるので、製造工程数が少なくてよいという利点がある。なお、光センサ用半導体素子、および薄膜トランジスタの能動層に用いられる微結晶シリコン膜の結晶粒径の「数nmから100nm」とは、具体的には、2nmから100nmを意味し、かかる範囲のうち、特に10nmから50nmであると特に好ましい。 In the present technology , the pixel switching element is preferably a thin film transistor including a microcrystalline silicon film having a crystal grain size of several nm to 100 nm as an active layer. That is, both of the pixel switching element and a semiconductor device for optical sensors, it is good preferable that the crystal grain size has a thin film transistor structure having a microcrystalline silicon film of 100nm as an active layer of several nm. With this configuration, a part of or all of the steps for forming the pixel switching elements and the steps for forming the photosensor elements can be performed at the same time, so that the number of manufacturing steps can be reduced. . Note that the photosensor semi conductive elements, and the "100nm of several nm" crystal grain size of the microcrystalline silicon film used in the active layer of the thin film transistor, specifically, refers to 100nm from 2 nm, such range Of these, 10 nm to 50 nm is particularly preferable.
本技術において、前記光センサ用半導体素子は、前記素子基板の下層側から上層側に向かってゲート電極、ゲート絶縁膜および能動層が順に積層されたボトムゲート構造を備えていることが好ましい。このように構成すると、トップゲート構造と違って、光センサ用半導体素子の能動層に光が照射するのをゲート電極が妨げるという問題点が発生しない。それ故、本技術によれば、金属や導電化ポリシリコンなどといった遮光性材料によってゲート電極を形成することができる。 In the present technology, it is preferable that the semiconductor element for an optical sensor has a bottom gate structure in which a gate electrode, a gate insulating film, and an active layer are sequentially stacked from a lower layer side to an upper layer side of the element substrate. With this configuration, unlike the top gate structure, there is no problem that the gate electrode prevents the active layer of the optical sensor semiconductor element from being irradiated with light. Therefore, according to the present technology , the gate electrode can be formed of a light shielding material such as metal or conductive polysilicon.
本技術を適用した電気光学装置は液晶装置として構成することができ、この場合、前記素子基板において前記画素電極が形成されている側の面には対向基板が対向配置されているとともに、当該対向基板と前記素子基板との間には液晶層が保持され、前記素子基板において、前記対向基板が位置する側とは反対側、あるいは前記対向基板が位置する側には、前記液晶層に対して光を供給する照明装置が配置され、前記照明装置は、前記光センサ素子での光検出結果に基づいて駆動制御される構成を採用することができる。 The applied electric optical apparatus to which the present technology can be configured as a liquid crystal device, in this case, along with a counter substrate disposed opposite to the surface where the pixel electrode in the element substrate is formed, A liquid crystal layer is held between the counter substrate and the element substrate, and the element substrate has a liquid crystal layer on the side opposite to the side where the counter substrate is positioned or on the side where the counter substrate is positioned. On the other hand, an illuminating device that supplies light may be disposed, and the illuminating device may be configured to be driven and controlled based on a light detection result of the optical sensor element.
本技術に係る電気光学装置は、携帯電話機やモバイルコンピュータなどの電子機器に用いることができる。 The electro-optical device according to the present technology can be used for electronic devices such as a mobile phone and a mobile computer.
以下、図面を参照して、本技術の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。また、以下に説明する画素スイッチング素子、および光センサ用半導体素子は、一対のソース・ドレイン電極を備えた薄膜トランジスタ構造を備えており、一対のソース・ドレイン電極を別々に指示する場合、便宜上、ある期間にチャネル領域を電流が流れる方向に着目してソース電極あるいはドレイン電極と区別して表現してある。 Hereinafter, embodiments of the present technology will be described with reference to the drawings. In the drawings used for the following description, the scales are different for each layer and each member in order to make each layer and each member large enough to be recognized on the drawing. Further, the pixel switching element and the optical sensor semiconductor element described below have a thin film transistor structure having a pair of source / drain electrodes. For the sake of convenience, the pair of source / drain electrodes are indicated separately. The channel region is expressed separately from the source electrode or the drain electrode by paying attention to the direction of current flow in the channel region.
[全体構成]
図1(a)、(b)は各々、本技術を適用した光センサ付き電気光学装置(以下、電気光学装置という)をその上に形成された各構成要素とともに対向基板の側から見た平面図、およびそのH−H′断面図である。図1(a)、(b)に示す電気光学装置100は、TN(Twisted Nematic)モード、ECB(Electrically Controlled Birefringence)モード、あるいはVAN(Vertical Aligned Nematic)モードの透過型のアクティブマトリクス型の液晶装置であり、この電気光学装置100では、シール材52を介して素子基板10と対向基板20とが貼り合わされ、その間に液晶層50が保持されている。
[overall structure]
1A and 1B are each a plan view of an electro-optical device with an optical sensor to which the present technology is applied (hereinafter referred to as an electro-optical device) viewed from the counter substrate side together with each component formed thereon. It is a figure and its H-H 'sectional drawing. 1A and 1B includes a TN (Twisted Nematic) mode, an ECB (Electrically Controlled Birefringence) mode, or a VAN (Vertical Aligned Nematic) mode transmissive active matrix liquid crystal device. In this electro-
素子基板10において、シール材52の外側に位置する端部領域には、走査線駆動回路およびデータ線駆動回路が構成された駆動用IC101、102が実装されているとともに、基板辺に沿って実装端子106が形成されている。シール材52は、素子基板10と対向基板20とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。図示を省略するが、シール材52には、その途切れ部分によって液晶注入口が形成され、液晶層50を注入した後、封止材により封止されている。
In the
素子基板10には、後述する画素スイッチング用の薄膜トランジスタの他、画素電極9aがマトリクス状に形成され、その表面に配向膜(図示せず)が形成されている。対向基板20には、シール材52の内側領域に遮光性材料からなる額縁53aが形成され、その内側が画素領域1a(画像表示領域)になっている。対向基板20には、各画素電極9aの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜53bが形成され、その上層側には、透光性の対向電極21、および配向膜(図示せず)が形成されている。また、対向基板20において、素子基板10の各画素領域に対向する領域には、RGBのカラーフィルタ54がその保護膜(図示せず)とともに形成され、それにより、電気光学装置100をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
On the
本形態において、電気光学装置100は、半透過反射型の液晶装置として構成されており、素子基板10に対して対向基板20が位置する側とは反対側にはバックライト装置60(照明装置)が配置され、かかるバックライト装置60は、素子基板10に重ねて配置された導光板61と、LEDなどからなる光源62とを備えている。なお、図示を省略するが、素子基板10と導光板61との間には偏向板や光散乱板などの光学部材が配置され、対向基板20に対して素子基板10とは反対側には偏向板などの光学部材が配置されている。
In this embodiment, the electro-
このように構成した電気光学装置100において、透過モードでは、バックライト装置60から出射された光が素子基板10の側から入射した後、液晶層50によって光変調され、しかる後に対向基板20の側から出射される。また、反射モードでは、対向基板20の側から入射した光は素子基板10の側で反射して再び、対向基板20の側から出射される間に、液晶層50によって光変調される。
In the electro-
また、本形態の電気光学装置100において、素子基板10の端部には実装端子106に対してフレキシブル配線基板105が接続され、素子基板10において、画素領域1aに対して実装端子106が形成されている側とは反対側端部には、詳しくは後述する光センサ素子1fが基板縁に沿うように形成されている。また、フレキシブル配線基板105には、光センサ素子1fに対するセンサ制御回路などを備えたセンサ駆動用IC103が実装されており、光センサ素子1fは、素子基板10に形成された配線、およびフレキシブル配線基板105に形成された配線を介してセンサ駆動用IC103に電気的に接続されている。本形態では、光センサ素子1fは、外光などといった環境光の強度(照度)を検出するために形成されている。このため、本形態の電気光学装置100では、外光などといった環境光以外の光が光センサ素子1fに入射しないように遮光対策が施されている。
In the electro-
なお、図1(a)、(b)には、駆動用IC101、102として、走査線駆動回路およびデータ線駆動回路が各々形成されたものを3つ用いた例を示してあるが、1つの駆動用IC101、102に走査線駆動回路およびデータ線駆動回路の双方が形成されている構成を採用してもよい。また、本形態では、フレキシブル配線基板105にセンサ駆動用IC103が実装されている構造を採用しているが、センサ駆動用IC103も素子基板10に実装されている構成を採用してもよい。さらに、センサ制御回路などが走査線駆動回路およびデータ線駆動回路とともに共通のICに内蔵されている構成を採用してもよい。
FIGS. 1A and 1B show an example in which three
[素子基板10の全体構成]
図2は、図1に示す電気光学装置100の電気的な構成を示すブロック図である。図2に示すように、本形態の電気光学装置100において、素子基板10上の画素領域1aには、駆動用IC101、102から延在したデータ線6aおよび走査線3aが互いに交差する方向に延在しており、データ線6aと走査線3aとの交差に対応する位置に複数の画素1eが構成されている。複数の画素1eの各々には、液晶の配向状態を制御するための薄膜トランジスタ1c(画素スイッチング素子)が形成されており、薄膜トランジスタ1cのソースにはデータ線6aが電気的に接続し、薄膜トランジスタ1cのゲートには走査線3aが電気的に接続している。また、素子基板10には、各画素に対して保持容量1dを形成するための容量線3bが走査線3aと並列するように形成されており、本形態において容量線3bは、共通電位Vcomが印加された定電位線1uに電気的に接続されている。
[Overall configuration of element substrate 10]
FIG. 2 is a block diagram showing an electrical configuration of the electro-
また、本形態の電気光学装置100において、素子基板10では、画素領域1aの外側領域に、基板辺に沿うように光センサ素子1fが配置されている。光センサ素子1fは、詳細な構造については後述するが、薄膜トランジスタ構造の光センサ用半導体素子1hと、この光センサ用半導体素子1hに並列に電気的に接続された容量素子1iとを備えている。また、素子基板10において、画素領域1aの外側領域には、光センサ素子1fを駆動するためのセンサ用信号線1j、給電線1s、ゲートオフ線1mが形成され、さらに定電位線1uが光センサ素子1fに電気的に接続されている。
Further, in the electro-
[画素スイッチング用の薄膜トランジスタ1cの構成]
図3(a)、(b)は各々、本技術を適用した電気光学装置100に用いた素子基板10に形成された画素1eの3つ分の平面図、およびA3−A3′断面図である。なお、図3(a)において、走査線3aおよびそれと同時形成された薄膜については実線で示し、半導体膜2aについては短い点線で示し、データ線6aおよびそれと同時形成された薄膜については一点鎖線で示し、光反射層5aについては二点鎖線で示し、画素電極9aについては長い点線で示してある。
[Configuration of
3A and 3B are a plan view of three
図3(a)に示すように、データ線6aと走査線3aとの交差に対応する各位置には複数の画素1eが各々形成されている。これらの画素1eには、ボトムゲート型の薄膜トランジスタ1cのチャネル領域を構成する半導体膜2aが形成され、走査線3aからの突出部分によってゲート電極3eが形成されている。半導体膜2aのうち、ソース側の端部には、データ線6aの一部がソース電極6bとして重なっており、ドレイン側の端部にはドレイン電極6cが重なっている。また、ドレイン電極6cに対しては画素電極9aがコンタクトホール81a、82aを介して電気的に接続している。
As shown in FIG. 3A, a plurality of
このように構成した薄膜トランジスタ1cの断面は、図3(b)に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板11上には、走査線3a(ゲート電極3e)が形成され、ゲート電極3eの上層側にはゲート絶縁膜4が形成されている。ゲート絶縁膜4の上層のうち、ゲート電極3eと部分的に重なる領域には、薄膜トランジスタ1cの能動層(チャネル領域)を構成する半導体膜2aが形成されている。半導体膜2aのうち、ソース領域の上層には、ドープトシリコン膜からなるコンタクト層7a、およびソース電極6bが積層され、ドレイン領域の上層には、ドープトシリコン膜からなるコンタクト層7b、およびドレイン電極6cが積層されている。
The cross section of the
ゲート絶縁膜4は、例えば、シリコン窒化膜からなる。走査線3aは、例えば、アルミニウム合金膜とモリブデン膜との多層膜である。データ線6a(ソース電極6b)およびドレイン電極6cはいずれも、例えば、下層側から上層側に向けて、モリブデン膜、アルミニウム膜、およびモリブデン膜を積層した3層構造を備えている。
The
本形態において、半導体膜2aは、結晶粒径が数nmから100nmの微結晶シリコン膜からなり、コンタクト層7a、7bは、例えば、リンがドープされたn+型のアモルファスシリコン膜からなる。
In this embodiment, the
ソース電極6bおよびドレイン電極6cの上層側にはパッシベーション膜81(保護膜/層間絶縁膜)が形成されており、パッシベーション膜81は、例えば、シリコン窒化膜からなる。パッシベーション膜81の上層には感光性樹脂からなる平坦化膜82が形成されている。平坦化膜82の上には光反射層5aおよび画素電極9aが形成されており、画素電極9aは、パッシベーション膜81および平坦化膜82に形成されたコンタクトホール81a、82aを介してドレイン電極6cに電気的に接続している。下層側の光反射層5aは、アルミニウム膜、銀膜、あるいはそれらの合金膜からなり、上層側の画素電極9aは、例えば、ITO膜(Indium Tin Oxide)からなる。画素電極9aは、光反射層5aより広い領域に形成されており、画素電極9aのうち、光反射層5aが形成されている領域は反射モードでの画像表示に用いられ、光反射層5aが形成されていない領域は透過モードでの画像表示に用いられる。
A passivation film 81 (protective film / interlayer insulating film) is formed on the upper layer side of the
[光センサ素子1fの構成]
図4(a)、(b)、(c)は各々、本技術を適用した電気光学装置に用いた素子基板10に形成された光センサ素子1fの等価回路図、平面図、およびA4−A4′断面図である。なお、図4(b)においても、ゲート電極3fおよびそれと同時形成された薄膜については実線で示し、半導体膜2dについては短い点線で示し、ソース・ドレイン電極6i、6jおよびそれと同時形成された薄膜については一点鎖線で示してある。
[Configuration of
4A, 4B, and 4C are respectively an equivalent circuit diagram, a plan view, and A4-A4 of the
図4(a)、(b)に示すように、光センサ素子1fは、一対のソース・ドレイン電極6i、6j、チャネル領域を備えた半導体膜2d、およびチャネル領域にゲート絶縁膜4を介して対向するゲート電極3fを備えた薄膜トランジスタ構造の光センサ用半導体素子1hと、光センサ用半導体素子1hと並列に電気的に接続された容量素子1iとを備えている。かかる光センサ素子1fでは、1つの素子が大面積に形成された構成や、複数の素子が並列に電気的に接続された構成をもって素子基板10上に形成される。
As shown in FIGS. 4A and 4B, the
光センサ用半導体素子1hのドレイン電極6jは、センサ用信号線1jおよび給電線1sに接続され、ソース電極6iは、共通電位Vcomが印加された定電位線1uに接続されており、定電位線1uとドレイン電極6jとの間に容量素子1iが電気的に接続されている。また、ゲート電極3fに対して、光センサ用半導体素子1hを非導通状態とするためのゲートオフ配線1mが電気的に接続されている。給電線1sの途中位置にはスイッチ素子1tが挿入されており、かかるスイッチ素子1tも、素子基板10上に光センサ用半導体素子1hと同一構造の薄膜トランジスタにより構成することができ、この場合、素子基板10には、スイッチ素子1tを構成する薄膜トランジスタをオン・オフ制御するための制御信号線が形成されることになる。なお、スイッチ素子1tには、素子基板10上に形成しなくても、例えば、図1(a)、(b)に示すセンサ駆動用IC103に内蔵させてもよい。
The
このように構成した光センサ素子1fの断面構造を、図4(c)を参照して説明する。図4(c)に示すように、光センサ素子1fにおいて、光センサ用半導体素子1hでは、薄膜トランジスタ1cと同様、絶縁基板11上にゲート電極3fが形成され、このゲート電極3fの上層側にはゲート電極3fを覆うようにゲート絶縁膜4が形成されている。ゲート絶縁膜4の上層のうち、ゲート電極3fと部分的に重なる領域には、チャネル領域(能動層)を構成する半導体膜2dが形成されている。半導体膜2dの一方の端部には、ドープトシリコン膜からなるコンタクト層7g、およびソース・ドレイン電極6i、6jのうち、ソース電極6iが積層され、半導体膜2dの他方の端部には、ドープトシリコン膜からなるコンタクト層7h、およびソース・ドレイン電極6i、6jのうち、ドレイン電極6jが積層されている。また、ソース・ドレイン電極6i、6jの上層側にはパッシベーション膜81が形成されている。
A cross-sectional structure of the
また、ゲート電極3fの側方には、島状の下電極3gがゲート電極3fと同時形成されており、この島状の下電極3gに対しては、ドレイン電極6jから延設された上電極6kがゲート絶縁膜4を介して平面視で重なっている。ゲート絶縁膜4において下電極3gに重なる位置にはコンタクトホール4aが形成されており、ソース・ドレイン電極6i、6jと同時形成された定電位線1uが、コンタクトホール4aを介して下電極3gに電気的に接続している。このようにして、定電位線1uとドレイン電極6jとの間に容量素子1iが構成されている。
Further, an island-shaped
ここで、光センサ素子1fは、薄膜トランジスタ1cと、ソース・ドレイン電極同士、半導体膜同士、およびゲート電極同士が同一の層間に同一材料により形成されており、光センサ素子1fおよび薄膜トランジスタ1cは、共通の製造工程によって形成される。従って、本形態において、半導体膜2dは、半導体膜2aと同様、結晶粒径が数nmから100nmの微結晶シリコン膜からなる。
Here, in the
このような光センサ素子1fにおいて、照度を検出する際、ゲートオフ配線1mを介してゲート電極3fに例えば−10Vのゲート電圧を印加して光センサ用半導体素子1hをオフ状態にした状態で、給電線1sを介してソース・ドレイン電極6i、6j間に、例えば+2Vを印加して容量素子1iに充電を行う。次に、スイッチ素子1tを閉から開に切り換え、ソース・ドレイン電極6i、6jへの給電を停止する。その結果、センサ用信号線1jからは、光センサ素子1fの端子間電圧(ソース・ドレイン間電圧)が出力される。ここで、端子間電圧の変化は、容量素子1iに充電された際の電荷が、光センサ用半導体素子1hを介して放電する際の放電曲線を示し、かつ、光センサ用半導体素子1hを介しての放電は、光センサ用半導体素子1hが受けた光量で変化する。従って、所定時間後の電圧値や、放電時の時定数を求めれば、照度を検出できることになる。かかる光センサ素子1fの駆動および制御は、図1および図2に示すセンサ駆動用IC103によって行なわれ、光センサ素子1fでの検出結果は、センサ駆動用IC103を介してバックライト駆動装置65に入力され、バックライト駆動装置65は、光センサ素子1fでの検出結果に基づいて、バックライト装置60の光源62の制御をおこなう。例えば、周囲が明るい条件下では、バックライト装置60の光源62を消灯させて反射モードで表示を行なう一方、周囲が暗い条件下では、バックライト装置60の光源62を点灯させて透過モードで表示を行なうなどの制御を行なうことができる。また、周囲の明るさに応じて、バックライト装置60の光源62の発光度合いを調節するなどの制御を行なうこともできる。なお、電気光学装置100での照度の検出は、電子機器が使用されている間、予め設定された時間間隔で行なわれる構成、あるいは利用者によるボタン操作などにより行われる構成のいずれを採用してもよい。
In such an
[電気光学装置100の製造方法]
図5は、本技術を適用した電気光学装置100の製造工程の一部を示す工程断面図である。本形態の電気光学装置100を製造するには、まず、モリブデン膜とアルミニウム膜との積層膜などの導電膜をスパッタ法などにより形成した後、パターニングし、図5(a)に示すように、ゲート電極3fおよび下電極3gを形成する。その際、図3(a)、(b)を参照して説明した走査線3aや容量線3bを同時形成する。次に、図5(b)に示すように、CVD法などによってシリコン窒化膜などからなるゲート絶縁膜4を形成する。
[Method of Manufacturing Electro-Optical Device 100]
FIG. 5 is a process cross-sectional view illustrating a part of the manufacturing process of the electro-
次に、図5(c)に示すように、厚さが120nm程度のシリコン膜からなる半導体膜2を形成する。その際、後述するように、PECVD(Plasma Enhanced Chemical Vapor Deposition)法、スパッタ法、局在プラズマCVD法、Cat−CVD(Catalytic-Chemical Vapor Deposition)法、VHF(Very High Frequency)−CVD法を利用して、半導体膜2を微結晶シリコン膜として形成する。
Next, as shown in FIG. 5C, a
次に、図5(d)に示すように、モノシランおよび水素ガスからなる原料ガスにホスフィンなどを混合してCVD法による成膜を行い、厚さが50nm程度の高濃度N型の不純物をドープしたアモルファスシリコン膜からなるコンタクト層7を形成する。
Next, as shown in FIG. 5 (d), a phosphine or the like is mixed with a source gas composed of monosilane and hydrogen gas to form a film by CVD, and a high concentration N-type impurity having a thickness of about 50 nm is doped. A
次に、半導体膜2およびコンタクト層7をパターニングして、図5(e)に示すように、島状の半導体膜2dおよびコンタクト層7g、7hを形成する。その際、図3(a)、(b)を参照して説明した半導体膜2aおよびコンタクト層7a、7bを同時形成する。
Next, the
それ以降の工程について図示および詳細な説明を省略するが、成膜工程、マスク形成工程、エッチング工程、感光性樹脂の塗布・、露光・現像工程などを繰り返し行って、ソース・ドレイン電極6b、6c、6i、6j、パッシベーション膜81、平坦化膜82、光反射層5a、画素電極9aなどを順次形成する。このようにして素子基板10を製造した後、素子基板10と対向基板20とをシール材52を介して貼り合せ、その間に液晶層50を充填する。
Although illustration and detailed description of the subsequent steps are omitted, the film forming step, the mask forming step, the etching step, the photosensitive resin coating / exposure / exposure / development step, etc. are repeated to obtain the source /
次に、素子基板10に対して駆動用IC101、102を実装するとともに、センサ駆動用IC103が実装されたフレキシブル配線基板105を素子基板10に接続すると、電気光学装置100が完成する。そして、電気光学装置100を携帯電話などの電子機器に搭載する。
Next, when the driving
(半導体膜2の成膜工程の第1例)
本例では、図5(c)に示す半導体膜形成工程において、SiH4(モノシラン)と水素ガスとを用いたPECVD法によりシリコン膜(半導体膜2)を形成する。その際、アモルファスシリコン膜を形成する場合に比して水素流量を高く設定し、基板温度を50℃から450℃に設定する。かかるPECVD法を利用すると、プラズマ放電中でガスが励起されるので、熱的励起のみによる方法と比較して低温下(例えば、200℃程度)での反応が可能であり、素子基板10に用いた絶縁基板11としてガラス基板などを用いることが可能である。また、水素流量を高めに設定するなどの条件を採用したため、半導体膜2は、微結晶シリコン膜として形成される。それ故、光センサ用半導体素子1hの能動層および画素スイッチング用の薄膜トランジスタ1cの能動層を構成する半導体膜2a、2dを微結晶シリコン膜により構成することができる。
(First Example of Film Formation Process of Semiconductor Film 2)
In this example, in the semiconductor film formation step shown in FIG. 5C, a silicon film (semiconductor film 2) is formed by PECVD using SiH 4 (monosilane) and hydrogen gas. At this time, the hydrogen flow rate is set higher than when the amorphous silicon film is formed, and the substrate temperature is set to 50 ° C. to 450 ° C. When this PECVD method is used, the gas is excited in the plasma discharge, so that a reaction at a low temperature (for example, about 200 ° C.) is possible as compared with the method using only thermal excitation. A glass substrate or the like can be used as the insulating
かかる微結晶シリコン膜は、結晶粒径が数nmから100nmの微結晶シリコン、あるいはかかる微結晶シリコンとアモルファスシリコンとが混成している。本形態において、半導体膜2(半導体膜2a、2d)に含まれる微結晶シリコンの結晶粒径は10nmから50nmであり、半導体膜2(半導体膜2a、2d)は、水素濃度が1atm%から10atm%、移動度が0.4cm2V-1s-1であった。
Such a microcrystalline silicon film has microcrystalline silicon having a crystal grain size of several to 100 nm, or a mixture of such microcrystalline silicon and amorphous silicon. In this embodiment, the crystal grain size of microcrystalline silicon contained in the semiconductor film 2 (
(半導体膜2の成膜工程の第2例)
図5(c)に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜2を形成するにあたっては、RFマグネトロンスパッタ法などといったスパッタ法を利用してもよい。
(Second Example of Film Formation Process of Semiconductor Film 2)
In forming the
(半導体膜2の成膜工程の第3例)
図5(c)に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜2を形成するにあたっては、局在プラズマCVD法を利用してもよい。かかる局在プラズマCVD法では、ピラミッド型の電極などを用いることにより、高密度のプラズマを安定的に生成できるという利点がある。
(Third example of film formation process of semiconductor film 2)
In forming the
(半導体膜2の成膜工程の第4例)
図5(c)に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜2を形成するにあたっては、ホットワイヤーCVD法などといったCat−CVD法を利用してもよい。かかる成膜方法では、原料ガスを加熱した触媒体に接触させて、その表面での接触分解反応を利用するため、プラズマを用いる必要がなく、プラズマに起因する帯電などの問題が発生しないという利点がある。
(Fourth Example of Film Formation Process of Semiconductor Film 2)
In forming the
(半導体膜2の成膜工程の第5例)
図5(c)に示す半導体膜形成工程において、微結晶シリコン膜からなる半導体膜2を形成するにあたっては、VHF−CVD法を利用してもよい。かかる成膜方法では、RF帯域(例えば13.56MHz)に代えて、30MHz〜300MHzの超短波帯(VHF帯域/例えば、100MHz)の電力を用いるため、分離電離を促進することができる。
(Fifth Example of Film Formation Process of Semiconductor Film 2)
In the semiconductor film forming step shown in FIG. 5C, the VHF-CVD method may be used to form the
[本形態の主な効果]
図6は、本技術を適用した光センサ素子1f、および能動層にアモルファスシリコン膜を用いた光センサ素子の光電変換特性の経時変化を比較して示すグラフである。なお、図6に示す結果は、光センサ素子1fに10000lxの光を照射した場合の結果であり、初期の光電変換特性を1とし、それを基準に光電変換特性の変化を示してある。
[Main effects of this embodiment]
FIG. 6 is a graph showing a comparison with time of photoelectric conversion characteristics of the
本形態では、薄膜トランジスタ構造の光センサ用半導体素子1hを構成するにあたって、結晶粒径が数nmから100nmの微結晶シリコン膜を能動層として用いたため、アモルファスシリコン膜と違って、可視光によってシリコン同士の結合が切れるということがない。それ故、微結晶シリコン膜を能動層とする薄膜トランジスタを光センサ用半導体素子1hとして用いると、例えば、図6に一点鎖線L1で示すように、時間が経過しても、光センサ素子1fの光電変換特性が大きく低下することがない。それ故、本形態によれば、実際の照度よりも低く検出してしまうなどといった不具合が発生しない。
In this embodiment, since the microcrystalline silicon film having a crystal grain size of several nanometers to 100 nm is used as an active layer in configuring the thin film transistor-structured optical
また、アモルファスシリコン膜にレーザ光を照射して光センサ素子1fの光電変換特性の経時的に低下する方法と違って、微結晶シリコン膜を成膜するように成膜条件を設定すればよいので、生産性が高い。
Further, unlike the method of irradiating the amorphous silicon film with laser light and decreasing the photoelectric conversion characteristics of the
さらに、本形態では、薄膜トランジスタ構造の光センサ用半導体素子1hを構成するにあたって、結晶粒径が数nmから100nmの微結晶シリコン膜を能動層として用いたため、多結晶シリコン膜を用いた場合と比較して、光センサ用半導体素子1hのオフ時の漏れ電流が小さく、光センサ素子1fの感度が高い。すなわち、薄膜トランジスタ構造の光センサ用半導体素子1hを備えた光センサ素子1fでは、光センサ用半導体素子1hをオフ状態にした状態で光が照射されたときの光電流の度合いを検出するため、微結晶シリコン膜を能動層として用いてオフ時の漏れ電流を低下させれば、バックグランドを低くできるため、感度が向上する。また、本形態では、コンタクト層7g,7hをアモルファスシリコン膜により形成したため、光センサ用半導体素子1hのオフ時の漏れ電流が小さく、光センサ素子1fの感度が高い。
Further, in this embodiment, since the microcrystalline silicon film having a crystal grain size of several nanometers to 100 nm is used as the active layer in constructing the thin film transistor-structured optical
それ故、本形態によれば、光電変換特性が高く、かつ、光電変換特性の経時変化が小さい光センサ素子1fを素子基板10上に効率よく形成することができる。しかも、光センサ用半導体素子1hをオフ状態にした状態での光センサ素子1fのインピーダンスは、微結晶シリコン膜を能動層として用いた場合の方が、アモルファスシリコン膜を能動層として用いた場合に比して適度に低いので、回路構成を簡素化できるという利点もある。
Therefore, according to this embodiment, the
また、本形態では、画素スイッチング用の薄膜トランジスタ1cおよび光センサ用半導体素子1hの双方が、結晶粒径が数nmから100nmの微結晶シリコン膜を能動層として備えた薄膜トランジスタ構造を有しているため、画素スイッチング素子を形成するための工程と、光センサ素子を形成するための工程の一部あるいは全てを同時に行なうことができるので、製造工程数が少なくてよいという利点がある。しかも、画素スイッチング用の薄膜トランジスタ1cでは、能動層が微結晶シリコン膜からなるため、多結晶シリコン膜を用いた場合と比較して、オフ時の漏れ電流が小さいので、表示品位に優れているという利点もある。
In this embodiment, both the pixel switching
さらに、本形態では、光センサ用半導体素子1hがボトムゲート構造を備えているため、光センサ用半導体素子1hの能動層に光が照射するのをゲート電極が妨げるという問題点が発生しない。それ故、本形態によれば、金属や導電化ポリシリコンなどといった遮光性材料によってゲート電極3fを形成することができる。
Further, in this embodiment, since the optical
[その他の実施の形態]
上記実施の形態では、光センサ素子1fを素子基板10上の1箇所に配置したが、図7に示すように、光センサ素子1fを素子基板10上の複数個所に配置してもよい。このように構成した場合、複数の光センサ素子1fでの検出結果に基づいて、バックライト装置60で光源62として用いた複数のLEDの各々の輝度を調整して、画素領域1aの領域毎の輝度を最適化してもよい。例えば、画素領域1aのうち、外光が当たっている領域付近の輝度を高くする。
[Other embodiments]
In the above embodiment, the
上記実施の形態では、光センサ素子1fを素子基板10上においてシール材52の外側に配置したが、外光などの環境光が届く位置であれば、シール材52で囲まれた内側領域に配置してもよい。その場合、画素領域1aの辺に沿って光センサ素子1fを配置した構成、さらには画素1e内に光センサ素子1fを配置した構成を採用することができる。
In the above embodiment, the
上記実施の形態では、光センサ用半導体素子1hは、素子基板10の下層側から上層側に向かってゲート電極3f、ゲート絶縁膜4および半導体膜2d(能動層)が順に積層されたボトムゲート構造を備えていたが、素子基板10の下層側から上層側に向かって半導体膜(能動層)、ゲート絶縁膜およびゲート電極が順に積層されたトップゲート構造を備える構造であってもよい。かかるトップゲート構造を採用した場合において、ゲート電極の側から光が入射するように構成する場合、ゲート電極をITO膜などの透光性導電膜を用いれば、能動層への光の入射を効率よく行なうことができる。また、光センサ用半導体素子1hの構造については、スタガ型、逆スタガ型、コプラナー型、逆コプラナー型のいずれであってもよい。
In the embodiment described above, the optical
また、光センサ素子1fに対する回路構成については図2および図4に示す上記形態以外の回路構成を採用してもよい。例えば、上記形態では、センサ用信号線1jと給電線1sとを設けたが、センサ用信号線1jにスイッチ素子1tを設け、センサ用信号線1jと給電線1sとを1本の配線で機能させてもよい。また、上記形態では、1つの光センサ素子1fで照度を検出する構成を採用したが、検出用および参照用の光センサ素子1fを設け、これらの光センサ素子1fを差動させる回路構成を採用してもよい。
Further, as for the circuit configuration for the
また、上記実施の形態では、光センサ素子1fでの検出結果を半透過反射型の電気光学装置100においてバックライト装置60のオン・オフに利用したが、光センサ素子1fでの検出結果に基づいて、透過型の電気光学装置100においてバックライト装置60から発光量を制御してもよい。また、反射型、透過型あるいは半透過反射型の電気光学装置100において、光センサ素子1fでの検出結果に基づいて、画像信号の諧調補正を行なってもよい。
In the above embodiment, the detection result of the
また、上記実施の形態では、光センサ素子1fでの検出結果を半透過反射型の電気光学装置100においてバックライト装置60のオン・オフに利用したが、素子基板10に対して対向基板20が位置する側にフロントライト装置(照明装置)が配置されている場合、光センサ素子1fでの検出結果をフロントライト装置のオン・オフ制御に利用してもよい。
In the above-described embodiment, the detection result of the
また、上記実施の形態では、TNモード、ECBモード、VANモードのアクティブマトリクス型の電気光学装置100を例に説明したが、IPS(In‐Plane Switching)モードやFFS(Fringe Field Switching)モードの液晶装置(電気光学装置)に本技術を適用してもよい。
In the above embodiment, the active matrix type electro-
さらに、上記実施の形態では、電気光学装置100として液晶装置での表示を環境光の強度に適合させるのに光センサ素子1fを用いたが、電気光学装置100として、有機エレクトロルミネッセンス装置やプラズマディスプレイでの表示を環境光の強度に適合させるのに本技術を適用してもよい。
Furthermore, in the above-described embodiment, the
[電子機器への搭載例]
次に、上述した実施形態に係る電気光学装置100を適用した電子機器について説明する。図8(a)に、電気光学装置100を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置100と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。図8(b)に、電気光学装置100を備えた携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての電気光学装置100を備える。スクロールボタン3002を操作することによって、電気光学装置100に表示される画面がスクロールされる。図8(c)に、電気光学装置100を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001及び電源スイッチ4002、並びに表示ユニットとしての電気光学装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置100に表示される。
[Example of mounting on electronic devices]
Next, an electronic apparatus to which the electro-
なお、電気光学装置100が適用される電子機器としては、図8に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置100が適用可能である。
As an electronic apparatus to which the electro-
1a・・画素領域、1c・・画素スイッチング用の薄膜トランジスタ、1f・・光センサ素子、1h・・光センサ用半導体素子、1i・・光センサ用の容量素子、2、2a、2d・・半導体膜、10・・素子基板、20・・対向基板、60・・バックライト装置(照明装置)、100・・電気光学装置(光センサ付き電気光学装置)
1a ... Pixel region, 1c ... Thin film transistor for pixel switching, 1f ... Photo sensor element, 1h ... Semiconductor element for photo sensor, 1i ... Capacitance element for photo sensor, 2, 2a, 2d ...
Claims (5)
前記光センサ素子は、能動層に対してゲート絶縁膜を介して対向するゲート電極を備えた薄膜トランジスタ構造の光センサ用半導体素子を有し、
当該光センサ用半導体素子の能動層は、結晶粒径が数nmから100nmの微結晶シリコン膜からなることを特徴とする電気光学装置。 Each of the plurality of pixels has an element substrate on which a pixel switching element and a pixel electrode are formed. On the element substrate , an optical sensor element is formed outside a sealing material that partitions the plurality of pixels as an inner region. And
The optical sensor element includes a semiconductor element for an optical sensor having a thin film transistor structure including a gate electrode facing the active layer through a gate insulating film,
An electro-optical device, wherein the active layer of the semiconductor element for optical sensors is made of a microcrystalline silicon film having a crystal grain size of several nm to 100 nm.
前記光センサ素子は、前記領域に対応して複数配置されることを特徴とする請求項1または2に記載の電気光学装置。The electro-optical device according to claim 1, wherein a plurality of the optical sensor elements are arranged corresponding to the region.
前記能動層から上層側に向かってコンタクト層、ソース電極および保護膜が順に積層されたソース電極部と、前記能動層から上層側に向かって前記保護膜が積層され光が入射する入射部と、前記能動層から上層側に向かって前記コンタクト層、ドレイン電極および前記保護膜が順に積層されたドレイン電極部と、を備え、 A source electrode part in which a contact layer, a source electrode and a protective film are sequentially laminated from the active layer toward the upper layer side; an incident part where the protective film is laminated from the active layer toward the upper layer side; A drain electrode portion in which the contact layer, the drain electrode, and the protective film are sequentially laminated from the active layer toward the upper layer side,
前記入射部の上面は、前記ソース電極部の上面および前記ドレイン電極部の上面よりも低い位置となることを特徴とする請求項1乃至3の何れか一項に記載の電気光学装置。 4. The electro-optical device according to claim 1, wherein an upper surface of the incident portion is positioned lower than an upper surface of the source electrode portion and an upper surface of the drain electrode portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130485A JP5207824B2 (en) | 2008-05-19 | 2008-05-19 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130485A JP5207824B2 (en) | 2008-05-19 | 2008-05-19 | Electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009276710A JP2009276710A (en) | 2009-11-26 |
JP5207824B2 true JP5207824B2 (en) | 2013-06-12 |
Family
ID=41442182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130485A Active JP5207824B2 (en) | 2008-05-19 | 2008-05-19 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207824B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9477105B2 (en) | 2014-04-01 | 2016-10-25 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8368677B2 (en) * | 2010-03-31 | 2013-02-05 | Casio Computer Co., Ltd. | Optical sensor device, display apparatus, and method for driving optical sensor device |
JP5163680B2 (en) * | 2010-03-31 | 2013-03-13 | カシオ計算機株式会社 | Display device |
KR101822406B1 (en) | 2011-08-29 | 2018-01-29 | 삼성디스플레이 주식회사 | Touch substrate and method of manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3015400B2 (en) * | 1990-02-28 | 2000-03-06 | 株式会社東芝 | Liquid crystal display |
JP4048627B2 (en) * | 1998-10-20 | 2008-02-20 | カシオ計算機株式会社 | Display device |
JP5008017B2 (en) * | 2006-02-10 | 2012-08-22 | ソニーモバイルディスプレイ株式会社 | Display device |
JP2009086565A (en) * | 2007-10-03 | 2009-04-23 | Mitsubishi Electric Corp | Display device incorporating optical sensor |
JP2009093050A (en) * | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | Display device with built-in photosensor |
-
2008
- 2008-05-19 JP JP2008130485A patent/JP5207824B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9477105B2 (en) | 2014-04-01 | 2016-10-25 | Samsung Display Co., Ltd. | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP2009276710A (en) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8026987B2 (en) | Panel assembly | |
US9785005B2 (en) | Touch display panel and fabricating method thereof | |
JP4211805B2 (en) | Electro-optical device and electronic apparatus | |
CN102193678B (en) | Touch panel and manufacture method thereof | |
US8575536B2 (en) | Pixel array and touch sensing display panel having the same | |
US8259265B2 (en) | Liquid crystal display panel, liquid crystal display apparatus and manufacturing method thereof | |
US7569885B2 (en) | Electro-optical device and electronic apparatus | |
US10324346B2 (en) | Display device | |
US20070229479A1 (en) | Panel assembly | |
US11093068B2 (en) | Touch control array substrate and touch control display apparatus | |
JP5154365B2 (en) | Display device | |
TWI395332B (en) | Thin film transistor array panel | |
TWI463230B (en) | Liquid crystal display device and a method of manufacturing the same | |
CN113359344B (en) | Array substrate, liquid crystal display panel and liquid crystal display device | |
US8115215B2 (en) | Array substrate and method for manufacturing the same | |
US8581253B2 (en) | Display substrate and method of manufacturing the same | |
TWI228200B (en) | Electrooptical device and electronic appliance | |
JP2010056303A (en) | Optical sensor, and liquid crystal display using the same | |
JP5207824B2 (en) | Electro-optical device and electronic apparatus | |
US20080068522A1 (en) | Display device and a method of manufacturing the same | |
US11221528B2 (en) | Electro-optical device and electronic apparatus | |
JP2008186882A (en) | Photodetector and electro-optic device | |
CN117215106A (en) | Display panel and display device | |
JP2008124180A (en) | Manufacturing method of semiconductor device, manufacturing method of electro-optic device, semiconductor device and electro-optic device | |
KR20060069184A (en) | A thin film transistor image sensor and liquid crystal display and a manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5207824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |