JP2008186882A - Photodetector and electro-optic device - Google Patents
Photodetector and electro-optic device Download PDFInfo
- Publication number
- JP2008186882A JP2008186882A JP2007017424A JP2007017424A JP2008186882A JP 2008186882 A JP2008186882 A JP 2008186882A JP 2007017424 A JP2007017424 A JP 2007017424A JP 2007017424 A JP2007017424 A JP 2007017424A JP 2008186882 A JP2008186882 A JP 2008186882A
- Authority
- JP
- Japan
- Prior art keywords
- region
- sensor
- light
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、光検出装置、およびこの光検出装置を備えた電気光学装置に関するものである。 The present invention relates to a light detection device and an electro-optical device including the light detection device.
電気光学装置を表示装置として搭載したパーソナルコンピュータや携帯電話機などの電子機器は、環境光の強度が異なる様々な環境下で使用される。従って、環境光に変化に応じて、電気光学装置での駆動条件を変化させれば、画像品位の向上や低消費電力化を図ることができる。 Electronic devices such as personal computers and mobile phones equipped with an electro-optical device as a display device are used in various environments with different ambient light intensities. Accordingly, if the driving conditions in the electro-optical device are changed in accordance with changes in the ambient light, it is possible to improve image quality and reduce power consumption.
例えば、透過型または反透過型の液晶装置では、液晶パネルの背面にバックライト装置が設けられており、バックライト装置からの出射光は、液晶パネルによって変調される。このような液晶装置において、バックライト装置の消費電力は大きい。そこで、液晶装置にディスクリート部品からなる光センサを搭載し、この光センサによって環境光を測定するとともに、その測定結果に応じてバックライト装置の強度を調整し、低消費電力化を図ることが提案されている(例えば、特許文献1参照)。
しかしながら、特許文献1に記載の技術では、ディスクリート部品からなる光センサをフレキシブル基板に実装しているため、工数およびコストが増大してしまうという問題点がある。
However, the technique described in
そこで、液晶パネルの素子基板に対して薄膜トランジスタ(TFT/Thin Film Transistor)を形成する工程を利用して、半導体膜にP型領域、真性領域およびN型領域を形成したPIN構造の光センサを素子基板上に形成することが考えられ、かかる構成によれば、ディスクリート部品からなる光センサを用いる場合と比較して工数およびコストを削減できる。 Therefore, a PIN structure optical sensor in which a P-type region, an intrinsic region, and an N-type region are formed in a semiconductor film using a process of forming a thin film transistor (TFT / Thin Film Transistor) on an element substrate of a liquid crystal panel is provided. It is conceivable to form on a substrate, and according to such a configuration, man-hours and costs can be reduced as compared with the case of using an optical sensor made of discrete components.
しかしながら、PIN構造の光センサを素子基板上に形成するには、N型不純物を導入する工程、およびP型不純物を導入する工程が必要であり、例えば、素子基板上に単一の導電型の薄膜トランジスタしか形成されていない場合には、P型不純物を導入する工程を新たに追加する必要がある。従って、PIN構造の光センサでは、コストのさらなる低減を図ることができないという問題点がある。 However, in order to form an optical sensor having a PIN structure on an element substrate, a process of introducing an N-type impurity and a process of introducing a P-type impurity are necessary. For example, a single conductivity type is formed on the element substrate. When only a thin film transistor is formed, it is necessary to newly add a step of introducing a P-type impurity. Accordingly, the PIN structure optical sensor has a problem that the cost cannot be further reduced.
以上の問題点に鑑みて、本発明の課題は、不純物導入工程として、N型およびP型のうちのいずれか一方の不純物を導入する工程のみを行なうだけで光センサを形成することのできる光検出装置、およびこの光検出装置を備えた電気光学装置を提供することにある。 In view of the above problems, an object of the present invention is to provide an optical sensor capable of forming an optical sensor by performing only the step of introducing one of N-type and P-type impurities as the impurity introduction step. It is an object of the present invention to provide a detection device and an electro-optical device including the light detection device.
上記課題を解決するために、本発明では、基板上に光センサが形成された光検出装置であって、前記光センサは、前記基板上に形成された真性領域の両側に導電型が同一の第1の不純物導入領域および第2の不純物導入領域が形成された半導体膜と、前記真性領域に対して絶縁層を介して対向する透光性導電膜からなるバイアス印加用電極と、を備え、前記第1の不純物導入領域と前記第2の不純物導入領域との間に所定の電圧が印加され、前記バイアス印加用電極には、該バイアス印加用電極、前記第1の不純物導入領域および前記第2の不純物導入領域からなる薄膜トランジスタをオフ状態とする電圧が印加されていることを特徴とする。 In order to solve the above problems, the present invention provides a photodetection device in which a photosensor is formed on a substrate, and the photosensor has the same conductivity type on both sides of an intrinsic region formed on the substrate. A semiconductor film in which a first impurity introduction region and a second impurity introduction region are formed, and a bias applying electrode made of a translucent conductive film facing the intrinsic region via an insulating layer, A predetermined voltage is applied between the first impurity introduction region and the second impurity introduction region, and the bias application electrode includes the bias application electrode, the first impurity introduction region, and the first impurity introduction region. A voltage for applying an off state to the thin film transistor including the two impurity introduction regions is applied.
本発明における「真性領域」とは、不純物が導入されていない領域はもちろん、薄膜トランジスタにおいて行なわれるチャネルドープ程度の不純物が導入された領域も含む意味である。 The “intrinsic region” in the present invention is meant to include not only a region in which no impurity is introduced but also a region in which an impurity of a channel doping level performed in a thin film transistor is introduced.
本発明において、光センサは、真性領域の両側に導電型が同一の第1の不純物導入領域および第2の不純物導入領域が形成された半導体膜と、真性領域に対して絶縁層を介して対向する透光性導電膜からなるバイアス印加用電極とを備えており、薄膜トランジスタと同一の構造を有している。このため、光センサにおいて、バイアス印加用電極に対して薄膜トランジスタをオフとする方向の電圧を印加するとともに、第1の不純物導入領域と第2の不純物導入領域との間に所定の電圧を印加すると、真性領域に光が入射した際、光電流が流れる。従って、PIN構造の光センサを用いなくも、N型あるいはP型のうちの一方の不純物導入領域を備えた光センサであっても、光検出を行なうことができる。それ故、不純物導入工程として、N型あるいはP型のうちの一方の不純物を導入する工程のみを行なう場合でも光センサを形成することができ、工数およびコストの低減を図ることができる。また、本発明を適用した光センサは、真性領域に対して絶縁層を介して対向するバイアス印加用電極が必須であり、真性領域に対して光入射側にはバイアス印加用電極が存在するが、本発明において、バイアス印加用電極がITO(Indium Tin Oxide)膜などの透光性導電膜からなるため、バイアス印加用電極を通しても真性領域に対して光が効率よく入射する。従って、光検出装置は十分な感度を備えている。 In the present invention, the optical sensor is opposite to the intrinsic region with an insulating layer interposed between the semiconductor film in which the first impurity introduction region and the second impurity introduction region having the same conductivity type are formed on both sides of the intrinsic region. And a bias applying electrode made of a translucent conductive film, and has the same structure as the thin film transistor. Therefore, in the optical sensor, when a voltage in a direction to turn off the thin film transistor is applied to the bias applying electrode, and a predetermined voltage is applied between the first impurity introduction region and the second impurity introduction region. When light is incident on the intrinsic region, a photocurrent flows. Therefore, light detection can be performed without using a PIN structure optical sensor, even with an optical sensor provided with one of the N-type and P-type impurity introduction regions. Therefore, the optical sensor can be formed even when only the step of introducing one of the N-type and P-type impurities is performed as the impurity introduction step, and man-hours and costs can be reduced. In addition, in the optical sensor to which the present invention is applied, a bias applying electrode facing the intrinsic region through an insulating layer is essential, and there is a bias applying electrode on the light incident side with respect to the intrinsic region. In the present invention, since the bias applying electrode is made of a translucent conductive film such as an ITO (Indium Tin Oxide) film, light is efficiently incident on the intrinsic region through the bias applying electrode. Therefore, the photodetection device has sufficient sensitivity.
本発明において、前記半導体膜はポリシリコン膜であり、前記光センサは、前記基板上に、前記半導体膜、前記絶縁膜および前記バイアス印加用電極の順に積層されていることが好ましい。このような構成であれば、ポリシリコン膜を能動層として用いた薄膜トランジスタの製造工程を利用して、光センサを製造することができる。また、ポリシリコン膜は、低温プロセスによって形成できるとともに、低温プロセスで形成可能なアモルファスシリコン膜を用いた場合よりも、ポリシリコン膜を用いた方が光センサの感度が高いという利点がある。 In the present invention, it is preferable that the semiconductor film is a polysilicon film, and the optical sensor is laminated on the substrate in the order of the semiconductor film, the insulating film, and the bias applying electrode. With such a configuration, an optical sensor can be manufactured using a manufacturing process of a thin film transistor using a polysilicon film as an active layer. In addition, the polysilicon film can be formed by a low temperature process, and there is an advantage that the sensitivity of the photosensor is higher when the polysilicon film is used than when an amorphous silicon film that can be formed by the low temperature process is used.
本発明において、前記基板には複数の薄膜トランジスタが形成され、当該複数の薄膜トランジスタは、いずれも前記第1の不純物導入領域および前記第2の不純物導入領域と導電型が同一であることが好ましい。 In the present invention, it is preferable that a plurality of thin film transistors be formed on the substrate, and the plurality of thin film transistors have the same conductivity type as the first impurity introduction region and the second impurity introduction region.
本発明において、前記絶縁層は、前記複数の薄膜トランジスタのゲート絶縁膜と同一の絶縁膜からなる構成を採用することができる。このように構成すると、真性領域に対してバイアス印加用電極から好適にバイアスを印加することができる。 In the present invention, the insulating layer may be formed of the same insulating film as the gate insulating films of the plurality of thin film transistors. With this configuration, a bias can be suitably applied to the intrinsic region from the bias application electrode.
本発明において、前記絶縁層は、前記複数の薄膜トランジスタの上層側に形成された1乃至複数の層間絶縁膜を含んでいる構成を採用してもよい。液晶装置などの電気光学装置では、薄膜トランジスタの上層に形成した層間絶縁膜の上に透光性導電膜によって画素電極を形成した構造が多く採用されることから、層間絶縁膜の上に透光性導電膜からなるバイアス印加用電極を形成した構造を採用すれば、バイアス印加用電極と画素電極とを同時に形成することができる。それ故、工程数およびコストを削減することができる。 In the present invention, the insulating layer may include one or more interlayer insulating films formed on the upper layer side of the plurality of thin film transistors. In an electro-optical device such as a liquid crystal device, a structure in which a pixel electrode is formed with a light-transmitting conductive film on an interlayer insulating film formed on an upper layer of a thin film transistor is often used. If a structure in which a bias applying electrode made of a conductive film is formed is employed, the bias applying electrode and the pixel electrode can be formed simultaneously. Therefore, the number of steps and cost can be reduced.
本発明において、前記層間絶縁膜には、前記真性領域と重なる部分を除去または薄膜化してなる凹部が形成され、前記バイアス印加電極は、前記凹部の底部で前記真性領域と対向していることことが好ましい。このように構成すると、層間絶縁膜の上層にバイアス印加用電極を形成した場合でも、バイアス印加用電極と真性領域との間に介在する絶縁層の膜厚が薄い。それ故、真性領域に対してバイアス印加用電極から好適にバイアスを印加することができる。 In the present invention, the interlayer insulating film has a recess formed by removing or thinning a portion overlapping the intrinsic region, and the bias application electrode is opposed to the intrinsic region at the bottom of the recess. Is preferred. With this configuration, even when the bias applying electrode is formed on the interlayer insulating film, the insulating layer interposed between the bias applying electrode and the intrinsic region is thin. Therefore, a bias can be suitably applied to the intrinsic region from the bias application electrode.
本発明において、前記基板が透光性基板である場合、前記半導体膜に対して前記透光性基板が位置する側には、少なくとも前記真性領域と重なる領域に遮光層が形成されていることが好ましい。このように構成すると、透光性基板の裏面側から外乱光が入射するのを遮光層によって防止することができるので、光検出装置の感度を向上することができる。 In the present invention, when the substrate is a light-transmitting substrate, a light-blocking layer is formed at least in a region overlapping with the intrinsic region on the side where the light-transmitting substrate is located with respect to the semiconductor film. preferable. If comprised in this way, it can prevent disturbance light from entering from the back surface side of a translucent board | substrate, and can improve the sensitivity of a photon detection apparatus.
本発明において、前記基板が透光性基板である場合、前記半導体膜に対して前記透光性基板が位置する側には、前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることが好ましい。このように構成すると、バイアス印加用電極の側から反射層に斜めに入射した光を真性領域に導くことができるので、光検出装置の感度を高めることができる。 In the present invention, when the substrate is a light-transmitting substrate, the side where the light-transmitting substrate is located with respect to the semiconductor film is opposed to a region including the intrinsic region via a light-transmitting layer. A reflective layer is preferably formed. With this configuration, light obliquely incident on the reflective layer from the bias application electrode side can be guided to the intrinsic region, so that the sensitivity of the photodetector can be increased.
本発明において、前記光センサとして、対象光が入射する主センサと、外乱光が入射する副センサとを備え、前記主センサと前記副センサとはノードを介して直列に電気的接続されてセンサ回路を構成しており、当該センサ回路の両端に電圧を印加したときに前記ノードから取り出される電流あるいは電圧に基づいて前記対象光の強度が検出されることが好ましい。このように構成すると、対象光の強度のみを測定することができる。本発明において、「対象光」とは、検出の対象となる光の意味であり、例えば、実施形態の環境光(外光)が該当する。これに対して、本発明において、「外乱光」とは、検出の対象とならない光の意味であり、例えば、実施形態の背景光が該当する。 In the present invention, the optical sensor includes a main sensor on which target light is incident and a sub sensor on which disturbance light is incident, and the main sensor and the sub sensor are electrically connected in series via a node to form a sensor. It is preferable that a circuit is configured and the intensity of the target light is detected based on a current or voltage taken from the node when a voltage is applied to both ends of the sensor circuit. If comprised in this way, only the intensity | strength of object light can be measured. In the present invention, “target light” means light to be detected, for example, environmental light (external light) in the embodiment. On the other hand, in the present invention, “disturbance light” means light that is not a detection target, and corresponds to, for example, the background light of the embodiment.
このような構成において、前記基板が透光性基板である場合、前記半導体膜に対して前記基板が位置する側には、前記主センサおよび前記副センサのうち、当該主センサに用いた前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることが好ましい。このように構成すると、バイアス印加用電極の側から反射層に斜めに入射した光を主センサの真性領域に導くことができるので、光検出装置の感度を高めることができる。 In such a configuration, when the substrate is a light-transmitting substrate, the intrinsic sensor used for the main sensor among the main sensor and the sub sensor is disposed on the side where the substrate is located with respect to the semiconductor film. It is preferable that a reflective layer that is opposed to the region including the region through the light-transmitting layer is formed. With this configuration, light obliquely incident on the reflection layer from the bias application electrode side can be guided to the intrinsic region of the main sensor, and thus the sensitivity of the light detection device can be increased.
本発明を適用した光検出装置は、複数の画素からなる表示領域を備えた電気光学装置に用いることができ、この場合、前記光検出装置による光検出結果に基づいて前記表示領域における駆動条件が調整されることが好ましい。 The light detection device to which the present invention is applied can be used for an electro-optical device having a display area composed of a plurality of pixels. In this case, the drive condition in the display area is based on the light detection result by the light detection apparatus. It is preferable to adjust.
本発明を適用した光検出装置は、複数の画素からなる表示領域と、当該表示領域に光を出射する光源と、を備えた電気光学装置に用いることができ、この場合、前記光検出装置による光検出結果に基づいて前記光源における出射光量を制御することが好ましい。 The light detection device to which the present invention is applied can be used for an electro-optical device that includes a display region including a plurality of pixels and a light source that emits light to the display region. It is preferable to control the amount of light emitted from the light source based on the light detection result.
本発明を適用した電気光学装置は、例えばパーソナルコンピュータ、携帯電話機、情報携帯端末等の電子機器に用いることができる。 The electro-optical device to which the present invention is applied can be used in electronic devices such as personal computers, mobile phones, and portable information terminals.
以下に、図面を参照して本発明について説明する。以下の実施形態は、代表的な電気光学装置であるTFTアクティブマトリクス駆動形式の液晶装置に本発明に係る光検出装置を構成したものである。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 The present invention will be described below with reference to the drawings. In the following embodiments, a light detection device according to the present invention is configured in a TFT active matrix driving type liquid crystal device which is a typical electro-optical device. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing.
[実施の形態1]
(全体構成)
図1は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。図1に示す電気光学装置100は、全透過型の液晶装置であり、液晶パネル100p、画像処理回路202、タイミング発生回路203、電源回路201、調光回路500、バックライト装置600(光源装置)などを備えている。画像処理回路202、タイミング発生回路203および電源回路201は、液晶パネル100pに接続されたフレキシブル基板108(図2(a)、(b)参照)に実装されたICなどにより構成されている。また、調光回路500およびバックライト装置600は、液晶パネル100pの外部に構成されている。
[Embodiment 1]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of an electro-optical device to which the present invention is applied. An electro-
タイミング発生回路203では、液晶パネル100pの各画素100aを駆動するためのドットクロックが生成され、このドットクロックに基づいて、クロック信号VCK、HCK、反転クロック信号VCKB、HCKB、転送開始パルスHSP、VSPが生成される。画像処理回路202は、外部から入力画像データが入力されると、この入力画像データに基づいて画像信号を生成し、液晶パネル100pに供給する。電源回路201は、複数の電源VDD、VSS、VHH、VLLを生成して液晶パネル100pに供給する。
In the
液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画素配列領域10bを備えている。かかる液晶パネル100pにおいて、後述する素子基板10には、画素配列領域10bの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、画素スイッチング素子としての薄膜トランジスタ30および画素電極9aが形成されている。薄膜トランジスタ30のソースにはデータ線6aが電気的に接続され、薄膜トランジスタ30のゲートには走査線3aが電気的に接続され、薄膜トランジスタ30のドレインには画素電極9aが電気的に接続されている。
The
素子基板10において、画素配列領域10bの外側領域には走査線駆動回路104およびデータ線駆動回路101が構成されている。データ線駆動回路101はデータ線6aに電気的に接続しており、画像信号を各データ線6aに順次供給する。走査線駆動回路104は走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。
In the
各画素100aにおいて、画素電極9aは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号がリークするのを防ぐために、液晶容量50aと並列に保持容量60が付加されている。本形態では、保持容量60を構成するために、走査線3aと並列するように容量線3bが形成されており、かかる容量線3bは共通電位線(図示せず)に接続され、所定の電位に保持されている。なお、保持容量60は前段の走査線3aとの間に形成される場合もある。
In each
電気光学装置100において、表示画像の見え易さは環境の明るさによって左右される。例えば、日中の自然光の下では、バックライト装置600の発光輝度を高く設定し、明るい画面を表示する必要がある。一方、夜間の暗い環境の下では、バックライト装置600の発光輝度が日中ほど高くなくても鮮明な画像を表示することができる。従って、バックライト装置600の発光輝度は、環境光の照度に応じて調整することが望ましい。そこで、本形態の電気光学装置100には、センサ回路310および検出回路340を備えた光検出装置300が構成されており、かかる光検出装置300は、環境光の照度を計測する。また、調光回路500は、光検出装置300により得られた照度データに応じた輝度でバックライト装置600が発光するように制御する。かかる光検出装置300の具体的な構成は後述する。なお、検出装置340は素子基板10上に構成される場合もある。
In the electro-
(液晶パネル100pの具体的構成)
図2(a)、(b)は各々、本発明を適用した電気光学装置100の液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図2(a)、(b)に示すように、電気光学装置100の液晶パネル100pでは、所定の隙間を介して素子基板10と、ガラスなどを基材とする透光性の対向基板20とがシール材107(図2(a)において右下がりの斜線を付した領域)によって貼り合わされており、シール材107は対向基板20の外周縁に沿うように配置されている。シール材107は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。対向基板20のコーナー部などにおいては、素子基板10と対向基板20との間で電気的導通をとるための上下導通材(図示せず)が形成されている。
(Specific configuration of the
FIGS. 2A and 2B are a plan view of the
素子基板10において、シール材107の内周縁より外側領域には、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する辺に沿って走査線駆動回路104が形成されている。また、素子基板10には、端子102によりフレキシブル基板108が接続されている。なお、素子基板10には、画素配列領域10b、データ線駆動回路101および走査線駆動回路104を静電気から保護するための保護回路や検査回路が構成される場合もあるが、それらの説明は省略する。
In the
詳しくは後述するが、素子基板10には、画素電極9aがマトリクス状に形成されている。これに対して、対向基板20には、シール材107の内側領域に額縁状の遮光膜23b(図2(a)において右上がりの斜線を付した領域)が形成され、その内側が画像表示領域10aとされている。また、対向基板20では、素子基板10の画素電極9aの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜23aが形成され、その上層側には、ITO膜からなる対向電極21が形成されている。なお、画素配列領域10bには、遮光膜23bと重なる領域にダミーの画素が構成される場合があり、この場合、画素配列領域10bのうち、ダミー画素を除いた領域が画像表示領域10aとして利用されることになる。なお、本形態では、シール材107として光硬化性接着剤を用いたため、対向基板20側からの光照射が可能なように、遮光膜23bとシール材107とをずれた位置に形成したが、素子基板10側からの光照射によりシール材107を光硬化させる場合や、シール材107に熱硬化性接着剤を用いた場合には、遮光膜23bとシール材107とが重なった位置に形成されている構成を採用することもできる。
As will be described in detail later,
シール材107より囲まれた空間内に電気光学物質としての液晶50が封入されている。液晶50は、画素電極9aからの電界が印加されていない状態で、素子基板10および対向基板に形成された配向膜16、22(図2(b)参照)により所定の配向状態をとる。液晶50は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
A
電気光学装置100において、素子基板10の背面側にはバックライト装置600が配置されており、バックライト装置600から出射された光は、素子基板10の側から液晶パネル100pに入射して対向基板20の側から出射される間に変調され、対向基板20の側から表示光として出射される。バックライト装置600としては面光源装置を採用することができるとともに、LED素子と導光板とを用いた光源装置を採用することもできる。
In the electro-
液晶パネル100pにおいて、画像表示領域10aを挟んでデータ線駆動回路101と対向する位置にはセンサ回路310が配置されている。本形態において、センサ回路310は、素子基板10上に形成された受光素子からなる主センサ310Aと副センサ310Bとにより構成されている。ここで、対向基板20に形成された遮光膜23bは、一部が切り欠かれており、素子基板10において、主センサ310Aは、遮光膜23bの切り欠き23cと重なる領域に形成されている。これに対して、副センサ310Bは、遮光膜23bで覆われた領域に形成されている。このため、主センサ310Aには、検出対象光である外光(環境光)と、検出の対象とならない外乱光(バックライト装置600から出射されて素子基板10を介して入射する光)とが入射する。これに対して、副センサ310Bには、外乱光のみが入射するので、主センサ310Aでの検出結果と副センサ310Bの検出結果との差分を求めれば、外光の強度を検出することができる。なお、本形態では、画像表示領域10aに近い位置に主センサ310Aを配置し、主センサ310Aに対して画像表示領域10aとは反対側に副センサ310Bを配置したが、その逆であってもよい。また、主センサ310Aおよび副センサ310Bを画像表示領域10aの辺に沿って直列するように配置してもよく、この場合には、主センサ310Aおよび副センサ310Bを画像表示領域10aに対して同等に配置でき、外乱光の入射を同等にすることができる。
In the
このように形成した電気光学装置100は、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルタ(図示せず)や保護膜が形成される。また、対向基板20および素子基板10の光入射側の面あるいは光出射側には、使用する液晶50の種類、すなわち、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。電気光学装置100は、透過型に限らず、半透過反射型として構成される場合がある。
The electro-
(各画素の構成)
図3(a)、(b)は各々、本発明を適用した電気光学装置100に用いた素子基板10において相隣接する画素の平面図、およびそのA−A′線に相当する位置で電気光学装置100を切断したときの断面図である。
(Configuration of each pixel)
3A and 3B are plan views of adjacent pixels in the
図3(a)、(b)に示すように、素子基板10には、ガラスなどからなる透光性基板10dの表面にシリコン酸化膜などからなる下地保護膜12が形成されているとともに、その表面側において、画素電極9aに隣接する位置にNチャネル型の薄膜トランジスタ30が形成されている。薄膜トランジスタ30において、島状の半導体膜1aには、高濃度ソース領域1d、低濃度ソース領域1b、チャネル形成領域1g、低濃度ドレイン領域1c、および高濃度ドレイン領域1eがこの順に配置されており、薄膜トランジスタ30はLDD(Lightly Doped Drain)構造を備えている。半導体膜1aの上層にはシリコン酸化膜などからなるゲート絶縁膜2が形成され、ゲート絶縁膜2の上層には走査線3aが形成されている。走査線3aの一部は、ゲート電極としてゲート絶縁膜2を介してチャネル形成領域1gに対向している。
As shown in FIGS. 3A and 3B, the
半導体膜1aは、透光性基板10dに対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。低濃度ソース領域1bおよび低濃度ドレイン領域1cは、走査線3aをマスクとして、例えば、約0.1×1013/cm2〜約10×1013/cm2のドーズ量で低濃度N型の不純物(リンイオンなど)を導入することにより形成された半導体領域であり、高濃度ソース領域1dおよび高濃度ドレイン領域1eは、レジストマスクを用いて、約0.1×1015/cm2〜約10×1015/cm2のドーズ量で高濃度N型の不純物(リンイオンなど)を導入することにより形成された半導体領域である。
The
薄膜トランジスタ30の上層側には、層間絶縁膜7、8が形成されている。層間絶縁膜7の表面にはデータ線6aおよびドレイン電極6bが形成され、データ線6aは、層間絶縁膜7に形成されたコンタクトホール7aを介して高濃度ソース領域1dに電気的に接続している。層間絶縁膜8の表面にはITO膜からなる画素電極9aが形成されている。画素電極9aは、層間絶縁膜8に形成されたコンタクトホール8aを介してドレイン電極6bに電気的に接続し、このドレイン電極6bは、層間絶縁膜7およびゲート絶縁膜2に形成されたコンタクトホール7bを介して高濃度ドレイン領域1eに電気的に接続している。画素電極9aの表面側にはポリイミド膜からなる配向膜16が形成されている。高濃度ドレイン領域1eからの延設部分1f(下電極)に対しては、ゲート絶縁膜2と同時形成された絶縁膜(誘電体膜)を介して、走査線3aと同層の容量線3bが上電極として対向することにより、保持容量60が構成されている。本形態において、走査線3aおよび容量線3bは、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。また、データ線6aおよびドレイン電極6bも、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。
On the upper layer side of the
(駆動回路の構成)
図4(a)、(b)は各々、本発明を適用した電気光学装置に用いた素子基板に形成した駆動回路の説明図、この駆動回路に用いた薄膜トランジスタの平面図、およびそのB−B′線に相当する位置で素子基板を切断したときの断面図である。
(Configuration of drive circuit)
4A and 4B are explanatory diagrams of a drive circuit formed on an element substrate used in an electro-optical device to which the present invention is applied, a plan view of a thin film transistor used in the drive circuit, and BB thereof, respectively. It is sectional drawing when an element substrate is cut | disconnected in the position equivalent to a 'line.
再び図2(a)において、本形態の電気光学装置100では、素子基板10の表面側のうち、画素配列領域10bの周辺領域を利用してデータ線駆動回路101および走査線駆動回路104などの内部回路が形成されている。このようなデータ線駆動回路101および走査線駆動回路104を構成するにあたっては、画素スイッチング用のNチャネル型の薄膜トランジスタ30の製造工程を利用して複数の薄膜トランジスタが用いられるが、本形態では、図4(a)に示すように、薄膜トランジスタとして、Nチャネル型の薄膜トランジスタ90のみが用いられている。図4(a)に例示する回路では、ブーストラップ容量80が用いられており、かかるブーストラップ容量80は、図3(a)、(b)に示す保持容量60と同時形成されたキャパシタである。従って、素子基板10には、Pチャネル型の薄膜トランジスタが形成されておらず、P型不純物導入領域も形成されていない。
2A again, in the electro-
図4(b)、(c)において、駆動回路の薄膜トランジスタ90は、画素スイッチング用の薄膜トランジスタ30の製造工程の一部を利用して形成されたものであり、薄膜トランジスタ90を構成する半導体膜1mは、薄膜トランジスタ30の半導体膜1aと同時形成されたポリシリコン膜である。半導体膜1mには、ソース側からドレイン側に向かって、高濃度ソース領域1n、低濃度ソース領域1s、チャネル形成領域1r、低濃度ドレイン領域1t、および高濃度ドレイン領域1pがこの順に配置されており、薄膜トランジスタ90はLDD構造を備えている。低濃度ソース領域1sおよび低濃度ドレイン領域1tは、薄膜トランジスタ30の低濃度ソース領域1bおよび高濃度ドレイン領域1cを形成する際、ゲート電極3eをマスクとして、例えば、約0.1×1013/cm2〜約10×1013/cm2のドーズ量で低濃度N型の不純物(リンイオンなど)を導入することにより形成された半導体領域であり、高濃度ソース領域1nおよび高濃度ドレイン領域1pは、薄膜トランジスタ30の高濃度ソース領域1dおよび高濃度ドレイン領域1eを形成する際、レジストマスクを用いて、約0.1×1015/cm2〜約10×1015/cm2のドーズ量で高濃度N型の不純物(リンイオンなど)を導入することにより形成された半導体領域である。なお、薄膜トランジスタ90は、マルチゲート構造に形成される場合もある。半導体膜1mの上層にはシリコン酸化膜などからなるゲート絶縁膜2が形成され、ゲート絶縁膜2の上層にはゲート電極3eが形成されている。
4B and 4C, the
薄膜トランジスタ90の上層側には、層間絶縁膜7、8が形成されている。薄膜トランジスタ90では、配線6f、6gが層間絶縁膜7およびゲート絶縁膜2を貫通するコンタクトホール7f、7gを介して、高濃度ソース領域1nおよび高濃度ドレイン領域1pに電気的に接続されている。なお、ゲート電極3eは、走査線3aおよび容量線3bと同時形成された金属膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。また、配線6f、6gは、データ線6aおよびドレイン電極6bと同時形成された金属膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。
(光検出装置の構成およびその原理)
図5(a)、(b)は、本発明を適用した光検出装置に用いたセンサ回路の平面図、およびそのC−C′断面図であり、図5には、駆動回路の薄膜トランジスタ90も示してある。図6(a)、(b)は、本発明を適用した光検出装置に用いたセンサ回路の電気的構成を示す説明図である。図7(a)、(b)は、本発明を適用した光検出装置の検出回路の説明図である。なお、画素スイッチング用の薄膜トランジスタ30は、薄膜トランジスタ90と略同一の構成を有しており、画素電極9aがコンタクトホール8aを介してドレイン電極に接続している点のみが相違する。このため、図5には、薄膜トランジスタ30に係る部分の符号を括弧内に付すとともに、画素電極9aおよびコンタクトホール8aを点線で示してある。
(Configuration of light detection device and its principle)
FIGS. 5A and 5B are a plan view of a sensor circuit used in the photodetection device to which the present invention is applied and a cross-sectional view taken along the line C-C ′. FIG. It is shown. 6A and 6B are explanatory diagrams showing the electrical configuration of the sensor circuit used in the photodetection device to which the present invention is applied. FIGS. 7A and 7B are explanatory diagrams of a detection circuit of a photodetection device to which the present invention is applied. The
図5(a)、(b)に示すように、本形態において、光検出装置300は、センサ回路310として主センサ310Aと副センサ310Bとを備えている。対向基板20には、副センサ310Bと平面的に重なる領域に遮光膜23bが形成されており、主センサ310Aと平面的に重なる領域には遮光膜23bの切り欠き23cが位置している。このため、主センサ310Aには、対向基板20側からの外光(矢印Pで示す)と、素子基板10の側からの外乱光が入射するが、副センサ310Bには、外光が入射せず、外乱光のみが入射する。
As shown in FIGS. 5A and 5B, in this embodiment, the
本形態において、主センサ310Aと副センサ310Bとは同一の構造を有しており、主センサ310Aおよび副センサ310Bはいずれも、真性領域1xの両側に第1の不純物導入領域1yおよび第2の不純物導入領域1zを備えた半導体膜1wと、半導体膜1wを覆う絶縁層4aと、この絶縁層4aを介して真性領域1xに対向するバイアス印加用電極5aとを備えている。第1の不純物導入領域1yおよび第2の不純物導入領域1zはいずれも高濃度N型領域である。バイアス印加用電極5aは、真性領域1xを含む領域に重なっており、真性領域1xと第1の不純物導入領域1yとの境界領域、および真性領域1xと第2の不純物導入領域1zとの境界領域にも重なっている。
In the present embodiment, the
バイアス印加用電極5aの上層側には層間絶縁膜7、8が形成されている。主センサ310Aの第1の不純物導入領域1yには、層間絶縁膜7の上層に形成された配線6hがコンタクトホール7hを介して電気的に接続している。主センサ310Aの第2の不純物導入領域1zおよび副センサ310Bの第1の不純物導入領域1yには、層間絶縁膜7の上層に形成された配線6iがコンタクトホール7i、7jを介して電気的に接続している。副センサ310Bの第2の不純物導入領域1zには、層間絶縁膜7の上層に形成された配線6kがコンタクトホール7kを介して電気的に接続している。
ここで、半導体膜1wは、薄膜トランジスタ30、90を構成する半導体膜1a、1mと同時形成されたポリシリコン膜である。第1の不純物導入領域1yおよび第2の不純物導入領域1zは、薄膜トランジスタ30、90の高濃度ソース領域1d、1n、および高濃度ドレイン領域1e、1pを形成する際、レジストマスクを用いて、約0.1×1015/cm2〜約10×1015/cm2のドーズ量で高濃度N型の不純物(リンイオンなど)を導入することにより形成された半導体領域である。絶縁層4aは、ゲート絶縁膜2と同時形成されたシリコン酸化膜などからなる。配線6h、6i、6kは、配線6f、6g、データ線6aおよびドレイン電極6bと同時形成された金属膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの単層膜あるいは積層膜からなる。
Here, the
本形態において、バイアス印加用電極5aはITO膜(透光性導電膜)からなり、バイアス印加用電極5aのみが、主センサ310Aおよび副センサ310Bを形成するのに新たなに追加した薄膜である。
In this embodiment, the
このように構成した主センサ310Aおよび副センサ310Bはいずれも、薄膜トランジスタと同様な構造を有しており、バイアス印加用電極5a、絶縁層4a、第1の不純物導入領域1yおよび第2の不純物導入領域1zは各々、薄膜トランジスタのゲート電極、ゲート絶縁膜、ソース領域およびドレイン領域に対応する。そこで、本形態では、図6(a)、(b)に示すように、主センサ310Aと副センサ310BとはノードQを介して直列に電気的に接続してセンサ回路310を構成するとともに、センサ回路310の両端に電圧VH、VLを印加する。例えば、主センサ310Aの第1の不純物導入領域1y(配線6h)に6V(電圧VH)を印加し、副センサ310Bの第2の不純物導入領域1z(配線6k)に0V(電圧VL)を印加する。その結果、主センサ310Aおよび副センサ310Bに光が入射しない状態でノードQの電圧は3Vとなる。
Both the
また、主センサ310Aおよび副センサ310Bにおいては、各々のバイアス印加用電極5aには、主センサ310Aおよび副センサ310Bを薄膜トランジスタとみなしたとき、薄膜トランジスタをオフとする方向の電圧V1、V2を印加する。本形態では、主センサ310Aおよび副センサ310BをN型で構成したので、例えば、図6(a)に示すように、主センサ310Aのバイアス印加用電極5aと、副センサ310Bの第2の不純物導入領域1z(配線6k)とを電気的に接続しておき、主センサ310Aのバイアス印加用電極5aに0V(電圧VL)を印加する一方、副センサ310Bのバイアス印加用電極5aに−3V(電圧VB)を印加する。
In the
また、図6(b)に示すように、主センサ310Aおよび副センサ310Bの各々のバイアス印加用電極5aに各々所定の電圧V1、V2を印加して、主センサ310Aおよび副センサ310Bの感度を高めてもよい。この場合でも、主センサ310Aにおけるバイアス印加用電極5aと第2の不純物導入領域1zにおける電圧差と、副センサ310Bにおけるバイアス印加用電極5aと第2の不純物導入領域1zにおける電圧差とが等しいことが好ましい。
Further, as shown in FIG. 6B, predetermined voltages V1 and V2 are applied to the
いずれの場合も、本形態のように、主センサ310Aおよび副センサ310BをN型で構成したときには、主センサ310Aのバイアス印加用電極5aには、主センサ310Aの第2の不純物導入領域1z(配線6i)に印加する電圧以下の電圧を印加し、副センサ310Bのバイアス印加用電極5aには、副センサ310Bの第2の不純物導入領域1z(配線6k)に印加する電圧以下の電圧を印加する。
In either case, as in the present embodiment, when the
また、図7(a)、(b)に示すように、ノードQには検出回路340を接続し、検出回路340は、主センサ310Aに外光および外乱光(図示せず)が入射し、副センサ310Bに外乱光が入射した際、主センサ310Aと副センサ310Bのインピーダンスバランスが崩れることによって生じる電流変化および電圧変化を測定し、外光の強度を検出する。図7(a)に示す例は、ノードQから電流検出を行なう例であり、ノードQと、(VH−VL)/2の定電圧電源との間に流れる電流を電流検出回路341により検出する。図7(b)に示す例は、ノードQから電圧検出を行なう例であり、ノードQの電圧変化に相当する電荷をキャパシタ346で蓄積し、その電圧値を電圧検出回路347で検出する。なお、キャパシタ346にはスイッチ348が並列接続しており、スイッチ348の開閉により、キャパシタ346に蓄積された電荷を放出することにより計測のリセットを行なう。これらの検出方式のうち、電流検出方式の場合には、微小な電流を検出するので、ノイズに弱いのに対して、電圧検出方式の場合には、ノイズに強いという利点がある。また、電圧検出方式の場合には、ノードQの電圧が変化すると、主センサ310Aおよび副センサ310Bにおけるバイアス電圧値が変化することになるため、外光に比例しない電流成分が流れる。それ故、用途に応じた最適な検出方式を採用することが好ましい。
As shown in FIGS. 7A and 7B, a
(電気光学装置および光検出装置の製造方法)
図3、図4および図5に加えて、図8も参照して電気光学装置100および光検出装置300の製造方法を説明する。図8(a)〜(j)は、本発明を適用した電気光学装置100および光検出装置300の製造工程のうち、素子基板10に駆動回路の薄膜トランジスタ90およびセンサ回路310(主センサ310Aおよび副センサ310B)の製造方法を示す工程断面図である。なお、図8(a)〜(j)は各々、図5(b)に対応する。
(Manufacturing method of electro-optical device and photodetector)
A method for manufacturing the electro-
まず、図8(a)に示すように、超音波洗浄等により清浄化したガラス製等の透光性基板10dを準備した後、下地保護膜形成工程では、基板温度が150〜450℃の温度条件下で、プラズマCVD法などの方法により、透光性基板10dの全面にシリコン酸化膜からなる下地保護膜12を形成する。
First, as shown to Fig.8 (a), after preparing the translucent board |
次に、半導体膜形成工程において、基板温度が150〜450℃の温度条件下で、透光性基板10dの全面に、アモルファスシリコン膜からなる半導体膜1をプラズマCVD法により、例えば、40〜50nmの厚さに形成した後、レーザアニール法などにより、半導体膜1を多結晶化させる。次に、フォトリソグラフィ技術を用いて半導体膜1をパターニングし、図8(b)に示すように、半導体膜1m(1a)、1wを島状に形成する。
Next, in the semiconductor film formation step, the
次に、図8(c)に示すように、CVD法などを用いて、半導体膜1m(1a)の上層にシリコン酸化膜などからなるゲート絶縁膜2を形成する。その結果、半導体膜1wの表面にも絶縁層4aが同時形成される。なお、図示を省略するが、この工程の後、半導体膜1aの延設部分1fにN型の不純物(リンイオンなど)を打ち込んで、容量線3bとの間に保持容量60を構成するための下電極を形成しておく。
Next, as shown in FIG. 8C, a
次に、高濃度不純物導入工程では、図8(d)に示すように、ゲート絶縁膜2および絶縁層4aの上層に半導体膜1m(1a)、1wの表面を部分的に覆うレジストマスク41を形成した後、半導体膜1m(1a)、1wに高濃度N型の不純物(リンイオンなど)を導入して、高濃度ソース領域1n(1d)および高濃度ドレイン領域、1p(1e)を形成するとともに、第1の不純物導入領域1yおよび第2の不純物導入領域zを形成する。その結果、半導体膜1wには、第1の不純物導入領域1yと第2の不純物導入領域zとの間には真性領域1xが形成される。次に、レジストマスク41を除去する。
Next, in the high concentration impurity introducing step, as shown in FIG. 8D, a resist
次に、バイアス印加用電極形成工程では、透光性基板10dの表面全体にITO膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図8(e)に示すように、バイアス印加用電極5aを形成する。このようにして主センサ310Aおよび副センサ310Bが形成される。
Next, in the bias application electrode forming step, an ITO film is formed on the entire surface of the
次に、ゲート電極形成工程では、透光性基板10dの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図8(f)に示すように、走査線3a、容量線3b、ゲート電極3eを形成する。その結果、保持容量60が形成される。
Next, in the gate electrode formation step, a metal film such as a molybdenum film, an aluminum film, a titanium film, a tungsten film, or a tantalum film is formed on the entire surface of the
次に、低濃度不純物導入工程では、図8(g)に示すように、走査線3aおよびゲート電極3eをマスクにして、低濃度N型の不純物(リンイオンなど)を導入して、低濃度ソース領域1s(1b)および低濃度ドレイン領域1t(1c)を形成する。その結果、チャネル形成領域1r(1g)が走査線3aおよびゲート電極3eに対してセルフアライン的に形成される。
Next, in the low-concentration impurity introduction step, as shown in FIG. 8G, a low-concentration source is introduced by introducing low-concentration N-type impurities (such as phosphorus ions) using the
次に、第1の層間絶縁膜形成工程では、図8(h)に示すように、CVD法などを用いてシリコン酸化膜などからなる層間絶縁膜7を形成した後、フォトリソグラフィ技術を用いて、コンタクトホール7f(7a)、7g(7b)、7h、7i、7j、7kを形成する。
Next, in the first interlayer insulating film forming step, as shown in FIG. 8H, an
次に、配線形成工程では、図8(i)に示すように、透光性基板10dの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、配線6f(データ線6a)、配線6g(ドレイン電極6b)、および配線6h、6i、6kを形成する。
Next, in the wiring formation step, as shown in FIG. 8I, a metal such as a molybdenum film, an aluminum film, a titanium film, a tungsten film, a tantalum film, or a laminated film thereof is formed on the entire surface of the
次に、第2の層間絶縁膜形成工程では図8(j)に示すように、コンタクトホール8aを備えた層間絶縁膜8を形成する。ここで、層間絶縁膜8がシリコン酸化膜などの無機絶縁膜を含んでいる場合には、成膜後、フォトリソグラフィ技術を用いて、コンタクトホール8aを形成する。また、層間絶縁膜8が感光性樹脂を含んでいる場合には、感光性樹脂を塗布した後、露光、現像を行い、コンタクトホール8aを同時形成する。
Next, in the second interlayer insulating film forming step, as shown in FIG. 8J, the
次に、画素電極形成工程では、透光性基板10dの表面全体にITO膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図3(b)に示すように、画素電極9aを形成する。次に、図3(b)に示す配向膜16を形成する。その結果、素子基板10が完成する。
Next, in the pixel electrode forming step, an ITO film is formed on the entire surface of the
(本形態の効果)
以上説明したように、本発明を適用した電気光学装置100および光検出装置300において、主センサ310Aおよび副センサ310Bは、真性領域1xの両側に高濃度N型不純物が導入された第1の不純物導入領域1yおよび第2の不純物導入領域1zが形成された半導体膜1wと、真性領域1xに対して絶縁層4aを介して対向するITO膜(透光性導電膜)からなるバイアス印加用電極5aとを備えており、薄膜トランジスタと同一の構造を有している。このため、主センサ310Aおよび副センサ310Bにおいて、バイアス印加用電極5aに薄膜トランジスタをオフとする方向の電圧を印加するとともに、第1の不純物導入領域1yと第2の不純物導入領域1zとの間に所定の電圧を印加すると、真性領域1xに光が入射した際、光電流が流れる。従って、PIN構造の光センサを用いなくも、高濃度N型の第1の不純物導入領域1yおよび第2の不純物導入領域1zを備えた主センサ310Aおよび副センサ310Bであっても、光検出を行なうことができる。それ故、不純物導入工程としては、高濃度N型不純物の導入工程のみを行なうだけで主センサ310Aおよび副センサ310Bを形成することができ、P型不純物の導入工程を行なわない。それ故、素子基板10にも主センサ310Aおよび副センサ310Bを効率よく形成することができる。すなわち、薄膜トランジスタとして、Nチャネル型の薄膜トランジスタ30、90のみが形成される素子基板10にも、主センサ310Aおよび副センサ310Bを効率よく形成することができ、工数およびコストを削減することができる。
(Effect of this embodiment)
As described above, in the electro-
しかも、真性領域1xに対して絶縁層4aを介して対向するバイアス印加用電極5aは、ITO膜(透光性導電膜)からなるため、バイアス印加用電極5aを通しても真性領域1xに対して光が効率よく入射する。従って、主センサ310Aおよび副センサ310Bの感度が高い。
Moreover, since the
また、半導体膜1wはポリシリコン膜であり、主センサ310Aおよび副センサ310Bは、透光性基板10dの側からみて、半導体膜1w、絶縁層4aおよびバイアス印加用電極5aの順に積層されている。従って、薄膜トランジスタ30、90の製造工程を利用して、主センサ310Aおよび副センサ310Bを形成することができる。また、半導体膜1wはポリシリコン膜であるので、低温プロセスによって形成できるとともに、アモルファスシリコン膜を用いた場合よりも、主センサ310Aおよび副センサ310Bの感度が高いという利点がある。
Further, the
さらに、絶縁層4aは薄膜トランジスタ30、90のゲート絶縁膜2と同一の絶縁膜からなり、膜厚が薄い。このため、真性領域1xに対してバイアス印加用電極5aから好適にバイアスを印加することができる。
Further, the insulating
[実施の形態2]
図9は、本発明の実施の形態2に係る光検出装置に用いたセンサ回路の断面図であり、図9は、実施の形態1の図5に対応する。なお、本形態および以下に説明する実施の形態3、4の基本的な構成は、実施の形態1と同様であるため、共通する機能を有する部分には同一の符号を付して図示することにして、それらの説明を省略する。
[Embodiment 2]
FIG. 9 is a cross-sectional view of a sensor circuit used in the light detection device according to the second embodiment of the present invention, and FIG. 9 corresponds to FIG. 5 of the first embodiment. The basic configuration of this embodiment and the third and fourth embodiments described below is the same as that of the first embodiment, and therefore, parts having common functions are denoted by the same reference numerals and illustrated. Thus, the description thereof is omitted.
図9に示すように、本形態の光検出装置300も、実施の形態1と同様、センサ回路310には、外光(矢印Pで示す)および外乱光が入射する主センサ310Aと、外乱光が入射する副センサ310Bとを備えている。対向基板20には、副センサ310Bと平面的に重なる領域に遮光膜23bが形成されており、主センサ310Aと平面的に重なる領域には遮光膜23bの切り欠き23cが位置している。
As shown in FIG. 9, the
主センサ310Aおよび副センサ310Bはいずれも、真性領域1xの両側に第1の不純物導入領域1yおよび第2の不純物導入領域1zを備えた半導体膜1wと、半導体膜1wを覆う絶縁層4bと、この絶縁層4bを介して真性領域1xに対向するバイアス印加用電極9bとを備えている。ここで、第1の不純物導入領域1yおよび第2の不純物導入領域1zはいずれも高濃度N型領域である。
Each of the
本形態において、絶縁層4aは、ゲート絶縁膜2および層間絶縁膜7、8と同時形成された絶縁膜を含んでおり、バイアス印加用電極9bは、画素電極9aと同様、層間絶縁膜8の上層に形成されたITO膜からなる。
In this embodiment, the insulating
このように構成した光検出装置300も、実施の形態1と同様、高濃度N型の第1の不純物導入領域1yおよび第2の不純物導入領域1zを備えた主センサ310Aおよび副センサ310Bによって光検出を行なうことができるなど、実施の形態1と同様な効果を奏する。なお、本形態において、絶縁層4bは、実施の形態1で形成した絶縁層4aよりもかなり厚いが、その分、バイアス印加用電極9bには、実施の形態1よりも低い電圧を印加すればよい。
Similarly to the first embodiment, the
また、本形態において、バイアス印加用電極9bは、画素電極9aと同様、層間絶縁膜7の上層に形成されたITO膜からなる。このため、バイアス印加用電極9bは、画素電極9aと同時形成することができるので、実施の形態1において図8(e)を参照して説明したバイアス印加用電極形成工程を省略することができる。なお、実施の形態1において図8(g)を参照して説明した低濃度不純物導入工程を行なう際には、半導体膜1wの形成領域をレジストマスクで覆えばよい。
In this embodiment, the
さらに、本形態において、半導体膜1wに対して透光性基板10dが位置する側、例えば、透光性基板10dと下地保護膜12との層間には、真性領域1xを含む領域と重なるように、クロム膜やチタンなどの金属膜や窒化チタン膜などからなる遮光層11aが形成されている。このため、図2(b)に示すバックライト装置600からの光が直接、真性領域1xに入射しないので、主センサ310Aおよび副センサ310Bの感度が高い。このような構成は、図8(a)を参照して説明した下地保護膜形成工程を行なう前に、フォトリソグラフィ技術を用いて、透光性基板10dの表面に遮光層11aを形成しておけばよい。なお、かかる構成は、実施の形態1に適用してもよい。
Further, in this embodiment, the side where the
[実施の形態3]
図10は、本発明の実施の形態3に係る光検出装置に用いたセンサ回路の断面図であり、図10は、実施の形態1の図5に対応する。
[Embodiment 3]
FIG. 10 is a cross-sectional view of the sensor circuit used in the photodetector according to Embodiment 3 of the present invention, and FIG. 10 corresponds to FIG. 5 of
図10に示すように、本形態の光検出装置300も、実施の形態1と同様、センサ回路310には、外光(矢印Pで示す)および外乱光が入射する主センサ310Aと、外乱光が入射する副センサ310Bとを備えている。対向基板20には、副センサ310Bと平面的に重なる領域に遮光膜23bが形成されており、主センサ310Aと平面的に重なる領域には遮光膜23bの切り欠き23cが位置している。
As shown in FIG. 10, the
主センサ310Aおよび副センサ310Bはいずれも、真性領域1xの両側に第1の不純物導入領域1yおよび第2の不純物導入領域1zを備えた半導体膜1wと、半導体膜1wを覆う絶縁層4bと、この絶縁層4bを介して真性領域1xに対向するバイアス印加用電極9bとを備えている。ここで、第1の不純物導入領域1yおよび第2の不純物導入領域1zはいずれも高濃度N型領域である。
Each of the
本形態において、半導体層1wの上層側には、ゲート絶縁膜2および層間絶縁膜7、8と同時形成された絶縁膜が形成されており、バイアス印加用電極9bは、画素電極9aと同様、層間絶縁膜8の上層に形成されたITO膜からなる。但し、本形態では、層間絶縁膜8において、真性領域1xと重なる領域が除去され、凹部8bが形成されている。このため、バイアス印加用電極9bは、凹部8bの底部において、ゲート絶縁膜2および層間絶縁膜7と同時形成された絶縁膜を含む絶縁層4cを介して真性領域1xに対向している。従って、実施の形態2と比較して、バイアス印加用電極9bから真性領域1xに対して好適にバイアスを印加することができる。このような凹部8bは、層間絶縁膜8のコンタクトホール8aと同時形成することができる。なお、凹部8bは、層間絶縁膜8の厚さ方向の全体を除去した構成の他、層間絶縁膜8の厚さ方向の途中位置まで到達している構成、さらには層間絶縁膜7まで届いている構成、層間絶縁膜7のみに凹部が形成されていることにより生じている構成を採用してもよい。また、本形態でも、図9を参照して説明した遮光層11aを形成してもよい。
In this embodiment, an insulating film formed simultaneously with the
[実施の形態4]
図11は、本発明の実施の形態4に係る光検出装置に用いたセンサ回路の断面図であり、図11は、実施の形態1の図5に対応する。
[Embodiment 4]
FIG. 11 is a cross-sectional view of the sensor circuit used in the photodetector according to Embodiment 4 of the present invention, and FIG. 11 corresponds to FIG. 5 of
図11に示すように、本形態の光検出装置300も、実施の形態1と同様、センサ回路310には、外光(矢印Pで示す)および外乱光が入射する主センサ310Aと、外乱光が入射する副センサ310Bとを備えている。対向基板20には、副センサ310Bと平面的に重なる領域に遮光膜23bが形成されており、主センサ310Aと平面的に重なる領域には遮光膜23bの切り欠き23cが位置している。
As shown in FIG. 11, the
主センサ310Aおよび副センサ310Bはいずれも、真性領域1xの両側に第1の不純物導入領域1yおよび第2の不純物導入領域1zを備えた半導体膜1wと、半導体膜1wを覆う絶縁層4aと、この絶縁層4aを介して真性領域1xに対向するバイアス印加用電極9bとを備えている。ここで、第1の不純物導入領域1yおよび第2の不純物導入領域1zはいずれも高濃度N型領域である。
Each of the
本形態において、透光性基板10dの裏面側、すなわち、透光性基板10dにおいて、図2(b)に示すバックライト装置600が位置する側には、主センサ310Aの真性領域1xを含む領域に重なるようにアルミニウムやアルミニウム−銀合金の膜やシートなどから反射層13aが形成されている。これに対して、副センサ310Bの側には反射層13aが形成されていない。
In this embodiment, a region including the
このように構成すると、主センサ310Aの真性領域1xを含む領域に対して、透光性基板10dおよび下地保護膜12からなる透光層を介して反射層13aが重なっている状態にある。このため、矢印Rで示すように、対向基板20の側から斜めに入射した光が主センサ310Aの真性領域1xからそれた場合でも、反射層13aで反射して主センサ310Aの真性領域1xに入射する。このため、主センサ310Aの感度が高いという利点がある。なお、かかる構成は、実施の形態1〜3に適用してもよい。
If comprised in this way, it exists in the state which the
[その他の電気光学装置への適用例]
上記形態では、主センサ310Aおよび副センサ310BがN型の場合を説明したが、主センサ310Aおよび副センサ310BをP型に構成してもよく、この場合には、電圧の極性を反転させればよい。
[Application examples to other electro-optical devices]
In the above embodiment, the case where the
上記実施形態では、液晶装置において光検出装置300での検出結果に基づいて、バックライト装置からの出射光量を制御したが、光検出装置300での検出結果に基づいて、各画素に供給される信号を制御してもよい。また、上記実施形態では、電気光学装置として液晶装置を例に説明したが、有機エレクトロルミネッセンス装置において、光検出装置300での検出結果に基づいて、各画素に供給される信号を制御してもよい。
In the above embodiment, the amount of light emitted from the backlight device is controlled based on the detection result of the
[電子機器への搭載例]
次に、上述した実施形態に係る電気光学装置100を適用した電子機器について説明する。図12(a)に、電気光学装置100を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置100と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。図12(b)に、電気光学装置100を備えた携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての電気光学装置100を備える。スクロールボタン3002を操作することによって、電気光学装置100に表示される画面がスクロールされる。図12(c)に、電気光学装置100を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001及び電源スイッチ4002、並びに表示ユニットとしての電気光学装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置100に表示される。
[Example of mounting on electronic devices]
Next, an electronic apparatus to which the electro-
なお、電気光学装置100が適用される電子機器としては、図12に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置100が適用可能である。
As an electronic apparatus to which the electro-
1w・・光センサの半導体膜、1y・・光センサの第1の不純物導入領域、1z・・光センサの第2の不純物導入領域、4a、4b、4c・・光センサの絶縁層、5a、9b・・光センサのバイアス印加用電極、10・・素子基板、30・・画素スイチング用の薄膜トランジスタ、90・・駆動回路の薄膜トランジスタ、100・・電気光学装置、300・・光検出装置、310・・センサ回路、310A・・主センサ、310B・・副センサ、340・・検出回路、500・・調光回路、600・・バックライト装置 1w... Semiconductor film of optical sensor, 1y... First impurity introduction region of optical sensor, 1z... Second impurity introduction region of optical sensor, 4a, 4b, 4c .. insulating layer of optical sensor, 5a. 9b ··· Electrode for bias application of optical sensor, 10 · · Element substrate, 30 · · Thin film transistor for pixel switching, 90 · · Thin film transistor for driving circuit, 100 · · Electro-optical device, 300 · · Photodetector device · · · · Sensor circuit, 310A · · Main sensor, 310B · · Sub sensor, 340 · · Detection circuit, 500 · · Dimming circuit, 600 · · Backlight device
Claims (12)
前記光センサは、前記基板上に形成された真性領域の両側に導電型が同一の第1の不純物導入領域および第2の不純物導入領域が形成された半導体膜と、前記真性領域に対して絶縁層を介して対向する透光性導電膜からなるバイアス印加用電極と、を備え、
前記第1の不純物導入領域と前記第2の不純物導入領域との間に所定の電圧が印加され、
前記バイアス印加用電極には、該バイアス印加用電極、前記第1の不純物導入領域および前記第2の不純物導入領域からなる薄膜トランジスタをオフ状態とする電圧が印加されていることを特徴とする光検出装置。 A photodetection device in which a photosensor is formed on a substrate,
The optical sensor is insulated from the intrinsic region and a semiconductor film in which a first impurity introduction region and a second impurity introduction region having the same conductivity type are formed on both sides of the intrinsic region formed on the substrate. An electrode for bias application made of a translucent conductive film facing through a layer,
A predetermined voltage is applied between the first impurity introduction region and the second impurity introduction region,
A voltage for turning off a thin film transistor including the bias application electrode, the first impurity introduction region, and the second impurity introduction region is applied to the bias application electrode. apparatus.
前記光センサは、前記基板上に、前記半導体膜、前記絶縁膜および前記バイアス印加用電極の順に積層されていることを特徴とする請求項1に記載の光検出装置。 The semiconductor film is a polysilicon film;
2. The photodetecting device according to claim 1, wherein the optical sensor is formed by sequentially stacking the semiconductor film, the insulating film, and the bias applying electrode on the substrate.
当該複数の薄膜トランジスタは、いずれも前記第1の不純物導入領域および前記第2の不純物導入領域と導電型が同一であることを特徴とする請求項2に記載の光検出装置。 A plurality of thin film transistors are formed on the substrate,
The photodetection device according to claim 2, wherein the plurality of thin film transistors have the same conductivity type as the first impurity introduction region and the second impurity introduction region.
前記バイアス印加電極は、前記凹部の底部で前記真性領域と対向していることを特徴とする請求項5に記載の光検出装置。 In the interlayer insulating film, a recess formed by removing or thinning a portion overlapping the intrinsic region is formed,
The photo-detecting device according to claim 5, wherein the bias applying electrode is opposed to the intrinsic region at the bottom of the concave portion.
前記半導体膜に対して前記透光性基板が位置する側には、少なくとも前記真性領域と重なる領域に遮光層が形成されていることを特徴とする請求項2乃至6の何れか一項に記載の光検出装置。 The substrate is a translucent substrate;
The light shielding layer is formed in the area | region which overlaps with the said intrinsic area | region at least in the side in which the said translucent substrate is located with respect to the said semiconductor film. Light detection device.
前記半導体膜に対して前記透光性基板が位置する側には、前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることを特徴とする請求項2乃至6の何れか一項に光検出装置。 The substrate is a translucent substrate;
The reflective layer which opposes via the translucent layer with respect to the area | region containing the said intrinsic area | region is formed in the side in which the said translucent board | substrate is located with respect to the said semiconductor film. Any one of thru | or 6 is a photodetector.
前記主センサと前記副センサとはノードを介して直列に電気的接続されてセンサ回路を構成しており、
当該センサ回路の両端に電圧を印加したときに前記ノードから取り出される電流あるいは電圧に基づいて前記対象光の強度が検出されることを特徴とする請求項1乃至7の何れか一項に記載の光検出装置。 The optical sensor includes a main sensor on which target light is incident and a sub sensor on which disturbance light is incident,
The main sensor and the sub sensor are electrically connected in series via a node to constitute a sensor circuit,
8. The intensity of the target light is detected based on a current or voltage extracted from the node when a voltage is applied to both ends of the sensor circuit. 9. Photodetector.
前記半導体膜に対して前記基板が位置する側には、前記主センサおよび前記副センサのうち、当該主センサに用いた前記真性領域を含む領域に対して透光層を介して対向する反射層が形成されていることを特徴とする請求項9に記載の光検出装置。 The substrate is a translucent substrate;
On the side where the substrate is positioned with respect to the semiconductor film, a reflective layer facing the region including the intrinsic region used for the main sensor, through the light-transmitting layer, of the main sensor and the sub sensor. The light detection device according to claim 9, wherein:
前記光検出装置による光検出結果に基づいて前記表示領域における駆動条件が調整されることを特徴とする電気光学装置。 An electro-optical device comprising: the light detection device according to claim 1; and a display region including a plurality of pixels.
An electro-optical device, wherein a driving condition in the display region is adjusted based on a light detection result by the light detection device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017424A JP2008186882A (en) | 2007-01-29 | 2007-01-29 | Photodetector and electro-optic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017424A JP2008186882A (en) | 2007-01-29 | 2007-01-29 | Photodetector and electro-optic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008186882A true JP2008186882A (en) | 2008-08-14 |
Family
ID=39729734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017424A Withdrawn JP2008186882A (en) | 2007-01-29 | 2007-01-29 | Photodetector and electro-optic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008186882A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9116566B2 (en) | 2010-02-24 | 2015-08-25 | Samsung Display Co., Ltd. | Liquid crystal display device having touch sensor |
-
2007
- 2007-01-29 JP JP2007017424A patent/JP2008186882A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9116566B2 (en) | 2010-02-24 | 2015-08-25 | Samsung Display Co., Ltd. | Liquid crystal display device having touch sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102256370B1 (en) | Liquid crystal display device | |
JP4007390B2 (en) | Electro-optical device and electronic apparatus | |
JP4211805B2 (en) | Electro-optical device and electronic apparatus | |
US8446390B2 (en) | Electro-optical device and electronic apparatus | |
JP5298461B2 (en) | Liquid crystal device and electronic device | |
JP4142066B2 (en) | Electro-optical device and electronic apparatus | |
JP4301297B2 (en) | Electro-optic device | |
JP4033217B2 (en) | Electro-optical device and electronic apparatus | |
US8581253B2 (en) | Display substrate and method of manufacturing the same | |
JP4656082B2 (en) | Electro-optical device and electronic apparatus | |
JP5207824B2 (en) | Electro-optical device and electronic apparatus | |
JP2003255853A (en) | Electro-optic device and electronic equipment | |
JP2008185868A (en) | Electro-optical device | |
JP2008241511A (en) | Optical detector and electro-optical apparatus | |
US11137849B2 (en) | Touch display device and manufacturing method thereof | |
JP2009080382A (en) | Liquid crystal device and electronic equipment | |
JP2008186882A (en) | Photodetector and electro-optic device | |
US20070229484A1 (en) | Electro-optical device and electronic apparatus | |
JP2008083216A (en) | Semiconductor device and electrooptical device | |
JP2007095878A (en) | Optical sensor, electro-optical device and electronic device | |
JP2008083217A (en) | Liquid crystal device | |
JP4623046B2 (en) | Electro-optical device and electronic apparatus | |
JP2008185869A (en) | Electro-optical device | |
JP2007171321A (en) | Electrooptical apparatus and electronic device | |
JP2007273934A (en) | Light-receiving apparatus, electro-optical device, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100406 |