JP2011039125A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2011039125A
JP2011039125A JP2009183995A JP2009183995A JP2011039125A JP 2011039125 A JP2011039125 A JP 2011039125A JP 2009183995 A JP2009183995 A JP 2009183995A JP 2009183995 A JP2009183995 A JP 2009183995A JP 2011039125 A JP2011039125 A JP 2011039125A
Authority
JP
Japan
Prior art keywords
dark current
current compensation
display device
compensation element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009183995A
Other languages
Japanese (ja)
Inventor
Naohisa Ando
直久 安藤
Katsumi Matsumoto
克巳 松本
Kozo Yasuda
好三 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2009183995A priority Critical patent/JP2011039125A/en
Publication of JP2011039125A publication Critical patent/JP2011039125A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device which has an optical sensor element and a dark current compensation element, included in pixel, and is so constituted that the aperture ratio of the pixel is improved and the increase of production man-hour is prevented. <P>SOLUTION: The display device includes pixels having an optical sensor element and a dark current compensation element, provided on a substrate. The optical sensor element and the dark current compensation element each comprises an MIS thin film transistor of a bottom gate structure, and is so constituted as to have a pair of electrodes opposing each other on the surface of a semiconductor layer composed of a sequential laminated body of a microcrystal semiconductor and an amorphous semiconductor. At least the dark current compensation element is so formed that a gate electrode protrudes the forming region of the semiconductor layer in planar view. The pair of electrodes are so constituted as to protrude the forming region of the semiconductor layer in planar view. The spacing width between the pair of electrodes of the dark current compensation element is formed to be smaller than the spacing width between the pair of electrodes of the optical sensor element. The display device has a light shielding film shielding the incident light on the spacing portion between the pair of electrodes of the dark current compensation element. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、表示装置に係り、特に、光センサ素子を具備する表示装置に関する。   The present invention relates to a display device, and more particularly, to a display device including an optical sensor element.

たとえば液晶表示装置(パネル)は、表示領域内にマトリックス状に配置された各画素の光透過率を制御させることによって画像表示を行うようになっている。   For example, a liquid crystal display device (panel) displays an image by controlling the light transmittance of each pixel arranged in a matrix in the display area.

また、近年、液晶表示装置は、それらの各画素に光センサ素子(ホトセンサ素子)を具備させたホトセンサ回路を形成し、このホトセンサ回路によってたとえば、抵抗膜方式や静電容量方式のタッチパネルに代える機能を持たせるものが知られるに至っている。すなわち、液晶表示装置の表示領域にたとえば指等の遮光体を接触(あるいは近づけ)させることによって、光センサ素子がこれを感知し、ホトセンサ回路によって前記遮光体の位置のx、y座標を演算し、この演算結果を画像表示された情報に反映させるようになっている。   In recent years, a liquid crystal display device has a function in which a photosensor circuit (photosensor element) is formed in each pixel and a photosensor circuit is replaced with, for example, a resistive touch panel or a capacitive touch panel. What has been known to have. That is, when a light shield such as a finger is brought into contact with (or brought close to) the display area of the liquid crystal display device, the light sensor element senses this, and the photosensor circuit calculates the x and y coordinates of the light shield. The calculation result is reflected in the information displayed on the image.

この場合、光センサ素子は、MIS(Metal Insulator Semiconductor)型の薄膜トランジスタのダイオード接続構造として構成されるのが通常となる。これは、液晶表示装置の各画素において、いわゆる画素選択用スィッチング素子と称される薄膜トランジスタが形成されるので、光センサ素子においても、この薄膜トランジスタと並行して製造することが種々の点で都合がよいからである。   In this case, the optical sensor element is usually configured as a diode connection structure of a MIS (Metal Insulator Semiconductor) type thin film transistor. This is because, in each pixel of the liquid crystal display device, a thin film transistor called a so-called switching element for pixel selection is formed. Therefore, it is convenient to manufacture an optical sensor element in parallel with this thin film transistor. Because it is good.

なお、本願発明に関連する文献としては、たとえば下記特許文献1がある。特許文献1は、液晶表示装置において、薄膜トランジスタのダイオード接続構造の光センサ素子を含むホトセンサ回路に、前記光センサ素子と同一構造からなり遮光膜によって光の照射が回避された暗電流補償素子を具備させることによって、光センサ素子に生じる暗電流を補正し、高精度な光検出を図る技術が開示されている。   In addition, as a document relevant to this invention, there exists the following patent document 1, for example. Japanese Patent Application Laid-Open No. H10-228667 includes a photosensor circuit including a photosensor element having a diode connection structure of a thin film transistor in a liquid crystal display device, and a dark current compensation element that has the same structure as the photosensor element and that is prevented from being irradiated with light by a light shielding film. Thus, there is disclosed a technique for correcting a dark current generated in an optical sensor element and achieving highly accurate optical detection.

特開2007−179000号公報JP 2007-179000 A

近年、本出願人によって、前記光センサ素子として、ボトムゲートのMIS型構造であって、半導体層として微結晶半導体層と非晶質半導体層の順次積層体を用いた構造を用いる試みがなされてきている。   In recent years, the present applicant has attempted to use a bottom-gate MIS type structure as the optical sensor element, in which a semiconductor layer is formed by using a sequential stack of a microcrystalline semiconductor layer and an amorphous semiconductor layer. ing.

このような光センサ素子は、光の入射による電子−正孔対の発生は非晶質半導体層内で、電子、正孔の分離は微結晶半導体層内で行われるメカニズムを構成することができ、非晶質半導体層内では長波長の光によっても電子−正孔対の充分な発生がなされ、微結晶半導体層内では発生した電子−正孔通の充分な分離がなされるようになり、光電変換効率に優れたものを得ることができるからである。   Such an optical sensor element can constitute a mechanism in which generation of electron-hole pairs by incidence of light is performed in an amorphous semiconductor layer, and separation of electrons and holes is performed in a microcrystalline semiconductor layer. In the amorphous semiconductor layer, sufficient generation of electron-hole pairs is made even by light having a long wavelength, and in the microcrystalline semiconductor layer, sufficient separation of generated electron-holes is made, This is because an excellent photoelectric conversion efficiency can be obtained.

しかし、このような光センサ素子においても、熱励起による暗電流が発生することが免れず、その対策が望まれるに至った。この場合、前記特許文献1に記載の技術を適用させ、光センサ素子に隣接させて暗電流補償素子を形成し、前記光センサ素子に生じる暗電流を補正することによって高精度な光検出を図ることが考えられる。   However, even in such an optical sensor element, a dark current due to thermal excitation is unavoidable, and countermeasures have been desired. In this case, the technique described in Patent Document 1 is applied, a dark current compensation element is formed adjacent to the photosensor element, and high-precision photodetection is achieved by correcting the dark current generated in the photosensor element. It is possible.

しかし、特許文献1に開示される暗電流補償素子は、その暗電流補償素子が形成される一方の基板側に、この基板を通して入射される光を遮光する遮光膜を形成するとともに、液晶を介して配置される他方の基板側にも、この基板を通して入射される光を遮光する遮光膜を形成する構成となっている。   However, in the dark current compensation element disclosed in Patent Document 1, a light shielding film that shields light incident through the substrate is formed on one substrate side on which the dark current compensation element is formed, and a liquid crystal is used. A light-shielding film that shields light incident through the substrate is also formed on the other substrate side that is disposed.

このため、それぞれの遮光膜は、暗電流補償素子を充分被って形成しなくてはならないことから、比較的大きな面積で形成せざるを得ず、画素の開口率を低下させる原因となる。また、液晶を挟持する各基板のいずれにも遮光膜を形成する構成となっているため、製造工程数の増大をともなうものとなっている。   For this reason, each of the light shielding films must be formed by sufficiently covering the dark current compensation element, so that it must be formed with a relatively large area, which causes a decrease in the aperture ratio of the pixel. Further, since the light shielding film is formed on each of the substrates sandwiching the liquid crystal, the number of manufacturing steps is increased.

本発明の目的は、画素内に光センサ素子と暗電流補償素子を備えるものにあって、当該画素の開口率を向上させ、製造工数の増大を回避させた構成とする表示装置を提供することにある。   An object of the present invention is to provide a display device that includes a photosensor element and a dark current compensation element in a pixel, improves the aperture ratio of the pixel, and avoids an increase in the number of manufacturing steps. It is in.

本発明の構成は、たとえば、以下のようなものとすることができる。   The configuration of the present invention can be as follows, for example.

(1)本発明の表示装置は、基板上に光センサ素子および暗電流補償素子が備えられた画素を備え、前記光センサ素子および前記暗電流補償素子は、それぞれ、ボトムゲート構造のMIS型薄膜トランジスタからなり、微結晶半導体と非晶質半導体の順次積層体からなる半導体層の上面に、互いに対向する一対の電極を備えて構成され、少なくとも、前記暗電流補償素子は、ゲート電極が、平面的に観て、前記半導体層の形成領域をはみ出るように形成され、前記一対の電極は、平面的に観て、前記半導体層の形成領域をはみ出るように構成され、前記暗電流補償素子の前記一対の電極の離間幅は、前記光センサ素子の前記一対の電極離間幅よりも小さく形成され、前記前記暗電流補償素子の前記一対の電極の離間部に入射する光を遮光する遮光膜を備えることを特徴とする。 (1) A display device of the present invention includes a pixel including a photosensor element and a dark current compensation element on a substrate, and each of the photosensor element and the dark current compensation element is a MIS thin film transistor having a bottom gate structure. And comprising a pair of electrodes facing each other on the upper surface of a semiconductor layer composed of a sequentially laminated body of a microcrystalline semiconductor and an amorphous semiconductor, and at least the dark current compensation element includes a planar electrode. The pair of electrodes are formed so as to protrude from the formation region of the semiconductor layer when viewed in plan, and the pair of dark current compensating elements is formed. The electrode separation width is formed to be smaller than the pair of electrode separation widths of the photosensor element, and blocks light incident on the pair of electrode separation portions of the dark current compensation element. Characterized in that it comprises an optical film.

(2)本発明の表示装置は、(1)において、所定の電圧を供給する電源供給線と、接地電圧を供給する接地線と、容量素子とを有し、前記一対の電極は、第1の電極と第2の電極とからなり、前記光センサ素子の前記第2の電極と前記光センサ素子のゲート電極とが接続され、前記暗電流補償素子の前記第2の電極と前記暗電流補償素子のゲート電極とが接続され、前記光センサ素子の前記第1の電極は、前記暗電流補償素子の前記第2の電極と接続され、前記光センサ素子の前記第2の電極は、前記接地線と接続され、前記暗電流補償素子の前記第1の電極は、前記電源供給線と接続され、前記容量素子は一対の端子を有し、一方端子には前記光センサ素子の前記第1の電極と前記暗電流補償素子の前記第2の電極との接続点に接続され、前記一方の端子とは異なる他方の端子には前記接地電圧が供給され、前記光センサ素子の第1の電極と前記暗電流補償素子の前記第2の電極との前記接続点の電圧を前記光センサ素子の出力として取り出すことを特徴とする。 (2) The display device according to the present invention includes, in (1), a power supply line that supplies a predetermined voltage, a ground line that supplies a ground voltage, and a capacitive element. And the second electrode of the photosensor element is connected to the gate electrode of the photosensor element, and the second electrode of the dark current compensation element and the dark current compensation are connected to each other. A gate electrode of the device is connected, the first electrode of the photosensor device is connected to the second electrode of the dark current compensation device, and the second electrode of the photosensor device is connected to the ground The first electrode of the dark current compensation element is connected to the power supply line, the capacitive element has a pair of terminals, and one terminal has the first electrode of the photosensor element. Connected to a connection point between the electrode and the second electrode of the dark current compensation element; The ground voltage is supplied to the other terminal different from the one terminal, and the voltage at the connection point between the first electrode of the photosensor element and the second electrode of the dark current compensation element is set as the light. It is extracted as an output of the sensor element.

(3)本発明の表示装置は、(1)または(2)において、前記遮光膜は、前記暗電流補償素子を被う絶縁膜の上面に、少なくとも前記前記暗電流補償素子の前記一対の電極の離間部に重ねられて形成されていることを特徴とする。 (3) In the display device of the present invention according to (1) or (2), the light shielding film is formed on at least the pair of electrodes of the dark current compensation element on the upper surface of the insulating film covering the dark current compensation element. It is characterized in that it is formed so as to be overlapped with the separated portion.

(4)本発明の表示装置は、(1)または(2)において、表示装置は液晶表示装置であって、前記基板を第1基板とし前記基板と液晶を挟持して対向配置される基板を第2基板とした場合、前記遮光膜は、前記第2基板の前記液晶側の面に形成されていることを特徴とする。 (4) The display device of the present invention is the display device according to (1) or (2), wherein the display device is a liquid crystal display device, wherein the substrate is the first substrate and the substrate is disposed opposite to the substrate with the liquid crystal interposed therebetween. When the second substrate is used, the light shielding film is formed on the liquid crystal side surface of the second substrate.

(5)本発明の表示装置は、(1)から(4)において、前記光センサ素子は、ゲート電極が、平面的に観て、前記半導体層の形成領域をはみ出るように形成されていることを特徴とする。 (5) In the display device of the present invention, in (1) to (4), the photosensor element is formed so that the gate electrode protrudes from the formation region of the semiconductor layer when viewed in plan. It is characterized by.

(6)本発明の表示装置は、(1)から(5)において、前記光センサ素子の前記一対の電極は、平面的に観て、前記半導体層の形成領域をはみ出るように形成されていることを特徴とする。 (6) In the display device of the present invention, in (1) to (5), the pair of electrodes of the photosensor element is formed so as to protrude from the formation region of the semiconductor layer in plan view. It is characterized by that.

(7)本発明の表示装置は、(1)から(6)において、表示領域を構成するマトリックス状に配置された複数の画素を有し、前記光センサ素子および前記暗電流補償素子が備えられた前記画素は、前記表示領域内に散在されていることを特徴とする。 (7) The display device according to the present invention includes, in (1) to (6), a plurality of pixels arranged in a matrix that constitutes a display area, and includes the photosensor element and the dark current compensation element. Further, the pixels are scattered in the display area.

(8)本発明の表示装置は、(7)において、前記光センサ素子および前記暗電流補償素子は、前記複数の画素の全てに形成されていることを特徴とする。 (8) The display device of the present invention is characterized in that, in (7), the photosensor element and the dark current compensation element are formed in all of the plurality of pixels.

(9)本発明の表示装置は、(7)において、前記光センサ素子および前記暗電流補償素子は、前記表示領域内の互いに隣接されてグループ化された複数の画素のうちの一つに形成されていることを特徴とする。 (9) In the display device of the present invention, in (7), the photosensor element and the dark current compensation element are formed in one of a plurality of pixels grouped adjacent to each other in the display region. It is characterized by being.

(10)本発明の表示装置は、(1)から(6)において、表示領域を構成するマトリックス状に配置された複数の画素を有し、前記光センサ素子および前記暗電流補償素子が備えられた前記画素は、前記表示領域の一部の領域内に散在されていることを特徴とする。 (10) The display device according to the present invention includes, in (1) to (6), a plurality of pixels arranged in a matrix that forms a display region, and includes the photosensor element and the dark current compensation element. The pixels are scattered in a part of the display area.

(11)本発明の表示装置は、(10)において、前記光センサ素子および前記暗電流補償素子は、前記一部の領域内の画素の全てに形成されていることを特徴とする。 (11) The display device of the present invention is characterized in that, in (10), the photosensor element and the dark current compensation element are formed in all of the pixels in the partial region.

(12)本発明の表示装置は、(10)において、前記光センサ素子および前記暗電流補償素子は、前記一部の領域内の互いに隣接されてグループ化された複数の画素のうちの一つに形成されていることを特徴とする。 (12) In the display device of the invention, in (10), the photosensor element and the dark current compensation element are one of a plurality of pixels grouped adjacent to each other in the partial region. It is characterized by being formed.

(13)本発明の表示装置は、液晶表示装置であることを特徴とする。 (13) The display device of the present invention is a liquid crystal display device.

(14)本発明の表示装置は、有機FL表示装置であることを特徴とする。 (14) The display device of the present invention is an organic FL display device.

(15)本発明の表示装置は、(1)から(14)において、前記微結晶半導体は微結晶シリコンであり、前記非晶質半導体はアモルファスシリコンであることを特徴とする。 (15) In the display device of the present invention, in (1) to (14), the microcrystalline semiconductor is microcrystalline silicon, and the amorphous semiconductor is amorphous silicon.

なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。   The above-described configuration is merely an example, and the present invention can be modified as appropriate without departing from the technical idea. Further, examples of the configuration of the present invention other than the above-described configuration will be clarified from the entire description of the present specification or the drawings.

このような構成の表示装置によれば、画素内に光センサ素子と暗電流補償素子を備えるものにあって、当該画素の開口率を向上させ、製造工数の増大を回避させた構成とすることができる。   According to the display device having such a configuration, the pixel is provided with the photosensor element and the dark current compensation element, and the aperture ratio of the pixel is improved to avoid an increase in the number of manufacturing steps. Can do.

本発明のその他の効果については、明細書全体の記載から明らかにされる。   Other effects of the present invention will become apparent from the description of the entire specification.

本発明の表示装置の実施例1の光センサ素子および暗電流補償素子を示した断面図である。It is sectional drawing which showed the optical sensor element and dark current compensation element of Example 1 of the display apparatus of this invention. 本発明の表示装置の実施例1の概略を示した平面図である。It is the top view which showed the outline of Example 1 of the display apparatus of this invention. 本発明の表示装置の実施例1のホトセンサ回路のセンサ部を示す等価回路図である。It is an equivalent circuit diagram which shows the sensor part of the photo sensor circuit of Example 1 of the display apparatus of this invention. 前記ホトセンサ回路の信号処理部を示す等価回路図である。It is an equivalent circuit diagram which shows the signal processing part of the said photo sensor circuit. 本発明の表示装置の光センサ素子の光電変換効率を示すグラフである。It is a graph which shows the photoelectric conversion efficiency of the optical sensor element of the display apparatus of this invention. 本発明の表示装置の光センサ素子に発生する暗電流を示すグラフである。It is a graph which shows the dark current which generate | occur | produces in the optical sensor element of the display apparatus of this invention. 本発明の表示装置の実施例2の光センサ素子および暗電流補償素子を示した断面図である。It is sectional drawing which showed the optical sensor element and dark current compensation element of Example 2 of the display apparatus of this invention. 本発明の表示装置の実施例4を示す説明図である。It is explanatory drawing which shows Example 4 of the display apparatus of this invention.

本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。   Embodiments of the present invention will be described with reference to the drawings. In each drawing and each example, the same or similar components are denoted by the same reference numerals and description thereof is omitted.

図2は、本発明の表示装置の実施例1の概略平面図である。図2は液晶表示装置(パネル)を示している。   FIG. 2 is a schematic plan view of Embodiment 1 of the display device of the present invention. FIG. 2 shows a liquid crystal display device (panel).

図2において、液晶(図示せず)を挟持して対向配置される一対の基板SUB1、SUB2がある。基板SUB2(以下、第2基板SUB2と称する)は、基板SUB1(以下、第1基板SUB1と称する)よりも面積が小さく形成され、第1基板SUB1の図中下側の辺部を露出させるようになっている。これは、第1基板SUB1の当該辺部に、半導体装置(チップ)SECを搭載させるようにするためである。半導体チップSECは、後述の表示領域ARにおける各画素を駆動させるようになっている。   In FIG. 2, there is a pair of substrates SUB1 and SUB2 that are arranged to face each other with a liquid crystal (not shown) interposed therebetween. The substrate SUB2 (hereinafter referred to as the second substrate SUB2) has a smaller area than the substrate SUB1 (hereinafter referred to as the first substrate SUB1), and exposes the lower side of the first substrate SUB1 in the drawing. It has become. This is because the semiconductor device (chip) SEC is mounted on the side portion of the first substrate SUB1. The semiconductor chip SEC drives each pixel in the display area AR described later.

第2基板SUB2の周辺において第1基板SUB1との間にシール材(図示せず)が形成され、このシール材で囲まれた領域(図中点線で囲まれた領域)は表示領域ARを構成するようになっている。   A sealing material (not shown) is formed between the second substrate SUB2 and the first substrate SUB1, and a region surrounded by the sealing material (a region surrounded by a dotted line in the drawing) constitutes a display region AR. It is supposed to do.

この表示領域AR内であって第1基板SUB1の液晶側の面には、図中x方向に延在しy方向に並設されるゲート信号線GLと、図中y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLとで囲まれた領域は画素領域を構成するようになっている。これにより、表示領域ARにはマトリックス状に配置された多数の画素を有することになる。   In the display area AR, on the liquid crystal side surface of the first substrate SUB1, gate signal lines GL extending in the x direction in the drawing and juxtaposed in the y direction, and extending in the y direction in the drawing and x Drain signal lines DL arranged in parallel in the direction are formed. A region surrounded by a pair of adjacent gate signal lines GL and a pair of adjacent drain signal lines DL constitutes a pixel region. As a result, the display area AR has a large number of pixels arranged in a matrix.

各画素の領域には、実線丸枠Aの拡大図で示すように、ゲート信号線GLからの信号(走査信号)によってオンされる薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを通してドレイン信号線DLから信号(映像信号)が供給される画素電極PXと、この画素電極PXとの間に電界を生じせしめる対向電極CTとが形成されている。なお、対向電極CTにはコモン信号線CLを通して映像信号に対して基準となる信号(基準信号)が供給されるようになっている。このように構成された各画素は、画素電極PXと対向電極CTとの間に発生する電界によって、当該画素の液晶を駆動させ、通過する光の透過率を制御できるようになっている。なお、画素の上述した構成は、いわゆるIPS(In Plane Switching)方式のものであるが、これに限定されることなく、たとえば、TN(Twisted Nematic)、あるいはVA(Vertical Alignment)方式のものであってもよい。   In each pixel region, as shown in the enlarged view of the solid circle A, the thin film transistor TFT that is turned on by a signal (scanning signal) from the gate signal line GL and the drain signal line DL through the turned on thin film transistor TFT. A pixel electrode PX to which a signal (video signal) is supplied, and a counter electrode CT that generates an electric field between the pixel electrode PX are formed. The counter electrode CT is supplied with a reference signal (reference signal) for the video signal through the common signal line CL. Each pixel configured as described above can control the transmittance of light passing therethrough by driving the liquid crystal of the pixel by an electric field generated between the pixel electrode PX and the counter electrode CT. The above-described configuration of the pixel is a so-called IPS (In Plane Switching) system, but is not limited to this, for example, a TN (Twisted Nematic) system or a VA (Vertical Alignment) system. May be.

そして、図2では図示していないが、本発明による表示装置は、ホトセンサ回路を構成する素子のうち、たとえば光センサ素子LSE、暗電流補償素子DCE、および容量素子CPEが、たとえば各画素に組み込まれて形成されている。この場合、表示装置の各画素において、その領域を幾何学的に2分割し、一方の領域を表示領域として、薄膜トランジスタTFT、画素電極PX、対向電極CTを配置させ、他方の領域を光検知領域として、光センサ素子LSE、暗電流補償素子DCE、容量素子CPEを配置させるようにしてもよい。 Although not shown in FIG. 2, the display device according to the present invention includes, for example, a photosensor element LSE, a dark current compensation element DCE, and a capacitor element CPE among elements constituting the photosensor circuit. Is formed. In this case, in each pixel of the display device, the region is geometrically divided into two, one region is used as the display region, the thin film transistor TFT, the pixel electrode PX, and the counter electrode CT are arranged, and the other region is the light detection region. As an alternative, the optical sensor element LSE, the dark current compensation element DCE, and the capacitive element CPE may be arranged.

図3は、画素の領域内に形成される光センサ素子LSE、暗電流補償素子DCE、容量素子CPEの等価回路を示した図である。これら光センサ素子LSE、暗電流補償素子DCE、容量素子CPEは、ホトセンサ回路のセンサ部として構成されるようになっている。図3において、電源供給線VDDと接地電圧を供給する接地線GNDとの間に暗電流補償素子DCEと光センサ素子LSEが直列接続され、この直列接続体の中間接続部と接地線GNDの間には容量素子CPEが接続されている。このホトセンサ回路の出力は、暗電流補償素子DCEと光センサ素子LSEの中間接続部から信号Vinとして取り出されるようになっている。図3において、暗電流補償素子DCEには暗電流Idkが流れ、光センサ素子LSEは暗電流Idkと光電流Iphとの和が流れていることを示している。   FIG. 3 is a diagram showing an equivalent circuit of the photosensor element LSE, dark current compensation element DCE, and capacitive element CPE formed in the pixel region. The optical sensor element LSE, dark current compensation element DCE, and capacitive element CPE are configured as a sensor part of a photosensor circuit. In FIG. 3, a dark current compensation element DCE and an optical sensor element LSE are connected in series between a power supply line VDD and a ground line GND for supplying a ground voltage. Between the intermediate connection portion of this series connection body and the ground line GND. Is connected to a capacitive element CPE. The output of the photo sensor circuit is extracted as a signal Vin from an intermediate connection portion between the dark current compensation element DCE and the photo sensor element LSE. In FIG. 3, the dark current Idk flows through the dark current compensation element DCE, and the sum of the dark current Idk and the photocurrent Iph flows through the photosensor element LSE.

また、図4は、図3に示した回路の出力である信号Vinが入力される電流電圧変換回路を示している。この電圧変換回路はオペアンプとして構成され、ホトセンサ回路の信号処理部として構成されるようになっている。この電流電圧変換回路は、動作の安定を図るため、たとえば液晶表示装置の表示領域ARの外側に搭載される半導体装置(チップ)として形成し、この半導体装置は、図2に示す半導体装置SECであってもよい。また、第1基板SUB1の表示領域ARの周辺において、多結晶シリコンによって形成された薄膜トランジスタによって駆動回路を構成する場合、この駆動回路内に前記電圧変換回路を具備させるようにしてもよい。   FIG. 4 shows a current-voltage conversion circuit to which a signal Vin that is an output of the circuit shown in FIG. 3 is inputted. This voltage conversion circuit is configured as an operational amplifier, and is configured as a signal processing unit of the photosensor circuit. In order to stabilize the operation, this current-voltage conversion circuit is formed, for example, as a semiconductor device (chip) mounted outside the display area AR of the liquid crystal display device. This semiconductor device is the semiconductor device SEC shown in FIG. There may be. Further, in the case where the drive circuit is constituted by thin film transistors formed of polycrystalline silicon around the display area AR of the first substrate SUB1, the voltage conversion circuit may be provided in the drive circuit.

図1は、液晶表示装置(パネル)の画素の領域に形成された光センサ素子LSEと暗電流補償素子DCEを示した構成図である。図1中、上側の図は断面図を、下側の図は平面図を示している。画素の領域には、上述したように前記薄膜トランジスタTFT、前記画素電極PX等も形成され、これらの形成にともない信号線、層間絶縁膜等も形成されるが、図1は、説明の便宜のため、これらの描画は省略している。   FIG. 1 is a configuration diagram showing an optical sensor element LSE and a dark current compensation element DCE formed in a pixel region of a liquid crystal display device (panel). In FIG. 1, the upper drawing shows a cross-sectional view, and the lower drawing shows a plan view. As described above, the thin film transistor TFT, the pixel electrode PX, and the like are formed in the pixel region, and a signal line, an interlayer insulating film, and the like are also formed in accordance with the formation. However, FIG. These drawings are omitted.

液晶LCを挟持して対向配置される第1基板SUB1、第2基板SUB2のうち、光センサ素子LSE、暗電流補償素子DCEは、第1基板SUB1の液晶LC側の面(表面)に形成されている。ここで、図示していないが、第1基板SUB1の液晶LCと反対側の面にはバックライトが配置されているものとする。   Of the first substrate SUB1 and the second substrate SUB2 that are opposed to each other with the liquid crystal LC interposed therebetween, the photosensor element LSE and the dark current compensation element DCE are formed on the surface (front surface) of the first substrate SUB1 on the liquid crystal LC side. ing. Here, although not shown, it is assumed that a backlight is disposed on the surface of the first substrate SUB1 opposite to the liquid crystal LC.

光センサ素子LSEは次のようにして形成されている。まず、第1基板SUB1の表面にゲート電極GT1が形成されている。このゲート電極GT1は、第1基板SUB1を通して入射されるバックライトからの光が光センサ素子LSEに入射されるのを遮光するため、幅が比較的大きく形成されている。そして、第1基板SUB1上には、ゲート電極GTをも被ってゲート絶縁膜GIが形成されている。 The optical sensor element LSE is formed as follows. First, the gate electrode GT1 is formed on the surface of the first substrate SUB1. The gate electrode GT1 is formed to have a relatively large width in order to block the light from the backlight incident through the first substrate SUB1 from entering the optical sensor element LSE. A gate insulating film GI is formed on the first substrate SUB1 so as to cover the gate electrode GT.

ゲート絶縁膜GIの上面であってゲート電極GTと重畳する領域に、たとえば微結晶シリコン(平均粒径100nm以下)からなる微結晶半導体層μPS1とたとえばアモルファスシリコンからなる非結晶半導体層AS1との順次積層体からなる半導体層SCL1が形成されている。この場合、半導体層SCL1はゲート電極GT1のほぼ中央の領域に形成され、ゲート電極GT1は、平面的に観て、半導体層SCL1からはみ出るようにして形成されるようになっている。これにより、ゲート電極GT1は、第1基板SUB1を通して入射されるバックライトからの光が半導体層SCL1に入射するのをほぼ完全に遮光できるようになっている。この実施例における光センサ素子LSEは、たとえばタッチパネルとしての機能をもつホトセンサ回路のセンサ部として用いられ、第2基板SUB2を通して入射される光を検知できればよく、この検知において、バックライトからの光は不都合となるからである。この場合、ゲート電極GT1は、第1基板SUB1を通して入射される光の遮光を兼用させた構成としていることから、別個に遮光膜を形成する場合と比べて、製造の工数の増大を回避できる効果を奏する。   In a region overlapping with the gate electrode GT on the upper surface of the gate insulating film GI, a microcrystalline semiconductor layer μPS1 made of, for example, microcrystalline silicon (average grain size of 100 nm or less) and an amorphous semiconductor layer AS1 made of, for example, amorphous silicon are sequentially formed. A semiconductor layer SCL1 made of a stacked body is formed. In this case, the semiconductor layer SCL1 is formed in a substantially central region of the gate electrode GT1, and the gate electrode GT1 is formed so as to protrude from the semiconductor layer SCL1 in plan view. Thus, the gate electrode GT1 can almost completely shield the light from the backlight incident through the first substrate SUB1 from entering the semiconductor layer SCL1. The optical sensor element LSE in this embodiment is used as a sensor unit of a photo sensor circuit having a function as a touch panel, for example, and only needs to be able to detect light incident through the second substrate SUB2. In this detection, the light from the backlight is This is inconvenient. In this case, since the gate electrode GT1 is configured to also block the light incident through the first substrate SUB1, the effect of avoiding an increase in the number of manufacturing steps can be avoided as compared with the case where a light blocking film is separately formed. Play.

半導体層SCL1の上面には、互いに対向するように配置されたドレイン電極DT1、ソース電極ST1が形成されている。ドレイン電極DT1は、平面的に観て、半導体層SCL1の形成領域をはみ出るように構成され、また、ソース電極ST1も、平面的に観て、半導体層SCL1の形成領域をはみ出るように構成されている。ここで、ドレイン電極DT1とソース電極ST1は距離W1を隔てて離間され、ドレイン電極DT1とソース電極ST1の間から露呈される半導体層SCL1の表面は、第2基板SUB2を通して入射される光Lを検出する検出面として構成されている。このことから、光センサ素子LSEにおいて、ドレイン電極DT1とソース電極ST1との距離W1を大きくすることによって、大きな面積からなる検出面を形成することができる。   On the upper surface of the semiconductor layer SCL1, a drain electrode DT1 and a source electrode ST1 are formed so as to face each other. The drain electrode DT1 is configured to protrude from the formation region of the semiconductor layer SCL1 when viewed in a plane, and the source electrode ST1 is also configured to protrude from the formation region of the semiconductor layer SCL1 when viewed from a plane. Yes. Here, the drain electrode DT1 and the source electrode ST1 are separated by a distance W1, and the surface of the semiconductor layer SCL1 exposed from between the drain electrode DT1 and the source electrode ST1 receives the light L incident through the second substrate SUB2. It is configured as a detection surface for detection. Therefore, in the optical sensor element LSE, a detection surface having a large area can be formed by increasing the distance W1 between the drain electrode DT1 and the source electrode ST1.

なお、図示されていないが、半導体層SCL1の表面であって、ドレイン電極DT1とソース電極ST1との界面には、高濃度の不純物がドープされた非晶質半導体層が形成され、この層をコンタクト層として機能させている。また、MIS(Metal Insulator Semiconductor)型のトランジスタにおいて、ドレイン電極DT1、ソース電極ST1は、バイアスの印加状態によって入れ替わるのが通常であるが、この明細書においては、説明の便宜から、図中左側の電極をドレイン電極DT1、図中右側の電極をソース電極ST1と命名する。   Although not shown, an amorphous semiconductor layer doped with a high concentration impurity is formed on the surface of the semiconductor layer SCL1 and at the interface between the drain electrode DT1 and the source electrode ST1. It functions as a contact layer. In addition, in a MIS (Metal Insulator Semiconductor) type transistor, the drain electrode DT1 and the source electrode ST1 are usually interchanged depending on the bias application state. The electrode is designated as a drain electrode DT1, and the right electrode in the figure is designated as a source electrode ST1.

このように構成された光センサ素子LSEは、図5の曲線αで示すように、光が照射されることにより光電流を発生する。図5に示すグラフの横軸はバックライトからの輝度(cd/m2)を示し、縦軸は光電流(pA)を示している。図5に示す光電流は、光センサ素子LSEのゲート電極にオフ電圧が印加されている状態での値である。図5では、比較のために、半導体層をアモルファスシリコンのみで構成し、他の構成は光センサ素子LSEと同じ構成の素子における光電流の発生量を曲線βで示している。図5によれば、上述した構成の光センサ素子LSEは光電流の発生量が極めて多いことが判明する。この理由は、入射される光によって、非晶質半導体層AS1内で発生する光電子と正孔が、非晶質半導体層AS1と積層している微結晶半導体層μPS1内で効率よく分離されるからだと考えられる。   The optical sensor element LSE configured in this manner generates a photocurrent when irradiated with light, as shown by a curve α in FIG. The horizontal axis of the graph shown in FIG. 5 indicates the luminance (cd / m 2) from the backlight, and the vertical axis indicates the photocurrent (pA). The photocurrent shown in FIG. 5 is a value in a state where an off voltage is applied to the gate electrode of the photosensor element LSE. In FIG. 5, for comparison, the semiconductor layer is composed of only amorphous silicon, and in other configurations, the amount of photocurrent generated in an element having the same configuration as the photosensor element LSE is indicated by a curve β. According to FIG. 5, it is found that the photosensor element LSE having the above-described configuration generates a very large amount of photocurrent. This is because the photoelectrons and holes generated in the amorphous semiconductor layer AS1 are efficiently separated in the microcrystalline semiconductor layer μPS1 stacked with the amorphous semiconductor layer AS1 by the incident light. it is conceivable that.

また、暗電流補償素子DCEは次のようにして形成されている。第1基板SUB1の表面にゲート電極GT2が形成されている。このゲート電極GT2は、光センサ素子LSEのゲート電極GT1の形成の際に同時に形成されるようになっている。このゲート電極GT2は、第1基板SUB1を通して入射されるバックライトからの光が暗電流補償素子DCEに入射されるのを遮光するため、幅が比較的大きく形成されている。   The dark current compensation element DCE is formed as follows. A gate electrode GT2 is formed on the surface of the first substrate SUB1. This gate electrode GT2 is formed simultaneously with the formation of the gate electrode GT1 of the photosensor element LSE. The gate electrode GT2 is formed to have a relatively large width in order to shield the light from the backlight incident through the first substrate SUB1 from entering the dark current compensation element DCE.

そして、第1基板SUB1上には、ゲート電極GT2をも被ってゲート絶縁膜GIが形成されている。さらに、ゲート絶縁膜GIの上面であってゲート電極GT2と重畳する領域に、たとえば微結晶シリコンからなる微結晶半導体層μPS2とたとえばアモルファスシリコンからなる非結晶半導体層AS2との順次積層体からなる半導体層SCL2が形成されている。この場合、半導体層SCL2はゲート電極GT2のほぼ中央の領域に形成され、ゲート電極GT2は、平面的に観て、半導体層SCL2からはみ出るようにして形成されるようになっている。これにより、ゲート電極GT2は、第1基板SUB1を通して入射されるバックライトからの光が半導体層SCL2に入射するのをほぼ完全に遮光できるようになっている。この場合、ゲート電極GT2は、第1基板SUB1を通して入射される光の遮光を兼用させた構成としていることから、別個に遮光膜を形成する場合と比べて、製造の工数の増大を回避できる効果を奏する。この半導体層SCL2は、光センサ素子LSEの半導体層SCL2の形成の際に同時に形成されるようになっている。   A gate insulating film GI is formed on the first substrate SUB1 so as to cover the gate electrode GT2. Further, a semiconductor formed by sequentially stacking a microcrystalline semiconductor layer μPS2 made of, for example, microcrystalline silicon and an amorphous semiconductor layer AS2 made of, for example, amorphous silicon, in a region overlapping with the gate electrode GT2 on the upper surface of the gate insulating film GI. A layer SCL2 is formed. In this case, the semiconductor layer SCL2 is formed in a substantially central region of the gate electrode GT2, and the gate electrode GT2 is formed so as to protrude from the semiconductor layer SCL2 in plan view. As a result, the gate electrode GT2 can almost completely shield the light from the backlight incident through the first substrate SUB1 from entering the semiconductor layer SCL2. In this case, since the gate electrode GT2 is configured to also block light incident through the first substrate SUB1, an effect of avoiding an increase in the number of manufacturing steps can be avoided as compared with the case where a light blocking film is separately formed. Play. The semiconductor layer SCL2 is formed simultaneously with the formation of the semiconductor layer SCL2 of the photosensor element LSE.

半導体層SCL2の上面には、互いに対向するように配置されたドレイン電極DT2、ソース電極ST2が形成されている。これらドレイン電極DT2、ソース電極ST2は、光センサ素子LSEのドレイン電極DT1、ソース電極ST1の形成の際に同時に形成されるようになっている。ドレイン電極DT2は、平面的に観て、半導体層SCL2の形成領域をはみ出るように構成され、また、ソース電極ST2も、平面的に観て、半導体層SCL2の形成領域をはみ出るように構成されている。ここで、ドレイン電極DT2とソース電極ST2は距離W2(<W1)を隔てて離間され、この距離W2はドレイン電極DT2とソース電極ST2との電気的絶縁が図れる程度に小さく形成されている。これは、暗電流補償素子DCEにおいて、第2基板SUB2を通して入射される光を半導体層SCL2にできるだけ照射させないように構成するためである。これにより、後述する遮光膜SHLによって、暗電流補償素子DCEを、第2基板SUB2を通して入射される光に対しても遮光する場合に、前記遮光膜SHLの面積を小さく構成することができる。   On the upper surface of the semiconductor layer SCL2, a drain electrode DT2 and a source electrode ST2 are formed so as to face each other. The drain electrode DT2 and the source electrode ST2 are formed simultaneously with the formation of the drain electrode DT1 and the source electrode ST1 of the photosensor element LSE. The drain electrode DT2 is configured to protrude from the formation region of the semiconductor layer SCL2 in a plan view, and the source electrode ST2 is also configured to protrude from the formation region of the semiconductor layer SCL2 in a plan view. Yes. Here, the drain electrode DT2 and the source electrode ST2 are separated by a distance W2 (<W1), and the distance W2 is formed to be small enough to achieve electrical insulation between the drain electrode DT2 and the source electrode ST2. This is because the dark current compensation element DCE is configured so that the light incident through the second substrate SUB2 is not irradiated to the semiconductor layer SCL2 as much as possible. Thereby, when the dark current compensation element DCE is shielded against light incident through the second substrate SUB2 by the light shielding film SHL described later, the area of the light shielding film SHL can be made small.

なお、図示されていないが、光センサ素子LSEの場合と同様、半導体層SCL2の表面であって、ドレイン電極DT2とソース電極ST2との界面には、高濃度の不純物がドープされた非晶質半導体層が形成され、この層をコンタクト層として機能させている。   Although not shown in the drawing, as in the case of the optical sensor element LSE, the surface of the semiconductor layer SCL2 and the interface between the drain electrode DT2 and the source electrode ST2 are amorphous doped with high-concentration impurities. A semiconductor layer is formed, and this layer functions as a contact layer.

第2基板SUB2の暗電流補償素子DCEに対向する面には、第2基板SUB2を通して光が暗電流補償素子DCEの半導体層SCL2に照射されるのを回避させる遮光膜SHLが形成されている。この遮光膜SHLはたとえば前記薄膜トランジスタTFT等を被うためのブラックマトリックスと同時に形成される。遮光膜SHLは、前記光が暗電流補償素子DCEのドレイン電極DT2とソース電極ST2の間から露出されている半導体層SCL2へ照射されるのを回避させるに充分な大きさとなっている。この場合、暗電流補償素子DCEのドレイン電極DT2とソース電極ST2の間の距離W2は、光センサ素子LSEのドレイン電極DT1とソース電極ST1の間の距離W1よりも小さく構成され、前記遮光膜SHLの面積を小さく構成することができる。このことは、画素の領域に及んで形成しなければならない遮光膜SHLを必要以上に大きく形成しなくて済み、画素の開口率を向上させる効果を奏するようになる。   On the surface of the second substrate SUB2 that faces the dark current compensation element DCE, a light shielding film SHL that prevents light from being applied to the semiconductor layer SCL2 of the dark current compensation element DCE through the second substrate SUB2 is formed. The light shielding film SHL is formed simultaneously with the black matrix for covering the thin film transistor TFT or the like. The light shielding film SHL is large enough to prevent the light from being applied to the semiconductor layer SCL2 exposed from between the drain electrode DT2 and the source electrode ST2 of the dark current compensation element DCE. In this case, the distance W2 between the drain electrode DT2 and the source electrode ST2 of the dark current compensation element DCE is configured to be smaller than the distance W1 between the drain electrode DT1 and the source electrode ST1 of the photosensor element LSE, and the light shielding film SHL The area can be made small. This eliminates the need to form the light shielding film SHL that must be formed over the pixel region more than necessary, and has the effect of improving the aperture ratio of the pixel.

図6は、図1に示した暗電流補償素子DCEにおいて、暗電流Idkが発生することを示すグラフである。図6に示すグラフの横軸は、暗電流補償素子DCEのゲート電極GT2に印加されるゲート電圧VG、縦軸は暗電流補償素子DCEに流れる電流Idを示している。図6において、たとえばゲート電極GT2に逆バイアス電圧(たとえば-5V)が印加されている場合でも、所定の電流(暗電流)が流れていることが分かる。また、バックライト光は、ゲート電極GT2によって遮光されているので、バックライト光の輝度を変化させても、発生する電流(暗電流)はほぼ一定であった。このことから、この暗電流補償素子DCEを光センサ素子LSEと図3に示すよう接続することにより、暗電流分を補償することができる。よって、暗電流に影響されることのないホトセンサ回路を構成することができる。   FIG. 6 is a graph showing that the dark current Idk is generated in the dark current compensation element DCE shown in FIG. The horizontal axis of the graph shown in FIG. 6 indicates the gate voltage VG applied to the gate electrode GT2 of the dark current compensation element DCE, and the vertical axis indicates the current Id flowing through the dark current compensation element DCE. In FIG. 6, it can be seen that a predetermined current (dark current) flows even when a reverse bias voltage (for example, −5 V) is applied to the gate electrode GT2, for example. Further, since the backlight light is shielded by the gate electrode GT2, the generated current (dark current) is substantially constant even when the luminance of the backlight light is changed. Therefore, the dark current can be compensated by connecting the dark current compensating element DCE to the photosensor element LSE as shown in FIG. Therefore, a photosensor circuit that is not affected by dark current can be configured.

以上、説明したことから明らかなように、実施例1によれば、暗電流補償素子DCEは、そのゲート電極GT2が、第1基板SUB1を通して入射される光の遮光を兼用させた構成としていることから、別個に遮光膜を形成する場合と比べて、製造の工数の増大を回避できる効果を奏する。また、暗電流補償素子DCEのドレイン電極DT2とソース電極ST2の間の距離W2は小さく構成されている(光センサ素子LSEのドレイン電極DT1とソース電極ST1の間の距離W1よりも小さい)ことから、画素の領域に及んで形成しなければならない遮光膜SHLを必要以上に形成しなくて済み、画素の開口率を向上させる効果を奏するようになる。さらに、暗電流補償素子DCEを、光センサ素子LSEと同様に、いわゆるボトムゲート型とすることにより、上述した構成とすることを容易にでき、光センサ素子LSEの製造と並行して製造することができるようになる。この場合においても、光センサ素子LSEにおいて、そのゲート電極GT1を、第1基板SUB1を通して入射される光の遮光を兼用させた構成とでき、別個に遮光膜を形成する場合と比べて、製造の工数の増大を回避できる効果を奏する。   As is apparent from the above description, according to the first embodiment, the dark current compensation element DCE has a configuration in which the gate electrode GT2 also serves to block light incident through the first substrate SUB1. Therefore, compared to the case where the light shielding film is separately formed, an effect of avoiding an increase in the number of manufacturing steps can be achieved. Further, the distance W2 between the drain electrode DT2 and the source electrode ST2 of the dark current compensation element DCE is configured to be small (smaller than the distance W1 between the drain electrode DT1 and the source electrode ST1 of the photosensor element LSE). Therefore, it is not necessary to form the light shielding film SHL that has to be formed over the pixel region more than necessary, and the aperture ratio of the pixel is improved. Furthermore, the dark current compensation element DCE is a so-called bottom gate type like the optical sensor element LSE, so that the above-described configuration can be easily achieved, and the dark current compensation element DCE is manufactured in parallel with the manufacture of the optical sensor element LSE. Will be able to. Even in this case, in the optical sensor element LSE, the gate electrode GT1 can be configured to also block the light incident through the first substrate SUB1, and compared with the case where a light shielding film is separately formed. There is an effect that an increase in man-hours can be avoided.

実施例1では、表示装置として液晶表示装置を例に挙げ、図1に示したように暗電流補償素子DCEを遮光するための遮光膜SHLを、第2基板SUB2側に形成するようにしたものである。しかし、これに限定されることはなく、第1基板SUB1側に形成するようにしてもよい。   In the first embodiment, a liquid crystal display device is taken as an example of the display device, and as shown in FIG. 1, a light shielding film SHL for shielding the dark current compensation element DCE is formed on the second substrate SUB2 side. It is. However, the present invention is not limited to this, and it may be formed on the first substrate SUB1 side.

図7は、遮光膜を第1基板SUB1側に形成した実施例を示す構成図で、図1に対応づけて描いた図となっている。図7において、第1基板SUB1の表面には、光センサ素子LSE、暗電流補償素子DCEをも被って絶縁膜INが形成され、この絶縁膜INの上面に遮光膜SHLが形成され、この遮光膜SHLは、少なくとも暗電流補償素子DCEのドレイン電極DT2およびソース電極ST2の間隙部に重ねられて形成されている。なお、絶縁膜INは、材質の異なる複数の絶縁膜の積層体であってもよい。また、このような積層体の間に信号線等が介在されていてもよく、さらに前記信号線の延在部等によって前記遮光膜SHLの機能をもたせるようにしてもよい。このように構成した場合、遮光膜SHLは、暗電流補償素子DCEに近接させて(第1基板SUB1の垂直方向に近接させて)形成できることから、面積をより小さい状態で形成できる効果を奏する。   FIG. 7 is a configuration diagram showing an embodiment in which a light shielding film is formed on the first substrate SUB1 side, and is a diagram drawn in association with FIG. In FIG. 7, an insulating film IN is formed on the surface of the first substrate SUB1 so as to cover the photosensor element LSE and the dark current compensation element DCE, and a light shielding film SHL is formed on the upper surface of the insulating film IN. The film SHL is formed so as to overlap at least the gap between the drain electrode DT2 and the source electrode ST2 of the dark current compensation element DCE. Note that the insulating film IN may be a stacked body of a plurality of insulating films made of different materials. Further, a signal line or the like may be interposed between the stacked bodies, and the function of the light shielding film SHL may be provided by an extension portion of the signal line or the like. When configured in this manner, the light shielding film SHL can be formed close to the dark current compensation element DCE (close to the vertical direction of the first substrate SUB1), and thus has an effect of being able to be formed with a smaller area.

実施例1では、表示領域AR内の各画素の領域に、光センサ素子LSE、暗電流補償素子DCEを組み込んだ構成としたものである。しかし、互いに隣接されてグループ化された複数の画素のうちの一つに光センサ素子LSE、暗電流補償素子DCEを組み込んだ構成としてもよい。すなわち、表示領域ARにおいて、光センサ素子LSE、暗電流補償素子DCEが粗の状態で散在されて配置されることになる。これは、光センサ素子LSEを具備するホトセンサ回路にタッチパネルの機能を持たせる場合、隣接する光センサ素子LSEのピッチを大きくして表示領域AR内に散在させるようにしても、充分な機能を発揮し得るからである。   In the first embodiment, the optical sensor element LSE and the dark current compensation element DCE are incorporated in the area of each pixel in the display area AR. However, a configuration may be adopted in which the photosensor element LSE and the dark current compensation element DCE are incorporated into one of a plurality of pixels grouped adjacent to each other. That is, in the display area AR, the optical sensor elements LSE and the dark current compensation elements DCE are scattered and arranged in a rough state. This is because when the photo sensor circuit having the photo sensor element LSE has a touch panel function, even if the pitch of the photo sensor elements LSE adjacent to each other is increased and scattered in the display area AR, a sufficient function is exhibited. Because it can.

実施例1、実施例2では、光センサ素子LSEを、表示領域ARの全域にわたって均等に散在させるように配置させたものである。しかし、表示領域ARの一部の領域において、光センサ素子LSEを散在させて配置させるようにしてもよい。   In the first and second embodiments, the optical sensor elements LSE are arranged so as to be evenly distributed over the entire display area AR. However, the optical sensor elements LSE may be scattered and arranged in a part of the display area AR.

図8は、光センサ素子LSEを散在させて配置させた領域を示した図で、図2に対応づけて描いた図となっている。図8において、液晶表示装置の表示領域ARのうちたとえば図中下側の辺部の領域(図中一点鎖線枠Bで示す)に、光センサ素子LSEを散在させて配置させるようにしたものである。この場合、図中一点鎖線枠B内の各画素において、光センサ素子LSE、暗電流補償素子DCEを組み込ませるようにしてもよい。また、図中一点鎖線枠B内において、互いに隣接されてグループ化された複数の画素のうちの一つに光センサ素子LSE、暗電流補償素子DCEを組み込ませるようにしてもよい。   FIG. 8 is a diagram showing a region in which the optical sensor elements LSE are scattered and is illustrated in association with FIG. In FIG. 8, among the display area AR of the liquid crystal display device, for example, the optical sensor elements LSE are scattered and arranged in the area on the lower side in the figure (indicated by a one-dot chain line B in the figure). is there. In this case, the photosensor element LSE and the dark current compensation element DCE may be incorporated in each pixel within the one-dot chain line frame B in the drawing. Further, in the one-dot chain line frame B in the figure, the photosensor element LSE and the dark current compensation element DCE may be incorporated into one of a plurality of pixels grouped adjacent to each other.

このように構成する理由は、表示領域ARには、たとえば図中一点鎖線枠Bで示す領域に、複数の並設されたいわゆるソフトスイッチを表示する場合が多く、これらソフトスイッチを指等のタッチで選択する場合には、図中一点鎖線枠Bで示す領域にタッチパネルの機能をもたせればよいからである。   The reason for this configuration is that, in the display area AR, for example, a plurality of so-called soft switches arranged side by side are often displayed in the area indicated by a one-dot chain line B in the figure. This is because the touch panel function may be provided in the area indicated by the alternate long and short dash line B in the figure.

なお、本発明の適用する表示領域ARの一部は、図8に示した部分に限定されることはなく、他の部分であってもよいことはいうまでもない。   Note that it is needless to say that a part of the display area AR to which the present invention is applied is not limited to the part shown in FIG. 8, and may be another part.

上述した実施例では、液晶表示装置を例に挙げて説明したものである。しかし、これに限らず、たとえば有機EL表示装置等の他の表示装置にも適用することができる。   In the above-described embodiments, the liquid crystal display device has been described as an example. However, the present invention is not limited to this, and can be applied to other display devices such as an organic EL display device.

有機EL表示装置は、表示用の画素として自発光の発光素子を用いている点において液晶表示装置と大きく異なる。これにより、有機EL表示装置はバックライトを有しない構成となっている。このため、図1に示す光センサ素子LSE、暗電流補償素子DCEにおいて、それぞれのゲート電極GT1、GT2は、平面的に観て、半導体層SCL1、SCL2からはみ出すように形成する必要はなく、半導体層SCL1、SCL2がゲート電極GT1、GT2からはみ出すように構成するようにしてもよい。これは、バックライトが存在しないことから、その影響が光センサ素子LSE、暗電流補償素子DCEの半導体層SCL1、SCL2に及ぶことがないからである。   An organic EL display device is greatly different from a liquid crystal display device in that a self-luminous light emitting element is used as a display pixel. Thereby, the organic EL display device has a configuration without a backlight. Therefore, in the optical sensor element LSE and the dark current compensation element DCE shown in FIG. 1, the gate electrodes GT1 and GT2 do not need to be formed so as to protrude from the semiconductor layers SCL1 and SCL2 in a plan view. The layers SCL1 and SCL2 may be configured to protrude from the gate electrodes GT1 and GT2. This is because there is no backlight, so that the influence does not reach the optical sensor element LSE and the semiconductor layers SCL1 and SCL2 of the dark current compensation element DCE.

以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。   The present invention has been described using the embodiments. However, the configurations described in the embodiments so far are only examples, and the present invention can be appropriately changed without departing from the technical idea. Further, the configurations described in the respective embodiments may be used in combination as long as they do not contradict each other.

SUB1……第1基板、SUB2……第2基板、AR……表示領域、SEC……半導体装置(チップ)、GL……ゲート信号線、DL……ドレイン信号線、TFT……薄膜トランジスタ、PX……画素電極、CT……対向電極、CL……コモン信号線、LSE……光センサ素子、GT1……ゲート電極、GI……ゲート絶縁膜、μPS1……微結晶半導体層、AS1……非晶質半導体層、SCL1……半導体層、DT1……ドレイン電極、ST1……ソース電極、DCE……暗電流補償素子、GT2……ゲート電極、GI……ゲート絶縁膜、μPS2……微結晶半導体層、AS2……非晶質半導体層、SCL2……半導体層、DT2……ドレイン電極、ST2……ソース電極、CPE……容量素子、SHL……遮光膜、IN……絶縁膜。   SUB1 ... first substrate, SUB2 ... second substrate, AR ... display region, SEC ... semiconductor device (chip), GL ... gate signal line, DL ... drain signal line, TFT ... thin film transistor, PX ... ... Pixel electrode, CT ... Counter electrode, CL ... Common signal line, LSE ... Photo sensor element, GT1 ... Gate electrode, GI ... Gate insulating film, μPS1 ... Microcrystalline semiconductor layer, AS1 ... Amorphous Semiconductor layer, SCL1 ... semiconductor layer, DT1 ... drain electrode, ST1 ... source electrode, DCE ... dark current compensation element, GT2 ... gate electrode, GI ... gate insulating film, μPS2 ... microcrystalline semiconductor layer AS2... Amorphous semiconductor layer, SCL2... Semiconductor layer, DT2... Drain electrode, ST2... Source electrode, CPE... Capacitive element, SHL.

Claims (15)

基板上に光センサ素子および暗電流補償素子が備えられた画素を備え、
前記光センサ素子および前記暗電流補償素子は、それぞれ、ボトムゲート構造のMIS型薄膜トランジスタからなり、微結晶半導体と非晶質半導体の順次積層体からなる半導体層の上面に、互いに対向する一対の電極を備えて構成され、
少なくとも、前記暗電流補償素子は、ゲート電極が、平面的に観て、前記半導体層の形成領域をはみ出るように形成され、前記一対の電極は、平面的に観て、前記半導体層の形成領域をはみ出るように構成され、
前記暗電流補償素子の前記一対の電極の離間幅は、前記光センサ素子の前記一対の電極離間幅よりも小さく形成され、
前記前記暗電流補償素子の前記一対の電極の離間部に入射する光を遮光する遮光膜を備えることを特徴とする表示装置。
A pixel having a photosensor element and a dark current compensation element on a substrate;
Each of the optical sensor element and the dark current compensation element is composed of a MIS thin film transistor having a bottom gate structure, and a pair of electrodes facing each other on an upper surface of a semiconductor layer composed of a sequentially stacked body of a microcrystalline semiconductor and an amorphous semiconductor. Configured with
At least the dark current compensation element is formed such that the gate electrode protrudes from the formation region of the semiconductor layer when viewed in plan, and the pair of electrodes is formed as the region of formation of the semiconductor layer when viewed in plan. Configured to protrude
The separation width of the pair of electrodes of the dark current compensation element is formed smaller than the separation width of the pair of electrodes of the photosensor element,
A display device comprising: a light-shielding film that shields light incident on a separation portion of the pair of electrodes of the dark current compensation element.
所定の電圧を供給する電源供給線と、接地電圧を供給する接地線と、容量素子とを有し、
前記一対の電極は、第1の電極と第2の電極とからなり、
前記光センサ素子の前記第2の電極と前記光センサ素子のゲート電極とが接続され、
前記暗電流補償素子の前記第2の電極と前記暗電流補償素子のゲート電極とが接続され、
前記光センサ素子の前記第1の電極は、前記暗電流補償素子の前記第2の電極と接続され、
前記光センサ素子の前記第2の電極は、前記接地線と接続され、
前記暗電流補償素子の前記第1の電極は、前記電源供給線と接続され、
前記容量素子は一対の端子を有し、一方端子には前記光センサ素子の前記第1の電極と前記暗電流補償素子の前記第2の電極との接続点に接続され、前記一方の端子とは異なる他方の端子には前記接地電圧が供給され、
前記光センサ素子の第1の電極と前記暗電流補償素子の前記第2の電極との前記接続点の電圧を前記光センサ素子の出力として取り出すことを特徴とする請求項1に記載の表示装置。
A power supply line for supplying a predetermined voltage, a ground line for supplying a ground voltage, and a capacitive element;
The pair of electrodes includes a first electrode and a second electrode,
The second electrode of the photosensor element and the gate electrode of the photosensor element are connected;
The second electrode of the dark current compensation element and the gate electrode of the dark current compensation element are connected;
The first electrode of the photosensor element is connected to the second electrode of the dark current compensation element;
The second electrode of the photosensor element is connected to the ground line;
The first electrode of the dark current compensation element is connected to the power supply line;
The capacitive element has a pair of terminals, and one terminal is connected to a connection point between the first electrode of the photosensor element and the second electrode of the dark current compensation element, and the one terminal Is supplied with the ground voltage to the other different terminal,
The display device according to claim 1, wherein a voltage at the connection point between the first electrode of the photosensor element and the second electrode of the dark current compensation element is taken out as an output of the photosensor element. .
前記遮光膜は、前記暗電流補償素子を被う絶縁膜の上面に、少なくとも前記前記暗電流補償素子の前記一対の電極の離間部に重ねられて形成されていることを特徴とする請求項1または請求項2に記載の表示装置。   2. The light shielding film is formed on an upper surface of an insulating film covering the dark current compensation element so as to overlap at least a separation portion of the pair of electrodes of the dark current compensation element. Or the display apparatus of Claim 2. 表示装置は液晶表示装置であって、前記基板を第1基板とし前記基板と液晶を挟持して対向配置される基板を第2基板とした場合、
前記遮光膜は、前記第2基板の前記液晶側の面に形成されていることを特徴とする請求項1または請求項2に記載の表示装置。
The display device is a liquid crystal display device, and when the substrate is a first substrate and the substrate disposed opposite to the substrate with the liquid crystal sandwiched is a second substrate,
The display device according to claim 1, wherein the light shielding film is formed on a surface of the second substrate on the liquid crystal side.
前記光センサ素子のゲート電極は、平面的に観て、前記半導体層の形成領域をはみ出るように形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の表示装置。   5. The display according to claim 1, wherein the gate electrode of the photosensor element is formed so as to protrude from a region where the semiconductor layer is formed in a plan view. apparatus. 前記光センサ素子の前記一対の電極は、平面的に観て、前記半導体層の形成領域をはみ出るように形成されていることを特徴とする請求項1から請求項5のいずれか1項に記載の表示装置。   6. The pair of electrodes of the optical sensor element is formed so as to protrude from a region where the semiconductor layer is formed in a plan view. Display device. 表示領域を構成するマトリックス状に配置された複数の画素を有し、
前記光センサ素子および前記暗電流補償素子が備えられた前記画素は、前記表示領域内に散在されていることを特徴とする請求項1から請求項6のいずれか1項に記載の表示装置。
It has a plurality of pixels arranged in a matrix that constitutes the display area,
The display device according to claim 1, wherein the pixels provided with the photosensor elements and the dark current compensation elements are scattered in the display area.
前記光センサ素子および前記暗電流補償素子は、前記複数の画素の全てに形成されていることを特徴とする請求項7に記載の表示装置。   The display device according to claim 7, wherein the photosensor element and the dark current compensation element are formed in all of the plurality of pixels. 前記光センサ素子および前記暗電流補償素子は、前記表示領域内の互いに隣接されてグループ化された複数の画素のうちの一つに形成されていることを特徴とする請求項7に記載の表示装置。   The display according to claim 7, wherein the photosensor element and the dark current compensation element are formed in one of a plurality of pixels grouped adjacent to each other in the display region. apparatus. 表示領域を構成するマトリックス状に配置された複数の画素を有し、
前記光センサ素子および前記暗電流補償素子が備えられた前記画素は、前記表示領域の一部の領域内に散在されていることを特徴とする請求項1から請求項6のいずれか1項に記載の表示装置。
It has a plurality of pixels arranged in a matrix that constitutes the display area,
The said pixel provided with the said optical sensor element and the said dark current compensation element is scattered in the one part area | region of the said display area, The any one of Claims 1-6 characterized by the above-mentioned. The display device described.
前記光センサ素子および前記暗電流補償素子は、前記一部の領域内の画素の全てに形成されていることを特徴とする請求項10に記載の表示装置。   The display device according to claim 10, wherein the photosensor element and the dark current compensation element are formed in all of the pixels in the partial region. 前記光センサ素子および前記暗電流補償素子は、前記一部の領域内の互いに隣接されてグループ化された複数の画素のうちの一つに形成されていることを特徴とする請求項10に記載の表示装置。   11. The photo sensor element and the dark current compensation element are formed in one of a plurality of pixels grouped adjacent to each other in the partial region. Display device. 前記表示装置は液晶表示装置であることを特徴とする請求項1、2、3、5ないし12のいずれか1項に記載の表示装置。   The display device according to claim 1, wherein the display device is a liquid crystal display device. 表示装置は有機FL表示装置であることを特徴とする請求項1、2、3、5ないし12のいずれか1項に記載の表示装置。   The display device according to any one of claims 1, 2, 3, 5 to 12, wherein the display device is an organic FL display device. 前記微結晶半導体は微結晶シリコンであり、前記非晶質半導体はアモルファスシリコンであることを特徴とする請求項1から請求項14のいずれか1項に記載の表示装置。   The display device according to claim 1, wherein the microcrystalline semiconductor is microcrystalline silicon, and the amorphous semiconductor is amorphous silicon.
JP2009183995A 2009-08-07 2009-08-07 Display device Pending JP2011039125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009183995A JP2011039125A (en) 2009-08-07 2009-08-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009183995A JP2011039125A (en) 2009-08-07 2009-08-07 Display device

Publications (1)

Publication Number Publication Date
JP2011039125A true JP2011039125A (en) 2011-02-24

Family

ID=43766984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009183995A Pending JP2011039125A (en) 2009-08-07 2009-08-07 Display device

Country Status (1)

Country Link
JP (1) JP2011039125A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969361A (en) * 2011-09-01 2013-03-13 中国科学院微电子研究所 Illumination stability amorphous metallic oxide thin film transistor (TFT) device and display device
US8928054B2 (en) 2011-08-29 2015-01-06 Samsung Display Co., Ltd. Touch substrate and method of manufacturing the same
WO2019142489A1 (en) * 2018-01-16 2019-07-25 株式会社ジャパンディスプレイ Detection device and display device
JP2020191103A (en) * 2016-06-17 2020-11-26 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Pixel array
CN112987357A (en) * 2021-02-04 2021-06-18 Tcl华星光电技术有限公司 Display panel and preparation method thereof
WO2022116340A1 (en) * 2020-12-04 2022-06-09 Tcl华星光电技术有限公司 Array substrate and preparation method therefor
WO2023052913A1 (en) * 2021-09-30 2023-04-06 株式会社半導体エネルギー研究所 Display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928054B2 (en) 2011-08-29 2015-01-06 Samsung Display Co., Ltd. Touch substrate and method of manufacturing the same
CN102969361A (en) * 2011-09-01 2013-03-13 中国科学院微电子研究所 Illumination stability amorphous metallic oxide thin film transistor (TFT) device and display device
JP2020191103A (en) * 2016-06-17 2020-11-26 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Pixel array
WO2019142489A1 (en) * 2018-01-16 2019-07-25 株式会社ジャパンディスプレイ Detection device and display device
WO2022116340A1 (en) * 2020-12-04 2022-06-09 Tcl华星光电技术有限公司 Array substrate and preparation method therefor
CN112987357A (en) * 2021-02-04 2021-06-18 Tcl华星光电技术有限公司 Display panel and preparation method thereof
WO2023052913A1 (en) * 2021-09-30 2023-04-06 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
US8599181B2 (en) Display panel
JP5174988B2 (en) Circuit board and display device
JP5512800B2 (en) Semiconductor device
JP5275515B2 (en) Circuit board and display device
EP2149914B1 (en) Display device
JP2011039125A (en) Display device
WO2011102030A1 (en) Active matrix substrate, glass substrate, liquid crystal panel and liquid crystal display device
KR101790161B1 (en) Optical sensor, manufacturing method thereof, and liquid crystal display device comprising optical sensor
JP2008305154A (en) Display device
JP2007065239A (en) Image display apparatus
CN212461692U (en) Semiconductor device with a plurality of semiconductor chips
US20120319978A1 (en) Display device
JP5004892B2 (en) Semiconductor device
US20120104530A1 (en) Substrate for display panel, and display device
US8810762B2 (en) Display device equipped with touch sensor
JP5813943B2 (en) Liquid crystal display
WO2010146737A1 (en) Substrate for display panel, and display device
JP5312442B2 (en) Semiconductor device, image sensor and photographing device
JP5504661B2 (en) Photoelectric conversion device
JP2009272452A (en) Solid-state imaging device
JP4811397B2 (en) Light receiving element and display device
JP5358228B2 (en) Display device
JP5285365B2 (en) Light receiving element and display device
JP2004140338A (en) Optical sensor element and manufacturing method therefor, and flat display device using the optical sensor element and manufacturing method therefor
US20200310219A1 (en) Display panel

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218