JP5744693B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP5744693B2
JP5744693B2 JP2011221733A JP2011221733A JP5744693B2 JP 5744693 B2 JP5744693 B2 JP 5744693B2 JP 2011221733 A JP2011221733 A JP 2011221733A JP 2011221733 A JP2011221733 A JP 2011221733A JP 5744693 B2 JP5744693 B2 JP 5744693B2
Authority
JP
Japan
Prior art keywords
transistor
photoelectric conversion
conversion device
photodiode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011221733A
Other languages
English (en)
Other versions
JP2012099801A5 (ja
JP2012099801A (ja
Inventor
篤志 広瀬
篤志 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011221733A priority Critical patent/JP5744693B2/ja
Publication of JP2012099801A publication Critical patent/JP2012099801A/ja
Publication of JP2012099801A5 publication Critical patent/JP2012099801A5/ja
Application granted granted Critical
Publication of JP5744693B2 publication Critical patent/JP5744693B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、トランジスタを含む回路を有する光電変換装置に関する。
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
上記可視光センサとしては、単結晶シリコンやアモルファスシリコンの光電変換特性を利用した光電変換素子であるフォトダイオードなどが知られている。また、フォトダイオードの出力を増幅するフォトトランジスタや増幅回路を設けたフォトＩＣなども知られている。
例えば、フォトＩＣとしては、アモルファスシリコンを用いたフォトダイオード及び多結晶シリコンを用いた増幅回路を同一基板上に形成した例が特許文献１に開示されている。
特開２００５−１３６３９２号公報
上記フォトＩＣの増幅回路には、カレントミラー回路が用いられており、一導電型のトランジスタのみで形成する事ができるなど回路構成が容易である一方、複数のトランジスタのゲートが並列に接続される構成を有するため、オフ時にそのゲート容量に蓄積された電荷の放電時間が長いことが問題となっている。
オフ時にゲート容量に蓄積された電荷の放電時間が長いと、残留している電荷の影響で異常値が出力されてしまうことがある。特に、高照度から低照度に変化したときに異常値が出力されやすい。
上記問題を鑑み、本発明の一態様は、上記問題を解決する光電変換装置及びその動作方法を提供することを目的とする。
本明細書で開示する本発明の一態様は、カレントミラー回路と、フォトダイオードと、該フォトダイオードと並列接続するダイオード接続トランジスタとを有する光電変換装置であり、カレントミラー回路のゲート容量に蓄積された電荷を該ダイオード接続トランジスタを介して急速に排出させることを特徴とする。
本明細書で開示する本発明の一態様は、フォトダイオードと、第１のトランジスタと、複数の第２のトランジスタと、第３のトランジスタと、を有し、フォトダイオードのアノードは、第１のトランジスタのドレイン電極及びゲート電極、複数の第２のトランジスタのゲート電極、並びに第３のトランジスタのドレイン電極及びゲート電極と電気的に接続され、フォトダイオードのカソード、複数の第２のトランジスタのドレイン電極、及び第３のトランジスタのソース電極は第１の端子に電気的に接続され、第１のトランジスタのソース電極、及び複数の第２のトランジスタのソース電極は第２の端子に電気的に接続されていることを特徴とする光電変換装置である。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
第１の端子は高電源電位と接地電位を切り替えて供給できる配線に電気的に接続され、第２の端子は低電源電位を供給する配線に電気的に接続される。光電変換装置をオフ状態としたときに第１の端子を接地電位とすることで、回路を構成する各トランジスタのゲート容量に蓄積された電荷をフォトダイオード及び第３のトランジスタを介して排出することができる。
上記回路構成において、第１乃至第３のトランジスタはｎチャネル型とすることで動作することができる。ただし、一部または全てのトランジスタをｐチャネル型とした回路を構成することもできる。
第３のトランジスタは、酸化物半導体を含んで形成されていることが好ましい。酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さく、フォトダイオードの暗電流よりも小さいため、上記回路のようにフォトダイオードと並列接続された場合においても、広ダイナミックレンジで動作させることができる。
第３のトランジスタのゲート幅は、上記第１のトランジスタのゲート幅よりも大きいことが好ましく、第３のトランジスタのゲート長は、上記第１のトランジスタのゲート長よりも小さいことが好ましい。このような構成とすることで、回路を構成する各トランジスタのゲート容量に蓄積された電荷を速く排出することができる。
本明細書で開示する本発明の他の一態様は、フォトダイオードのアノードが第１のトランジスタのドレイン電極及びゲート電極、複数の第２のトランジスタのゲート電極、並びに第３のトランジスタのドレイン電極及びゲート電極と電気的に接続され、フォトダイオードのカソード、複数の第２のトランジスタのドレイン電極、及び第３のトランジスタのソース電極が第１の端子に電気的に接続され、第１のトランジスタのソース電極、及び複数の第２のトランジスタのソース電極が第２の端子に電気的に接続された光電変換装置において、第１の端子を高電源電位、第２の端子を低電源電位としてフォトダイオードを逆バイアス状態とし、フォトダイオードから第１のトランジスタに供給された電流によって生成されたゲート電位を複数の第２トランジスタのゲート電極に供給し、第１及び複数の第２のトランジスタから信号を出力した後、第１の端子を接地電位とし、第１及び複数の第２のトランジスタのゲート容量に蓄積している電荷の一部を第３のトランジスタを経路として第１の端子側に排出させることを特徴とする光電変換装置の動作方法である。
本発明の一態様により、カレントミラー回路のゲート容量に蓄積している電荷の放電時間を短くすることができる。また、応答特性が改善されることによって異常値の出力が低減された光電変換装置を提供することができる。
本発明の一態様における光電変換装置を説明する回路図。 従来の光電変換装置を説明する回路図。 本発明の一態様における光電変換装置を説明する回路図。 本発明の一態様における光電変換装置を説明する回路図。 本発明の一態様における光電変換装置を説明する回路図。 回路シミュレーションに用いた光電変換装置の回路図。 回路シミュレーションに用いた光電変換装置の回路図。 回路シミュレーションの計算結果を説明する図。 回路シミュレーションの計算結果を説明する図。 本発明の一態様における光電変換装置を説明する断面図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
本実施の形態では、本発明の一態様における光電変換装置の構成及びその動作について説明する。
図１は、本発明の一態様における光電変換装置の回路図である。光電変換装置１００は、入力側トランジスタである第１のトランジスタ１１０、出力側トランジスタである第２のトランジスタ１２０で構成されるカレントミラー回路を有しており、ゲート容量の蓄積電荷のリークパスとなるトランジスタである第３のトランジスタ１３０、フォトダイオード１５０、高電位側端子１７０、低電位側端子１８０を含んで構成される。なお、トランジスタは全てｎチャネル型である。
高電位側端子１７０には、フォトダイオード１５０のカソード側、第３のトランジスタ１３０のソース電極、第２のトランジスタ１２０のドレイン電極が接続され、低電位側端子１８０には、第１のトランジスタ１１０のソース電極、第２のトランジスタ１２０のソース電極が接続される。また、フォトダイオード１５０のアノード側には、第１のトランジスタ１１０のドレイン電極及びゲート電極、第２のトランジスタ１２０のゲート電極、第３のトランジスタ１３０のドレイン電極及びゲート電極が接続される。
ここで、第２のトランジスタ１２０の段数は、所望の出力が得られるように１つ以上で構成され、実施者が自由に決定することができる。図１は一例として第２のトランジスタ１２０が複数段で接続されている構成を示している。
フォトダイオード１５０には、単結晶シリコンで形成されるｐｎ型フォトダイオードや多結晶シリコンやアモルファスシリコンで形成されるｐｉｎ型フォトダイオードなどを用いることができる。本実施の形態の光電変換装置１００を光センサとして用いる場合には、目的の波長に対応したフォトダイオードを選べばよい。例えば、可視光線の波長領域を検出するにはアモルファスシリコンで形成されたフォトダイオードを用いることが好ましく、赤外線を含む波長領域を検出するには単結晶シリコンまたは多結晶シリコンで形成されたフォトダイオードを用いることが好ましい。
第１のトランジスタ１１０、第２のトランジスタ１２０、及び第３のトランジスタ１３０はシリコン半導体や酸化物半導体を用いて形成することができる。シリコン半導体としては、単結晶シリコンや多結晶シリコンなどがあり、酸化物半導体としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などがある。例えば、単結晶シリコンウェハや、ガラス基板などの絶縁表面を有する基板上の多結晶シリコンまたは酸化物半導体を用いて該トランジスタを作製すれば良い。
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、かつ、電界効果移動度が高い特徴を有している。また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体材料を用いたトランジスタは、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料を用いたトランジスタよりも電界効果移動度を三倍以上にすることができ、かつ、しきい値電圧を正にしやすい特徴を有している。これらの半導体材料は、本発明の一態様における半導体装置を構成するトランジスタに用いることのできる好適な材料の一つである。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
酸化物半導体層１４４をスパッタ法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物は、ＩＴＺＯと呼ぶことができ、用いるターゲットの組成比は、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ターゲットを用いる。
ここで酸化物半導体が結晶性を有する場合として、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１１乃至図１３を用いて詳細に説明する。なお、特に断りがない限り、図１１乃至図１３は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１１において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図１１（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図１１（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１１（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１１（Ａ）に示す小グループは電荷が０である。
図１１（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１１（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１１（Ｂ）に示す構造をとりうる。図１１（Ｂ）に示す小グループは電荷が０である。
図１１（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１１（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図１１（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１１（Ｃ）に示す小グループは電荷が０である。
図１１（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１１（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１１（Ｄ）に示す小グループは電荷が＋１となる。
図１１（Ｅ）に、２個のＺｎを含む小グループを示す。図１１（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１１（Ｅ）に示す小グループは電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１１（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１１（Ｂ）に示す５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。図１１（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向に近接する４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向に近接する４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するＯは４配位なので、Ｏの下方向にある近接金属原子の数と、Ｏの上方向にある近接金属原子の数の和は４になる。したがって金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
図１２（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１２（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１２（Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１２（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１２（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１２（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
図１２（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１１（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
具体的には、図１２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
例えば、図１３（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
図１３（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
図１３（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１３（Ｃ）は、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１３（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
第１のトランジスタ１１０、第２のトランジスタ１２０、及び第３のトランジスタ１３０に酸化物半導体を用いる構成としては、シリコン半導体で形成したトランジスタとの複合であってもよい。例えば、第１のトランジスタ１１０のみ、第３のトランジスタ１３０のみ、または第１のトランジスタ１１０と第３のトランジスタ１３０を酸化物半導体で作製し、その他のトランジスタをシリコン半導体で形成したトランジスタとする構成などがある。もちろん、全てのトランジスタを酸化物半導体で形成したトランジスタで構成しても良い。
酸化物半導体を用いたトランジスタは、極めてオフ電流が小さい電気特性を有する。酸化物半導体は、水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体では、水素等のドナーに起因するキャリア密度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。また、例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
従って、入力側のトランジスタである第１のトランジスタ１１０に極めてオフ電流の低い酸化物半導体を用いたトランジスタを用いることで、低照度時のフォトダイオードの出力を正確に増幅することができ、ダイナミックレンジを拡大することができる。なお、第３のトランジスタ１３０に酸化物半導体を用いたトランジスタを適用する場合の効果は後述する。
図１の回路構成におけるフォトダイオード１５０、第１のトランジスタ１１０、及び第３のトランジスタ１３０について、その接続形態の一例を図１０の断面図に示す。例示したフォトダイオード１５０は、ガラス基板１０００側からｐ層、ｉ層及びｎ層を積層したｐｉｎ型であり、ｐ層側がアノード、ｎ層側がカソードとなる。また、該トランジスタは、酸化物半導体層、ソース電極及びドレイン電極である金属層、ゲート絶縁膜、ゲート電極である金属層を含んで構成される。
フォトダイオード１５０のアノードには、第１のトランジスタ１１０のドレイン電極及びゲート電極が接続された接続電極１１００、並びに、第３のトランジスタ１３０のドレイン電極及びゲート電極が接続された接続電極１２００が接する。また、フォトダイオード１５０のカソードには、第３のトランジスタ１３０のソース電極に接続された裏面電極１３００が接する。このような接続形態で、図１の回路構成の光電変換装置を作製することができる。
なお、図１０では、酸化物半導体を用いたトップゲート型のトランジスタを例示したが、ボトムゲート型であっても良い。また、シリコン半導体材料を用いたトランジスタであっても良い。
図２は、従来の光電変換装置の一例を示す回路図であり、本発明の一態様である図１の光電変換装置１００の構成から第３のトランジスタ１３０を省いた構成となっている。この従来の光電変換装置２００の動作の一例と、その問題点を説明する。
まず、光電変換装置２００をオフ状態からオン状態にする場合は、高電位側端子２７０を高電位（例えば、電源電位）、低電位側端子２８０を低電位（例えば、接地電位）とする。
この状態でフォトダイオード２５０に光が照射されると第１のトランジスタ２１０に電流が流れる。このとき、カレントミラー回路の動作に従って、第１のトランジスタ２１０のゲート電極及び第２のトランジスタ２２０のゲート電極には、第１のトランジスタ２１０に流れる電流に対応するゲート電圧が生じる。
このゲート電圧に従って第２のトランジスタ２２０が流す電流と、フォトダイオード２５０から第１のトランジスタ２１０に流れる電流が合成され、光電変換装置２００の出力電流となる。この出力電流の大小を判別することで、光電変換装置２００を光センサ等に利用することができる。
次に、光電変換装置２００をオン状態からオフ状態、すなわちリセット状態にする場合は、高電位側端子２７０をフローティング（オープン）または接地電位とする。
このとき、第１のトランジスタ２１０のゲート容量及び第２のトランジスタ２２０のゲート容量に蓄積されていた電荷、すなわち、カレントミラー回路のゲート蓄積電荷は、第１のトランジスタ２１０を介する低電位側端子２８０へのパス、またはフォトダイオード２５０を介する高電位側端子２７０へのパスを通して排出される。
高電位側端子２７０をフローティングとした場合、カレントミラー回路のゲート蓄積電荷は、フォトダイオード側には排出されず、第１のトランジスタ２１０を介して低電位側端子に排出される。このとき、カレントミラー回路のゲート電位の低下とともに電荷の排出量も低下することから、カレントミラー回路のゲート電位が十分低下するまでには長時間を要してしまう。
また、高電位側端子２７０を接地電位とした場合、フォトダイオード２５０が順方向バイアスとなるため、上記第１のトランジスタ２１０を介したパスに加え、フォトダイオード２５０を介したパスを通してもカレントミラー回路のゲート蓄積電荷は排出されるようになる。しかしながら、フォトダイオード２５０は順方向電圧以下になるとほとんど電荷を排出することができなくなるため、上記同様にカレントミラー回路のゲート電位が十分に低下するまでには長時間を要してしまう。
このように、カレントミラー回路のゲート電位を低下させる時間が長時間となると、一時的に本来の信号よりも高い信号が出力されてしまうなどの出力異常が生じてしまう。
例えば、光電変換装置２００がオンオフ動作を繰り返して動作しているときに、高照度環境から低照度環境に変化した場合、カレントミラー回路のゲート電位が照度に追随できず、低照度環境では本来の信号よりも高い信号が一時的に出力されることがある。
このような問題を顧み、本発明の一態様では、急速にカレントミラー回路のゲート電位を低いレベルに低下させることが可能な光電変換装置を提供するものである。
なお、フォトダイオード２５０のアノード側に接地線と接続される回路（例えばスイッチングトランジスタなど）などを設ければ、容易にカレントミラー回路のゲート電位を急速に低下させることができるが、従来構造が２端子であるのに対して３端子となり、動作も複雑となってしまう。本発明の一態様では、従来構造と同じ２端子でありながら、急速にカレントミラー回路のゲート電位を低下させることができる。
次に、図１に示す本発明の一態様における光電変換装置１００の動作について説明する。
光電変換装置１００では、フォトダイオード１５０に対して並列にダイオード接続された第３のトランジスタ１３０が設けられている。第３のトランジスタ１３０は、第１のトランジスタ１１０及び第２のトランジスタ１２０で構成されるカレントミラー回路のゲート蓄積電荷を高電位側端子１７０に排出するためのリークパスを実現するものである。
まず、光電変換装置１００をオフ状態からオン状態にする場合は、高電位側端子１７０を高電位（例えば、電源電位）、低電位側端子１８０を低電位（例えば、接地電位）とする。この動作以降、光電変換装置１００から出力電流を得る方法は、上述の従来構造の光電変換装置２００の動作方法と同様である。
このとき、第３のトランジスタ１３０はオフ状態であるが、オフ電流がフォトダイオード１５０の暗電流よりも高い場合は、低照度の検出が困難となりダイナミックレンジが低下しまう。従って、第３のトランジスタ１３０には、オフ電流の極めて小さい酸化物半導体で形成したトランジスタを用いることが好ましい。
次に、光電変換装置１００をオン状態からオフ状態、すなわちリセット状態にする場合は、高電位側端子１７０を接地電位とする。
このとき、カレントミラー回路のゲート蓄積電荷は、第１のトランジスタ１１０を介する低電位側端子１８０へのパス、フォトダイオード１５０を介する高電位側端子１７０へのパス、及び第３のトランジスタ１３０を介する高電位側端子１７０へのパスを通して排出される。
第１のトランジスタ１１０を介するパス、フォトダイオード１５０を介するパスによるカレントミラー回路のゲート蓄積電荷の排出動作は、上述の従来の光電変換装置２００と同様であるが、光電変換装置１００では、フォトダイオード１５０のアノード側に第３のトランジスタ１３０のドレイン電極とゲート電極が接続されており、高電位側端子１７０にソース電極が接続されているため、高電位側端子１７０が接地電位となれば、第３のトランジスタ１３０を介したパスにおいてもカレントミラー回路のゲート蓄積電荷の排出を行うことができる。
なお、第３のトランジスタ１３０は、光電変換装置１００のオン動作には関与しないため、ゲート長及びゲート幅を自由に設定することができる。例えば、第１のトランジスタ１１０と比べて、ゲート長が短く、ゲート幅が広いトランジスタなどを第３のトランジスタ１３０に用いれば、第１のトランジスタ１１０よりも急速にカレントミラー回路のゲート蓄積電荷の排出を行うことができる。また、図１では、ダイオード接続された一つのトランジスタを第３のトランジスタ１３０としているが、複数のトランジスタが並列にダイオード接続された構成であっても良い。
なお、光電変換装置１００において、第３のトランジスタ１３０を介してカレントミラー回路のゲート蓄積電荷の排出を行う動作は、オフ動作として高電位側端子１７０を接地電位としたときに作用するものである。オフ動作として高電位側端子１７０をフローティングとした場合は、第３のトランジスタ１３０はオンしないため、カレントミラー回路のゲート蓄積電荷をリセットさせる時間は従来の光電変換装置２００と同等となってしまう。
以上のように、第３のトランジスタ１３０を有する光電変換装置１００の回路構成を用いることにより、急速にカレントミラー回路のゲート蓄積電荷の排出を行うことができ、応答特性が改善されることによって異常値の出力が低減された光電変換装置を提供することができる。
なお、図１に示す光電変換装置１００の構成は、本発明の一態様における光電変換装置の構成の一例であり、図３乃至５に示す回路構成であってもよい。以下にその構成と動作について説明する。
図３に示す光電変換装置３００は、入力側トランジスタである第１のトランジスタ３１０、出力側トランジスタである第２のトランジスタ３２０で構成されるカレントミラー回路を有しており、ゲート容量の蓄積電荷のリークパスとなるトランジスタである第３のトランジスタ３３０、フォトダイオード３５０、高電位側端子３７０、低電位側端子３８０を含んで構成される。第１のトランジスタ３１０及び第２のトランジスタ３２０はｎチャネル型であり、第３のトランジスタ３３０はｐチャネル型で形成される。
第３のトランジスタ３３０を除く構成は、光電変換装置１００と同じであり、第３のトランジスタ３３０のドレイン電極及びゲート電極が高電位側端子３７０に接続され、ソース電極がフォトダイオード３５０のアノード側に接続されている点のみが異なる。
光電変換装置３００をオフ状態からオン状態にする場合は、高電位側端子３７０を高電位（例えば、電源電位）、低電位側端子３８０を低電位（例えば、接地電位）とする。
この状態でフォトダイオード３５０に光が照射されると第１のトランジスタ３１０に電流が流れる。このとき、第１のトランジスタ３１０のゲート電極及び第２のトランジスタ３２０のゲート電極には、第１のトランジスタ３１０に流れる電流に対応するゲート電圧が生じる。
このゲート電圧に従って、第２のトランジスタ３２０が流す電流とフォトダイオード３５０から第１のトランジスタ３１０に流れる電流が合成され、光電変換装置３００の出力電流となる。
次に、光電変換装置３００をオン状態からオフ状態にする場合は、高電位側端子３７０を接地電位とする。
このとき、カレントミラー回路のゲート蓄積電荷は、第１のトランジスタ３１０を介する低電位側端子３８０へのパス、フォトダイオード３５０を介する高電位側端子３７０へのパス、及び第３のトランジスタ３３０を介する高電位側端子３７０へのパスを通して排出される。
光電変換装置３００では、カレントミラー回路を構成する第２のトランジスタ３２０のゲート電極に第３のトランジスタ３３０のソース電極が接続されており、高電位側端子３７０にドレイン電極とゲート電極が接続されているため、高電位側端子３７０が接地電位となれば、第３のトランジスタ３３０を介したパスにおいてもカレントミラー回路のゲート蓄積電荷の排出を行うことができる。
図４に示す光電変換装置４００は、入力側トランジスタである第１のトランジスタ４１０、出力側トランジスタである第２のトランジスタ４２０で構成されるカレントミラー回路を有しており、ゲート容量の蓄積電荷のリークパスとなるトランジスタである第３のトランジスタ４３０、フォトダイオード４５０、高電位側端子４７０、低電位側端子４８０を含んで構成される。第１のトランジスタ４１０及び第２のトランジスタ４２０はｐチャネル型であり、第３のトランジスタ４３０はｎチャネル型で形成される。
高電位側端子４７０には、第１のトランジスタ４１０のソース電極、第２のトランジスタ４２０のソース電極、第３のトランジスタ４３０のソース電極が接続され、低電位側端子４８０には、フォトダイオード４５０のアノード側、第２のトランジスタ４２０のドレイン電極が接続され、フォトダイオード４５０のカソード側には、第１のトランジスタ４１０のドレイン電極及びゲート電極、第２のトランジスタ４２０のゲート電極、第３のトランジスタ４３０のドレイン電極及びゲート電極が接続される。
光電変換装置４００をオフ状態からオン状態にする場合は、高電位側端子４７０を高電位（例えば、電源電位）、低電位側端子４８０を低電位（例えば、接地電位）とする。
この状態でフォトダイオード４５０に光が照射されると第１のトランジスタ４１０に電流が流れる。このとき、第１のトランジスタ４１０のゲート電極及び第２のトランジスタ４２０のゲート電極には、第１のトランジスタ４１０に流れる電流に対応するゲート電圧が生じる。
このゲート電圧に従って、第２のトランジスタ４２０が流す電流と第１のトランジスタ４１０からフォトダイオード４５０に流れる電流が合成され、光電変換装置４００の出力電流となる。
次に、光電変換装置４００をオン状態からオフ状態にする場合は、高電位側端子４７０を接地電位とする。
このとき、カレントミラー回路のゲート蓄積電荷は、第３のトランジスタ４３０を介する高電位側端子４７０へのパスを通して排出される。
光電変換装置４００では、カレントミラー回路を構成する第２のトランジスタ４２０のゲート電極に第３のトランジスタ４３０のドレイン電極とゲート電極が接続されており、高電位側端子４７０にソース電極が接続されているため、高電位側端子４７０が接地電位となれば、第３のトランジスタ４３０を介したパスでカレントミラー回路のゲート蓄積電荷の排出を行うことができる。
図５に示す光電変換装置５００は、カレントミラー回路を有しており、入力側トランジスタである第１のトランジスタ５１０、出力側トランジスタである第２のトランジスタ５２０、ゲート容量の蓄積電荷のリークパスとなるトランジスタである第３のトランジスタ５３０、フォトダイオード５５０、高電位側端子５７０、低電位側端子５８０を含んで構成される。第１のトランジスタ５１０、第２のトランジスタ５２０、及び第３のトランジスタ５３０はｐチャネル型で形成される。
高電位側端子５７０には、第１のトランジスタ５１０のソース電極、第２のトランジスタ５２０のソース電極、第３のトランジスタ５３０のドレイン電極及びゲート電極が接続され、低電位側端子５８０には、フォトダイオード５５０のアノード側、第２のトランジスタ５２０のドレイン電極が接続され、フォトダイオード５５０のカソード側には、第１のトランジスタ５１０のドレイン電極、第２のトランジスタ５２０のゲート電極、第３のトランジスタ５３０のソース電極が接続される。
光電変換装置５００をオフ状態からオン状態にする場合は、高電位側端子５７０を高電位（例えば、電源電位）、低電位側端子５８０を低電位（例えば、接地電位）とする。
この状態でフォトダイオード５５０に光が照射されると第１のトランジスタ５１０に電流が流れる。このとき、第１のトランジスタ５１０のゲート電極及び第２のトランジスタ５２０のゲート電極には、第１のトランジスタ５１０に流れる電流に対応するゲート電圧が生じる。
このゲート電圧に従って、第２のトランジスタ５２０が流す電流と第１のトランジスタ５１０からフォトダイオード５５０に流れる電流が合成され、光電変換装置５００の出力電流となる。
次に、光電変換装置５００をオン状態からオフ状態にする場合は、高電位側端子５７０を接地電位とする。
このとき、カレントミラー回路のゲート蓄積電荷は、第３のトランジスタ５３０を介する高電位側端子５７０へのパスを通して排出される。
光電変換装置５００では、カレントミラー回路を構成する第２のトランジスタ５２０のゲート電極に第３のトランジスタ５３０のソース電極が接続されており、高電位側端子５７０にドレイン電極とゲート電極が接続されているため、高電位側端子５７０が接地電位となれば、第３のトランジスタ５３０を介したパスでカレントミラー回路のゲート蓄積電荷の排出を行うことができる。
以上のような回路構成であっても、図１の回路構成と同様に急速にカレントミラー回路のゲート蓄積電荷の排出を行うことができ、応答特性が改善されることによって異常値の出力が低減された光電変換装置を提供することができる。
本実施例では、本発明の一態様である光電変換装置の構成の効果について、回路シミュレーションで検証した結果を説明する。
回路シミュレーションには、ＳＩＬＶＡＣＯ社のアナログ回路シミュレータ「ＳｍａｒｔＳｐｉｃｅ」を用い、従来の光電変換装置との応答特性の違いについての比較を行った。
図６及び図７に回路シミュレーションに用いた光電変換装置の回路図を示す。図６は従来の光電変換装置の回路図、図７は本発明の一態様における光電変換装置の回路図であり、それぞれ、発明を実施するための形態で示した光電変換装置１００、または光電変換装置２００を適用している。なお、フォトダイオードに関しては、所定の電流を出力する電流源１５１、２５１に置き換えてある。また、高電位側端子１７０、２７０には、電源とその選択回路が接続され、低電位側端子１８０、２８０には低電位電源（接地電位）が接続される。下記は計算に用いたパラメータである。なお、トランジスタは酸化物半導体を用いて作製したトランジスタを想定している。
（カレントミラー回路）
Ｌ／Ｗ＝２０μｍ／３０μｍ
第１のトランジスタ：１段
第２のトランジスタ：１００００段
電界効果移動度：１０ｃｍ２／Ｖｓ
カットオフ電流：１Ｅ−１８Ａ
オフ電流：１Ｅ−１８Ａ
（第３のトランジスタ）
ゲート長：２０μｍ
ゲート幅：０〜３０００μｍ
（電流源）
電流値：１００ｎＡ（フォトダイオード電流の１０００ｌｘ相当）
（その他）
電源電圧：２．２Ｖ
周囲温度：Ｔａ＝２５℃
図８は、上記回路シミュレーションの計算結果であり、時間軸（横軸）に対するカレントミラー回路（第１のトランジスタ及び第２のトランジスタ）のゲート電位の波形を示している。なお、Ｔ１は光電変換装置をオフ状態からオン状態にする時間、Ｔ２はオン状態からオフ状態にする時間を示す。また、第３のトランジスタ１３０、２３０のゲート幅を３００μｍとした。
図８（Ａ）は、図６に示す従来の光電変換装置のカレントミラー回路のゲート電位の波形である。Ｔ１において、高電位側端子２７０を高電位、低電位側端子２８０を低電位とし、電流源２５１から第１のトランジスタ２１０に一定の電流を流すと、波形７１０はリセット電位８００から電位８１０まで急峻に変化する尖塔波形となる。そして、立ち上がり時間Ｔｒ１（１０％−９０％）を経て正常信号である電位８５０となる。
Ｔ２において、高電位側端子２７０をフローティング、または低電位にすると、波形７１０は電位８５０から電位９１０まで急峻に変化する尖塔波形となり、立ち下がり時間Ｔｆ１（９０％−１０％）を経て電位８６０となる。
ここで、Ｔ１及びＴ２で発生する尖塔波形は、フォトダイオード及びトランジスタの容量結合による異常信号であり、Ｔｒ１及びＴｆ１を増加させる要因ともなっている。また、Ｔｆ１後の電位８６０は、リセット電位８００よりもΔＶ分だけ高い電位である。ΔＶは、カレントミラー回路のゲート蓄積電荷の排出に長時間を要するために生じてしまう。
このように、従来の光電変換装置では、Ｔ１及びＴ２における尖塔波形と、それに伴うＴｒ１及びＴｆ１の増加、及びＴ２後の出力が異常であるなどの問題が回路シミュレーションの計算結果からも確認された。
図８（Ｂ）は、図７に示す本発明の一態様における光電変換装置のカレントミラー回路のゲート電位の波形である。Ｔ１において、高電位側端子１７０を高電位、低電位側端子１８０を低電位とし、電流源１５１から第１のトランジスタ１１０に一定の電流を流すと、波形７２０はリセット電位８００から電位８２０まで変化する尖塔波形となる。そして、立ち上がり時間Ｔｒ２（１０％−９０％）を経て正常信号となる電位８５０となる。
Ｔ２において、高電位側端子１７０を低電位にすると、波形７２０は電位８５０から電位９２０まで変化する尖塔波形となり、立ち下がり時間Ｔｆ２（９０％−１０％）を経てリセット電位８００となる。
ここで、Ｔ１及びＴ２で発生する尖塔波形は、従来の光電変換装置と同様にフォトダイオード及びトランジスタの容量結合によるものであるが、電流パスを有する第３のトランジスタ１３０がフォトダイオードと並列に接続されていることにより容量結合が緩和されて尖塔値の絶対値は、電位８１０から電位８２０へ、電位９１０から電位９２０へ低下する。従って、Ｔ１及びＴ２直後においても正常に近い信号値を得ることができるようになり、立ち上がり時間Ｔｒ２、立ち下がり時間Ｔｆ２は、それぞれＴｒ１、Ｔｆ１に比べて短縮される。また、第３のトランジスタ１３０を介して、カレントミラー回路のゲート蓄積電荷が急速に排出されることから、従来の光電変換装置のようにΔＶを生じることなく、Ｔｆ２後の電位はリセット電位８００となる。
このように、回路シミュレーションの計算によって、本発明の一態様の光電変換装置は従来の光電変換装置と比べて、尖塔値の絶対値が低下し、立ち上がり時間と立ち下がり時間が短縮されることが確認された。また、立ち下がり時間後の異常信号出力が改善されることも確認された。
次に、第３のトランジスタのゲート幅の依存性について図９を用いて説明する。
図９は、図７に示す回路における立ち下がり時間Ｔｆの第３のトランジスタ１３０のゲート幅の依存性を示したものある。第３のトランジスタ１３０が設けられていない従来の光電変換装置の回路（ゲート幅０）のＴｆを基準とし、相対値で示してある。
この結果から、第３のトランジスタのゲート幅が増加するほどＴｆが短縮されることがわかる。なお、図示はしないが、立ち上がり時間Ｔｒも同様な傾向を示す。
以上により、カレントミラー回路のゲート蓄積電荷を急速に排出し、Ｔｆ及びＴｒを短縮するには、電流をより多く流せるトランジスタを用いることが適していることが確認された。なお、本実施例における回路シミュレーションはゲート幅についてのみ計算を行ったが、ゲート長を短くすることでもゲート幅を広くした場合と同様の効果を得ることができる。
１００ 光電変換装置
１１０ 第１のトランジスタ
１２０ 第２のトランジスタ
１３０ 第３のトランジスタ
１５０ フォトダイオード
１５１ 電流源
１７０ 高電位側端子
１８０ 低電位側端子
２００ 光電変換装置
２１０ 第１のトランジスタ
２２０ 第２のトランジスタ
２３０ 第３のトランジスタ
２５０ フォトダイオード
２５１ 電流源
２７０ 高電位側端子
２８０ 低電位側端子
３００ 光電変換装置
３１０ 第１のトランジスタ
３２０ 第２のトランジスタ
３３０ 第３のトランジスタ
３５０ フォトダイオード
３７０ 高電位側端子
３８０ 低電位側端子
４００ 光電変換装置
４１０ 第１のトランジスタ
４２０ 第２のトランジスタ
４３０ 第３のトランジスタ
４５０ フォトダイオード
４７０ 高電位側端子
４８０ 低電位側端子
５００ 光電変換装置
５１０ 第１のトランジスタ
５２０ 第２のトランジスタ
５３０ 第３のトランジスタ
５５０ フォトダイオード
５７０ 高電位側端子
５８０ 低電位側端子
７１０ 波形
７２０ 波形
８００ リセット電位
８１０ 電位
８２０ 電位
８５０ 電位
８６０ 電位
９１０ 電位
９２０ 電位
１０００ ガラス基板
１１００ 接続電極
１２００ 接続電極
１３００ 裏面電極

Claims (5)

  1. フォトダイオードと、第１のトランジスタと、複数の第２のトランジスタと、第３のトランジスタと、を有し、
    前記フォトダイオードのアノードは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記フォトダイオードのアノードは、前記第１のトランジスタのゲートと電気的に接続され、
    前記フォトダイオードのアノードは、前記複数の第２のトランジスタのゲートと電気的に接続され、
    前記フォトダイオードのアノードは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記フォトダイオードのアノードは、前記第３のトランジスタのゲートと電気的に接続され、
    前記フォトダイオードのカソードは、前記複数の第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記フォトダイオードのカソードは、前記第３のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記複数の第２のトランジスタのソース又はドレインの他方と電気的に接続されていることを特徴とする光電変換装置。
  2. 請求項１において、
    前記フォトダイオードのカソードは、第１の電源電位と第２の電源電位とを選択する回路に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第３の電源電位を伝達する配線に電気的に接続され、
    前記第１の電源電位は、前記第２の電源電位よりも高く、
    前記第２の電源電位は、接地電位であり、
    前記第３の電源電位は、前記第１の電源電位よりも低いことを特徴とする光電変換装置。
  3. 請求項１または請求項２において、
    前記第３のトランジスタは酸化物半導体を有することを特徴とする光電変換装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第３のトランジスタのゲート幅は、前記第１のトランジスタのゲート幅よりも大きいことを特徴とする光電変換装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第３のトランジスタのゲート長は、前記第１のトランジスタのゲート長よりも小さいことを特徴とする光電変換装置。
JP2011221733A 2010-10-08 2011-10-06 光電変換装置 Expired - Fee Related JP5744693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011221733A JP5744693B2 (ja) 2010-10-08 2011-10-06 光電変換装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010228046 2010-10-08
JP2010228046 2010-10-08
JP2011221733A JP5744693B2 (ja) 2010-10-08 2011-10-06 光電変換装置

Publications (3)

Publication Number Publication Date
JP2012099801A JP2012099801A (ja) 2012-05-24
JP2012099801A5 JP2012099801A5 (ja) 2014-08-28
JP5744693B2 true JP5744693B2 (ja) 2015-07-08

Family

ID=45924387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011221733A Expired - Fee Related JP5744693B2 (ja) 2010-10-08 2011-10-06 光電変換装置

Country Status (2)

Country Link
US (1) US8716646B2 (ja)
JP (1) JP5744693B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076853B2 (en) * 2011-03-18 2015-07-07 International Rectifie Corporation High voltage rectifier and switching circuits
US9048788B2 (en) 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
KR102418666B1 (ko) * 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
CN108809284B (zh) * 2017-10-27 2022-02-01 苏州捷芯威半导体有限公司 集成式功率开关器件和电子设备
JP7039346B2 (ja) * 2018-03-20 2022-03-22 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
WO2020033930A2 (en) 2018-08-10 2020-02-13 Obsidian Sensors, Inc. Mems sensors and systems
JP7274284B2 (ja) 2018-12-21 2023-05-16 株式会社ジャパンディスプレイ 検出装置
CN113454795A (zh) * 2019-01-16 2021-09-28 密歇根大学董事会 用于显示器下指纹和手势传感器的具有半导体活性层的光检测器

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3444093B2 (ja) * 1996-06-10 2003-09-08 株式会社デンソー 光センサ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7253391B2 (en) * 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
JP4827396B2 (ja) 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
EP1727120B1 (en) 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007059889A (ja) * 2005-07-27 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101401528B1 (ko) * 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5335318B2 (ja) * 2008-08-18 2013-11-06 キヤノン株式会社 光センサ、測定装置及びカメラシステム
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
US8716646B2 (en) 2014-05-06
US20120085892A1 (en) 2012-04-12
JP2012099801A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5744693B2 (ja) 光電変換装置
JP7174784B2 (ja) 半導体装置
US9172237B2 (en) Semiconductor integrated circuit
JP5859808B2 (ja) 光電変換装置及びその動作方法
KR102355112B1 (ko) 촬상 장치
KR101932905B1 (ko) 반도체 장치 및 그 구동 방법
US8461590B2 (en) Photodetector circuit, input device, and input/output device
JP2017201795A (ja) 半導体装置
JP6324663B2 (ja) 温度センサ回路
KR102290571B1 (ko) 촬상 장치 및 그 동작 방법
US9742362B2 (en) Semiconductor device and operation method thereof
JP6076616B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150430

R150 Certificate of patent or registration of utility model

Ref document number: 5744693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees