JP5859808B2 - 光電変換装置及びその動作方法 - Google Patents

光電変換装置及びその動作方法 Download PDF

Info

Publication number
JP5859808B2
JP5859808B2 JP2011235741A JP2011235741A JP5859808B2 JP 5859808 B2 JP5859808 B2 JP 5859808B2 JP 2011235741 A JP2011235741 A JP 2011235741A JP 2011235741 A JP2011235741 A JP 2011235741A JP 5859808 B2 JP5859808 B2 JP 5859808B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
photoelectric conversion
conversion device
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011235741A
Other languages
English (en)
Other versions
JP2012109959A5 (ja
JP2012109959A (ja
Inventor
篤志 広瀬
篤志 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011235741A priority Critical patent/JP5859808B2/ja
Publication of JP2012109959A publication Critical patent/JP2012109959A/ja
Publication of JP2012109959A5 publication Critical patent/JP2012109959A5/ja
Application granted granted Critical
Publication of JP5859808B2 publication Critical patent/JP5859808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、トランジスタを含む回路を有する光電変換装置に関する。
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
上記可視光センサとしては、単結晶シリコンやアモルファスシリコンの光電変換特性を利用した光電変換素子であるフォトダイオードなどが知られている。また、フォトダイオードの出力を増幅するフォトトランジスタや増幅回路を設けたフォトＩＣなども知られている。
例えば、フォトＩＣとしては、アモルファスシリコンを用いたフォトダイオード及び多結晶シリコンを用いた増幅回路を同一基板上に形成した例が特許文献１に開示されている。
特開２００５−１３６３９２号公報
特許文献１に開示されているフォトＩＣは、フォトダイオードと同様に、常に逆バイアスをかけた状態で信号を読み出すことから、消費電力が大きいことが問題となっている。
上記問題を鑑み、本発明の一態様は、消費電力の少ない光電変換装置及びその動作方法を提供することを目的とする。
本明細書で開示する本発明の一態様は、電荷蓄積容量部、フォトダイオード及びトランジスタを含む光電変換装置であり、電荷蓄積容量部を充電した後にフォトダイオードまたはフォトダイオードに接続されたカレントミラー回路を介して電荷蓄積容量部を放電させることを特徴とする。
本明細書で開示する本発明の一態様は、フォトダイオードと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、電荷蓄積容量部と、第１乃至第６の端子と、を有し、電荷蓄積容量部の一方の電極は、第１のトランジスタのソース電極、第２のトランジスタのドレイン電極、第３のトランジスタのドレイン電極、及び第６の端子と電気的に接続され、電荷蓄積容量部の他方の電極は、フォトダイオードのアノード、第３のトランジスタのソース電極、及び第２の端子と電気的に接続され、第２のトランジスタのソース電極は、フォトダイオードのカソードと電気的に接続され、第１のトランジスタのドレイン電極は、第１の端子と電気的に接続され、第１のトランジスタのゲート電極は、第３の端子と電気的に接続され、第２のトランジスタのゲート電極は、第４の端子と電気的に接続され、第３のトランジスタのゲート電極は、第５の端子と電気的に接続されることを特徴とする光電変換装置である。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、順序や数を限定するものではないことを付記する。
本明細書で開示する本発明の他の一態様は、フォトダイオードと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタ及び第５のトランジスタからなるカレントミラー回路と、電荷蓄積容量部と、第１乃至第６の端子と、を有し、電荷蓄積容量部の一方の電極は、第１のトランジスタのソース電極、第２のトランジスタのドレイン電極、第３のトランジスタのドレイン電極、及び第６の端子と電気的に接続され、電荷蓄積容量部の他方の電極は、第３のトランジスタのソース電極、第４のトランジスタのソース電極、第５のトランジスタのソース電極、及び第２の端子と電気的に接続され、第２のトランジスタのソース電極は、第４のトランジスタのドレイン電極と電気的に接続され、第１のトランジスタのドレイン電極は、フォトダイオードのカソード、及び第１の端子と電気的に接続され、第５のトランジスタのドレイン電極は、フォトダイオードのアノード、第４のトランジスタのゲート電極、及び第５のトランジスタのゲート電極と電気的に接続され、第１のトランジスタのゲート電極は、第３の端子と電気的に接続され、第２のトランジスタのゲート電極は、第４の端子と電気的に接続され、第３のトランジスタのゲート電極は、第５の端子と電気的に接続されることを特徴とする光電変換装置である。
上記第１の端子は高電位端子、第２の端子は低電位端子、第３乃至第５の端子は信号入力端子、第６の端子は信号出力端子である。
上記トランジスタは、酸化物半導体を含んで形成されていることが好ましい。
上記トランジスタは、ｎチャネル型で構成することができる。また、第１のトランジスタをｐチャネル型とし、その他のトランジスタをｎチャネル型で構成しても良い。
また、本明細書で開示する本発明の他の一態様は、電荷蓄積容量部の一方の電極が、第１のトランジスタのソース電極、第２のトランジスタのドレイン電極、第３のトランジスタのドレイン電極、及び第６の端子と電気的に接続され、電荷蓄積容量部の他方の電極が、フォトダイオードのアノード、第３のトランジスタのソース電極、及び第２の端子と電気的に接続され、第２のトランジスタのソース電極が、フォトダイオードのカソードと電気的に接続され、第１のトランジスタのドレイン電極が、第１の端子と電気的に接続され、第１のトランジスタのゲート電極が、第３の端子と電気的に接続され、第２のトランジスタのゲート電極が、第４の端子と電気的に接続され、第３のトランジスタのゲート電極が、第５の端子と電気的に接続された光電変換装置において、第１の端子を高電源電位、第２の端子を低電源電位とし、第３のトランジスタがオンとなる電位を第５の端子に供給して、電荷蓄積容量部の放電を行い、第３のトランジスタがオフとなる電位を第５の端子に供給した後、第１のトランジスタがオンとなる電位を第３の端子に供給して、電荷蓄積容量部の充電を行い、第１のトランジスタがオフとなる電位を第３の端子に供給した後、第２のトランジスタがオンとなる電位を第４の端子に供給して、電荷蓄積容量部の放電をフォトダイオードを介して所定の期間行い、第２のトランジスタがオフとなる電位を第４の端子に供給した後、電荷蓄積容量部の電位を第６の端子を介して信号として読み取ることを上記順序で行う光電変換装置の動作方法である。
また、本明細書で開示する本発明の他の一態様は、電荷蓄積容量部の一方の電極が、第１のトランジスタのソース電極、第２のトランジスタのドレイン電極、第３のトランジスタのドレイン電極、及び第６の端子と電気的に接続され、電荷蓄積容量部の他方の電極が、第３のトランジスタのソース電極、第４のトランジスタのソース電極、第５のトランジスタのソース電極、及び第２の端子と電気的に接続され、第２のトランジスタのソース電極が、第５のトランジスタのドレイン電極と電気的に接続され、第１のトランジスタのドレイン電極が、フォトダイオードのカソード、及び第１の端子と電気的に接続され、第４のトランジスタのドレイン電極が、フォトダイオードのアノード、第４のトランジスタのゲート電極、及び第５のトランジスタのゲート電極と電気的に接続され、第１のトランジスタのゲート電極が、第３の端子と電気的に接続され、第２のトランジスタのゲート電極が、第４の端子と電気的に接続され、第３のトランジスタのゲート電極が、第５の端子と電気的に接続された光電変換装置において、第１の端子を高電源電位、第２の端子を低電源電位とし、第３のトランジスタがオンとなる電位を第５の端子に供給して、電荷蓄積容量部の放電を行い、第３のトランジスタがオフとなる電位を第５の端子に供給した後、第１のトランジスタがオンとなる電位を第３の端子に供給して、電荷蓄積容量部の充電を行い、第１のトランジスタがオフとなる電位を第３の端子に供給した後、第２のトランジスタがオンとなる電位を第４の端子に供給して、電荷蓄積容量部の放電を第５のトランジスタを介して所定の期間行い、第２のトランジスタがオフとなる電位を第４の端子に供給した後、電荷蓄積容量部の電位を第６の端子を介して信号として読み取ることを上記順序で行う光電変換装置の動作方法である。
本発明の一態様により、消費電力の少ない光電変換装置及びその動作方法を提供することができる。
本発明の一態様における光電変換装置を説明する回路図。 本発明の一態様における光電変換装置を説明する回路図。 本発明の一態様における光電変換装置を説明する回路図。 本発明の一態様における光電変換装置を説明する回路図。 本発明の一態様における光電変換装置の動作を説明するタイミングチャート。 本発明の一態様における光電変換装置の動作を説明するタイミングチャート。 本発明の一態様における光電変換装置の動作を説明するタイミングチャート。 光電変換装置の出力部に接続される回路を説明する回路図。 本発明の一態様における光電変換装置を説明する断面図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
（実施の形態１）
本実施の形態では、本発明の一態様における光電変換装置の構成及びその動作について説明する。
図１（Ａ）は、本発明の一態様における光電変換装置の回路図である。光電変換装置１００は、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１０３、電荷蓄積容量部１０７、フォトダイオード１０８、保護抵抗１０９、第１の端子１１１、第２の端子１１２、第３の端子１１３、第４の端子１１４、第５の端子１１５、及び第６の端子１１６を含んで構成される。なお、トランジスタは全てｎチャネル型である。
第１の端子１１１には、保護抵抗１０９を介して第１のトランジスタ１０１のドレイン電極が接続され、第２の端子１１２には、第３のトランジスタ１０３のソース電極、電荷蓄積容量部１０７の一方の電極、及びフォトダイオード１０８のアノードが接続される。また、電荷蓄積容量部１０７の他方の電極には、第１のトランジスタ１０１のソース電極、第２のトランジスタ１０２のドレイン電極、及び第３のトランジスタ１０３のドレイン電極が接続され、第２のトランジスタ１０２のソース電極にはフォトダイオード１０８のカソードが接続される。
ここで、第１の端子１１１は高電位側の電源端子、第２の端子１１２は低電位側の電源端子として用いられる。また、第１のトランジスタ１０１のゲート電極には第３の端子１１３が接続され、第２のトランジスタ１０２のゲート電極には第４の端子１１４が接続され、第３のトランジスタ１０３のゲート電極には第５の端子１１５が接続される。これら第３乃至第５の端子は、信号入力端子として用いられる。
また、電荷蓄積容量部１０７の他方の電極には第６の端子１１６が接続される。第６の端子１１６は、電荷蓄積容量部１０７の電位Ｖ１を出力するための出力端子である。このように、本発明の一態様における光電変換装置は、計６端子を有する。
なお、保護抵抗１０９の抵抗値や電荷蓄積容量部１０７の容量値は実施者が適宜決定すれば良く、どちらか、または両方を省くこともできる。例えば、電荷蓄積容量部１０７は、第１乃至第３のトランジスタのソース領域及びドレイン領域の容量や、配線容量を容量素子の代替とすることができる。
フォトダイオード１０８には、単結晶シリコンで形成されるｐｎ型フォトダイオードや多結晶シリコンやアモルファスシリコンで形成されるｐｉｎ型フォトダイオードなどを用いることができる。本実施の形態の光電変換装置１００を光センサとして用いる場合には、目的の波長に対応したフォトダイオードを選べばよい。例えば、可視光線の波長領域を検出するにはアモルファスシリコンで形成されたフォトダイオードを用いることが好ましく、赤外線を含む波長領域を検出するには単結晶シリコンまたは多結晶シリコンで形成されたフォトダイオードを用いることが好ましい。
第１乃至第３のトランジスタは、シリコン半導体や酸化物半導体を用いて形成することができる。シリコン半導体としては、単結晶シリコンや多結晶シリコンなどがあり、酸化物半導体としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などがある。例えば、単結晶シリコンウェハや、ガラス基板などの絶縁表面を有する基板上の多結晶シリコンまたは酸化物半導体を用いて該トランジスタを作製すれば良い。
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、かつ、電界効果移動度が高い特徴を有している。また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体材料を用いたトランジスタは、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料を用いたトランジスタよりも電界効果移動度を三倍以上にすることができ、かつ、しきい値電圧を正にしやすい特徴を有している。これらの半導体材料は、本発明の一態様における半導体装置を構成するトランジスタに用いることのできる好適な材料の一つである。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
酸化物半導体層１４４をスパッタ法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の形成には、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ターゲットを用いる。
ここで酸化物半導体が結晶性を有する場合として、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１０乃至図１２を用いて詳細に説明する。なお、特に断りがない限り、図１０乃至図１２は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１０において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図１０（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図１０（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１０（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１０（Ａ）に示す小グループは電荷が０である。
図１０（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１０（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１０（Ｂ）に示す構造をとりうる。図１０（Ｂ）に示す小グループは電荷が０である。
図１０（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１０（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図１０（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１０（Ｃ）に示す小グループは電荷が０である。
図１０（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１０（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１０（Ｄ）に示す小グループは電荷が＋１となる。
図１０（Ｅ）に、２個のＺｎを含む小グループを示す。図１０（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１０（Ｅ）に示す小グループは電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１０（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１０（Ｂ）に示す５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。図１０（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向に近接する４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向に近接する４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するＯは４配位なので、Ｏの下方向にある近接金属原子の数と、Ｏの上方向にある近接金属原子の数の和は４になる。したがって金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
図１１（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１１（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１１（Ｃ）は、図１１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１１（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１１（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１１（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
図１１（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１０（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
具体的には、図１１（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
例えば、図１２（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
図１２（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
図１２（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１２（Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１２（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
第１乃至第３のトランジスタに酸化物半導体を用いる構成としては、シリコン半導体で形成したトランジスタとの複合であってもよい。
酸化物半導体を用いたトランジスタは、極めてオフ電流が小さい電気特性を有する。酸化物半導体は、水素などの不純物が十分に除去され、更に十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体では、水素等のドナーに起因するキャリア密度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。また、例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
第１乃至第３のトランジスタに極めてオフ電流の低い酸化物半導体を用いたトランジスタを用いると、電荷蓄積容量部１０７の電位を長期間保持することができるようになる。
また、従来のフォトダイオードやフォトダイオードと同様に逆バイアスを印加して信号を読み出す光電変換装置では、動作時に常に電力を消費していたが、本発明の一態様における光電変換装置は、電荷蓄積容量部１０７の充電動作に電力を消費する以外、待機時や読み出し時に電力を消費することなく動作させることができる。
図１（Ａ）の回路構成におけるフォトダイオード１０８、第２のトランジスタ１０２、第３のトランジスタ１０３、及び電荷蓄積容量部１０７について、その接続形態の一例を図９の断面図に示す。例示したフォトダイオード１０８は、ガラス基板１０００側からｐ層、ｉ層及びｎ層を積層したｐｉｎ型であり、ｐ層側がアノード、ｎ層側がカソードとなる。該トランジスタは、酸化物半導体層、ソース電極及びドレイン電極である金属層、ゲート絶縁膜、並びにゲート電極である金属層を含んで構成される。また、電荷蓄積容量部１０７は、該トランジスタのソース電極及びドレイン電極である金属層、ゲート絶縁膜、並びにゲート電極である金属層と同一の材料から構成される。
フォトダイオード１０８のアノードには、接続電極１３０が接続され、カソードには裏面電極１４０が接続される。裏面電極１４０は、第２のトランジスタ１０２のソース電極と接続される。また、図示はされていないが、接続電極１３０は、第３のトランジスタ１０３のソース電極、及び電荷蓄積容量部１０７の他方の電極１２０と接続する配線１５０と接続される。このような接続形態で、図１（Ａ）の回路構成の光電変換装置を作製することができる。
なお、図９では、酸化物半導体を用いたトップゲート型のトランジスタを例示したが、ボトムゲート型であっても良い。また、シリコン半導体材料を用いたトランジスタであっても良い。
次に、図１（Ａ）に示す本発明の一態様における光電変換装置１００の動作について説明する。
図５（Ａ）は、図１（Ａ）の光電変換装置の動作を説明するタイミングチャートであり、Ｓ５は第５の端子１１５に入力する信号電位、Ｓ３は第３の端子１１３に入力する信号電位、Ｓ４は第４の端子１１４に入力する信号電位を示す。また、Ｖ１は、電荷蓄積容量部１０７の電位である。なお、図示はしていないが、第１の端子１１１の電位は常時高電位（例えば電源電位）、第２の端子１１２の電位は常時低電位（例えば接地電位）とする。また、Ｔ１乃至Ｔ５は時刻である。
まず、時刻Ｔ１において、Ｓ５が”Ｈ（ｈｉｇｈ）”になり、第３のトランジスタ１０３がオンしてＶ１をリセットする。
時刻Ｔ２において、Ｓ５を”Ｌ（ｌｏｗ）”とし、Ｓ３を”Ｈ”にすると、第３のトランジスタ１０３がオフとなり、第１のトランジスタ１０１がオンして電荷蓄積容量部１０７が充電され、Ｖ１は所定の値となる。
時刻Ｔ３において、Ｓ３を”Ｌ”とし、Ｓ４を”Ｈ”にすると、第１のトランジスタ１０１がオフとなり、第２のトランジスタ１０２がオンする。このとき、フォトダイオード１０８は逆バイアス状態となり、照度に準じた放電電流が電荷蓄積容量部１０７からフォトダイオード１０８を介して第２の端子１１２へ流れることによりＶ１が変化する。
時刻Ｔ４において、Ｓ４を”Ｌ”にすると、第２のトランジスタ１０２がオフし、Ｖ１はその時点の値に保持される。ここで、時刻Ｔ３から時刻Ｔ４までの放電期間を調整することによってＶ１の値を調整することができる。例えば、照度が低い環境下で使用する機器に該光電変換装置を用いる場合には、点線で図示してあるように時刻Ｔ３から時刻Ｔ５までの長い放電期間を設定することによりダイナミックレンジを拡大することができる。また、逆に照度が高い環境下で使用する機器に該光電変換装置を用いる場合には、放電期間を短くすることにより電荷蓄積容量部１０７の過放電を防止し、ダイナミックレンジを拡大することができる。
次に、時刻Ｔ４または時刻Ｔ５以降の任意の時刻において、第６の端子１１６からＶ１を信号として読み出す。なお、電荷蓄積容量部１０７に接続されるトランジスタに、オフ電流の極めて小さい酸化物半導体を用いたトランジスタを用いることで、Ｖ１を長時間保持することが可能となる。
以上の動作の中で、電源からの電力消費は、電荷蓄積容量部１０７を充電する時刻Ｔ２から時刻Ｔ３までの期間のみであり、該光電変換装置は極めて低消費電力で動作させることができる。
なお、図１（Ｂ）に示す回路構成においても、図１（Ａ）と同様に動作させることができる。
図１（Ｂ）の光電変換装置２００は、第１のトランジスタ２０１、第２のトランジスタ２０２、第３のトランジスタ２０３、電荷蓄積容量部２０７、フォトダイオード２０８、保護抵抗２０９、第１の端子２１１、第２の端子２１２、第３の端子２１３、第４の端子２１４、第５の端子２１５、及び第６の端子２１６を含んで構成される。なお、第１のトランジスタ２０１はｐチャネル型、その他のトランジスタはｎチャネル型である。
第１の端子２１１には、保護抵抗２０９を介して第１のトランジスタ２０１のソース電極が接続され、第２の端子２１２には、第３のトランジスタ２０３のソース電極、電荷蓄積容量部２０７の一方の電極、及びフォトダイオード２０８のアノードが接続される。また、電荷蓄積容量部２０７の他方の電極には、第１のトランジスタ２０１のドレイン電極、第２のトランジスタ２０２のドレイン電極、及び第３のトランジスタ２０３のドレイン電極が接続され、第２のトランジスタ２０２のソース電極にはフォトダイオード２０８のカソードが接続される。
ここで、第１の端子２１１は高電位側の電源端子、第２の端子２１２は低電位側の電源端子として用いられる。また、第１のトランジスタ２０１のゲート電極には第３の端子２１３が接続され、第２のトランジスタ２０２のゲート電極には第４の端子２１４が接続され、第３のトランジスタ２０３のゲート電極には第５の端子２１５が接続される。これら第３乃至第５の端子は、信号入力端子として用いられる。
また、電荷蓄積容量部２０７の他方の電極には第６の端子２１６が接続される。第６の端子２１６は、電荷蓄積容量部２０７の電位Ｖ１を出力するための出力端子である。
図１（Ａ）の光電変換装置１００と図１（Ｂ）の光電変換装置２００との違いは、第１のトランジスタの極性が異なるだけであり、その他の構成は同じである。光電変換装置１００の第１のトランジスタ１０１はｎチャネル型であるのに対し、光電変換装置２００の第１のトランジスタ２０１はｐチャネル型である。
図５（Ｂ）は、光電変換装置２００の動作を説明するタイミングチャートである。基本的な動作は図５（Ａ）の説明と同様であり、ｐチャネル型である第１のトランジスタ２０１の動作を行うためのＳ３の信号のみが図５（Ａ）と異なる。
第１のトランジスタがｎチャネル型である場合、第１のトランジスタの動作にはＶ１より高い電源電圧が必要になるが、第１のトランジスタがｐチャネル型である場合は、Ｖ１の値に関係なく第１のトランジスタを動作させることができる。従って、第１のトランジスタにｐチャネル型のトランジスタを用いると、出力信号に必要な電圧を確保できる範囲内において電源電圧を下げることができる。
第６の端子１１６、２１６には、図８（Ａ）、（Ｂ）に例示する回路の出力信号制御回路９００の出力信号入力部９１０が接続される。出力信号制御回路９００はインバータとアナログスイッチを含んで構成され、出力信号入力部９１０と出力制御信号入力部９２０を有する。該アナログスイッチには、図８（Ａ）に示すソースフォロア回路や、図８（Ｂ）に示すオペアンプなどが接続される。
以上のように、本発明の一態様によって、極めて低消費電力で動作させることが可能な光電変換装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる光電変換装置の構成及びその動作について説明する。
図２（Ａ）は、本発明の一態様における光電変換装置の回路図である。光電変換装置３００は、第１のトランジスタ３０１、第２のトランジスタ３０２、第３のトランジスタ３０３、第４のトランジスタ３０４、第５のトランジスタ３０５、電荷蓄積容量部３０７、フォトダイオード３０８、保護抵抗３０９、第１の端子３１１、第２の端子３１２、第３の端子３１３、第４の端子３１４、第５の端子３１５、及び第６の端子３１６を含んで構成される。第４のトランジスタ３０４及び第５のトランジスタ３０５は、カレントミラー回路３２０を構成しており、出力側トランジスタ（第５のトランジスタ３０５）を一つとして例示してあるが、複数であっても良い。なお、トランジスタは全てｎチャネル型である。
第１の端子３１１には、フォトダイオード３０８のカソード、及び保護抵抗３０９を介して第１のトランジスタ３０１のドレイン電極が接続され、第２の端子３１２には、第３のトランジスタ３０３のソース電極、電荷蓄積容量部３０７の一方の電極、第４のトランジスタ３０４のソース電極、及び第５のトランジスタ３０５のソース電極が接続される。また、電荷蓄積容量部３０７の他方の電極には、第１のトランジスタ３０１のソース電極、第２のトランジスタ３０２のドレイン電極、及び第３のトランジスタ３０３のドレイン電極が接続され、第２のトランジスタ３０２のソース電極には、第５のトランジスタ３０５のドレイン電極が接続される。また、フォトダイオード３０８のアノードには第４のトランジスタ３０４のドレイン電極及びゲート電極が接続される。
ここで、第１の端子３１１は高電位側の電源端子、第２の端子３１２は低電位側の電源端子として用いられる。また、第１のトランジスタ３０１のゲート電極には第３の端子３１３が接続され、第２のトランジスタ３０２のゲート電極には第４の端子３１４が接続され、第３のトランジスタ３０３のゲート電極には第５の端子３１５が接続される。これら第３乃至第５の端子は、信号入力端子として用いられる。
また、電荷蓄積容量部３０７の他方の電極には第６の端子３１６が接続される。第６の端子３１６は、電荷蓄積容量部３０７の電位Ｖ１を出力するための出力端子である。このように、本発明の一態様における光電変換装置は、計６端子を有する。
フォトダイオード及びトランジスタには、実施の形態１で説明した光電変換装置１００、２００と同様のものを用いることができる。特に、極めてオフ電流の低い酸化物半導体を用いたトランジスタを用いた場合には、電荷蓄積容量部３０７の電位を長期間保持することができるようになる。
また、本発明の一態様における光電変換装置は、実施の形態１で説明した光電変換装置１００、２００と同様に電荷蓄積容量部３０７の充電動作に電力を消費する以外、待機時や読み出し時に電力を消費することなく動作させることができる。
次に、図２（Ａ）に示す本発明の一態様における光電変換装置３００の動作について説明する。
光電変換装置３００の動作は、実施の形態１で説明した光電変換装置１００の動作と同様であり、図５（Ａ）のタイミングチャートを用いて説明できる。Ｓ５は第５の端子３１５に入力する信号電位、Ｓ３は第３の端子３１３に入力する信号電位、Ｓ４は第４の端子３１４に入力する信号電位を示す。また、Ｖ１は、電荷蓄積容量部３０７の電位である。なお、図示はしていないが、第１の端子３１１の電位は常時高電位（例えば電源電位）、第２の端子３１２の電位は常時低電位（例えば接地電位）とする。また、Ｔ１乃至Ｔ５は時刻である。
まず、時刻Ｔ１において、Ｓ５が”Ｈ（ｈｉｇｈ）”になり、第３のトランジスタ３０３がオンしてＶ１をリセットする。
時刻Ｔ２において、Ｓ５を”Ｌ（ｌｏｗ）”とし、Ｓ３を”Ｈ”にすると、第３のトランジスタ３０３がオフとなり、第１のトランジスタ３０１がオンして電荷蓄積容量部３０７が充電され、Ｖ１は所定の値となる。
時刻Ｔ３において、Ｓ３を”Ｌ”とし、Ｓ４を”Ｈ”にすると、第１のトランジスタ３０１がオフとなり、第２のトランジスタ３０２がオンする。このとき、フォトダイオード３０８が接続されたカレントミラー回路３２０では、フォトダイオード３０８から第４のトランジスタ３０４に照度に応じた電流が流れており、第５のトランジスタ３０５のゲート電極にゲート電圧が生じているため、第５のトランジスタ３０５もオンする。
そして、第２のトランジスタ３０２及び第５のトランジスタ３０５を介して照度に応じた電流が流れ、Ｖ１が変化する。
時刻Ｔ４において、Ｓ４を”Ｌ”にすると、第２のトランジスタ３０２がオフし、Ｖ１はその時点の値に保持される。ここで、時刻Ｔ３から時刻Ｔ４までの放電期間を調整することによってＶ１の値を調整することができる。例えば、照度が低い環境下で使用する機器に該光電変換装置を用いる場合には、点線で図示してあるように時刻Ｔ３から時刻Ｔ５までの長い放電期間を設定することによりダイナミックレンジを拡大することができる。また、逆に照度が高い環境下で使用する機器に該光電変換装置を用いる場合には、放電期間を短くすることにより電荷蓄積容量部３０７の過放電を防止し、ダイナミックレンジを拡大することができる。
次に、時刻Ｔ４または時刻Ｔ５以降の任意の時刻において、第６の端子３１６からＶ１を信号として読み出す。ここで、電荷蓄積容量部３０７に接続されるトランジスタに、オフ電流の極めて小さい酸化物半導体を用いたトランジスタを用いることで、Ｖ１を長時間保持することができる。
以上の動作の中で、電源からの電力消費は、電荷蓄積容量部３０７を充電する時刻Ｔ２から時刻Ｔ３までの期間のみであり、該光電変換装置は極めて低消費電力で動作させることができる。
なお、図２（Ｂ）に示す回路構成においても、図２（Ａ）と同様に動作させることができる。
図２（Ｂ）の光電変換装置４００は、第１のトランジスタ４０１、第２のトランジスタ４０２、第３のトランジスタ４０３、第４のトランジスタ４０４、第５のトランジスタ４０５、電荷蓄積容量部４０７、フォトダイオード４０８、保護抵抗４０９、第１の端子４１１、第２の端子４１２、第３の端子４１３、第４の端子４１４、第５の端子４１５、及び第６の端子４１６を含んで構成される。第４のトランジスタ４０４及び第５のトランジスタ４０５は、カレントミラー回路４２０を構成しており、出力側トランジスタ（第５のトランジスタ４０５）を一つとして例示してあるが、複数であっても良い。なお、第１のトランジスタ４０１はｐチャネル型、その他のトランジスタはｎチャネル型である。
第１の端子４１１には、フォトダイオード４０８のカソード、及び保護抵抗４０９を介して第１のトランジスタ４０１のソース電極が接続され、第２の端子４１２には、第３のトランジスタ４０３のソース電極、電荷蓄積容量部４０７の一方の電極、第４のトランジスタ４０４のソース電極、及び第５のトランジスタ４０５のソース電極が接続される。また、電荷蓄積容量部４０７の他方の電極には、第１のトランジスタ４０１のドレイン電極、第２のトランジスタ４０２のドレイン電極、及び第３のトランジスタ４０３のドレイン電極が接続され、第２のトランジスタ４０２のソース電極には第５のトランジスタ４０５のドレイン電極が接続される。また、フォトダイオード４０８のアノードには第４のトランジスタ４０４のドレイン電極及びゲート電極が接続される。
ここで、第１の端子４１１は高電位側の電源端子、第２の端子４１２は低電位側の電源端子として用いられる。また、第１のトランジスタ４０１のゲート電極には第３の端子４１３が接続され、第２のトランジスタ４０２のゲート電極には第４の端子４１４が接続され、第３のトランジスタ４０３のゲート電極には第５の端子４１５が接続される。これら第３乃至第５の端子は、信号入力端子として用いられる。
また、電荷蓄積容量部４０７の他方の電極には第６の端子４１６が接続される。第６の端子４１６は、電荷蓄積容量部４０７の電位Ｖ１を出力するための出力端子である。
図２（Ａ）の光電変換装置３００と図２（Ｂ）の光電変換装置４００との違いは、第１のトランジスタの極性が異なるだけであり、その他の構成は同じである。光電変換装置３００の第１のトランジスタ３０１はｎチャネル型であるのに対し、光電変換装置４００の第１のトランジスタ４０１はｐチャネル型である。
光電変換装置４００の動作は、図５（Ｂ）のタイミングチャートで説明することができる。基本的な動作は図５（Ａ）の説明と同様であり、ｐチャネル型である第１のトランジスタ４０１の動作を行うためのＳ３の信号のみが図５（Ａ）と異なる。
第１のトランジスタがｎチャネル型である場合、第１のトランジスタの動作にはＶ１より高い電源電圧が必要になるが、第１のトランジスタがｐチャネル型である場合は、Ｖ１の値に関係なく第１のトランジスタを動作させることができる。従って、第１のトランジスタにｐチャネル型のトランジスタを用いると、出力信号に必要な電圧を確保できる範囲内において電源電圧を下げることができる。
なお、光電変換装置３００、４００に含まれるカレントミラー回路では、ゲート容量に蓄積された電荷が第４のトランジスタ３０４、４０４を介するパスで排出されるため、ゲート容量に生じるゲート電位がリセットされるまで長時間を要する。この期間に光電変換装置の次の動作が行われると異常値を出力することもあり、ゲート電位のリセットは短時間で行われることが好ましい。
従って、図３（Ａ）、（Ｂ）に示すように、第４のトランジスタ３０４，４０４と並列に第６のトランジスタ３０６、４０６としてｎチャネル型のトランジスタを接続し、ゲート容量のリークパスを形成する構成としても良い。なお、第６のトランジスタ３０６、４０６を設ける場合は、第６のトランジスタのゲート電極に接続される第７の端子３１７、４１７が設けられるため、光電変換装置３００、４００は計７端子となる。
次に、第６のトランジスタ３０６、４０６を設けた場合の動作を図６（Ａ）、（Ｂ）のタイミングチャートを用いて説明する。
基本的な動作は、図５（Ａ）、（Ｂ）と同様であり、第６のトランジスタのゲート電極に接続される第７の端子３１７、４１７に入力する信号電位Ｓ７は、第５のトランジスタがオンする時刻Ｔ３から時刻Ｔ４までの期間が”Ｌ”、それ以外の期間を”Ｈ”とする。
このような回路構成、及び回路動作を行うことで、カレントミラー回路のゲート容量に蓄積された電荷を急速に排出し、誤動作を防ぐことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２とは異なる光電変換装置の構成及びその動作について説明する。
図４（Ａ）は、本発明の一態様における光電変換装置の回路図である。光電変換装置７００は、第１のトランジスタ７０１、第３のトランジスタ７０３、第４のトランジスタ７０４、第５のトランジスタ７０５、第６のトランジスタ７０６、電荷蓄積容量部７０７、フォトダイオード７０８、保護抵抗７０９、第１の端子７１１、第２の端子７１２、第３の端子７１３、第５の端子７１５、及び第６の端子７１６を含んで構成される。第４のトランジスタ７０４及び第５のトランジスタ７０５は、カレントミラー回路７２０を構成しており、出力側トランジスタ（第５のトランジスタ７０５）を一つとして例示してあるが、複数であっても良い。また、第６のトランジスタ７０６は、カレントミラー回路７２０のゲート容量の蓄積電荷のリークパス用途に設けられるものであり、省くこともできる。なお、トランジスタは全てｎチャネル型である。
第１の端子７１１には、フォトダイオード７０８のカソード、及び保護抵抗７０９を介して第１のトランジスタ７０１のドレイン電極が接続され、第２の端子７１２には、第３のトランジスタ７０３のソース電極、電荷蓄積容量部７０７の一方の電極、第４のトランジスタ７０４のソース電極、及び第５のトランジスタ７０５のソース電極が接続される。また、電荷蓄積容量部７０７の他方の電極には、第１のトランジスタ７０１のソース電極、第３のトランジスタ７０３のドレイン電極、及び第５のトランジスタ７０５のドレイン電極が接続される。また、フォトダイオード７０８のアノードには第４のトランジスタ７０４のドレイン電極及びゲート電極が接続される。
ここで、第１の端子７１１は高電位側の電源端子、第２の端子７１２は低電位側の電源端子として用いられる。また、第１のトランジスタ７０１のゲート電極には第３の端子７１３が接続され、第３のトランジスタ７０３のゲート電極には第５の端子７１５が接続され、第６のトランジスタ７０６のゲート電極には第７の端子７１７が接続される。これら第３、第５及び第７の端子は、信号入力端子として用いられる。
また、電荷蓄積容量部７０７の他方の電極には第６の端子７１６が接続される。第６の端子７１６は、電荷蓄積容量部７０７の電位Ｖ１を出力するための出力端子である。このように、本発明の一態様における光電変換装置は、第１、第２、第３、第５、第６、及び第７の端子の計６端子を有する。なお、第６のトランジスタ７０６を設けない場合は、計５端子となる。
本実施の形態における光電変換装置７００の回路構成は、実施の形態２における光電変換装置３００に類似しているものであるが、光電変換装置７００は、光電変換装置３００が有する第２のトランジスタ３０２を省いた構成となっている。従って、本実施の形態の光電変換装置７００に用いることのできるフォトダイオードやトランジスタの説明、及びそれらを用いることによる効果の説明は、実施の形態２を参照することができる。
次に、図４（Ａ）に示す本発明の一態様における光電変換装置７００の動作について説明する。
図７（Ａ）は、光電変換装置７００の動作を説明するタイミングチャートである。Ｓ５は第５の端子７１５に入力する信号電位、Ｓ３は第３の端子７１３に入力する信号電位、Ｓ７は第７の端子７１７に入力する信号電位を示す。また、Ｖ１は、電荷蓄積容量部７０７の電位である。なお、図示はしていないが、第１の端子７１１の電位は常時高電位（例えば電源電位）、第２の端子７１２の電位は常時低電位（例えば接地電位）とする。また、Ｔ１乃至Ｔ４は時刻である。
まず、時刻Ｔ１において、Ｓ５が”Ｈ（ｈｉｇｈ）”になり、第３のトランジスタ７０３がオンしてＶ１をリセットする。また、Ｓ７を”Ｈ”としておくことで、第６のトランジスタ７０６をオンし、カレントミラー回路のゲート容量の蓄積電荷を排出しておく。このとき、フォトダイオードの光電流は、第６のトランジスタ７０６に流れるため、カレントミラー回路のゲート電極には電圧が生じず、第５のトランジスタ７０５はオンしない。
時刻Ｔ２において、Ｓ５を”Ｌ（ｌｏｗ）”とし、Ｓ３を”Ｈ”にすると、第３のトランジスタ７０３がオフとなり、第１のトランジスタ７０１がオンして電荷蓄積容量部７０７が充電され、Ｖ１は所定の値となる。
時刻Ｔ３において、Ｓ３及びＳ７を”Ｌ”にすると、第１のトランジスタ７０１及び第６のトランジスタ７０６がオフとなる。このとき、フォトダイオード７０８が接続されたカレントミラー回路７２０では、フォトダイオード７０８から第４のトランジスタ７０４に照度に応じた電流が流れており、第５のトランジスタ７０５のゲート電極にゲート電圧が生じているため、第５のトランジスタ７０５もオンする。
そして、第５のトランジスタ３０５を介して照度に準じた放電電流が流れ、Ｖ１が変化する。
このとき、Ｖ１はリセット電位に向かって変化し続けるため、時刻Ｔ３からリセット電位に戻る時刻Ｔ４までの任意の時刻において、第６の端子７１６からＶ１を信号として読み出す。ここで、電荷蓄積容量部７０７に接続されるトランジスタに、オフ電流の極めて小さい酸化物半導体を用いたトランジスタを用いることで、不用意なＶ１の低下を抑えることができ、正確な信号を出力することができる。
以上の動作の中で、電源からの電力消費は、電荷蓄積容量部７０７を充電する時刻Ｔ２から時刻Ｔ３までの期間のみであり、該光電変換装置は極めて低消費電力で動作させることができる。
なお、図４（Ｂ）に示す回路構成においても、図４（Ａ）と同様に動作させることができる。
図４（Ｂ）の光電変換装置８００は、第１のトランジスタ８０１、第３のトランジスタ８０３、第４のトランジスタ８０４、第５のトランジスタ８０５、第６のトランジスタ８０６、電荷蓄積容量部８０７、フォトダイオード８０８、保護抵抗８０９、第１の端子８１１、第２の端子８１２、第３の端子８１３、第５の端子８１５、及び第６の端子８１６を含んで構成される。第４のトランジスタ８０４及び第５のトランジスタ８０５は、カレントミラー回路８２０を構成しており、出力側トランジスタ（第５のトランジスタ８０５）を一つとして例示してあるが、複数であっても良い。なお、第１のトランジスタ８０１はｐチャネル型、その他のトランジスタはｎチャネル型である。
第１の端子８１１には、フォトダイオード８０８のカソード、及び保護抵抗８０９を介して第１のトランジスタ８０１のソース電極が接続され、第２の端子８１２には、第３のトランジスタ８０３のソース電極、電荷蓄積容量部８０７の一方の電極、第４のトランジスタ８０４のソース電極、及び第５のトランジスタ８０５のソース電極が接続される。また、電荷蓄積容量部８０７の他方の電極には、第１のトランジスタ８０１のドレイン電極、第３のトランジスタ８０３のドレイン電極、及び第５のトランジスタ８０５のドレイン電極が接続される。また、フォトダイオード８０８のアノードには第４のトランジスタ８０４のドレイン電極及びゲート電極が接続される。
ここで、第１の端子８１１は高電位側の電源端子、第２の端子８１２は低電位側の電源端子として用いられる。また、第１のトランジスタ８０１のゲート電極には第３の端子８１３が接続され、第３のトランジスタ８０３のゲート電極には第５の端子８１５が接続され、第６のトランジスタ８０６のゲート電極には第７の端子８１７が接続される。これら第３、第５、及び第７の端子は、信号入力端子として用いられる。
また、電荷蓄積容量部８０７の他方の電極には第６の端子８１６が接続される。第６の端子８１６は、電荷蓄積容量部８０７の電位Ｖ１を出力するための出力端子である。
図４（Ａ）の光電変換装置７００と図４（Ｂ）の光電変換装置８００との違いは、第１のトランジスタの極性が異なるだけであり、その他の構成は同じである。光電変換装置７００の第１のトランジスタ７０１はｎチャネル型であるのに対し、光電変換装置８００の第１のトランジスタ８０１はｐチャネル型である。
光電変換装置８００の動作は、図７（Ｂ）のタイミングチャートで説明することができる。基本的な動作は図７（Ａ）の説明と同様であり、ｐチャネル型である第１のトランジスタ８０１の動作を行うためのＳ３の信号のみが図７（Ａ）と異なる。
第１のトランジスタがｎチャネル型である場合、第１のトランジスタの動作にはＶ１より高い電源電圧が必要になるが、第１のトランジスタがｐチャネル型である場合は、Ｖ１の値に関係なく第１のトランジスタを動作させることができる。従って、第１のトランジスタにｐチャネル型のトランジスタを用いると、出力信号に必要な電圧を確保できる範囲内において電源電圧を下げることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 光電変換装置
１０１ 第１のトランジスタ
１０２ 第２のトランジスタ
１０３ 第３のトランジスタ
１０７ 電荷蓄積容量部
１０８ フォトダイオード
１０９ 保護抵抗
１１１ 第１の端子
１１２ 第２の端子
１１３ 第３の端子
１１４ 第４の端子
１１５ 第５の端子
１１６ 第６の端子
１２０ 電極
１３０ 接続電極
１４０ 裏面電極
１５０ 配線
２００ 光電変換装置
２０１ 第１のトランジスタ
２０２ 第２のトランジスタ
２０３ 第３のトランジスタ
２０７ 電荷蓄積容量部
２０８ フォトダイオード
２０９ 保護抵抗
２１１ 第１の端子
２１２ 第２の端子
２１３ 第３の端子
２１４ 第４の端子
２１５ 第５の端子
２１６ 第６の端子
３００ 光電変換装置
３０１ 第１のトランジスタ
３０２ 第２のトランジスタ
３０３ 第３のトランジスタ
３０４ 第４のトランジスタ
３０５ 第５のトランジスタ
３０６ 第６のトランジスタ
３０７ 電荷蓄積容量部
３０８ フォトダイオード
３０９ 保護抵抗
３１１ 第１の端子
３１２ 第２の端子
３１３ 第３の端子
３１４ 第４の端子
３１５ 第５の端子
３１６ 第６の端子
３１７ 第７の端子
３２０ カレントミラー回路
４００ 光電変換装置
４０１ 第１のトランジスタ
４０２ 第２のトランジスタ
４０３ 第３のトランジスタ
４０４ 第４のトランジスタ
４０５ 第５のトランジスタ
４０６ 第６のトランジスタ
４０７ 電荷蓄積容量部
４０８ フォトダイオード
４０９ 保護抵抗
４１１ 第１の端子
４１２ 第２の端子
４１３ 第３の端子
４１４ 第４の端子
４１５ 第５の端子
４１６ 第６の端子
４２０ カレントミラー回路
７００ 光電変換装置
７０１ 第１のトランジスタ
７０３ 第３のトランジスタ
７０４ 第４のトランジスタ
７０５ 第５のトランジスタ
７０６ 第６のトランジスタ
７０７ 電荷蓄積容量部
７０８ フォトダイオード
７０９ 保護抵抗
７１１ 第１の端子
７１２ 第２の端子
７１３ 第３の端子
７１５ 第５の端子
７１６ 第６の端子
７１７ 第７の端子
７２０ カレントミラー回路
８００ 光電変換装置
８０１ 第１のトランジスタ
８０３ 第３のトランジスタ
８０４ 第４のトランジスタ
８０５ 第５のトランジスタ
８０６ 第６のトランジスタ
８０７ 電荷蓄積容量部
８０８ フォトダイオード
８０９ 保護抵抗
８１１ 第１の端子
８１２ 第２の端子
８１３ 第３の端子
８１５ 第５の端子
８１６ 第６の端子
８１７ 第７の端子
８２０ カレントミラー回路
９００ 出力信号制御回路
９１０ 出力信号入力部
９２０ 出力制御信号入力部
１０００ ガラス基板

Claims (4)

  1. フォトダイオードと、
    第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    第４のトランジスタ及び第５のトランジスタからなるカレントミラー回路と、
    容量と、
    第１乃至第６の端子と、を有し、
    前記容量の一方の電極は、前記第１のトランジスタのソース、前記第２のトランジスタのドレイン、前記第３のトランジスタのドレイン、及び前記第６の端子と電気的に接続され、
    前記容量の他方の電極は、前記第３のトランジスタのソース、前記第４のトランジスタのソース、前記第５のトランジスタのソース、及び前記第２の端子と電気的に接続され、
    前記第２のトランジスタのソースは、前記第５のトランジスタのドレインと電気的に接続され、
    前記第１のトランジスタのドレインは、前記フォトダイオードのカソード、及び前記第１の端子と電気的に接続され、
    前記第４のトランジスタのドレインは、前記フォトダイオードのアノード、前記第４のトランジスタのゲート、及び前記第５のトランジスタのゲートと電気的に接続され、
    前記第１のトランジスタのゲートは、前記第３の端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第４の端子と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第５の端子と電気的に接続される、
    ことを特徴とする光電変換装置。
  2. 請求項１において、
    前記第１のトランジスタは、酸化物半導体を有し、
    前記第２のトランジスタは、酸化物半導体を有し、
    前記第３のトランジスタは、酸化物半導体を有し、
    前記第４のトランジスタは、酸化物半導体を有し、
    前記第５のトランジスタは、酸化物半導体を有する、
    ことを特徴とする光電変換装置。
  3. フォトダイオードと、
    第１のトランジスタと、
    第２のトランジスタと、
    第３のトランジスタと、
    第４のトランジスタ及び第５のトランジスタからなるカレントミラー回路と、
    容量と、
    第１乃至第６の端子と、を有し、
    前記容量の一方の電極は、前記第１のトランジスタのソース、前記第２のトランジスタのドレイン、前記第３のトランジスタのドレイン、及び前記第６の端子と電気的に接続され、
    前記容量の他方の電極は、前記第３のトランジスタのソース、前記第４のトランジスタのソース、前記第５のトランジスタのソース、及び前記第２の端子と電気的に接続され、
    前記第２のトランジスタのソースは、前記第５のトランジスタのドレインと電気的に接続され、
    前記第１のトランジスタのドレインは、前記フォトダイオードのカソード、及び前記第１の端子と電気的に接続され、
    前記第４のトランジスタのドレインは、前記フォトダイオードのアノード、前記第４のトランジスタのゲート、及び前記第５のトランジスタのゲートと電気的に接続され、
    前記第１のトランジスタのゲートは、前記第３の端子と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第４の端子と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第５の端子と電気的に接続された光電変換装置であって、
    前記第１の端子を高電源電位、かつ前記第２の端子を低電源電位とし、
    前記第３のトランジスタがオンとなる電位を前記第５の端子に供給して、前記容量の放電を行い、
    前記第３のトランジスタがオフとなる電位を前記第５の端子に供給した後、前記第１のトランジスタがオンとなる電位を前記第３の端子に供給して、前記容量の充電を行い、
    前記第１のトランジスタがオフとなる電位を前記第３の端子に供給した後、前記第２のトランジスタがオンとなる電位を前記第４の端子に供給して、前記容量の放電を前記第５のトランジスタを介して行い、
    前記第２のトランジスタがオフとなる電位を前記第４の端子に供給した後、前記容量の電位を前記第６の端子を介して信号として読み取ることを行う、
    ことを特徴とする光電変換装置の駆動方法。
  4. 請求項３において、
    前記第１のトランジスタは、酸化物半導体を有し、
    前記第２のトランジスタは、酸化物半導体を有し、
    前記第３のトランジスタは、酸化物半導体を有し、
    前記第４のトランジスタは、酸化物半導体を有し、
    前記第５のトランジスタは、酸化物半導体を有する、
    ことを特徴とする光電変換装置の駆動方法。
JP2011235741A 2010-10-29 2011-10-27 光電変換装置及びその動作方法 Expired - Fee Related JP5859808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011235741A JP5859808B2 (ja) 2010-10-29 2011-10-27 光電変換装置及びその動作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010242912 2010-10-29
JP2010242912 2010-10-29
JP2011235741A JP5859808B2 (ja) 2010-10-29 2011-10-27 光電変換装置及びその動作方法

Publications (3)

Publication Number Publication Date
JP2012109959A JP2012109959A (ja) 2012-06-07
JP2012109959A5 JP2012109959A5 (ja) 2014-09-11
JP5859808B2 true JP5859808B2 (ja) 2016-02-16

Family

ID=45995613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011235741A Expired - Fee Related JP5859808B2 (ja) 2010-10-29 2011-10-27 光電変換装置及びその動作方法

Country Status (2)

Country Link
US (1) US9209209B2 (ja)
JP (1) JP5859808B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209209B2 (en) * 2010-10-29 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
US9048788B2 (en) 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
US9461080B2 (en) * 2013-08-02 2016-10-04 Sharp Kabushiki Kaisha Semiconductor device for radiation detection
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898332A (en) * 1997-03-28 1999-04-27 Northern Telecom Limited Time delay charge integration circuit
US5929434A (en) * 1997-08-13 1999-07-27 Rockwell Science Center, Llc Ultra-low noise high bandwidth interface circuit for single-photon readout of photodetectors
JPH11326954A (ja) 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
GB9930257D0 (en) * 1999-12-22 2000-02-09 Suisse Electronique Microtech Optoelectronic sensor
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4703815B2 (ja) 2000-05-26 2011-06-15 株式会社半導体エネルギー研究所 Ｍｏｓ型センサの駆動方法、及び撮像方法
US6995753B2 (en) 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP3862139B2 (ja) 2000-11-27 2006-12-27 日本ビクター株式会社 Ｃｍｏｓイメージセンサ
US6734413B2 (en) * 2001-11-06 2004-05-11 Omnivision Technologies, Inc. Zero DC current readout circuit for CMOS image sensor using a precharge capacitor
US6707410B1 (en) * 2002-08-23 2004-03-16 Micron Technology, Inc. Digital pixel sensor with a dynamic comparator having reduced threshold voltage sensitivity
JP2004179902A (ja) 2002-11-26 2004-06-24 Victor Co Of Japan Ltd 固体撮像装置
JP4827396B2 (ja) 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
US7157685B2 (en) * 2004-04-12 2007-01-02 Canesta, Inc. Method and system to enhance differential dynamic range and signal/noise in CMOS range finding systems using differential sensors
US8279312B2 (en) * 2005-11-24 2012-10-02 Stmicroelectronics S.A. Image sensor element with multiple outputs
US8232512B2 (en) * 2006-04-10 2012-07-31 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and apparatus for integrating a quantity of light
GB2439098A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
US20100226495A1 (en) * 2007-10-29 2010-09-09 Michael Kelly Digital readout method and apparatus
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2008123119A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device provided with the photoelectric conversion device
KR101401528B1 (ko) 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
WO2009014155A1 (en) 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
JP2010004025A (ja) * 2008-05-21 2010-01-07 Semiconductor Energy Lab Co Ltd 光電変換装置、及び当該光電変換装置の駆動方法、並びに当該光電変換装置を具備する電子機器
EP2138815B1 (en) * 2008-06-25 2013-11-20 Semiconductor Energy Laboratory Co, Ltd. Photometric device
US8476567B2 (en) * 2008-09-22 2013-07-02 Semiconductor Components Industries, Llc Active pixel with precharging circuit
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
GB0920750D0 (en) * 2009-11-26 2010-01-13 Isis Innovation High dynamic range pixel
CN102725784B (zh) 2009-12-18 2016-03-23 株式会社半导体能源研究所 具有光学传感器的显示设备及其驱动方法
US9209209B2 (en) * 2010-10-29 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
US8987646B2 (en) * 2011-06-10 2015-03-24 Semiconductor Components Industries, Llc Pixel and method

Also Published As

Publication number Publication date
US20120104238A1 (en) 2012-05-03
JP2012109959A (ja) 2012-06-07
US9209209B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
JP5744693B2 (ja) 光電変換装置
JP5859808B2 (ja) 光電変換装置及びその動作方法
KR102493049B1 (ko) 반도체 장치 및 그 구동 방법
US20240015381A1 (en) Semiconductor device, imaging device, and electronic device
JP6109490B2 (ja) 半導体集積回路
US10134789B2 (en) Imaging device and electronic device
KR101932905B1 (ko) 반도체 장치 및 그 구동 방법
JP6153966B2 (ja) 光センサ
US8461590B2 (en) Photodetector circuit, input device, and input/output device
US9848144B2 (en) Semiconductor device, imaging device, and electronic device
JP6218904B2 (ja) 半導体素子
US9742362B2 (en) Semiconductor device and operation method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151217

R150 Certificate of patent or registration of utility model

Ref document number: 5859808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees