JP5740429B2 - 電力トランジスタ発熱制御回路およびダイオード電力制御回路 - Google Patents

電力トランジスタ発熱制御回路およびダイオード電力制御回路 Download PDF

Info

Publication number
JP5740429B2
JP5740429B2 JP2013078936A JP2013078936A JP5740429B2 JP 5740429 B2 JP5740429 B2 JP 5740429B2 JP 2013078936 A JP2013078936 A JP 2013078936A JP 2013078936 A JP2013078936 A JP 2013078936A JP 5740429 B2 JP5740429 B2 JP 5740429B2
Authority
JP
Japan
Prior art keywords
mit
transistor
electrode
power transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013078936A
Other languages
English (en)
Other versions
JP2013179310A (ja
Inventor
ヒュン−タク キム、
ヒュン−タク キム、
ボン−ジュン キム、
ボン−ジュン キム、
ソン−ジン ユン、
ソン−ジン ユン、
デ−ヨン キム、
デ−ヨン キム、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080091265A external-priority patent/KR20090091642A/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2013179310A publication Critical patent/JP2013179310A/ja
Application granted granted Critical
Publication of JP5740429B2 publication Critical patent/JP5740429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子に係り、特にＭＩＴ素子の自己発熱問題を解決できる回路、及びその回路が集積された素子の製造方法に関する。
ＭＩＴ素子は、電圧、電場、電磁波、温度、または圧力など色々な物理的な特性変化によって、絶縁体から金属にまたは金属から絶縁体に転移する金属−絶縁体−転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）現象を発生させる。例えば、ＭＩＴ素子は、所定の臨界温度以上でＭＩＴが発生する。したがって、ＭＩＴ素子は、かかる温度によるＭＩＴ発生特徴を利用して、電気電子素子を熱から保護できる素子として利用される。
一方、温度によってＭＩＴ現象を受けるＭＩＴ素子は、一定の電圧を印加した状態で、素子周辺の温度が臨界温度以上に上昇すれば、ＭＩＴ現象が発生し、それによってＭＩＴ素子に大電流（電流密度が１０５Ａ／ｃｍ２以上）が流れる。しかし、周辺の温度がその臨界温度以下に低下したにもかかわらず、かかる大電流が減少せずにそのまま流れる現象が発生する。かかる現象をＭＩＴ素子の自己発熱現象というが、かかる自己発熱現象によりＭＩＴ素子のスイッチング作用が妨害されるか、または誤動作するという問題が発生し、それによって電流駆動素子の誤動作を起こすという問題が発生する。
例えば、ＭＩＴ素子が電流駆動系素子（リレー、発光素子、ブザー、ヒータなど）に使われた場合、過電流保護素子として利用されるが、過電圧がかかるか、または電流駆動系素子にエラーが発生すれば、前述したＭＩＴ素子の自己発熱現象が発生する可能性が大きい。
ＭＩＴ素子がまだ商品化されていない新素子であるため、ＭＩＴ素子の自己発熱現象は広く知られていないが、実際の応用において、ＭＩＴ素子を適切に活用するためには必ず解決すべき問題である。しかし、現在、ＭＩＴ素子及び応用研究を行う研究分野において、かかるＭＩＴ素子の自己発熱問題はまだ解決されていない問題として残っている。
本発明が解決しようとする課題は、従来の技術で説明したＭＩＴ素子の自己発熱問題を解決できるＭＩＴ素子の自己発熱防止回路、及びその防止回路用の集積素子の製造方法を提供するところにある。
前記課題を解決するために、本発明は、所定の臨界温度で急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）が発生し、電流駆動素子に連結され、電流のフローを制御するＭＩＴ素子と、前記ＭＩＴ素子に連結され、前記ＭＩＴ以後に前記ＭＩＴ素子の自己発熱を制御するトランジスタと、前記ＭＩＴ素子及び前記トランジスタに連結された抵抗素子と、を備えるＭＩＴ素子の自己発熱防止回路を提供する。
本発明において、前記トランジスタは、バイポーラトランジスタであり、前記ＭＩＴ素子は、前記バイポーラトランジスタのベース電極とコレクタ電極との間に連結され、前記抵抗素子は、前記バイポーラトランジスタのベース電極とエミッタ電極との間に連結される。例えば、前記バイポーラトランジスタは、ＮＰＮ型またはＰＮＰ型のうちいずれか一つである。
一方、前記トランジスタは、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｔｏｒ）トランジスタであり、前記ＭＩＴ素子は、前記ＭＯＳトランジスタのゲート電極とドレイン電極との間に連結され、前記抵抗素子は、前記ＭＯＳトランジスタのゲート電極とソース電極との間に連結される。例えば、前記ＭＯＳトランジスタは、前記Ｐ−ＭＯＳ、Ｎ−ＭＯＳ及びＣ−ＭＯＳのうちいずれか一つである。
本発明において、ＭＩＴ素子の自己発熱防止回路は、前記ＭＩＴ素子、トランジスタ及び抵抗素子が一つのチップに集積されてパッケージ化された構造で形成される。
前記ＭＩＴ素子の自己発熱防止回路が集積されてパッケージ化された構造を有する場合、前記ＭＩＴ素子の自己発熱防止回路は、基板と、前記基板上の中央部に形成されたトランジスタと、前記トランジスタの一側面に前記基板上に形成された前記ＭＩＴ素子と、前記トランジスタの他の側面に前記基板上に形成された前記抵抗素子と、を備える構造を有する。
このとき、前記ＭＩＴ素子は、前記基板上の絶縁膜上に形成されたＭＩＴ薄膜、及び前記ＭＩＴ薄膜の両側面に前記絶縁膜上に形成された少なくとも二つのＭＩＴ電極を備え、前記抵抗素子は、前記基板上の絶縁膜上に形成された抵抗薄膜、及び前記抵抗薄膜の両側面に前記絶縁膜上に形成された二つの抵抗電極を備える。
本発明において、前記ＭＩＴ素子は、温度、圧力、電圧及び電磁波を含む物理的特性変化により前記ＭＩＴが発生するが、かかるＭＩＴ素子は、前記臨界温度でＭＩＴを発生させるＭＩＴ薄膜を備える。例えば、前記ＭＩＴ薄膜は、二酸化バナジウム（ＶＯ２）で形成される。
本発明は、また、前記課題を解決するために、基板を準備するステップと、前記基板上にトランジスタの形成のための活性領域を形成するステップと、前記基板上に抵抗薄膜を形成するステップと、前記活性領域及び抵抗薄膜にコンタクトする電極を形成するステップと、前記基板上にＭＩＴ素子を形成するステップと、を含むＭＩＴ素子の自己発熱防止回路用の集積素子の製造方法を提供する。
本発明において、前記活性領域の形成ステップ以後または以前に、前記基板上に絶縁膜を形成するステップと、前記電極の形成ステップ前に、前記絶縁膜の所定の部分をエッチングして、前記活性領域の一部を露出させるステップと、を含む。
本発明において、前記ＭＩＴ素子を形成するステップは、前記基板上に前記ＭＩＴ薄膜を形成するステップと、前記ＭＩＴ薄膜をフォトリソグラフィ工程を利用して所定のサイズに前記ＭＩＴ薄膜をパターニングするステップと、パターニングされた前記ＭＩＴ薄膜にコンタクトする少なくとも二つのＭＩＴ電極を形成するステップと、を含む。ここで、前記ＭＩＴ電極の形成は、リフトオフフォトリソグラフィ工程を利用して形成する。また、前記ＭＩＴ電極は、Ｎｉ／Ｔｉ／Ｖが順次に積層された層間薄膜、及び前記層間薄膜上に形成されたＡｕ薄膜を備える。
一方、前記ＭＩＴ電極の形成ステップにおいて、前記ＭＩＴ電極を前記トランジスタ及び抵抗素子の各電極と互いに連結する。
さらに、本発明は、前記課題を解決するために、所定の臨界温度以上で急激な金属−絶縁体転移が発生するＭＩＴ素子と、前記ＭＩＴ素子に並列に連結された電流駆動素子と、を備え、前記ＭＩＴ素子が電流駆動素子に印加される電流を調節する電流制御回路を提供する。
一方、本発明は、前記課題を解決するために、所定の臨界温度以上で急激な金属−絶縁体転移を発生させるＭＩＴ素子、及び前記ＭＩＴ素子に連結された制御トランジスタを備えたＭＩＴ−トランジスタと、駆動素子に連結され、前記駆動素子に電力を供給及び制御する少なくとも一つの電力トランジスタと、を備え、前記ＭＩＴ−トランジスタが前記電力トランジスタの表面あるいは発熱部分に付着され、回路的には、前記電力トランジスタのベース電極、ゲート電極、コレクタ電極またはドレイン電極に連結され、前記電力トランジスタの温度上昇時、前記ＭＩＴ−トランジスタが前記電力トランジスタの電流を低減または遮断することによって、前記電力トランジスタの発熱を防止する電力トランジスタ発熱制御回路を提供する。
また、本発明は、前記課題を解決するために、温度によって抵抗が変わる少なくとも一つの電流制御素子と、前記電流制御素子に並列に連結された少なくとも二つのダイオードと、を備え、前記電流制御素子が前記電力用ダイオードへの電力供給を制御するダイオード電力制御回路を提供する。
さらに、本発明は、前記課題を解決するために、前記制御回路のうちいずれか一つを備えるパワーシステムを提供する。
本発明の実施形態によるＭＩＴ素子の自己発熱防止回路、電力トランジスタ発熱制御回路、及びダイオード電力制御回路の構造及び機能を説明した。かかる制御回路は、電流駆動素子を備えた多様なパワーシステムに有用に利用される。例えば、前記制御回路は、携帯電話、コンピュータ、電池充電回路、モーター制御回路、パワーアンプ、電気電子機器のパワー制御回路及びパワーサプライ、集積回路及びＬＥＤ電球またはＬＥＤ蛍光灯の制御回路システムなどに有用に使われる。一方、前述したように、本発明の制御回路は、ワンチップ形態にパッケージングされることで、電流駆動パワーシステムに容易に接続して使用できるようにする。
ＶＯ２で製造されたＭＩＴ素子の温度による抵抗変化を示すグラフである。 ＶＯ２で製造されたＭＩＴ素子が電流駆動系素子と直列に連結された回路図である。 図２Ａの回路図において、ＭＩＴ素子をさらに詳細に示す構成図である。 図２Ａの回路において、ＭＩＴ素子の自己発熱現象を示す、経時的なＭＩＴ素子の温度及び電流についてのグラフである。 本発明の一実施形態によるＭＩＴ素子の自己発熱防止回路の回路図である。 図４Ａの回路のバイポーラトランジスタ、ＭＩＴ素子及び抵抗素子が一つのチップに集積されたＭＩＴ素子の自己発熱防止回路用の集積素子についての断面図である。 図４Ａの回路において、ＭＩＴ素子の自己発熱が防止される現象を示す、経時的なＭＩＴ素子の温度及び電流についてのグラフである。 本発明の他の実施形態によるＭＩＴ素子の自己発熱防止回路の回路図である。 図６Ａの回路のＭＯＳトランジスタ、ＭＩＴ素子及び抵抗素子が一つのチップに集積されたＭＩＴ素子の自己発熱防止回路用の集積素子についての断面図である。 本発明の他の実施形態による図４ＢのＭＩＴ素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。 本発明の他の実施形態による図４ＢのＭＩＴ素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。 本発明の他の実施形態による図４ＢのＭＩＴ素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。 本発明の他の実施形態による図４ＢのＭＩＴ素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。 本発明の他の実施形態による図４ＢのＭＩＴ素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。 図７Ａないし図７Ｅにおいて、ＭＩＴ素子部分の製造方法のみをさらに詳細に示す断面図である。 図７Ａないし図７Ｅにおいて、ＭＩＴ素子部分の製造方法のみをさらに詳細に示す断面図である。 図７Ａないし図７Ｅにおいて、ＭＩＴ素子部分の製造方法のみをさらに詳細に示す断面図である。 図７Ａないし図７Ｅにおいて、ＭＩＴ素子部分の製造方法のみをさらに詳細に示す断面図である。 図７Ａないし図７Ｅにおいて、ＭＩＴ素子部分の製造方法のみをさらに詳細に示す断面図である。 図７Ａないし図７Ｅにおいて、ＭＩＴ素子部分の製造方法のみをさらに詳細に示す断面図である。 本発明のさらに他の実施形態による電流制御回路の回路図である。 本発明のさらに他の実施形態による電流制御回路の回路図である。 本発明のさらに他の実施形態による発熱制御回路の回路図である。 本発明のさらに他の実施形態による発熱制御回路の回路図である。 本発明のさらに他の実施形態によるダイオード電力制御回路の回路図である。 本発明のさらに他の実施形態によるダイオード電力制御回路の回路図である。
以下では、添付された図面を参照して、本発明の望ましい実施形態を詳細に説明する。以下の説明で、ある構成要素が他の構成要素の上部に存在すると記述される時、これは、他の構成要素の真上に存在してもよく、その間に第３の構成要素が介在されてもよい。また、図面で、各構成要素の厚さや大きさは、説明の便宜及び明確性のために誇張され、説明と関係ない部分は省略した。図面上で、同一符号は同じ要素を指す。一方、使われる用語は、単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。また、本発明を説明するにあたって、関連した公知機能または構成についての具体的な説明が本発明の要旨を不明瞭にすると判断される場合には、それについての詳細な説明は省略する。
図１は、ＶＯ２で製造されたＭＩＴ素子の温度による抵抗変化を示すグラフであって、Ｘ軸は温度であって、単位は絶対温度（Ｋ）であり、Ｙ軸は抵抗であって、単位はオーム（Ω）である。一方、ＭＩＴ素子には、一定した所定の電圧が印加されている。
図１を参照すれば、ＭＩＴ素子は、３４０Ｋ未満では１０５Ω以上の抵抗値を有して絶縁体として特性を表していて、３４０Ｋ以上で急激な不連続の転移を行って約数十Ωの抵抗値を有する金属としての特性を表す。したがって、本グラフを参照して見る時、実験に使われたＭＩＴ素子は、３４０Ｋで不連続のＭＩＴが発生するので、臨界温度が約３４０Ｋと見られる。
図示していないが、ＭＩＴ素子の電圧−電流曲線のグラフの場合には、臨界温度で電流が不連続のジャンプを通じて急激に増加し、電圧は低下することが見られる。ここでは、温度によるＭＩＴ発生を説明したが、一般的に、ＭＩＴ素子は、温度以外にも圧力、電圧、電場、電磁波など色々な物理的特性によってＭＩＴが発生しうる。しかし、本発明の要旨を不明瞭にするので、他の物理的特性によるＭＩＴの発生についての詳細な説明は省略する。
一方、ＭＩＴ素子は、前述した物理的特性によりＭＩＴが発生するＭＩＴ薄膜、及びそのＭＩＴ薄膜にコンタクトする電極で構成されるが、かかるＭＩＴ素子は、基板上に垂直に形成される垂直型構造や、基板上に水平に形成される水平型構造で形成される。本実験に利用されたＭＩＴ素子は、ＶＯ２で形成されたＭＩＴ薄膜を利用して製作されたが、ＶＯ２に限定されず、前述した色々な物理的特性により、不連続のジャンプ特性を有する新素材または材料をＭＩＴ薄膜として利用して製作できることはいうまでもない。また、ＭＩＴ薄膜は、セラミック薄膜または単結晶薄膜などの形態で製作してもよい。
図２Ａは、ＶＯ２で製造されたＭＩＴ素子が電流駆動系素子と直列に連結された回路図である。
図２Ａを参照すれば、ＭＩＴ素子１００は、電流駆動素子５００に直列に連結されて使われる。ここで、電流駆動素子５００は、例えば、リレー、発光ダイオード、トランジスタ、ブザー、ヒータなど電子部品やシステムの一部となりうる。このように構成された回路において、電流駆動素子５００が過電流や誤作動を通じて熱が発生する場合に、ＭＩＴ素子１００がＭＩＴを発生させて大電流を通過させることによって、電流駆動素子５００を保護する作用を行う。一方、ここで、抵抗素子Ｒ ３００、例えば、可変抵抗がＭＩＴ素子１００を保護するために、グラウンドとＭＩＴ素子との間に連結されるか、または場合によって省略する。
このように構成された回路において、前述した背景技術分野で言及したＭＩＴ素子の自己発熱現象が発生する。したがって、本発明は、かかるＭＩＴ素子の自己発熱現象を防止できる方法を提供する。これについての説明は、図４Ａ以下で詳細に説明する。
図２Ｂは、図２Ａの回路図において、ＭＩＴ素子をさらに詳細に示す構成図である。
図２Ｂを参照すれば、電流駆動素子５００に連結されたＭＩＴ素子１００は、水平型構造を有する。すなわち、ＭＩＴ素子１００は、基板１１０、基板上に形成された絶縁膜１２０、絶縁膜で形成されたＭＩＴ薄膜１３０、及びＭＩＴ薄膜１３０の両側面に形成された二つのＭＩＴ電極１４０ａ，１４０ｂを備える。かかる構造のＭＩＴ素子１００の一つのＭＩＴ電極１４０ｂに電流駆動素子５００が連結され、他のＭＩＴ電極１４０ａに抵抗素子３００が連結される。
本図面では、水平型構造のＭＩＴ素子１００を例示したが、垂直型構造のＭＩＴ素子１００も、電流駆動素子５００の保護のために使われることはいうまでもない。
図３は、図２Ａの回路において、ＭＩＴ素子の自己発熱現象を示す、経時的なＭＩＴ素子の温度及び電流についてのグラフである。Ｘ軸は時間を表し、Ｙ軸は温度及び電流を表し、太い線がＭＩＴ素子の周辺、例えば、電流駆動素子の温度曲線であり、細い線がＭＩＴ素子に流れる電流曲線である。
図３を参照すれば、周辺温度が臨界温度、例えば、６５℃以上となれば、ＭＩＴ素子は、ＭＩＴを通じて金属状態（ターンオン状態）に転移して電流の不連続のジャンプ（点線部分）が発生し、ＭＩＴ素子には、大電流（電流密度１０５Ａ／ｃｍ２以上）が流れる。それによって、周辺温度、すなわち、電流駆動素子の温度は低下して臨界温度未満に低下する。一方、ＭＩＴ素子は、周辺温度が臨界温度未満に低下する場合には、再び絶縁体状態（ターンオフ状態）に戻って電流が減少せねばならないが、ＭＩＴ素子は、周辺温度が臨界温度未満に低下したにもかかわらず、大電流が減少せずにそのまま流れる現象が発生する。かかる現象は、ＭＩＴ素子自己の発熱に起因したものであって、かかる現象をＭＩＴ素子の自己発熱現象ということは前述した通りである。かかるＭＩＴ素子の自己発熱により大電流が流れ続けることによって、ＭＩＴ素子のスイッチング作用が妨害され、それによって電流駆動素子の正常な動作を妨害するか、または誤動作を誘発する。
図４Ａは、本発明の一実施形態によるＭＩＴ素子の自己発熱防止回路の回路図である。
図４Ａを参照すれば、本実施形態によるＭＩＴ素子の自己発熱防止回路は、電流駆動素子５００に連結されたＭＩＴ素子１００、ＭＩＴ素子に連結されたバイポーラトランジスタ２００及び抵抗素子３００を備える。本実施形態では、ＮＰＮ型バイポーラトランジスタを例示したが、ＰＮＰ型バイポーラトランジスタを使用することも可能である。また、バイポーラトランジスタの代わりに、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを利用できることはいうまでもない。それについては、図６Ａ及び図６Ｂで説明する。
各素子の連結関係は、次の通りである。バイポーラトランジスタ２００のコレクタ電極とベース電極との間に、ＭＩＴ素子１００が連結され、エミッタ電極とベース電極との間に、抵抗素子３００が連結される。一方、コレクタ電極及びＭＩＴ素子１００の第１電極は、電流駆動素子５００に連結され、ベース電極には、ＭＩＴ素子１００の第２電極及び抵抗素子３００の第１電極が連結され、エミッタ電極及び抵抗素子３００の第２電極は、グラウンドに連結される。ここで、バイポーラトランジスタ２００は、ＮＰＮ型であるので、ＰＮＰ型バイポーラトランジスタを利用する場合には、極性を逆に考慮して各電極を連結せねばならない。
本実施形態のＭＩＴ素子の自己発熱防止回路の動作を簡単に説明すれば、周辺温度、例えば、電流駆動素子が過電流などにより温度が上昇した場合に、ＭＩＴ素子１００でＭＩＴが発生して大電流がＭＩＴ素子を通じて流れる。一方、バイポーラトランジスタ２００の場合、ＭＩＴ発生前には、エミッタ電極とベース電極との電圧差が小さくてターンオフ状態にある。すなわち、ＭＩＴ素子１００にほとんどの電圧がかかり、抵抗素子３００には微々たる電圧がかかって、エミッタ電極とベース電極との電圧差は、しきい電圧値を超えない。しかし、ＭＩＴ素子１００でＭＩＴが発生した場合、ＭＩＴ素子は金属状態となって大電流が流れ、ＭＩＴ素子１００に低い電圧がかかり、逆に抵抗素子３００には高い電圧がかかる。すなわち、ベース電極に高い電圧が印加される。したがって、バイポーラトランジスタ２００がターンオンされ、バイポーラトランジスタ２００に電流が流れる。それによって、ＭＩＴ素子１００に流れる電流は減少する。また、かかる電流の減少と共に、ＭＩＴ素子は、絶縁体状態に復帰し、それによって、トランジスタもターンオフ状態に復帰する。
結局、本実施形態のＭＩＴ素子の自己発熱防止回路は、バイポーラトランジスタ２００を備えて、ＭＩＴ素子１００におけるＭＩＴ発生の直後にターンオンされるバイポーラトランジスタ２００を通じて電流がバイパスされることによって、ＭＩＴ素子１００の自己発熱を防止でき、それによって、既存のＭＩＴ素子の自己発熱現象により発生した臨界温度未満での大電流が流れ続けることを防止できる。したがって、ＭＩＴ素子１００の正常なスイッチング動作が可能であり、それによって、電流駆動素子５００も安全に機能を行える。
図４Ｂは、図４Ａの回路のバイポーラトランジスタ、ＭＩＴ素子及び抵抗素子が一つのチップに集積されたＭＩＴ素子の自己発熱防止回路用の集積素子についての断面図である。
図４Ｂを参照すれば、本実施形態のＭＩＴ素子の自己発熱防止回路は、該各素子、すなわち、ＭＩＴ素子１００、バイポーラトランジスタ２００及び抵抗素子３００を一つの基板１１０上に集積してワンチップ形態に製作できる。以下、かかる素子を‘ＭＩＴ素子の自己発熱防止回路用の集積素子’という。
ＭＩＴ素子の自己発熱防止回路用の集積素子は、基板１１０上に共に形成されたＭＩＴ素子１００、バイポーラトランジスタ２００及び抵抗素子３００を備える。ＭＩＴ素子１００は、絶縁膜１２０上にＭＩＴ薄膜１３０、及びＭＩＴ薄膜１３０にコンタクトする二つのＭＩＴ電極１４０ａ，１４０ｂを備える。
バイポーラトランジスタ２００は、基板１１０の上部領域に形成された活性領域、例えば、ベース領域２１０、エミッタ領域２２０及びコレクタ領域２３０、各領域にコンタクトするベース電極２１５、エミッタ電極２２５及びコレクタ電極２３５を備える。基板１１０上には、絶縁膜１２０が形成されているが、各電極２１５，２２５，２３５は、該活性領域に絶縁膜１２０を貫通してコンタクトする。
一方、抵抗素子３００は、ＭＩＴ素子１００と同様に、絶縁膜１２０上に抵抗薄膜３３０、及び抵抗薄膜３３０にコンタクトする二つの抵抗電極３２０ａ，３２０ｂを備える。
一方、このように形成されたＭＩＴ素子の自己発熱防止回路用の集積素子は、各電極間が互いに連結されている。すなわち、ＭＩＴ素子１００の第１ＭＩＴ電極１４０ｂは、バイポーラトランジスタのコレクタ電極２３５に、ＭＩＴ素子１００の第２ＭＩＴ電極１４０ａは、バイポーラトランジスタのベース電極２１５及び抵抗素子３００の第１抵抗電極３２０ｂに、また、バイポーラトランジスタのエミッタ電極２２５は、抵抗素子３００の第２抵抗電極３２０ａに連結される。かかる電極間の連結は、ＭＩＴ電極の形成工程の実行時、金属薄膜を適切にパターニングして他の電極と連結させることによって具現できる。一方、ＭＩＴ素子１００の第１ＭＩＴ電極１４０ｂには、外部の電流駆動素子５００と連結される外部端子が形成されることが望ましい。また、抵抗素子３００の第２抵抗電極３２０ａは、グラウンドと接地されるように形成することが望ましい。
本実施形態のＭＩＴ素子の自己発熱防止回路は、図４Ｂに示したように、各素子が集積された小型のワンチップ形態に製作されてパッケージ化されることで、保護しようとする電流駆動素子に簡便に連結して利用できる。かかるＭＩＴ素子の自己発熱防止回路が電流駆動素子を保護しつつ、ＭＩＴ素子の自己発熱現象を防止して、電流駆動素子を安全に動作可能にすることは前述した通りである。
図５は、図４Ａの回路において、ＭＩＴ素子の自己発熱が防止される現象を示す、経時的なＭＩＴ素子の温度及び電流についてのグラフである。Ｘ軸は時間を表し、Ｙ軸は温度及び電流を表し、太い線がＭＩＴ素子の周辺、例えば、電流駆動素子の温度曲線であり、細い線がＭＩＴ素子に流れる電流曲線である。
図５を参照すれば、周辺温度が臨界温度、例えば、６５℃以上となって、ＭＩＴ素子は、ＭＩＴを通じて金属状態（ターンオン状態）に転移して電流の不連続のジャンプ（点線部分）が発生し、ＭＩＴ素子には、大電流（電流密度１０５Ａ／ｃｍ２以上）が流れる。それによって、周辺温度、すなわち、電流駆動素子の温度は低下して臨界温度未満に低下する。一方、ＭＩＴ素子に流れる電流は、ＭＩＴ発生の直後にターンオンされるトランジスタにより減少する。したがって、ＭＩＴ素子の自己発熱を防止でき、それによって、ＭＩＴ素子の自己発熱現象により大電流が持続的に流れるという問題を解決できる。結局、ＭＩＴ素子は、正常なスイッチング作用を行い続け、それによって、電流駆動素子も安全に正常な動作を行う。
図６Ａは、本発明の他の実施形態によるＭＩＴ素子の自己発熱防止回路の回路図である。
図６Ａを参照すれば、本実施形態のＭＩＴ素子の自己発熱防止回路は、図４ＡのＭＩＴ素子の自己発熱防止回路と類似しているが、バイポーラトランジスタの代わりに、ＭＯＳトランジスタ４００が使われるという点で差がある。一方、ＭＯＳトランジスタとしてＰ−ＭＯＳ、Ｎ−ＭＯＳ、またはＣ−ＭＯＳトランジスタいずれも利用されることはいうまでもない。
回路の連結関係は、図４Ａのバイポーラトランジスタのベース電極をゲート電極に、コレクタ電極をドレイン電極に、また、エミッタ電極をソース電極に代替すれば、各素子との連結関係も図４Ａと同様である。すなわち、ＭＯＳトランジスタ４００のドレイン電極とゲート電極との間に、ＭＩＴ素子１００が連結され、ソース電極とゲート電極との間に、抵抗素子３００が連結される。一方、ドレイン電極及びＭＩＴ素子１００の第１電極は、電流駆動素子５００に連結され、ゲート電極に、ＭＩＴ素子１００の第２電極及び抵抗素子３００の第１電極が連結され、ソース電極及び抵抗素子３００の第２電極がグラウンドに連結される。ここで、ＭＯＳトランジスタ２００は、ＮＭＯＳトランジスタであるので、ＰＭＯＳトランジスタを利用する場合には、極性を逆に考慮して各電極を連結せねばならない。
かかる連結関係をもって、本実施形態のＭＩＴ素子の自己発熱防止回路の動作を簡単に説明すれば、周辺温度、例えば、電流駆動素子が過電流などにより温度が上昇した場合に、ＭＩＴ素子１００でＭＩＴが発生して、大電流がＭＩＴ素子を通じて流れる。一方、ＭＯＳトランジスタ４００の場合、ＭＩＴの発生前には、ソース電極とゲート電極との電圧差が小さくてターンオフ状態にある。すなわち、ＭＩＴ素子１００にほとんどの電圧がかかり、抵抗素子３００には微々たる電圧がかかって、ゲート電極に印加される電圧が非常に低い。それによって、ソース電極とゲート電極との電圧差は、しきい電圧値を超えない。しかし、ＭＩＴ素子１００でＭＩＴが発生した場合、ＭＩＴ素子は金属状態となって大電流が流れ、ＭＩＴ素子１００に低い電圧がかかり、逆に抵抗素子３００には高い電圧がかかる。したがって、ゲート電極に高い電圧が印加されて、ＭＯＳトランジスタ４００はターンオンされ、ＭＯＳトランジスタ４００に電流が流れる。それによって、ＭＩＴ素子１００に流れる電流は減少する。また、かかる電流の減少と共に、ＭＩＴ素子は、絶縁体状態に復帰し、それによって、トランジスタも、ターンオフ状態に復帰する。
図６Ｂは、図６Ａの回路のＭＯＳトランジスタ、ＭＩＴ素子及び抵抗素子が一つのチップに集積されたＭＩＴ素子の自己発熱防止回路用の集積素子の断面図である。
図６Ｂを参照すれば、図６Ｂの集積素子は、図４Ｂと類似しているが、基板の中央部にバイポーラトランジスタの代わりに、ＭＯＳトランジスタ４００が形成されるという点で差がある。それによって、集積素子は、基板１１０の中央部に活性領域、すなわち、チャネル領域４１０、ソース領域４２０及びドレイン領域４３０、ソース及びドレイン領域４２０，４３０にコンタクトするソース及びドレイン電極４２５，４３５、チャネル領域上の絶縁膜上に形成されたゲート電極４１５を備える。一般的にチャネル領域といえば、ソース及びドレイン領域の間にチャネルが形成される部分を意味するが、ここでは、便宜上、チャネルが形成される部分を含む同一導電領域の全体をチャネル領域４１０と呼ぶ。
その他、ＭＩＴ素子１００や抵抗素子３００の構造は、図４Ｂで説明した通りである。また、電極間の連結関係も、ベース電極をゲート電極に、コレクタ電極をドレイン電極に、また、エミッタ電極をソース電極に代替すれば、図４Ｂにおける連結関係と同様である。
図７Ａないし図７Ｅは、本発明のさらに他の実施形態による図４ＢのＭＩＴ素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。
図７Ａを参照すれば、まず、基板１１０上にトランジスタの形成のための活性領域を形成し、基板１１０の全面に絶縁膜を形成して、抵抗素子のための抵抗薄膜３１０を形成する。活性領域は、例えば、バイポーラトランジスタのベース領域２１０、エミッタ領域２２０及びコレクタ領域２３０であって、一般的にイオン注入を通じて形成する。一方、かかる活性領域は、絶縁膜１２０の形成後に形成してもよい。
絶縁膜１２０は、例えば、熱的酸化膜の成長方法を通じてシリコン酸化膜を約２００μｍの厚さに形成する。
抵抗薄膜３１０は、適切な抵抗値を有する物質を絶縁膜１２０上に塗布した後、フォトリソグラフィ工程を通じてパターニングして形成する。例えば、かかる抵抗薄膜３１０は、ｎ型やｐ型不純物が低くドーピングされたポリシリコン薄膜で形成できるが、両端に金属電極が付着される。一方、かかるポリシリコン薄膜は、不純物の濃度を適切に調整して抵抗値を調節できる。
かかる抵抗薄膜３１０は、トランジスタ形成部分の一側面側に位置する。しかし、抵抗薄膜の位置がこれに限定されるものではない。
図７Ｂを参照すれば、活性領域の各部分にベース電極、エミッタ電極及びコレクタ電極のコンタクトのためのコンタクトホール２５０を形成する。かかるコンタクトホール２５０は、フォトリソグラフィ工程を通じてＰＲパターンを形成した後、ＰＲパターンをマスクとしてドライエッチングを通じて形成できる。
図７Ｃを参照すれば、抵抗薄膜３１０の両側面に、抵抗電極３２０ａ，３２０ｂ及びトランジスタの各電極、すなわち、ベース電極２１５、エミッタ電極２２５及びドレイン電極２３５を形成する。
図７Ｄを参照すれば、トランジスタ形成部分の他の側面の絶縁膜上にＭＩＴ薄膜１３０を形成する。例えば、ＭＩＴ薄膜１３０は、ＶＯ２薄膜をスパッタリング方法を通じて２００ないし３００ｎｍの厚さに形成し、次いで、フォトリソグラフィ工程を通じて要求される薄膜の面積及び大きさを限定した後、イオンミリング法で不要な部分の薄膜を除去することによって形成する。
図７Ｅを参照すれば、ＭＩＴ薄膜１３０にコンタクトする二つのＭＩＴ電極１４０ａ，１４０ｂを形成する。ＭＩＴ電極１４０ａ，１４０ｂは、リフトオフフォトリソグラフィ工程を通じて形成する。一方、かかるＭＩＴ電極１４０ａ，１４０ｂの形成工程中に、抵抗素子３００の抵抗電極３２０ａ，３２０ｂとトランジスタ２００の各電極とをＭＩＴ電極１４０ａ，１４０ｂに連結する工程も共に行える。すなわち、ＭＩＴ電極１４０ａ，１４０ｂの形成工程が行われる時、金属薄膜を適切にパターニングして他の電極と連結させることができる。図７Ａないし図７Ｃをトランジスタ２００と抵抗素子３００とを形成する前工程と見られ、図７Ｄ及び図７Ｅの工程をＭＩＴ素子１００の形成及び電極を互いに連結する後工程と見られる。ＭＩＴ素子１００の形成部分については、図８Ａ以下でさらに詳細に説明する。
以上、バイポーラトランジスタを備えるＭＩＴ素子の自己発熱防止回路用の集積素子についての製造方法を例示したが、ＭＯＳトランジスタを備えるＭＩＴ素子の自己発熱防止回路用の集積素子も、類似した方法で製造できることはいうまでもない。ただし、バイポーラトランジスタのベース電極とは異なり、ＭＯＳトランジスタのゲート電極は、活性領域にコンタクトしないので、ゲート電極のためのコンタクトホールは不要である。一方、ゲート電極が形成される部分の絶縁膜１２０は、エッチングなどを通じて薄くすることで、ゲート絶縁膜として活用できる。
図８Ａないし図８Ｆは、図７Ａないし図７Ｅにおいて、ＭＩＴ素子部分の製造方法のみをさらに詳細に示す断面図である。
図８Ａを参照すれば、基板１１０上に絶縁膜１２０が形成される。かかる絶縁膜１２０は、例えば、熱的酸化膜の成長方法を通じてシリコン酸化膜を約２００ｎｍの厚さに成長させて形成できる。
図８Ｂを参照すれば、絶縁膜１２０の上部の全面にＭＩＴ薄膜１３０ａを形成する。かかるＭＩＴ薄膜１３０ａは、例えば、ＶＯ２薄膜をスパッタリング方法を通じて２００ないし３００ｎｍの厚さに蒸着して形成できる。
図８Ｃを参照すれば、ＭＩＴ素子の具現のために、ＭＩＴ薄膜を適正なサイズに形成せねばならない。それによって、フォトリソグラフィ工程を通じてＭＩＴ薄膜を適正なサイズに限定するＰＲパターン１６０を形成する。
図８Ｄを参照すれば、ＰＲパターン１６０の形成後、イオンミリング法によりＰＲパターン１６０を通じて限定された部分を除いた不要なＭＩＴ薄膜部分を除去して、所定のサイズのＭＩＴ薄膜１３０を形成する。
図８Ｅを参照すれば、再びフォトリソグラフィ工程を通じてＭＩＴ電極が形成される部分を限定するＰＲパターン１７０を形成する。
図８Ｆを参照すれば、限定されたＭＩＴ電極部分にＭＩＴ電極１４０ａ，１４０ｂを形成する。かかるＭＩＴ電極１４０ａ，１４０ｂは、Ｎｉ／Ｔｉ／Ｖをそれぞれ１０ｎｍの厚さに順次に蒸着して層間薄膜を形成し、かかる層間薄膜上にＡｕ金属薄膜を７００ｎｍの厚さに蒸着して形成できる。一方、ＭＩＴ電極が形成される部分以外の金属薄膜は、アセトンでＰＲを除去することによって共に除去できる。
ここで、ＭＩＴ電極１４０ａ，１４０ｂの形成のために利用される図８Ｅ及び図８Ｆの工程をリフトオフフォトリソグラフィ工程という。以後、熱的後処理工程を行うことによって、ＭＩＴ素子を完成できる。
本発明によるＭＩＴ素子の自己発熱防止回路及びＭＩＴ素子の自己発熱防止回路集積素子の製造方法は、トランジスタ、ＭＩＴ素子及び抵抗素子を含む回路を構成することによってＭＩＴ素子の自己発熱現象を解消することができる。
また、トランジスタ、ＭＩＴ素子、抵抗素子は、集積されてワンチップにパッケージ化される。これによって、ＭＩＴ素子自己発熱防止回路自体をワンチップに小型化し、集積素子として使用することができる。したがって、この集積回路は、携帯電話機、ノートブック型コンピュータのようなすべての電気電子回路における電流駆動素子の電流駆動の制御に容易に使用することができる。
図９及び図１０は、本発明のさらに他の実施形態による電流制御回路の回路図である。
図９を参照すれば、本実施形態の電流制御回路は、ＭＩＴ素子１００、及びＭＩＴ素子１００に並列に連結された電流駆動素子４００を備える。また、ＭＩＴ素子１００に直列に連結された抵抗Ｒ ３００をさらに備えることもできる。かかる構成をもって、ＭＩＴ素子１００が電流駆動素子４００の電流供給を制御する。すなわち、電流駆動素子４００への過剰電流供給や誤作動などにより発熱が発生した場合に、ＭＩＴ素子１００の抵抗が急激に減少して、電流がＭＩＴ素子１００を通じてバイパスされることで、電流駆動素子４００が保護される。ここで、電流駆動素子は、高電力用ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）及びダイオードを含む。
図１０を参照すれば、本実施形態の電流制御回路は、ＭＩＴ素子１００及び制御トランジスタ２００を備えたＭＩＴ−トランジスタ１５０と、電流駆動素子４００とを備える。
制御トランジスタ２００は、ＮＰＮ型、ＰＮＰ型接合トランジスタ及びＭＯＳトランジスタのうちいずれか一つであるが、制御トランジスタ２００が接合トランジスタである場合には、ＭＩＴ素子１００がベース電極とエミッタ電極との間に連結され、ＭＯＳトランジスタである場合には、ゲート電極とドレイン電極との間に連結される。
一方、制御トランジスタ２００のコレクタ電極とエミッタ電極との間に電流駆動素子４００が連結されるが、かかる連結関係をもって、電流駆動素子４００は、ＭＩＴ−トランジスタ１５０に並列に連結される。一方、制御トランジスタ２００のエミッタ電極とベース電極との間には、抵抗Ｒ ３００が連結される。
かかるＭＩＴ−トランジスタ１５０の機能を簡単に説明すれば、周辺温度が低い場合には、ＭＩＴ素子１００が高い抵抗状態を維持し、それによって、制御トランジスタ２００もオフ状態に維持され、電流がほとんど電流駆動素子４００に流れる。しかし、電流駆動素子４００への過剰電流供給や誤作動などにより温度が上昇すれば、ＭＩＴ素子１００でＭＩＴ現象が発生して抵抗が低くなり、それによって、制御トランジスタ２００もオンになって、電流は制御トランジスタ２００を通じて流れる。すなわち、ＭＩＴ−トランジスタ１５０は、電流駆動素子４００で熱が発生する時、電流をバイパスさせることによって、電流駆動素子４００の発熱を効率的に防止できる。
ここで、電流駆動素子４００も、高電力用ＬＥＤ及びダイオードを含む。
図１１Ａ及び図１１Ｂは、本発明のさらに他の実施形態による発熱制御回路の回路図である。
図１１Ａを参照すれば、本実施形態における電力トランジスタ発熱制御回路は、電力トランジスタ５００、ＭＩＴ素子１００及び制御トランジスタ５００ａを備えたＭＩＴトランジスタ１５０と、電流駆動素子４００とを備える。ここで、ＭＩＴ素子１００及び制御トランジスタ５００ａが図１０のようにＭＩＴ−トランジスタ１５０を形成するが、連結関係は図１０と異なる。すなわち、ＭＩＴ素子１００は、電力トランジスタ５００のベース電極と制御トランジスタ５００ａのベース電極との間に連結される。一方、ＭＩＴ素子１００は、電力トランジスタ５００のベース電極と抵抗Ｒ２との間に連結され、電力トランジスタ５００のベース電極に印加されるベース電流が抵抗Ｒ２を通じて調節される。一方、制御トランジスタ５００ａは、電力トランジスタ５００に並列に連結される。すなわち、それぞれのコレクタ電極が互いに連結され、それぞれのエミッタ電極が互いに連結される。
かかる連結関係をもって、本実施形態の電力トランジスタ発熱制御回路は、次のように動作する。電力トランジスタ５００の発熱による温度の上昇により、ＭＩＴ素子１００でＭＩＴが発生して抵抗が急激に低くなる。それによって、電力トランジスタ５００のベース電極に印加されるベース電流が減少して、電力トランジスタ５００のコレクタ電極とエミッタ電極との間を流れる電流が減少して、電力トランジスタ５００の温度が低くなる。一方、制御トランジスタ５００ａはターンオンされて、コレクタ電極とエミッタ電極との間に電流が流れる。結局、電力トランジスタ５００で減少した電流は、制御トランジスタ５００ａを通じて補償することによって、駆動素子４００に流れる電流はほとんど減少しない。その後、電力トランジスタ５００の温度が低くなって、ＭＩＴ素子１００が再び高い抵抗状態となれば、制御トランジスタ５００ａはオフになり、電力トランジスタ５００を通じて流れる電流も前の状態に復旧される。
本実施形態の電力トランジスタ発熱制御回路は、駆動素子４００に電流を一定に供給しつつ、電力トランジスタ５００の発熱を効果的に防止できる。本実施形態において、電力トランジスタ５００及び制御トランジスタ５００ａを接合トランジスタとして例示しているが、ＭＯＳトランジスタを使用できることはいうまでもない。また、ベース電源ＶＢと電力トランジスタ５００のベース電極との間に抵抗Ｒ２、及び電源Ｖｃｃと電力トランジスタ５００のコレクタ電極との間に抵抗Ｒ１が連結されているが、各素子間に適切な抵抗がさらに連結されることはいうまでもない。例えば、ＭＩＴ素子１００と電力トランジスタ５００のベース電極の接点との間に抵抗が連結される。
図１１Ｂを参照すれば、本実施形態の電力トランジスタ発熱制御回路は、電力トランジスタ５００に並列に連結された第２ＭＩＴ−トランジスタ１５０ａをさらに備える。ここで、第２ＭＩＴ−トランジスタ１５０ａは、第２ＭＩＴ素子１００ａ及び第２制御トランジスタ５００ｂを備える。かかる第２ＭＩＴ−トランジスタ１５０ａの存在により、電力トランジスタ５００の発熱制御と共に、ＭＩＴ−トランジスタ１５０の制御トランジスタ５００ａの発熱を制御する機能を行える。すなわち、本実施形態の電力トランジスタ発熱制御回路は、電力トランジスタ５００の発熱を二つのＭＩＴ−トランジスタ１５０，１５０ａが分けて防止し、また、相互間の発熱も防止する機能を行う。図面上、二つのＭＩＴ−トランジスタが示されたが、三つまたは四つなど二つ以上のＭＩＴ−トランジスタが電力トランジスタ５００に並列に連結されることはいうまでもない。
図１２Ａ及び図１２Ｂは、本発明のさらに他の実施形態によるダイオード電力制御回路の回路図である。
図１２Ａを参照すれば、本実施形態のダイオード電力制御回路は、ＭＩＴ素子１００、及びＭＩＴ素子１００に並列に連結された二つのダイオード４５０，４５０ａを備える。かかる構成のダイオード電力制御回路は、ＭＩＴ素子１００を通じて二つのダイオード４５０，４５０ａに印加される電流の供給を制御する。図面上、ＭＩＴ素子１００に連結された第２ダイオード４５０ａの矢印がさらに短く示されているが、これは、平常時にＭＩＴ素子１００が抵抗として作用して、電流が少なく供給されることを意味する。一方、第１ダイオード４５０の発熱などの問題が発生する時、ＭＩＴの発生によりＭＩＴ素子１００の抵抗が低くなって、第２ダイオード４５０ａに相対的に電流を多く供給する。
本実施形態では、ＭＩＴ素子と関連して説明したが、ＭＩＴ素子だけでなく、電流を制御できる他の素子がＭＩＴ素子の代わりに連結することもできる。例えば、ＭＩＴ素子の代わりに、サーミスタ、抵抗などが連結され、ある場合には抵抗がないことがある。一方、図示していないが、上部及び下部の端子には、電源及びグラウンドが連結される。
ここで、ダイオードは、ｐｎ接合ダイオードであって、ＬＥＤを含む。ここで、ＬＥＤには、ＬＥＤ電球や蛍光灯のように、ＬＥＤを利用するあらゆる照明灯が含まれる。
図１２Ｂを参照すれば、本実施形態のダイオード電力制御回路は、図１２Ａと類似しているが、さらに多くのＭＩＴ素子及びダイオードが連結される。すなわち、それぞれのＭＩＴ素子に対応して、ダイオードが並列に連続して連結される。それによって、ダイオードは、ＭＩＴ素子より一つがさらに多い。機能は前述した通りであり、ＭＩＴ素子の代わりに、電流を制御できる他の素子、すなわち、サーミスタや抵抗などが連結されることはいうまでもない。
図１２Ａ及び図１２Ｂで説明したダイオード電力制御回路は、ワンチップ形態にパッケージングされる。ダイオードをＬＥＤとして使用する場合に、ＭＩＴ素子、サーミスタあるいは抵抗のうちいずれか一つの電流制御素子及びダイオードを備えたダイオード電力制御回路を、光を透過するレンズと共にパッケージングして、低発熱のＬＥＤを具現できる。かかる低発熱のＬＥＤを利用して、多様な照明器具の製造が可能である。例えば、低発熱のＬＥＤをアレイ構造で直列及び並列に連結して製造されたＬＥＤ電球及びＬＥＤ蛍光灯を備えたＬＥＤ照明システムを具現できる。一方、かかるダイオード電力制御回路は、電力用照明システム、大電力供給用電力システムなどの多様な電力システムに有用に利用される。
以上、色々な実施形態のＭＩＴ素子の自己発熱防止回路、電力トランジスタ発熱制御回路、及びダイオード電力制御回路の構造及び機能を説明した。かかる制御回路は、電流駆動素子を備えた多様なパワーシステムに有用に利用される。例えば、前記制御回路は、携帯電話、コンピュータ、電池充電回路、モーター制御回路、パワーアンプ、電気電子機器のパワー制御回路及びパワーサプライ、集積回路及びＬＥＤ電球またはＬＥＤ蛍光灯の制御回路システムなどに有用に使われる。一方、前述したように、本発明の制御回路は、ワンチップ形態にパッケージングされることで、電流駆動パワーシステムに容易に接続して使用するようにする。
以上、本発明を図面に示した実施形態を参考にして説明したが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
本発明は、金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子に係り、特にＭＩＴ素子の自己発熱問題を解決できる回路、及びその回路が集積された素子の製造方法に関する。かかる制御回路は、電流駆動素子を備えた多様なパワーシステムに有用に利用される。例えば、前記制御回路は、携帯電話、コンピュータ、電池充電回路、モーター制御回路、パワーアンプ、電気電子機器のパワー制御回路及びパワーサプライ、集積回路及びＬＥＤ電球またはＬＥＤ蛍光灯の制御回路システムなどに有用に使われる。

Claims (2)

  1. 所定の臨界温度以上で急激な金属−絶縁体転移を発生させるＭＩＴ素子、及び前記ＭＩＴ素子に連結された制御トランジスタを備えたＭＩＴ−トランジスタと、
    駆動素子に連結されて、前記駆動素子に電力を供給及び制御する少なくとも一つの電力トランジスタと、を備え、
    前記ＭＩＴ−トランジスタが前記電力トランジスタの表面あるいは発熱部分に付着され、回路的には、前記電力トランジスタのベース電極、ゲート電極、コレクタ電極またはドレイン電極に連結され、
    前記電力トランジスタの温度上昇時、前記ＭＩＴ−トランジスタが前記電力トランジスタの電流を低減することによって、前記電力トランジスタの発熱を防止し、
    前記制御トランジスタは、ベース電極またはゲート電極が前記ＭＩＴ素子を通じて前記電力トランジスタのベース電極またはゲート電極に連結され、エミッタ電極またはソース電極が前記電力トランジスタのエミッタ電極またはソース電極に連結され、コレクタ電極またはドレイン電極が前記電力トランジスタのコレクタ電極またはドレイン電極に連結され、
    前記電力トランジスタがオン状態で前記駆動素子に電流を供給する間に、前記電力トランジスタの温度が上昇する時、前記ＭＩＴ−トランジスタが前記電力トランジスタの電流を低減し、前記制御トランジスタを通じて電流を流すことによって、前記電力トランジスタの発熱を防止する電力トランジスタ発熱制御回路。
  2. 少なくとも二つの前記ＭＩＴ−トランジスタが前記電力トランジスタに並列に連結され、
    それぞれの前記制御トランジスタが前記ＭＩＴ素子と前記電力トランジスタとに同一な連結関係をもって連結されたことを特徴とする請求項１に記載の電力トランジスタ発熱制御回路。
JP2013078936A 2008-02-25 2013-04-04 電力トランジスタ発熱制御回路およびダイオード電力制御回路 Expired - Fee Related JP5740429B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2008-0016935 2008-02-25
KR20080016935 2008-02-25
KR10-2008-0091265 2008-09-17
KR1020080091265A KR20090091642A (ko) 2008-02-25 2008-09-17 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법
KR10-2009-0002732 2009-01-13
KR1020090002732A KR101213471B1 (ko) 2008-02-25 2009-01-13 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010548604A Division JP5539234B2 (ja) 2008-02-25 2009-02-23 金属−絶縁体転移（ｍｉｔ）素子の自己発熱防止回路、及びその防止回路用の集積素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013179310A JP2013179310A (ja) 2013-09-09
JP5740429B2 true JP5740429B2 (ja) 2015-06-24

Family

ID=41016566

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010548604A Expired - Fee Related JP5539234B2 (ja) 2008-02-25 2009-02-23 金属−絶縁体転移（ｍｉｔ）素子の自己発熱防止回路、及びその防止回路用の集積素子の製造方法
JP2013078936A Expired - Fee Related JP5740429B2 (ja) 2008-02-25 2013-04-04 電力トランジスタ発熱制御回路およびダイオード電力制御回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010548604A Expired - Fee Related JP5539234B2 (ja) 2008-02-25 2009-02-23 金属−絶縁体転移（ｍｉｔ）素子の自己発熱防止回路、及びその防止回路用の集積素子の製造方法

Country Status (6)

Country Link
US (1) US8890574B2 (ja)
EP (1) EP2248169B1 (ja)
JP (2) JP5539234B2 (ja)
KR (1) KR101213471B1 (ja)
CN (1) CN101960592B (ja)
WO (1) WO2009107948A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011007271B4 (de) 2010-04-19 2022-08-11 Electronics And Telecommunications Research Institute Feldeffekttransistor mit variablem Gate
WO2012096534A2 (ko) * 2011-01-13 2012-07-19 한국전자통신연구원 고효율 정전류 회로
KR101746462B1 (ko) 2011-01-13 2017-06-15 한국전자통신연구원 고효율 정전류 회로
KR101772588B1 (ko) 2011-08-22 2017-09-13 한국전자통신연구원 클리어 컴파운드 에폭시로 몰딩한 ｍｉｔ 소자 및 그것을 포함하는 화재 감지 장치
US9589904B2 (en) 2013-02-14 2017-03-07 Infineon Technologies Austria Ag Semiconductor device with bypass functionality and method thereof
KR101446994B1 (ko) * 2013-12-09 2014-10-07 주식회사 모브릭 Mit 기술을 적용한 자동 고온 및 고전류 차단 방법 및 이러한 방법을 사용하는 스위치
US9384811B2 (en) 2014-04-10 2016-07-05 Samsung Electronics Co., Ltd. Method and system for providing a thermally assisted spin transfer torque magnetic device including smart thermal barriers
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
CN108682672B (zh) * 2018-04-26 2021-11-09 浙江大学 适用于内部功率开关芯片在短路工况下均热的大功率半导体模块
CN111739941A (zh) * 2019-03-25 2020-10-02 台达电子企业管理（上海）有限公司 半导体芯片
US11349021B2 (en) 2020-03-24 2022-05-31 Littelfuse, Inc. Thyristor assembly
CN113161351B (zh) * 2021-03-23 2022-03-11 江苏新顺微电子股份有限公司 双极晶体管集成高压启动电阻的器件结构及制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534241A (en) 1968-09-17 1970-10-13 Texas Instruments Inc Battery charger
US4316080A (en) * 1980-02-29 1982-02-16 Theodore Wroblewski Temperature control devices
JP2550361B2 (ja) 1987-10-19 1996-11-06 日産自動車株式会社 保護機能を備えたパワートランジスタ
JPH02242123A (ja) * 1989-03-15 1990-09-26 Matsushita Electric Ind Co Ltd 液位計
US5847436A (en) * 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
US6890766B2 (en) * 1999-03-17 2005-05-10 International Business Machines Corporation Dual-type thin-film field-effect transistors and applications
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
JP2004096318A (ja) 2002-08-30 2004-03-25 Mitsubishi Electric Corp 電力用半導体装置
US7777430B2 (en) * 2003-09-12 2010-08-17 Terralux, Inc. Light emitting diode replacement lamp
KR100576703B1 (ko) 2003-10-23 2006-05-03 한국전자통신연구원 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법
KR100734830B1 (ko) * 2005-01-14 2007-07-03 한국전자통신연구원 전하방전수단을 포함하는 리튬 2차전지
KR100786937B1 (ko) * 2005-07-20 2007-12-17 주식회사 엘지화학 이차전지 보호장치
KR100668347B1 (ko) * 2005-10-13 2007-01-12 삼성전자주식회사 금속-절연체 천이막 저항체를 포함하는 반도체 메모리 소자
JP2007258227A (ja) * 2006-03-20 2007-10-04 Stanley Electric Co Ltd Ｌｅｄ駆動回路
KR100825760B1 (ko) * 2006-06-02 2008-04-29 한국전자통신연구원 급격한 ｍｉｔ 소자, 그 소자를 이용한 ｍｉｔ 센서 및 그ｍｉｔ 센서를 포함한 경보기 및 이차전지 폭발 방지 회로
US7701151B2 (en) * 2007-10-19 2010-04-20 American Sterilizer Company Lighting control system having temperature compensation and trim circuits

Also Published As

Publication number Publication date
JP2013179310A (ja) 2013-09-09
JP2011524626A (ja) 2011-09-01
KR101213471B1 (ko) 2012-12-18
WO2009107948A3 (en) 2010-02-04
CN101960592B (zh) 2013-07-17
US20110043141A1 (en) 2011-02-24
EP2248169A2 (en) 2010-11-10
JP5539234B2 (ja) 2014-07-02
CN101960592A (zh) 2011-01-26
US8890574B2 (en) 2014-11-18
EP2248169A4 (en) 2012-03-28
WO2009107948A2 (en) 2009-09-03
KR20090091648A (ko) 2009-08-28
EP2248169B1 (en) 2016-08-31

Similar Documents

Publication Publication Date Title
JP5740429B2 (ja) 電力トランジスタ発熱制御回路およびダイオード電力制御回路
JP5513399B2 (ja) 金属−絶縁体転移素子を用いたトランジスタの発熱制御回路及びその発熱制御方法
US8420987B2 (en) Thermistor with 3 terminals, thermistor-transistor, circuit for controlling heat of power transistor using the thermistor-transistor, and power system including the circuit
US8872223B2 (en) Programmable SCR for ESD protection
TWI414066B (zh) 半導體裝置結構及其積體電路以及包含此積體電路之電子裝置
JP5172974B2 (ja) 金属−絶縁体転移素子を備えた大電流制御回路及びその大電流制御回路を備えるシステム
KR100684180B1 (ko) 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
JP2006515960A (ja) 静電気放電回路およびそのための方法
JP2007173493A (ja) 半導体装置
JPH09139468A (ja) 半導体集積回路装置
TW201926696A (zh) 具有非對稱閾值電壓的電晶體
KR20090091642A (ko) 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법
KR101312267B1 (ko) 3 단자 써미스터, 써미스터-트랜지스터, 그 써미스터-트랜지스터를 이용한 전력 트랜지스터 발열 제어회로 및 그 발열 제어회로를 포함한 전력 시스템
JP2001028437A (ja) 過電流保護装置
TWI398944B (zh) 設有位能障式稽納二極體之低壓暫態電壓抑制器
JPH09129818A (ja) 温度制御素子を内蔵した化合物半導体装置。
JP2005294740A (ja) マルチフィンガーｎｍｏｓトランジスタ構造
JP2021132129A (ja) 半導体集積回路
JP2008034586A (ja) 半導体装置
JPH0831964A (ja) 半導体装置及びその製造方法
JP2010097996A (ja) サージ保護素子
JP2005191161A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R150 Certificate of patent or registration of utility model

Ref document number: 5740429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees