JP5719893B2 - 二重機能の容量性素子を伴うディスプレイ - Google Patents

Description

本発明は、一般に、容量性素子を含むピクセルを有するディスプレイに係り、より詳細には、ディスプレイに映像を発生するディスプレイシステムの部分を形成するピクセルの容量性素子が、ディスプレイ上又はその付近のタッチ事象を感知するタッチ感知システムの部分も形成するようなディスプレイに係る。

コンピューティングシステムでは、ボタン又はキー、マウス、トラックボール、ジョイスティック、タッチセンサパネル、タッチスクリーン、等の操作を遂行するために多数の形式の入力装置を現在利用することができる。特に、タッチスクリーンは、操作が容易で多様性があると共に、価格が低下しているために、益々普及している。タッチスクリーンは、タッチ感知表面をもつ透明パネルであるタッチセンサパネルと、このパネルの後方に部分的に又は完全に位置される液晶ディスプレイ（ＬＣＤ）のようなディスプレイ装置であって、そのビューエリアの少なくとも一部分がタッチ感知表面で覆われるようなディスプレイ装置と、を備えている。タッチスクリーンは、ディスプレイ装置により表示されているユーザインターフェイス（ＵＩ）で指令された位置においてユーザが指、スタイラス又は他の物体を使用してタッチセンサパネルにタッチすることにより、種々の機能を遂行できるようにする。一般的に、タッチスクリーンは、タッチセンサパネル上のタッチ事象及びその位置を確認することができ、次いで、コンピューティングシステムは、そのタッチ事象を、タッチ事象の時間に現れる表示に従って解釈した後に、タッチ事象に基づいて１つ以上のアクションを遂行することができる。

相互キャパシタンスタッチセンサパネルは、インジウムスズ酸化物（ＩＴＯ）のような実質的に透明の導電性材料のドライブ線及びセンス線のマトリクスを、多くの場合、実質的に透明な基板上に水平及び垂直方向に行列配置することで形成することができる。容量性タッチセンサパネルをディスプレイにオーバーレイして、上述したタッチスクリーンを形成できるのは、その一部分は、それらが実質的に透明だからである。しかしながら、タッチセンサパネルをディスプレイにオーバーレイすることは、重量及び厚みが追加されると共に、ディスプレイの輝度が下がるので、欠点である。

本発明は、二重機能の容量性素子をもつピクセルを含むディスプレイに係る。より詳細には、これら二重機能の容量性素子は、ディスプレイ上に映像を発生するディスプレイシステムの部分を形成すると共に、ディスプレイ上又はその付近のタッチ事象を感知するタッチ感知システムの部分も形成する。容量性素子は、例えば、ディスプレイシステムにおけるピクセルのピクセル蓄積キャパシタ又は電極として個々に動作するように構成されると共に、タッチ感知システムの素子として集合的に動作するようにも構成されたＬＣＤディスプレイのピクセルでのキャパシタである。このように、例えば、一体的なタッチ感知能力を伴うディスプレイを、より少ない部品及び／又は処理ステップを使用して製造できると共に、ディスプレイそれ自身を、より薄く且つより軽量にすることができる。

本発明の実施形態による複数のＬＣＤピクセルを含む規範的なＬＣＤディスプレイの部分回路図である。 本発明の実施形態により垂直及び水平の共通電圧ラインの切断部により形成される規範的領域を示す。 本発明の実施形態により垂直及び水平の共通電圧ラインの切断部により形成される規範的領域を示す。 ドライブ領域のピクセル３０１及び規範的センス領域のピクセル３０３の部分回路図である。 本発明の実施形態によりＬＣＤ段階中及びタッチ段階中にドライブ領域のピクセルに印加される規範的信号を示す。 本発明の実施形態によりＬＣＤ段階中及びタッチ段階中にセンス領域のピクセルに印加される規範的信号を示す。 本発明の実施形態によりタッチ段階中のドライブ領域の蓄積キャパシタの規範的動作を詳細に示す。 本発明の実施形態によりタッチ段階中のセンス領域の蓄積キャパシタの規範的動作を詳細に示す。 本発明の実施形態によりＬＣＤ素子として及びタッチセンサとして動作する二重機能の容量性素子を伴うピクセルの領域を有する規範的タッチスクリーンの部分図である。 本発明の実施形態によりタッチスクリーンの境界領域に延びる金属トレースを含む規範的タッチスクリーンの部分図である。 本発明の実施形態による境界領域における金属トレースへの列及び行パッチの規範的な接続を示す。 本発明の実施形態による規範的な列及び隣接行パッチの上面図である。 本発明の実施形態により、単一の行において広い間隔をもつ２つの隣接するタッチピクセルに対し、指タッチのｘ座標・対・タッチピクセルから見た相互キャパシタンスを示す規範的グラフである。 本発明の実施形態により空間的補間が行われる場合に単一の行において広い間隔をもつ２つの隣接するタッチピクセルに対し、指タッチのｘ座標・対・タッチピクセルから見た相互キャパシタンスを示す規範的グラフである。 本発明の実施形態により大きなタッチピクセル間隔に対して有用な規範的な列及び隣接行パッチパターンの上面図である。 本発明の実施形態により多角形領域（レンガ）の列及び行として形成されたセンス（又はドライブ）領域を含む規範的タッチスクリーンを示す。 図９Ａの規範的タッチスクリーンの一部分の拡大図である。 本発明の実施形態により列Ｃ０及びＣ１に関連したレンガ及びレンガをバスラインに結合する接続ｙＶｃｏｍラインを含む図９Ａの規範的タッチスクリーンの一部分を示す図である。 本発明の実施形態により接続ｙＶｃｏｍラインとセンス領域との間の漂遊キャパシタンスを更に減少できる規範的ジグザグ二重補間タッチスクリーンの一部分を示す図である。 本発明の実施形態によりアモルファスシリコン（ａ−Ｓｉ）を使用する規範的な電気的制御複屈折（ＥＣＢ）ＬＣＤディスプレイにおけるピクセルの第１金属層（Ｍ１）のパターンを示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにポリＳｉのアイランドパターンが形成されるパターン化ステップを示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおいてピクセルに形成された接続を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるピクセルの第２金属層（Ｍ２）のパターンを示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける平坦化（ＰＬＮ）接触層を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける反射（ＲＥＦ）層を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける不動態化（ＰＡＳＳ）接触部を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおいてピクセル電極を形成するＩＰＯ層のような半透明の導電性材料を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける完成したピクセルの平面図である。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける完成したピクセルの側面図である。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける完成したピクセルの側面図である。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける完成したピクセルの側面図である。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける完成したピクセルの側面図である。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるピクセルの蓄積キャパシタンスの比較分析を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるピクセルの蓄積キャパシタンスの比較分析を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるピクセルのアパーチャー比推定を示す。 本発明の実施形態によりａ−Ｓｉを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける規範的変更を示す。 本発明の実施形態により低温多結晶シリコン（ＬＴＰＳ）を使用する規範的インプレーンスイッチング（ＩＰＳ）ＬＣＤディスプレイにおけるピクセルのポリＳｉの層のパターンを示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおけるピクセルの第１金属層（Ｍ１）のパターンを示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおいてピクセルに形成されたビアを示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおけるピクセルの第２金属層（Ｍ２）のパターンを示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおいてピクセルに形成されたＩＴＯのような透明な導電性材料の第１層を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおける接続を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおいてピクセルに形成されたＩＴＯのような透明な導体の第２層を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおける完成したピクセルの平面図である。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおけるピクセルの側面図である。 本発明の実施形態によりＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおける２つのピクセルの蓄積キャパシタンスを示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおけるピクセルのポリＳｉ層のパターンを示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおけるピクセルの第１金属層（Ｍ１）のパターンを示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおいてピクセルに形成されたビアを示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおけるピクセルの第２金属層（Ｍ２）パターンを示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおいてピクセルに形成されたＩＴＯのような透明な導電性材料の第１層を示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおける接続を示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおいてピクセルに形成されたＩＴＯのような透明な導体の第２層を示す。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおける完成したピクセルの平面図である。 本発明の実施形態によりｙＶｃｏｍラインがＭ２層に形成されるＬＴＰＳを使用する規範的ＩＰＳ ＬＣＤディスプレイにおけるピクセルの側面図である。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるポリＳｉの半導体層を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける金属（Ｍ１）の第１層を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける接続を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける第２金属層（Ｍ２）を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける接続層を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける反射層を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるＩＴＯ層を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける完成したピクセルを示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるピクセルの側面図である。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるピクセルの蓄積キャパシタンスの計算を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおけるピクセルのアパーチャー比推定を示す。 本発明の実施形態によりＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイにおける規範的変更を示す。 本発明の実施形態により規範的接地セパレータ領域を含むタッチスクリーンの一部分を示す。 本発明の実施形態による規範的高Ｒシールドを示す、図５６の規範的タッチスクリーンの側面図である。 本発明の実施形態によるブラックマスクのブラックマスク線、及びこのブラックマスク線の下の金属線を含む規範的タッチスクリーンの一部分の側面図である。 本発明の実施形態による規範的なブラックマスクレイアウトを示す。 ピクセル領域が複数の機能を果たす規範的ＩＰＳベースのタッチスクリーンディスプレイを示す。 本発明の１つ以上の実施形態を含むことのできる規範的コンピューティングシステムを示す。 本発明の実施形態による二重機能容量性素子を伴うピクセルを含むタッチスクリーンを備える規範的移動電話を示す。 本発明の実施形態による二重機能容量性素子を伴うピクセルを含むタッチスクリーンを備える規範的デジタルメディアプレーヤを示す。 本発明の実施形態による二重機能容量性素子を伴うピクセルを含むタッチスクリーンを備える規範的パーソナルコンピュータを示す。

好ましい実施形態の以下の説明では、本発明を具現化できる特定の実施形態が例示された添付図面を参照する。他の実施形態も使用できると共に、本発明の実施形態の範囲から逸脱せずに、構造上の変更もなし得ることを理解されたい。

本発明は、二重機能の容量性素子をもつピクセルを含むディスプレイに係る。より詳細には、これら二重機能の容量性素子は、ディスプレイ上に映像を発生するディスプレイシステムの部分を形成すると共に、ディスプレイ上又はその付近のタッチ事象を感知するタッチ感知システムの部分も形成する。容量性素子は、例えば、ディスプレイシステムにおけるピクセルのピクセル蓄積キャパシタ又は電極として個々に動作するように構成されると共に、タッチ感知システムの素子として集合的に動作するようにも構成されたＬＣＤディスプレイのピクセルでのキャパシタである。このように、例えば、一体的なタッチ感知能力を伴うディスプレイを、より少ない部品及び／又は処理ステップを使用して製造できると共に、ディスプレイそれ自身を、より薄く且つより軽量にすることができる。

図１は、本発明の実施形態により複数のＬＣＤピクセルを含む規範的なＬＣＤディスプレイ１００の部分回路図である。パネル１００のピクセルは、ＬＣＤピクセル及びタッチ感知素子の両方の機能を発揮できるように構成される。即ち、これらピクセルは、ピクセルのＬＣＤディスプレイ回路の部分として動作できると共に、タッチ感知回路の素子としても動作できる容量性素子又は電極を含む。このようにパネル１００は、一体的なタッチ感知能力をもつＬＣＤディスプレイとして動作することができる。図１は、ディスプレイ１００のピクセル１０１、１０２、１０３及び１０４を詳細に示す。

ピクセル１０２は、ゲート１５５ａ、ソース１５５ｂ及びドレイン１５５ｃを伴う薄膜トランジスタ（ＴＦＴ）１５５を含む。又、ピクセル１０２は、上部電極１５７ａ及び下部電極１５７ｂを伴う蓄積キャパシタＣst１５７と、ピクセル電極１５９ａ及び共通電極１５９ｂを伴う液晶キャパシタＣlc１５９と、カラーフィルタ電圧源Ｖcf１６１も含む。ピクセルがインプレーンスイッチング（ＩＰＳ）装置である場合には、Ｖcfは、例えば、Ｃst１５７と並列に共通電圧ラインに接続されたフリンジ電界電極である。ピクセルがＩＰＳを利用しない場合には、Ｖcf１５１は、例えば、カラーフィルタガラス上のＩＴＯ層である。又、ピクセル１０２は、グリーン（Ｇ）カラーデータのデータラインであるＧｄａｔａライン１１７の一部分１１７ａ、及びゲートライン１１３の一部分１１３ｂも含む。ゲート１５５ａは、ゲートライン部分１１３ｂに接続され、そしてソース１５５ｂは、Ｇｄａｔａライン部分１１７ａに接続される。Ｃst１５７の上部電極１５７ａは、ＴＦＴ１５５のドレイン１５５ｃに接続され、そしてＣst１５７の下部電極１５７ｂは、ｘ方向に延びる共通電圧ラインｘＶｃｏｍ１２１の一部分１２１ｂに接続される。Ｃlc１５９のピクセル電極１５９ａは、ＴＦＴ１５５のドレイン１５５ｃに接続され、そしてＣlc１５９の共通電極１５９ｂは、Ｖcf１５１に接続される。

ピクセル１０３の回路図は、ピクセル１０２と同一である。しかしながら、ピクセル１０３を通して延びるカラーデータライン１１９は、ブルー（Ｂ）カラーのデータを搬送する。ピクセル１０２及び１０３は、例えば、従来のＬＣＤピクセルである。

ピクセル１０２及び１０３と同様に、ピクセル１０１は、ゲート１０５ａ、ソース１０５ｂ及びドレイン１０５ｃを伴う薄膜トランジスタ（ＴＦＴ）１０５を備えている。又、ピクセル１０１は、上部電極１０７ａ及び下部電極１０７ｂを伴う蓄積キャパシタＣst１０７と、ピクセル電極１０９ａ及び共通電極１０９ｂを伴う液晶キャパシタＣlc１０９と、カラーフィルタ電圧源Ｖcf１１１も含む。又、ピクセル１０１は、レッド（Ｒ）カラーデータのデータラインであるＲｄａｔａライン１１５の一部分１１５ａ、及びゲートライン１１３の一部分１１３ａも含む。ゲート１０５ａは、ゲートライン部分１１３ａに接続され、そしてソース１０５ｂは、Ｒｄａｔａライン部分１１５ａに接続される。Ｃst１０７の上部電極１０７ａは、ＴＦＴ１０５のドレイン１０５ｃに接続され、そしてＣst１０７の下部電極１０７ｂは、ｘＶｃｏｍ１２１の一部分１２１ａに接続される。Ｃlc１０９のピクセル電極１０９ａは、ＴＦＴ１０５のドレイン１０５ｃに接続され、そしてＣlc１０９の共通電極１０９ｂは、Ｖcf１１１に接続される。

ピクセル１０２及び１０３とは異なり、ピクセル１０１は、ｙ方向に延びる共通電圧ラインであるｙＶｃｏｍ１２３の一部分１２３ａも含む。更に、ピクセル１０１は、部分１２１ａを部分１２３ａに接続する接続部１２７も含む。従って、接続部１２７は、ｘＶｃｏｍ１２１及びｙＶｃｏｍ１２３を接続する。

ピクセル１０４も、ピクセル１０１と同様であるが、ｙＶｃｏｍ１２５の一部分１２５ａが切断部（開放部）１３１を有し、そしてｘＶｃｏｍ１２１の一部分１２１ｂが切断部１３３を有している。

図１において明らかなように、ピクセル１０１、１０２及び１０３の蓄積キャパシタの下部電極は、ｘＶｃｏｍ１２１によって一緒に接続される。これは、多くのＬＣＤパネルにおける従来形式の接続であり、従来のゲートライン、データライン及びトランジスタに関連して使用したときに、ピクセルをアドレスできるようにする。水平の共通電圧ラインへの接続を伴って垂直の共通電圧ラインを追加することで、以下に詳細に述べるように、ｘ方向及びｙ方向の両方においてピクセルをグループ化することができる。例えば、ｙＶｃｏｍ１２３と、ｘＶｃｏｍ１２１への接続１２７は、ピクセル１０１、１０２及び１０３の蓄積キャパシタを、ピクセル１０１、１０２及び１０３の上下のピクセルの蓄積キャパシタに接続できるようにする（上下のピクセルは、図示されていない）。例えば、ピクセル１０１、１０２及び１０３の真上のピクセルは、各々、ピクセル１０１、１０２及び１０３と同じ構成を有する。この場合に、ピクセル１０１、１０２及び１０３の真上のピクセルの蓄積キャパシタは、ピクセル１０１、１０２及び１０３の蓄積キャパシタに接続される。

一般的に、ＬＣＤパネルは、パネル内の全てのピクセルの蓄積キャパシタが、例えば、複数の水平の共通電圧ラインへの接続を伴う少なくとも１つの垂直の共通電圧ラインを通して一緒に接続されるように構成することができる。別のＬＣＤパネルは、ピクセルの異なるグループを一緒に接続して、一緒に接続された蓄積キャパシタの複数の個別の領域を形成するように構成することができる。

個別の領域を形成する１つの仕方は、水平及び／又は垂直の共通ラインに切断部（開放部）を形成することである。例えば、パネル１００のｙＶｃｏｍ１２５は、切断部１３１を有し、これは、切断部より上のピクセルを、切断部より下のピクセルから分離できるようにする。同様に、ｘＶｃｏｍ１２１は、切断部１３３を有し、これは、切断部の右側のピクセルを、切断部の左側のピクセルから分離できるようにする。

図２Ａ及び２Ｂは、本発明の実施形態により垂直及び水平の共通電圧ラインの切断部により形成される規範的領域を示す。図２Ａは、ＴＦＴガラス領域レイアウトを示す。図２Ａは、領域２０１、領域２０５及び領域２０７を示す。各領域２０１、２０５及び２０７は、複数のピクセルの蓄積キャパシタ（詳細に示さず）を、垂直方向（ｙ方向）及び水平方向（ｘ方向）に共通の電圧ラインを通してリンクすることにより形成される。例えば、図２Ａの拡大エリアは、ピクセルブロック２０３ａ−ｅを示す。ピクセルブロックは、１つ以上のピクセルを含み、それらピクセルの少なくとも１つは、垂直の共通ライン、即ちｙＶｃｏｍを含む。図１は、例えば、ピクセル１０１から１０３を含むピクセルブロックを示し、ピクセル１０１は、ｙＶｃｏｍ１２３を含む。図２Ａにおいて明らかなように、ピクセルブロック２０３ａは、水平の共通ライン、即ちｘＶｃｏｍ２０６を通して、水平方向にピクセルブロック２０３ｂに接続される。同様に、ピクセルブロック２０３ａは、垂直の共通ライン、即ちｙＶｃｏｍ２０４を通して、垂直方向にピクセルブロック２０３ｃに接続される。ｘＶｃｏｍ２０６における切断部は、ブロック２０３ａがブロック２０３ｄに接続されるのを防止し、又、ｙＶｃｏｍ２０４における切断部は、ブロック２０３ａがブロック２０３ｅに接続されるのを防止する。領域２０１及び２０７は、タッチＡＳＩＣ２１５のタッチ回路２１３のような適当なタッチ回路に接続されたときにタッチ感知情報を与えることのできる容量性素子を形成する。接続は、以下に詳細に述べるように、これら領域をスイッチ回路２１７に接続することにより確立される。（ＩＰＳ型のディスプレイの場合、導電性ドットが要求されないことに注意されたい。この場合、ＸＶＣＯＭ及びＹＶＣＯＭ領域は、ＬＣＤドライバチップと同様に（非等方性の導電性接着剤を通して）ガラスに接合されるタッチＡＳＩＣへ延びる金属トレースで簡単に拡張することができる。しかしながら、非ＩＰＳ型のディスプレイでは、カラーフィルタプレート上のＶＣＯＭ領域を、ＴＦＴプレート上の対応領域に接触させるために、導電性のドットが必要となる。）同様に、領域２０１及び領域２０５は、タッチ回路２１３に接続されたときにタッチ情報を与えることのできる容量性素子を形成する。従って、領域２０１は、例えば、センス電極と称される領域２０５及び２０７に対して共通電極として働く。以上、タッチ感知の相互キャパシタンスモードについて述べた。各領域を独立して使用して、自己キャパシタンスを測定することもできる。

上述したように、ピクセルの、一緒に領域接続された蓄積キャパシタは、図１のｘＶｃｏｍ及びｙＶｃｏｍのような共通電圧ライン間のビアを使用すると共に、共通電圧ラインにおける選択的な切断部を使用して、形成することができる。従って、図２Ａは、ビア又は他の接続部及び選択的切断部を使用して多数のピクセルに及ぶ容量性領域を生成できる１つの仕方を示す。もちろん、本開示に鑑み、当業者であれば、他の形状及び構成の領域も生成できることが容易に理解されよう。

図２Ｂは、ピクセルにより使用されるＬＣＤ技術の形式に基づいて必要とされるか又は必要とされないＣＦガラスパターン化ＩＴＯ領域レイアウトを示す。例えば、このようなＣＦ ＩＴＯ領域は、ＬＣＤピクセルがインプレーンスイッチング（ＩＰＳ）を利用する場合には必要がない。しかしながら、図２Ｂは、上部電極と下部電極との間で液晶に電圧が印加される非ＩＰＳ ＬＣＤディスプレイに向けられている。図２Ｂは、図２Ａの下部（非ＩＰＳディスプレイにおける）領域２０１、２０５及び２０７に各々対応する上部領域２２１、２２３及び２２５を示している。図２Ｂは、領域２５１、２５５及び２５７に接触する導電性ドット２５０を示している。これら導電性ドット２５０は、対応する上部領域及び下部領域を接続して、上部領域におけるピクセルの上部電極が駆動されたとき、下部領域におけるピクセルの対応する下部電極も駆動されるようにする。その結果、ピクセルが、例えば、変調信号により駆動される間にも、上部電極と下部電極との間の相対的電圧は、一定に保たれる。従って、液晶に印加される電圧は、例えば、タッチ段階中に、一定に保持することができる。特に、一定の相対的電圧は、ＬＣＤピクセルを動作するためのピクセル電圧である。それ故、タッチ入力が検出される間に、ピクセルは、動作を続ける（即ち、映像を表示する）ことができる。

図３ないし５Ｂを参照して、本発明の実施形態によるタッチ感知オペレーションを説明する。明瞭化のために、単一ドライブピクセル及び単一センスピクセルに関してオペレーションを説明する。しかしながら、上述したように、ドライブピクセルは、ドライブ領域の他のドライブピクセルに接続され、そしてセンスピクセルは、センス領域の他のセンスピクセルに接続されることが理解される。従って、実際のオペレーションでは、全ドライブ領域が駆動され、そして全センス領域がタッチの感知に貢献する。

図３は、ドライブ領域のピクセル３０１及び規範的センス領域のピクセル３０３の部分回路図を示す。ピクセル３０１及び３０３は、ＴＦＴ３０７及び３０９、ゲートライン３１１及び３１２、データライン３１３及び３１４、ｘＶｃｏｍライン３１５及び３１６、フリンジ電界電極３１９及び３２１、蓄積キャパシタ３２３及び３２５を含む。蓄積キャパシタ３２３及び３２５は、各々、約３００ｆＦ（フェムトファラッド）のキャパシタンスを有する。ピクセル３０３のフリンジ電界電極３２１の下部電極は、ｘＶｃｏｍ３１６を経て、センス回路の電荷増幅器３２６に接続することができる。電荷増幅器３２６は、このラインをバーチャル接地に保持し、フリンジ電界電極３２１から注入される電荷が増幅器の電圧出力として現れるようにする。増幅器のフィードバック素子がキャパシタとして示されているが、抵抗器として働くこともできるし、又は抵抗器及びキャパシタの組み合わせとして働くこともできる。又、フィードバックは、例えば、タッチ感知回路のダイサイズを最小にするために抵抗器及びキャパシタフィードバックでもよい。図３は、カバーガラス（図示せず）とで約３ｆＦの漂遊キャパシタンスを生じる指３２７、及び各約３ｆＦであるピクセルの他の漂遊キャパシタンスも示している。

図４Ａは、ＬＣＤ段階中及びタッチ段階中にピクセル３０１を含むドライブ領域のピクセルへｘＶｃｏｍ３１５を通して印加される規範的な信号を示す。ＬＣＤ段階中に、ｘＶｃｏｍ３１５は、ＬＣＤ反転を遂行するために２．５Ｖ±２．５Ｖの方形波信号で駆動される。ＬＣＤ段階は、巾が１２ｍｓである。タッチ段階では、ｘＶｃｏｍ３１５は、各々２００マイクロ秒持続する１５ないし２０の連続する刺激段階で駆動される。この場合の刺激信号は、同じ周波数と、０°又は１８０°の相対的位相（図４Ａにおいて“＋”及び“−”に対応する）とを各々有する２．５Ｖ±２Ｖの正弦波信号である。タッチ段階は、巾が４ｍｓである。

図５Ａは、タッチ段階中の蓄積キャパシタ３２３の動作を詳細に示す。より詳細には、蓄積キャパシタ３２３のキャパシタンスは、他のキャパシタンス、即ち図３に示す漂遊キャパシタンスより著しく高いので、蓄積キャパシタの下部電極に印加される２．５Ｖ±２Ｖの正弦波刺激信号のＡＣ成分のほとんど（約９０％）は、上部電極へ移送される。それ故、ＬＣＤを動作するために４．５ボルトＤＣまで荷電される上部電極は、４．５Ｖ±１．９Ｖの正弦波信号を見る。これらの信号は、フリンジ電界電極３１９の対応する左右の櫛形構造体へ通される。このように、フリンジ電界電極３１９の両櫛形構造体は、振幅が約±２Ｖ（一方は±２Ｖ、他方は±１．９Ｖ）のＡＣ成分を有する信号で変調することができる。従って、フリンジ電界電極３１９は、同様に駆動されるドライブ領域におけるピクセルの他のフリンジ電界電極と共に、容量性感知のドライブ線として動作することができる。

フリンジ電界電極３１９は、タッチ感知システムのドライブ素子として動作するように構成されると同時に、ＬＣＤディスプレイシステムの一部分として動作を続けることに注意するのが重要である。図５Ａに示すように、フリンジ電界電極の櫛形構造体の電圧は、各々、約±２Ｖで変調されるが、櫛形構造体間の相対的電圧は、２Ｖ±０．１Ｖでほぼ一定に留まる。この相対的電圧は、ＬＣＤ動作のためにピクセルの液晶が見る電圧である。タッチ段階中の相対的電圧の０．１ＶＡＣ変動がＬＣＤディスプレイに及ぼす影響は、受け容れられる程度の低いものでなければならない。というのは、特に、ＡＣ変動は、典型的に、その周波数が液晶の応答時間より高いからである。例えば、刺激信号の周波数、ひいては、ＡＣ変動の周波数は、典型的に、１００ｋＨｚより高い。しかしながら、液晶の応答時間は、典型的に、１００Ｈｚ未満である。それ故、タッチシステムのドライブ素子としてのフリンジ電界電極の機能は、フリンジ電界電極のＬＣＤの機能を妨げてはならない。

図３、４Ｂ及び５Ｂを参照し、センス領域の規範的動作について以下に述べる。図４Ｂは、上述したＬＣＤ及びタッチ段階中にピクセル３０３を含むセンス領域のピクセルへｘＶｃｏｍ３１６を通して印加される信号を示す。ドライブ領域と同様に、ｘＶｃｏｍ３１６は、ＬＣＤ段階中に、ＬＣＤ反転を遂行するために２．５Ｖ±２．５Ｖの方形波信号で駆動される。タッチ段階中に、ｘＶｃｏｍ３１６は、２．５Ｖのバーチャル接地又はその付近に電圧を保持する増幅器３２６に接続される。従って、フリンジ電界電極３２１も、２．５Ｖに保持される。図３に示すように、フリンジ電界は、フリンジ電界電極３１９からフリンジ電界電極３２１へ伝播する。上述したように、フリンジ電界は、ドライブ領域により約±２Ｖで変調される。これらの電界がフリンジ電界電極３２１の上部電極により受け取られると、ほとんどの信号は、下部電極へ転送される。というのは、ピクセル３０３が、ピクセル３０１と同じ又は同様の漂遊キャパシタンス及び蓄積キャパシタを有するからである。ｘＶｃｏｍ３１６は、電荷増幅器３２６に接続され、そしてバーチャル接地に保持されるので、注入される電荷は、電荷増幅器の出力電圧として現れる。この出力電圧は、タッチ感知システムのためのタッチ感知情報を与える。例えば、指３２７は、フリンジ電界に接近すると、若干の電界を捕獲してそれを接地し、電界に擾乱を生じさせる。この擾乱は、電荷増幅器３２６の出力電圧の擾乱としてタッチシステムにより検出することができる。図５Ｂは、ＴＦＴ３２５のドレインにも接続されたキャパシタの電極半部分に当たるピクセル３０２の受け取られたフリンジ電界のほぼ９０％が電荷増幅器３２６へ転送されることを示している。ＸＶＣＯＭ３１６に直結されたキャパシタの電極半部分に当たる電荷の１００％が電荷増幅器３２６へ転送される。各電極に当たる電荷の比は、ＬＣＤ設計に依存する。非ＩＰＳの場合、指により影響される電荷のほぼ１００％が、ＶＣＯＭ電極に当たる。というのは、パターン化されたＣＦプレートが指の最も近くにあるからである。ＩＰＳ型のディスプレイの場合、その比は、半分・半分に近づく。というのは、電極の各部分のほぼ同じ面積（又は１／４・対・３／４）が指に面するからである。あるサブ形式のＩＰＳディスプレイの場合、フリンジ電極は、同一平面ではなく、上を向いた面積の大部分がＶＣＯＭ電極にささげられる。

図３、４Ａ−Ｂ及び５Ａ−Ｂの規範的なドライブ及びセンス動作は、明瞭化のために、単一のピクセルを使用して説明する。本発明の実施形態によるドライブ領域及びセンス領域の規範的なレイアウト及び動作を、図６Ａ−Ｃ、７、８Ａ−Ｃ、９Ａ−Ｃ、及び１０を参照して以下に述べる。

図６Ａは、本発明の実施形態によりＬＣＤ素子として及びタッチセンサとして動作する二重機能容量性素子を伴うピクセルの領域を有する規範的タッチスクリーン６００の部分図である。図６Ａの例において、８列（ａからｈで示す）及び６行（１から６で示す）を有するタッチスクリーン６００が示されているが、いかなる数の列及び行も使用できることを理解されたい。列ａからｈは、列状の領域から形成されるが、図６Ａの例では、各列の片側が、各列に個別区分を生成するように設計された食い違った縁及びノッチを含む。行１ないし６の各々は、領域内の複数の個別のパッチ又はパッドから形成でき、各パッチは、タッチスクリーン６００の境界エリアまで延びる１つ以上のｙＶｃｏｍラインを通して境界エリアへ接続され、特定の行の全てのパッチを、境界エリアに延びる金属トレース（図６Ａには示さず）を通して一緒に接続できるようにしている。これらの金属トレースは、タッチスクリーン６００の片側の小さなエリアへとルーティングされて、フレックス回路６０２に接続される。図６Ａの例に示したように、行を形成するパッチは、例えば、一般的なピラミッド状構成で、ｘＶｃｏｍライン及びｙＶｃｏｍラインに切断部を選択的に配置することにより形成できる。図６Ａにおいて、例えば、列ａとｂとの間の行１から３のパッチは、逆ピラミッド構成で配置され、一方、列ａとｂとの間の行４から６のパッチは、直立ピラミッド構成で配置される。

図６Ｂは、本発明の実施形態によりタッチスクリーンの境界領域に延びる金属トレース６０４及び６０６を含む規範的タッチスクリーン６００の部分図である。図６Ｂの境界エリアは、明瞭化のために拡大されていることに注意されたい。各列ａ−ｈは、ビア（図６Ｂには示さず）を通して列を金属トレースに接続できるようにする拡張ｙＶｃｏｍライン６０８を含む。各列の片側は、各列に個別の区分を生成するように設計された食い違った縁６１４及びノッチ６１６を含む。各行パッチ１−６は、ビア（図６Ｂには示さず）を通してパッチを金属トレースに接続できるようにする拡張ｙＶｃｏｍライン６１０を含む。ｙＶｃｏｍライン６１０は、特定の行の各パッチを互いに自己接続できるようにする。全ての金属トレース６０４及び６０６は、同じ層上に形成されるので、全てを同じフレックス回路６０２へルーティングすることができる。

タッチスクリーン６００が相互キャパシタンスタッチスクリーンとして動作される場合には、列ａ−ｈ又は行１−６のいずれかを、１つ以上の刺激信号で駆動することができると共に、隣接列エリアと行パッチとの間にフリンジ電界線を形成することができる。図６Ｂにおいて、列ａと行パッチ１との間（ａ−１）の電界線６１２のみが説明上示されているが、どんな列又は行が刺激されるかに基づいて他の隣接列と行パッチとの間（例えば、ａ−２、ｂ−４、ｇ−５、等）にも電界線を形成できることを理解されたい。従って、各列−行パッチ対（例えば、ａ−１、ａ−２、ｂ−４、ｇ−５、等）は、ドライブ領域からセンス領域へ電荷を結合できるところの２領域タッチピクセル又はセンサを表すことを理解されたい。これらタッチピクセルの１つに指がタッチダウンすると、タッチスクリーンのカバーを越えて延びるフリンジ電界線の幾つかが指によって阻止されて、センス領域に結合される電荷の量を減少させる。結合される電荷の量のこの減少は、それにより生じるタッチの「映像」を決定する部分として検出することができる。図６Ｂに示す相互キャパシタンスタッチスクリーン設計では、個別の基準接地が必要とされず、従って、基板の背面上又は個別基板上に第２層を設ける必要がないことに注意されたい。

又、タッチスクリーン６００は、自己キャパシタンスタッチスクリーンとして動作することもできる。このような実施形態では、基板の背面、パッチ及び列と同じ側であるが、パッチ及び列から誘電体により分離されて、又は個別の基板上に、基準接地平面を形成することができる。自己キャパシタンスタッチスクリーンでは、各タッチピクセル又はセンサは、基準接地に対する自己キャパシタンスを有し、これは、指の存在により変化する。自己キャパシタンスの実施形態では、列ａ−ｈの自己キャパシタンスを独立して感知することができ、そして行１−６の自己キャパシタンスも独立して感知することができる。

図６Ｃは、本発明の実施形態によるタッチスクリーンの境界領域における金属トレースへの列及び行パッチの規範的な接続を示す。図６Ｃは、図６Ｂに示す「詳細Ａ」を表すと共に、ｙＶｃｏｍライン６０８及び６１０を通して金属トレース６１８に接続された列「ａ」及び行パッチ４−６を示す。ｙＶｃｏｍライン６０８及び６１０は、誘電体材料により金属トレース６１８から分離されているので、誘電体材料に形成されるビア６２０は、ｙＶｃｏｍラインを金属トレースに接続できるようにする。金属トレース６１８は、ｙＶｃｏｍラインと同じ層に形成することができる。この場合、付加的なプロセスステップはなく、タッチトレースは、ＬＣＤに従来からある「ゲート金属」及び「ソース／ドレイン金属」とも称される同じＭ１及びＭ２層においてルーティングすることができる。又、誘電体絶縁層は、「内部層誘電体」又は「ＩＬＤ」とも称される。

図６Ｃに示すように、列の縁６１４及び行パッチ４−６は、ｘ方向に食い違っている。というのは、行パッチ４及び５を接続するｙＶｃｏｍライン６１０を収容するスペースをタッチピクセルに対して作らねばならないからである。（図６Ｃの例における行パッチ４は、実際には、２つのパッチが一緒に接着されたものであることを理解されたい。）最適なタッチ感度を得るため、タッチピクセルａ−６、ａ−５及びａ−４において領域の面積のバランスをとることが望まれる。しかしながら、列「ａ」が直線に保たれる場合には、行パッチ６は、行パッチ５又は６より細くすることができ、タッチピクセルの領域ａ−６間でアンバランスが生じることになる。

図７は、本発明の実施形態による規範的な列及び隣接行パッチの上面図である。一般的に、タッチピクセルａ−４、ａ−５及びａ−６の相互キャパシタンス特性を比較的一定にして、タッチ感知回路の範囲内に留まる比較的均一のｚ方向タッチ感度を生じさせることが望まれる。従って、列エリアａ₄、ａ₅及びａ₆は、行パッチエリア４、５及び６とほぼ同じでなければならない。これを達成するために、列区分ａ₄及びａ₅、並びに行パッチ４及び５は、列区分ａ₆及び行パッチ６に比してｙ方向に収縮して、列セグメントａ₄の面積を列セグメントａ₅及びａ₆の面積に一致させることができる。換言すれば、タッチピクセルａ₄−４は、狭いが高いタッチピクセルａ₆−６より広いが短い。

タッチピクセル又はセンサは、ｘ方向に若干スキューされ又は不整列であるので、タッチピクセルａ−６における最大タッチ事象（タッチピクセルａ−６の真上に下された指）のｘ座標は、例えば、タッチピクセルａ−４における最大タッチ事象のｘ座標とは若干異なる。従って、本発明の実施形態では、この不整列は、タッチピクセルを再マップして歪みを除去するようにソフトウェアアルゴリズムで脱ワープ(de-warp)することができる。

典型的なタッチパネルグリッド寸法は、タッチパネルを中心間５．０ｍｍで配置することができるが、タッチスクリーンにおいて電気的接続の全体数を減少するには、例えば、中心間約６．０ｍｍのより広げられたグリッドが望まれる。しかしながら、センサパターンを広げると、誤ったタッチの読みを生じることがある。

図８Ａは、単一の行において広い間隔をもつ２つの隣接するタッチピクセルａ−５及びｂ−５に対して、指タッチのｘ座標・対・タッチピクセルから見た相互キャパシタンスを示す規範的グラフである。図８Ａにおいて、曲線８００は、指タッチが左から右へ連続的に移動するときにタッチピクセルａ−５から見た相互キャパシタンスを表し、曲線８０２は、指タッチが左から右へ連続的に移動するときにタッチピクセルｂ−５から見た相互キャパシタンスを表す。予想されるように、相互キャパシタンス８０４の降下は、指タッチがタッチピクセルａ−５の真上を通過するときにタッチピクセルａ−５において見られ、そして相互キャパシタンス８０６の同様の降下は、指タッチがタッチピクセルｂ−５の真上を通過するときにタッチピクセルｂ−５において見られる。線８０８が、タッチ事象を検出するためのスレッシュホールドを表す場合には、図８Ａは、指がタッチスクリーンの表面から持ち上げられなくても、８１０において、誤って、指が表面から瞬間的に持ち上がったように見えることを示している。この位置８１０は、２つの広がったタッチピクセル間のほぼ中間点を表す。

図８Ｂは、本発明の実施形態により空間的補間が行われる場合に単一の行において広い間隔をもつ２つの隣接するタッチピクセルａ−５及びｂ−５に対し、指タッチのｘ座標・対・タッチピクセルから見た相互キャパシタンスを示す規範的グラフである。予想されるように、相互キャパシタンス８０４の降下は、指タッチがタッチピクセルａ−５の真上を通過するときにタッチピクセルａ−５において見られ、そして相互キャパシタンス８０６の同様の降下は、指タッチがタッチピクセルｂ−５の真上を通過するときにタッチピクセルｂ−５において見られる。しかしながら、相互キャパシタンス値の上昇及び降下は、図８Ａの場合より緩やかに生じることに注意されたい。線８０８が、タッチ事象を検出するためのスレッシュホールドを表す場合には、図８Ｂは、指がタッチピクセルａ−５及びｂ−５の上を左から右へ移動するときに、タッチ事象は、常に、タッチピクセルａ−５又はｂ−５のいずれかにおいて検出されることを示している。換言すれば、タッチ事象のこの「ボケ」は、偽のノータッチ読みが現れるのを防止するのに有用である。

本発明の一実施形態では、図８Ｂに示す空間的なボケ又はフィルタリングの一部分又は全部を生成するために、タッチスクリーンのためのカバーガラスの厚みを増加することができる。

図８Ｃは、本発明の実施形態により大きなタッチピクセル間隔に対して有用な規範的な列及び隣接行パッチパターンの上面図である。図８Ｃは、ｘ方向に延びるタッチピクセル内に鋸歯状領域縁８１２が使用される規範的実施形態を示す。鋸歯状領域縁は、フリンジ電界線８１４が大きなエリア上にｘ方向に存在できるようにし、ｘ方向に大きな距離にわたり同じタッチピクセルによりタッチ事象を検出できるようにする。図８Ｃの鋸歯状構成は、一例に過ぎず、曲がりくねった縁、等の他の構成も使用できる。これらの構成は、更に、タッチパターンを軟化し、そして図８Ｂに示すように、隣接するタッチピクセル間に付加的な空間的フィルタリング及び補間を生成することができる。

図９Ａは、本発明の実施形態により、多角形領域（レンガ）９０２の列９０６及び行として形成されたセンス（又はドライブ）領域（Ｃ０−Ｃ５）を含む規範的タッチスクリーン９００であって、レンガの各行が個別のドライブ（又はセンス）領域（Ｒ０−Ｒ７）を形成するものを示す。図９Ａの例では、接続ｙＶｃｏｍライン９０４は、レンガの片側のみに沿ってルーティングされる（いわゆる「単一脱出」構成）。６列及び８行のタッチスクリーン９００が示されているが、いかなる数の列及び行も使用できることを理解されたい。

特定行におけるレンガ９０２を一緒に結合するため、接続ｙＶｃｏｍライン９０４を、レンガから、単一脱出構成のレンガの片側に沿って、特定のバスライン９１０へルーティングすることができる。接地分離領域９０８を接続ｙＶｃｏｍライン９０４と隣接列９０６との間に形成して、接続ｙＶｃｏｍラインと列との間の容量性結合を減少することができる。各バスライン９１０及び列９０６に対する接続は、タッチスクリーン９００からフレックス回路９１２を経て行うことができる。

図９Ｂは、図９Ａの規範的タッチスクリーン９００の一部分の拡大図で、本発明の実施形態により単一脱出構成において接続ｙＶｃｏｍライン９０４を使用してレンガ９０２をバスライン９１０へどのようにルーティングできるかを示す。図９Ｂにおいて、トレースの全抵抗率を等化すると共に、ドライブ回路から見た全容量性負荷を最小にするために、短い接続ｙＶｃｏｍライン（例えば、トレースＲ２）よりも長い接続、即ちｙＶｃｏｍライン９０４（例えば、トレースＲ７）を使用することができる。

図９Ｃは、本発明の実施形態により列Ｃ０及びＣ１に関連したレンガ９０２及びこれらレンガをバスライン９１０に結合する接続ｙＶｃｏｍライン９０４（細い線として記号的に示す）を含む図９Ａの規範的タッチスクリーン９００の一部分を示す図である。記号的に描かれそして例示のために一定の縮尺率で描かれていない図９Ｂの例では、バスラインＢ０がレンガＲ０Ｃ０（列Ｃ０に隣接しＢ０に最も近いレンガ）及びＲ０Ｃ１（列Ｃ１に隣接しＢ０に最も近いレンガ）に結合されている。バスラインＢ１は、レンガＲ１Ｃ０（列Ｃ０に隣接しＢ０に次に最も近いレンガ）及びＲ１Ｃ１（列Ｃ１に隣接しＢ０に次に最も近いレンガ）に結合される。このパターンが他のバスラインに対して繰り返され、バスラインＢ７は、レンガＲ７Ｃ０（列Ｃ０に隣接しＢ０から最も遠いレンガ）及びＲ７Ｃ１（列Ｃ１に隣接しＢ０から最も遠いレンガ）に結合される。

図１０は、本発明の実施形態により接続ｙＶｃｏｍラインとセンス領域との間の漂遊キャパシタンスを更に減少できる規範的ジグザグ二重補間タッチスクリーン１０００の一部分を示す図である。図１０の例では、ドライブ（又はセンス）領域を表す多角形領域１００２は、一般的に、五角形の形状で且つ方向が食い違わされ、パネルの端部付近の多角形エリアの幾つかは、切断された五角形である。センス（又はドライブ）領域１００４は、ジグザグ形状で、センス（又はドライブ）領域と五角形１００２との間に接地ガード１００６が設けられている。全ての接続ｙＶｃｏｍライン１００８は、五角形１００２間のチャンネル１０１０内にルーティングされる。相互キャパシタンスの実施形態では、各タッチピクセル又はセンサは、五角形と隣接センス（又はドライブ）領域１００４との間に形成される電界線１０１６により特徴付けられる。接続ｙＶｃｏｍライン１００８は、センス（又はドライブ）領域１００４に沿って延びず、五角形１００２間に延びるので、接続ｙＶｃｏｍライン１００８とセンス（又はドライブ）領域１００４との間の漂遊キャパシタンスが最小にされると共に、空間的交差結合も最小にされる。以前は、接続ｙＶｃｏｍライン１００８とセンス（又はドライブ）領域１００４との間の距離は、接地ガード１００６の巾だけであったが、図１０の実施形態では、この距離が、接地ガードの巾と五角形１００２の巾（その形状の長さに沿って変化する）との和となる。

図１０の例に示されるように、タッチスクリーンの端における行Ｒ１４の五角形は裁断することができる。従って、Ｒ１４に対するタッチ１０１２の計算された重心は、その真の位置からｙ方向にオフセットすることができる。加えて、２つの隣接行に対するタッチの計算された重心は、オフセット距離だけｘ方向に食い違わされる（互いにオフセットされる）。しかしながら、この不整列は、タッチピクセルを再マップすると共に歪みを除去するために、ソフトウェアアルゴリズムで脱ワープすることができる。

本発明の以上の実施形態は、主として、ここでは、相互キャパシタンスタッチスクリーンに関して説明したが、本発明の実施形態は、自己キャパシタンスタッチスクリーンにも適用できることを理解されたい。このような実施形態では、基板の背面に、又は多角形領域及びセンス領域と同じ基板の側であるが多角形領域及びセンス領域から誘電体によって分離されて、或いは個別の基板上に、基準接地平面を形成することができる。自己キャパシタンスタッチスクリーンでは、各タッチピクセル又はセンサは、指の存在により変更できる基準接地に対する自己キャパシタンスを有する。タッチスクリーンは、相互及び自己キャパシタンスの両方の測定を時間マルチプレクス形態で使用して、付加的な情報を収集できると共に、各測定形式で互いに弱点を補償することができる。

本発明の実施形態により、二重機能の容量性素子を伴うピクセルを含む規範的ディスプレイと、このディスプレイを製造するプロセスとについて、図１１ないし４６を参照して以下に説明する。図１１ないし２４は、アモルファスシリコン（ａ−Ｓｉ）を使用する規範的な電気的制御型複屈折（ＥＣＢ）ＬＣＤディスプレイに向けられる。図２３ないし３４は、低温多結晶シリコン（ＬＴＰＳ）を使用する規範的ＩＰＳ ＬＣＤディスプレイに向けられる。図３５ないし４３は、ＬＴＰＳを使用する別の規範的なＩＰＳ ＬＣＤディスプレイに向けられる。図４４ないし５５は、ＬＴＰＳを使用する規範的なＥＣＢ ＬＣＤディスプレイに向けられる。

本発明の実施形態によりＥＣＢ ＬＣＤディスプレイを製造する規範的プロセスを、図１１ないし１８を参照して以下に説明する。これらの図は、ＥＣＢ ＬＣＤディスプレイの製造中に２つのピクセル、即ちピクセル１１０１及びピクセル１１０２を処理する種々の段階を示している。それにより生じるピクセル１１０１及び１１０２は、各々、図１のピクセル１０１及び１０２と等価な電気回路を形成する。

図１１は、ピクセル１１０１及び１１０２の第１の金属層（Ｍ１）のパターンを示す。図１１に示すように、ピクセル１１０２のＭ１層は、ゲート１１５５ａと、ゲートライン１１１３の一部分１１１３ｂと、蓄積キャパシタの下部電極１１５７ｂ（下部電極１１５７ｂ以外は図示せず）と、ｘＶｃｏｍ１１２１の一部分１１２１ｂとを含む。ピクセル１１０１は、ゲート１１０５ａと、蓄積キャパシタの下部電極１１０７ｂ（下部電極１１０７ｂ以外は図示せず）と、ゲートライン１１１３の一部分１１１３ａと、ｘＶｃｏｍ１１２１の一部分１１２１ａとを含む。又、ピクセル１１０１は、ｙＶｃｏｍ１１２３（点線で示す）の一部分１１２３ａを含み、これは、付加的な部分１１４０を含む。部分１１２３ａは、接続点１１４１及び接続点１１４３を有する。図１１に示すように、ゲートライン１１１３及びｘＶｃｏｍ１１２１は、両ピクセル１１０１及び１１０２を通してｘ方向に延びる。ゲートライン１１１３は、ゲート１１０５ａ及び１１５５ａに接続され、そしてｘＶｃｏｍ１１２１は、下部電極１１０７ｂ及び１１５７ｂに接続される。ｙＶｃｏｍ１１２３の一部分１１２３ａは、ピクセル１１０１のｘＶｃｏｍ１１２１に接続される。

図１２は、ポリＳｉのアイランドパターンが形成される、ピクセル１１０１及び１１０２の製造プロセスにおけるその後のパターン化ステップを示す。図１２において明らかなように、ピクセルに対するアイランドパターンは同様であるが、ピクセル１１０２の半導体部分１２０１及び１２０３は、ピクセル１１０１の半導体部分１２０５及び１２０７とは若干異なる。例えば、部分１２０５は、部分１２０１より若干小さい。これは、一部分は、以下に詳細に述べるように、ｘＶｃｏｍ１１２１を、ｙＶｃｏｍ１１２３を通して他のｘＶｃｏｍラインと垂直方向（ｙ方向）に接続できるようにするためである。

図１３は、ピクセル１１０１に形成された接続部１３０１及び１３０２を示す。ピクセル１１０２は、このような接続を含まない。接続１３０１及び１３０２の動作は、図１４を参照して以下に詳細に述べる。

図１４は、ピクセル１１０１及び１１０２の第２の金属層（Ｍ２）のパターン化を示す。図１４に示したように、ピクセル１１０２のＭ２層は、グリーンカラーデータラインＧｄａｔａ１４１７（図１４では点線で示す）の一部分１４１７ａと、ソース１４５５ｂと、ドレイン１４５５ｃと、上部電極１４５７ａとを形成する。ピクセル１１０２と同様に、ピクセル１１０１のＭ２層は、レッドカラーデータラインＲｄａｔａ１４１５（図１４では点線で示す）の一部分１４１５ａと、ソース１４０５ｂと、ドレイン１４０５ｃと、上部電極１４０７ａとを形成する。又、ピクセル１１０１のＭ２層は、ｙＶｃｏｍ１１２３（図１４では点線で示す）の一部分１４２３ａ及び１４２３ｂを形成する。上部電極１４０７ａは、上部電極１４５７ａと同様であり、これは、ピクセル１１０１のＭ２レイヤに部分１４２３ａを形成できるようにする。部分１４２３ａは、接続点１４４１を有し、そして部分１４２３ｂは、接続点１４４３を有する。

図１１、１３及び１４は、ｘＶｃｏｍ１１２１を垂直方向（ｙ方向）に他のｘＶｃｏｍラインと接続できるようにする垂直の共通ライン（ｙＶｃｏｍ１４１５）をピクセル１１０１が含むことを示している。特に、これらの図は、部分１４２３ａが接続部１３０１を通して各々接続点１４４１及び１１４１において部分１１２３ａに接続されることを示している。部分１１２３ａは、接続部１３０２を通して各々点１１４３及び１４４３において１４２３ｂに接続される。従って、これらの図は、ｙＶｃｏｍ１１２３の連続部分が、ピクセル１１０１において、ピクセルの複数構造体の接続により形成されることを示している。又、図１１に示すように、ｙＶｃｏｍ１１２３ａは、ｘＶｃｏｍ部分１１２１ａに接続される。従って、これらの図に示されたピクセル１１０１の構造体は、複数のｘＶｃｏｍラインを垂直方向に接続できるようにする。

図１５は、ピクセル１１０１及び１１０２の平坦化（ＰＬＮ）接触層各々１５０１及び１５０３を示す。図１６は、ピクセル１１０１及び１１０２の反射（ＲＥＦ）層各々１６０１及び１６０３を示す。図１７は、ピクセル１１０１及び１１０２の不動態（ＰＡＳＳ）接触部各々１７０１及び１７０３を示す。図１８は、ピクセル１１０１及び１１０２のピクセル電極各々１８０１及び１８０３を形成するＩＰＯ層のような半透明導電性材料層を示す。

図１９は、完成したピクセル１１０１及び１１０２の平面図である。図２０Ａ−Ｂは、これらの図の上面図に示す経路に沿ってとられた完成したピクセル１１０１の側面図である。図２０Ｃ−Ｄ図は、図１９に示す線に沿ったピクセル１１０１及び１１０２の側面図である。

図２０Ａは、ピクセル１１０１の側面図である。図２０Ａに示すＭ１層の一部分は、ゲートライン部分１１１３ｂと、ゲート１１５５ａと、下部電極１１５７ｂと、ｘＶｃｏｍ部分１１２１ｂとを含む。図２０Ａに示すポリＳｉ層は、ポリＳｉ１２０５及びポリＳｉ１２０１を含む。図２０Ａに示すＭ２層は、ソース１４５５ｂと、ドレイン１４６５ｃと、上部電極１４５７ａとを含む。又、図２０Ａは、平坦化層１５０３、反射層１６０３、不動態化接触部１７０３、及び透明導体層１１０３も示す。

図２０Ｂは、ピクセル１１０１の別の側面図である。明瞭化のために、平坦化接触部、反射部、不動態化接触部、及び透明導体層は、図示されていない。図２０Ｂに示すＭ１層は、ゲートライン部分１１１３ａと、ゲート１１０５ａと、下部電極１１０７ｂと、ｘＶｃｏｍ部分１１２１ａとを含む。又、図２０Ｂは、ピクセル１１０１と同じ構造を有する隣接ピクセル２００１も示す。図２０Ｂに示されたポリＳｉ層は、ポリＳｉ部分１２１１及びポリＳｉ部分１２０７を含む。図２０Ｂに示されたＭ２層は、ソース１４０５ｂ、ドレイン１４０５ｃ及び上部電極１４０７ａを含む。

図２０Ｃは、図１９に示す線に沿ったピクセル１１０２の側面図である。図２０Ｃに示されたＭ１層は、ゲートライン部分１１１３ｂと、ゲート１１５５ａと、ｘＶｃｏｍ部分１１２１ｂとを含む。又、図２０Ｃは、Ｍ１の頂部に堆積されたゲート絶縁体２００３も示す。又、図２０Ｃには、ポリＳｉ部分１２０３及び付加的なポリＳｉ部分も示されている。

図２０Ｄは、図１９に示す線に沿ったピクセル１１０１の側面図である。図２０Ｄに示すＭ１層は、ゲートライン部分１１１３ａと、ゲート１１０５ａと、ｙＶｃｏｍ部分１１２３ａとを含み、これは、ｘＶｃｏｍ部分１１２１ａとの交点を含む。接続部１３０１及び１３０２は、ｙＶｃｏｍ部分１１２３ａの接続点１１４１及び１１４３に各々接触する。又、図２０Ｄは、ゲート絶縁体層２００５及びポリＳｉ部分１２０９も示している。図２０Ｄに示すＭ２層は、接続点１４４１において接続部１３０１に接続されるｙＶｃｏｍ部分１４２３ａと、接続点１４４３において接続部１３０２に接続されるｙＶｃｏｍ部分１４２３ｂとを含む。垂直の共通ラインｙＶｃｏｍ１１２３（図２０Ｄでは点線として示す）は、ｙＶｃｏｍ部分１４２３ａ、接続部１３０１、ｙＶｃｏｍ部分１１２３ａ、接続部１３０２、及びｙＶｃｏｍ部分１４２３ｂとしてピクセル１１８１を通して延びる。又、図２０Ｄは、ピクセル１１０１と同一の構造を含む隣接ピクセルの一部分も示している。特に、隣接ピクセルは、接続部を経てｘＶｃｏｍ部分に接続されたｙＶｃｏｍ部分を含む。従って、図２０Ｄは、ｘＶｃｏｍ部分１１２１ａをｙＶｃｏｍラインでその隣接ピクセルのｘＶｃｏｍ部分へ接続できることを示す。

図２１及び２２は、ピクセル１１０１及び１１０２の蓄積キャパシタンスの比較分析を示す。ピクセル１１０２の全蓄積キャパシタンス（Ｃ_store）は、次の通りである。
Ｃ_store＝Ｃ_M1/M2＋Ｃ_M1/ITO （１）
但し、Ｃ_M1/M2は、ピクセル１１０２の上部電極１４５７ａ及び下部電極１１５７ｂのような重畳するＭ１及びＭ２層のキャパシタンスであり、
Ｃ_M1/ITOは、第１金属層と透明な導体層との重畳するエリア間のキャパシタンスである。

例えば、図２１は、キャパシタンスＣ_M1/M2を生じる第１及び第２の金属層の重畳するエリアを示す。図２１に示すように、ピクセル１１０２のＣ_M1/M2は、第１及び第２の金属層の約３６０平方マイクロメータの重畳から生じる。図２２を参照すれば、ピクセル１１０２のハイライト部分は、Ｃ_M1/ITOを生じる第１金属層及び透明導体層の重畳領域を示す。図２２に示すように、全重畳は、約３６０平方マイクロメータである。

対照的に、ピクセル１１０１の全キャパシタンスは、次の通りである。
Ｃ_store＝Ｃ_M1/M2＋Ｃ_M1/ITO＋Ｃ_M2/ITO （２）
但し、Ｃ_M1/M2及びＣ_M1/ITOは、前記で定義された通りであり、
Ｃ_M2/ITOは、第２金属層と透明導体層との重畳から生じるキャパシタンスである。

ピクセル１１０１に対する蓄積キャパシタンス方程式の付加的な項Ｃ_M2/ITOは、透明導体層と重畳するピクセル１１０１の第２の金属層の付加的なエリアから生じる。図２１及び２２は、ピクセル１１０１における重畳する金属のエリアから式２の項が生じることを示している。図２１は、約５０３平方マイクロメータに等しいピクセル１１０１の第１及び第２の金属層の重畳領域を示している。図２２は、約３６０平方マイクロメータに等しいピクセル１１０１の第１金属層及び透明導体層の重畳領域を示す。又、図２２は、約８１平方マイクロメータに等しい第２金属層及び透明導体層の重畳領域も示す。従って、図２１及び２２から、ピクセル１１０１の第１及び第２の金属層の重畳面積は、ピクセル１１０２の対応面積より小さいが、ピクセル１１０１は、ピクセル１１０２にはない特別の重畳面積を有する。特に、ピクセル１１０１における第２金属層と透明導体層との重畳は、付加的な８１平方マイクロメータに貢献し、これは、ひいては、ピクセル１１０１の蓄積キャパシタンスに対する付加的なキャパシタンス量に貢献する。

図２３は、ピクセル１１０１及び１１０２のアパーチャー比の推定を示す。ピクセル１１０１は、４１．４％のアパーチャー比を有する。ピクセル１１０２は、４４．４％のアパーチャー比を有する。

図２４は、本発明の実施形態による規範的な変更を示す。この変更の結果として、システムにおける異なるピクセルのアパーチャー比がより類似したものとなり、表示の見掛けを改善する。ピクセル１１０２と同様、ピクセル２４０１及び２４０５は、ｙ方向に接続部を含まない。他方、ピクセル２４０３は、ピクセル１１０１と同様、ｙ方向に接続部を含む。

図２５ないし３４は、低温多結晶シリコン（ＬＴＰＳ）を使用する規範的ＩＰＳ ＬＣＤディスプレイに向けられる。本発明の実施形態によりＬＴＰＳを使用するＩＰＳ ＬＣＤディスプレイを製造する規範的プロセスを、図２５ないし３１を参照して以下に説明する。これらの図は、ＬＴＰＳを使用するＩＰＳ ＬＣＤディスプレイの製造中にピクセル２５０１及び２５０２の２つのピクセルを処理する種々の段階を示す。それにより得られるピクセル２５０１及び２５０２は、図１のピクセル各々１０１及び１０２と同等の電気回路を形成する。図２５ないし３０に示す処理段階は、ピクセル２５０１及びピクセル２５０２で同じであるから、これらの図の各々には１つのピクセルしか示さない。しかしながら、図２５ないし３０に示す処理段階は、ピクセル２５０１及びピクセル２５０２の両方に適用されることを理解されたい。

図２５は、ピクセル２５０１及び２５０２のポリＳｉの層のパターン化を示している。半導体部分２５０５、２５０７及び２５０９は、ＴＦＴの活性領域を形成し、各々、ソース、ゲート及びドレインとして働く。

図２６は、ピクセル２５０１及び２５０２を製造するプロセスにおいてピクセル２５０１及び２５０２の第１金属層（Ｍ１）が形成されるその後のパターン化ステップを示す。図２６に示すように、ピクセル２５０１及び２５０２のＭ１層は、ゲート２６０５ａ、ゲートライン２６１３（点線で示す）の一部分２６１３ａ、及びｘＶｃｏｍ２６２１の一部分２６２１ａを含む。この部分２６２１ａは、接続点２６２３を含む。ゲートライン２６１３及びｘＶｃｏｍ２６２１は、ｘ方向に隣接するピクセルを通して延びる。

図２７は、部分２５０５、部分２５０９及び接続点２６２３に各々接続するためにピクセル２５０１及び２５０２に形成されたビア２７０１、２７０３及び２７０５を示す。

図２８は、ピクセル２５０１及び２５０２の第２金属層（Ｍ２）のパターン化を示す。図２８に示すように、ピクセルのＭ２層は、カラーデータライン２８１７（図２８に点線で示す）の一部分２８１７ａを形成し、これは、例えば、レッド、グリーン又はブルーのカラーデータを搬送する。部分２８１７ａは、ビア２７０１を通して部分２５０５へ接続される接続部２８１９を含む。又、Ｍ２層は、ビア２７０３を通して部分２５０９との接続部２８２１を形成すると共に、ビア２７０５を通して接続点２６２３への接続部２８２３も形成する。

図２９は、ピクセル２５０１及び２５０２に形成されたＩＴＯのような透明導電性材料の第１層を示している。この第１の透明導体層は、ピクセル電極２９０１を含む。又、図２９は、ｘ方向に隣接するピクセルのピクセル電極の一部分２９０５と、ｙ方向に隣接するピクセルのピクセル電極の一部分２９０７も示している。又、図２９は、接続点２６２３を通して以下に述べる共通のＩＴＯ層とｘＶｃｏｍ２６２１との間に接続部を形成する接続部２９０３と、図３０に示す接続部３００１も示している。

図３１は、ピクセル２５０１及び２５０２に形成されたＩＴＯのような透明導体の第２層を示す。ピクセル２５０２上の第２層は、共通電極３１５１を形成し、これは、接続部３００１及び２９０３を通してｘＶｃｏｍ２６２１に接続される接続点３１５３と、接続点２６２３とを含む。又、図３１は、ｙ方向に隣接するピクセルの共通電極の一部分３１５５も示している。ピクセル２５０２と同様に、ピクセル２５０１は、透明導体の第２層で形成された共通電極３１０１を含む。同様に、共通電極３１０１は、接続部３００１及び２９０３を通してｘＶｃｏｍ２６２１に接続される接続点３１０３と、接続点２６２３とを含む。しかしながら、ピクセル２５０１は、ｙ方向に隣接するピクセルの共通電極３１０１と共通電極３１０５との間の接続部３１０７も含む。このように、ピクセルの共通電極は、ｙ方向に接続されて、ｙＶｃｏｍライン３１０９を形成する。共通電極３１０１がｘＶｃｏｍ２６２１に接続され、そしてｘＶｃｏｍ２６２１がｘ方向に他のピクセルの共通電極に接続されるので、ピクセルの領域の共通電極を一緒に接続して、タッチ感知素子を形成することができる。先の規範的実施形態と同様に、ｘＶｃｏｍライン及びｙＶｃｏｍラインの切断部は、タッチセンサのアレイとして形成できる一緒にリンクされる共通電極の個別領域を生成することができる。

図３２は、完成したピクセル２５０１及び２５０２の平面図である。図３３は、図中に示された上面図に示す線に沿ってとられたピクセル２５０１の側面図である。

図３４は、ピクセル２５０１及びピクセル２５０２の蓄積キャパシタンスを示す。

図３５ないし４３は、ＬＴＰＳを使用する別の規範的ＩＰＳ ＬＣＤディスプレイに向けられる。ここに示す例では、ｙＶｃｏｍラインがＭ２層に形成される（ｙＶｃｏｍラインが共通のＩＴＯ層に形成された先の規範的ＩＰＳ ＬＣＤディスプレイに比して）。本発明の実施形態によりＭ２層ｙＶｃｏｍラインと共にＬＴＰＳを使用するＩＰＳ ＬＣＤディスプレイを製造する規範的プロセスを、図３５ないし４１を参照して以下に説明する。これらの図は、規範的ＩＰＳ ＬＣＤディスプレイの製造中にピクセル３５０１及び３５０２の２つのピクセルを処理する種々の段階を示す。それにより生じるピクセル３５０１及び３５０２は、図１のピクセル１０１及び１０２と等価な電気回路を形成する。

図３５は、ピクセル３５０１及び３５０２のポリＳｉの層のパターン化を示す。半導体部分３５０５、３５０７及び３５０９は、ピクセル３５０１のＴＦＴの活性領域を形成し、各々、ソース、ゲート及びドレインとして働く。同様に、半導体部分３５０６、３５０８及び３５１０は、各々、ピクセル３５０２のソース、ゲート及びドレインである。又、図３５は、ピクセル３５０１の巾Ｗ’（ｘ方向）がピクセル３５０２の巾Ｗより若干大きいことも示している。

図３６は、ピクセル３５０１及び３５０２を製造するプロセスにおいてピクセル３５０１及び３５０２の第１金属層（Ｍ１）を形成するその後のパターン化ステップを示している。図３６に示すように、ピクセル３５０１及び３５０２のＭ１層は、ゲート３６０５ａ及び３６０６ａと、ゲートライン３６１３（点線で示す）の部分３６１３ａ及び３６１３ｂと、ｘＶｃｏｍ３６２１の部分３６２１ａ及び３６２１ｂとを含む。これら部分３６２１ａ及び３６２２ａは、各々、接続点３６２３及び３６２４を含む。ゲートライン３６１３及びｘＶｃｏｍ３６２１は、ｘ方向に隣接するピクセルを通して延びる。

図３７は、部分３５０５、部分３５０９及び接続点３６２３に接続するためにピクセル３５０１に各々形成されたビア３７０１、３７０３及び３７０５を示している。又、部分３５０６、部分３５１０及び接続点３６２４に接続するためにピクセル３５０２に各々形成されたビア３７０２、３７０４及び３７０６も示されている。

図３８は、ピクセル３５０１及び３５０２の第２金属層（Ｍ２）のパターン化を示す。ピクセル３５０１の場合に、Ｍ２層は、カラーデータライン３８１７（図３８では点線で示す）の一部分３８１７ａを形成し、これは、例えば、レッド、グリーン、又はブルーのカラーデータを搬送することができる。部分３８１７ａは、ビア３７０１を経て部分３５０５に接続される接続部３８１９を含む。又、ピクセル３５０１は、ｙＶｃｏｍ３８３０（点線で示す）の一部分３８３０ａも含み、これは、ビア３７０５を通して接続点３６２３へ至る接続部３８２３を含む。従って、ｙＶｃｏｍ３８３０は、ｘＶｃｏｍ３６２１に接続される。又、ピクセル３５０１は、ビア３７０３を通して部分３５０９を伴う接続部３８２１も含む。

ｙＶｃｏｍ３８３０は、ｘＶｃｏｍ３６２１に接続され、且つｘＶｃｏｍ３６２１は、ｘ方向に他のピクセルの共通電極に接続されるので、ピクセルの領域の共通電極を一緒に接続して、タッチ感知素子を形成することができる。先の規範的実施形態と同様に、ｘＶｃｏｍライン及びｙＶｃｏｍラインにおける切断部は、タッチセンサのアレイとして形成できる一緒にリンクされる共通電極の個別領域を生成することができる。

ピクセル３５０２の場合、Ｍ２層は、カラーデータライン３８１８（図３８では点線で示す）の一部分３８１８ａを形成し、これは、例えば、レッド、グリーン、又はブルーのカラーデータを搬送することができる。部分３８１８ａは、ビア３７０２を通して部分３５０６に接続される接続部３８２０を含む。又、ピクセル３５０１は、ビア３７０６を通して接続点３６２４へ至る接続部３８２４と、ビア３７０４を通して部分３５１０を伴う接続部３８２２を含む。

図３９は、ピクセル３５０１及び３５０２に形成されたＩＴＯのような透明導電性材料の第１層を示す。この第１の透明導体層は、ピクセル電極３９０１及び３９０５を含む。又、図３９は、接続点３６２３及び３６２４を通して以下に述べる共通のＩＴＯ層とｘＶｃｏｍ３６２１との間の接続を形成する接続部３９０３及び３９０７と、図４０に各々示された接続部４００１及び４００２も示している。

図４１は、ピクセル３５０１及び３５０２に形成されたＩＴＯのような透明導体の第２層を示す。ピクセル３５０２上のこの第２層は、共通電極４１０７を形成し、これは、接続部４００２及び３９０７を通してｘＶｃｏｍ３６２１に接続される接続点４１０５と、接続点３６２４とを含む。ピクセル３５０２と同様に、ピクセル３５０１は、透明導体の第２層で形成された共通電極４１０１を含む。同様に、共通電極４１０１は、接続部４００１及び３９０３を通してｘＶｃｏｍ３６２１に接続される接続ポイント４１０３と、接続ポイント３６２３とを含む。

図４２は、完成したピクセル３５０１及び３５０２の平面図である。図４３は、図中に示す上面図に示された線に沿ってとられたピクセル３５０１の側面図である。

図４４ないし５５は、ＬＴＰＳを使用する規範的ＥＣＢ ＬＣＤディスプレイに向けられる。アモルファスシリコン（ａ−Ｓｉ）を使用するＥＣＢ ＬＣＤディスプレイ（図１１ないし２４に示す）と同様に、ＬＴＰＳを使用するＥＣＢ ＬＣＤディスプレイを製造するプロセスは、ｙ方向にピクセルの蓄積キャパシタを接続するｙＶｃｏｍラインを形成するように、ビア及び付加的なＭ２ラインを構成することを含む。

本発明の実施形態により、ＬＴＰＳを使用するＥＣＢ ＬＣＤディスプレイを製造する規範的プロセスを、図４４ないし５０を参照して以下に説明する。図４４は、ポリＳｉの半導体層を示す。図４５は、金属の第１層（Ｍ１）を示す。図４６は、４６０１及び４６０２を含む接続部を示す。図４７は、第２の金属層（Ｍ２）を示す。接続４６０１及び４６０２は、Ｍ１及びＭ２層を接続して、図示されたｙＶｃｏｍラインを形成する。図４８ないし５０は、接続層、反射層、及びＩＴＯ層を各々示す。図５１は、ｙ方向の接続を許すｙＶｃｏｍ部分を含む完成したピクセルを示している。図５２は、図５２に示す上面図に示された線に沿ったピクセル５１０１の側面図である。図５３は、ピクセル５１０１の蓄積キャパシタンスの計算を示す。図５４は、ｙＶｃｏｍラインを含まないピクセル５１０１及びピクセル５４０３のアパーチャー比推定を示す。図５５は、ピクセルのアパーチャー比を等化する上で助けとなるように、Ｍ１、Ｍ２及び／又はＩＴＯ層の部分のようなある程度の金属をシフトできることを示す。

図５６は、本発明の実施形態による接地セパレータ領域を含む規範的タッチスクリーン５６００の一部分を示す。上述した幾つかの実施形態と同様に、タッチスクリーン５６００は、ドライブのための領域（５６０１及び５６０２）及びセンスのための領域（５６０３及び５６０４）を含む。ドライブ領域は、ドライブ線５６１１及び５６１２に接続され、そしてセンス領域は、センス線５６１３及び５６１４に接続される。又、タッチスクリーンは、接地セパレータ領域５６０５も含み、これは、上述したように接地された一緒にリンクされた蓄積キャパシタを有するピクセルの領域である。接地セパレータ領域５６０５ｈ、タッチピクセルエリアを電気的に分離する上で役立ち、タッチスクリーン５６００によるタッチの検出を改善することができる。接地セパレータ領域は、例えば、タッチスクリーン全体に均一に離間させることができる。

図５７は、図５６のＡ−Ａ線に沿った側面図で、カバー５７０１、接着剤５７０２、偏光板５７０３、高抵抗（Ｒ）シールド５７０４、カラーフィルタガラス５７０５、ドライブ領域５６０１及び５６０２、センス領域５６０３及び５６０４、接地セパレータ領域５６０５、ＴＦＴガラス５７０６及び第２の偏光板５７０７を含むタッチスクリーン５６００の一部分を示す。高Ｒシールド５７０４のような高抵抗シールドは、例えば、ＩＰＳ ＬＣＤピクセルを使用するタッチスクリーンに使用されてもよい。高Ｒシールドは、ディスプレイ付近の低周波数／ＤＣ電圧がディスプレイの動作を妨げるのを阻止する上で助けとなる。同時に、高Ｒシールドは、容量性タッチ感知に典型的に使用されるもののような高周波信号がこのシールドを貫通できるようにする。それ故、高Ｒシールドは、ディスプレイがタッチ事象を感知できるようにしながら、ディスプレイをシールドする上で助けとなる。高Ｒシールドは、例えば、非常に高抵抗の有機材料、カーボンナノチューブ、等で作られ、そして１００メガΩ／平方から１０ギガΩ／平方の範囲の抵抗値を有するものでよい。

図５８は、本発明の実施形態による規範的タッチスクリーン５８００の一部分の側面図である。タッチスクリーン５８００は、カラーフィルタガラス５８０１と、ピクセル層５８０３（図５９に示すように、レッド（Ｒ）、グリーン（Ｇ）及びブルー（Ｂ）ピクセルと、ブラックマスクのブラックマスク線を含む）と、を含む。又、タッチスクリーン５８００は、ブラックマスク線の下に金属線５８０５も含む。金属線５８０５は、例えば、ピクセルの領域とタッチスクリーンの境界におけるバスラインとの間に低抵抗経路を与えることができる。例えば、従来のＬＣＤ非ＩＰＳディスプレイでは、典型的にＣＦガラス上にある共通電極は、ＩＴＯの１枚のシートである。それ故、この共通電極の抵抗は、非常に低い。例えば、従来のＬＣＤは、抵抗が約１００Ω／平方のＩＴＯの共通電極を有する。しかしながら、上述した幾つかの実施形態では、共通電極は、比較的細い経路を通して共有の共通ラインに接続された領域へと「分解」される。ピクセルの領域と、共有の共通電極ラインとの間の接続は、特に、共有の共通ラインが存在するタッチスクリーンの境界からその領域が更に離れている場合には、比較的高い抵抗をもつことになる。金属線５８０５は、このような領域への経路の抵抗を下げる上で助けとなる。ブラックマスクの下に金属線５８０５を配置することで、例えば、ピクセルのアパーチャー比に対する金属線の影響を減少することができる。

図５９は、本発明の実施形態による規範的なブラックマスクレイアウトである。ブラックマスク５９０１は、ｙＶｃｏｍライン及びカラーデータラインをシールドする。又、マスク５９０１は、異なる領域間の潜在的なＬＣＤアーティファクトを減少する上で助けとなる。マスク５９０２は、カラーデータラインをシールドする。２つのラインをカバーするマスク５９０１は、マスク５９０２より広い。

図６０は、ピクセル領域が複数の機能を果たす規範的なＩＰＳベースのタッチ感知ディスプレイを示す。例えば、ピクセル領域は、あるときにはドライブ領域として動作し、別のときにはセンス領域として動作することができる。図６０は、２つの形式のピクセル領域、即ちピクセル領域形式Ａ及びピクセル領域形式Ｂを示す。第１の時間周期中には、Ａ形式のピクセル領域、即ちタッチ列を刺激波形で駆動することができ、一方、Ｂ形式のピクセル領域、即ちタッチ行の各々のキャパシタンスを感知することができる。次の時間周期中には、Ｂ形式のピクセル領域、即ちタッチ行を刺激波形で駆動することができ、一方、Ａ形式のピクセル領域、即ちタッチ列の各々のキャパシタンスを感知することができる。このプロセスを繰り返すことができる。２つのタッチ感知周期は約２ｍｓである。刺激波形は、種々の形態をとることができる。ある実施形態では、ＤＣオフセットがゼロの約５Ｖピーク・ピークの正弦波である。他の時間周期及び波形を使用してもよい。

図６１は、上述した本発明の１つ以上の実施形態を含む規範的なコンピューティングシステム６１００を示す。このコンピューティングシステム６１００は、１つ以上のパネルプロセッサ６１０２及び周辺機器６１０４と、パネルサブシステム６１０６とを備えることができる。周辺機器６１０４は、ランダムアクセスメモリ（ＲＡＭ）又は他の形式のメモリ又は記憶装置、ウオッチドッグタイマー、等を含むが、これに限定されない。パネルサブシステム６１０６は、１つ以上のセンスチャンネル６１０８、チャンネルスキャンロジック６１１０、及びドライバロジック６１１４を含むが、これに限定されない。チャンネルスキャンロジック６１１０は、ＲＡＭ６１１２にアクセスし、センスチャンネルからデータを自動的に読み取り、そしてセンスチャンネルに対する制御を与える。更に、チャンネルスキャンロジック６１１０は、タッチスクリーン６１２４のドライブ線に選択的に適用できる種々の周波数及び位相において刺激信号６１１６を発生するようにドライバロジック６１１４を制御することができる。ある実施形態では、パネルサブシステム６１０６、パネルプロセッサ６１０２及び周辺機器６１０４は、単一の特定用途向け集積回路（ＡＳＩＣ）へ合体することができる。

タッチスクリーン６１２４は、本発明の実施形態により複数のドライブ領域及び複数のセンス領域を有する容量性感知媒体を含むことができる。ドライブ領域及びセンス領域の各交点は、容量性感知ノードを表し、そしてタッチの「映像」を捕獲するものとしてタッチスクリーン６１２４が見られるときに特に有用な画素（ピクセル）６１２６として見ることができる。（換言すれば、タッチスクリーンの各タッチセンサにおいてタッチ事象が検出されたかどうかパネルサブシステム６１０６が決定した後、タッチ事象が生じたマルチタッチパネルにおけるタッチセンサのパターンをタッチの「映像」（例えば、パネルにタッチする指のパターン）として見ることができる。）タッチスクリーン６１２４の各センス領域は、パネルサブシステム６１０６におけるセンスチャンネル６１０８（事象検出及び復調回路とも称される）を駆動することができる。

又、コンピューティングシステム６１００は、パネルプロセッサ６１０２から出力を受け取りそしてその出力に基づいてアクションを遂行するためのホストプロセッサ６１２８も備え、そのアクションは、カーソル又はポインタのような物体を移動し、スクロール又はパンを行い、制御設定を調整し、ファイル又はドキュメントをオープンし、メニューを見、選択を行い、インストラクションを実行し、ホスト装置に結合された周辺装置を操作し、電話コールに応答し、電話コールを発信し、電話コールを終了し、ボリューム又は音声設定を変更し、住所、頻繁にダイヤルされる番号、受信したコール、逸したコールのような電話通信に関連した情報を記憶し、コンピュータ又はコンピュータネットワークへログし、コンピュータ又はコンピュータネットワークの限定エリアへの許可された個々のアクセスを行えるようにし、コンピュータデスクトップのユーザの好ましい構成に関連したユーザプロフィールをロードし、ウェブコンテンツへのアクセスを許し、特定のプログラムを起動し、メッセージを暗号化又はデコードし、等々を含むが、これに限定されない。又、ホストプロセッサ６１２８は、パネル処理に関連しない付加的な機能を遂行できると共に、プログラム記憶装置６１３２と、装置のユーザにＵＩを与えるＬＣＤディスプレイのようなディスプレイ装置６１３０とに結合することができる。このディスプレイ装置６１３０は、タッチスクリーン６１２４の下に部分的に又は完全に配置されたときに、このタッチスクリーンと共に、タッチスクリーン６１１８を形成することができる。

上述した機能の１つ以上は、メモリ（例えば、図６１の周辺機器６１０４の１つ）に記憶されてパネルプロセッサ６１０２により実行されるファームウェア、又はプログラム記憶装置６１３２に記憶されてホストプロセッサ６１２８により実行されるファームウェアによって遂行できることに注意されたい。又、このファームウェアは、インストラクション実行システム、装置又はデバイスからインストラクションをフェッチして、インストラクションを実行できるコンピュータベースのシステム、プロセッサ収容システム又は他のシステムのようなインストラクション実行システム、装置又はデバイスにより又はそれに関連して使用するためにコンピュータ読み取り可能な媒体内に記憶し及び／又はその中で搬送することができる。本書において、「コンピュータ読み取り可能な媒体」とは、インストラクション実行システム、装置又はデバイスにより又はそれに関連して使用するためにプログラムを収容し又は記憶することのできる媒体である。コンピュータ読み取り可能な媒体は、電子、磁気、光学、電磁、赤外線、又は半導体システム、装置又はデバイス、ポータブルコンピュータディスケット（磁気）、ランダムアクセスメモリ（ＲＡＭ）（磁気）、リードオンリメモリ（ＲＯＭ）（磁気）、消去可能なプログラマブルリードオンリメモリ（ＥＰＲＯＭ）（磁気）、ＣＤ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ、ＤＶＤ−Ｒ又はＤＶＤ−ＲＷのようなポータブル光学ディスク、或いはコンパクトフラッシュカード、セキュアなデジタルカード、ＵＳＢメモリデバイス、メモリスティック、等のフラッシュメモリを含むが、これに限定されない。

又、ファームウェアは、インストラクション実行システム、装置又はデバイスからインストラクションをフェッチして、インストラクションを実行できるコンピュータベースのシステム、プロセッサ収容システム又は他のシステムのようなインストラクション実行システム、装置又はデバイスにより又はそれに関連して使用するために、搬送媒体内で搬送することもできる。本書において、「搬送媒体」とは、インストラクション実行システム、装置又はデバイスにより又はそれに関連して使用するためにプログラムを通信し、伝播し又は搬送することのできる媒体である。読み取り可能な搬送媒体は、電子、磁気、光学、電磁又は赤外線のワイヤード又はワイヤレス伝播媒体を含むが、これに限定されない。

図６２ａは、タッチスクリーン６２２４及びディスプレイ装置６２３０を備えた規範的移動電話６２３６を示し、タッチスクリーンは、本発明の実施形態による二重機能容量性素子を伴うピクセルを含むものである。

図６２ｂは、タッチスクリーン６２２４及びディスプレイ装置６２３０を備えた規範的デジタルメディアプレーヤ６２４０を示し、タッチスクリーンは、本発明の実施形態による二重機能容量性素子を伴うピクセルを含むものである。

図６２ｃは、タッチスクリーン（トラックパッド）６２２４及びディスプレイ６２３０を備えた規範的パーソナルコンピュータ６２４４を示し、（ディスプレイがタッチスクリーンの一部分である実施形態では）パーソナルコンピュータのタッチスクリーンは、二重機能容量性素子を伴うピクセルを含むものである。

以上、添付図面を参照して、本発明の実施形態を充分に説明したが、当業者であれば、種々の変更や修正が明らかであろう。

１００：ＬＣＤディスプレイ（パネル）
１０１、１０２、１０３、１０４：ピクセル
１０５、１５５：薄膜トランジスタ（ＴＦＴ）
１０５ａ、１５５ａ：ゲート
１０５ｂ、１５５ｂ：ソース
１０５ｃ、１５５ｃ：ドレイン
１０７、１５７：蓄積キャパシタ
１０７ａ、１５７ａ：上部電極
１０７ｂ、１５７ｂ：下部電極
１０９、１５９：液晶キャパシタ
１０９ａ、１５９ａ：ピクセル電極
１０９ｂ、１５９ｂ：共通電極
１２１：ｘＶｃｏｍ
１２３：ｙＶｃｏｍ
１２７：接続部
１３１、１３３：切断部
１６１：カラーフィルタ電圧源
２０１、２０５、２０７：領域
２１３：タッチ回路
２１５：タッチＡＳＩＣ
２１７：スイッチ回路
２５０：導電性ドット
２５１、２５５、２５７：領域
３０１、３０３：ピクセル
３０７、３０９：ＴＦＴ
３１１、３１２：ゲートライン
３１３、３１４：データライン
３１５、３１６：ｘＶｃｏｍライン
３１９、３２１：フリンジ電界電極
３２３、３２５：蓄積キャパシタ
３２６：電荷増幅器
３２７：指
６００：タッチスクリーン
６０２：フレックス回路
６０４、６０６：金属トレース
６１４：食い違った縁
６１６：ノッチ
９００：タッチスクリーン
９０２：多角形領域（レンガ）
９０６：列
９１０：バスライン
１０００：ジグザグ二重補間タッチスクリーン
１００２：多角形領域（五角形）
１００４：センス（又はドライブ）領域
１００６：接地ガード
１０１０：チャンネル
１１０１、１１０２：ピクセル
５６０１：ドライブ
５６０２：ドライブ
５６０３：センス
５６０４：センス
５６０５：均一スペースセパレータ
５６１１：ドライブ
５６１２：ドライブ
５７０１：カバー
５７０２：接着剤
５７０３：偏光板
５７０４：高Ｒシールド
５７０５：ＣＦガラス
５７０６：ＴＦＴガラス
５７０７：第２偏光板
５７１３：センス
５７１４：センス
６１００：コンピューティングシステム
６１０２：パネルプロセッサ
６１０４：周辺装置
６１０６：パネルサブシステム
６１０８：センスチャンネル
６１１０：チャンネルスキャンロジック
６１１２：ＲＡＭ
６１１４：ドライバロジック
６１１５：電荷ポンプ
６１２４：タッチスクリーン
６１２８：ホストプロセッサ
６１３２：プログラム記憶装置
６２２４：タッチセンサパネル
６２３０：ディスプレイ装置
６２３６：移動電話
６２４０：メディアプレーヤ
６２４４：パーソナルコンピュータ

Claims (24)

1. 容量性素子を伴う表示ピクセルを含むタッチスクリーンにおいて、
   第１の方向に沿って複数の隣接する表示ピクセルの容量性素子を接続する複数の第１の共通電圧ラインと、
   第２の方向に沿って表示ピクセルの容量性素子とともに電気的に結合する少なくとも1つの第２の共通電圧ラインと、を備え、
   少なくとも１つの前記複数の第１の共通電圧ラインは前記第１の方向に沿った第１の切断部を含んでおり、および少なくとも１つの前記第２の共通電圧ラインは前記第２の方向に沿った第２の切断部を含んでおり、前記第１および第２の切断部が前記表示ピクセルの容量性素子を分離して表示ピクセルの複数のグループを形成し、各グループの前記表示ピクセルのすべての容量性素子のすべてが前記第１の共通電圧ラインおよび前記少なくとも１つの第２の共通電圧ラインによって共に電気的に接続されており、各グループ内の容量性素子は前記タッチスクリーンを動作する表示モードにおける表示機能を提供し、
   かつ前記タッチスクリーンの動作のタッチ感知モードにおける少なくとも２つの前記グループの間に容量性結合を提供するように構成されている、タッチスクリーン。
2. 前記容量性素子は、タッチ感知システムのドライブ線及びセンス線の少なくとも１つとして集合的に動作する、請求項１に記載のタッチスクリーン。
3. 前記容量性素子は、ピクセル電極及び蓄積電極の少なくとも１つを含む、請求項１に記載のタッチスクリーン。
4. 前記少なくとも１つの複数の第２の共通電圧ラインが複数の第２の共通電圧ラインを含んでいる、請求項１に記載のタッチスクリーン。
5. 容量性素子のグループを通して刺激信号を送信するタッチ感知回路を更に備えた、請求項４に記載のタッチスクリーン。
6. 容量性素子のグループは、タッチ感知システムのセンス線及びドライブ線の少なくとも１つを形成しており、かつ前記容量性素子は、フリンジ電界電極、ピクセル電極及び蓄積電極の少なくとも１つを含む、請求項５に記載のタッチスクリーン。
7. 前記容量性素子は、上部及び下部の電極を含んでおり、各ピクセルの前記上部及び下部の電極は、変調された刺激信号がタッチ感知回路によって印加されるときに各ピクセルの上部及び下部の電極間の相対的電圧が一定に保たれるように電気的に接続される、請求項５に記載のタッチスクリーン。
8. 第１の共通電圧ラインを含まない１つ以上の表示ピクセルが、第１の共通電圧ラインを含む２つの表示ピクセル間に配置される、請求項１に記載のタッチスクリーン。
9. ２つのピクセル領域間に接地区分を更に含み、前記接地区分は、刺激信号によって刺激されるピクセルのドライブ領域と、刺激信号に対応するセンス信号を受信するピクセルのセンス領域との間に位置される、請求項４に記載のタッチスクリーン。
10. タッチスクリーンの表面と、センス信号を受信するピクセルのセンス領域との間に位置された実質的に高抵抗の有機材料で形成されたシールド層と、
    ブラックマスク線と、
    導電性ラインを備え、
    該導電性ラインは、該ブラックマスク線の下に配置されており、前記導電性ラインは、ピクセルの領域に接続される、請求項４に記載のタッチスクリーン。
11. ピクセルの領域は、第１の時間周期中には、刺激信号により刺激されるピクセルのドライブ領域として動作され、そして第２の時間周期中には、前記刺激信号に対応するセンス信号を受信するピクセルのセンス領域として動作される、請求項４に記載のタッチスクリーン。
12. 容量性素子を伴う表示ピクセルを含むタッチスクリーンにおいて、
    表示ピクセルの複数領域を備え、各領域の容量性素子は、（ｉ）第１の共通電圧ライン及び第２の共通電圧ラインのグリッドと一緒に電気的接続され、そして（ii）グリッドの切断部により他の領域から電気的に分離されており、
    各領域内の容量性素子は前記タッチスクリーンを動作する表示モードにおける表示機能を提供し、かつ前記タッチスクリーンの動作のタッチ感知モードにおける少なくとも２つの前記領域の間に容量性結合を提供するように構成されているタッチスクリーン。
13. 容量性素子を伴う表示ピクセルを含むタッチスクリーンにおいて、
    刺激信号により刺激される表示ピクセルの少なくとも１つのドライブ領域と、
    前記刺激信号に対応するセンス信号を受信する表示ピクセルの少なくとも１つのセンス領域と、
    接地された表示ピクセルの少なくとも１つの接地領域と、
    を備え、
    前記少なくとも１つの接地領域が少なくとも１つのドライブ領域と前記少なくとも１つのセンス領域との間に配置されており、各領域の容量性素子は、（ｉ）第１の共通電圧ライン及び第２の共通電圧ラインのグリッドにより一緒に電気的接続され、そして（ii）前記少なくとも１つのドライブ領域はグリッドの切断部により前記少なくとも１つの領域から電気的に分離され、
    各領域内の容量性素子は前記タッチスクリーンを動作する表示モードにおける表示機能を提供し、かつ前記タッチスクリーンの動作のタッチ感知モードにおける少なくとも２つの前記少なくとも１つのドライブ領域と前記少なくとも１つのセンス領域との間に容量性結合を提供するように構成されている、タッチスクリーン。
14. 少なくとも１つの領域が、前記タッチスクリーンの表面の第１の表面に配置され、電界を発散させる容量性素子を含む表示ピクセルのドライブ領域を含み、
    少なくとも１つの他の領域が、前記第１の表面に配置され、電界を受け取る容量性素子を含む表示ピクセルのセンス領域を含み、
    前記電界が前記センス領域により受け取られる前にシールド層を通過するように配置された実質的に高い抵抗材料で形成されたシールド層を有する、
    請求項１２に記載のタッチスクリーン。
15. 請求項１３に記載されたタッチスクリーンを動作する方法において、
    動作の前記表示モード中に容量性素子を動作してタッチスクリーンに映像を発生するステップと、
    動作の前記タッチ感知モード中に容量性素子を動作してタッチスクリーン上又はその付近のタッチ事象を感知するステップと、を備え、
    前記動作のタッチ感知モードは、刺激信号を容量性素子へ送信すること及び容量性素子からセンス信号を受信することの少なくとも１つを含み、
    前記動作のタッチ感知モード中に容量性素子を動作する前記ステップは、
    表示ピクセルの前記少なくとも１つのドライブ領域における容量性素子を刺激信号で駆動する段階と、
    前記少なくとも１つのドライブ領域により発生される電界を表示ピクセルの前記少なくとも１つのセンス領域における容量性素子で感知する段階と、
    前記動作の表示モード及び前記動作のタッチ感知モードは、周期的に交互に生じる、ことを特徴とする方法。
16. 前記動作のタッチ感知モード中に容量性素子を動作する前記ステップは、
    ドライブ領域における容量性素子を通して交流（ＡＣ）信号を送信する段階を含み、このＡＣ信号は、前記動作の表示モード中に容量性素子を通して送信されるＬＣＤ反転信号と同じ直流（ＤＣ）オフセットを有する、請求項１５に記載の方法。
17. ピクセルの領域は、第１の時間周期中にはドライブ領域として動作され、そして第２の時間周期中にはセンス領域として動作される、請求項１５に記載の方法。
18. タッチスクリーンにおける複数の表示ピクセルの重畳構造であって該重畳構造が、
    複数のゲートラインと、
    複数のデータラインと、を含み、
    前記複数のゲートラインと前記複数のデータラインは前記複数の表示ピクセルによってデータの表示を可能にするための前記複数のピクセルに結合されており、
    さらに、第１の方向における第１の導電性ラインであって、それぞれの前記第１の導電性ラインが複数の表示ピクセルを介して延びる複数の第１のライン部分を含み、共通電圧層における非接続によって前記第１の方向において互いに分離されている第１の導電性ラインと、
    前記第１の方向に対して横方向の第２の方向における第２の導電性ラインであって、
    それぞれの前記第２の導電性ラインが複数の表示ピクセルを介して延びる複数の第２のライン部分を含み、非接続によって前記第２の方向に互いに分離されている第２の導電性ラインと、を含む導電性材料の前記共通電圧層を含み、
    第１の領域における前記表示ピクセルの回路素子が第１の複数の前記第１のライン部分によって共に電気的に接続されており、前記第１の領域における前記表示ピクセルの前記回路素子が第１の複数の前記第２のライン部分によって前記第２の方向に共に電気的に接続され、
    第２の領域における前記表示ピクセルの回路素子は、第２の複数の前記第１のライン部分及び第２の複数の前記第２のライン部分によって、それぞれ、前記第１の方向及び前記第２の方向で共に電気的に接続され、
    各領域内の容量性素子は前記タッチスクリーンを動作する表示モードにおける表示機能を提供し、かつ前記タッチスクリーンの動作のタッチ感知モードにおける少なくとも２つの前記領域の間に容量性結合を提供するように構成されている、ことを特徴とする重畳構造。
19. 前記第２の領域の前記表示ピクセルの前記回路素子が、前記共通電圧層において、前記第１の領域における回路素子から非接続とされていることを特徴とする請求項１８に記載の重畳構造。
20. 前記回路素子が前記表示ピクセルの蓄積キャパシタである、請求項１９に記載の重畳構造。
21. さらに、前記表示ピクセルの第３の領域を含み、
    該第３の領域の表示ピクセルの前記回路素子が前記第１の方向および第２の方向において、第３の複数の前記第１のライン部分および第３の複数の前記第２のライン部分によって前記第１のおよび第２の方向において共に電気的に接続されている、請求項１９に記載の重畳構造。
22. 前記第３の領域の前記表示ピクセルの前記回路素子が前記第１および第２の領域における前記回路素子から前記共通の電圧層において非接続とされている、請求項２１に記載の重畳構造。
23. 重畳構造を含むタッチ感知システムであって、
    タッチスクリーンにおける該重畳構造が、
    複数のゲートラインと、
    複数のデータラインと、を含み、
    前記複数のゲートラインと前記複数のデータラインは複数の表示ピクセルによってデータの表示を可能にするための前記複数のピクセルに結合されており、
    さらに、第１の方向における第１の導電性ラインであって、それぞれの前記第１の導電性ラインが複数の表示ピクセルを介して延びる複数の第１のライン部分を含み、共通電圧層における非接続によって前記第１の方向において互いに分離されている第１の導電性ラインと、
    前記第１の方向に対して横方向の第２の方向における第２の導電性ラインであって、
    それぞれの前記第２の導電性ラインが複数の表示ピクセルを介して延びる複数の第２のライン部分を含み、非接続によって前記第２の方向に互いに分離されている第２の導電性ラインと、を含む導電性材料の前記共通電圧層を含み、
    第１の領域における前記表示ピクセルの回路素子が第１の複数の前記第１のライン部分によって共に電気的に接続されており、前記第１の領域における前記表示ピクセルの前記回路素子が第１の複数の前記第２のライン部分によって前記第２の方向に共に電気的に接続されており、
    さらに、表示ピクセルの第２の領域を含み、
    該第２の領域の表示ピクセルの回路素子は第２の複数の前記第１のライン部分及び第２の複数の前記第２のライン部分によって前記第１及び第２の方向にともに電気的にそれぞれ接続されており、
    前記第２の領域の表示ピクセルの回路素子は前記第１の領域における回路素子から前記共通電圧層において非接続されており、
    さらに、表示ピクセルの第３の領域を含み、
    該第３の領域の表示ピクセルの回路素子は第３の複数の前記第１のライン部分及び第３の複数の前記第２のライン部分によって前記第１及び第２の方向にともに電気的にそれぞれ接続されており、
    前記第３の領域の表示ピクセルの回路素子は前記第１の領域及び第２の領域における回路素子から前記共通電圧層において非接続されており、そして、
    各領域内の容量性素子は前記タッチスクリーンを動作する表示モードにおける表示機能を提供し、かつ前記タッチスクリーンの動作のタッチ感知モードにおける少なくとも２つの前記領域の間に容量性結合を提供するように構成されている、タッチ感知システム。
24. 集積液晶表示タッチスクリーンであって、
    ゲートラインを含む導電性材料の第１の層と、
    データラインを含む導電性材料の第２の層と、
    複数のピクセルであって、各ピクセルがピクセル電極と共通電極を持つ複数のピクセルと、
    各ピクセルに対して、前記ピクセル電極と共通電極によって形成された液晶キャパシタと、
    動作の表示モード中前記複数のピクセルによってデータの表示を可能にするために前記複数のピクセルに結合された前記ゲートライン及びデータラインと、
    第１の方向及び第２の方向に沿って、ドライブ領域として作動する第１の領域において各ピクセルの回路素子を共に接続する第１の複数の共通電圧ラインと、
    前記第１の複数の共通電圧ラインから電気的に隔離され、前記第１及び第２の方向に沿って、感知領域として作動する第２の領域における各ピクセルの前記回路素子を共に結合する第２の複数の共通電圧ラインと、
    動作のタッチ感知モード中に刺激電圧波形を受信する前記第１の複数の共通電圧ラインと、
    前記動作のタッチ感知モード中容量測定回路に接続された第２の複数の共通電圧ラインと、を備え、
    各領域内の容量性素子は前記タッチスクリーンを動作する表示モードにおける表示機能を提供し、かつ前記タッチスクリーンの動作のタッチ感知モードにおける少なくとも２つの前記領域の間に容量性結合を提供するように構成されている、集積液晶表示タッチスクリーン。

Images