JP5716749B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5716749B2
JP5716749B2 JP2012534055A JP2012534055A JP5716749B2 JP 5716749 B2 JP5716749 B2 JP 5716749B2 JP 2012534055 A JP2012534055 A JP 2012534055A JP 2012534055 A JP2012534055 A JP 2012534055A JP 5716749 B2 JP5716749 B2 JP 5716749B2
Authority
JP
Japan
Prior art keywords
layer
igbt
semiconductor
semiconductor layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012534055A
Other languages
English (en)
Other versions
JPWO2012036247A1 (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012534055A priority Critical patent/JP5716749B2/ja
Publication of JPWO2012036247A1 publication Critical patent/JPWO2012036247A1/ja
Application granted granted Critical
Publication of JP5716749B2 publication Critical patent/JP5716749B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体装置に関する。
近年、自動車のさらなる電子制御化により、各種電子制御に用いられている半導体チップや半導体パッケージを高耐圧化するための対策が、これまで以上に必要となっている。例えば、内燃機関用点火装置（イグナイタと称する）に対する高い耐サージ特性が求められており、各種サージの１つとして、例えば誘導系負荷から放出される負極性のサージ（フィールドディケイサージと称する）に対する耐量のさらなる向上が求められている。
イグナイタに用いられる半導体装置として、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が公知である。図１４は、従来のＩＧＢＴを示す断面図である。図１４に示すＩＧＢＴでは、ｎ-ドリフト層１０１のおもて面の表面層に、ｐベース領域１０２およびｎ+エミッタ領域１０３が選択的に設けられている。ｎ-ドリフト層１０１の表面には、ゲート絶縁膜１０４を介してゲート電極１０５が設けられている。エミッタ電極１０７は、ｐベース領域１０２およびｎ+エミッタ領域１０３に接する。また、エミッタ電極１０７は、層間絶縁膜１０６によってゲート電極１０５と絶縁されている。
酸化膜１０８は、チップ表面に露出するｎ-ドリフト層１０１を覆う。ｎ-ドリフト層１０１の、ｎ+エミッタ領域１０３が設けられたおもて面に対して反対側の表面（裏面）には、ｎ+バッファ層１０９およびｐコレクタ層１１０がこの順に設けられている。ｎ+バッファ層１０９の不純物濃度は、５．４×１０16ｃｍ-3程度である。ｎ+バッファ層１０９の厚さｔ10は、通常３０μｍ程度である。ｐコレクタ層１１０の表面には、コレクタ電極１１１が設けられている。
図１５は、従来のＩＧＢＴの別の一例を示す断面図である。図１５に示すＩＧＢＴでは、チップの外周端部に、耐圧を確保する耐圧構造部が設けられている。耐圧構造部は、ドリフト電流が流れる活性部を囲む。活性部の構成は、図１４に示すＩＧＢＴと同様である。耐圧構造部において、ｎ-ドリフト層１０１の表面層には、フローティングのｐ+型領域であるフィールドリミッティングリング１１２が設けられている。また、チップの外周端部の、ｎ-ドリフト層１０１の表面層には、ｎ+ストッパー領域１１３が設けられている。
フィールドプレート電極１１４は、フィールドリミッティングリング１１２に接する。ストッパー電極１１５は、ｎ+ストッパー領域１１３に接する。また、ストッパー電極１１５は、ｎ+ストッパー領域１１３上から酸化膜１０８の表面にまで伸びている。ｎ-ドリフト層１０１の裏面には、ｐコレクタ層１１０が設けられている。その他の構成は、図１４に示すＩＧＢＴと同様である。
過電流に対する電流制限機能を備える半導体装置として、センスＩＧＢＴとメインＩＧＢＴの横方向距離を１５００μｍ以上とすることで、センスＩＧＢＴへのホール電流の流れ込み（回り込み）を少なくして、ソフトターンオフ時の電流波形の振動を抑制する装置が提案されている（例えば、下記特許文献１参照。）。
また、サージ耐量を向上した半導体装置として、チップ内に形成され、高圧側もしくは低圧側端子に負荷が接続された状態において電流経路途中に配置されることになる絶縁ゲート型トランジスタと、同じく前記チップ内において一端を前記絶縁ゲート型トランジスタのゲート端子に接続した状態で形成され、前記絶縁ゲート型トランジスタの高圧側からのサージ電圧の印加により作動するゲート電圧昇圧用素子と、同じく前記チップ内において前記絶縁ゲート型トランジスタのゲート端子と前記ゲート電圧昇圧用素子との間に直列配置され、サージ印加時の逆流を防止する逆流防止用素子と、同じく前記チップ内において前記絶縁ゲート型トランジスタのゲート端子と低圧側端子との間に配置され、前記絶縁ゲート型トランジスタのゲート端子に印加される電圧を動作電圧にクランプするクランプ用素子と、同じく前記チップ内において前記クランプ用素子と前記絶縁ゲート型トランジスタの低圧側端子との間に配置され、グランドラインからくるサージを防止するサージ防止用素子と、前記チップの周辺部に形成され、前記絶縁ゲート型トランジスタの高圧側端子に接続される高圧側接続用パッドと、同じく前記チップの周辺部に形成され、前記ゲート電圧昇圧用素子の一端に接続される昇圧素子接続用パッドと、前記チップの外部の接続点において、該接続点と前記絶縁ゲート型トランジスタの高圧側端子に接続された高圧側接続用パッドとの間に配置されて該高圧側接続用パッドを、前記ゲート電圧昇圧用素子に接続された昇圧素子接続用パッドに対し電気的に接続するものであって、前記接続点からみて前記昇圧素子接続用パッドと並列状態で接続され、サージ印加時の寄生インダクタンスとなる配線材料と、を備え、前記絶縁ゲート型トランジスタの高圧側端子に接続された高圧側接続用パッドと前記ゲート電圧昇圧用素子に接続された昇圧素子接続用パッドとは前記チップ内にて配線で接続されていない装置が提案されている（例えば、下記特許文献２参照。）。
特開２００９−１１７７８６号公報 特許第４４４１９４３号公報
しかしながら、発明者らが鋭意研究を重ねた結果、次のことが判明した。図９は、イグナイタの回路構成を示す説明図である。図９に示すように、イグナイタ１２０は、ＩＧＢＴ１２１と、制御ＩＣ１２２とを備える。ＩＧＢＴ１２１は、例えばゲートとコレクタを共有するメインＩＧＢＴとセンスＩＧＢＴとからなるセンス機能付きである。メインＩＧＢＴのコレクタは、イグナイタ１２０のコレクタ端子Ｃを介してイグニッションコイル１３１の１次側コイルに接続されている。メインＩＧＢＴのエミッタは、イグナイタ１２０のグランド端子Ｇに接続されている。
また、制御ＩＣ１２２のバッテリ入力端子Ｂは、イグナイタ１２０のバッテリ入力端子Ｂを介してバッテリ１３２の正極側に接続されている。メインＩＧＢＴのエミッタとセンスＩＧＢＴのエミッタの間には、制御ＩＣ１２２に内蔵されたセンス抵抗１２３が接続されている。メインＩＧＢＴのゲートは、制御ＩＣ１２２を介して、イグナイタ１２０の点火信号入力端子Ｓに接続されたＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１３３に接続されている。ＩＧＢＴ１２１は、ＥＣＵ１３３から入力される点火信号に基づいてオン・オフされる。
上記メインＩＧＢＴを従来のＩＧＢＴ（図１４，１５参照）とした場合のイグナイタに対してフィールドディケイ試験を行い、フィールドディケイサージが印加された際のイグナイタの動作について検証した。フィールドディケイ試験とは、デバイスのコレクタ−グランド間に負極性のサージを繰り返し印加し、デバイスのフィールドディケイ耐性を検証する試験である。
図１０は、フィールドディケイ試験回路を示す説明図である。図１０では、パルス発生器１４０とイグナイタ１２０との接続状態を明確にするため、その他の構成を図示省略している。また、図１１は、フィールドディケイ試験のフィールドディケイサージ波形を示す特性図である。また、図１２は、従来のＩＧＢＴのフィールドディケイサージ印加時の動作電圧波形を示す特性図である。図１０に示すように、フィールドディケイ試験回路のパルス発生器１４０の高電圧側端子Ａおよび低電圧側端子Ｄに、イグナイタ１２０のバッテリ入力端子Ｂおよびグランド端子Ｇをそれぞれ接続する。パルス発生器１４０の高電圧側端子Ａ−低電圧側端子Ｄ間の接続抵抗を２５Ωとした。イグニッションコイル１３１には、量産型のコイルを用いた。
そして、外部電源電圧Ｖｃｃ＝５Ｖの点火信号をイグナイタ１２０の点火信号入力端子Ｓに入力し、ＩＧＢＴを動作させた。点火信号のスイッチング周期数ｆを１６．７Ｈｚ（エンジン回転数に換算すると２０００ｒｐｍ相当）とした。この動作時のＩＧＢＴに、印加電圧−１００Ｖのフィールドディケイサージ（図１１参照）を２秒間隔で３００回印加し、ＩＧＢＴがフィールドディケイ試験に耐え得るか否かを検証した。パルス発生器１４０の電源電圧ＶＢを１４Ｖとした。イグナイタ周辺の温度Ｔを２５℃とした。負荷短絡時の保護などの事故時を想定した１ｍｓの定格電流Ｉｃｐを８Ａとした。その結果、ＩＧＢＴの動作波形にはフィールドディケイサージによる異常電圧が加わり（図１２参照）、従来のＩＧＢＴを用いたイグナイタでは、フィールドディケイ試験の基準を満たす所望のフィールドディケイ耐量を得ることができなかった。
フィールドディケイ試験では、ＩＧＢＴが破壊に至る次の４つの要因によってフィールドディケイ耐量が決定される。図１３は、フィールドディケイサージによるデバイス破壊の主な要因を示す説明図である。フィールドディケイサージによりＩＧＢＴに安全動作領域を超えるドレイン電流が流れて内部温度が急激に上昇（以下、熱暴走破壊とする）した場合、ＩＧＢＴが破壊に至る虞がある。熱暴走破壊の主な原因は、ＩＧＢＴの損失が大きいことと、パッケージの放熱性が悪いことの２つに大別される。
ＩＧＢＴの損失は、ＩＧＢＴの裏面に形成されたｎ+バッファ層１０９およびｐコレクタ層１１０からなるｐｎ接合によるブレークダウンが起こる電圧（逆方向耐圧）で決まる全体損失と、素子の表面レイアウトによって局部的に生じる局部的損失と、チップサイズに対するＩＧＢＴの損失の割合（損失密度）である。放熱性を決定する要因は、パッケージとチップ間やパッケージとヒートシンク間の熱抵抗である。
パッケージと他部品間の放熱性は、例えばヒートシンクの表面積を増やすことで改善することができる。しかし、ＩＧＢＴの損失を低減することは難しい。例えば、ダイシング後のチップ側面には、ＩＧＢＴの逆方向耐圧を決定するｐｎ接合が露出する。このため、ダイシングや実装工程の精度によってＩＧＢＴの逆漏れ電流量や逆方向耐圧のばらつきが大きくなり、ＩＧＢＴの全体損失を低減することができないからである。このような問題により、ＩＧＢＴのフィールドディケイ耐量を向上することが困難となっている。
この発明は、上述した従来技術による問題点を解消するため、高いフィールドディケイ耐量を有する半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するために、この発明にかかる半導体装置
は、第１導電型の第１の半導体層と、前記第１の半導体層の表面に設けられた第２導電型の第２の半導体層と、前記第２の半導体層の表面に設けられ、かつ該第２の半導体層より低い不純物濃度を有する第２導電型の第３の半導体層と、前記第３の半導体層の表面層に選択的に設けられた第１導電型の第１の半導体領域と、前記第１の半導体領域の表面層に選択的に設けられた第２導電型の第２の半導体領域と、前記第３の半導体層と前記第２の半導体領域に挟まれた前記第１の半導体領域の表面に、絶縁膜を介して設けられた第１の電極と、前記第１の半導体領域および前記第２の半導体領域に接する第２の電極と、前記第１の半導体層の、前記第３の半導体層が設けられた表面に対して反対側の表面に設けられた第３の電極と、前記第２の半導体層より高い不純物濃度を有し、かつ、前記第２の半導体層を貫通して前記第１の半導体層および前記第３の半導体層に接して前記第２の半導体層と交互に繰り返し設けられる、当該第２の半導体層と同一の厚さの第２導電型の第１の低抵抗層と、を備え、前記第１の低抵抗層の不純物濃度は、７×１０ 16 ｃｍ -3 以上で７×１０ 17 ｃｍ -3 以下であり、基板の外周端部には、前記第１の低抵抗層を配置せず、前記第２の半導体層を配置することを特徴とする。
本発明にかかる半導体装置によれば、高いフィールドディケイ耐量を有する半導体装置を提供することができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の要部を示す断面図である。 図２は、実施の形態２にかかる半導体装置の要部を示す断面図である。 図３は、実施の形態３にかかる半導体装置の要部を示す断面図である。 図４は、図３に示す半導体装置の等価回路を示す回路図である。 図５は、チップサイズとフィールドディケイサージによる印加電圧との関係を示す特性図である。 図６は、バッファ層の不純物濃度と逆方向耐圧の関係について示す特性図である。 図７は、バッファ層の不純物濃度とフィールドディケイサージによる印加電圧の関係について示す特性図である。 図８は、バッファ層の不純物濃度とＥＳＢ耐量の関係について示す特性図である。 図９は、イグナイタの回路構成を示す説明図である。 図１０は、フィールドディケイ試験回路を示す説明図である。 図１１は、フィールドディケイ試験のフィールドディケイサージ波形を示す特性図である。 図１２は、従来のＩＧＢＴのフィールドディケイサージ印加時の動作電圧波形を示す特性図である。 図１３は、フィールドディケイサージによるデバイス破壊の主な要因を示す説明図である。 図１４は、従来のＩＧＢＴを示す断面図である。 図１５は、従来のＩＧＢＴの別の一例を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１にかかる半導体装置の要部を示す断面図である。図１に示す半導体装置は、縦型のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）である。図１に示すＩＧＢＴは紙面右側にメインＩＧＢＴが形成され、ｎ-ドリフト層（第３の半導体層）１の表面層に、ｐベース領域（第１の半導体領域）２が選択的に設けられている。ｐベース領域２の表面層には、ｎ+エミッタ領域（第２の半導体領域）３が選択的に設けられている。
ｎ-ドリフト層１とｎ+エミッタ領域３に挟まれたｎ-ドリフト層１のおもて面の表面には、ゲート絶縁膜（絶縁膜）４を介してゲート電極（第１の電極）５が設けられている。エミッタ電極（第２の電極）７は、ｐベース領域２およびｎ+エミッタ領域３に接する。また、エミッタ電極７は、層間絶縁膜６によってゲート電極５と絶縁されている。酸化膜８は、チップ表面に露出するｎ-ドリフト層１を覆う。酸化膜８を介して紙面左側にセンスＩＧＢＴが形成され、ｐベース領域２とは分離したｐベース領域２ａ、ｎ+エミッタ領域３と分離したｎ+エミッタ領域３ａが設けられている。ゲート絶縁膜（絶縁膜）４ａを介してのゲート電極５ａは、ゲート電極５と接続されている。層間絶縁膜６ａを介してのエミッタ電極７ａは、エミッタ電極７と分離されている。これによりメインＩＧＢＴとセンスＩＧＢＴはゲート電極５，５ａへの共通の信号によって同時にオン・オフの動作が行われ、ｐベース領域２の部分とｐベース領域２ａの部分の面積比にほぼ応じたエミッタ電流が、エミッタ電極７ａに微小電流、エミッタ電極７に主電流としてそれぞれに流れる。
ｎ-ドリフト層１の、ｎ+エミッタ領域３が設けられたおもて面に対して反対側の表面（裏面）には、ｎ+バッファ層（第２の半導体層）９およびｐコレクタ層（第１の半導体層）１０がこの順に設けられている。ｎ+バッファ層９は、ｎ-ドリフト層１より高い不純物濃度を有する。ｎ+バッファ層９の不純物濃度は、７×１０16ｃｍ-3以上で７×１０17ｃｍ-3以下であるのが望ましい。その理由は、ＩＧＢＴの逆方向耐圧を小さくすることができるからである。
ｎ+バッファ層９の厚さｔ1は、１８μｍ以上で２４μｍ以下であるのが望ましい。ｎ+バッファ層９の厚さｔ1を従来のＩＧＢＴ（図１４参照）の厚さｔ10よりも薄くすることで、ｎ+バッファ層９の不純物濃度を従来のＩＧＢＴより高くしたとしても、ＩＧＢＴのオン電圧Ｖｏｎが増加することを回避することができる。
ｎ+バッファ層９の不純物濃度および厚さは、所望とするコレクタ−エミッタ間の閾値電圧ＶＣＥ（ｓａｔ）、スイッチング速度、ＥＳＢ耐量およびフィールドディケイ耐量に合わせて決定されてもよい。ＥＳＢとは、点火ミスにより点火プラグで放電されなかった場合にイグナイタのＩＧＢＴのＣＥ間へ帰還されるエネルギーのことで、イグナイタの遮断電流とコイルにより、帰還されるエネルギーが決まる。また、ｎ+バッファ層９は、ｐコレクタ層１０の表面にエピタキシャル成長により形成されてもよい。ｐコレクタ層１０の裏面には、コレクタ電極（第３の電極）１１が設けられている。
以上、説明したように、実施の形態１によれば、ｎ+バッファ層９の不純物濃度を従来よりも高くすることで、ｎ+バッファ層９とｐコレクタ層１０との界面近傍の電界強度を高くすることができる。これにより、ｎ+バッファ層９およびｐコレクタ層１０からなるｐｎ接合で決まるブレークダウンが起きる電圧（逆方向耐圧）を低くすることができ、フィールドディケイサージが印加されたときのＩＧＢＴの動作による損失（全体損失）を従来に比べて低くすることができる。したがって、ＩＧＢＴのフィールドディケイ耐量を向上することができる。
（実施の形態２）
図２は、実施の形態２にかかる半導体装置の要部を示す断面図である。ｎ+バッファ層より高い濃度を有するｎ++半導体層（以下、ｎ++バッファ層とする）を、ｎ+バッファ層と交互に設けてもよい。
実施の形態２では、図２に示すように、ｎ+バッファ層２１には、ｎ+バッファ層２１を貫通してｎ-ドリフト層１およびｐコレクタ層１０に接するｎ++バッファ層（第１の低抵抗層）２２が設けられている。ｎ+バッファ層２１とｎ++バッファ層２２は交互に繰り返し設けられている。つまり、図２に示すＩＧＢＴには、ｎ+バッファ層２１とｎ++バッファ層２２からなるバッファ層が設けられている。
ｎ++バッファ層２２は、ｎ+バッファ層２１より高い不純物濃度を有する。ｎ+バッファ層２１の不純物濃度は、５．４×１０16ｃｍ-3であるのが好ましい。ｎ+バッファ層２１の厚さｔ2は、３０μｍであるのが好ましい。ｎ++バッファ層２２の厚さｔ2は、ｎ+バッファ層２１の厚さｔ2と同一である。その理由は、ＥＳＢ耐量がｎ+バッファ層２１の厚さで決定されるため、ｎ+バッファ層２１を上述した厚さとすることで、ＥＳＢ耐量を向上することができるからである。
ｎ++バッファ層２２の不純物濃度は、７×１０16ｃｍ-3であるのが好ましい。また、ｎ++バッファ層２２の不純物濃度は、実施の形態１のバッファ層（図１参照）と同様の範囲内に設けられてもよい。その理由は、フィールドディケイ耐量がｎ++バッファ層２２の不純物濃度で決定されるため、ｎ++バッファ層２２を上述した不純物濃度とすることで、実施の形態１と同様にフィールドディケイ耐量を向上することができるからである。
ｎ++バッファ層２２を上述した不純物濃度とすることで、バッファ層全体の不純物濃度が高くなるが、ｎ+バッファ層２１を選択的に設けているため、バッファ層の厚さを従来と同様としても、ＩＧＢＴのオン電圧Ｖｏｎの増加を少なくすることができる。
また、ｎ++バッファ層２２は、チップ（基板）の外周端部以外に設けられている。つまり、チップの外周端部には、ｎ++バッファ層２２を配置せずに、ｎ+バッファ層２１を配置する。それ以外の構成は、実施の形態１と同様である。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、ｎ+バッファ層２１およびｎ++バッファ層２２を上述した厚さとすることで、ＥＳＢ耐量を向上することができる。
また、チップの外周端部にｎ++バッファ層２２を設けずにｎ+バッファ層２１を配置することで、最大電界強度となる領域をチップの側面よりも内側に移動させることができる。このため、チップの側面よりも内側でブレークダウンを発生させることができる。これにより、ダイシング後のチップ側面にＩＧＢＴの逆方向耐圧を決定するｐｎ接合が露出していたとしても、ＩＧＢＴの逆漏れ電流量や逆方向耐圧のばらつきが大きくなるという問題を回避することができる。
（実施の形態３）
図３は、実施の形態３にかかる半導体装置の要部を示す断面図である。ｎ+バッファ層を設けずに、かつｐ++コレクタ層にｎ++半導体層（以下、ｎ++コレクタ層とする）を設けてもよい。
実施の形態３では、図３に示すように、ｎ-ドリフト層１とｐ++コレクタ層１２が接している。つまり、ｎ+バッファ層は設けられていない。また、ｐ++コレクタ層１２には、ｐ++コレクタ層１２を貫通してｎ-ドリフト層１およびコレクタ電極１１に接するｎ++コレクタ層（第２の低抵抗層）１３が設けられている。ｎ++コレクタ層１３は、ｎ-ドリフト層１より高い不純物濃度を有する。
ｐ++コレクタ層１２とｎ++コレクタ層１３の厚さは同一である。つまり、図３に示すＩＧＢＴには、ｐ++コレクタ層１２とｎ++コレクタ層１３からなるコレクタ層が設けられている。また、ｎ++コレクタ層１３は、チップの外周端部に設けられている。チップの外周端部には、活性部を囲み、耐圧を確保する耐圧構造部が設けられている。つまり、ｎ++コレクタ層１３は、耐圧構造部に設けられている。活性部の構成は、実施の形態１のＩＧＢＴと同様である。
耐圧構造部は、ドリフト電流が流れる活性部を囲む。耐圧構造部において、ｎ-ドリフト層１の表面層には、フローティングのｐ+型領域であるフィールドリミッティングリング３１が設けられている。また、チップの外周端部の、ｎ-ドリフト層１の表面層には、ｎ+ストッパー領域３２が設けられている。
フィールドプレート電極３３は、フィールドリミッティングリング３１に接する。ストッパー電極３４は、ｎ+ストッパー領域３２に接する。また、ストッパー電極３４は、ｎ+ストッパー領域３２上から酸化膜８の表面にまで伸びている。その他の構成は、実施の形態１と同様である。
ｐ++コレクタ層１２およびｎ++コレクタ層１３は、例えば次のように形成される。まず、ｎ-ドリフト層１となるＦＺウェハを用意する。ついで、ｎ-ドリフト層１のｎ+エミッタ領域３側の素子構造を形成する。ついで、ｎ-ドリフト層１のｎ+エミッタ領域３側の表面に対して反対側の表面からＦＺウェハを研削して薄板化する。ついで、ＦＺウェハの研削された表面に、フォトリソグラフィにより、ｐ++コレクタ層１２の形成領域が開口するレジストを形成する。
ついで、このレジストをマスクとして、イオン注入および熱処理により、レジストの開口部に露出するｎ-ドリフト層１にｐ++コレクタ層１２を形成する。ついで、ＦＺウェハの研削された表面に、ｎ++コレクタ層１３の形成領域が開口するレジストを形成する。ついで、このレジストをマスクとして、イオン注入および熱処理により、レジストの開口部に露出するｎ-ドリフト層１にｎ++コレクタ層１３を形成する。上述した工程において、ｐ++コレクタ層１２とｎ++コレクタ層１３を形成する順序を逆にしてもよい。
図４は、図３に示す半導体装置の等価回路を示す回路図である。ｎ++コレクタ層１３を設けることにより、ｐベース領域２、ｎ-ドリフト層１およびｎ++コレクタ層１３からなる逆導通のダイオードが、ＩＧＢＴと同一チップ上に形成される。これにより、図４に示すように、図３に示す半導体装置は、ＩＧＢＴ４１のコレクタとダイオード４２のカソードが接続され、ＩＧＢＴ４１のエミッタとダイオード４２のアノードが接続された構成、つまり、ＩＧＢＴ４１に対してダイオード４２が逆並列に接続された構成となる。
以上、説明したように、実施の形態３によれば、チップの外周端部に、逆導通のダイオード４２を形成する。これにより、チップの外周端部にはｐｎ接合が形成されないため、チップの外周端部ではブレークダウンが発生しない。したがって、フィールドディケイサージが印加されたときのＩＧＢＴの動作による損失（全体損失）を従来に比べて大幅に低くすることができ、ＩＧＢＴのフィールドディケイ耐量を向上することができる。
（実施例１）
図５は、チップサイズとフィールドディケイサージによる印加電圧との関係を示す特性図である。まず、実施の形態１に従い、チップサイズを種々変更して複数のＩＧＢＴを作製した（以下、実施例とする）。各実施例では、ｎ+バッファ層９の不純物濃度および厚さを、それぞれ９．２×１０16ｃｍ-3および１８μｍとした。比較として、従来のＩＧＢＴを作製した（図１４参照。以下、従来例とする）。従来例では、ｎ+バッファ層の不純物濃度および厚さを５．４×１０16ｃｍ-3および３０μｍとした。それ以外の構成は実施例と同様である。そして、これらのＩＧＢＴに対して、上述したように、フィールドディケイ試験を行った（図９〜図１１参照）。試験条件は、上述した試験条件と同様である。
図５に示す結果より、実施例および従来例ともに同様に、チップサイズが大きくなるほど、フィールドディケイサージによりＩＧＢＴが破壊されない限界の電圧値（以下、フィールドディケイ耐圧とする）を向上することができることがわかった。その理由は、チップサイズを大きくし、ｎ+バッファ層とｐコレクタ層からなるｐｎ接合の接合面積が増えることで、チップサイズに対するＩＧＢＴの損失の割合（損失密度）が低下するからであると推測される。以下、実施例２〜４、従来例に用いる試料のチップサイズは、すべて１８ｍｍ2とする。
（実施例２）
図６は、バッファ層の不純物濃度と逆方向耐圧の関係について示す特性図である。実施の形態１に従い、ＩＧＢＴを２つ作製した（以下、第１，２の実施例とする）。第１の実施例では、ｎ+バッファ層の不純物濃度を７．１×１０16ｃｍ-3とした。第２の実施例では、ｎ+バッファ層の不純物濃度を９．２×１０16ｃｍ-3とした。また、第１，２実施例ともに、ｎ+バッファ層の厚さを１８μｍとした。比較として、実施例１と同様に従来例を作製した。そして、第１，２実施例および従来例に対して、実施例１と同様に、フィールドディケイ試験を行った。
図６に示す結果より、第１の実施例では、逆方向耐圧は３０Ｖとなった。また、第２の実施例では、逆方向耐圧は、２６．５Ｖとなった。一方、従来例では、逆方向耐圧は３４．５Ｖとなった。これにより、ｎ+バッファ層の不純物濃度を高くするほど、逆方向耐圧を低くすることができることがわかった。
（実施例３）
図７は、バッファ層の不純物濃度とフィールドディケイサージによる印加電圧の関係について示す特性図である。実施例２と同様に、第１，２の実施例および従来例を作製した。そして、第１，２実施例および従来例に対して、実施例１と同様に、フィールドディケイ試験を行った。
図７に示す結果より、第１の実施例では、フィールドディケイ耐圧は１５０Ｖとなった。また、第２の実施例では、フィールドディケイ耐圧は１６０Ｖとなった。一方、従来例では、フィールドディケイ耐圧は１４０Ｖとなった。これにより、バッファ層の不純物濃度を高くするほど、フィールドディケイ耐圧を高くすることができることがわかった。その理由は、逆方向耐圧が低くなることで（実施例２参照）、フィールドディケイサージが印加されたときのＩＧＢＴの動作による損失を低減することができるからであると推測される。
（実施例４）
図８は、バッファ層の不純物濃度とＥＳＢ耐量の関係について示す特性図である。まず、実施の形態１に従い、ｎ+バッファ層の厚さの異なる複数のＩＧＢＴを作製した（第３の実施例とする）。第３の実施例のそれ以外の構成は、第１の実施例と同様である。そして、第３の実施例に対して、実施例１と同様に、フィールドディケイ試験を行った。
図８に示す結果より、ｎ+バッファ層の厚さが増すほど、ＥＳＢ耐量を高くすることができることがわかった。その理由は、次のように推測される。イグナイタでは、点火ミスが発生した場合に、イグニッションコイルに蓄積されてしまったエネルギーを、イグナイタによって放電させる必要がある。このエネルギー量は、通常数十ｍＪから１００ｍＪ程度である。しかし、Ｌ負荷クランプを実現するために、イグナイタには、ＣＢＲ（Ｃｏｌｌｅｃｔｏｒ Ｂａｌｌａｓｔｉｎｇ Ｒｅｓｉｓｔｏｒ）技術が採用されており、ｎ+バッファ層がバラスト抵抗として機能するため、Ｌ負荷クランプ時にコレクタ電流の局部集中を緩和している。したがって、ｎ+バッファ層の厚さを厚くすることで、バラスト抵抗が大きくなり、ＥＳＢ耐量を向上することができると推測される。実施例４では、ｎ+バッファ層の厚さが１８μｍの場合に、ＥＳＢ耐量は３９０ｍＪとなり、ＩＧＢＴの動作に十分に耐え得るＥＳＢ耐量を得ることができる。
以上において本発明では、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した電気的特性値や寸法などは一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明は第１導電型をｎ型とし、第２導電型をｐ型としても同様に成り立つ。
以上説明したように、本発明によれば、第２の半導体層の不純物濃度を従来よりも高くすることで、第２の半導体層と第１の半導体層との界面近傍の電界強度を高くすることができる。これにより、第２の半導体層および第１の半導体層からなるｐｎ接合で決まるブレークダウンが起きる電圧（逆方向耐圧）を低くすることができ、フィールドディケイサージが印加されたときのＩＧＢＴの動作による損失を従来に比べて低くすることができる。
また、本発明によれば、チップの外周端部に第１の低抵抗層を設けずに第２の半導体層を配置することで、最大電界強度となる領域がチップの側面よりも内側に移動させることができる。このため、チップの側面よりも内側でブレークダウンを発生させることができる。これにより、ダイシング後のチップ側面にＩＧＢＴの逆方向耐圧を決定するｐｎ接合が露出していたとしても、ＩＧＢＴの逆漏れ電流量や逆方向耐圧のばらつきが大きくなるという問題を回避することができる。
また、本発明によれば、チップの外周端部に、第１の半導体領域、第３の半導体層および第２の低抵抗層からなる逆導通のダイオードを形成する。これにより、チップの外周端部にはｐｎ接合が形成されないため、チップの外周端部ではブレークダウンが発生しない。したがって、フィールドディケイサージが印加されたときのＩＧＢＴの動作による損失を従来に比べて大幅に低くすることができる。
以上のように、本発明にかかる半導体装置は、自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
１ ｎ-ドリフト層
２ ｐベース領域
３ ｎ+エミッタ領域
４ ゲート絶縁膜
５ ゲート電極
６ 層間絶縁膜
７ エミッタ電極
８ 酸化膜
９ ｎ+バッファ層
１０ ｐコレクタ層
１１ コレクタ電極
ｔ1 ｎ+バッファ層の厚さ

Claims (1)

  1. 第１導電型の第１の半導体層と、
    前記第１の半導体層の表面に設けられた第２導電型の第２の半導体層と、
    前記第２の半導体層の表面に設けられ、かつ該第２の半導体層より低い不純物濃度を有する第２導電型の第３の半導体層と、
    前記第３の半導体層の表面層に選択的に設けられた第１導電型の第１の半導体領域と、
    前記第１の半導体領域の表面層に選択的に設けられた第２導電型の第２の半導体領域と、
    前記第３の半導体層と前記第２の半導体領域に挟まれた前記第１の半導体領域の表面に、絶縁膜を介して設けられた第１の電極と、
    前記第１の半導体領域および前記第２の半導体領域に接する第２の電極と、
    前記第１の半導体層の、前記第３の半導体層が設けられた表面に対して反対側の表面に設けられた第３の電極と、
    前記第２の半導体層より高い不純物濃度を有し、かつ、前記第２の半導体層を貫通して前記第１の半導体層および前記第３の半導体層に接して前記第２の半導体層と交互に繰り返し設けられる、当該第２の半導体層と同一の厚さの第２導電型の第１の低抵抗層と、
    を備え、
    前記第１の低抵抗層の不純物濃度は、７×１０ 16 ｃｍ -3 以上で７×１０ 17 ｃｍ -3 以下であり、
    基板の外周端部には、前記第１の低抵抗層を配置せず、前記第２の半導体層を配置することを特徴とする半導体装置。
JP2012534055A 2010-09-17 2011-09-15 半導体装置 Active JP5716749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012534055A JP5716749B2 (ja) 2010-09-17 2011-09-15 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010210105 2010-09-17
JP2010210105 2010-09-17
PCT/JP2011/071154 WO2012036247A1 (ja) 2010-09-17 2011-09-15 半導体装置
JP2012534055A JP5716749B2 (ja) 2010-09-17 2011-09-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014123863A Division JP5943037B2 (ja) 2010-09-17 2014-06-16 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012036247A1 JPWO2012036247A1 (ja) 2014-02-03
JP5716749B2 true JP5716749B2 (ja) 2015-05-13

Family

ID=45831703

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012534055A Active JP5716749B2 (ja) 2010-09-17 2011-09-15 半導体装置
JP2014123863A Active JP5943037B2 (ja) 2010-09-17 2014-06-16 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014123863A Active JP5943037B2 (ja) 2010-09-17 2014-06-16 半導体装置

Country Status (3)

Country Link
US (1) US9035351B2 (ja)
JP (2) JP5716749B2 (ja)
WO (1) WO2012036247A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015028969A (ja) * 2013-07-30 2015-02-12 本田技研工業株式会社 半導体装置
DE112014006289B4 (de) 2014-01-29 2020-12-24 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung
JP6707930B2 (ja) * 2016-03-18 2020-06-10 富士電機株式会社 スイッチ装置および点火装置
JP7024277B2 (ja) 2017-09-20 2022-02-24 株式会社デンソー 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282872A (ja) * 1988-05-09 1989-11-14 Matsushita Electron Corp 半導体装置
JPH04320377A (ja) * 1991-04-19 1992-11-11 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05114606A (ja) * 1991-10-24 1993-05-07 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH06318706A (ja) * 1993-03-08 1994-11-15 Fuji Electric Co Ltd 半導体装置
JPH07211895A (ja) * 1994-01-12 1995-08-11 Sanken Electric Co Ltd 伝導度変調型電界効果トランジスタ
JPH08288503A (ja) * 1995-04-11 1996-11-01 Rohm Co Ltd プレーナ型高耐圧縦型素子を有する半導体装置およびその製造方法
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
JP2009130096A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 制御回路を備える半導体装置
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4797445B2 (ja) 2005-05-24 2011-10-19 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5298521B2 (ja) 2007-10-15 2013-09-25 富士電機株式会社 半導体装置
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
US9385196B2 (en) * 2012-09-12 2016-07-05 Texas Instruments Incorporated Fast switching IGBT with embedded emitter shorting contacts and method for making same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282872A (ja) * 1988-05-09 1989-11-14 Matsushita Electron Corp 半導体装置
JPH04320377A (ja) * 1991-04-19 1992-11-11 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05114606A (ja) * 1991-10-24 1993-05-07 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH06318706A (ja) * 1993-03-08 1994-11-15 Fuji Electric Co Ltd 半導体装置
JPH07211895A (ja) * 1994-01-12 1995-08-11 Sanken Electric Co Ltd 伝導度変調型電界効果トランジスタ
JPH08288503A (ja) * 1995-04-11 1996-11-01 Rohm Co Ltd プレーナ型高耐圧縦型素子を有する半導体装置およびその製造方法
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
JP2009130096A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 制御回路を備える半導体装置
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2012036247A1 (ja) 2014-02-03
WO2012036247A1 (ja) 2012-03-22
JP2014197699A (ja) 2014-10-16
US9035351B2 (en) 2015-05-19
US20130153955A1 (en) 2013-06-20
JP5943037B2 (ja) 2016-06-29

Similar Documents

Publication Publication Date Title
JP3911566B2 (ja) Ｍｏｓ型半導体装置
KR101534106B1 (ko) 반도체장치
JP3243902B2 (ja) 半導体装置
US20090114946A1 (en) Semiconductor device having a control circuit and method of its manufacture
JP5900627B2 (ja) イグナイタ、イグナイタの制御方法および内燃機関用点火装置
JP6098041B2 (ja) 半導体装置
JP5943037B2 (ja) 半導体装置
US10438947B2 (en) Semiconductor device, manufacturing method therefor and semiconductor module
US20180108764A1 (en) Semiconductor device
US11605706B2 (en) Semiconductor device
CN105103284B (zh) 半导体装置
JP4431761B2 (ja) Ｍｏｓ型半導体装置
EP3987661B1 (en) Device design for short circuit protection of transistors
US10312343B2 (en) Device and device manufacturing method
JP2007236077A (ja) モータ駆動装置
CN217062106U (zh) 集成温度传感器的点火igbt器件
JP3911719B2 (ja) 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ
JP5125899B2 (ja) 内燃機関用点火装置
JP2001153012A (ja) 半導体装置
CN111599859B (zh) 一种具有过压保护功能的晶闸管及制造方法
JPH06291320A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2021022656A (ja) 半導体装置
JPH03174763A (ja) 半導体装置
JP2005243674A (ja) 半導体装置
JP2012160495A (ja) 複合半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5716749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250