JP5711714B2 - Electronics - Google Patents

Electronics Download PDF

Info

Publication number
JP5711714B2
JP5711714B2 JP2012220294A JP2012220294A JP5711714B2 JP 5711714 B2 JP5711714 B2 JP 5711714B2 JP 2012220294 A JP2012220294 A JP 2012220294A JP 2012220294 A JP2012220294 A JP 2012220294A JP 5711714 B2 JP5711714 B2 JP 5711714B2
Authority
JP
Japan
Prior art keywords
transistor
display
signal line
photosensor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012220294A
Other languages
Japanese (ja)
Other versions
JP2013020640A5 (en
JP2013020640A (en
Inventor
黒川 義元
義元 黒川
池田 隆之
隆之 池田
輝 田村
輝 田村
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012220294A priority Critical patent/JP5711714B2/en
Publication of JP2013020640A publication Critical patent/JP2013020640A/en
Publication of JP2013020640A5 publication Critical patent/JP2013020640A5/ja
Application granted granted Critical
Publication of JP5711714B2 publication Critical patent/JP5711714B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means

Description

トランジスタで構成された回路を有する電子機器および電子システムに関する。例えば
、液晶表示パネルに代表される電気光学装置を部品として搭載した電子機器に関する。
The present invention relates to an electronic device and an electronic system having a circuit including transistors. For example, the present invention relates to an electronic apparatus in which an electro-optical device typified by a liquid crystal display panel is mounted as a component.

近年、電子書籍等の表示装置の開発が活発に進められている。特に、メモリ性を有する
表示素子を用いて、画像を表示する技術は、消費電力の削減に大きく貢献するため、活発
に開発が進められている(特許文献1)。
In recent years, development of display devices such as electronic books has been actively promoted. In particular, a technique for displaying an image using a display element having a memory property greatly contributes to reduction of power consumption, and therefore is actively developed (Patent Document 1).

また、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表示
装置は、タッチパネル又はタッチスクリーンなどと呼ばれている(以下、これを単に「タ
ッチパネル」とも呼ぶ)。また、光方式のタッチセンサを搭載した表示装置が、特許文献
2に開示されている。
In addition, a display device equipped with a touch sensor has attracted attention. A display device equipped with a touch sensor is called a touch panel or a touch screen (hereinafter, this is also simply referred to as “touch panel”). Also, Patent Document 2 discloses a display device equipped with an optical touch sensor.

特開2006−267982号公報JP 2006-267982 A 特開2001−292276号公報JP 2001-292276 A

ガラス基板などの硬質な基板に代えて、フレキシブルフィルムを基体に用いることによっ
て、耐衝撃性を向上し、軽量化、フレキシブル化した電子機器を提供することを課題の一
つとする。
It is an object to provide an electronic device that is improved in impact resistance, weight-reduced, and flexible by using a flexible film as a base instead of a hard substrate such as a glass substrate.

また、電力の限られた携帯情報端末などの電子機器の省エネルギー化に有利なドライバ回
路を構成することも課題の一つとする。
Another object is to configure a driver circuit that is advantageous for energy saving of electronic devices such as portable information terminals with limited power.

また、使用者が、場所を選ばず情報を閲覧、さらには画面に表示されたキーボードに直接
触れる、またはスタイラスペンなどを用いて間接的に触れることにより情報を入力でき、
その入力情報を利用することができる新規の電子機器を提供することも課題の一とする。
使用者が、情報を閲覧、さらには画面に表示されたキーボードに触れることにより情報を
入力できる電子機器を実現するため、単位面積当たりのフォトセンサの受光面積と画素電
極面積を共に広くする画素構成とすることも課題の一つとする。
In addition, the user can input information by browsing the information at any place, touching the keyboard displayed on the screen directly, or indirectly using a stylus pen, etc.
Another object is to provide a new electronic device that can use the input information.
Pixel configuration that increases the light receiving area of the photosensor and the pixel electrode area per unit area in order to realize an electronic device that allows users to input information by browsing information and touching a keyboard displayed on the screen Is also an issue.

また、キーボード表示などの静止画モードと、動画モードの両方を1つの画面で実現する
新規の電子機器を提供することも課題の一とする。
Another object is to provide a new electronic device that realizes both a still image mode such as a keyboard display and a moving image mode on one screen.

また、静止画モードにおいて、ある表示領域の一部に静止画を表示した後は、その表示領
域の表示素子への電力の供給を停止し、その後もその静止画を視認可能な状態を長時間維
持することで消費電力を抑えることも課題の一つとする。
In still image mode, after displaying a still image in a part of a certain display area, power supply to the display element in that display area is stopped and the still image remains visible for a long time. One of the issues is to reduce power consumption by maintaining it.

外光を利用して画像表示を行う表示部を有する電子機器において、表示部にはフォトセン
サを用いるタッチ入力機能を有し、表示部の少なくとも一部にキーボードのボタンを表示
し、使用者が所望のキーをタッチすることにより情報を入力して表示部に所望のキーに対
応した表示を行う。
In an electronic device having a display unit that displays an image using external light, the display unit has a touch input function using a photosensor, and a keyboard button is displayed on at least a part of the display unit. Information is input by touching a desired key, and a display corresponding to the desired key is displayed on the display unit.

フォトセンサは、表示部に入射する外光を検出するとともに、使用者が指先で表示部の所
望位置を指し示した時に生じる外光の局所的陰影を検出する。入力処理部は、外光の局所
的陰影を検出したフォトセンサの表示部における位置をタッチ入力座標位置として処理す
る。タッチ入力座標位置に対応するデータ、即ちキー情報を映像信号処理部により表示部
に画像データとして出力する。
The photosensor detects external light incident on the display unit, and detects a local shadow of external light that occurs when the user points to a desired position of the display unit with a fingertip. The input processing unit processes the position on the display unit of the photosensor that detects the local shadow of the external light as the touch input coordinate position. Data corresponding to the touch input coordinate position, that is, key information is output as image data to the display unit by the video signal processing unit.

また、使用者が表示部に表示されたキーボードを用いて入力をしている期間において、キ
ーボードを表示している第1の表示領域は、静止画を表示しており、入力時においてタッ
チされたキーに対応する文字や数字などが次々に書き込まれている期間、または文字変換
されている期間の第2の表示領域は動画を表示している。
In addition, during the period when the user is inputting using the keyboard displayed on the display unit, the first display area displaying the keyboard displays a still image and is touched during input. A moving image is displayed in the second display area during a period in which characters or numbers corresponding to the keys are written one after another or during a period in which characters are converted.

本明細書で開示する本発明の一態様は、表示部の第1画面領域をタッチ入力する画面領域
、或いは出力表示する画面領域に切り換える映像信号処理部を有する電子機器である。ま
た、この電子機器は、表示部に表示される画像が静止画である場合と、動画である場合と
で異なる信号供給を表示部の表示素子に行う映像信号処理部を有し、静止画を書き込んだ
後に表示素子制御回路を非動作とすることで、消費電力の節約ができる。特に走査線駆動
回路としてデコーダ回路を用いることが好ましい。
One embodiment of the present invention disclosed in this specification is an electronic device including a video signal processing unit that switches a first screen region of a display unit to a screen region for touch input or a screen region for output display. The electronic device also includes a video signal processing unit that supplies different signals to the display element of the display unit depending on whether the image displayed on the display unit is a still image or a moving image. Power consumption can be saved by deactivating the display element control circuit after writing. In particular, a decoder circuit is preferably used as the scan line driver circuit.

また、従来のアクティブマトリクス型の表示装置が有するスイッチングトランジスタはオ
フ電流が大きく、オフ状態であっても画素に書き込んだ信号がトランジスタを介して漏れ
て消失してしまうという問題があった。本発明の一態様は、スイッチングトランジスタに
酸化物半導体層を有するトランジスタを用いることにより、極めて低いオフ電流、具体的
にはチャネル幅1μmあたりのオフ電流密度を室温下において10aA(1×10−17
A/μm)以下にすること、さらには、1aA(1×10−18A/μm)以下、さらに
は10zA(1×10−20A/μm)以下を実現し、画素においては画像信号等の電気
信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。従って、酸化物
半導体層を有するトランジスタを用いることにより、静止画を書き込んだ後に表示素子制
御回路を非動作とする期間を長くすることで、さらに消費電力の節約ができる。
In addition, a switching transistor included in a conventional active matrix display device has a large off-state current, and there is a problem in that a signal written to a pixel leaks through the transistor and disappears even in an off state. In one embodiment of the present invention, a transistor including an oxide semiconductor layer is used as a switching transistor, whereby an extremely low off-state current, specifically, an off-current density per channel width of 1 μm is 10 aA (1 × 10 −17 at room temperature).
A / μm) or less, further, 1 aA (1 × 10 −18 A / μm) or less, further 10 zA (1 × 10 −20 A / μm) or less, and the pixel has an image signal or the like. The holding time of the electric signal can be increased and the writing interval can be set longer. Therefore, by using a transistor including an oxide semiconductor layer, power consumption can be further saved by extending the period during which the display element control circuit is not operated after writing a still image.

また、上記電気機器を実現するデバイスに関する他の発明の態様は、タッチ入力機能を有
する表示部を備えた電子機器であり、フレキシブル基板上に画素電極である反射電極と電
気的に接続する第1のトランジスタと、フォトセンサとを有し、フォトセンサは、フォト
ダイオードと、該フォトダイオードと電気的に接続するゲート信号線を有する第2のトラ
ンジスタと、第3のトランジスタとを有し、第2のトランジスタのソース又はドレインの
一方がフォトセンサ基準信号線に電気的に接続され、ソース又はドレインの他方が第3の
トランジスタのソース又はドレインの一方に電気的に接続され、第3のトランジスタのソ
ース又はドレインの他方がフォトセンサ出力信号線に電気的に接続される。
Another aspect of the invention relating to a device that realizes the electrical device is an electronic device including a display unit having a touch input function, and is a first electrode that is electrically connected to a reflective electrode that is a pixel electrode on a flexible substrate. The photosensor includes a photodiode, a second transistor having a gate signal line electrically connected to the photodiode, and a third transistor. One of the source and the drain of the transistor is electrically connected to the photosensor reference signal line, the other of the source and the drain is electrically connected to one of the source and the drain of the third transistor, and the source of the third transistor Alternatively, the other of the drains is electrically connected to the photosensor output signal line.

上記構成は、上記課題の少なくとも一つを解決する。 The above configuration solves at least one of the above problems.

また、上記構成において、第2のトランジスタの酸化物半導体層は、読み出し信号線とゲ
ート絶縁層を介して重なり、読み出し信号線は、画素電極である反射電極と重なる。反射
電極の下方に、読み出し信号線や、第3のトランジスタを配置する画素構成とすることで
、単位面積当たりのフォトセンサの受光面積と画素電極面積(以下、反射電極面積と呼ぶ
)とを効率よく利用することができる。
In the above structure, the oxide semiconductor layer of the second transistor overlaps with the readout signal line through the gate insulating layer, and the readout signal line overlaps with the reflective electrode which is a pixel electrode. By adopting a pixel configuration in which a readout signal line and a third transistor are arranged below the reflective electrode, the light receiving area and the pixel electrode area (hereinafter referred to as the reflective electrode area) per unit area are efficiently obtained. Can be used well.

また、他の発明の態様は、タッチ入力機能を有する表示部を備えた電子機器であり、フレ
キシブル基板上に第1の反射電極と電気的に接続する第1のトランジスタと、第2の反射
電極と電気的に接続する第2のトランジスタとフォトセンサとを有し、フォトセンサは、
フォトダイオードと、該フォトダイオードと電気的に接続するゲート信号線を有する第3
のトランジスタと、第4のトランジスタとを有し、第3のトランジスタのソース又はドレ
インの一方がフォトセンサ基準信号線に電気的に接続され、ソース又はドレインの他方が
第4のトランジスタのソース又はドレインの一方に電気的に接続され、第4のトランジス
タのソース又はドレインの他方がフォトセンサ出力信号線に電気的に接続され、第4のト
ランジスタの酸化物半導体層は、第1の反射電極と重なり、フォトセンサ基準信号線は、
第2の反射電極と重なることを特徴とする電子機器である。
Another aspect of the invention is an electronic device including a display unit having a touch input function, a first transistor electrically connected to the first reflective electrode on the flexible substrate, and a second reflective electrode. A second transistor electrically connected to the photosensor, and the photosensor,
A third diode having a photodiode and a gate signal line electrically connected to the photodiode;
And the fourth transistor, one of the source and drain of the third transistor is electrically connected to the photosensor reference signal line, and the other of the source and drain is the source or drain of the fourth transistor. The other of the source and the drain of the fourth transistor is electrically connected to the photosensor output signal line, and the oxide semiconductor layer of the fourth transistor overlaps with the first reflective electrode The photo sensor reference signal line is
An electronic device is characterized by overlapping with a second reflective electrode.

上記構成において、画素構造を上方から見た場合に、2つの反射電極の間に1つのフォト
センサの受光領域が配置されるように設計し、単位面積当たりのフォトセンサの受光面積
と反射電極面積とを効率よく利用することができる。
In the above configuration, when the pixel structure is viewed from above, the light receiving area of one photosensor is designed to be arranged between the two reflecting electrodes, and the light receiving area and the reflecting electrode area of the photosensor per unit area are designed. Can be used efficiently.

また、上記構成において、第3のトランジスタの酸化物半導体層は、読み出し信号線とゲ
ート絶縁層を介して重なり、読み出し信号線は、第1の反射電極と重なる。第1の反射電
極の下方に、読み出し信号線や、第4のトランジスタを配置する画素構成とすることで、
単位面積当たりのフォトセンサの受光面積と反射電極面積とを効率よく利用することがで
きる。
In the above structure, the oxide semiconductor layer of the third transistor overlaps with the read signal line through the gate insulating layer, and the read signal line overlaps with the first reflective electrode. By adopting a pixel configuration in which a readout signal line and a fourth transistor are arranged below the first reflective electrode,
The light receiving area of the photosensor and the reflective electrode area per unit area can be used efficiently.

また、上記構成において、第4のトランジスタのソース又はドレインの一方は、第1の反
射電極と重なり、第4のトランジスタのソース又はドレインの他方は、第2の反射電極と
重なる。このような画素構成とすることで、単位面積当たりのフォトセンサの受光面積と
反射電極面積とを効率よく利用することができる。
In the above structure, one of the source and the drain of the fourth transistor overlaps with the first reflective electrode, and the other of the source and the drain of the fourth transistor overlaps with the second reflective electrode. With such a pixel configuration, the light receiving area and the reflective electrode area of the photosensor per unit area can be efficiently used.

また、上記構成において、第1の反射電極または第2の反射電極と重なる位置にカラーフ
ィルタを有し、フルカラーの表示を行うこともできる。
In the above structure, a color filter is provided at a position overlapping the first reflective electrode or the second reflective electrode, so that full color display can be performed.

また、反射型の液晶表示装置とすることで、バックライトがなくても太陽光などの外光や
照明光があれば表示内容を視認することができ、省エネルギー化に有利である。
Further, by using a reflective liquid crystal display device, display contents can be visually recognized if there is external light such as sunlight or illumination light even without a backlight, which is advantageous for energy saving.

1画面内に動画と静止画を表示する携帯情報端末を実現でき、動画表示の画面領域と静止
画表示の画面領域とで異なる駆動、及び異なる信号供給を行い、動画表示よりも静止画表
示の消費電力を低減する。また、反射型の液晶表示装置であるため、電気泳動型の表示装
置よりも広範囲の中間調表示ができる。
A portable information terminal that displays moving images and still images within one screen can be realized, and different screens and still image display screens for moving images and still images are displayed. Reduce power consumption. Further, since the liquid crystal display device is a reflective liquid crystal display device, halftone display can be performed in a wider range than the electrophoretic display device.

また、使用者は、フレキシブル基板を用いることによって軽量化された携帯情報端末を用
い、場所を選ばず情報を閲覧、さらには画面に表示されたキーボードにタッチ入力でき、
キーボードを表示している同一画面内にその入力結果を表示することができる。
In addition, the user can use a portable information terminal that has been reduced in weight by using a flexible substrate, browse information regardless of location, and touch-input on a keyboard displayed on the screen.
The input result can be displayed on the same screen displaying the keyboard.

本発明の一態様を示す外観図である。1 is an external view illustrating one embodiment of the present invention. 本発明の一態様を示すブロック図である。FIG. 10 is a block diagram illustrating one embodiment of the present invention. 本発明の一態様を示す画素の等価回路図である。FIG. 6 is an equivalent circuit diagram of a pixel illustrating one embodiment of the present invention. 本発明の一態様を示すフォトセンサの駆動回路の概略図である。1 is a schematic diagram of a photosensor driving circuit according to one embodiment of the present invention. 本発明の一態様を示すタイミングチャートである。3 is a timing chart illustrating one embodiment of the present invention. 本発明の一態様を示す画素平面図の一例である。1 is an example of a pixel plan view illustrating one embodiment of the present invention. 本発明の一態様を示す反射電極とブラックマトリクスの位置関係を示す平面図の一例である。FIG. 3 is an example of a plan view illustrating a positional relationship between a reflective electrode and a black matrix, illustrating one embodiment of the present invention. 本発明の一態様を示す画素断面図の一例である。1 is an example of a cross-sectional view of a pixel illustrating one embodiment of the present invention. 本発明の一態様を示す液晶表示モジュールの模式図である。1 is a schematic diagram of a liquid crystal display module illustrating one embodiment of the present invention. 本発明の一形態である表示装置の外観及びブロック図を示す図。4A and 4B are an external view and a block diagram of a display device which is one embodiment of the present invention. フォトダイオードの一部の断面写真及びその模式図である。It is the cross-sectional photograph of a part of photodiode, and its schematic diagram. 表示パネルに表示された表示映像の様子を示す写真である。It is a photograph which shows the mode of the display image displayed on the display panel. 本発明の一態様を示す画素断面図の一例である。1 is an example of a cross-sectional view of a pixel illustrating one embodiment of the present invention. 本発明の一態様を示す電子書籍の模式図である。1 is a schematic diagram of an electronic book illustrating one embodiment of the present invention. 本発明の一態様を示すドライバ回路のブロック図である。FIG. 10 is a block diagram of a driver circuit illustrating one embodiment of the present invention. 各データ線の信号の時間関係を示す図である。It is a figure which shows the time relationship of the signal of each data line. ブロックの内部を構成する回路図である。It is a circuit diagram which comprises the inside of a block. 時刻と各ノードの電位を示す図である。It is a figure which shows time and the electric potential of each node.

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed. In addition, the present invention is not construed as being limited to the description of the embodiments below.

(実施の形態1)
本実施の形態では、外光を利用して画像表示を行う表示部を有する電子機器の一例を図1
(A)及び図1(B)に示す。
(Embodiment 1)
In this embodiment, an example of an electronic device having a display portion that performs image display using external light is illustrated in FIG.
Shown in (A) and FIG.

電子機器1030の表示部1032はフォトセンサを用いるタッチ入力機能を有し、図1
(A)に示すように表示部の領域1033にキーボードのボタン1031が複数表示され
る。表示部1032は表示領域全体を指しており、表示部の領域1033を含む。そして
、使用者が所望のキーボードのボタンをタッチ入力し、表示部1032に入力結果の表示
を行う。
A display portion 1032 of the electronic device 1030 has a touch input function using a photosensor.
As shown in (A), a plurality of keyboard buttons 1031 are displayed in the display area 1033. The display portion 1032 indicates the entire display area and includes a display portion area 1033. Then, the user touches and inputs a desired keyboard button, and the display unit 1032 displays the input result.

表示部の領域1033は静止画を表示しているため、書き込み時以外の期間では表示素子
制御回路を非動作とすることで消費電力の節約ができる。
Since the display area 1033 displays a still image, power consumption can be saved by disabling the display element control circuit during a period other than writing.

電子機器1030を使用している様子の一例を示す。例えば、表示部の領域1033に表
示されているキーボードボタンを使用者の指を用いて順次触れる、または非接触で文字入
力を行い、その結果表示される文章を表示部の領域1033以外の領域に表示する。使用
者が画面のキーボードから指をはずし、フォトセンサの出力信号の検出されない期間が一
定時間経つと自動的に表示部の領域1033に表示されていたキーボード表示が消され、
表示部の領域1033にも入力された文章の表示が行われ、画面一杯に入力された文章を
使用者は確認することができる。再度入力する場合には、表示部1032に使用者の指を
用いて触れる、または非接触でフォトセンサの出力信号を検出させることで再び表示部の
領域1033にキーボードボタンを表示し、文字入力を行うことができる。
An example of a state in which the electronic device 1030 is used is shown. For example, the keyboard buttons displayed in the area 1033 of the display unit are sequentially touched with a user's finger or non-contact character input is performed, and the resulting text is displayed in an area other than the area 1033 of the display unit. indicate. When the user removes his / her finger from the keyboard of the screen and the period during which the output signal of the photo sensor is not detected passes for a certain period of time, the keyboard display displayed in the display area 1033 is automatically turned off,
The input text is also displayed in the area 1033 of the display unit, and the user can check the text input to the full screen. When inputting again, the display unit 1032 is touched with a finger of the user, or the output signal of the photo sensor is detected in a non-contact manner so that the keyboard button is displayed again in the area 1033 of the display unit, and character input is performed. It can be carried out.

また、自動的ではなく、使用者が切り換えスイッチ1034を押すことによって、キーボ
ード表示をなくし、図1(B)に示すように表示部1032の全体を静止画とすることも
できる。また、電源スイッチ1035を押して電源を切っても、静止画を長時間維持する
ことができる。また、キーボード表示スイッチ1036を押すことによってキーボードを
表示し、タッチ入力可能な状態とすることができる。
Further, instead of automatically, the user can press the changeover switch 1034 to eliminate the keyboard display, and the entire display unit 1032 can be a still image as shown in FIG. Even if the power switch 1035 is pressed to turn off the power, the still image can be maintained for a long time. Further, the keyboard can be displayed by pressing the keyboard display switch 1036 so that touch input is possible.

また、切り換えスイッチ1034、電源スイッチ1035、及びキーボード表示スイッチ
1036は、表示部1032にそれぞれスイッチボタンとして表示し、表示されたスイッ
チボタンに触れることで、各操作を行ってもよい。
The changeover switch 1034, the power switch 1035, and the keyboard display switch 1036 may be displayed as switch buttons on the display portion 1032 and may be operated by touching the displayed switch buttons.

また、表示部の領域1033は静止画を表示することに限定されず、一時的、または部分
的に動画表示してもよい。例えば、キーボードボタンの表示位置を使用者の好みに合わせ
て一時的に変更する、または非接触で入力した場合に入力されたかどうかが分かるように
対応するキーボードボタンのみに部分的に表示の変化を与えてもよい。
Further, the display area 1033 is not limited to displaying a still image, and may display a moving image temporarily or partially. For example, the display position of the keyboard button is temporarily changed according to the user's preference, or the display change is partially applied only to the corresponding keyboard button so that it can be known whether or not the input has been made when inputting without contact. May be given.

また、電子機器1030は少なくともバッテリーを有し、データ情報を保存するためのメ
モリ(Flash Memory回路、SRAM回路、DRAM回路など)、CPU(
中央演算処理回路)やLogic回路を備えた構成とすることが好ましい。CPUやメモ
リを備えることにより、様々なソフトウェアのインストールが行え、パーソナルコンピュ
ータの機能の一部または全部の機能を持たせることができる。
In addition, the electronic device 1030 includes at least a battery, a memory (Flash Memory circuit, SRAM circuit, DRAM circuit, etc.) for storing data information, a CPU (
A configuration including a central processing circuit and a logic circuit is preferable. By providing the CPU and memory, various software can be installed, and some or all of the functions of the personal computer can be provided.

また、電子機器1030に対して、ジャイロスコープ、または3軸加速度センサなどの傾
き検出部を設け、傾き検出部からの信号に応じて、電子機器1030で使用する機能、特
に表示部での表示及び入力に係る機能を、演算回路により切り替えることができる。その
ため、備え付けの操作キーのように入力キーの種類、大きさ、または配置が予め定まった
ものとは異なり、使用者の利便性を向上させることができる。
In addition, a tilt detection unit such as a gyroscope or a three-axis acceleration sensor is provided for the electronic device 1030, and functions used in the electronic device 1030 according to a signal from the tilt detection unit, particularly display on the display unit and Functions related to input can be switched by an arithmetic circuit. Therefore, unlike the case where the type, size, or arrangement of the input keys is predetermined as in the case of the provided operation keys, the convenience for the user can be improved.

次に表示部1032を構成する表示パネルの一例について、図2を参照して説明する。表
示パネル100は、画素回路101、表示素子制御回路、及びフォトセンサ制御回路を有
する。画素回路101は、行列方向にマトリクス状に配置された複数の画素103、10
4及びフォトセンサ106を有する。画素104、103は、1つの表示素子をそれぞれ
有する。本実施の形態では、画素103と画素104の間に、1つのフォトセンサ106
を配置し、フォトセンサの数が画素数の半分とする例を示したが特に限定されず、フォト
センサの数が画素数と同じになるように、画素毎にそれぞれ1つのフォトセンサを有する
構成としてもよく、フォトセンサの数が画素数の3分の一となる構成としてもよい。
Next, an example of a display panel included in the display portion 1032 will be described with reference to FIG. The display panel 100 includes a pixel circuit 101, a display element control circuit, and a photosensor control circuit. The pixel circuit 101 includes a plurality of pixels 103 and 10 arranged in a matrix in the matrix direction.
4 and a photo sensor 106. The pixels 104 and 103 each have one display element. In this embodiment, one photosensor 106 is provided between the pixel 103 and the pixel 104.
In this example, the number of photosensors is half the number of pixels. However, the present invention is not particularly limited, and each pixel has one photosensor so that the number of photosensors is the same as the number of pixels. The number of photosensors may be one third of the number of pixels.

表示素子105は、トランジスタ、保持容量、及び液晶層を有する液晶素子などを有する
。トランジスタは、保持容量への電荷の注入もしくは保持容量からの電荷の排出を制御す
る機能を有する。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有
する。液晶層に電圧を印加することで偏光方向が変化することを利用して、液晶層を透過
する光の明暗(階調)を作ることで、画像表示が実現される。液晶層を透過する光には、
外光(太陽光または照明光)を利用して液晶表示装置の表面から照射される光を用いる。
液晶層としては、特に限定されず、公知の液晶材料(代表的には、ネマチック液晶材料や
コレステリック液晶材料)を用いれば良い。例えば、高分子分散型液晶(PDLC(Po
lymer Dispersed Liquid Crystal)、高分子分散液晶、
ポリマー分散型液晶ともいう)又は高分子ネットワーク型液晶(PNLC(Polyme
r Network Liquid Crystal))を液晶層に用いて、液晶による
光の散乱光を利用して白表示(明表示)を行ってもよい。PDLCやPNLCを液晶層に
用いると、偏光板を必要とせず、紙面に近い表示が実現でき、使用者の目に優しく、疲労
感を低減させることができる。
The display element 105 includes a transistor, a storage capacitor, a liquid crystal element having a liquid crystal layer, and the like. The transistor has a function of controlling charge injection into the storage capacitor or discharge of charge from the storage capacitor. The storage capacitor has a function of holding a charge corresponding to a voltage applied to the liquid crystal layer. Image display is realized by making light and darkness (gradation) of light transmitted through the liquid crystal layer by utilizing the fact that the polarization direction is changed by applying a voltage to the liquid crystal layer. For light passing through the liquid crystal layer,
Light emitted from the surface of the liquid crystal display device using external light (sunlight or illumination light) is used.
The liquid crystal layer is not particularly limited, and a known liquid crystal material (typically a nematic liquid crystal material or a cholesteric liquid crystal material) may be used. For example, polymer dispersed liquid crystal (PDLC (Po
lymer Dispersed Liquid Crystal), polymer dispersed liquid crystal,
Polymer dispersion type liquid crystal) or polymer network type liquid crystal (PNLC (Polyme
r Network Liquid Crystal)) may be used for the liquid crystal layer, and white display (bright display) may be performed using light scattered by the liquid crystal. When PDLC or PNLC is used for the liquid crystal layer, a polarizing plate is not required, and a display close to the paper surface can be realized, which is gentle to the user's eyes and can reduce fatigue.

また、表示素子制御回路は、表示素子105を制御するための回路であり、ビデオデータ
信号線などの信号線(「ソース信号線」ともいう。)を介して表示素子105に信号を入
力する表示素子駆動回路107と、走査線(「ゲート信号線」ともいう。)を介して表示
素子105に信号を入力する表示素子駆動回路108を有する。
The display element control circuit is a circuit for controlling the display element 105, and displays a signal input to the display element 105 through a signal line (also referred to as a “source signal line”) such as a video data signal line. It includes an element driver circuit 107 and a display element driver circuit 108 for inputting a signal to the display element 105 through a scanning line (also referred to as a “gate signal line”).

例えば、走査線側の表示素子駆動回路108は、特定の行に配置された画素が有する表示
素子を選択する機能を有する。また、信号線側の表示素子駆動回路107は、選択された
行の画素が有する表示素子に任意の電位を与える機能を有する。なお、走査線側の表示素
子駆動回路108により高電位を印加された表示素子では、トランジスタが導通状態とな
り、信号線側の表示素子駆動回路107により与えられる電荷が供給される。
For example, the display element driver circuit 108 on the scan line side has a function of selecting display elements included in pixels arranged in a specific row. The display element driver circuit 107 on the signal line side has a function of applying an arbitrary potential to the display element included in the pixel in the selected row. Note that in a display element to which a high potential is applied by the display element driver circuit 108 on the scanning line side, the transistor is turned on, and the charge supplied from the display element driver circuit 107 on the signal line side is supplied.

また、フォトセンサ106は、フォトダイオードなど、受光することで電気信号を発する
機能を有する受光素子と、トランジスタとを有する。
The photosensor 106 includes a light receiving element such as a photodiode, which has a function of generating an electric signal by receiving light, and a transistor.

フォトセンサ制御回路は、フォトセンサ106を制御するための回路であり、フォトセ
ンサ出力信号線、フォトセンサ基準信号線等の信号線側のフォトセンサ読み出し回路10
9と、走査線側のフォトセンサ駆動回路110を有する。走査線側のフォトセンサ駆動回
路110は、特定の行に配置された画素が有するフォトセンサ106に対して、後述する
リセット動作と選択動作とを行う機能を有する。また、信号線側のフォトセンサ読み出し
回路109は、選択された行の画素が有するフォトセンサ106の出力信号を取り出す機
能を有する。
The photo sensor control circuit is a circuit for controlling the photo sensor 106, and is a photo sensor readout circuit 10 on the signal line side such as a photo sensor output signal line and a photo sensor reference signal line.
9 and a photo sensor driving circuit 110 on the scanning line side. The photo sensor driving circuit 110 on the scanning line side has a function of performing a reset operation and a selection operation, which will be described later, on the photo sensors 106 included in the pixels arranged in a specific row. Further, the photosensor reading circuit 109 on the signal line side has a function of taking out an output signal of the photosensor 106 included in the pixel in the selected row.

本実施の形態では、画素103と、フォトセンサ106と、画素104の回路図について
、図3を用いて説明する。画素103は、トランジスタ201、保持容量202及び液晶
素子203を有する表示素子105を有する。また、フォトセンサ106は、フォトダイ
オード204、トランジスタ205及びトランジスタ206を有する。また、画素104
は、トランジスタ221、保持容量222及び液晶素子223を有する表示素子125と
を有する。
In this embodiment, circuit diagrams of the pixel 103, the photosensor 106, and the pixel 104 are described with reference to FIGS. The pixel 103 includes a display element 105 including a transistor 201, a storage capacitor 202, and a liquid crystal element 203. In addition, the photosensor 106 includes a photodiode 204, a transistor 205, and a transistor 206. In addition, the pixel 104
Includes a transistor 221, a storage capacitor 222, and a display element 125 including a liquid crystal element 223.

トランジスタ201は、ゲートがゲート信号線207に、ソース又はドレインの一方が
ビデオデータ信号線210に、ソース又はドレインの他方が保持容量202の一方の電極
と液晶素子203の一方の電極に電気的に接続されている。保持容量202の他方の電極
は、容量配線214に電気的に接続され、一定の電位に保たれている。また、液晶素子2
03の他方の電極は一定の電位に保たれている。液晶素子203は、一対の電極と、該一
対の電極の間の液晶層を含む素子である。
In the transistor 201, the gate is electrically connected to the gate signal line 207, one of the source and the drain is electrically connected to the video data signal line 210, and the other of the source and the drain is electrically connected to one electrode of the storage capacitor 202 and one electrode of the liquid crystal element 203. It is connected. The other electrode of the storage capacitor 202 is electrically connected to the capacitor wiring 214 and is kept at a constant potential. Liquid crystal element 2
The other electrode of 03 is kept at a constant potential. The liquid crystal element 203 is an element including a pair of electrodes and a liquid crystal layer between the pair of electrodes.

トランジスタ201は、ゲート信号線207に”H”(Highの電位)が印加される
と、ビデオデータ信号線210の電位を保持容量202と液晶素子203に印加する。保
持容量202は、印加された電位を保持する。液晶素子203は、印加された電位により
、光の透過率を変更する。
When “H” (high potential) is applied to the gate signal line 207, the transistor 201 applies the potential of the video data signal line 210 to the storage capacitor 202 and the liquid crystal element 203. The storage capacitor 202 holds the applied potential. The liquid crystal element 203 changes the light transmittance according to the applied potential.

フォトダイオード204は、一方の電極がフォトダイオードリセット信号線208に、
他方の電極がトランジスタ205のゲートに電気的に接続されている。トランジスタ20
5は、ソース又はドレインの一方がフォトセンサ基準信号線212に、ソース又はドレイ
ンの他方がトランジスタ206のソース又はドレインの一方に電気的に接続されている。
トランジスタ206は、ゲートが読み出し信号線209に、ソース又はドレインの他方が
フォトセンサ出力信号線211に電気的に接続されている。
One electrode of the photodiode 204 is connected to the photodiode reset signal line 208.
The other electrode is electrically connected to the gate of the transistor 205. Transistor 20
5, one of the source and the drain is electrically connected to the photosensor reference signal line 212, and the other of the source and the drain is electrically connected to one of the source and the drain of the transistor 206.
The transistor 206 has a gate electrically connected to the read signal line 209 and the other of the source and the drain electrically connected to the photosensor output signal line 211.

また、トランジスタ221は、ゲートがゲート信号線227に、ソース又はドレインの一
方がビデオデータ信号線210に、ソース又はドレインの他方が保持容量222の一方の
電極と液晶素子223の一方の電極に電気的に接続されている。保持容量222の他方の
電極は、容量配線224に電気的に接続され、一定の電位に保たれている。また、液晶素
子223の他方の電極は一定の電位に保たれている。液晶素子223は、一対の電極と、
該一対の電極の間の液晶層を含む素子である。
The transistor 221 has a gate electrically connected to the gate signal line 227, one of the source and the drain electrically connected to the video data signal line 210, and the other of the source and the drain electrically connected to one electrode of the storage capacitor 222 and one electrode of the liquid crystal element 223. Connected. The other electrode of the storage capacitor 222 is electrically connected to the capacitor wiring 224 and is kept at a constant potential. The other electrode of the liquid crystal element 223 is kept at a constant potential. The liquid crystal element 223 includes a pair of electrodes,
An element including a liquid crystal layer between the pair of electrodes.

次に、フォトセンサ読み出し回路109の構成の一例について、図3及び図4を用いて
説明する。一例として、表示部は、1024行768列の画素で構成され、表示素子は各
行各列の画素に1個、フォトセンサは2行各列の画素間に1個、を有する構成とする。す
なわち、表示素子は1024行768列、フォトセンサは512行768列で構成される
。また、フォトセンサ出力信号線は2列を1組として表示装置外部に出力する例を示す。
すなわち、2行2列の画素4個に挟まれるフォトセンサ計2個から出力を1個取得する。
Next, an example of a configuration of the photosensor reading circuit 109 will be described with reference to FIGS. As an example, the display unit includes 1024 rows and 768 columns of pixels, and one display element is provided for each pixel in each row, and a photosensor is provided between two rows and columns. That is, the display element has 1024 rows and 768 columns, and the photosensor has 512 rows and 768 columns. In addition, an example in which the photosensor output signal lines are output to the outside of the display device as a set of two rows is shown.
That is, one output is obtained from two photosensors sandwiched between four pixels in 2 rows and 2 columns.

図3は、画素の回路構成で、2行1列分の2つの画素と、1つのフォトセンサを示してい
る。表示素子を1画素に1個、フォトセンサを2画素間に1個、有する。図4は、フォト
センサ読み出し回路109の回路構成で、説明のため、一部のフォトセンサも示している
FIG. 3 shows two pixels for two rows and one column and one photosensor in the circuit configuration of the pixel. One display element is provided per pixel, and one photosensor is provided between two pixels. FIG. 4 shows a circuit configuration of the photosensor readout circuit 109, and some photosensors are also shown for explanation.

図4に示すように、フォトセンサの走査線駆動回路は、同時に画素4行分(すなわちフォ
トセンサ2行分)を駆動し、選択行を画素2行分に相当するフォトセンサ1行分ずつシフ
トさせていく駆動方法を行う例を考える。ここで、各行のフォトセンサは、走査線駆動回
路が選択行のシフトを2回行う期間、連続して選択されることになる。このような駆動方
法を用いることで、フォトセンサによる撮像のフレーム周波数を向上させることが容易に
なる。特に、大型の表示装置の場合に有利である。なお、フォトセンサの出力信号線21
1には、同時に2行分のフォトセンサの出力が重畳されることになる。また、選択行のシ
フトを512回繰り返すことで、全フォトセンサを駆動することができる。
As shown in FIG. 4, the scanning line driving circuit of the photosensor simultaneously drives four rows of pixels (that is, two rows of photosensors) and shifts the selected row by one photosensor row corresponding to two rows of pixels. Consider an example of performing a driving method. Here, the photosensors in each row are continuously selected during a period in which the scanning line driver circuit shifts the selected row twice. By using such a driving method, it becomes easy to improve the frame frequency of imaging by the photosensor. In particular, it is advantageous in the case of a large display device. The output signal line 21 of the photosensor
1, the outputs of the photosensors for two rows are superimposed at the same time. Further, by repeating the shift of the selected row 512 times, all the photosensors can be driven.

フォトセンサ読み出し回路109は、図4に示すように、画素24列に1個ずつセレクタ
を有する。セレクタは、表示部におけるフォトセンサの出力信号線211について2列分
を1組とする12組から1組を選択して出力を取得する。すなわち、フォトセンサ読み出
し回路109全体で、セレクタを32個有し、同時に32個の出力を取得する。各々のセ
レクタによる選択を12組全てに対して行うことで、フォトセンサ1行分に相当する合計
384個の出力を取得することができる。セレクタによる12組の選択を、フォトセンサ
の走査線駆動回路が選択行をシフトさせる都度行うことで、全フォトセンサの出力を得る
ことができる。
As shown in FIG. 4, the photosensor readout circuit 109 has one selector for each column of 24 pixels. The selector selects one set from 12 sets of two columns for the output signal line 211 of the photosensor in the display unit, and acquires the output. That is, the entire photosensor readout circuit 109 has 32 selectors and simultaneously obtains 32 outputs. A total of 384 outputs corresponding to one row of photosensors can be acquired by performing selection by all selectors for all 12 sets. By selecting 12 sets by the selector each time the scanning line driving circuit of the photosensor shifts the selected row, the output of all the photosensors can be obtained.

本実施の形態では、図4に示すように、信号線側のフォトセンサ読み出し回路109は、
アナログ信号であるフォトセンサの出力を表示装置外部に取り出し、表示装置外部に設け
たアンプを用いて増幅した後にAD変換器を用いてデジタル信号に変換する構成を考える
。勿論、表示装置と同一基板上にAD変換器を搭載し、フォトセンサの出力をデジタル信
号に変換した後、表示装置外部に取り出す構成とすることも可能である。
In this embodiment mode, as illustrated in FIG. 4, the photosensor readout circuit 109 on the signal line side includes:
Consider a configuration in which an output of a photosensor that is an analog signal is taken out of a display device, amplified using an amplifier provided outside the display device, and then converted into a digital signal using an AD converter. Of course, an AD converter may be mounted on the same substrate as the display device so that the output of the photosensor is converted into a digital signal and then taken out of the display device.

また、個々のフォトセンサの動作は、リセット動作、累積動作、及び選択動作を繰り返す
ことで実現される。リセット動作とは、フォトダイオードリセット信号線208の電位を
”H”とする動作である。リセット動作を行うと、フォトダイオード204が導通し、ト
ランジスタ205のゲートが接続されたゲート信号線213の電位が”H”となる。
The operation of each photosensor is realized by repeating the reset operation, the accumulation operation, and the selection operation. The reset operation is an operation in which the potential of the photodiode reset signal line 208 is set to “H”. When the reset operation is performed, the photodiode 204 becomes conductive, and the potential of the gate signal line 213 to which the gate of the transistor 205 is connected becomes “H”.

また、累積動作とは、リセット動作の後にフォトダイオードリセット信号線208の電位
を”L”(Lowの電位)にする動作である。また、選択動作とは、累積動作の後に読み
出し信号線209の電位を”H”にする動作である。
The cumulative operation is an operation of setting the potential of the photodiode reset signal line 208 to “L” (Low potential) after the reset operation. The selection operation is an operation for setting the potential of the read signal line 209 to “H” after the accumulation operation.

累積動作時に、フォトダイオード204に照射する光が強いほど、トランジスタ205の
ゲートが接続されたゲート信号線213の電位が下がり、トランジスタ205のチャネル
抵抗が増大する。そのため、選択動作時に、トランジスタ206を介してフォトセンサ出
力信号線211に流れる電流は小さくなる。一方、累積動作時に、フォトダイオード20
4に照射する光が弱いほど、選択動作時に、トランジスタ206を介してフォトセンサ出
力信号線211に流れる電流は大きくなる。
During the accumulation operation, the stronger the light applied to the photodiode 204, the lower the potential of the gate signal line 213 to which the gate of the transistor 205 is connected, and the channel resistance of the transistor 205 increases. Therefore, during the selection operation, a current flowing through the photosensor output signal line 211 via the transistor 206 is reduced. On the other hand, during the cumulative operation, the photodiode 20
4, the light that irradiates the photosensor output signal line 211 via the transistor 206 increases during the selection operation as the light applied to 4 is weaker.

本実施の形態においては、全フォトセンサのリセット動作、累積動作、及び選択動作を実
行することで、外光の局所的陰影を検出することができる。また、検出した陰影について
適宜画像処理など行うことにより、指やスタイラスペンなどが表示装置に接触した位置を
知ることができる。あらかじめ、接触した位置に対応する操作、例えば文字入力であれば
文字の種類を規定しておくことで、所望の文字の入力を行うことができる。
In the present embodiment, local shadows of external light can be detected by executing the reset operation, cumulative operation, and selection operation of all photosensors. In addition, by appropriately performing image processing or the like on the detected shadow, it is possible to know the position where the finger, the stylus pen, or the like has contacted the display device. If an operation corresponding to the touched position, for example, character input is specified, a character type can be specified to input a desired character.

なお、本実施の形態における表示装置では、フォトセンサにより外光の局所的陰影を検出
する。そのため、指やスタイラスペンなどが表示装置に物理的に接触しなくても、非接触
で近接することにより陰影が形成されれば検出が可能である。以下、指やスタイラスペン
などが表示装置に接触するとは、非接触で近接することも含むものとする。
Note that in the display device in this embodiment, a local shadow of external light is detected by a photosensor. Therefore, even if a finger, a stylus pen, or the like is not in physical contact with the display device, detection is possible if a shadow is formed by proximity without contact. Hereinafter, contact of a finger, a stylus pen, or the like with a display device includes non-contact proximity.

上記構成により、表示部1032にタッチ入力機能を持たせることができる。 With the above structure, the display portion 1032 can have a touch input function.

タッチ入力を行う際には、キーボードのような静止画を一部に含む画像を表示し、表示さ
れたキーボードの所望の文字の位置に指やスタイラスペンを接触することで、入力を行う
構成の表示装置とすると操作性が向上する。このような表示装置を実現する場合には、次
のようにして、表示装置における消費電力を著しく低減することが可能である。すなわち
、表示部の静止画を表示する第1画面領域については、静止画を表示した後は、当該領域
の表示素子への電力の供給を停止し、その後もその静止画を視認可能な状態を長時間維持
することが有効である。そして、表示部の残りの第2画面領域については、例えば、タッ
チ入力による入力結果を表示する。第2画面領域の表示画像の更新を行う時以外の期間で
は表示素子制御回路を非動作とすることで、電力の節約ができる。このような制御を可能
にする駆動方法について、以下説明する。
When touch input is performed, an image including a still image such as a keyboard is displayed, and input is performed by touching a desired character position on the displayed keyboard with a finger or a stylus pen. When a display device is used, operability is improved. When realizing such a display device, the power consumption in the display device can be significantly reduced as follows. That is, for the first screen area that displays a still image on the display unit, after displaying the still image, the supply of power to the display element in the area is stopped and the still image can be visually recognized thereafter. It is effective to maintain for a long time. And about the remaining 2nd screen area | region of a display part, the input result by touch input is displayed, for example. It is possible to save power by disabling the display element control circuit during a period other than when the display image in the second screen area is updated. A driving method that enables such control will be described below.

例えば、表示素子が1024行768列で配置された表示部を有する表示装置における、
走査線駆動回路のシフトレジスタのタイミングチャートについて図5に示す。図5中の期
間61はクロック信号の1周期期間(64.8μsec)であり、期間62は第2画面領
域に相当する表示素子の第1行から第512行まで書き込むまでに要する期間(8.36
msec)であり、期間63は1フレーム期間(16.7msec)にそれぞれ相当する
For example, in a display device having a display unit in which display elements are arranged in 1024 rows and 768 columns,
FIG. 5 shows a timing chart of the shift register of the scan line driver circuit. A period 61 in FIG. 5 is one cycle period (64.8 μsec) of the clock signal, and a period 62 is a period required to write from the first row to the 512th row of the display element corresponding to the second screen area (8. 36
msec), and the period 63 corresponds to one frame period (16.7 msec).

ここで、走査線駆動回路のシフトレジスタは、第1のクロック信号CK1〜第4のクロッ
ク信号CK4で動作する4相クロック形式のシフトレジスタとする。また、第1のクロッ
ク信号CK1〜第4のクロック信号CK4は、互いに4分の1周期期間ずつずれた信号と
する。スタートパルス信号GSPを”H”とすると、第1行目のゲート信号線G1〜第5
12行目のゲート信号線G512は、4分の1周期期間ずつ遅れながら順に”H”となる
。また、各ゲート信号線は、2分の1周期期間”H”となり、連続する行のゲート信号線
は、各々4分の1周期期間同時に”H”となる。
Here, the shift register of the scan line driver circuit is a four-phase clock type shift register that operates with the first clock signal CK1 to the fourth clock signal CK4. The first clock signal CK1 to the fourth clock signal CK4 are signals that are shifted from each other by a quarter period. When the start pulse signal GSP is “H”, the gate signal lines G1 to G5 in the first row
The gate signal line G512 in the twelfth row sequentially becomes “H” while being delayed by a quarter period. Each gate signal line is set to “H” for a half cycle period, and the gate signal lines in successive rows are simultaneously set to “H” for a quarter cycle period.

ここで、各行の表示素子は、走査線駆動回路が選択行のシフトを2回行う期間、連続して
選択されることになる。表示画像のデータを、当該行における表示素子が選択されている
期間の内、後半の期間に入力すれば表示画像を更新できる。
Here, the display elements in each row are continuously selected during a period in which the scanning line driver circuit shifts the selected row twice. The display image can be updated by inputting the display image data in the latter half of the period when the display element in the row is selected.

ここで、第2画面領域に相当する表示素子の第1行から第512行までの表示画像を更新
する期間を除く期間については、表示素子制御回路を非動作とする。すなわち、第1画面
領域に相当する表示素子の第513行から第1024行までは表示画像の更新を行わず、
表示素子制御回路を非動作としている。
Here, the display element control circuit is not operated during the period excluding the period for updating the display image from the first row to the 512th row of the display elements corresponding to the second screen region. That is, the display image is not updated from line 513 to line 1024 of the display element corresponding to the first screen area.
The display element control circuit is not operated.

表示素子制御回路を非動作とするには、図5に示したように、クロック信号を停止(”L
”のままとする)することで実現できる。また、同時に、電源電圧の供給を停止すること
も有効である。
In order to deactivate the display element control circuit, the clock signal is stopped ("L" as shown in FIG. 5).
It is also effective to stop the supply of the power supply voltage at the same time.

また、第2画面領域に相当する表示素子が選択されていない期間、すなわち、表示画像の
更新を行わない期間は、ソース側の駆動回路も同様にクロック信号とスタートパルス信号
を停止させてもよい。こうすることでさらなる電力の節約ができる。
Further, during a period when the display element corresponding to the second screen area is not selected, that is, during a period when the display image is not updated, the source side driver circuit may similarly stop the clock signal and the start pulse signal. . This can save further power.

また、走査線駆動回路のシフトレジスタに代えてデコーダを用い、電力の節約も可能であ
る。
Further, power can be saved by using a decoder instead of the shift register of the scanning line driver circuit.

(実施の形態2)
本実施の形態では、実施の形態1に示した図2及び図3に対応する画素構造に関して、図
6、図7、及び図8を用いて以下に説明する。なお、図2及び図3と同じ箇所には、同じ
符号を用いて図6、図7、及び図8を説明する。
(Embodiment 2)
In this embodiment mode, a pixel structure corresponding to FIGS. 2 and 3 described in Embodiment Mode 1 will be described below with reference to FIGS. 6, 7, and 8 are described using the same reference numerals in the same portions as those in FIGS. 2 and 3.

図6は、図3の回路図に対応する画素平面図の一例である。また、図8(A)は、フォト
ダイオードの電極を形成する前の状態を示している。なお、図6中の鎖線A−Bで切断し
た断面図、及び鎖線C−Dで切断した断面図が図8(A)にそれぞれ対応している。
FIG. 6 is an example of a pixel plan view corresponding to the circuit diagram of FIG. FIG. 8A shows a state before forming the electrode of the photodiode. Note that a cross-sectional view taken along a chain line AB in FIG. 6 and a cross-sectional view taken along a chain line CD correspond to FIG. 8A, respectively.

まず、基板230上に導電膜を形成した後、1枚目の露光マスクを用いる第1のフォトリ
ソグラフィ工程により、ゲート信号線207、213、227、容量配線224、フォト
ダイオードリセット信号線208、読み出し信号線209、フォトセンサ基準信号線21
2を形成する。本実施の形態では基板230としてガラス基板を用いる。
First, after a conductive film is formed over the substrate 230, gate signal lines 207, 213, and 227, a capacitor wiring 224, a photodiode reset signal line 208, and readout are performed by a first photolithography process using a first exposure mask. Signal line 209, photo sensor reference signal line 21
2 is formed. In this embodiment, a glass substrate is used as the substrate 230.

下地膜となる絶縁膜を基板230と導電膜との間に設けてもよい。下地膜は、基板230
からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化
酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。
An insulating film serving as a base film may be provided between the substrate 230 and the conductive film. The base film is the substrate 230.
And has a function of preventing diffusion of an impurity element from the substrate, and can be formed using a stacked structure of one or more films selected from a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, and a silicon oxynitride film.

また、導電膜は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネ
オジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で
又は積層して形成することができる。
The conductive film can be formed as a single layer or a stacked layer using a metal material such as molybdenum, titanium, tantalum, tungsten, aluminum, copper, neodymium, or scandium, or an alloy material containing any of these as a main component. .

次いで、これらの配線を覆う絶縁層を形成し、2枚目の露光マスクを用いる第2のフォト
リソグラフィ工程により、後に形成される配線と交差する部分にのみ絶縁層231を残し
て選択的にエッチングを行う。本実施の形態では、絶縁層231は膜厚600nmの酸化
窒化珪素膜を用いる。
Next, an insulating layer covering these wirings is formed, and selectively etched by leaving the insulating layer 231 only in a portion intersecting with a wiring to be formed later by a second photolithography process using a second exposure mask. I do. In this embodiment, the insulating layer 231 is formed using a silicon oxynitride film with a thickness of 600 nm.

次いで、ゲート絶縁層232及び酸化物半導体膜を形成し、3枚目の露光マスクを用いる
第3のフォトリソグラフィ工程により、ゲート絶縁層232を介してゲート信号線207
、213、227及び読み出し信号線209とそれぞれ重なる第1の酸化物半導体層23
3、第2の酸化物半導体層253、第3の酸化物半導体層255、及び第4の酸化物半導
体層256を形成する。本実施の形態では、ゲート絶縁層232として膜厚100nmの
酸化窒化珪素膜を用い、酸化物半導体膜として膜厚30nmのIn−Ga−Zn−O膜を
用いる。
Next, a gate insulating layer 232 and an oxide semiconductor film are formed, and the gate signal line 207 is interposed through the gate insulating layer 232 by a third photolithography process using a third exposure mask.
213, 227 and the read signal line 209, the first oxide semiconductor layer 23 which overlaps with each other
3. A second oxide semiconductor layer 253, a third oxide semiconductor layer 255, and a fourth oxide semiconductor layer 256 are formed. In this embodiment, a silicon oxynitride film with a thickness of 100 nm is used as the gate insulating layer 232, and an In—Ga—Zn—O film with a thickness of 30 nm is used as the oxide semiconductor film.

また、第1の酸化物半導体層233、第2の酸化物半導体層253、第3の酸化物半導体
層255、及び第4の酸化物半導体層256は、化学式InMO(ZnO)(m>0
)で表記される酸化物薄膜を用いることができる。ここで、Mは、Ga、Al、Mnおよ
びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びA
l、Ga及びMn、またはGa及びCoなどがある。また、上記酸化物薄膜にSiO
含んでもよい。
The first oxide semiconductor layer 233, the second oxide semiconductor layer 253, the third oxide semiconductor layer 255, and the fourth oxide semiconductor layer 256 have a chemical formula of InMO 3 (ZnO) m (m> 0
) Can be used. Here, M represents one or more metal elements selected from Ga, Al, Mn, and Co. For example, as M, Ga, Ga and A
l, Ga and Mn, or Ga and Co. Further, the oxide thin film may contain SiO 2 .

また、酸化物薄膜をスパッタリング法で作製するためのターゲットとしては、例えば、組
成比として、In:Ga:ZnO=1:1:1[mol数比]の酸化物ター
ゲットを用い、In−Ga−Zn−O膜を成膜する。また、このターゲットの材料及び組
成に限定されず、例えば、In:Ga:ZnO=1:1:2[mol数比]
の酸化物ターゲットを用いてもよい。なお、ここで、例えば、In−Ga−Zn−O膜と
は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物膜、という意
味であり、その化学量論比はとくに問わない。
In addition, as a target for producing an oxide thin film by a sputtering method, for example, an oxide target having a composition ratio of In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1 [molar ratio] is used. An In—Ga—Zn—O film is formed. Without limitation to the material and the composition of the target, for example, In 2 O 3: Ga 2 O 3: ZnO = 1: 1: 2 [mol ratio]
The oxide target may be used. Note that here, for example, an In—Ga—Zn—O film means an oxide film containing indium (In), gallium (Ga), and zinc (Zn), and the stoichiometric ratio is particularly high. It doesn't matter.

次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃
以上750℃以下、または400℃以上基板の歪み点未満とする。本実施の形態では、R
TA(Rapid Thermal Anneal)装置を用い、窒素雰囲気下で650
℃、6分の加熱処理を行った後、大気に触れることなく、加熱処理装置の一つである電気
炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱
処理を行った後、大気に触れないように酸化物半導体層の成膜室に移動させて酸化物半導
体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。
Next, first heat treatment is performed on the oxide semiconductor layer. Through the first heat treatment, the oxide semiconductor layer can be dehydrated or dehydrogenated. The temperature of the first heat treatment is 400 ° C.
The temperature is 750 ° C. or lower, or 400 ° C. or higher and lower than the strain point of the substrate. In this embodiment, R
650 in a nitrogen atmosphere using a TA (Rapid Thermal Anneal) apparatus.
After performing the heat treatment at 6 ° C. for 6 minutes, the substrate is introduced into an electric furnace which is one of the heat treatment devices without being exposed to the atmosphere, and the oxide semiconductor layer is subjected to 1 hour at 450 ° C. in a nitrogen atmosphere After the heat treatment, the oxide semiconductor layer is moved to the oxide semiconductor layer deposition chamber so as not to be exposed to the air to prevent re-mixing of water and hydrogen into the oxide semiconductor layer, whereby the oxide semiconductor layer is obtained.

次いで、4枚目の露光マスクを用いる第4のフォトリソグラフィ工程により、ゲート絶縁
層232を選択的に除去して、ゲート信号線213に達する開口と、フォトダイオードリ
セット信号線208に達する開口を形成する。
Next, in a fourth photolithography process using a fourth exposure mask, the gate insulating layer 232 is selectively removed to form an opening reaching the gate signal line 213 and an opening reaching the photodiode reset signal line 208. To do.

次いで、ゲート絶縁層232、及び酸化物半導体層上に、導電膜を形成する。導電膜とし
ては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を成分とする
金属膜、または上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合わせ
た合金膜等を用いることができる。本実施の形態において、導電膜は、膜厚100nmの
Ti膜と、膜厚400nmのAl膜と、膜厚100nmのTi膜との三層構造とする。そ
して、5枚目の露光マスクを用いる第5のフォトリソグラフィ工程により導電膜上にレジ
ストマスクを形成し、選択的にエッチングを行って、ビデオデータ信号線210、フォト
センサ出力信号線211、電極層234、235、254、257、258、259を形
成する。
Next, a conductive film is formed over the gate insulating layer 232 and the oxide semiconductor layer. As the conductive film, for example, a metal film containing an element selected from Al, Cr, Cu, Ta, Ti, Mo, W, or an alloy film containing a nitride of the above element as a component, or the above element It is possible to use an alloy film combining the above. In this embodiment mode, the conductive film has a three-layer structure of a Ti film with a thickness of 100 nm, an Al film with a thickness of 400 nm, and a Ti film with a thickness of 100 nm. Then, a resist mask is formed over the conductive film by a fifth photolithography process using the fifth exposure mask, and selective etching is performed, so that the video data signal line 210, the photosensor output signal line 211, and the electrode layer are formed. 234, 235, 254, 257, 258, 259 are formed.

なお、図3におけるトランジスタ221は、図6に示すように、第1の酸化物半導体層2
33を有し、電極層234をソース電極層またはドレイン電極層とするトランジスタであ
る。また、図6及び図8(A)に示すように、電極層234は、ゲート絶縁層232を誘
電体とし、容量配線224と保持容量222を形成する。また、図6に示すように、トラ
ンジスタ201は、第2の酸化物半導体層253を有し、電極層254をソース電極層ま
たはドレイン電極層とするトランジスタである。
Note that the transistor 221 in FIG. 3 includes the first oxide semiconductor layer 2 as illustrated in FIG.
33, and the electrode layer 234 is a source electrode layer or a drain electrode layer. 6 and 8A, the electrode layer 234 uses the gate insulating layer 232 as a dielectric, and forms a capacitor wiring 224 and a storage capacitor 222. As illustrated in FIG. 6, the transistor 201 is a transistor including the second oxide semiconductor layer 253 and using the electrode layer 254 as a source electrode layer or a drain electrode layer.

また、図3において、フォトセンサ106を構成する一要素であるトランジスタ206は
、図6に示すように、第3の酸化物半導体層255を有し、電極層257をソース電極層
またはドレイン電極層とするトランジスタである。また、トランジスタ205は、図6に
示すように、第4の酸化物半導体層256を有し、電極層257または電極層258をソ
ース電極層またはドレイン電極層とするトランジスタである。また、図8(A)に示すよ
うに、ゲート絶縁層232の開口を介してトランジスタ205のゲート信号線213は、
電極層236と電気的に接続している。
In FIG. 3, the transistor 206 which is one element included in the photosensor 106 includes a third oxide semiconductor layer 255 as illustrated in FIG. 6, and the electrode layer 257 is a source electrode layer or a drain electrode layer. It is a transistor. In addition, as illustrated in FIG. 6, the transistor 205 includes a fourth oxide semiconductor layer 256 and uses the electrode layer 257 or the electrode layer 258 as a source electrode layer or a drain electrode layer. As shown in FIG. 8A, the gate signal line 213 of the transistor 205 is connected to the gate insulating layer 232 through the opening.
The electrode layer 236 is electrically connected.

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは2
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態では
、窒素雰囲気下で300℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、
酸化物半導体層の一部(チャネル形成領域)が絶縁層と接した状態で加熱される。
Next, a second heat treatment (preferably 2) is performed in an inert gas atmosphere or an oxygen gas atmosphere.
00 ° C to 400 ° C, for example, 250 ° C to 350 ° C). In this embodiment, second heat treatment is performed at 300 ° C. for one hour in a nitrogen atmosphere. When the second heat treatment is performed,
Heat is applied in a state where part of the oxide semiconductor layer (channel formation region) is in contact with the insulating layer.

次いで保護絶縁層となる絶縁層237を形成し、6枚目の露光マスクを用いる第6のフォ
トリソグラフィ工程により、電極層235に達する開口、電極層234に達する開口、電
極層236に達する開口を形成する。本実施の形態において、絶縁層237は、スパッタ
法により得られる膜厚300nmの酸化シリコン膜を用いる。
Next, an insulating layer 237 to be a protective insulating layer is formed, and an opening reaching the electrode layer 235, an opening reaching the electrode layer 234, and an opening reaching the electrode layer 236 are formed by a sixth photolithography process using a sixth exposure mask. Form. In this embodiment, a 300-nm-thick silicon oxide film obtained by a sputtering method is used for the insulating layer 237.

次いで、プラズマCVD法により、p層238、i層239、及びn層240を積層成膜
する。本実施の形態では、p層238として膜厚60nmのボロンを含む微結晶シリコン
膜を用い、i層239として膜厚400nmのアモルファスシリコン膜を用い、n層24
0として膜厚80nmのリンを含む微結晶シリコン膜を用いる。そして、7枚目の露光マ
スクを用いる第7のフォトリソグラフィ工程により、p層238、i層239、及びn層
240を選択的にエッチングした後、さらに図8(A)に示すようにn層240の周縁部
及びi層239の一部を選択的に除去する。この段階までの断面図が図8(A)であり、
その平面図が図6に相当する。
Next, a p-layer 238, an i-layer 239, and an n-layer 240 are stacked by plasma CVD. In this embodiment, a microcrystalline silicon film containing boron with a thickness of 60 nm is used as the p layer 238, an amorphous silicon film with a thickness of 400 nm is used as the i layer 239, and the n layer 24
A microcrystalline silicon film containing phosphorus with a thickness of 80 nm is used as 0. Then, after selectively etching the p layer 238, the i layer 239, and the n layer 240 by the seventh photolithography process using the seventh exposure mask, the n layer is further removed as shown in FIG. The peripheral portion of 240 and a part of the i layer 239 are selectively removed. A cross-sectional view up to this stage is FIG.
The plan view corresponds to FIG.

次いで感光性有機樹脂層を形成し、8枚目の露光マスクで開口となる領域を露光し、9枚
目の露光マスクで凹凸となる領域を露光し、現像して部分的に凹凸を有する絶縁層241
を形成する第8のフォトリソグラフィ工程を行う。本実施の形態では、感光性有機樹脂層
として、アクリル樹脂を用い、膜厚を1.5μmとする。
Next, a photosensitive organic resin layer is formed, and the region that becomes the opening is exposed with the eighth exposure mask, the region that becomes uneven with the ninth exposure mask is exposed, developed, and partially insulated with insulation. Layer 241
An eighth photolithography process for forming the film is performed. In this embodiment, an acrylic resin is used as the photosensitive organic resin layer, and the film thickness is 1.5 μm.

次いで、反射性を有する導電膜を成膜し、10枚目の露光マスクを用いる第9のフォトリ
ソグラフィ工程により反射電極層242、接続電極層243を形成する。なお、反射電極
層242、接続電極層243を図8(B)に示す。反射性を有する導電膜としてはAl、
Ag、またはこれらの合金、例えばNdを含むアルミニウム、Ag−Pd−Cu合金等を
用いる。本実施の形態において、反射性を有する導電膜は、膜厚100nmのTi膜とそ
の上に設けた膜厚300nmのAl膜の積層を用いる。そして、第9のフォトリソグラフ
ィ工程後に第3の加熱処理、本実施の形態では、窒素雰囲気下250℃、1時間を行う。
Next, a reflective conductive film is formed, and a reflective electrode layer 242 and a connection electrode layer 243 are formed by a ninth photolithography process using a tenth exposure mask. Note that the reflective electrode layer 242 and the connection electrode layer 243 are illustrated in FIG. As the conductive film having reflectivity, Al,
Ag or an alloy thereof such as aluminum containing Nd or an Ag—Pd—Cu alloy is used. In this embodiment mode, the reflective conductive film uses a stack of a 100 nm-thick Ti film and a 300 nm-thick Al film provided thereover. Then, after the ninth photolithography step, third heat treatment is performed in this embodiment mode at 250 ° C. for one hour in a nitrogen atmosphere.

以上の工程により、同一基板上に反射電極層242と電気的に接続するトランジスタと、
ゲート信号線213と接続電極層243を介して電気的に接続するフォトダイオードとを
合計10枚の露光マスクを用い、9回のフォトリソグラフィ工程によって作製することが
できる。
Through the above process, a transistor electrically connected to the reflective electrode layer 242 over the same substrate;
The photodiode electrically connected to the gate signal line 213 through the connection electrode layer 243 can be manufactured by nine photolithography processes using a total of ten exposure masks.

なお、フォトダイオードの周縁部の断面写真を図11(A)に示す。図11(A)には、
フォトダイオード204の断面を示しており、その断面模式図を図11(B)に示す。
Note that a cross-sectional photograph of the periphery of the photodiode is shown in FIG. In FIG. 11A,
A cross section of the photodiode 204 is shown, and a schematic cross section thereof is shown in FIG.

そして、反射電極層242を覆う配向膜244を形成する。この段階での断面図が図8(
B)に相当する。なお、図8(B)と図11(B)の共通部分には同じ符号を用いている
。こうしてアクティブマトリクス基板が作製できる。
Then, an alignment film 244 that covers the reflective electrode layer 242 is formed. A cross-sectional view at this stage is shown in FIG.
It corresponds to B). Note that the same reference numerals are used for common portions in FIGS. 8B and 11B. Thus, an active matrix substrate can be manufactured.

そして、このアクティブマトリクス基板と貼り合わせる対向基板を用意する。対向基板に
は、遮光層(ブラックマトリクスとも呼ぶ)と、透光性を有する導電膜を形成し、さらに
有機樹脂を用いた柱状スペーサを形成する。そして、最後に配向膜で覆う。
Then, a counter substrate to be bonded to the active matrix substrate is prepared. A light-shielding layer (also referred to as a black matrix) and a light-transmitting conductive film are formed over the counter substrate, and columnar spacers using an organic resin are formed. Finally, it is covered with an alignment film.

この対向基板をシール材を用いてアクティブマトリクス基板と貼り合わせ、一対の基板間
に液晶層を挟持する。対向基板の遮光層は、反射電極層242の表示領域及びフォトダイ
オードのセンシング領域に重ならないように設ける。また、対向基板に設けられた柱状ス
ペーサは、電極層251、252と重なるように位置合わせを行う。柱状スペーサは、電
極層251、252と重ねることで一対の基板の間隔を一定に保持する。なお、電極層2
51、252は、電極層234と同一工程で形成することができるため、マスク数を増や
すことなく設けることができる。電極層251、252は、どことも電気的に接続してお
らず、フローティング状態である。
This counter substrate is bonded to the active matrix substrate using a sealant, and a liquid crystal layer is sandwiched between the pair of substrates. The light shielding layer of the counter substrate is provided so as not to overlap the display area of the reflective electrode layer 242 and the sensing area of the photodiode. The columnar spacer provided on the counter substrate is aligned so as to overlap with the electrode layers 251 and 252. The columnar spacer keeps the distance between the pair of substrates constant by overlapping with the electrode layers 251 and 252. Electrode layer 2
Since 51 and 252 can be formed in the same step as the electrode layer 234, they can be provided without increasing the number of masks. The electrode layers 251 and 252 are not electrically connected anywhere and are in a floating state.

こうして貼り合わせた一対の基板における画素の平面図が図7に相当する。図7において
、ブラックマトリクスと重なっていない領域が、フォトセンサの受光領域と、反射電極領
域となる。図7に示す1つの単位面積(120μm×240μm)のうち、反射電極の面
積が占める割合は77.8%であり、フォトセンサの受光面積は約1140μmである
。また、反射電極層242は、凹凸を有する感光性有機樹脂層上に設けられているため、
図7に示すようなランダムな平面模様を有する。感光性有機樹脂層の表面形状を反映させ
て反射電極層242の表面にも凹凸を設け、鏡面反射となることを防いでいる。なお、図
7において反射電極層242の凹部245も示しており、凹部245の周縁は、反射電極
層の周縁よりも内側に位置し、凹部245の下方の感光性有機樹脂層は他の領域よりも薄
い膜厚となっている。
A plan view of a pixel in the pair of substrates thus bonded corresponds to FIG. In FIG. 7, regions that do not overlap with the black matrix are a light receiving region and a reflective electrode region of the photosensor. In one unit area (120 μm × 240 μm) shown in FIG. 7, the ratio of the area of the reflective electrode is 77.8%, and the light receiving area of the photosensor is about 1140 μm 2 . Moreover, since the reflective electrode layer 242 is provided on the photosensitive organic resin layer having irregularities,
It has a random plane pattern as shown in FIG. Reflecting the surface shape of the photosensitive organic resin layer, the surface of the reflective electrode layer 242 is also provided with irregularities to prevent specular reflection. In FIG. 7, the concave portion 245 of the reflective electrode layer 242 is also shown. The peripheral edge of the concave portion 245 is located inside the peripheral edge of the reflective electrode layer, and the photosensitive organic resin layer below the concave portion 245 is from other regions. The film thickness is also thin.

また、必要があれば、対向基板の外光が入射する面に、位相差を調節するための位相差フ
ィルムや、偏光機能を有するフィルムや、反射防止板や、カラーフィルタなどの光学フィ
ルムを設けてもよい。
In addition, if necessary, a phase difference film for adjusting the phase difference, a film having a polarizing function, an antireflection plate, an optical film such as a color filter, etc. are provided on the surface of the counter substrate where the external light is incident. May be.

また、図12には、実際に作製したパネルに、FPCを介して映像信号を入力して表示を
撮影した写真図を示す。パネルの画面半分を静止画とし、もう半分を動画として表示した
。パネルの画面半分を静止画とし、もう半分を動画として表示し、消費電力の低減を図る
ことができる。また、画面に指を触れることによって、図1(A)に示すようにキーボー
ドボタンを表示させ、表示されたキーボードボタンの箇所を指でふれることによって情報
を入力し、表示領域にキーボードボタンに対応した文字を表示することができる。また、
フォトセンサを用いており、指先を画面に近づけた状態で指が画面に触れない非接触状態
としても十分に外光があり、指の影をセンシングできるのであれば、非接触の画面操作を
行うこともできる。
Further, FIG. 12 shows a photograph in which a display is photographed by inputting a video signal through an FPC to an actually manufactured panel. Half of the panel screen was displayed as a still image and the other half as a video. Half of the screen of the panel is displayed as a still image and the other half is displayed as a moving image, so that power consumption can be reduced. In addition, by touching the screen with a finger, a keyboard button is displayed as shown in FIG. 1A. By touching the displayed keyboard button with a finger, information is input, and the display area corresponds to the keyboard button. Can be displayed. Also,
If a photo sensor is used and the fingertip is close to the screen and the finger does not touch the screen, there is enough external light and the finger shadow can be sensed. You can also.

(実施の形態3)
本実施の形態では、カラーフィルタを設け、フルカラー表示が可能な液晶表示モジュール
とする一例を示す。
(Embodiment 3)
In this embodiment, an example of a liquid crystal display module provided with a color filter and capable of full color display is described.

図9に液晶表示モジュール190の構成を示す。液晶表示モジュール190は液晶素子が
マトリクス状に設けられた表示パネル120と、表示パネル120と重なる偏光板及びカ
ラーフィルタ115を有する。また、外部入力端子となるFPC(フレキシブルプリント
サーキット)116a、116bは表示パネル120に設けた端子部と電気的に接続され
ている。表示パネル120は、実施の形態1の表示パネル100と同様の構成を有する。
ただし、フルカラー表示とする場合であるため、赤色表示素子、緑色表示素子、青色表示
素子の3つの表示素子を用い、それぞれに異なる映像信号を供給する回路構成とする。
FIG. 9 shows the configuration of the liquid crystal display module 190. The liquid crystal display module 190 includes a display panel 120 in which liquid crystal elements are provided in a matrix, and a polarizing plate and a color filter 115 overlapping the display panel 120. Further, FPCs (flexible printed circuits) 116 a and 116 b serving as external input terminals are electrically connected to terminal portions provided on the display panel 120. Display panel 120 has the same configuration as display panel 100 of the first embodiment.
However, since it is a case of full color display, a circuit configuration that uses three display elements of a red display element, a green display element, and a blue display element, and supplies different video signals to each of them.

また、図9には、外光139が表示パネル120上の液晶素子を透過して反射電極で反射
される様子を模式的に示してある。例えば、カラーフィルタの赤色領域と重なる画素にお
いては、外光139がカラーフィルタ115を通過した後、液晶層を通過し、反射電極で
反射され、再びカラーフィルタ115を通過して赤色光として取り出される。図9には、
3色の光135が矢印(R、G、及びB)で模式的に示してある。液晶素子を透過する光
の強度は、画像信号により変調されるため、観察者は外光139の反射光によって、映像
を捉えることができる。
FIG. 9 schematically shows a state in which the external light 139 is transmitted through the liquid crystal element on the display panel 120 and reflected by the reflective electrode. For example, in a pixel that overlaps with the red region of the color filter, the external light 139 passes through the color filter 115, then passes through the liquid crystal layer, is reflected by the reflective electrode, passes through the color filter 115 again, and is extracted as red light. . In FIG.
Three colors of light 135 are schematically indicated by arrows (R, G, and B). Since the intensity of the light transmitted through the liquid crystal element is modulated by the image signal, the observer can capture an image with the reflected light of the external light 139.

また、表示パネル120はフォトセンサを有しており、タッチ入力機能を備えている。フ
ォトセンサの受光領域にもカラーフィルタを重ねることにより可視光センサとして機能さ
せることもできる。また、フォトセンサの光の感度を向上させるためには、入射光を多く
取り入れるため、フォトセンサの受光領域と重なる領域にはカラーフィルタに開口を設け
、フォトセンサの受光領域とカラーフィルタが重ならない構成としてもよい。
The display panel 120 includes a photo sensor and has a touch input function. It is also possible to function as a visible light sensor by overlaying a color filter on the light receiving region of the photosensor. In addition, in order to improve the photosensor light sensitivity, a large amount of incident light is taken in. Therefore, an opening is provided in the color filter in a region overlapping the light receiving region of the photosensor so that the light receiving region of the photosensor and the color filter do not overlap. It is good also as a structure.

本実施の形態は、実施の形態1または実施の形態2と自由に組み合わせることができる。 This embodiment can be freely combined with Embodiment 1 or Embodiment 2.

(実施の形態4)
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
(Embodiment 4)
In this embodiment, examples of electronic devices each including the liquid crystal display device described in the above embodiment will be described.

図10(A)は電子書籍(E−bookともいう)であり、筐体9630、表示部963
1、操作キー9632、太陽電池9633、充放電制御回路9634を有することができ
る。太陽電池9633と、表示パネルとを開閉自在に装着しており、太陽電池からの電力
を表示パネル、または映像信号処理部に供給する電子書籍である。図10(A)に示した
電子書籍は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダ
ー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作
又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御す
る機能、等を有することができる。なお、図10(A)では充放電制御回路9634の一
例としてバッテリー9635、DCDCコンバータ(以下、コンバータ9636と略記)
を有する構成について示している。
FIG. 10A illustrates an electronic book (also referred to as an E-book) which includes a housing 9630 and a display portion 963.
1, an operation key 9632, a solar battery 9633, and a charge / discharge control circuit 9634 can be provided. A solar cell 9633 and a display panel are attached so as to be freely openable and closable, and the electronic book supplies power from the solar cell to the display panel or the video signal processing unit. The electronic book illustrated in FIG. 10A has a function of displaying various information (still images, moving images, text images, and the like), a function of displaying a calendar, date, time, and the like on the display portion, and information displayed on the display portion. Touch input operation or editing, and a function of controlling processing by various software (programs). In FIG. 10A, as an example of the charge / discharge control circuit 9634, a battery 9635, a DCDC converter (hereinafter abbreviated as a converter 9636) are used.
It shows about the structure which has.

表示部9631はフォトセンサを利用したタッチ入力機能を備えた反射型の液晶表示装置
であり、比較的明るい状況下で使用するため、太陽電池9633による発電、及びバッテ
リー9635での充電を効率よく行うことができ、好適である。なお太陽電池9633は
、筐体9630の表面及び裏面に効率的なバッテリー9635の充電を行う構成とするこ
とができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。
The display portion 9631 is a reflective liquid crystal display device having a touch input function using a photosensor, and is used in a relatively bright situation. Therefore, the display portion 9631 efficiently performs power generation using the solar cell 9633 and charging with the battery 9635. Can be preferred. Note that the solar cell 9633 is preferable because the battery 9635 can be efficiently charged on the front and back surfaces of the housing 9630. Note that as the battery 9635, when a lithium ion battery is used, there is an advantage that reduction in size can be achieved.

また図10(A)に示す充放電制御回路9634の構成、及び動作について図10(B)
にブロック図を示し説明する。図10(B)には、太陽電池9633、バッテリー963
5、コンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部96
31について示しており、バッテリー9635、コンバータ9636、コンバータ963
7、スイッチSW1乃至SW3が充放電制御回路9634に対応する箇所となる。
10B illustrates the structure and operation of the charge / discharge control circuit 9634 illustrated in FIG.
Will be described with reference to a block diagram. FIG. 10B illustrates a solar cell 9633, a battery 963, and the like.
5, converter 9636, converter 9637, switches SW1 to SW3, display unit 96
31, a battery 9635, a converter 9636, a converter 963
7. The switches SW1 to SW3 are locations corresponding to the charge / discharge control circuit 9634.

まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようコンバ
ータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9
633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で
表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631
での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635
の充電を行う構成とすればよい。
First, an example of operation in the case where power is generated by the solar battery 9633 using external light is described.
The power generated by the solar battery is boosted or lowered by the converter 9636 so that the voltage for charging the battery 9635 is obtained. In addition, the solar cell 9
When power from 633 is used, the switch SW1 is turned on, and the converter 9637 increases or decreases the voltage required for the display portion 9631. In addition, the display portion 9631
When the display is not performed, the battery SW 9635 is turned off and the battery SW 9635 is turned on.
The configuration may be such that charging is performed.

なお太陽電池9633については、充電手段の一例として示したが、他の手段によるバッ
テリー9635の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
Note that although the solar cell 9633 is illustrated as an example of a charging unit, a configuration in which the battery 9635 is charged by another unit may be used. Moreover, it is good also as a structure performed combining another charging means.

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.

(実施の形態5)
本実施の形態では、ガラス基板上にトランジスタ及びフォトセンサを形成した後、フレキ
シブルな基板上にそのトランジスタ及びフォトセンサを転移して搭載する例を示す。なお
、ここではトランジスタの断面工程図を図13(A)、図13(B)、及び図13(C)
に示し、実施の形態2と共通する工程およびフォトダイオードなどの構造の詳細な説明は
省略し、図8(A)及び図8(B)と同じ箇所には同じ符号を用いて説明する。
(Embodiment 5)
In this embodiment, after a transistor and a photosensor are formed over a glass substrate, the transistor and the photosensor are transferred and mounted over a flexible substrate. Note that here, cross-sectional process diagrams of a transistor are shown in FIGS. 13A, 13B, and 13C.
Detailed description of the steps and the structure of the photodiode and the like that are the same as those in Embodiment Mode 2 are omitted, and the same portions as those in FIGS. 8A and 8B are denoted by the same reference numerals.

まず、基板230上に剥離層260をスパッタ法により成膜し、その上に下地膜として機
能する酸化物絶縁膜261を形成する。なお、基板230は、ガラス基板、石英基板など
を用いる。また、酸化物絶縁膜261は、PCVD法やスパッタリング法等を用いて、酸
化シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(S
iNxOy)(x>y>0)等の材料を用いて形成する。
First, the separation layer 260 is formed over the substrate 230 by a sputtering method, and an oxide insulating film 261 that functions as a base film is formed thereover. Note that a glass substrate, a quartz substrate, or the like is used as the substrate 230. The oxide insulating film 261 is formed using silicon oxide, silicon oxynitride (SiOxNy) (x>y> 0), silicon nitride oxide (S) by a PCVD method, a sputtering method, or the like.
It is formed using a material such as iNxOy) (x>y> 0).

また、剥離層260は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができ
る。金属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タン
タル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(
Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、
オスミウム(Os)、イリジウム(Ir)から選択された元素または当該元素を主成分と
する合金材料若しくは化合物材料からなる膜を単層または積層して形成する。例えば、金
属膜としてスパッタ法やCVD法等によりタングステン膜を設けた場合、タングステン膜
にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる
金属酸化膜を形成することができる。他にも、例えば、金属膜(例えば、タングステン)
を形成した後に、当該金属膜上にスパッタ法で酸化珪素等の絶縁膜を設けると共に、金属
膜上に金属酸化物(例えば、タングステン上にタングステン酸化物)を形成してもよい。
また、プラズマ処理として、例えば高密度プラズマ装置を用いた高密度プラズマ処理を行
ってもよい。また、金属酸化膜の他にも、金属窒化物膜や金属酸化窒化物膜を用いてもよ
い。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処
理を行えばよい。
For the peeling layer 260, a metal film, a stacked structure of a metal film and a metal oxide film, or the like can be used. As the metal film, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (
Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd),
A film made of an element selected from osmium (Os) and iridium (Ir) or an alloy material or a compound material containing the element as a main component is formed as a single layer or a stacked layer. For example, in the case where a tungsten film is provided as a metal film by a sputtering method, a CVD method, or the like, a metal oxide film made of tungsten oxide can be formed on the tungsten film surface by performing plasma treatment on the tungsten film. In addition, for example, a metal film (for example, tungsten)
After forming, an insulating film such as silicon oxide may be provided over the metal film by sputtering, and a metal oxide (for example, tungsten oxide over tungsten) may be formed over the metal film.
Further, as the plasma processing, for example, high density plasma processing using a high density plasma apparatus may be performed. In addition to the metal oxide film, a metal nitride film or a metal oxynitride film may be used. In this case, plasma treatment or heat treatment may be performed on the metal film in a nitrogen atmosphere or a nitrogen and oxygen atmosphere.

次いで、酸化物絶縁膜261上に導電膜を形成した後、実施の形態2と同様に、1枚目の
露光マスクを用いる第1のフォトリソグラフィ工程により、ゲート信号線227、容量配
線224、フォトダイオードリセット信号線、読み出し信号線、フォトセンサ基準信号線
を形成する。
Next, after a conductive film is formed over the oxide insulating film 261, the gate signal line 227, the capacitor wiring 224, the photo film is formed by a first photolithography process using a first exposure mask as in Embodiment 2. A diode reset signal line, a readout signal line, and a photosensor reference signal line are formed.

以降の工程は、実施の形態2に従って、トランジスタ及び反射電極層242を形成する。
そして、反射電極層242を水溶性の樹脂層262で覆う。この段階での断面図を図13
(A)に示す。なお、図13(A)では簡略化のため、反射電極層242の周辺の断面構
造を示し、同一基板上に形成されているフォトダイオードは図示しない。
In the subsequent steps, the transistor and the reflective electrode layer 242 are formed in accordance with Embodiment Mode 2.
Then, the reflective electrode layer 242 is covered with a water-soluble resin layer 262. A cross-sectional view at this stage is shown in FIG.
Shown in (A). Note that FIG. 13A illustrates a cross-sectional structure around the reflective electrode layer 242 for simplification, and does not illustrate a photodiode formed over the same substrate.

次いで、水溶性の樹脂層262を支持基板などに固定した後、剥離層へのレーザ光の照射
などにより開口を形成し、基板230からトランジスタを含む層を剥離する。この段階で
の断面図を図13(B)に示す。図13(B)に示すように、基板230に形成された剥
離層260と酸化物絶縁膜261の界面で分離する。
Next, after fixing the water-soluble resin layer 262 to a supporting substrate or the like, an opening is formed by irradiating the separation layer with laser light or the like, and the layer including the transistor is separated from the substrate 230. A cross-sectional view at this stage is illustrated in FIG. As shown in FIG. 13B, separation is performed at an interface between the separation layer 260 formed on the substrate 230 and the oxide insulating film 261.

次いで、図13(C)に示すように、トランジスタを含む層の面(剥離により露出した面
)に、フレキシブルな基板264を接着層263で貼り合わせる。フレキシブルな基板2
64としては、プラスチックフィルムや薄いステンレス基板を用いることができる。
Next, as illustrated in FIG. 13C, a flexible substrate 264 is attached to the surface of the layer including the transistor (the surface exposed by peeling) with an adhesive layer 263. Flexible substrate 2
As 64, a plastic film or a thin stainless steel substrate can be used.

次いで、水溶性の樹脂層262を除去した後、配向膜244を形成する。そして、対向電
極267を有する対向基板268とフレキシブルな基板264とをシール材を用いて貼り
合わせる。なお、貼り合わせる前に、対向基板268にも対向電極267を覆う配向膜2
66を形成する。液晶滴下法を用いる場合には、閉ループのシール材に囲まれた領域に液
晶を滴下し、減圧下で一対の基板の貼り合わせを行う。こうして一対の基板とシール材で
囲まれた領域に液晶層265を充填する。対向基板268は、透光性が高く、リタデーシ
ョンの少ないプラスチックフィルムを用いることで、フレキシブルな液晶パネルを作製す
ることができる。
Next, after removing the water-soluble resin layer 262, an alignment film 244 is formed. Then, the counter substrate 268 having the counter electrode 267 and the flexible substrate 264 are attached to each other using a sealant. Note that the alignment film 2 that covers the counter electrode 267 also on the counter substrate 268 before bonding is performed.
66 is formed. In the case of using a liquid crystal dropping method, liquid crystal is dropped in a region surrounded by a closed loop sealing material, and a pair of substrates is bonded under reduced pressure. Thus, the liquid crystal layer 265 is filled in a region surrounded by the pair of substrates and the sealant. The counter substrate 268 can be a flexible liquid crystal panel by using a plastic film with high translucency and low retardation.

また、上述したフレキシブルな液晶パネルの作製例は一例にすぎず、例えば、基板230
及び対向基板268として用いるガラス基板をトランジスタ作製後に研磨などにより薄く
加工することでフレキシブルな液晶パネルを作製してもよい。研磨により薄くする場合は
、液晶層を充填した後で、基板230及び対向基板268の両方を研磨して薄くする。
In addition, the above-described example of manufacturing a flexible liquid crystal panel is only an example.
Alternatively, a flexible liquid crystal panel may be manufactured by thinly processing a glass substrate used as the counter substrate 268 by polishing or the like after the transistor is manufactured. In the case of thinning by polishing, after filling the liquid crystal layer, both the substrate 230 and the counter substrate 268 are polished and thinned.

図14にフレキシブルな液晶パネルを用いた電子書籍の一例を示す。 FIG. 14 shows an example of an electronic book using a flexible liquid crystal panel.

図14は、電子書籍の一例として、液晶パネル4311の一端部に支持部4308を設け
る場合を示している。以下に図14を参照して、電子書籍の具体的な構成について説明す
る。なお、図14(A)は電子書籍を横にした状態を示し、図14(B)は電子書籍を立
てた状態を示している。
FIG. 14 illustrates the case where a support portion 4308 is provided at one end of a liquid crystal panel 4311 as an example of an electronic book. Hereinafter, a specific configuration of the electronic book will be described with reference to FIG. Note that FIG. 14A illustrates a state in which the electronic book is placed sideways, and FIG. 14B illustrates a state in which the electronic book is set up.

図14に示す電子書籍は、表示部4301を有するフレキシブルな液晶パネル4311と
、液晶パネル4311の一端部に設けられた支持部4308と、表示部4301の表示制
御を行う走査線駆動回路4321aと、表示部4301に設けられたフォトダイオードの
制御を行うフォトセンサ駆動回路4321bと、表示部4301の表示制御を行う信号線
駆動回路4323とを有している。
An electronic book shown in FIG. 14 includes a flexible liquid crystal panel 4311 having a display portion 4301, a support portion 4308 provided at one end of the liquid crystal panel 4311, a scanning line driver circuit 4321a that performs display control of the display portion 4301, A photosensor driver circuit 4321b that controls a photodiode provided in the display portion 4301 and a signal line driver circuit 4323 that controls display of the display portion 4301 are provided.

走査線駆動回路4321a、及びフォトセンサ駆動回路4321bは液晶パネル4311
の可撓面に設けられ、信号線駆動回路4323は支持部4308の内部に設けられている
The scan line driver circuit 4321a and the photosensor driver circuit 4321b are provided on a liquid crystal panel 4311.
The signal line driver circuit 4323 is provided in the support portion 4308.

支持部4308は、少なくとも液晶パネル4311より曲がりにくい(剛性が高い)構成
とすることが好ましい。一例として、支持部4308を構成する筐体を、液晶パネル43
11より厚いプラスチックや金属等で形成することができる。この場合、電子書籍は、支
持部4308以外の部分で曲がる(湾曲する)構成とすることができる。
The support portion 4308 is preferably configured to be more difficult to bend (higher rigidity) than at least the liquid crystal panel 4311. As an example, the housing constituting the support portion 4308 is attached to the liquid crystal panel 43.
11 or thicker than plastic or metal. In this case, the electronic book can be configured to bend (curve) at a portion other than the support portion 4308.

また、支持部4308を設ける場所は特に限定されないが、一例として、液晶パネル43
11の一端部に沿って支持部4308を設けることができる。例えば、図14に示すよう
に、液晶パネル4311を矩形状とする場合には、所定の一辺に沿って(一辺を固定する
ように)支持部4308を設けることができる。なお、ここでいう矩形状とは、角部が丸
まっている場合も含むものとする。
Further, the place where the support portion 4308 is provided is not particularly limited, but as an example, the liquid crystal panel 43 is provided.
A support portion 4308 can be provided along one end of 11. For example, as shown in FIG. 14, in the case where the liquid crystal panel 4311 has a rectangular shape, a support portion 4308 can be provided along a predetermined side (to fix one side). In addition, the rectangular shape here includes a case where corners are rounded.

また、走査線駆動回路4321aと、フォトセンサ駆動回路4321bと、表示部430
1を構成する画素回路を同じプロセスで可撓性を有する基板上に形成することにより、走
査線駆動回路4321a、及びフォトセンサ駆動回路4321bの湾曲を可能とすると共
に、低コスト化を図ることができる。
In addition, the scan line driver circuit 4321a, the photo sensor driver circuit 4321b, and the display portion 430 are provided.
By forming the pixel circuit constituting 1 on a flexible substrate in the same process, the scan line driver circuit 4321a and the photosensor driver circuit 4321b can be curved and the cost can be reduced. it can.

表示部4301を構成する画素回路及び走査線駆動回路4321a、フォトセンサ駆動回
路4321bを構成する素子としては、薄膜トランジスタ等で形成することができる。一
方で、信号線駆動回路4323等の高速動作する回路は、シリコン等の半導体基板やSO
I基板を用いて形成されたIC(Integrated Circuit)を用いて形成
し、当該ICを支持部4308の内部に設けることができる。
The pixel circuit included in the display portion 4301, the scan line driver circuit 4321a, and the element included in the photosensor driver circuit 4321b can be formed using a thin film transistor or the like. On the other hand, a circuit that operates at high speed such as the signal line driver circuit 4323 is a semiconductor substrate such as silicon or SO.
An IC (Integrated Circuit) formed using the I substrate can be used, and the IC can be provided inside the support portion 4308.

液晶パネル4311は、フレキシブル基板を用い、画面が曲がった状態であってもフォト
ダイオードを用いたタッチ入力であるため問題なく情報入力が行え、他のタッチ入力方式
に比べて操作性がよい。
The liquid crystal panel 4311 uses a flexible substrate and can input information without any problem because it is a touch input using a photodiode even when the screen is bent. The liquid crystal panel 4311 has better operability than other touch input methods.

なお、本実施の形態では、剥離層として金属層を用いる例を示したが、特に限定されず、
レーザ照射によるアブレーションを用いる剥離方法や、有機樹脂を用いた剥離方法などを
用いることができる。
Note that in this embodiment, an example in which a metal layer is used as the peeling layer is shown, but there is no particular limitation.
A peeling method using ablation by laser irradiation, a peeling method using an organic resin, or the like can be used.

(実施の形態6)
本実施の形態では、液晶パネルの走査線駆動回路の構成の一例に関して図面を参照して
説明する。
(Embodiment 6)
In this embodiment, an example of a structure of a scan line driver circuit of a liquid crystal panel is described with reference to drawings.

図15は本実施の形態で説明するドライバ回路のブロック図である。ドライバ回路をV
GAのゲートドライバ(走査線駆動回路)として用いる場合は480本のゲート線を駆動
する必要があるので9ビット分のデータ線が必要である。実施の形態では3ビットの例で
説明する。
FIG. 15 is a block diagram of a driver circuit described in this embodiment. V driver circuit
When used as a GA gate driver (scanning line driving circuit), since it is necessary to drive 480 gate lines, a data line for 9 bits is required. In the embodiment, an example of 3 bits will be described.

ブロック701は1段目のゲート信号を生成する回路、ブロック702は2段目のゲート
信号を生成する回路、ブロック703は、3段目のゲート信号を生成する回路、ブロック
704は4段目のゲート信号を生成する回路、ブロック705は5段目のゲート信号を生
成する回路を示す。VGAの場合、480段目まで続く。
Block 701 is a circuit that generates a first-stage gate signal, block 702 is a circuit that generates a second-stage gate signal, block 703 is a circuit that generates a third-stage gate signal, and block 704 is a fourth-stage gate signal. A circuit for generating a gate signal, block 705 indicates a circuit for generating a fifth-stage gate signal. In the case of VGA, it continues to the 480th stage.

Data0a〜Data2bはデータ線を示す。信号名の末尾から2つ目の文字0〜2は
データが3ビットであることに対応する。信号名の末尾のaとbは、bがaの反転信号に
相当するが、完全な反転信号ではなく、データの入力が無い期間は共に0(ロー、GND
ともいう)にする。データ線と各段のブロックを接続する方法は、1段目を2進数で00
1と表現したとき、Data0aまたはData0bが最下位ビットに相当するとして、
1段目の最下位ビットは1なので末尾の文字がbの方、すなわちData0bに接続する
。同様に最下位ビットの次のビットは0なので末尾の文字がaのData1aに接続する
Data0a to Data2b indicate data lines. The second characters 0 to 2 from the end of the signal name correspond to 3 bits of data. The a and b at the end of the signal name are equivalent to an inverted signal of a, but b is not a completely inverted signal, and is 0 (low, GND) when there is no data input.
(Also called). The method of connecting the data line and the block of each stage is 00 in binary number in the first stage.
When expressed as 1, Data0a or Data0b corresponds to the least significant bit,
Since the least significant bit in the first row is 1, the last character is connected to b, that is, Data0b. Similarly, since the bit next to the least significant bit is 0, the last character is connected to Data1a having a.

図16は各データ線の信号の時間関係を示す。1段目のブロック701を選択する期間1
は1を2進数にした001に対応させてData2aを0(ロー)、Data1aを0(
ロー)、Data0aを1(ハイ)にする。2段目のブロック702を選択する期間2は
2を2進数にした010に対応させてData2aを0(ロー)、Data1aを1(ハ
イ)、Data0aを0(ロー)にする。3段目以降も同様にデータを決める。
FIG. 16 shows the time relationship of signals on each data line. Period 1 for selecting the first block 701
Corresponds to 001 in which 1 is a binary number, Data2a is 0 (low), Data1a is 0 (
Low), Data0a is set to 1 (high). In the period 2 for selecting the block 702 in the second stage, Data2a is set to 0 (low), Data1a is set to 1 (high), and Data0a is set to 0 (low) corresponding to 010 in which 2 is converted to a binary number. Data is determined in the same way for the third and subsequent stages.

またData0aが0(ロー)のとき対応するData0bは逆論理の1(ハイ)にし、
Data0aが1(ハイ)のときData0bは0(ロー)にする。Data1bとDa
ta2bも同様にそれぞれData1aとData2aの逆論理とする。但し1段目のブ
ロック701を選択する期間1と2段目のブロック702を選択する期間2の間にDat
a0aとData0bがともに0(ロー)の期間を挿入し、データの入力が無い期間とす
る。
When Data0a is 0 (low), the corresponding Data0b is set to 1 (high) of inverse logic,
When Data0a is 1 (high), Data0b is set to 0 (low). Data1b and Da
Similarly, ta2b has the reverse logic of Data1a and Data2a, respectively. However, between the period 1 for selecting the first block 701 and the period 2 for selecting the second block 702, Dat
A period in which both a0a and Data0b are 0 (low) is inserted, and a period in which no data is input is defined.

図17はブロック701の内部を構成する回路図である。ブロック702、703、7
04、705の内部を構成する回路も同じである。図17においても3ビットの例で説明
する。図17において図示するN型のトランジスタ群802、トランジスタ803、トラ
ンジスタ804、トランジスタ群806は、表示部のトランジスタと同一基板上に形成さ
れ、チャネルとして酸化物半導体層を用いる。
FIG. 17 is a circuit diagram constituting the inside of the block 701. Blocks 702, 703, 7
The same applies to the circuits constituting the inside of 04 and 705. In FIG. 17 as well, an example of 3 bits will be described. The N-type transistor group 802, the transistor 803, the transistor 804, and the transistor group 806 illustrated in FIG. 17 are formed over the same substrate as the transistor in the display portion, and use an oxide semiconductor layer as a channel.

図15におけるData0と図17におけるData0は対応しており、図15のDat
a0aまたはData0bに電気的に接続する。ノード801はデータを保持する機能を
持つ。容量素子によって保持しても良いが、寄生容量でも構わないので、本実施の形態で
は保持のための容量素子を省略している。データ線Data0からData2のいずれか
が1(ハイ)になると、N型のトランジスタ群802のいずれかがオン状態になりノード
801は0(ロー)になる。データ線Data0からData2がすべて0(ロー)のと
きノード801は1(ハイ)を保持し、このブロックは選択されたとみなす。またデータ
の入力が無い期間はデータ線Data0からData2がすべて0(ロー)にして、トラ
ンジスタ群802はすべてオフ状態とする。
Data0 in FIG. 15 corresponds to Data0 in FIG. 17, and Data0 in FIG.
Electrically connected to a0a or Data0b. The node 801 has a function of holding data. Although it may be held by a capacitor element, a parasitic capacitor may be used, and thus a capacitor element for holding is omitted in this embodiment. When one of the data lines Data0 to Data2 becomes 1 (high), one of the N-type transistor group 802 is turned on and the node 801 becomes 0 (low). When all of the data lines Data0 to Data2 are 0 (low), the node 801 holds 1 (high), and this block is considered to be selected. Further, during a period when there is no data input, the data lines Data0 to Data2 are all set to 0 (low), and all the transistor groups 802 are turned off.

ノード801を1(ハイ)にするにはreset信号を1(ハイ)にしてN型トランジス
タであるトランジスタ803をオンの状態にする。なおトランジスタ803がオンになっ
てもトランジスタ803のしきい値のためノード801はVDDと全く同じ電位になると
は限らないが構わない。reset信号が1(ハイ)の期間とデータ線Data0からD
ata2のいずれかが1(ハイ)になる期間を重ねないことにより電源VDDからGND
までの電流が大きくなることを防ぐことができる。
In order to set the node 801 to 1 (high), the reset signal is set to 1 (high), so that the transistor 803 which is an N-type transistor is turned on. Note that even when the transistor 803 is turned on, the node 801 is not necessarily at the same potential as VDD because of the threshold value of the transistor 803. The period when the reset signal is 1 (high) and the data lines Data0 to D
By not overlapping the period in which any of ata2 becomes 1 (high), the power supply VDD to GND
Can be prevented from increasing.

データ入力の期間にデータ線が全て0(ロー)のとき、すなわちブロックが選択されたと
き、ノード801は1(ハイ)を保持し、N型トランジスタであるトランジスタ804は
オン状態になる。更にこのブロックが選択されたとき、ノード801は電源VDDやGN
Dに電気的に接続されていない状態であり、write信号を0(ロー)から1(ハイ)
に変化させると容量805の容量結合によりノード801の電位は上昇する。容量805
の回路をブートストラップ回路という。
When all the data lines are 0 (low) during a data input period, that is, when a block is selected, the node 801 holds 1 (high), and the transistor 804 which is an N-type transistor is turned on. Further, when this block is selected, the node 801 is connected to the power supply VDD or GN.
D is not electrically connected to D, and the write signal is changed from 0 (low) to 1 (high).
The potential of the node 801 rises due to capacitive coupling of the capacitor 805. Capacity 805
This circuit is called a bootstrap circuit.

ノード801の上昇後の電位はwrite信号の最大の電位にトランジスタ804のしき
い値を加えた電位より高いことが望ましい。ノード801の上昇後の電位がwrite信
号の最大の電位にトランジスタ804のしきい値を加えた電位より高くなるならば容量8
05は不要、または寄生容量で十分な場合もある。
The potential after the rise of the node 801 is preferably higher than a potential obtained by adding the threshold value of the transistor 804 to the maximum potential of the write signal. If the potential after the rise of the node 801 becomes higher than the maximum potential of the write signal plus the threshold value of the transistor 804, the capacitance 8
05 may be unnecessary or a parasitic capacitance may be sufficient.

ノード801の上昇後の電位がwrite信号の最大の電位にトランジスタ804のしき
い値を加えた電位より低い場合、ノードOutの電位はwrite信号の最大の電位まで
上がらず、画素への書き込みが間に合わなくなる可能性がある。ノード801がwrit
e信号の最大の電位にトランジスタ804のしきい値を加えた電位より高くなることによ
り、write信号を0(ロー)から1(ハイ)に変化させるとノードOutも0(ロー
)から1(ハイ)に変化する。ノードOutは画素のゲート線に接続する。次にwrit
e信号を1(ハイ)から0(ロー)に変化させると容量805の容量結合によりノード8
01の電位は下がるが、reset信号によって与えられたVDDの電位程度であり、ト
ランジスタ804はオフ状態にならない。すなわちwrite信号の0(ロー)のレベル
にトランジスタ804のしきい値を加えた電位よりノード801の電位が高いのでノード
Outも0(ロー)になる。
When the potential after the rise of the node 801 is lower than the potential obtained by adding the threshold of the transistor 804 to the maximum potential of the write signal, the potential of the node Out does not rise to the maximum potential of the write signal, and writing to the pixel is in time. There is a possibility of disappearing. Node 801 is write
When the write signal is changed from 0 (low) to 1 (high) by being higher than the potential obtained by adding the threshold value of the transistor 804 to the maximum potential of the e signal, the node Out is also changed from 0 (low) to 1 (high). ). The node Out is connected to the gate line of the pixel. Then write
When the e signal is changed from 1 (high) to 0 (low), the node 8 is connected by capacitive coupling of the capacitor 805.
Although the potential of 01 falls, it is about the potential of VDD given by the reset signal, and the transistor 804 is not turned off. That is, since the potential of the node 801 is higher than the potential obtained by adding the threshold value of the transistor 804 to the 0 (low) level of the write signal, the node Out also becomes 0 (low).

データ入力の期間にデータ線のいずれかが1(ハイ)のとき、すなわちブロックが選択
されていないとき、ノード801は0(ロー)であり、トランジスタ804はオフ状態に
なる。
When any of the data lines is 1 (high) during a data input period, that is, when a block is not selected, the node 801 is 0 (low) and the transistor 804 is turned off.

write信号を0(ロー)から1(ハイ)に変化させても、トランジスタ群802がオ
ンの状態のため、ノード801の電位は0(ロー)であり、トランジスタ804はオフ状
態である。トランジスタ群802の電流を流せる能力が低いと容量805の容量結合によ
りノード801の電位が上昇するのでノードOutの変化が少なくなるようにトランジス
タ群802の電流を流せる能力を決める必要がある。
Even when the write signal is changed from 0 (low) to 1 (high), the potential of the node 801 is 0 (low) and the transistor 804 is off because the transistor group 802 is on. If the ability of the transistor group 802 to flow current is low, the potential of the node 801 rises due to capacitive coupling of the capacitor 805, so it is necessary to determine the ability of the transistor group 802 to flow current so that the change of the node Out is reduced.

次にwrite信号を1(ハイ)から0(ロー)に変化させても、トランジスタ群802
がオンの状態のため、ノード801の電位は0(ロー)であり、トランジスタ804はオ
フ状態である。トランジスタ群802の電流を流せる能力が低いと容量805の容量結合
によりノード801の電位が下降するのでノードOutの変化が少なくなるようにトラン
ジスタ群802の電流を流せる能力を決める必要がある。
Next, even if the write signal is changed from 1 (high) to 0 (low), the transistor group 802
Is on, the potential of the node 801 is 0 (low) and the transistor 804 is off. If the ability of the transistor group 802 to flow current is low, the potential of the node 801 drops due to capacitive coupling of the capacitor 805, so it is necessary to determine the ability of the transistor group 802 to flow current so that the change of the node Out is reduced.

トランジスタ群806が無い場合、データ入力の期間にデータ線のいずれかが1(ハイ)
のとき、すなわちこのブロックが選択されていないとき、ノードOutは電源に電気的に
接続していない状態となり、ビデオ信号の影響などを受ける可能性がある。トランジスタ
804のソース電極とドレイン電極間の容量結合によってもノードOutの電位は変化す
る。したがってトランジスタ804がオフ状態の期間にノードOutは0(ロー)に固定
しておくことがのぞましい。
If there is no transistor group 806, one of the data lines is 1 (high) during the data input period.
At this time, that is, when this block is not selected, the node Out is not electrically connected to the power source, and may be affected by the video signal. The potential at the node Out also changes due to capacitive coupling between the source electrode and the drain electrode of the transistor 804. Therefore, it is preferable that the node Out be fixed to 0 (low) while the transistor 804 is off.

図18は時刻と各ノードの電位を示す図である。図18を用いて再び図17の回路図の
動作を説明する。
FIG. 18 is a diagram showing the time and the potential of each node. The operation of the circuit diagram of FIG. 17 will be described again with reference to FIG.

期間901ではreset信号によってノード801が1(ハイ)になる。期間901で
トランジスタ804はオン状態になっているが、write信号が0(ロー)なのでOu
tの電位も0(ロー)である。次の期間902はreset信号を0(ロー)にして、デ
ータ入力を開始するまでの期間である。期間902を設けることによって電源VDDから
GNDまでの電流が大きくなることを防ぐことが望ましい。
In the period 901, the node 801 becomes 1 (high) by the reset signal. In the period 901, the transistor 804 is in an on state, but since the write signal is 0 (low), Ou
The potential of t is also 0 (low). The next period 902 is a period until the reset signal is set to 0 (low) and data input is started. By providing the period 902, it is desirable to prevent an increase in current from the power supply VDD to GND.

次の期間903はデータを入力してノード801の電位を確定させるのに必要な期間であ
るが、ここではData0からData2がすべて0(ロー)の場合を示す。次の期間9
04の初めにwrite信号が1(ハイ)になり、ノード801の電位も上昇する。期間
904にノードOutの電位も1(ハイ)になる。
The next period 903 is a period necessary to input data and determine the potential of the node 801. Here, a case where Data0 to Data2 are all 0 (low) is shown. Next period 9
At the beginning of 04, the write signal becomes 1 (high), and the potential of the node 801 also rises. In the period 904, the potential of the node Out also becomes 1 (high).

次の期間905でwrite信号を0(ロー)にする。ノード801の電位も下降するが
、トランジスタ804はオン状態になっているためノードOutの電位は0(ロー)にな
る。次の期間906でデータ入力の期間を終了し、次の期間907で再びreset信号
を1(ハイ)にしてノード801の電位を1(ハイ)にする。以上が1水平期間であり、
以後繰り返す。期間903の代わりにデータ線Data0からData2のいずれかを1
(ハイ)になる場合を期間908で示す。期間908にデータ線Data0からData
2のいずれかを1(ハイ)にするとノード801の電位は0(ロー)になる。もし期間9
08が短く、トランジスタ804をオフ状態にするほどノード801の電位が十分低くな
らないうちに次の期間909でwrite信号が1(ハイ)になると、トランジスタ群8
06だけではノードOutの電位を固定出来ずにノードOutの電位が一時的に高くなる
問題が起こる可能性がある。期間908でトランジスタ804がオフ状態になれば次の期
間909でwrite信号を1(ハイ)にしてもノードOutは0(ロー)のままである
。なおトランジスタ804のソース電極とドレイン電極間の寄生容量のためトランジスタ
804がオフ状態であってもノードOutの電位が一時的に上昇しようとする。画素トラ
ンジスタがオン状態にならないようトランジスタ群806で調整する必要がある。ゲート
線は負荷が大きいためソース電極とドレイン電極間の寄生容量は大きな問題にはならない
In the next period 905, the write signal is set to 0 (low). Although the potential of the node 801 also drops, the potential of the node Out becomes 0 (low) because the transistor 804 is on. In the next period 906, the data input period ends, and in the next period 907, the reset signal is set to 1 (high) again, and the potential of the node 801 is set to 1 (high). The above is one horizontal period,
Repeat thereafter. Instead of the period 903, one of the data lines Data0 to Data2 is set to 1.
A case of becoming (high) is indicated by a period 908. In the period 908, the data lines Data0 to Data
When either 2 is set to 1 (high), the potential of the node 801 becomes 0 (low). If period 9
When the write signal becomes 1 (high) in the next period 909 before the potential of the node 801 is sufficiently low to turn off the transistor 804 so that the transistor 804 is turned off, the transistor group 8
If only 06 is used, the potential at the node Out cannot be fixed, and the potential at the node Out may temporarily increase. If the transistor 804 is turned off in the period 908, the node Out remains at 0 (low) even if the write signal is set to 1 (high) in the next period 909. Note that due to the parasitic capacitance between the source electrode and the drain electrode of the transistor 804, the potential of the node Out tends to rise temporarily even when the transistor 804 is off. The transistor group 806 needs to be adjusted so that the pixel transistor is not turned on. Since the gate line has a large load, the parasitic capacitance between the source electrode and the drain electrode is not a big problem.

本実施の形態では1(ハイ)をVDDの電位、0(ロー)をGNDの電位として説明し
た。write信号の最大の電位をVDDより低い値にするとブートストラップ回路は不
要になるが、外部に2種類の電源を用意することはコストを上げるので望ましくない。本
実施の形態は1種類の電源で動作させることが可能である。
In this embodiment mode, 1 (high) is described as a VDD potential, and 0 (low) is described as a GND potential. If the maximum potential of the write signal is set to a value lower than VDD, the bootstrap circuit becomes unnecessary, but it is not desirable to prepare two types of power supplies outside because the cost increases. This embodiment can be operated with one type of power source.

本実施の形態で示した表示装置のドライバ回路の構成は、本明細書の他の実施の形態に
示した構成と自由に組み合わせて実施することができる。
The structure of the driver circuit of the display device described in this embodiment can be implemented in combination with any of the structures described in other embodiments in this specification.

本実施の形態で示した表示装置のドライバ回路の構成は、write信号と各データ信号
線を0(ロー)、reset信号を1(ハイ)の状態とすると全ての画素のゲート線は0
(ロー)になる。またシフトレジスタ回路を表示装置のドライバ回路に用いる場合と異な
り、任意の順番に任意の行の画素のゲート線を1(ハイ)にすることが出来る。
The structure of the driver circuit of the display device described in this embodiment mode is that when the write signal and each data signal line are set to 0 (low) and the reset signal is set to 1 (high), the gate lines of all the pixels are 0.
(Low). Unlike the case where the shift register circuit is used for a driver circuit of a display device, the gate lines of pixels in an arbitrary row can be set to 1 (high) in an arbitrary order.

本実施の形態はドライバ回路の構成するデコーダ回路の一例であって、本実施の形態で示
した表示装置のドライバ回路の構成に限定するものではない。
This embodiment is an example of a decoder circuit included in the driver circuit, and is not limited to the structure of the driver circuit of the display device described in this embodiment.

100:表示パネル
101:画素回路
103:画素
104:画素
105:表示素子
106:フォトセンサ
107:信号線側の表示素子駆動回路
108:走査線側の表示素子駆動回路
109:フォトセンサ読み出し回路
110:フォトセンサ駆動回路
115:カラーフィルタ
116a、116b:FPC
120:表示パネル
125:表示素子
135 光
139:外光
190 液晶表示モジュール
201 トランジスタ
202 保持容量
203 液晶素子
204 フォトダイオード
205 トランジスタ
206 トランジスタ
207 ゲート信号線
208 フォトダイオードリセット信号線
209 信号線
210 ビデオデータ信号線
211 フォトセンサ出力信号線
212 フォトセンサ基準信号線
213 ゲート信号線
214 容量配線
221 トランジスタ
222 保持容量
223 液晶素子
224 容量配線
227 ゲート信号線
230 基板
231 絶縁層
232 ゲート絶縁層
233 酸化物半導体層
234 電極層
235 電極層
236 電極層
237 絶縁層
238 p層
239 i層
240 n層
241 絶縁層
242 反射電極層
243 接続電極層
244 配向膜
245 凹部
251 電極層
253 酸化物半導体層
254 電極層
255 酸化物半導体層
256 酸化物半導体層
257 電極層
258 電極層
260 剥離層
261 酸化物絶縁膜
262 樹脂層
263 接着層
264 基板
265 液晶層
266 配向膜
267 対向電極
268 対向基板
701 ブロック
702 ブロック
703 ブロック
704 ブロック
705 ブロック
801 ノード
802 トランジスタ群
803 トランジスタ
804 トランジスタ
805 容量
806 トランジスタ群
901 期間
902 期間
903 期間
904 期間
905 期間
906 期間
907 期間
908 期間
909 期間
1030 電子機器
1031 ボタン
1032 表示部
1033 領域
1034 スイッチ
1035 電源スイッチ
1036 キーボード表示スイッチ
4301 表示部
4308 支持部
4311 液晶パネル
4321a 走査線駆動回路
4321b フォトセンサ駆動回路
4323 信号線駆動回路
9630 筐体
9631 表示部
9632 操作キー
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 コンバータ
9637 コンバータ
100: display panel 101: pixel circuit 103: pixel 104: pixel 105: display element 106: photo sensor 107: display element driving circuit 108 on the signal line side: display element driving circuit 109 on the scanning line side 109: photo sensor readout circuit 110: Photosensor drive circuit 115: color filters 116a, 116b: FPC
120: display panel 125: display element 135 light 139: external light 190 liquid crystal display module 201 transistor 202 holding capacitor 203 liquid crystal element 204 photodiode 205 transistor 206 transistor 207 gate signal line 208 photodiode reset signal line 209 signal line 210 video data signal Line 211 Photosensor output signal line 212 Photosensor reference signal line 213 Gate signal line 214 Capacitor wiring 221 Transistor 222 Holding capacitor 223 Liquid crystal element 224 Capacitor wiring 227 Gate signal line 230 Substrate 231 Insulating layer 232 Gate insulating layer 233 Oxide semiconductor layer 234 Electrode layer 235 Electrode layer 236 Electrode layer 237 Insulating layer 238 p layer 239 i layer 240 n layer 241 insulating layer 242 reflective electrode layer 243 connection electrode layer 244 alignment film 245 recess 251 Electrode layer 253 Oxide semiconductor layer 254 Electrode layer 255 Oxide semiconductor layer 256 Oxide semiconductor layer 257 Electrode layer 258 Electrode layer 260 Release layer 261 Oxide insulating film 262 Resin layer 263 Adhesive layer 264 Substrate 265 Liquid crystal layer 266 Alignment film 267 Counter electrode 268 Counter substrate 701 Block 702 Block 703 Block 704 Block 705 Block 801 Node 802 Transistor group 803 Transistor 804 Transistor 805 Capacitor 806 Transistor group 901 Period 902 Period 903 Period 904 Period 905 Period 906 Period 907 Period 908 Period 909 Period 1030 Electronic equipment 1031 Button 1032 Display unit 1033 Area 1034 Switch 1035 Power switch 1036 Keyboard display switch 4301 Display unit 4308 Support unit 43 1 liquid crystal panel 4321a scan line driver circuit 4321b photosensor driver circuit 4323 the signal line driver circuit 9630 housing 9631 display unit 9632 operation keys 9633 solar cell 9634 charge and discharge control circuit 9635 battery 9636 Converter 9637 Converter

Claims (1)

タッチ入力機能を有する表示部を備えた電子機器であって、
フレキシブル基板上に反射電極と電気的に接続する第1のトランジスタと、
フォトセンサと、を有し、
前記フォトセンサは、
フォトダイオードと、
該フォトダイオードと電気的に接続するゲート信号線を有する第2のトランジスタと、
第3のトランジスタと、を有し、
前記第2のトランジスタのソース又はドレインの一方がフォトセンサ基準信号線に電気的に接続され、ソース又はドレインの他方が前記第3のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方がフォトセンサ出力信号線に電気的に接続され、
前記第3のトランジスタの酸化物半導体層は、読み出し信号線とゲート絶縁層を介して重なり、前記読み出し信号線は、前記反射電極と重なることを特徴とする電子機器。
An electronic device including a display unit having a touch input function,
A first transistor electrically connected to the reflective electrode on the flexible substrate;
A photo sensor,
The photosensor is
A photodiode;
A second transistor having a gate signal line electrically connected to the photodiode;
A third transistor;
One of a source and a drain of the second transistor is electrically connected to a photosensor reference signal line, and the other of the source and the drain is electrically connected to one of the source and the drain of the third transistor;
The other of the source and the drain of the third transistor is electrically connected to the photosensor output signal line;
The electronic device is characterized in that the oxide semiconductor layer of the third transistor overlaps with a readout signal line through a gate insulating layer, and the readout signal line overlaps with the reflective electrode .
JP2012220294A 2010-03-08 2012-10-02 Electronics Expired - Fee Related JP5711714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012220294A JP5711714B2 (en) 2010-03-08 2012-10-02 Electronics

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010050947 2010-03-08
JP2010050947 2010-03-08
JP2012220294A JP5711714B2 (en) 2010-03-08 2012-10-02 Electronics

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011039688A Division JP5106647B2 (en) 2010-03-08 2011-02-25 Electronic equipment and electronic system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015044289A Division JP5878997B2 (en) 2010-03-08 2015-03-06 Electronics

Publications (3)

Publication Number Publication Date
JP2013020640A JP2013020640A (en) 2013-01-31
JP2013020640A5 JP2013020640A5 (en) 2014-02-27
JP5711714B2 true JP5711714B2 (en) 2015-05-07

Family

ID=44530915

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011039688A Expired - Fee Related JP5106647B2 (en) 2010-03-08 2011-02-25 Electronic equipment and electronic system
JP2012220294A Expired - Fee Related JP5711714B2 (en) 2010-03-08 2012-10-02 Electronics
JP2015044289A Active JP5878997B2 (en) 2010-03-08 2015-03-06 Electronics

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011039688A Expired - Fee Related JP5106647B2 (en) 2010-03-08 2011-02-25 Electronic equipment and electronic system

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015044289A Active JP5878997B2 (en) 2010-03-08 2015-03-06 Electronics

Country Status (5)

Country Link
US (1) US9261998B2 (en)
JP (3) JP5106647B2 (en)
KR (1) KR101791253B1 (en)
TW (1) TWI659338B (en)
WO (1) WO2011111504A1 (en)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101751902B1 (en) * 2009-10-26 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and semiconductor device
WO2011089848A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
WO2011145537A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101160681B1 (en) 2011-10-19 2012-06-28 배경덕 Method, mobile communication terminal and computer-readable recording medium for operating specific function when activaing of mobile communication terminal
KR101909985B1 (en) * 2011-12-03 2018-10-22 엘지디스플레이 주식회사 Liquid crystal display apparatus and method for driving the same
WO2013125851A1 (en) * 2012-02-24 2013-08-29 Samsung Electronics Co., Ltd. Device and method for moving display window on screen
TWI670553B (en) 2012-05-16 2019-09-01 日商半導體能源研究所股份有限公司 Semiconductor device and touch panel
US9147706B2 (en) 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
US8994677B2 (en) * 2012-07-03 2015-03-31 Innocom Technology (Shenzhen) Co., Ltd. Touch sensing structure
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI554993B (en) * 2012-11-20 2016-10-21 劍揚股份有限公司 Display driving circuit with photo detecting input
US9817520B2 (en) * 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
CN103680385B (en) * 2013-11-29 2017-01-11 合肥京东方光电科技有限公司 Touch control circuit and drive method thereof, array substrate and touch control display device
JP5953289B2 (en) * 2013-11-29 2016-07-20 藤森工業株式会社 Adhesive composition and surface protective film
JP2015108735A (en) * 2013-12-05 2015-06-11 旭硝子株式会社 Manufacturing method of electronic device
CN103680454A (en) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 Display device and display driving method
JP6506961B2 (en) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 Liquid crystal display
CN103676388A (en) * 2013-12-30 2014-03-26 合肥京东方光电科技有限公司 Array substrate, display panel, display method of display panel and display device
TWI679624B (en) 2014-05-02 2019-12-11 日商半導體能源研究所股份有限公司 Semiconductor device
TW201614626A (en) 2014-09-05 2016-04-16 Semiconductor Energy Lab Display device and electronic device
WO2016067141A1 (en) 2014-10-28 2016-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
CN107003582A (en) 2014-12-01 2017-08-01 株式会社半导体能源研究所 The display module of display device including the display device and the electronic equipment including the display device or the display module
US9684162B2 (en) * 2015-04-09 2017-06-20 Goodrich Corporation Optical sensors
TWI598722B (en) * 2015-10-07 2017-09-11 宏碁股份有限公司 Electronic device and appearance module thereof
CN112416149A (en) * 2016-03-08 2021-02-26 禾瑞亚科技股份有限公司 Touch control device for detecting inclination angle of touch pen and control method thereof
KR102365543B1 (en) * 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Information terminal
TWI697818B (en) 2018-08-23 2020-07-01 緯創資通股份有限公司 Portable electronic device and method of controlling a display screen of a display module
KR102083413B1 (en) * 2018-10-02 2020-03-02 주식회사 넥슨코리아 mobile terminal and method for providing user interface in mobile terminal
KR102554262B1 (en) * 2018-12-28 2023-07-11 엘지디스플레이 주식회사 Driving circuit, display panel and display device
US11842002B2 (en) * 2019-10-04 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102401789B1 (en) 2019-10-18 2022-05-26 이용훈 Accessory with fixation pin

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285796A (en) * 1978-08-21 1981-08-25 The University Of Virginia Electrolysis electrode
JPS60198861A (en) 1984-03-23 1985-10-08 Fujitsu Ltd Thin film transistor
JPH0244256B2 (en) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN2O5DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244260B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN5O8DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPS63210023A (en) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater Compound having laminar structure of hexagonal crystal system expressed by ingazn4o7 and its production
JPH0244258B2 (en) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN3O6DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244262B2 (en) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN6O9DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH0244263B2 (en) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho INGAZN7O10DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO
JPH05251705A (en) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd Thin-film transistor
JP3479375B2 (en) 1995-03-27 2003-12-15 科学技術振興事業団 Metal oxide semiconductor device in which a pn junction is formed with a thin film transistor made of a metal oxide semiconductor such as cuprous oxide, and methods for manufacturing the same
DE69635107D1 (en) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv SEMICONDUCTOR ARRANGEMENT WITH A TRANSPARENT CIRCUIT ELEMENT
JPH09175232A (en) 1995-12-28 1997-07-08 Sanyo Electric Works Ltd Monitoring device for vehicle
JP3625598B2 (en) * 1995-12-30 2005-03-02 三星電子株式会社 Manufacturing method of liquid crystal display device
JP2978835B2 (en) 1997-05-15 1999-11-15 静岡日本電気株式会社 Information terminal with touch panel
JP2940539B1 (en) 1998-03-31 1999-08-25 日本電気株式会社 Information terminal device with display illumination
JP4170454B2 (en) 1998-07-24 2008-10-22 Hoya株式会社 Article having transparent conductive oxide thin film and method for producing the same
JP2000150861A (en) * 1998-11-16 2000-05-30 Tdk Corp Oxide thin film
JP3276930B2 (en) 1998-11-17 2002-04-22 科学技術振興事業団 Transistor and semiconductor device
JP2000173384A (en) 1998-12-02 2000-06-23 Rohm Co Ltd Touch panel integrated image display device, and method of correcting position of touch panel in relation to image display board
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4112184B2 (en) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 Area sensor and display device
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
KR100771258B1 (en) * 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 User identity authentication system and user identity authentication method and mobile telephonic device
JP4089858B2 (en) 2000-09-01 2008-05-28 国立大学法人東北大学 Semiconductor device
KR20020038482A (en) 2000-11-15 2002-05-23 모리시타 요이찌 Thin film transistor array, method for producing the same, and display panel using the same
JP2002236541A (en) 2001-02-09 2002-08-23 Ricoh Co Ltd Position detecting device, touch panel using the same, portable equipment, and shape detector
JP3997731B2 (en) 2001-03-19 2007-10-24 富士ゼロックス株式会社 Method for forming a crystalline semiconductor thin film on a substrate
JP2002289859A (en) 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP4090716B2 (en) 2001-09-10 2008-05-28 雅司 川崎 Thin film transistor and matrix display device
JP3925839B2 (en) 2001-09-10 2007-06-06 シャープ株式会社 Semiconductor memory device and test method thereof
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (en) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 Transparent thin film field effect transistor using homologous thin film as active layer
JP4083486B2 (en) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 Method for producing LnCuO (S, Se, Te) single crystal thin film
CN1445821A (en) * 2002-03-15 2003-10-01 三洋电机株式会社 Forming method of ZnO film and ZnO semiconductor layer, semiconductor element and manufacturing method thereof
JP3933591B2 (en) 2002-03-26 2007-06-20 淳二 城戸 Organic electroluminescent device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (en) 2002-06-13 2004-01-22 Murata Mfg Co Ltd Manufacturing method of semiconductor device and its manufacturing method
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7042444B2 (en) * 2003-01-17 2006-05-09 Eastman Kodak Company OLED display and touch screen
JP4166105B2 (en) 2003-03-06 2008-10-15 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP2004273732A (en) 2003-03-07 2004-09-30 Sharp Corp Active matrix substrate and its producing process
JP4108633B2 (en) 2003-06-20 2008-06-25 シャープ株式会社 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005122450A (en) 2003-10-16 2005-05-12 Kyocera Mita Corp Apparatus provided with display input part
US20050200292A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Emissive display device having sensing for luminance stabilization and user light or touch screen input
US20050200296A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for flat panel emissive display using shielded or partially shielded sensors to detect user screen inputs
US20060007248A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy Feedback control system and method for operating a high-performance stabilized active-matrix emissive display
EP1723397A2 (en) 2004-02-24 2006-11-22 Nuelight Corporation Penlight and touch screen data input system and method for flat panel displays
US20050200291A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for reading display pixel emission and ambient luminance levels
US20050200294A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Sidelight illuminated flat panel display and touch panel input device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (en) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2008505366A (en) 2004-06-29 2008-02-21 ニューライト・コーポレイション System and method for high performance display devices using brightness sensing and control of individual pixels
JP2006079589A (en) 2004-08-05 2006-03-23 Sanyo Electric Co Ltd Touch panel
JP2006100760A (en) 2004-09-02 2006-04-13 Casio Comput Co Ltd Thin-film transistor and its manufacturing method
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
RU2369940C2 (en) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Amorphous oxide and field-effect transistor using said oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (en) 2005-01-28 2015-04-11 Semiconductor Energy Lab Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4609168B2 (en) 2005-02-28 2011-01-12 セイコーエプソン株式会社 Driving method of electrophoretic display device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (en) 2005-06-10 2006-12-21 Casio Comput Co Ltd Thin film transistor
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (en) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 Organic Light Emitting Display and Fabrication Method for the same
JP2007059128A (en) 2005-08-23 2007-03-08 Canon Inc Organic electroluminescent display device and manufacturing method thereof
JP2007073705A (en) 2005-09-06 2007-03-22 Canon Inc Oxide-semiconductor channel film transistor and its method of manufacturing same
JP4850457B2 (en) 2005-09-06 2012-01-11 キヤノン株式会社 Thin film transistor and thin film diode
JP4280736B2 (en) 2005-09-06 2009-06-17 キヤノン株式会社 Semiconductor element
JP5116225B2 (en) 2005-09-06 2013-01-09 キヤノン株式会社 Manufacturing method of oxide semiconductor device
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (en) 2005-10-20 2012-10-03 キヤノン株式会社 Field effect transistor using amorphous oxide, and display device using the transistor
CN101577293B (en) 2005-11-15 2012-09-19 株式会社半导体能源研究所 Semiconductor device and method of manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (en) 2006-01-21 2012-07-18 三星電子株式会社 ZnO film and method of manufacturing TFT using the same
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (en) 2006-04-11 2007-10-17 삼성전자주식회사 Zno thin film transistor
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (en) 2006-06-13 2012-09-19 キヤノン株式会社 Oxide semiconductor film dry etching method
JP4999400B2 (en) 2006-08-09 2012-08-15 キヤノン株式会社 Oxide semiconductor film dry etching method
JP4609797B2 (en) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
JP4332545B2 (en) 2006-09-15 2009-09-16 キヤノン株式会社 Field effect transistor and manufacturing method thereof
JP4274219B2 (en) 2006-09-27 2009-06-03 セイコーエプソン株式会社 Electronic devices, organic electroluminescence devices, organic thin film semiconductor devices
JP5164357B2 (en) 2006-09-27 2013-03-21 キヤノン株式会社 Semiconductor device and manufacturing method of semiconductor device
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (en) 2006-12-04 2008-06-19 Toppan Printing Co Ltd Color el display, and its manufacturing method
KR101303578B1 (en) 2007-01-05 2013-09-09 삼성전자주식회사 Etching method of thin film
JP2008182555A (en) 2007-01-25 2008-08-07 Fujifilm Corp Sound recording and playback device
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5391519B2 (en) 2007-02-06 2014-01-15 三菱電機株式会社 Image display device
KR100851215B1 (en) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 Thin film transistor and organic light-emitting dislplay device having the thin film transistor
JP4897525B2 (en) * 2007-03-16 2012-03-14 株式会社 日立ディスプレイズ Image display device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (en) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
KR20080094300A (en) 2007-04-19 2008-10-23 삼성전자주식회사 Thin film transistor and method of manufacturing the same and flat panel display comprising the same
KR101334181B1 (en) 2007-04-20 2013-11-28 삼성전자주식회사 Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same
CN101663762B (en) 2007-04-25 2011-09-21 佳能株式会社 Oxynitride semiconductor
KR101345376B1 (en) 2007-05-29 2013-12-24 삼성전자주식회사 Fabrication method of ZnO family Thin film transistor
JP2008310374A (en) 2007-06-12 2008-12-25 Mitsubishi Electric Corp Method and apparatus for checking touch panel function
US7667177B2 (en) * 2007-07-19 2010-02-23 Tpo Displays Corp. Reading circuit, display panel and electronic system utilizing the same
JP2009128520A (en) 2007-11-21 2009-06-11 Sharp Corp Display device, and method for manufacturing the same
US20090141004A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4571198B2 (en) 2008-03-07 2010-10-27 京セラ株式会社 Mobile communication terminal
JP2009271308A (en) * 2008-05-07 2009-11-19 Seiko Epson Corp Display and electronic apparatus
JP2010026467A (en) * 2008-07-24 2010-02-04 Sony Corp Display device and electronic equipment
JP4623179B2 (en) 2008-09-18 2011-02-02 ソニー株式会社 Thin film transistor and manufacturing method thereof
EP2333604A4 (en) 2008-09-30 2012-04-18 Sharp Kk Display device
KR20100038046A (en) 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Touch panel and method for driving the same
JP5451280B2 (en) 2008-10-09 2014-03-26 キヤノン株式会社 Wurtzite crystal growth substrate, manufacturing method thereof, and semiconductor device
WO2010073892A1 (en) 2008-12-24 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method thereof
JP5313853B2 (en) * 2008-12-24 2013-10-09 株式会社半導体エネルギー研究所 Device having sensor and display device
JP5100670B2 (en) * 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 Touch panel, electronic equipment
JP2010191288A (en) 2009-02-19 2010-09-02 Autonetworks Technologies Ltd Display control device
JP5202395B2 (en) * 2009-03-09 2013-06-05 株式会社半導体エネルギー研究所 Touch panel, electronic equipment
US8982099B2 (en) 2009-06-25 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of the same
JP5340837B2 (en) 2009-07-16 2013-11-13 株式会社半導体エネルギー研究所 Touch panel and method for manufacturing touch panel
JP5204815B2 (en) 2010-08-11 2013-06-05 京セラ株式会社 Mobile communication terminal

Also Published As

Publication number Publication date
KR101791253B1 (en) 2017-11-20
JP2011210241A (en) 2011-10-20
JP2015144003A (en) 2015-08-06
JP5106647B2 (en) 2012-12-26
WO2011111504A1 (en) 2011-09-15
US20110216023A1 (en) 2011-09-08
JP5878997B2 (en) 2016-03-08
TW201205379A (en) 2012-02-01
KR20130005278A (en) 2013-01-15
US9261998B2 (en) 2016-02-16
JP2013020640A (en) 2013-01-31
TWI659338B (en) 2019-05-11

Similar Documents

Publication Publication Date Title
JP5878997B2 (en) Electronics
JP6785918B2 (en) Electronics
US11430820B2 (en) Electronic device
JP5662841B2 (en) Display device
JP6317412B2 (en) Display device and method for manufacturing display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150306

R150 Certificate of patent or registration of utility model

Ref document number: 5711714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees