JP5696367B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5696367B2
JP5696367B2 JP2010076592A JP2010076592A JP5696367B2 JP 5696367 B2 JP5696367 B2 JP 5696367B2 JP 2010076592 A JP2010076592 A JP 2010076592A JP 2010076592 A JP2010076592 A JP 2010076592A JP 5696367 B2 JP5696367 B2 JP 5696367B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode pad
connection terminal
wire
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010076592A
Other languages
English (en)
Other versions
JP2011210913A (ja
Inventor
今泉　延弘
延弘 今泉
赤松　俊也
俊也 赤松
水越　正孝
正孝 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010076592A priority Critical patent/JP5696367B2/ja
Publication of JP2011210913A publication Critical patent/JP2011210913A/ja
Application granted granted Critical
Publication of JP5696367B2 publication Critical patent/JP5696367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、半導体装置の大集積化、及び処理の高速化が図られており、これに伴って、複数の半導体素子を３次元に配列したパッケージが開発されている。
半導体素子同士の接続は、半導体素子に形成した端子を用いる場合には、フリップチップ接続が用いられる。また、外部の電極と半導体素子の接続には、ワイヤボンディングが用いられる。
ここで、回路基板の上に半導体素子を２つ重ねて実装するときは、最初に回路基板の上に第１の半導体素子を実装し、さらに第１の半導体素子の上にインターポーザを実装してから、第２の半導体素子を実装することが知られている。
図１１に示すように、従来の半導体装置１０１では、回路基板１０２の上に第１の半導体素子１０３をアップフェイスで実装し、第１の半導体素子１０３の上に、ハンダバンプ１１１を介してインターポーザ１０４を接続する。さらに、インターポーザ１０４の上にハンダバンプ１１２を介して第２の半導体素子１０５を実装していた。
インターポーザ１０４の両面には、第１、第２の半導体素子１０３、１０５に電気的に接続される電極パッド１０９ａ，１０９ｂが形成されている。さらに、これら電極パッド１０９ａ，１０９ｂを導通させるための導電性プラグ１１０がインターポーザ１０４を貫通している。また、インターポーザ１０４は、第２の半導体素子１０５よりサイズの大きいものが用いられ、インターポーザ１０４の周縁部分であって、第２の半導体素子１０５から露出する部分には、外部接続用の電極１０６が形成されている。
この半導体装置１０１では、第２の半導体素子１０５と第１の半導体素子１０３とがインターポーザ１０４の電極パッド１０９ａ，１０９ｂ及び導電性プラグ１１０並びにハンダバンプ１１１，１１２を介して電気的に接続される。さらに、電極１０６がワイヤ１０７を介して回路基板１０２側の基板電極１０８に接続される。これにより、第１の半導体素子１０３又は第２の半導体素子１０５が、インターポーザ１０４を介して回路基板１０２に電気的に接続される。
「次期半導体パッケージに向けた各社実装開発戦略と２００７年の展開」，第２０回半導体新技術研究所シンポジウム，半導体新技術研究所，２００６年１２月２０日，５２ｐ 特開２００８−１０５５０号公報
しかしながら、従来の半導体装置１０１では、第１の半導体素子１０３の上にインターポーザ１０４を実装する工程が必要になるため、製造時間を短縮することができなかった。また、インターポーザ１０４に電極１０６や図示を省略する配線を形成する必要があるので、製造コストが増加していた。
ここで、従来の半導体装置１０１で、インターポーザ１０４を使用せずに、第１の半導
体素子１０３の上に第２の半導体素子１０５を実装する場合、第１の半導体素子１０３が第２の半導体素子１０５より大きければ、第１の半導体素子１０３の周縁部分を使用して、第１の半導体素子１０３と回路基板１０２とをワイヤ１０７で電気的に接続することができる。しかしながら、図１２に示すように、第１の半導体素子１０３の大きさが第２の半導体素子１０５の大きさ以下であると、第１の半導体素子１０３が第２の半導体素子１０５で覆われてしまい。ワイヤ１０７を通すスペースが得られなくなる。
本発明は、このような事情に鑑みてなされたものであり、複数の半導体素子を積層させる半導体装置を低コストで用意に製造できるようにすることを目的とする。
本願の一観点によれば、基板と、前記基板にフェイスアップで実装され、第１の電極パッドと第２の電極パッドが設けられた第１の半導体素子と、前記第１の電極パッド及び第２の電極パッドの上方を覆い、かつ第１の半導体素子に前記第１の電極パッドを介してフェイスダウンで実装される第２の半導体素子と、前記第２の電極パッドと前記基板に設けられた基板電極とを電気的に接続する導電性のワイヤと、前記第１の半導体素子の前記第１の電極パッドと前記第２の半導体素子の電極との間に接続され、前記第１、第２の半導体素子の間の距離を、前記第２の電極パッドから前記ワイヤのループの上端までの高さより大きくする高さを有する接続端子と、を含み、前記ワイヤは、前記第２の電極パッドの外側に配置された複数の前記接続端子の間を通り、平面視で前記ワイヤが延在する方向に垂直な方向において複数の前記接続端子の間より広い幅を有する前記第２の電極パッドと前記基板電極とを電気的に接続していることを特徴とする半導体装置が提供される。
また、本発明の別の観点によれば、基板に第１の電極パッドと、前記第１の電極パッドの内側に配置される第２の電極パッドが設けられた第１の半導体素子をフェイスアップで接着する工程と、前記第２の電極パッドと、前記基板に設けられた基板電極とを導電性のワイヤで接続する工程と、第２の半導体素子を前記第１の半導体素子にフェイスダウンで対向させ、前記第１の電極パッドと前記第２の半導体素子の電極とを接続端子を介して、前記第１、第２の半導体素子の間の距離を、前記第２の電極パッドから前記ワイヤのループの上端までの高さより大きくするように接続し、前記ワイヤを前記第２の電極パッドの外側に配置される複数の前記接続端子の間に通す工程と、を有し、前記ワイヤを接続する工程は、平面視で前記ワイヤが延在する方向に垂直な方向において複数の前記接続端子の間より広い幅を有する前記第２の電極パッドと前記基板電極とを電気的に接続することを特徴とする半導体装置の製造方法が提供される。
接続端子により第１の半導体装置と第２の半導体装置の間の距離を、ワイヤのループの高さ以上にしたので、第２の電極パッドの上を第２の半導体装置が覆う場合でも、インターポーザを用いることなく、第２の電極パッドと基板の接続端子とをワイヤで接続できる。
図１Ａは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す側面図（その１）である。 図１Ｂは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す側面図（その２）である。 図１Ｃは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す側面図（その３）である。 図２Ａは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す平面図（その１）である。 図２Ｂは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す平面図（その２）である。 図３は、図２Ｂの第１、第２の電極パッド及びワイヤ並びにハンダバンプを拡大して示す図である。 図４Ａは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す側面図（その１）である。 図４Ｂは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す側面図（その２）である。 図４Ｃは、本発明の第１の実施の形態に係る半導体装置の製造工程を示す側面図（その３）である。 図５は、本発明の第１の実施の形態に係る半導体装置の変形例を示す平面図である。 図６Ａは、本発明の第２の実施の形態に係る半導体装置の製造工程を示す側面図（その１）である。 図６Ｂは、本発明の第２の実施の形態に係る半導体装置の製造工程を示す側面図（その２）である。 図７Ａは、本発明の第２の実施の形態に係る半導体装置の製造工程を示す側面図（その１）である。 図７Ｂは、本発明の第２の実施の形態に係る半導体装置の製造工程を示す側面図（その２）である。 図８Ａは、本発明の第２の実施の形態に係る半導体装置の変形例を示す側面図である。 図８Ｂは、図８Ａの一部を拡大した断面図であって、接続端子及びハンダバンプと、ワイヤの位置を説明する図である。 図９は、本発明の第３の実施の形態に係る半導体装置示す側面図である。 図１０は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す側面図である。 図１１は、従来の半導体装置を示す側面図である。 図１２は、従来の課題を説明するための図である。
発明の目的及び利点は、請求の範囲に具体的に記載された構成要素及び組み合わせによって実現され達成される。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
（第１の実施の形態）
最初に、図１Ａに示す半導体素子の実装工程について説明する。
まず、回路基板１の表面には、導電性を有する基板電極２（接続端子）と、図示を省略する配線パターンとが形成される。回路基板１は、例えば、ＢＴレジン樹脂（登録商標）などの樹脂材料から製造されており、その厚さを例えば０．３５ｍｍとする。基板電極２には、例えば、金や銅が用いられ、フォトリソグラフィー法により形成される。基板電極２は、例えば、１００μｍの間隔で４００個程度形成される。
次に、回路基板１の所定位置に第１の半導体素子１０を位置合わせして実装する。
第１の半導体素子１０には、半導体回路が形成されており、電極の無い一方の面を下向きにして、ダイボンディング材１３によって回路基板１に接着されている。なお、第１の半導体素子１０は、パッケージ型の半導体素子であっても良い。
さらに、基板１１の他方の面１１Ａには、第１の電極パッド１４と、第２の電極パッド１５と、第３の電極パッド１６がそれぞれ間隔をおいて複数配設されている。これら電極パッド１４〜１６は、第１の半導体素子１０の半導体回路に電気的に接続されている。例えば、Ａｌや、Ｃｕなどから製造されている。電極パッド１４〜１６は、例えば、電解めっき、又は無電解めっきにより、同じ膜厚に形成される。
図１Ａの側面図及び図２Ａの平面図に示すように、第１の電極パッド１４は、第１の半導体素子１０の他方の面１１Ａに所定の間隔、例えば５０μｍのピッチで複数配列され、フリップチップ接続用のバンプを形成するために用いられる。
図１Ａに示すように、第１の電極パッド１４の上には、導電性材料であるハンダバンプ１７が形成される。ハンダバンプ１７のハンダ材料には、ＳｎＡｇ系のＳｎ−３．５Ａｇが用いられる。このようなハンダバンプ１７は、例えば、第１の電極パッド１４の上にスクリーン印刷で塗布したハンダペーストをリフロー工程で溶融させることで形成される。また、第１の電極パッド１４の上にフラックを介してハンダボールを接着し、リフロー工程によりハンダボールを溶融させることで形成しても良い。なお、ハンダ材料は、ＳｎＡｇ系に限定されない。また、ハンダバンプ１７の代わりに、金バンプを用いても良い。
図２Ａに示すように、第２の電極パッド１５と第３の電極パッド１６は、基板１１の外周部分に所定の間隔で複数配列され、共に、回路基板１とのワイヤボンディング用に用いられる。
第２の電極パッド１５は、周囲に第１の電極パッド１４が形成されている領域Ｒ１に、複数の第１の電極パッド１４の間に１つずつ形成される。図３の拡大図に示すように、第２の電極パッド１５は、第１の電極パッド１４が円形の場合には、四角形の四隅が円弧状に切り取られた、略Ｘ字の平面形状を有する。この領域Ｒ１における第２の電極パッド１５の形状は、第１の電極パッド１４を避け、かつボンディング用のワイヤと十分な接触面積が得られる形状及び大きさである。
また、第３の電極パッド１６は、基板１１上で、周囲に第１の電極パッド１４が形成されていない領域Ｒ２に円形に形成される。
次に、図１Ｂ及び図２Ｂに示すように、第１の半導体素子１０上の第２の電極パッド１５と、回路基板１上の基板電極２とを、ワイヤ１８で電気的に接続する。同様に、第３の電極パッド１６と、回路基板１上の基板電極２とを、ワイヤ１８で電気的に接続する。ワイヤ１８には、導電性材料で９ナインなどの高純度の金などが用いられる。ワイヤ１８の直径は、例えば２０μｍである。
ここで、図３に示すように、ワイヤ１８は、第２の電極パッド１５に電気的に接続されると共に、第２の電極パッド１５よりも外側に配置されている２つの第１の電極パッド１４及びその上の２つのハンダバンプ１７の間の上方を通って、基板電極２に引き出される。
続いて、図１Ｃの構造を得るまでの工程について説明する。
第１の半導体素子１０の上に実装される第２の半導体素子２０には、半導体回路が形成されている。第２の半導体素子２０のサイズは、第１の半導体素子１０より大きいものが実装される。なお、第２の半導体素子２０は、パッケージ型の半導体素子であっても良い。
第２の半導体素子２０の一方の面２１Ａは、下向きに配置され、複数の電極パッド２４が配設されている。電極パッド２４は、第２の半導体素子２０の半導体回路に電気的に接続されており、例えば、Ａｌや、Ｃｕなどから製造されている。さらに、電極パッド２４上には、フリップチップ接続用の接続端子２６が柱状に形成されている。電極パッド２４及び接続端子２６の配置間隔は、ワイヤ１８の径より大きい。なお、接続端子２６は、断面で示されている。
接続端子２６は、Ｃｕ、Ａｕ、Ｎｉ、Ｗ等、導電性を有する材料から製造される。接続
端子２６をＣｕ、Ａｕ、Ｎｉで製造するときは、接続端子２６は、電解めっきにより形成される。その形成方法を次に説明する。
最初に、電解めっきの電極となるシード層（不図示）を電極パッド２４及び第２の半導体素子２０の表面に形成する。さらに、図４Ａに示すように、第２の半導体素子２０の一方の面の上にフォトレジストを塗布し、硬化させた後に露光及び現像することにより、電極パッド２４上に開口部２７Ａを有するレジストパターン２７を形成する。
この後、図４Ｂに示すように、電解めっきにより、レジストパターン２７の開口部２７Ａ内に接続端子２６を成長させる。接続端子２６を成長させた後、レジストパターン２７を有機溶剤又はアッシングにより除去する。さらに、第２の半導体素子２０上の不図示のシード層を酸性溶液などを用いてエッチングして除去する。なお、接続端子２６は、無電解めっきで形成しても良い。
また、接続端子２６をＷで製造するときは、ＣＶＤ（Chemical Vapor Deposition）法、又はスパッタ法を用いて電極パッド２４上に形成する。
なお、接続端子２６は、低弾性で導電性を有する材料から製造されていれば良く、例えば、樹脂材料に金属フィラーを混合させた導電性接着剤や、樹脂材料にカーボンナノチューブを分散させた複合材であっても良い。
ここで、図１Ｃに示すように、接続端子２６の高さは、ワイヤ１８のループ高さＨ１以上になっており、例えば５０μｍである。なお、ループ高さＨ１は、第１の半導体素子１０上の第２、第３の電極パッド１４，１５の上面から、ワイヤ１８のループの最も高い部分までの距離である。
また、回路基板１の表面に平行な断面において、接続端子２６は円形になっている。なお、回路基板１の表面に平行な断面における接続端子２６の断面形状は、楕円や、角形、その他の多角形であっても良い。また、接続端子２６の外形は、円錐や角錐、円錐台、角錐台でも良い。
続いて、図４Ｃに示すように、接続端子２６の外側面に、絶縁樹脂２８を塗布する。絶縁樹脂２８としては、シリコーンエラストマように伸縮性の高い樹脂が用いられる。絶縁樹脂２８の塗布方法としては、例えば、スピンコート法が用いられる。なお、ここまでの工程は、半導体回路が形成された半導体ウェハ上で実施され、接続端子２６及び絶縁樹脂２８の形成を行った後、ダイシングにより第２の半導体素子２０毎に分割される。
次に、接続端子２６の露出している端面２６Ａにフラックスを塗布し、接続端子２６と第１の半導体素子１０上のハンダバンプ１７に位置合わせしてから、図１Ｃに示すように、第２の半導体素子２０をダウンフェイスで対向させ、第１の半導体素子１０にフリップチップ実装する。第２の半導体素子２０は、第１の半導体素子１０より大きいので、第２の電極パッド１５及び第３の電極パッド１６の上方が第２の半導体素子２０で覆われる。このとき、接続端子２６の間に、第２の電極パッド１５に接続されたワイヤ１８を通らせる。
フリップチップ実装時には、例えば、約２０Ｎの荷重を１．５秒かけて第２の半導体素子２０を第１の半導体素子１０に仮接着し、その後にリフロー炉で最大温度２５０℃まで加熱してハンダバンプ１７を溶融させる。これにより、接続端子２６とハンダバンプ１７とが接合され、第１の半導体素子１０の電極パッド１４と第２の半導体素子２０の電極パッド２４が電気的に接続される。また、この際、絶縁樹脂２８の一部が溶融して流れ、接続端子２６の下側に配置されているハンダバンプ１７の表面を覆う。
ここで、背高の接続端子２６の存在によって、第１の半導体素子１０の第２の電極パッド１５に接続されたワイヤ１８は、第２の半導体素子２０に接触することなく、隣り合う２つの接続端子２６の間から回路基板１に引き出される。さらに、接続端子２６の外側面に絶縁樹脂２８が塗布されているので、ワイヤ１８と接続端子２６が短絡することはない。同様に、第１の半導体素子１０の第３の電極パッド１６に接続されたワイヤ１８は、第２の半導体素子２０に接触することなく、回路基板１に引き出される。
この後、フラックスを洗浄してから、第１の半導体素子１０と、第２の半導体素子２０の間の隙間にアンダーフィル材２９を充填し、加熱硬化させる。この結果、接続端子２６及びワイヤ１８の一部が樹脂封止される。
これにより、第１、第２の半導体素子１０，２０が順に回路基板１上に実装されると共に、第１の半導体素子１０の第２、第３の電極パッド１５，１６がワイヤ１８で基板電極２に電気的に接続され、半導体装置３１が完成する。なお、半導体装置３１の回路基板１上には、図示を省略する他の部品を実装しても良い。
以上、説明したように、この半導体装置３１では、第２の半導体素子２０に背高の導電性部材である接続端子２６を設け、第１の半導体素子１０と第２の半導体素子２０の電極パッド１４，２４間の距離Ｈ０を、ワイヤ１８のループ高さＨ１より高くした。これにより、第１の半導体素子１０より第２の半導体素子２０が大きい場合でも、第１の半導体素子１０と回路基板１とをワイヤ１８で直接、電気的に接続することが可能になる。しかも、従来のように、２つの半導体装置の間にインターポーザを介挿させる必要がなくなるので、製造工程が簡略化される。また、装置構成が簡単になるので、半導体装置を従来に比べて小型化できる。
また、接続端子２６の間からワイヤ１８を通して基板電極２に電気的に接続するようにしたので、第１の半導体素子１０を小型化できる。ここで、接続端子２６の外表面に絶縁樹脂２８を設けてあるので、ワイヤ１８と接続端子２６とが短絡することはない。したがって、第１の半導体素子１０に第１の電極パッド１４と第２の電極パッド１５をより狭い間隔で配置できる。
なお、図５に示すように、第２の半導体素子２０は、必ずしも第１の半導体素子１０より大きくなくて良い。この変形例では、第２の半導体素子２０は、第１の半導体素子１０より小さく、かつ、一つの辺に沿った部分のみが第２の電極パッド１５の上を覆っている。
このように、この半導体装置３１によれば、第２の半導体素子２０が第１の半導体素子１０以下のサイズであっても、第２の半導体素子２０が第１の半導体素子１０に重なる部分に、第２の電極パッド１５と、接続端子２６を設けることで、インターポーザを介挿させることなく、第１の半導体素子１０と回路基板１とをワイヤ１８で電気的に接続できる。
なお、第２の半導体素子２０は、２つの辺に沿った部分、又は３つの辺の沿った部分が第２の電極パッド１５の上を覆っても良い。
また、半導体装置３１は、３つ以上の半導体素子を積層しても良い。さらに、接続端子２６を第１の半導体素子１０に設け、ハンダバンプ１７を第２の半導体素子２０に設けても良い。
（第２の実施の形態）
最初に、図６Ａに示す半導体素子の実装工程について説明する。
回路基板１上には、第１の半導体素子１０が実装される。第１の半導体素子１０は、第
１、第２、第３の電極パッド１４〜１６が複数形成されており、第１の電極パッド１４の上には、第１の接続端子４３が形成されている。
第１の接続端子４３は、Ｃｕ、Ａｕ、Ｎｉ、Ｗ等の金属材料から製造される。第１の接続端子４３は、第１の実施の形態の接続端子２６の製造方法と同様な工程により、電解めっき又は無電解めっき、或いはＣＶＤ法やスパッタ法により形成される。第１の接続端子４３の配置間隔は、ワイヤ１８の径より大きい。また、第１の接続端子４３の高さは、ワイヤ１８のループ高さＨ１より低い。
第１の半導体素子１０を回路基板１にダイボンディング材１３で接着した後に、第２の電極パッド１５及び第３の電極パッド１６と回路基板１の基板電極２がワイヤ１８で電気的に接続される。第２の電極パッド１５に接合されるワイヤ１８は、第１の接続端子４３の間を通って、回路基板１に引き出される。
続いて、図６Ｂに示すように、第１の半導体素子１０の上に、第２の半導体素子２０が実装される。第２の半導体素子２０は、第１の半導体素子１０の外周寄りの第２の電極パッド１５、第３の電極パッド１６の少なくとも一部の上を覆う。第２の半導体素子２０は、電極パッド２４に第２の接続端子４４が接続されており、第２の接続端子４４の下には導電性部材であるハンダバンプ４５が設けられ、ハンダバンプ４５を介して、第１の接続端子４３と第２の接続端子４４が接続される。
ここで、図７Ａ及び図７Ｂを参照して、第２の半導体素子２０の第２の接続端子４４及びハンダバンプ４５の製造方法について説明する。
図７Ａに示すように、第２の接続端子４４は、Ｃｕ、Ａｕ、Ｎｉ、Ｗ等の金属材料を用いて、第１の接続端子４３と同様に、電解めっき又は無電解めっき、或いはＣＶＤ法やスパッタ法により形成される。第２の接続端子４４及びハンダバンプ４５の配置間隔は、ワイヤ１８の径より大きい。
続いて、第２の接続端子４４の上に、ハンダバンプ４５を形成する。ハンダバンプ４５のハンダ材料には、例えば、ＳｎＡｇ系のＳｎ−３．５Ａｇが用いられる。ハンダバンプ４５は、第１の実施の形態のハンダバンプ１７と同様の方法で形成される。また、ハンダバンプ４５の代わりに、Ａｕ、Ｉｎ、導電性接着剤等、塑性変形し易く導電性を有する材料を用いても良い。
続いて、第２の半導体素子２０の一方の面２１Ａとその上の電極パッド２４、第２の接続端子４４、ハンダバンプ４５の表面を絶縁樹脂２８でコーティングする。絶縁樹脂２８は、伸縮性の高い樹脂が用いられる。絶縁樹脂２８として、パラキシリレン樹脂を用いるときは、第２の半導体素子２０を真空中で加熱し、パラキシリレン樹脂を第２の接続端子４４及びハンダバンプ４５の表面に蒸着する
なお、絶縁樹脂に、シリコーンエラストマや、ポリオレフィン樹脂、ポリイミド樹脂を用いるときは、スピンコート法で塗布する。
この後、図７Ｂに示すように、ハンダバンプ４５の上端部分とその表面の絶縁樹脂２８を、例えばダイヤモンドバイト４６で切削し、ハンダバンプ４５の表面を露出させる。
そして、図６Ｂに示すように、ハンダバンプ４５の露出した端面４５Ａを第１の半導体素子１０の第１の接続端子４３の上端に位置合わせして当接させる。この際、第２の接続端子４４の間にワイヤ１８が通される。
続いて、例えば、約２０Ｎの荷重を１．５秒かけて第２の半導体素子２０を第１の半導体素子１０に仮接着し、その後にリフロー炉で最大温度２５０℃まで加熱してハンダバン
プ４５を溶融させる。これにより、ハンダバンプ４５と第１の接続端子４３が接合され、第１の半導体素子１０の第１の電極パッド１４と第２の半導体素子２０の電極パッド２４とが電気的に接続される。
ここで、この半導体装置４１では、第１の半導体素子１０と第２の半導体装置の電極パッド１４，２４間の距離Ｈ０が、ワイヤ１８のループ高さＨ１より高くなるように、接続端子４３，４４及びハンダバンプ４５が形成されており、その高さは例えば５０μｍである。したがって、ワイヤ１８が第２の半導体素子２０に接触することはない。さらに、第１の半導体素子１０の第２の電極パッド１５に接合されたワイヤ１８は、ハンダバンプ４５の上側を通って隣り合う２つの接続端子４４の間から、回路基板１に引き出される。第２の接続端子４４及びハンダバンプ４５の外側面には絶縁樹脂２８が塗布されているので、ワイヤ１８と短絡することはない。
なお、ワイヤ１８がハンダバンプ４５の上側を通って回路基板１に引き出されるため、下側の第１の接続端子４３の外側面に絶縁樹脂２８を塗布する必要はない。しかしながら、第１の接続端子４３の外側面に絶縁樹脂２８を塗布しても良い。
この後、第１の半導体素子１０と、第２の半導体素子２０の間の隙間にアンダーフィル材２９を充填し、加熱硬化させる。これにより、接続端子４３，４４及びハンダバンプ４５と、ワイヤ１８の一部が樹脂封止され、半導体装置４１が完成する。なお、半導体装置４１には、図示を省略する他の部品を実装しても良い。
以上、説明したように、この半導体装置４１では、第１、第２の半導体素子１０，２０のそれぞれに接続端子４３，４４を設け、２つの半導体素子１０，２０の電極パッド１４，２４間の距離Ｈ０をワイヤ１８のループ高さＨ１より高くした。これにより、２つの半導体素子１０，２０の間にインターポーザを介挿させる必要がなくなる。
さらに、第１、第２の半導体素子１０，２０のそれぞれに接続端子４３，４４を設けたので、１つ１つの接続端子４３，４４の長さを小さくでき、製造が容易になる。
さらに、接続端子４３，４４の接合時にハンダバンプ４５を加圧することで塑性変形させて、接続端子４３，４４より外側に突出する突出部を形成したので、ワイヤ１８が通る隙間を減少させることができる。これにより、ワイヤ１８のループの変形や、ワイヤ１８の傾倒が抑制される。その他の効果は、第１の実施の形態と同じである。
ここで、この実施の形態の変形例について説明する。
図８Ａに示すように、ハンダバンプ４５を第１の半導体素子１０の第１の接続端子４３に接合する際に、加熱しながら荷重をさらにかけて、ハンダバンプ４５をつぶす。これにより、ハンダバンプ４５が側方に突出する。
図８Ｂに示すように、この変形例では、ハンダバンプ４５をさらにつぶして、側方に突出させたので、突出部となるハンダバンプ４５の間の距離がさらに短くなり、ワイヤ１８の外径より小さくなる。これにより、ワイヤ１８のループの変形や、ワイヤ１８の傾倒をさらに抑制できる。
なお、図６及び図８Ａにおいて、第１、第２の接続端子４３，４４の長さは、略等しく、ハンダバンプ４５は、２つの半導体素子１０，２０の間の距離の中間位置に配置されている。しかしながら、第１の接続端子４３と第２の接続端子４４の長さを異ならせても良い。
また、第２の実施の形態における絶縁樹脂２８のコーティング方法を用いて、第１の実施の形態の絶縁樹脂２８を形成しても良い。
（第３の実施の形態）
図９に示すように、半導体装置５１は、回路基板１上に第１の半導体素子１０が実装され、第２の電極パッド１５及び第３の電極パッド１６と回路基板１の基板電極２とがワイヤ１８で電気的に接続されている。さらに、第１の半導体素子１０の上には、第２の半導体素子２０が実装されている。第２の半導体素子２０は、第１の半導体素子１０の第２の電極パッド１５、第３の電極パッド１６の少なくとも一部の上を覆う外形を有する。
ここで、第１の半導体素子１０の第１の電極パッド１４の上には、ハンダバンプ１７が形成されている。ハンダバンプ１７は、例えばＳｎＡｇ系のＳｎ−３．５Ａｇから形成される。さらに、ハンダバンプ１７の表面は、絶縁樹脂２８でコーティングされる。絶縁樹脂２８のコーティング方法は、前記のいずれかの実施の形態と同様である。
また、第２の半導体素子２０の電極パッド２４には、接続端子５２が接続されている。接続端子５２は、例えば、ＡｕやＣｕ等の導電性材料から製造される。
ここで、図１０を参照して、接続端子５２の製造方法について説明する。
まず、基板２１に形成した電極パッド２４の上に、第１のバンプ５３を形成する。続いて、第１のバンプ５３の上に第２のバンプ５４を重ねて形成する。これにより、接続端子５２が形成される。これらバンプ５３，５４は、ワイヤボンディング技術を用いてボール状に形成される。
さらに、各接続端子５２，５４を絶縁樹脂２８でコーティングする。絶縁樹脂２８のコーティング方法は、前記のいずれかの実施の形態と同様である。なお、接続端子５２の配置間隔は、絶縁樹脂２８を塗布した後でも、ワイヤ１８を通すのに十分な大きさである。
第２の半導体素子２０を第１の半導体素子１０の上に実装するときは、第１の半導体素子１０のハンダバンプ１７の上に、第２の半導体素子２０の接続端子５２を位置決めして載置する。このとき、ワイヤ１８が接続端子５２の間の隙間に通される。
ここで、第２のバンプ５４の先端に形成された突起５４Ａが、ハンダバンプ１７に刺さり、第２の半導体素子２０が第１の半導体素子１０に仮固定される。続いて、例えば、約２０Ｎの荷重を１．５秒かけてから、リフロー炉で最大温度２５０℃まで加熱してハンダバンプ１７を溶融させる。これにより、ハンダバンプ１７と接続端子５２とが接合され、第１の半導体素子１０の第１の電極パッド１４と第２の半導体素子２０の電極パッド２４とが電気的に接続される。
ここで、第１の半導体素子１０と第２の半導体装置の電極パッド１４，２４間の距離Ｈ０が、ワイヤ１８のループ高さＨ１より高くなるように、接続端子５２が形成されている。したがって、ワイヤ１８が第２の半導体素子２０に接触することはない。第２の電極パッド１５に接続されたワイヤ１８は、隣り合う２つの接続端子５２の間から、回路基板１に引き出される。接続端子５２及びハンダバンプ１７の外側面には絶縁樹脂２８が塗布されているので、ワイヤ１８と接続端子５２及びハンダバンプ１７が短絡することはない。なお、ハンダバンプ１７の外側面には、絶縁樹脂２８を塗布しなくても良い。
この後、第１の半導体素子１０と、第２の半導体素子２０の間の隙間にアンダーフィル材２９を充填し、加熱硬化させる。これにより、ハンダバンプ１７及び接続端子５２と、ワイヤ１８の一部が樹脂封止され半導体装置５１が完成する。なお、半導体装置５１には、図示を省略する他の部品を実装しても良い。
以上、説明したように、この半導体装置５１では、バンプ５３，５４を重ね合わせて接続端子５２を形成したので、接続端子５２を容易に製造できる。その他の効果は、第１、第２の実施の形態と同じである。
ここで挙げた全ての例及び条件的表現は、発明者が技術促進に貢献した発明及び概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例及び条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神及び範囲から逸脱することなく、それに対して種々の変更、置換及び変形を施すことができる。
以下に、前記の実施の形態の特徴を付記する。
（付記１）基板と、前記基板にフェイスアップで実装され、第１の電極パッドと第２の電極パッドが設けられた第１の半導体素子と、前記第１の電極パッド及び第２の電極パッドの上方を覆い、かつ第１の半導体素子に前記第１の電極パッドを介してフェイスダウンで実装される第２の半導体素子と、前記第２の電極パッドと前記基板に設けられた基板電極とを電気的に接続する導電性のワイヤと、前記第１の半導体素子の前記第１の電極パッドと前記第２の半導体素子の電極との間に接続され、前記第１、第２の半導体素子の間の距離を、前記第２の電極パッドから前記ワイヤのループの上端までの高さより大きくする高さを有する接続端子と、を含む半導体装置。
（付記２） 前記ワイヤは、前記接続端子の間を通って前記基板に引き出され、前記接続端子に電気的に接続されている付記１に記載の半導体装置。
（付記３） 前記接続端子の表面に絶縁樹脂がコーティングされている付記２に記載の半導体装置。
（付記４） 前記接続端子は、前記第１の半導体素子の前記第１の電極パッド上に形成された第１の接続端子と、前記第２の半導体素子の前記電極上に形成された第２の接続端子とを含む付記１乃至請求３のいずれか一項に記載の半導体装置。
（付記５） 前記第１の接続端子と第２の接続端子の間に形成され、かつ前記第１、第２の接続端子より側方に突出する導電性部材を有し、前記導電性部材の表面は前記絶縁樹脂でコーティングされている付記４に記載の半導体装置。
（付記６） 隣り合う前記導電性部材の間の距離は、前記ワイヤの径以下である付記５に記載の半導体装置。
（付記７） 前記接続端子は、バンプを重ねて形成されている付記１乃至付記３のいずれか一項に記載の半導体装置。
（付記８） 前記第１の半導体素子において、前記第２の電極パッドは前記第１の電極パッドより内側に形成されている付記１乃至付記７のいずれか一項に記載の半導体装置。
（付記９） 第１の電極パッドと第２の電極パッドを有する第１の半導体素子のうち、前記第１の電極パッド上に第１の接続端子を形成する工程と、基板に前記第１の半導体素子をフェイスアップで接着する工程と、前記第１の半導体素子上の前記第２の電極パッドと、前記基板の基板電極とを導電性のワイヤで接続する工程と、第２の半導体素子の電極上に第２の接続端子を形成する工程と、前記第２の半導体素子を前記第１の半導体素子にフェイスダウンで対向させ、前記第１の接続端子の上に導電性部材を介して前記第２の接続端子を載置し、前記第２の接続端子の間に前記ワイヤを通す工程と、前記導電性材料を潰しつつ、前記第１の接続端子を前記第２の接続端子に接続させる工程と、を含む半導体装置の製造方法。
（付記１０） 前記導電性材料を側方に突出させ、隣り合う前記導電性材料の間の距離を前記ワイヤの径以下にする工程を含む付記９に記載の半導体装置の製造方法。
（付記１１） 前記導電性材料及び前記第２の接続端子に絶縁樹脂を蒸着した後、前記導電性材料及び前記絶縁樹脂の一部をカットして前記導電性材料の端面を露出させる工程を含む付記９に記載の半導体装置の製造方法。
１ 回路基板
２ 基板電極（接続端子）
１０ 第１の半導体素子
１４ 第１の電極パッド（電極）
１５ 第２の電極パッド
１６ 第３の電極パッド（第２の電極パッド）
１７ ハンダバンプ
１８ ワイヤ
２０ 第２の半導体素子
２４ 電極パッド（電極）
２６，５２ 接続端子
２８ 絶縁樹脂
３１，４１，５１ 半導体装置
４３ 第１の接続端子
４４ 第２の接続端子
４５ ハンダバンプ（導電性部材）
５３ 第１の端子
５４ 第２の端子
Ｈ０ 半導体素子間の距離
Ｈ１ ループの高さ

Claims (5)

  1. 基板と、
    前記基板にフェイスアップで実装され、第１の電極パッドと第２の電極パッドが設けられた第１の半導体素子と、
    前記第１の電極パッド及び第２の電極パッドの上方を覆い、かつ第１の半導体素子に前記第１の電極パッドを介してフェイスダウンで実装される第２の半導体素子と、
    前記第２の電極パッドと前記基板に設けられた基板電極とを電気的に接続する導電性のワイヤと、
    前記第１の半導体素子の前記第１の電極パッドと前記第２の半導体素子の電極との間に接続され、前記第１、第２の半導体素子の間の距離を、前記第２の電極パッドから前記ワイヤのループの上端までの高さより大きくする高さを有する接続端子と、
    を含み、
    前記ワイヤは、前記第２の電極パッドの外側に配置された複数の前記接続端子の間を通り、平面視で前記ワイヤが延在する方向に垂直な方向において複数の前記接続端子の間より広い幅を有する前記第２の電極パッドと前記基板電極とを電気的に接続していることを特徴とする半導体装置。
  2. 前記接続端子の表面に絶縁樹脂がコーティングされている請求項１に記載の半導体装置。
  3. 前記接続端子は、前記第１の半導体素子に形成された第１の接続端子と、前記第２の半導体素子に形成された第２の接続端子とを含む請求項１又は２に記載の半導体装置。
  4. 前記第１の接続端子と第２の接続端子の間に形成され、かつ前記第１、第２の接続端子より側方に突出する導電性部材を有し、前記導電性部材の表面は前記絶縁樹脂でコーティングされている請求項３に記載の半導体装置。
  5. 基板に第１の電極パッドと、前記第１の電極パッドの内側に配置される第２の電極パッドが設けられた第１の半導体素子をフェイスアップで接着する工程と、
    前記第２の電極パッドと、前記基板に設けられた基板電極とを導電性のワイヤで接続する工程と、
    第２の半導体素子を前記第１の半導体素子にフェイスダウンで対向させ、前記第１の電極パッドと前記第２の半導体素子の電極とを接続端子を介して、前記第１、第２の半導体素子の間の距離を、前記第２の電極パッドから前記ワイヤのループの上端までの高さより大きくするように接続し、前記ワイヤを前記第２の電極パッドの外側に配置される複数の前記接続端子の間に通す工程と、
    を有し、
    前記ワイヤを接続する工程は、平面視で前記ワイヤが延在する方向に垂直な方向において複数の前記接続端子の間より広い幅を有する前記第２の電極パッドと前記基板電極とを電気的に接続することを特徴とする半導体装置の製造方法。
JP2010076592A 2010-03-30 2010-03-30 半導体装置及びその製造方法 Expired - Fee Related JP5696367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010076592A JP5696367B2 (ja) 2010-03-30 2010-03-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010076592A JP5696367B2 (ja) 2010-03-30 2010-03-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011210913A JP2011210913A (ja) 2011-10-20
JP5696367B2 true JP5696367B2 (ja) 2015-04-08

Family

ID=44941665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010076592A Expired - Fee Related JP5696367B2 (ja) 2010-03-30 2010-03-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5696367B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645235B2 (ja) * 1996-01-26 1997-08-25 株式会社東芝 ワイヤボンディング方法
JPH1056041A (ja) * 1996-06-04 1998-02-24 Citizen Watch Co Ltd 半導体装置の実装構造および実装方法
JP3286182B2 (ja) * 1996-09-19 2002-05-27 株式会社東芝 半導体装置及びその製造方法
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
JP2005150441A (ja) * 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd チップ積層型半導体装置およびその製造方法
JP5217043B2 (ja) * 2007-07-11 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5553960B2 (ja) * 2007-10-25 2014-07-23 スパンション エルエルシー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2011210913A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US9935072B2 (en) Semiconductor package and method for manufacturing the same
TWI541916B (zh) 形成覆晶互連結構的半導體裝置和方法
US20130113099A1 (en) Package carrier, package carrier manufacturing method, package structure for semiconductor device and manufacturing method thereof
JP2017152646A (ja) 電子部品、電子装置及び電子機器
TWI480989B (zh) 半導體封裝件及其製法
US8772922B2 (en) Chip structure having redistribution layer
WO2015198839A1 (ja) 半導体装置およびその製造方法
JP2008235365A (ja) 配線基板、電子部品の実装構造、及び半導体装置
JP2012015142A (ja) 半導体パッケージおよびその製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP6544354B2 (ja) 半導体装置の製造方法
US10276465B2 (en) Semiconductor package assembly
JP2012064991A (ja) フリップチップボンデッドパッケージ
JP5973470B2 (ja) 半導体装置
TWI689067B (zh) 電子封裝件及其製法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP5696367B2 (ja) 半導体装置及びその製造方法
JP2002343930A (ja) 半導体装置
TWM375291U (en) Flip-chip package structure
US9666530B1 (en) Semiconductor device
JP5151584B2 (ja) 半導体装置及び半導体装置の製造方法
TWI375307B (en) Flip chip package structure and method for manufacturing the same
JP4728079B2 (ja) 半導体装置用基板および半導体装置
CN109065515B (zh) 高导电低阻值的芯片封装结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5696367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees