JP5678840B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5678840B2 JP5678840B2 JP2011178844A JP2011178844A JP5678840B2 JP 5678840 B2 JP5678840 B2 JP 5678840B2 JP 2011178844 A JP2011178844 A JP 2011178844A JP 2011178844 A JP2011178844 A JP 2011178844A JP 5678840 B2 JP5678840 B2 JP 5678840B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- semiconductor chip
- bumps
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
用いることで半導体チップ相互間の接続配線を短くすることが可能となり、半導体装置の高速化を図ることができる。
有している。半導体基板20は、例えば、シリコン(Si)基板である。回路21は、例えば、トランジスタやメモリ等である。TSV22は、半導体基板20の回路形成面(回路21が形成されている面)から半導体基板20の裏面(回路形成面の反対面)を貫通する貫通電極である。TSV22の側面には、絶縁膜(例えば、SiO2膜)が形成されて
おり、半導体基板20とTSV22との絶縁性が確保されている。
金属ポスト34、放熱用バンプ35及び電気的接続用バンプ36を有している。配線層32は、半導体基板30の回路形成面(回路31が形成されている面)に形成されている。シード層33は、配線層32上に形成されている。金属ポスト34及び電気的接続用バンプ36は、シード層33上に形成されている。半導体基板30の裏面(回路形成面の反対面)には、図示しないヒートシンクが搭載される。
イミド等の有機膜は、スピンコート法を用いて形成してもよい。半導体基板20の裏面に形成された絶縁膜は、半導体基板20の裏面から露出しているTSV22を覆っていない。半導体基板20の裏面から露出しているTSV22を絶縁膜が覆わないことにより、TSV22と電気的接続用バンプ36との電気的な接続が確保される。
が形成された場合の半導体チップ11の断面図である。半田めっき57は、例えば、Sn及びPbを主成分とするSn−Pb半田めっき、Sn及びAgを主成分とするSn−Ag半田めっき、Sn及びBiを主成分とするSn−Bi半田めっき等である。
バンプ35の放熱性の向上させることができる。放熱用バンプ35を、表面がNiめっき処理された熱伝導粒子を含む半田とすることによって、放熱用バンプ35の放熱性の向上させることができる。
法を用いてレジストパターン72の開口に半田ペースト73を埋め込み形成することにより、金属ポスト34上に半田ペースト73を形成する。図24は、金属ポスト34及び金属ピラー60上に半田ペースト73が形成された場合の半導体チップ11の断面図である。
裏面のTSV未形成領域上に位置するとともに、電気的接続用バンプ61が半導体TSV22上に位置するように、半導体チップ10及び11の位置合わせを行う。そして、リフロー(加熱処理)を行うことにより、放熱用バンプ35及び電気的接続用バンプ61を溶融させた後、放熱用バンプ35を半導体基板20の裏面のTSV未形成領域に接触接続させ、電気的接続用バンプ61をTSV22に接合接続させる。すなわち、放熱用バンプ35は、半導体基板20の裏面のTSV未形成領域に非電気的に接続され、電気的接続用バンプ61は、TSV22に電気的に接続される。したがって、放熱用バンプ35は、半導体基板20の裏面のTSV未形成領域に接触しているが、半導体基板20とは電気的に接続されていない。
ストパターン83を除去する。図33は、レジストパターン83が除去された場合の半導体チップ10の断面図である。
ン、ポリイミド等の有機膜である。SiO2膜は、Chemical Vapor Deposition(CVD)法を用いて形成してもよい。ベンゾシクロブテン、ポリイミド等の有機膜は、スピンコート法を用いて形成してもよい。絶縁膜は、半導体基板20の裏面全体を覆うように形成される。すなわち、絶縁膜は、半導体基板20の裏面に形成された突起部80を覆うとともに、半導体基板20の裏面から露出したTSV22を覆う。半導体基板20の裏面に絶縁膜を形成した後、半導体基板20の裏面にレジストパターンを形成する。レジストパターンをマスクとして異方性エッチングを行うことにより、TSV22を覆う絶縁膜を除去する。TSVを覆う絶縁膜を除去するのは、TSV22と電気的接続用バンプ36との電気的な接続を確保するためである。
2 配線基板
3 パッド
10、11 半導体チップ
20、30 半導体基板
21、31 回路
22 TSV(Through Silicon Via)
23、32 配線層
24、33 シード層
25 電気的接続用バンプ
26、37 層間絶縁膜
27、38 ビア
28、29 配線
34 金属ポスト
35 放熱用バンプ
36、61 電気的接続用バンプ
50、54、70、81 フォトレジスト膜
51、55、71、82 マスク
52、56、72、83 レジストパターン
53、73 半田ペースト
57 半田めっき
60 金属ピラー
Claims (3)
- 第一の半導体チップ及び第二の半導体チップを備える半導体装置であって、
前記第一の半導体チップは、
回路が形成された第一の半導体基板と、
前記第一の半導体基板の回路形成面から前記第一の半導体基板の回路形成面の反対面である裏面を貫通する貫通電極と、
前記第一の半導体基板の裏面であって前記貫通電極が形成されていない領域に形成された突起部と、
を有し、
前記第二の半導体チップは、
回路が形成された第二の半導体基板と、
前記第二の半導体基板の回路形成面に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された金属柱と、
前記金属柱上に形成されたバンプと、
を有し、
前記バンプは、前記突起部を覆うようにして、前記第一の半導体基板の裏面であって前記貫通電極が形成されていない領域に接触し、前記第一の半導体基板とは電気的に接続していないことを特徴とする半導体装置。 - 前記バンプは、少なくとも熱伝導粒子又は表面がめっき処理された熱伝導粒子を有する半田であることを特徴とする請求項1に記載の半導体装置。
- 前記バンプは、表面がNiめっき処理された熱伝導粒子を有するSn含有半田であることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011178844A JP5678840B2 (ja) | 2011-08-18 | 2011-08-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011178844A JP5678840B2 (ja) | 2011-08-18 | 2011-08-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013042025A JP2013042025A (ja) | 2013-02-28 |
JP5678840B2 true JP5678840B2 (ja) | 2015-03-04 |
Family
ID=47890148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011178844A Expired - Fee Related JP5678840B2 (ja) | 2011-08-18 | 2011-08-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5678840B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014167867A1 (ja) * | 2013-04-11 | 2014-10-16 | 株式会社ニコン | 積層半導体装置および積層半導体製造方法 |
JP6924432B2 (ja) * | 2017-01-04 | 2021-08-25 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4011695B2 (ja) * | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
JP2000012748A (ja) * | 1998-06-22 | 2000-01-14 | Hitachi Ltd | 電子回路装置 |
JP4054029B2 (ja) * | 2005-03-24 | 2008-02-27 | 株式会社東芝 | はんだ材とそれを用いた半導体装置 |
JP2007115922A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 半導体装置 |
JP2007141887A (ja) * | 2005-11-14 | 2007-06-07 | Sony Corp | 半導体装置及びこれを用いたプリント配線板 |
JP4829853B2 (ja) * | 2007-08-24 | 2011-12-07 | 力成科技股▲分▼有限公司 | 半導体pop装置 |
JP5298762B2 (ja) * | 2008-10-21 | 2013-09-25 | 株式会社ニコン | 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板 |
-
2011
- 2011-08-18 JP JP2011178844A patent/JP5678840B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013042025A (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI686877B (zh) | 封裝方法以及其元件 | |
TWI705508B (zh) | 半導體元件及其製造方法 | |
TWI501327B (zh) | 三維積體電路及其製造方法 | |
TW201913920A (zh) | 半導體元件及其製造方法 | |
JP6669586B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US8703600B2 (en) | Electronic component and method of connecting with multi-profile bumps | |
TWI721038B (zh) | 封裝結構、疊層封裝元件及其形成方法 | |
US8704353B2 (en) | Thermal management of stacked semiconductor chips with electrically non-functional interconnects | |
TW202029366A (zh) | 半導體裝置及其製造方法 | |
US20180190638A1 (en) | CoWoS Structures and Method of Forming the Same | |
TWI733339B (zh) | 封裝結構及其形成方法 | |
TWI663661B (zh) | 半導體封裝結構及其製造方法 | |
TWI820351B (zh) | 半導體封裝及其製造方法 | |
JP2010245509A (ja) | 半導体装置 | |
JP4817796B2 (ja) | 半導体装置及びその製造方法 | |
US10199345B2 (en) | Method of fabricating substrate structure | |
JP5678840B2 (ja) | 半導体装置 | |
TWI520278B (zh) | 嵌埋有晶片之封裝結構的製法 | |
TWI574597B (zh) | 無核心層封裝基板與其製造方法 | |
KR20230027367A (ko) | 반도체 패키지 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
CN111710672A (zh) | 一种半导体封装件及其制备方法 | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
TWI611530B (zh) | 具有散熱座之散熱增益型面朝面半導體組體及製作方法 | |
KR102520474B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |