JP5676059B2 - ２段階層移動方法 - Google Patents

２段階層移動方法 Download PDF

Info

Publication number
JP5676059B2
JP5676059B2 JP2014533962A JP2014533962A JP5676059B2 JP 5676059 B2 JP5676059 B2 JP 5676059B2 JP 2014533962 A JP2014533962 A JP 2014533962A JP 2014533962 A JP2014533962 A JP 2014533962A JP 5676059 B2 JP5676059 B2 JP 5676059B2
Authority
JP
Japan
Prior art keywords
layer
substrate
bonding
moving
layer member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014533962A
Other languages
English (en)
Other versions
JP2014534621A (ja
Inventor
フルネル フランク
フルネル フランク
アルグー マクシム
アルグー マクシム
ダ フォンセカ ジェレミー
ダ フォンセカ ジェレミー
モリソー ユベール
モリソー ユベール
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2014534621A publication Critical patent/JP2014534621A/ja
Application granted granted Critical
Publication of JP5676059B2 publication Critical patent/JP5676059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Laminated Bodies (AREA)
  • Micromachines (AREA)

Description

本発明は、層部材、特に、半導体、金属又は絶縁材料からなる層部材の移動方法に関する。また本発明は、例えば、層部材の前記移動方法によって移動された層部材を有する中間構造及び最終構造に関する。この方法及びこれらの構造は、特に、フレキシブル技術、エレクトロニクスの分野に適応しても良い。例えば、フレキシブルエレクトロニクス、スマートカード、スマートテキスタイル、ＭＥＭＳ(micro electro mechanical systems), ＮＥＭＳ (nano electro mechanical systems)、ハイパワーエレクトロニクス、ＲＦ及びマイクロ波、マイクロエレクトロニクス、光学、オプトエレクトロニクス及び光起電工学（photovoltaics）等のフレキシブルエレクトロニクスである。
革新的な基板を開発するために、初期基板の層部材を中間基板上に移動し、初期基板には適合しない技術的ステップを行うことができれば興味深い場合は多い。更に、中間基板上に移動すると、初期基板に接合されている際には露出していない層部材の裏側面にアクセスできる。その後、しばしば、中間基板から最終的な利用に適した最終基板に前記層部材を移動する第２の移動を行う必要がある。
製造コストを最小化するために、このような移動は当初の基板及び中間基板を失うこと無く行い、後に再利用する必要がある。この目的のために、移動は、１つの基板から層部材を脱離させて他の基板へと移動させことによって行う必要がある。しかしながら、そのような２つの移動を達成するためには、接合エネルギーを思慮深く選ばなければならない。
実際には、初期基板から中間基板への層部材の移動は、中間基板に対する層部材の接合エネルギーＥｉが、当該層部材の初期基板に対する接合エネルギーＥ０よりも大きいことを要する。同様に、第２の移動は、最終基板と層部材との間における最終の接合のエネルギーＥｆが、層部材と中間基板との間における接合エネルギーＥｉよりも強いことを要する。このような状態は、不等式Ｅ０＜Ｅｉ＜Ｅｆの形で表現できる。
しかしながら、これらの異なる接合における接合エネルギーの順序によって、異なる基板上への層部材の接合、及び、当該基板からの層部材の選択的脱離を実現するために用いることのできる技術は厳しく制限される。
特に、初期基板への層部材の接合（最初のステップ）及び層部材と最終基板との接合（最終ステップ）に同じ方法を用いることは不可能と思われる。
実際、仮に同じ方法又は同じ種類の接合が最初のステップ及び最後のステップに用いられたとすると、同等の接合エネルギーを有する接合になりやすく、最初の接合よりも強い接合エネルギーを有し且つ最終接合よりも弱い接合エネルギーを有する中間接合を見つけることは不可能に思える。
本発明の目的の１つは、この欠点を克服し、低コストの方法であることを確実にしながら、層部材の裏側面に技術的ステップを実施可能とすることである。
この目的のために、本発明の第一の面は、特に半導体、絶縁体又は金属材料からなる層部材を移動する方法であって、当該方法は、
（ａ）初期基板に接合する層部材を設けて、前記層部材と前記初期基板との間の接合エネルギーをＥ０とする
（ｂ）中間接合エネルギーがＥｉとなるように、前記層部材の表側面を中間基板上に接合させる
（ｃ）前記層部材から前記初期基板を脱離させて、前記層部材の裏側面を露出させる
（ｅ）最終接合エネルギーがＥｆとなるように、前記裏側面を最終基板に接合させる
（ｆ）前記層部材から中間基板を脱離させて、前記層部材を最終基板上に移動させる
との各ステップを備え、
ステップ（ｂ）は、シロキサン結合Ｓｉ−Ｏ−Ｓｉを形成するステップを含み、ステップ（ｃ）を第一の無水雰囲気中にて行うと共にステップ（ｆ）を第二の湿潤雰囲気中にて行うことにより、中間接合エネルギーＥｉがステップ（ｃ）では第１の値Ｅｉ１を取り且つステップ（ｆ）では第２の値Ｅｉ２を取ると共に、Ｅｉ１＞Ｅ０で且つＥｉ２＜Ｅｆとなるようにする。
この利用分野では、「層部材」との語は移動させる層を意味し、様々な厚さを有する。層部材は、当該層部材が非常に柔軟となるような厚さを有する薄い層部材からなっていても良い。従って薄い層部材は取り扱いにくく、容易にあちらこちらと傷つく。本発明による方法は、各ステップにて薄い層部材が補強基板又は担体に接合され、機械的強度が与えられるのであれば、このような種類の層部材に効果的に適用できる。
これにより、基板に接合された層部材に対して技術的ステップ、特にエッチング又は材料の堆積を行うことができる。薄い層部材の厚さは、関連する材料の固有の物理特性によって決まる。例えば、シリコン薄層の厚さは、数十ｎｍから約１５０μｍまでの範囲である。
移動される層部材は、自己保持層、つまり、容易に取り合え使えるに十分な剛性を持つ厚さの層部材であっても良い。また、層部材は、数百μｍの厚さの基板又はウェハからなっていても良い。
基準として、層部材の「表側面」は、層部材が初期基板に接合されている際の自由面つまり露出面を意味する。逆に、「裏側面」は、表側面と反対側の面を意味する。
尚、本方法のステップ（ａ）における接合エネルギーは、接合エネルギー又は前記初期基板上に前記層部材を保持するためのエネルギーを含んでいても良い。
つまり、本発明の方法は、表側面が中間基板に接合されている時に、露出した又は自由な層部材の裏側面に対して技術的ステップが行われる２段階の層部材の移動を行っても良い。更に、２段階の層部材の移動の間に、基板を除去するためにエッチングのステップを行うことが多く、基板を失うことになる。対して、本発明の方法によると、除去するべき基板を選択的に取り外すか又は剥がす（脱離する）ことが可能となり、基板を当該方法にて再利用することができる。
本発明の方法によりステップ（ｂ）にて実現されたシロキサン結合Ｓｉ−Ｏ−Ｓｉは、共有結合である。このようなＳｉ−Ｏ−Ｓｉ結合は、層部材と中間基板との間の高い中間接合エネルギーＥｉを確実にする。更に、これらのシロキサン結合Ｓｉ−Ｏ−Ｓｉは、湿度の存在に敏感である。従って、これらのシロキサン結合が置かれている媒体中の水分量を変更することにより、接合エネルギーＥｉを調整することができる。従って、本発明のステップ（ｃ）における第一の雰囲気が無水である時、シロキサン結合により得られる接合エネルギーＥｉ１は、本発明のステップ（ｆ）における第二の湿潤雰囲気にて得られる接合エネルギーＥｉ２よりも大きい。
更に、本方法により、既知の２段階の層移動方法における要求を避けることができる。それらの既知の方法では、接合エネルギーＥ０は接合エネルギーＥｆの値よりも小さいことが必要であった。というのは、中間接合エネルギーＥｉがエネルギーＥ０とＥｆとの間になければならないからである。このことは、層部材と初期基板との間の接合と、層部材と最終基板との間の接合とは、異なる種類の接合であることを示唆する。
しかしながら、本発明の方法によると、初期基板の脱離の際にはＥ０よりも高く、且つ、中間基板の脱離の際にはＥｆよりも低い、変更可能なエネルギーＥｉによる中間接合が可能となる。従って、初期基板及び最終基板に対して層部材を同一種類の接合により接合し、エネルギーＥｆに近いエネルギーＥ０を用いることができる。
本発明の方法により、言うまでも無く、層部材と最終基板との接合とは異なる、層部材と初期基板との接合を用いることも可能である。本発明の方法によると、接合エネルギーＥ０が接合エネルギーＥｆとは異なり且つエネルギーＥｉ２がエネルギーＥｉ１よりも大きいか又は同じであることも可能である。
一実施形態によると、本方法のステップ（ｂ）は、直接の親水性接合を実現するステップを含む。層部材が中間基板に「直接接合」しているとは、接合が、直接接触させた表面の分子付着に基づいており、つまり、界面に糊、接着剤、ワックス又は低融点金属を加えること無しに行われているという意味である。この場合、２つの表面の間の引力は、特に、ファンデルワールス力であり、分子付着を起こすだけの十分な強さがある。また、直接の分子接合が「親水性」であるとは、水分子を保持する能力のある２つの親水性面の接触を含むことを意味する。このような接合は、２つの表面の間に水素結合が形成されることによる作用を伴う。このような接合は、ファンデルワールス結合の最も強い相互関係の１つを提供する。従って、直接の親水性接合による方法は、室温において、層部材と中間基板との間における強固な接合を確実にする。
ステップ（ｂ）の直接の親水性接合の後に、接合安定化アニールのステップを行うのが好ましい。このアニールは、数分から数時間の間の熱処理を行い、２つの表面間における水素結合及び共有結合の形成を促進させることを含む。これにより、単に親水性表面を直接接触させることにより得られるよりも大きな接合エネルギーを有する強固な接合が実現する。
他の実施形態によると、本方法のステップ（ｂ）は、陽極接合（anodic bonding）を行うステップを含む。「陽極接合」とは、前記のような直接接合であって、シリコン層とシリコン酸化物層とを接触させるか、又は、２つのシリコン酸化物層同士を接触させて、高温の熱処理を行うと共に、接合させる層部材及び／又は基板の間に大きな電位差を印加することを含む。熱処理温度は、典型的には４００℃程度であり、印加される電位差は、典型的には数百Ｖである。
一実施形態によると、本方法は、ステップ（ｂ）の前に、層部材の表側面及び中間基板の表面に対して化学的機械研磨を行うステップ及び／又は洗浄するステップを有する。
化学的機械研磨は、当業者にはＣＭＰとしても知られているが、接合される表面の粗さを低減する効果を持ち、表面同士の接近を改善して、相互作用及び接合形成の開始を増加させる。
研磨は、５μｍ×５μｍの領域において５Å以下のＲＭＳ（Root Mean Square、二乗平均平方根）の粗さが得られるまで実施する。更に、洗浄の効果は、良好な接合を妨げるおそれのある表面上の粒子を除去することである。洗浄には、接触させる前に表面を親水性にする効果もある。従って、これらのステップにより、良好な直接の親水性接合が可能となる。
一実施形態によると、本方法は、シリコン層、又は、自然ＳｉＯ２、熱ＳｉＯ２、堆積ＳｉＯ２、ＳｉＯｘ及びＳｉｘＯｙＮｚから選択された酸化物層を、それぞれ層部材の表側面及び中間基板上に形成するステップを含む。本方法のステップ（ｂ）は、形成された層を互いに接触させて、シロキサン結合Ｓｉ−Ｏ−Ｓｉを得るステップを含む。非量論的シリコン酸化物ＳｉＯｘにおけるｘの値は、ゼロではない。同様に、シリコン酸窒化物ＳｉｘＯｙＮｚのｘ、ｙ及びｚは、ゼロではない。シリコン層は、空気中にて酸化されて自然酸化膜を形成し、Ｓｉ−Ｏ−Ｓｉ結合の形成を可能とする。従って、これらの層は、層部材と中間基板との間における共有結合の形成を可能とし、高い中間接合エネルギーＥｉが得られる。
自然酸化物は、空気が存在するとシリコン材料の表面に自然に形成される酸化物である。このような酸化物層の厚さは、１０から１５Å程度に制限される。熱シリコン酸化膜は、湿潤雰囲気内においてシリコンを熱酸化することにより得られる。酸化物は、また、ドライケミストリー又はウェットケミストリーによっても得られる。堆積酸化物ＳｉＯ２、酸化物ＳｉＯｘ及び酸窒化物ＳｉｘＯｙＮｚは、一般に、様々な公知の技術、例えばＣＶＤ（Chemical Vapor Deposition、化学気相成長）又はＰＶＤ（Physical Vapor Deposition、物理気相成長）を用いた堆積によって得られる。酸化物は、更に、プラズマ技術、例えばＲＩＥ（Reactive Ion Etch、反応性イオンエッチング）、ＩＣＰ（Inductive Coupled Plasma、誘導結合プラズマ）又はＥＣＲ（Electron Cyclotron Resonance、電子サイクロトロン共鳴）によって得ることもできる。
これらの酸化物形成技術は、単独又は組み合わせて使用できる。更に、これらの酸化物は、本発明の範囲を外れること無しに、元素のドーピングと共に実施可能であることが理解される。本利用分野では、堆積された酸化物に対して熱処理を行い、その密度を大きくすると共に接合の特性を変更することができる。
本発明の１つの面によると、本方法の無水の第一雰囲気は、１ｐｐｍ未満の水蒸気を含む。この利用分野において、「無水雰囲気」との語は、下記の「湿潤雰囲気」との表現により定義される雰囲気よりも水分の含有が少ない雰囲気と定義される。この無水雰囲気は、層部材と初期基板との脱離に有益である。実際に、水分が無いことにより、層部材と中間基板との間における高い接合エネルギーＥｉ１を得ることができ、エネルギーＥｉ１が、層部材と初期基板との間の接合エネルギーＥ０よりも高いようにすることができる。
無水雰囲気は、乾燥窒素雰囲気であることが望ましい。この雰囲気を用いるのは、簡潔に実施でき且つ使用する材料に対して中立な環境を提供できる点において望ましい。
本発明の他の面によると、本方法の湿潤な第二雰囲気は、２０％から８０％の間の湿度を含む。実際に、水分の存在により、薄層と中間基板との間の接合エネルギーは水分量に応じて弱くなる。従って、湿度を選択することにより、エネルギーＥｉ２の値を変えることができる。
第二の雰囲気は、４０％前後の湿度を有することが望ましい。実際に、クリーンルームの雰囲気は典型的には湿度４０％である。従って、脱離を行うために、クリーンルームとは異なるように調整された湿度の雰囲気を有する個別の囲いを設ける必要は無い。
ステップ（ｃ）の脱離及び／又はステップ（ｆ）の脱離は、機械的なストレスを同時に与えること、例えば、クランプ（jaws）を使用するか、又は、層部材と初期基板との間及び中間基板と層部材との間に刃又は楔を使用することを含む。
実際、機械的ストレスにより、ステップ（ｃ）の接合エネルギーＥ０及びステップ（ｆ）の接合エネルギーＥｉ２を弱めることができる。特に、クランプにより、最も弱い界面において基板から層部材を分離することができる。
他の実施形態によると、ステップ（ｃ）の脱離は、乾燥空気又は窒素の加圧噴射を当てることか、又は、レーザー照射を伴う。
他の実施形態によると、ステップ（ｆ）の脱離は、湿潤空気又は水の加圧噴射によって行われる。
本方法の他の選択的な特徴は、ステップ（ｃ）及び（ｅ）の間に行われ、層部材の裏側面に施される技術的ステップ（ｄ）を含み、当該技術的ステップの熱履歴（thermal budget）は、それを超えるとＥｉ２＞Ｅｆとなる閾値よりも小さい。
熱履歴とは、一定の時間に亘って印加される熱処理を意味する。実際に、熱履歴により新しいシロキサン結合を開始させて、層部材と中間基板との間の中間接合エネルギーＥｉ２を強化することができる。従って、熱履歴を監視することにより、中間接合エネルギーＥｉ２が最終接合エネルギーＥｆよりも低いことを確実にすることができる。
この技術的ステップ（ｄ）は、従って、最終基板に移動するために中間接合エネルギーＥｉ２を制限しながら、中間基板に接合させることにより、機械的に硬質にされた層部材の裏側面を機能化することがきる。
一実施形態によると、技術的ステップ（ｄ）は、イオンエッチング及び／又は化学エッチング及び／又はフォトリソグラフィ及び／又は少なくとも一層の材料の堆積、特に、半導体材料の中から選ばれた材料の堆積を含む。層の堆積は、エピタキシャル成長によって実現でき、１つ又はそれを超えるバッファー層の形成を含んでも良い。これにより、シードとして機能する層材料の格子定数を調整して、エピタキシャル成長される材料の格子定数に適合させる。
本方法のステップ（ｅ）は、接着性フィルム、例えば、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＤＶＳ−ｂｉｓ−ＢＣＢ）、ポリイミド又は感光性ポリマーフィルム等を介して行われることが望ましい。接着性フィルムを用いると、簡易に実行でき、特に、表面を高度に平坦化及び清浄化する必要の無い接合を行うことができる。
他の実施形態によると、本方法のステップ（ｅ）は、最終接合エネルギーが第二雰囲気の湿度に依存していない値Ｅｆを有するような分子付着接合のステップを含む。この接合は、特に、シリコン窒化物ＳｉｘＮｙ又はＳｉＮｘ：Ｈの層を、層部材の裏側面又は最終基板に堆積することによって実現しても良い。ｘ及びｙの値は、いずれもゼロではなく、窒化物は例えばＳｉ３Ｎ４であってもよい。この接合は、直接の疎水性結合によって実現することもできる。分子付着による接合は、高い接合エネルギーに繋がるので望ましい。
他の実施形態によると、層部材と初期基板との間の接合エネルギーＥ０は、その上に層部材が堆積される多孔質層を形成することによって得られる。多孔質層は、例えば、T. Yonehara, K. Sakagushi and N. Sato, Appl. Phys. Lett.. vol. 64 (16) pp.2108-2110 (1994)に例示説明されたエルトラン（Eltran）法によって形成できる。多孔質層は、接合エネルギーＥ０が低く、そのことから本方法のステップ（ｃ）において層部材と初期基板との間の接合が外れやすいので望ましい。更に、多孔質層の上面に層部材を堆積することにより、膜厚の大きな層部材にアクセスすることができ、これは他の形成方法では届きにくい。層部材は、単結晶層を形成するために、多孔質層上にエピタキシャル成長によって堆積されることが望ましい。
更に他の実施形態によると、層部材は、基板の表側面を通してイオン種を注入し、層部材及び初期基板のいずれかの面に脆弱化層を設けることにより得られる。脆弱化層における層部材と初期基板との間の接合エネルギーＥ０は、十分に低く、層部材を中間基板に移動することができる。この点に関して、Smart Cut（商標）技術を使うことができる。これについては、例えば、Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition by Jean-Pierre Colinge (Kluwer Academic Publishers, p.50 and 51)に見つけることができる。
本発明における本方法のステップ（ａ）についての前記の２つの実施形態において、本発明による方法のステップ（ｅ）が分子付着のステップを有するとき、明らかに接合エネルギーＥ０は接合エネルギーＥｆよりも低い。したがって、エネルギーＥｉ２はエネルギーＥｉ１よりも高くなり得る。
層部材は単結晶シリコン材料を含み、中間基板はシリコン材料を含むことが望ましい。中間基板の材料が単結晶又は多結晶シリコンであれば、熱及び腐食性環境に対する高い抵抗を確実に備え、層部材に対する数多くの技術的ステップを施すことが可能となる。
別の選択として、層部材は、シリコン及びゲルマニウムからなる材料、II-VI属元素からの材料、及び、III-V属元素からの二元、三元又は四元の材料のうちから選ばれた材料からなっていても良い。III-V属材料は、光起電力及び光電子工学の分野、特にレーザー及びダイオードの製造において特に望ましい。
更に、構成材料が極性結晶構造を有するとき、例えば材料がIII-N元素、例えばGaNを含むとき、層部材は、異なる性質に繋がるような異なる極性を有する２つの面を示すことができる。従って、層部材において表側面とは異なる性質を有する裏側面にアクセスでき、機能化することができるのであれば、特に興味深い。
初期基板材料及び最終基板材料は、サファイア、シリコン、ゲルマニウム、シリカ、ガラス、石英、II-VI族元素からの材料、及び、AsGa、InP、GaN等のような、III-V族元素から選ばれた二元、三元又は四元材料、金属、合金及びポリマー、例えばカプトン（登録商標）のようなポリイミド等であっても良い。ポリマーから選ばれた材料は、接着性フィルムを介して容易に接合できるという利点を有する。ポリマーは、更なる技術、特に、剥離ストレスに伴う機械的ストレスを与えることにより容易に薄い層部材から脱離することができる。更に、ポリマー基板の柔軟性は、フレキシブル技術、スマートカードのようなフレキシブルエレクトロニクス、スマートテキスタイル、及び、特に歪ゲージの製造において巧妙に使うことができる。
第２の面によると、本発明は、積層体（stack）の中間構造に関連しており、
・ポリマー材料からなる最終基板、
・ジビニルシロキサン−ビス−ベンゾシクロブテン（DVS-bis-BCB）系の接着フィルム、
・単結晶シリコン層、及び、
・シロキサン結合Ｓｉ−Ｏ−Ｓｉによって前記層の表側面に接続されたシリコン中間基板を備える。
従って、このような構造によると、大気中の湿度を変えることによって、中間基板から層部材を脱離させて最終基板に移動させることができる。
特に、層部材の裏側面と中間構造の最終基板との間における最終接合エネルギーＥｆは、２０％と８０％との間の湿度を有する大気中における層部材の表側面と中間構造との間の中間接合エネルギーＥｉ２よりも大きい。従って、この条件であれば、中間基板から層部材を脱離させることができる。
層部材の裏側面がフレキシブル技術及びフレキシブルエレクトロニクスの分野にて特性を発揮することが望ましい。
第３の面によると、本発明は、最終構造に関係しており、
・ポリマー材料からなる最終基板、
・DVS-bis-BCB系接着フィルム、及び、
・単結晶シリコン層を備え、
層部材の裏側面は、フレキシブル技術、スマートカードのようなフレキシブルエレクトロニクス、スマートテキスタイル、エレクトロニクス、ＭＥＭＳ、ＮＥＭＳ、ハイパワーエレクトロニクス、ＲＦ及びマイクロ波、マイクロエレクトロニクス、光学、オプトエレクトロニクス及び光起電工学等の分野にて特性を発揮する。
従って、機能化された層部材は、前記分野の装置における活性層として機能する。更に、表側面は自由で且つ露出しているので、この面に技術的ステップを実施することができる。
本発明の他の面、目的及び利点は、以下の２つの実施形態の非限定的な例としてなされ、図面を参照する説明を読むことでより明らかになるであろう。可読性のために、数値は図示された要素のスケールの全てに適合するわけではない。破線は、材料の層を際立たせて明瞭に示すために使われており、破線であることに関わらず、連続して形成されている。
以下の説明において、単純化のために、異なる実施形態における同一、類似又は等価な要素は同じ符号によって示す。
図１Ａは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｂは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｃは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｄは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｅは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｆは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｇは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｈは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｉは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図１Ｊは、本発明の第１の実施形態による層部材の移動方法のステップを示す。 図２は、無水雰囲気及び湿潤雰囲気における中間接合エネルギーＥｉの温度による変化を示すグラフである。 図３Ａは、本発明の第２の実施形態による層部材の移動方法のステップを示す。 図３Ｂは、本発明の第２の実施形態による層部材の移動方法のステップを示す。 図３Ｃは、本発明の第２の実施形態による層部材の移動方法のステップを示す。 図３Ｄは、本発明の第２の実施形態による層部材の移動方法のステップを示す。 図３Ｅは、本発明の第２の実施形態による層部材の移動方法のステップを示す。
図１Ａに示すように、ここから移動される層部材１が調製される厚さ約７２５μｍのシリコンドナー基板１００に基づいて、本願方法が実装される。
そのような基板１００は、典型的には表面の周囲にＳＥＭＩ規格によって形成された面取りされた縁を有する。このような面取りされた縁により、基板の取り扱いが容易になっている。そうでなければ、縁は剥がれ落ちて表面にパーティクルを生じ、後の接合を妨害しやすい。自然酸化膜２は、空気に触れたときに基板１００の表面に形成される。DVS-bis-BCBポリマーからなる接着フィルム３は、シリコン基板１００上に堆積される。これは、当業者には周知の技術である遠心塗装（centrifugal coating）又はスピンコーティングによって厚さ１０μｍに行われる。
DVS-bis-BCBフィルム３は、この後、２５０℃にて１時間の熱処理を行うことにより架橋される。５０μｍ以上の厚さを有している“カプトン（登録商標）”等のポリマー基板４が、その後、シリコンドナー基板１００に対し、架橋DVS-bis-BCBのフィルム３を介して２５０℃にて熱圧着により接合される。
図１Ｂに示すように、シリコン基板１００は薄く加工されて、厚さ約５０μｍの移動される層部材１とされる。これは、例えば研磨、化学的平滑化及び化学的機械研磨による。初期ポリイミド基板４に接合されたシリコン層１の平均接合エネルギーＥ０は、約２Ｊ／ｍ２である。空気に触れると、シリコン層１の表面に自然酸化膜２が自然に形成される。
図１Ｃに示すように、自然酸化膜６及び堆積シリコン酸化物層７に被覆されたシリコン中間基板５が、層部材１の表側面８と直接の親水性接合によって接合される。シリコン基板１の表側面８及び中間基板５は、前記の接合のために予め処理されている。
シリコン層１は、化学的機械研磨によって例えば５μｍ×ｍμｍの範囲におけるＲＭＳが５Å未満である表面粗さに平坦化される。
層部材１及びシリコンからなる中間基板５は化学洗浄される。中間基板５及び層部材１は、オゾン化水（２０ppmの溶解オゾンを含む脱イオン水）に２１℃にて１０分間、浸漬される。この第１の化学洗浄により、個別の粒子、特に、表面に存在する炭化水素の粒子が除去される。中間基板５及び層部材１は、脱イオン水によってリンスされる。
その後、APM溶液（Ammoniac hydrogen Peroxide Mixture、アンモニア過酸化水素混合液）に４５℃にて１０分間浸漬される。APM溶液は、例えば、脱イオン水、アンモニア（３０％）及び過酸化水素（３０％）の体積比が順に５：１：１の混合物である。この第２の洗浄により、シリコン表面における粒子の洗浄を完了できる。アンモニアを含む溶液はOH-イオンが多い。このようなイオンは、その後、シリコン表面に生じたダングリングボンドと反応してシラノール末端Ｓｉ−ＯＨを形成し、これにより表面を親水化して直接親水性接合を促進する。中間基板５及び層部材１はその後脱イオン水によりリンスされ、乾燥される。清浄な酸化層７に被覆され且つＳｉ−ＯＨ末端を有するシリコン製の中間基板５を、その後、自然酸化膜２に被覆されたシリコン層１の表側面８と接触させて図１Ｄに示すように直接親水性接合させる。
その後、熱処理又は接合アニールが２００℃にて二時間、行われ、中間接合エネルギーＥｉを強化させる。この熱処理は、層部材１と中間基板５との間におけるＳｉ−ＯＨ末端とＳｉ−Ｏ−Ｓｉ結合との共有結合の形成を促進する。
本発明の図示していない他の可能な実施形態によると、自然酸化膜６及び堆積シリコン酸化膜７を有するシリコン製の中間基板５は、シリコン層１の表側面８に対し、陽極接合により、例えばシロキサン結合Ｓｉ−Ｏ−Ｓｉを形成して接合される。陽極接合は、特に、接合する面７、８を接触させて、４００℃程度の熱処理及び層部材１と中間基板５とに数百ボルト単位の電位差印加を行うことによって得られる。
図１Ｅに示すように、層部材１が中間基板５に接合された構造を無水雰囲気中に置き、シロキサン結合Ｓｉ−Ｏ−Ｓｉが水分子の作用によって弱められることのないようにする。このような環境では、中間接合エネルギーＥｉは、２．５Ｊ／ｍ２程度の値Ｅｉ１を取り、これは、２Ｊ／ｍ２程度である層部材１と初期基板４との接合エネルギーＥ０よりも大きい。従って、層部材１と初期基板４との接合が優先して破断する。図１Ｅに矢印によって示された機械的ストレスが、層部材１と初期基板４との間に印加され、初期基板の脱離が行われる。
図１Ｆに示すように、シリコン層１の表側面８に接合されたシリコン中間基板５は、層部材１の裏側面９が露出するように得られる。従って、中間基板５に接合されていることにより機械的に硬化された層部材１の裏側面９に対して、１つ又はより多くの技術的ステップを行うことができる。層部材１の裏側面９に対するこのような機能化は、高温及び過度に厳しい処理に耐性が無いポリマー中間基板５が存在すると、達成不可能である。技術的ステップは、接合のアニールに使われた温度よりも高い温度を伴わず、他の共有シロキサン結合を作って接合エネルギーＥｉを増加させることの無いようにするのが好ましい。但し、印加された熱履歴が最終的にＥｉ２＜Ｅｆを達成できるのであれば別である。
図１Ｇに示すとおり、DVS-bis-BCBフィルム１２が、カプトン（登録商標）のようなポリイミド最終基板１１の表面上に形成され且つ架橋される。DVS-bis-BCBからなるフィルム１２は、機能化された層部材１の裏側面９に接触させられ、層部材１と初期基板４との接合と同じ形式の接合を得るようにする。最終接合エネルギーＥｆは、接合エネルギーＥ０と同程度であり、つまり、本実施形態では約２Ｊ／ｍ２である。
このようにして得られる中間構造１３は、図１Ｈに示される通りである。中間構造１３は、DVS-bis-BCB系接着フィルム１２を介してエネルギーＥｆにてシリコン層１の裏側面９に接続されたポリマー材料製の最終基板１１を備え、層部材１の表側面８はシリコン中間基板５にエネルギーＥｉにて接合されている。
図１Ｉに示すように、中間構造１３は、湿度約４０％のクリーンルームにおける湿潤雰囲気中に置かれる。機械的ストレスの下、Ｓｉ−Ｏ−Ｓｉ共有結合は、水分子との作用を生じて弱められる。シロキサン結合は劣化し、接触表面にシラノール末端Ｓｉ−ＯＨが生じやすくなる。従って、中間接合エネルギーＥｉは１Ｊ／ｍ２程度の値Ｅｉ２を取り、これは本実施形態において２Ｊ／ｍ２程度である最終接合エネルギーＥｆよりも低い。その後、最も弱い接合エネルギーＥｉ２に対してブレードを作用させる。ブレードがシリコン層部材１と中間基板５との間をブレードが進むにつれて、Ｓｉ−Ｏ−Ｓｉ結合の劣化メカニズムにより機械的脱離メカニズムが完結する。
図１Ｊに示すように、中間基板５は層部材１の表側面８から脱離される。シリコン層１を備え、その裏側面９がポリイミド最終基板１１にDVS-bis-BCB系フィルム１２を介して接合されている最終構造１４が、このようにして得られる。
図２は、エネルギーＥｉの変化を示すグラフであって、自然酸化膜２に被覆されたシリコン層１と、熱酸化層７に被覆された中間基板５との間の直接親水性接合から実験的に得たものである。２つの曲線は、順に、適応した温度に応じた無水雰囲気中（三角形、Ｅｉ１）及び湿潤雰囲気中（四角形、Ｅｉ２）における接合エネルギーの変化を表している。
ある閾値温度未満では、接合エネルギーは２つのエネルギーＥｉ１及びＥｉ２についていずれも低いようである。実際、この温度範囲では、層部材１は主に中間基板５に対してファンデルワールス型の力によって接合している。
この閾値温度を超えると、エネルギーＥｉ１及びＥｉ２は急峻な傾斜にて増加する。この増加は、共有結合、特に、２つの接合された表面間におけるＳｉ−Ｏ−Ｓｉ型の結合の生成に帰属できる。しかしながら、エネルギーＥｉ１の変化の傾斜は、明らかに、エネルギーＥｉ２の変化の傾斜よりも大きい。エネルギーＥｉ１とエネルギーＥｉ２との比は４近くにもなり得る。このグラフは更に、本発明の方法は接合エネルギーＥｉ１が接合エネルギーＥｉ２よりも顕著に大きい、広い温度範囲に有利に適用可能であることを示している。
次に、本発明による方法の第２の実施形態について、図３Ａ〜図３Ｅを参照して説明する。ここでは、初期接合エネルギーＥ０は、多孔質層１５の保持エネルギーである。
図３Ａの通り、多孔質層１５を備える構造は、当初、シリコン基板の表面層を多孔質にすることにより得られる。当該多孔質層の形成は、例えば、エルトラン（Eltran）法によって行われる。その後、単結晶シリコン層１が多孔質層１５上にエピタキシャル成長により堆積される。厚さ０．５μｍで且つ多孔率が８０％の多孔質層１５は、シリコン層１と初期シリコン基板４との間を保持することのできる層である。このような多孔質層１５は、２Ｊ／ｍ２程度の接合エネルギーＥ０を有する。
湿潤環境における熱処理により、熱酸化膜１６がシリコン層１の表側面８に形成される。必要であれば、ＣＭＰによる平坦化を行い、５μｍ×５μｍの範囲における粗さがＲＭＳで５Å未満になるようにする。
自然シリコン酸化物層１７を有するシリコン中間基板５を処理し、その後、層部材１の表側面８に接触させる。この処理は、層部材１の表側面８にも施され、ＳＰＭ溶液（Sulfuric acid and hydrogen Peroxide Mixture、硫酸と過酸化水素との混合物）による１３０℃での洗浄ステップと、その後の前記ＡＰＭ溶液による洗浄ステップとを含む。ＳＰＭ溶液は例えば、硫酸（９８％）と過酸化水素（３０％）との過酸化水素１体積に対する酸３体積の比率の混合物である。このようにして、清浄で且つ親水性の両表面を接触させて、直接親水性接合させる。この接合の安定化アニールは、２００℃にて２時間行われる。
図３Ｂに示すように、得られた構造を乾燥窒素内に配置して、１ｐｐｍ未満の水蒸気を含む無水雰囲気が得られるようにする。これにより、親水性接合は、２．５Ｊ／ｍ２程度である中間接合エネルギーＥｉ１を発揮し、これは、本実施形態における多孔質シリコン層１５の接合エネルギーＥ０よりも遙かに大きい。この後、図３Ｂにて矢印に象徴されるようにクランプを適用することにより、層部材１と初期基板４との間の最もエネルギーの低い界面における脱離を可能とする。
図３Ｃに示すように、中間基板５に移動された層部材１の裏側面９は露出しており、ここにＣＭＰ、イオンエッチング及び／又は層の体積及び／又はフォトリソグラフィ等の技術的ステップを行うことができる。明らかに、前記の方法について、これらの技術的ステップは、中間接合を強化して不等式Ｅｆ＜Ｅｉ２を満たすようにする熱履歴（温度及び時間）を超えてはならない。
この後、架橋DVS-bis-BCBフィルム１２を介して、図１Ａ〜図１Ｆを参照して前記に説明した実施形態と同様に、ポリイミド系のポリマーからなる最終基板１１が層部材１の裏側面９に接合される。
図３Ｄに示すように、２Ｊ／ｍ２程度である初期接合エネルギーＥ０と同程度の値である最終接合エネルギーＥｆを有する中間構造１３が得られる。
図３Ｅに示すように、中間構造１３は、典型的にはクリーンルームにおける湿度（４０％程度）である湿潤雰囲気に置かれる。共有シロキサンＳｉ−Ｏ−Ｓｉ結合は、層部材１と中間基板５との高い接合エネルギーの源であるが、水が存在してシラノール末端Ｓｉ−ＯＨを形成し、エネルギーの低い水素結合による結合を生成する場合、機械的な剥離ストレス（又は摩擦）が加えられると切断されやすい。中間接合エネルギーは、１Ｊ／ｍ２程度の値Ｅｉ２を取る。この技術により、最も低いエネルギーＥｉ２を有する接合界面における層部材１の脱離を選択的に促進できる。分離の時に水が存在すると、機械的ストレスが接合界面を進むのと同時に切断されてシラノール末端を形成し、接合エネルギーを減少させるシロキサン結合の劣化を増加する。中間基板５は、最終構造１４から分離された後、洗浄されて他の方法においてリサイクルされる。
このようにして、ポリマー材料製の最終基板１１を備える最終構造１４を得ることができ、最終基板１１には、選択的且つ簡素な２段階層移動方法を実現してシリコン層１により機能化された裏側面９が接続されている。
この最終構造１４は、前記の第１の実施形態により得られる最終構造１４と同様に、フレキシブル技術、スマートカードのようなフレキシブルエレクトロニクス、スマートテキスタイル、エレクトロニクス、ＭＥＭＳ、ＮＥＭＳ、ハイパワーエレクトロニクス、ＲＦ及びマイクロ波、マイクロエレクトロニクス、光学、オプトエレクトロニクス及び光起電工学等の分野に使用できる。移動された層部材１及び／又は存在するならばその表面上に堆積された層は、これらの分野における装置の活性層として有利に利用できる可能性がある。例えば、仮に最終基板１１が十分に柔軟であれば、ストレインゲージを実現可能である。
更に、この方法は、層部材１と初期基板４との間（多孔質層１５）、及び、層部材１と最終基板１１との間（接着による接合）のように、２つの異なる種類の接合を用いることを可能とする。
また、エネルギーＥｆが中間接合エネルギーＥｉ１よりも低いものである限り、接合エネルギーＥ０よりも高いエネルギーＥｆにより本発明の方法を用いることも可能である。これは、例えば、図１Ａ〜図１Ｊを参照して説明した前記の第１の実施形態において、層部材１と最終基板１１とを接触させた後に、最終基板１１上におけるDVS-bis-BCB膜１２の架橋を行うことにより実現できる。層部材１と最終基板１１とを接合する熱収縮処理を、DVS-bis-BCBフィルム１２の架橋工程として機能させることもできる。得られた接合は当該表面間のより強力な接合を可能とし、接合エネルギーＥｆがエネルギーＥ０よりも大きくなる。
更に、本発明は、１つの層部材１及び所定の直径を有するウェハ型の基板４、５及び１１には限られない。本発明は、他の形の層部材１及び基板４、５及び１１、特に、層部材１又は平行六面体の基板４、５及び１１にも関係し、複数層を形成しても良い。
従って、本発明は、容易に実施できる層部材１の輸送方法を提供し、それにより基板４、５のリサイクルを可能とし、層部材１の裏側面９に対して技術的ステップを実行でき、様々な種類の接合方法により基板に輸送された層部材１を有する最終構造１４を形成することができる。
本発明は、例として前記に説明した実施形態には限られず、説明した方法についての全ての技術的な等価物及び他の選択肢を含むことは言うまでも無い。

Claims (16)

  1. 半導体、絶縁体又は金属材料からなる層（１）の移動方法において、
    （ａ）初期基板（４）上に接合する層（１）を設けて、前記層（１）と前記初期基板（４）との間の接合エネルギーをＥ０とする
    （ｂ）中間接合エネルギーＥｉに対応するように、前記層（１）の表側面（８）を、中間基板（５）に接合する
    （ｃ）前記層（１）から前記初期基板（４）を脱離させて、前記層（１）の裏側面（９）を露出させる
    （ｅ）最終接合エネルギーＥｆに対応するように、前記裏側面（９）を最終基板（１１）に接合させる
    （ｆ）前記層（１）から前記中間基板（５）を脱離させて、前記層（１）を前記最終基板（１１）に移動させる
    の各ステップを備え、
    ステップ（ｂ）はシロキサン結合Ｓｉ−Ｏ−Ｓｉを形成するステップを含み、ステップ（ｃ）は第１の無水雰囲気中にて行うと共にステップ（ｆ）は第２の湿潤雰囲気中にて行うことにより、前記中間接合エネルギーＥｉがステップ（ｃ）では第１の値Ｅｉ１を取り且つステップ（ｆ）では第２の値Ｅｉ２を取ると共に、Ｅｉ１＞Ｅ０で且つＥｉ２＜Ｅｆとなるようにすることを特徴とする層の移動方法。
  2. 請求項１の層（１）の移動方法において、
    前記ステップ（ｂ）は、直接親水性接合を行うステップを含むことを特徴とする層の移動方法。
  3. 請求項１の層（１）の移動方法において、
    前記ステップ（ｂ）は、陽極接合を行うステップを含むことを特徴とする層の移動方法。
  4. 請求項１〜３のいずれか１つの層（１）の移動方法において、
    シリコン層、又は、自然ＳｉＯ２、熱ＳｉＯ２、堆積ＳｉＯ２、ＳｉＯｘ及びＳｉｘＯｙＮｚから選択された酸化物層を、それぞれ層（１）の表側面（８）及び中間基板（５）上に形成するステップを含み、
    前記ステップ（ｂ）において、前記形成された層同士を互いに接触させて、シロキサン結合Ｓｉ−Ｏ−Ｓｉを得るステップを含むことを特徴とする層の移動方法。
  5. 請求項１の層（１）の移動方法において、
    前記第１の無水雰囲気は、１ｐｐｍ未満の水蒸気量を有することを特徴とする層の移動方法。
  6. 請求項１の層（１）の移動方法において、
    前記第２の湿潤雰囲気は、２０％と８０％との間の湿度を有することを特徴とする層の移動方法。
  7. 請求項１〜６のいずれか１つの層（１）の移動方法において、
    ステップ（ｃ）における脱離及び／又はステップ（ｆ）における脱離は、クランプを使用するか、又は、層（１）と初期基板（４）との間及び中間基板（５）と層（１）との間に刃又は楔を使用する手段を含む機械的なストレスを同時に与えることを含むことを特徴とする層の移動方法。
  8. 請求項１〜７のいずれか１つの層（１）の移動方法において、
    ステップ（ｃ）及びステップ（ｅ）の間に行われ、且つ、前記層（１）の前記裏側面（９）に施される技術的ステップ（ｄ）を含み、当該技術的ステップにおける熱履歴は、それを超えるとＥｉ２＞Ｅｉ１となる閾値よりも小さいことを特徴とする層の移動方法。
  9. 請求項１〜８のいずれか１つの層（１）の移動方法において、
    ステップ（ｅ）は、ジビニルシロキサン−ビス−ベンゾシクロブテン（DVS-bis-BCB）、ポリイミド又は感光性ポリマーフィルムのような接着性フィルムを介して行われることを特徴とする層の移動方法。
  10. 請求項１の層（１）の移動方法において、
    ステップ（ｅ）は、前記最終接合エネルギーが第２の湿潤雰囲気の湿度に依存しない値Ｅｆを有するような分子付着接合のステップを含むことを特徴とする層の移動方法。
  11. 請求項１〜１０のいずれか１つの層（１）の移動方法において、
    前記層（１）及び前記初期基板（４）の間の接合エネルギーＥ０は、多孔質層（１５）を形成してその上に前記層（１）を形成することにより得られることを特徴とする層の移動方法。
  12. 請求項１〜１１のいずれか１つの層（１）の移動方法において、
    前記層（１）は単結晶シリコン材料を含み、前記中間基板（５）はシリコン材料を含むことを特徴とする層の移動方法。
  13. 請求項１〜１１のいずれか１つの層（１）の移動方法において、
    前記層（１）は、シリコン及びゲルマニウムからなる材料、II-VI属元素からの材料、及び、III-V属元素からの二元、三元又は四元の材料のうちから選ばれた材料を含むことを特徴とする層の移動方法。
  14. 請求項１〜１３のいずれか１つの層（１）の移動方法において、
    前記初期基板（４）の材料及び前記最終基板（１１）の材料は、サファイア、シリコン、ゲルマニウム、シリカ、ガラス、石英、II-VI族元素からの材料、及び、AsGa、InP、GaNのような、III-V族元素から選ばれた二元、三元又は四元材料、金属、合金及びカプトン（登録商標）のようなポリイミドを含むポリマーであることを特徴とする層の移動方法。
  15. 積層体の中間構造（１３）において、
    ポリマー材料からなる最終基板（１１）と、
    ジビニルシロキサン−ビス−ベンゾシクロブテン（DVS-bis-BCB）系の接着フィルム（３）と、
    単結晶シリコン層（１）と、
    シロキサン結合Ｓｉ−Ｏ−Ｓｉによって前記単結晶シリコン層（１）の表側面（８）に接続された中間基板（５）とを備えることを特徴とする積層体の中間構造。
  16. 請求項１５の積層体の中間構造（１３）において、
    前記層（１）の裏側面（９）と前記最終基板（１１）との最終接合エネルギーＥｆは、２０％と８０％との間の湿度を有する雰囲気中において、前記層（１）の表側面（８）と前記中間基板（５）との間の中間接合エネルギーＥｉ２よりも大きいことを特徴とする積層体の中間構造。
JP2014533962A 2011-10-04 2012-09-20 ２段階層移動方法 Active JP5676059B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1158944 2011-10-04
FR1158944A FR2980919B1 (fr) 2011-10-04 2011-10-04 Procede de double report de couche
PCT/FR2012/052100 WO2013050683A1 (fr) 2011-10-04 2012-09-20 Procédé de double report de couche

Publications (2)

Publication Number Publication Date
JP2014534621A JP2014534621A (ja) 2014-12-18
JP5676059B2 true JP5676059B2 (ja) 2015-02-25

Family

ID=47023003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014533962A Active JP5676059B2 (ja) 2011-10-04 2012-09-20 ２段階層移動方法

Country Status (8)

Country Link
US (1) US9076841B2 (ja)
EP (1) EP2764535B1 (ja)
JP (1) JP5676059B2 (ja)
KR (1) KR101991389B1 (ja)
CN (1) CN103875062B (ja)
FR (1) FR2980919B1 (ja)
SG (1) SG11201400496VA (ja)
WO (1) WO2013050683A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981940B1 (fr) * 2011-10-26 2014-06-06 Commissariat Energie Atomique Procede de collage direct d'une couche d'oxyde de silicium
WO2015109240A1 (en) * 2014-01-16 2015-07-23 Research Foundation Of The City University Of New York Center-side method of producing superhydrophobic surface
FR3029352B1 (fr) * 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
CN104993011A (zh) * 2015-05-25 2015-10-21 中国电子科技集团公司第十八研究所 利用选择腐蚀衬底剥离制备薄膜太阳能电池的工艺
DE102015210384A1 (de) * 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
TW201737766A (zh) * 2016-01-21 2017-10-16 康寧公司 處理基板的方法
FR3087297B1 (fr) * 2018-10-12 2021-01-08 Commissariat Energie Atomique Procede de transfert de film mince
CH716104A1 (fr) * 2019-04-18 2020-10-30 Sy&Se Sa Procédé d'amélioration de l'adhérence d'une couche sur un substrat.
CN112760615B (zh) * 2020-12-17 2023-04-28 武汉新芯集成电路制造有限公司 一种二氧化硅薄膜及其低温制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100592467C (zh) * 1996-08-27 2010-02-24 精工爱普生株式会社 转移方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
FR2849268A1 (fr) * 2002-12-24 2004-06-25 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
JP2007088235A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器
JP5284576B2 (ja) * 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
EP2294607A2 (en) * 2008-05-17 2011-03-16 Astrowatt, Inc. Method of forming an electronic device using a separation technique
JP2010054695A (ja) * 2008-08-27 2010-03-11 National Institute Of Advanced Industrial Science & Technology 光デバイスの製造方法
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103875062B (zh) 2016-08-03
KR101991389B1 (ko) 2019-06-20
JP2014534621A (ja) 2014-12-18
WO2013050683A9 (fr) 2014-12-31
WO2013050683A1 (fr) 2013-04-11
SG11201400496VA (en) 2014-09-26
CN103875062A (zh) 2014-06-18
FR2980919A1 (fr) 2013-04-05
EP2764535A1 (fr) 2014-08-13
FR2980919B1 (fr) 2014-02-21
EP2764535B1 (fr) 2015-10-14
US9076841B2 (en) 2015-07-07
US20140295642A1 (en) 2014-10-02
KR20140082780A (ko) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5676059B2 (ja) ２段階層移動方法
US6911375B2 (en) Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
CN107004639B (zh) 衬底制造方法
JP5340934B2 (ja) シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
KR20030051782A (ko) 타겟 기판에 결합된 박막을 구비하는 적층 구조의 제조 방법
JP6778184B2 (ja) 低粗度金属層を介した直接接着のための方法
JP2010219546A (ja) 歪み半導体材料から成る層の転移方法
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
WO2000033363A1 (en) Method for joining dissimilar semiconductor wafers
JP5591949B2 (ja) 多層結晶構造体の製造方法
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
JP2013516767A5 (ja)
JP2023112087A (ja) 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
KR100751619B1 (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
JP5339785B2 (ja) 貼り合わせウェーハの製造方法
JP2023510514A (ja) ２つの半導体基板を接合するためのプロセス
US10727106B2 (en) Method for transfer of a useful layer
JP5443833B2 (ja) 貼り合わせｓｏｉ基板の製造方法
TWI836169B (zh) 用於接合兩個半導體底材的方法
TWI773852B (zh) 製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5676059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250