JP6778184B2 - 低粗度金属層を介した直接接着のための方法 - Google Patents

低粗度金属層を介した直接接着のための方法 Download PDF

Info

Publication number
JP6778184B2
JP6778184B2 JP2017519514A JP2017519514A JP6778184B2 JP 6778184 B2 JP6778184 B2 JP 6778184B2 JP 2017519514 A JP2017519514 A JP 2017519514A JP 2017519514 A JP2017519514 A JP 2017519514A JP 6778184 B2 JP6778184 B2 JP 6778184B2
Authority
JP
Japan
Prior art keywords
layer
substrate
metal
bonding
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017519514A
Other languages
English (en)
Other versions
JP2017536986A (ja
Inventor
ポール ゴンシャルトン，
ポール ゴンシャルトン，
ラミヌ ベネッサ，
ラミヌ ベネッサ，
ブリュノ アンベール，
ブリュノ アンベール，
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2017536986A publication Critical patent/JP2017536986A/ja
Application granted granted Critical
Publication of JP6778184B2 publication Critical patent/JP6778184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H01L2224/83092—Atmospheric pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H01L2924/1068—Lithium niobate [LiNbO3]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の分野は、金属層の直接接合による２つの基板のアセンブリング、特にマイクロ電子デバイスの製造への応用のための分野である。
マイクロ電子デバイスの三次元集積は、今日ではその二次元集積によって制限されているその性能を向上させるための興味深い代替手段である。この技術は、能動素子を三次元レベルで積層すること、およびそれらを、積層を通したバイアの作成を可能にするＴＳＶ（シリコン貫通電極）技術を用いて接続することからなる。種々の積層レベルの接合は、この技術の重要な工程である。
マイクロエレクトロニクスの別の分野では、金属接合はまた、素子に適用されるサーマルバジェットを、例えば電力用、光通信用、光起電用などの素子の製造において制限できるようにするためにも使用される。
これらの適用の全てにおいて、薄い金属層（特に銅層、この材料は主にマイクロエレクトロニクスにおける相互接続において使用される）を直接接触させることによるシリコン基板のアセンブリングは、低温からコントロールするために不可欠である。実際、サーマルバジェットの使用は、基板内のアラインメントを乱すかまたは能動素子を劣化させ得る。これら全ての理由から、低温からの機械的強度の高い接合の達成が試行されている。
別の問題点は、熱膨張係数の異なる基板を接合することによるヘテロ構造の製造に関する。実際、多くの適用、例えばソーラー機器または高周波機器には、シリコン以外の材料の基板を導入することは必須である（ＩｎＰ、ＧａＡｓ、ＬｉＮｂＯ3、ＬｉＴａＯ5、石英．．．）。それにもかかわらず、現在の直接接合技術は、接合に先立ち表面状態をコントロールすること、およびサーマルバジェットを与えて接合を促進し、そこで、かかるアセンブリの適切な機械的強度をポストボンディング法（例えば、機械的薄膜化またはＳｍａｒｔ Ｃｕｔ（商標））で可能にする必要がある。サーマルバジェットを付加することで、材料は互いに異なって膨張し（種々の材料の熱膨張係数が異なるため）、このことにより積層中に二軸応力を生じ、それがアセンブリの基板の１つのクラッキング、またはクリービングさえもたらし得る。それ故、アセンブリ時およびその後の温度使用、すなわち典型的には２０〜５０℃の間の温度において、できる限り頑丈な接合を確保することが試行されている。
様々な製造経路が、薄い金属層の直接接合を介した基板のアセンブリを可能にする。本明細書では、直接接合によって、「ポリマー結合」タイプの中間材料を用いることなく、薄い金属層で被覆された基板のアセンブリが意図されることを示す。
第１の技術は、プレートを接触させる時に加熱によりエネルギーを供給すること、およびアセンブリの両側に一軸圧力を印加することからなる。しかしながら、この技術は一般に、高い機械的強度の銅−銅接合を達成するために、２５０℃より高い温度とメガパスカル程度の圧力とを要する。しかしながら、この技術を使用すれば、５０℃を超えるという理由により（あるヘテロ構造によってこの方法に課せられる上限温度）、低い接合温度の利点は失われる。用いる方法パラメータはまた、アセンブルされるべき金属に依存する。耐火金属は、それ故、遷移金属よりも高い温度および圧力において接合されねばならない（その表面を構成する凹凸の機械的特性とその塑性変形能との差異の故に）。
別の技術は、大気圧接合を可能にする。それは、真空下に行われる金属層表面のイオンボンバードメントによる活性化と、金属層上に形成された吸着物層であって、その厚さが、湿度コントロールされた酸素ガスへの暴露により制限される該層とを、直接接触させることにより、大気圧において基板をアセンブルすることを実施する。真空環境の他に、この技術は１５０℃の温度において接合を行う必要があるという欠点をもち、このことは、予定されているいくつかの用途とは、特に、あるヘテロ構造を作成することにおいて適合しない。例えば、Ｓｈｉｇｅｔｏｕ，Ａ．およびＳｕｇａ，Ｔ．の論文（非特許文献１）が参照される。
別の技術は、常温接合を可能にする。それは金属表面を、被着と接合との間にそれらを再び空気に暴露することなく、被着直後に超真空下で直接接触させることからなる。この技術は、基板が圧縮下に常温からアセンブルされることを可能にするが、産業界では使用に困難を伴う超真空接合環境（長い被着時間、チタントラップ用の第３のポンプの使用、超真空フレーム中での基板の取扱い）を必要とする。例えば、Ｓｈｉｍａｔｓｕ，Ｔ．およびＵｏｍｏｔｏ，Ｍ．の論文（非特許文献２）が参照される。
最後に、非特許文献１に記載された最後の技術は、化学機械研磨（ＣＭＰ）および洗浄による、表面の活性化を必要とする。この工程は、特に低粗度（１ｎｍ未満のＲＭＳ粗さ）および親水性（０〜２０℃の間の水滴角度）の表面が得られるようにする。したがって接合は、常温において、大気圧下で特に空気中で、かつプレートの接触に際し一軸圧力なしに行われ得る。この技術はしかしながら、接合されるべき金属に依存したコントロールされたＣＭＰ技術を要する。さらに、研磨および洗浄中に形成される金属酸化物（該特許では酸素富化結晶層と称される）の性質により、最終アセンブリの常温における機械的強度がポストボンディング法に耐えるには不充分となり得る。この場合、アニーリングを行うことが必須であり、ある適用のための５０℃という上限がそれにより超過される。
したがって、これらの技術が、克服されることが望ましい欠点：制限的な超真空接合雰囲気、接合エネルギーの増強に必要なサーマルバジェット、を有すること、またヘテロ構造の製造、プレートの接触時に印加される圧力、材料感受性の研磨には適さないことが理解される。
仏国特許発明第２９４７４８１号明細書
Ｓｈｉｇｅｔｏｕ，Ａ ａｎｄ Ｓｕｇａ，Ｔ．，「Ｍｏｄｉｆｉｅｄ ｄｉｆｆｕｓｉｏｎ ｂｏｎｄ ｐｒｏｃｅｓｓ ｆｏｒ ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）−Ｃｕ ａｔ １５０Ｃ ｉｎ ａｍｂｉｅｎｔ ａｉｒ」、Ｅｌｅｃｔｒｏｎ．Ｃｏｍｐｏｎ．Ｔｅｃｈｎｏｌ．Ｃｏｎｆ．２００９（ＥＣＴＣ ２００９）、第５９回、２００９年、ｐ．３６５−３６９． Ｓｈｉｍａｔｓｕ，Ｔ．ａｎｄ Ｕｏｍｏｔｏ，Ｍ、「Ａｔｏｍｉｃ ｄｉｆｆｕｓｉｏｎ ｂｏｎｄｉｎｇ ｏｆ ｗａｆｅｒｓ ｗｉｔｈ ｔｈｉｎ ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｍｅｔａｌ ｆｉｌｍｓ」、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ Ｍｉｃｒｏｅｌｅｃｔｒｏｎ．Ｎａｎｏｍｅｔｅｒ Ｓｔｒｕｃｔ．、２０１０年、第２８巻、ｐ．７０６−７１４．
本発明は、この目標に対処することを目的として、そのために、第１の基板と第２の基板とを金属接合層を介してアセンブルするための方法であって、
− 第１および第２の基板の各々の表面上に、被着された金属層の各々の表面粗さを粗さ閾値未満に制限するべく厚さコントロールされた金属層を被着させる工程と、
− 第１および第２の基板の表面上に被着された金属層を、空気に暴露する工程と、
− 被着された金属接合層を接触させることにより、第１および第２の基板を直接接合する工程とを含み、接触された層の表面粗さが被着工程の最後に得られたものである方法を提供する。
該方法の好ましいが制限するものではないいくつかの態様は、以下のものである：
− 接合工程は、被着金属層の最大空気暴露時間の後に、３０分未満の、好ましくは２０分未満の前記空気暴露に続いて実行される；
− 接合工程は、５０℃未満の温度において、好ましくは常温で、例えば１０℃と３０℃の間において行われる；
− 接合工程は、大気圧下で行われる；
− 接合工程は、空気中で行なわれる；
− 接合工程は、金属接合層を接触させた結果として生じる第１および第２の基板のアセンブリに対し、圧力を印加することなく行われる；
− それは、第１の基板の表面上への金属層の被着の前に、前記第１の基板上に表層を形成する工程を含む；
− 表層は、金属層の物質の、第１の基板中への拡散に対するバリア層、例えば窒化チタンまたは窒化タンタルの表層である；
− 表層は、誘電体、窒化物、または金属から選択される物質の層であり、その表面粗さは、第１および第２の基板の直接接合を可能にするものではない；
− 第１および第２の基板は、異なる熱膨張係数をもつ；
− 金属層は、物理蒸着によって被着される；
− 金属層は、１×１μｍ2の面積を走査する原子間力顕微鏡を用いて測定されたとき、その表面粗さを１．０ｎｍ ＲＭＳ未満に制限するべく厚さコントロールされた銅層である；
− 金属層は、１×１μｍ2の面積を走査する原子間力顕微鏡を用いて測定されたとき、その表面粗さを１．２ｎｍ ＲＭＳ未満に制限するべく厚さコントロールされた金層である；
− それは接合の前に原子種を注入することにより、第１の基板内に脆化ゾーンを形成すること、および接合に続き、前記第１の基板を脆化ゾーンにおいて分離することにより、第１の基板の一部を除去することを含む。
本発明のさらなる態様、目的、利点、および特徴は、非限定的例として示されかつ添付の図面を参照して作成された、その好ましい実施形態についての以下の詳細な記載を読むことで明らかとなるであろう。
本発明による方法の１つの可能な実施形態の工程を例示する略図である。 本発明による方法の１つの可能な実施形態の工程を例示する略図である。 本発明による方法の１つの可能な実施形態の工程を例示する略図である。 金の金属層の表面粗さを、窒化チタン表層で覆われたシリコン基板上に被着された厚さの関数として例示する図である。 銅の金属層の表面粗さを、窒化チタン表層で覆われたシリコン基板上に被着された厚さの関数として例示する図である。 モリブデン表層を直接接合することによるシリコン基板の接合を例示する図である。 かかるモリブデン層上に被着された金金属層を直接接合することによるシリコン基板の接合を例示する図である。 図３ｂの金金属層の、直接接合中および接合後の、接合現象を例示する図である。
図１ａ〜１ｃに関連して、本発明は、第１の基板１と第２の基板３とを、金属接合層２、４を介してアセンブルするための方法に関する。基板１、３は一般に、マイクロエレクトロニクス業界で使用される半導体、金属、またはセラミック材料から選択される材料で製される。基板は、必ずしも同一の性質のものではなく、特に、基板の少なくとも一方向において、異なる熱膨張係数、典型的には常温で少なくとも１０％または２０％まで異なる係数をもつこともできる。例示的な例として、第１の基板はシリコン基板であってもよく、また第２の基板は石英またはニオブ酸リチウムであってもよい。
図１ａに例示されるように、該方法は、第１および第２の基板１、３の各々の表面上に、金属層２、４を、例えば物理蒸着（ＰＶＤ）により被着させる工程を含む。
基板１、３の各表面上に被着される金属層２、４は、例えば、アルミニウム、金、銀、チタン、または銅の層である。
可能な実施形態においては、該方法は、基板の１つ、例えば第１の基板の表面上に金属層を被着させる前に、前記基板上に表層を形成する工程を含む。表層は、例えば金属層または酸化物層である。表層は、例えば、基板内への金属層材料の拡散に対するバリア層、例えば窒化チタンまたは窒化タンタル表層であってもよい。表層はまた、誘電体、窒化物、または金属から選択される物質の層であってもよく、その表面粗さは、第１および第２の基板の直接接合を可能にするものではない。
本発明の範囲内では、被着金属層２、４は、各被着金属層の表面粗さを粗さ閾値未満に制限するべく、厚さコントロールされたものである。
被着金属層の厚さが高い程、金属層の表面粗さが増すことが知られている。それ故、第１および第２の基板１、３の表面粗さに依存して、当業者は完全に、被着金属層の表面粗さが粗さ閾値未満にとどまるように被着金属層の厚さを適合させることが可能である。この必要条件は、結果として、非常に薄い、例えば厚さ１００ｎｍ未満の、金属層２、４の被着の実施をもたらす。
図２ａおよび２ｂでは、１×１μｍ2の面積を走査する原子間力顕微鏡で測定されたときの、それぞれ金および銅の金属層の表面粗さにおける変化を、厚さ２０ｎｍの窒化チタン表層で被覆されたシリコン基板上に被着された厚さの関数として表す。これらの図のそれぞれについて、破線で囲まれた領域は、本発明による直接接合に適合するパラメータの対を表す。
したがって、金属層が銅層である場合、その厚さは好ましくは、１×１μｍ2の面積を走査する原子間力顕微鏡で測定されたとき、その表面粗さを、１．０ｎｍ ＲＭＳ未満に制限するべくコントロールされる。このことは、連続した金属層（完全なプレート）について、山から谷までが約１０ｎｍ未満の表面粗さに相当する。
同様に、金属層が金層である場合、その厚さは好ましくは、１×１μｍ２の面積を走査する原子間力顕微鏡で測定されたとき、その表面粗さを、１．２ｎｍ ＲＭＳ未満に制限するべくコントロールされる。このことは、連続した金属層（完全なプレート）について、山から谷までが約１２ｎｍ未満の表面粗さに相当する。
本発明による方法の記載に戻れば、これは金属層の形成に続き、第１および第２の基板１、３の表面上に被着された金属層２、４を、空気に暴露する工程を含む。この空気暴露は、本発明の方法を、真空環境の確保を要するかまたは金属酸化に対し雰囲気を防護する技術よりも、産業的観点からはるかに実施し易いものにする。この空気暴露は、金属層形成後に直接行なわれ、すなわち金属層の表面の物理化学的性質、特にその粗さを修飾することになる中間の技術的工程を実施することがない。
次に、図１ｂを参照すれば、該方法は、その表面粗さが被着工程によって制限される被着金属接合層２、４を直接接触させることにより、第１および第２の基板１、３を接合する工程を含む。直接接合される層の表面粗さは、それ故、ＣＭＰタイプの研磨または表面粗さを修飾するいかなる別の操作も要することなく、被着工程に直接由来する。したがって該方法は、金属層が形成された後に、接合を達成するために、ＣＭＰ研磨などの表面粗さを修飾する工程を含まず、直接接合された層の表面粗さは、被着工程の終わりに得られたものである。
本発明の範囲内において、用語、直接接合と直接接触による接合とは、同等である。
この接合工程は、被着金属層の最大空気暴露時間（ｍａｘｉｍｕｍ ａｉｒ ｅｘｐｏｓｉｔｉｏｎ ｔｉｍｅ）の後に、３０分未満の、さらに好ましくは２０分未満である前記空気暴露（ａｉｒ ｅｘｐｏｓｉｔｉｏｎ）に続いて実行される。それは、空気暴露後に直接行なわれ、すなわち金属層の表面の物理化学的性質、特にその粗さを修飾することになる中間の技術的工程を実施することはない。
接合工程は、特に、５０℃未満の温度において、特に常温、例えば１０℃と３０℃の間において行われ得る。それはさらに、大気圧において、特に空気中で行なわれ得る。それはまた、金属接合層を接触させた結果として生じる第１および第２の基板のアセンブリに対し、圧力を印加することなく行われ得、接着はただ単に基板を互いに接近させたことから生じる。
接合工程の後、また図１ｃに例示的に示されるように、金属層２、４の間には何ら接合境界面は見られず、最終的には第１と第２の基板１、３の間に単一の金属層５があるだけである。接合はそれ故、接合境界面の再構築（すなわち、接合境界面を通した粒子の相互浸透）によって示され、これにおいて、境界面には何ら金属酸化物の連続した層は検出されない。
いかなる特定の科学的理論にも縛られることを望むものではないが、かかる接合が行なわれることを可能にするメカニズムについては、以下の仮説を提唱できるものと考えられる：
− 薄い金属層の被着、空気暴露、および表面の接触を相次いで実施することは、金属酸化物の層または表面吸着炭化水素の層の形成を防止または制限し、このことが常温で金属結合を生じる可能性を残す。この仮説は、特に、高い接着作用の測定によって支持され、接着レジメン（ａｄｈｅｓｉｏｎ ｒｅｇｉｍｅｎ）の変更が指示される。関与する引力は、それ故、ファンデルワールス力が接着を支配する通常の場合におけるよりも強い。
− 本発明の方法において使用される双方の金属の性質は特殊である：これらは延性材料（ｄｕｃｔｉｌｅ ｍａｔｅｒｉａｌｓ）である。それ故、接着メカニズムにおいては、斥力（ｒｅｐｕｌｓｉｖｅ ｆｏｒｃｅｓ）が凹凸（ａｓｐｅｒｉｔｉｅｓ）の機械的応答に関係づけられることから、これらの材料は引力の作用下ではより変形する傾向がある。したがって、この変形の容易さと、関与する強い力との複合作用が、これらの表面の直接接合に適合する粗許容限度のさらなる拡張をもたらす。
何らの超真空雰囲気も、何らのサーマルバジェットの適用も、何らの圧力の印加も、何らの研磨も必要としない接合を実施することを可能にすることの他に、本発明の別の利益は、直接接合されることを可能にするには高すぎる粗さをもつ表層のアセンブリに関する。
例としては、Ｓｉ基板上に被着されたモリブデン表層であり、かつ０．８ｎｍ ＲＭＳのその表面粗さが、図３ａから見えてくるように直接接合によってそれらがアセンブルされることを可能にするには高すぎる、該モリブデン表層が考えられる。接合品質は、超音波顕微鏡により評価される：最も明るいコントラストのゾーンは接合されていないのに対し、最も暗いコントラストのゾーンは接合されている。一方、モリブデン層上に厚さ１０ｎｍの微細な金の層を被着させることにより、上記に例示された１．２ｎｍＲＭＳの粗さ閾値より低い０．９ｎｍ ＲＭＳの表面粗さが確保されるとともに、直接接合が、図３ｂから見えてくるような完全なアセンブリを生じる結果となる。
図３ｂの構造の直接接合の後の現象を調べるため、ＴＥＭ（透過型電子顕微鏡）断面を作成し、Ｓｉ−Ｍｏ−Ａｕ｜Ａｕ−Ｍｏ−Ｓｉ構造の接合について観察した。図４の左の断面は、接触直後の構造を例示し、リファレンスＲＩはモリブデン層の最初の粗さを示す。図４の中央の断面および右の断面（破線は元の境界面の位置である）は、金層の完全な再構築と、常温における接合境界面の消失とを例示する。金表面は何ら酸化物も炭化水素ももたないことから、それらは双方の表面のリアルな「原子ジッパー（ａｔｏｍｉｃ ｚｉｐ）」を作っていた。最後に、金層の延性が、非常に高い粗さを示すＭｏ表面が粒子の先端部において接合されるのを可能にした（特に、円柱型のＭｏ成長に起因して）。
本発明の可能な実施形態においては、該方法は、接合に続き、第１の基板の一部を除去する工程を含む。この除去は、機械的および／または化学的薄膜化によるか、またはさらに、第１の基板を、例えばイオン注入（ｉｍｐｌｅｍｅｎｔｉｎｇ ａｎ ｉｏｎｉｃ ｉｍｐｌａｎｔａｔｉｏｎ）を実施することにより予め脆化されたゾーン（ｐｒｅｖｉｏｕｓｌｙ ｅｍｂｒｉｔｔｌｅｄ ｚｏｎｅ）において分離することによって行なわれ得る。このように、本発明の方法は、基板の接合に先立ち、原子種の注入（ｉｍｐｌａｎｔｉｎｇ ａｔｏｍｉｃ ｓｐｅｃｉｅｓ）により第１の基板内に脆化ゾーンを形成すること、および接合後に、脆化ゾーンにおいて前記第１の基板を分離することにより、第１の基板を薄膜化することを含み得る。この方法においてＳｍａｒｔ Ｃｕｔ（商標）技術を本発明の方法の範囲内で実施することにより、別の基板上へ層を移すことが、特に熱膨張係数が異なるにもかかわらず可能となる。

Claims (11)

  1. 第１の基板（１）と第２の基板（３）とを金属接合層（２、４）を介してアセンブルするための方法であって、
    − 前記第１および第２の基板（１、３）の各々の表面上に、被着された金属層の各々の表面粗さを粗さ閾値未満に制限するべく厚さコントロールされた金属層（２、４）を被着させる工程と、
    − 前記第１および第２の基板の表面上に被着された前記金属層を、空気に暴露する工程と、
    − 被着された前記金属接合層を接触させることにより、前記第１および第２の基板を直接接合する工程とを含み、接触された層の表面粗さが被着工程の最後に得られたものであり、
    前記接合する工程が、前記金属接合層を接触させた結果として生じる前記第１および第２の基板のアセンブリに対し、圧力を印加することなく行われ、
    前記第１の基板の表面上への金属層の被着の前に、前記第１の基板上に表層を形成する工程をさらに含み、前記表層が、誘電体、窒化物、または金属から選択される物質の層であり、その表面粗さが、前記第１および第２の基板の直接接合を可能にするものではない、方法。
  2. 前記接合する工程が、３０分未満の前記金属層の最大空気暴露時間の後に、実行される、請求項１に記載の方法。
  3. 前記接合する工程が、５０℃未満の温度において行われる、請求項１および２のいずれか１項に記載の方法。
  4. 前記接合する工程が、大気圧下で行われる、請求項１〜３のいずれか１項に記載の方法。
  5. 前記接合する工程は、空気中で行なわれる、請求項１〜４のいずれか１項に記載の方法。
  6. 前記表層が、前記金属層の物質の、前記第１の基板中への拡散に対するバリア層、例えば窒化チタンまたは窒化タンタルの表層である、請求項１〜５のいずれか１項に記載の方法。
  7. 前記第１および第２の基板が、異なる熱膨張係数をもつ、請求項１〜６のいずれか１項に記載の方法。
  8. 前記金属層が、物理蒸着によって被着される、請求項１〜７のいずれか１項に記載の方法。
  9. 前記金属層が、１×１μｍ２の面積を走査する原子間力顕微鏡を用いて測定されたとき、その表面粗さを１．０ｎｍ ＲＭＳ未満に制限するべく厚さコントロールされた銅層である、請求項１〜８のいずれか１項に記載の方法。
  10. 前記金属層が、１×１μｍ２の面積を走査する原子間力顕微鏡を用いて測定されたとき、その表面粗さを１．２ｎｍ ＲＭＳ未満に制限するべく厚さコントロールされた金層である、請求項１〜９のいずれか１項に記載の方法。
  11. 接合に先立ち、原子種を注入することにより前記第１の基板内に脆化ゾーンを形成すること、および接合に続き、前記第１の基板を前記脆化ゾーンにおいて分離することにより、前記第１の基板の一部を除去することを含む、請求項１〜１０のいずれか１項に記載の方法。
JP2017519514A 2014-10-17 2015-10-14 低粗度金属層を介した直接接着のための方法 Active JP6778184B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1460017 2014-10-17
FR1460017A FR3027250B1 (fr) 2014-10-17 2014-10-17 Procede de collage direct via des couches metalliques peu rugueuses
PCT/EP2015/073746 WO2016059094A1 (fr) 2014-10-17 2015-10-14 Procédé de collage direct via des couches métalliques peu rugueuses

Publications (2)

Publication Number Publication Date
JP2017536986A JP2017536986A (ja) 2017-12-14
JP6778184B2 true JP6778184B2 (ja) 2020-10-28

Family

ID=52988121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519514A Active JP6778184B2 (ja) 2014-10-17 2015-10-14 低粗度金属層を介した直接接着のための方法

Country Status (5)

Country Link
US (1) US10115698B2 (ja)
EP (1) EP3207564B1 (ja)
JP (1) JP6778184B2 (ja)
FR (1) FR3027250B1 (ja)
WO (1) WO2016059094A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3054074B1 (fr) 2016-07-18 2018-08-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct metal-metal
FR3076067B1 (fr) * 2017-12-21 2020-01-10 Universite De Franche-Comte Procede de fabrication de composite a couche mince ultra-plane
JP7283716B2 (ja) * 2018-01-15 2023-05-30 ソニーグループ株式会社 機能素子および機能素子の製造方法ならびに電子機器
EP3525232A1 (en) * 2018-02-09 2019-08-14 Nexperia B.V. Semiconductor device and method of manufacturing the same
CN114207781A (zh) * 2019-09-05 2022-03-18 国立大学法人东北大学 化学键合法及接合结构体
FR3102575B1 (fr) * 2019-10-25 2021-11-26 Commissariat Energie Atomique Procédé de fabrication d’une puce photonique par report d’une vignette sur un substrat de réception
FR3102608B1 (fr) 2019-10-28 2021-09-24 Commissariat Energie Atomique Procédé de transfert d’une couche mince à l’aide d’un polymère précéramique chargé
FR3103551B1 (fr) * 2019-11-27 2021-12-17 Commissariat Energie Atomique Procédé de fabrication d’un dispositif de détection comportant une etape de collage direct d’une couche mince de scellement munie d’un matériau getter
WO2022172349A1 (ja) * 2021-02-10 2022-08-18 キヤノンアネルバ株式会社 化学結合法及びパッケージ型電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
JP5144585B2 (ja) * 2009-05-08 2013-02-13 住友電気工業株式会社 半導体装置およびその製造方法
FR2947481B1 (fr) 2009-07-03 2011-08-26 Commissariat Energie Atomique Procede de collage cuivre-cuivre simplifie
EP2473010B1 (en) * 2009-08-26 2014-03-19 Ocean's King Lighting Science & Technology Co., Ltd. Light emitting element, manufacturing method and light emitting method thereof
JP2010135805A (ja) * 2009-12-24 2010-06-17 Seiko Epson Corp 接合体の形成方法および接合体
JP5414583B2 (ja) * 2010-03-16 2014-02-12 キヤノン株式会社 マイクロ構造体及びその製造方法
JP5569964B2 (ja) * 2010-05-07 2014-08-13 株式会社ムサシノエンジニアリング 原子拡散接合方法
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
JP5682327B2 (ja) * 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
KR102188495B1 (ko) * 2014-01-21 2020-12-08 삼성전자주식회사 반도체 발광소자의 제조 방법
DE102014106231A1 (de) * 2014-05-05 2015-11-05 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum permanenten Bonden

Also Published As

Publication number Publication date
EP3207564B1 (fr) 2021-08-18
EP3207564A1 (fr) 2017-08-23
JP2017536986A (ja) 2017-12-14
WO2016059094A1 (fr) 2016-04-21
FR3027250A1 (fr) 2016-04-22
US20170236800A1 (en) 2017-08-17
FR3027250B1 (fr) 2019-05-03
US10115698B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
JP6778184B2 (ja) 低粗度金属層を介した直接接着のための方法
JP5988389B2 (ja) レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
JP5571988B2 (ja) 接合方法
KR101991389B1 (ko) 이중층 전사 방법
CN110310896B (zh) 用于接合基板的接触表面的方法
WO2005019094A1 (fr) Structure empilée, et procédé pour la fabriquer
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
WO2015111753A1 (ja) パッケージ形成方法及びｍｅｍｓ用パッケージ
TW201250784A (en) Method for permanent bonding of wafers
JP5613580B2 (ja) 基板の製造方法
JP2010517258A (ja) 粗界面を形成し制御するための方法
TW202143293A (zh) 用於接合兩個半導體底材的方法
TWI836062B (zh) 用於低密度矽氧化物的熔融接合與脫接方法及結構
TWI804977B (zh) 半導體基板、半導體基板的製造方法以及半導體元件的製造方法
Rabold et al. Low Temperature Wafer Bonding: Plasma Assisted Silicon Direct Bonding vs. Silicon-Gold Eutectic Bonding
EP4280261A1 (fr) Procede de collage temporaire
US20160343684A1 (en) Thermocompression bonding with raised feature
CN116686066A (zh) 用于制造包括包含聚集体的界面区域的半导体结构的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200717

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200717

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200731

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201009

R150 Certificate of patent or registration of utility model

Ref document number: 6778184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250