JP2010054695A - 光デバイスの製造方法 - Google Patents
光デバイスの製造方法 Download PDFInfo
- Publication number
- JP2010054695A JP2010054695A JP2008218206A JP2008218206A JP2010054695A JP 2010054695 A JP2010054695 A JP 2010054695A JP 2008218206 A JP2008218206 A JP 2008218206A JP 2008218206 A JP2008218206 A JP 2008218206A JP 2010054695 A JP2010054695 A JP 2010054695A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- quantum dot
- optical device
- manufacturing
- sod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】本発明は、結晶成長技術以外の方法を用いて、量子ドット集合体のスペクトル幅の狭帯化を実現することを課題とする。
【解決手段】量子ドット集合体を有する第1の基板を用意する工程と、第1の基板とウエハ接合を行うための第2の基板を用意する工程と、第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、第1の基板の量子ドット集合体が形成された側と第2の基板とを接合する工程と、接合した基板を加熱する工程と、第1の基板の薄膜化を行う工程とを含む光デバイスの製造方法である。
【選択図】図3
【解決手段】量子ドット集合体を有する第1の基板を用意する工程と、第1の基板とウエハ接合を行うための第2の基板を用意する工程と、第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、第1の基板の量子ドット集合体が形成された側と第2の基板とを接合する工程と、接合した基板を加熱する工程と、第1の基板の薄膜化を行う工程とを含む光デバイスの製造方法である。
【選択図】図3
Description
本発明は、光デバイスの製造方法に係り、特に、量子ドット集合体を用いた光デバイスの高効率化、低消費電力化に関する。
量子ドットは、デルタ関数的な状態密度をもつため、大きな光学利得の実現が期待される。量子ドット集合体による大きな光学利得実現には、量子ドットの高密度化、高均一化が求められる。
しかしながら、高密度量子ドット集合体を用いた光デバイスにおいては、量子ドットのサイズばらつき等に起因する不均一広がりによってスペクトル幅が広がってしまうため、光学利得が減少するという問題点が指摘されている。大きな光学利得の実現には、高密度量子ドット集合体のスペクトル幅の狭帯化が望まれる。
現在、高密度量子ドット集合体における不均一広がりを抑制する方法としては、特殊な結晶成長技術を用いた量子ドットの作製が挙げられる。
例えば、特殊なAs2分子線を用いた分子線エピタキシー法により、量子ドットを作製する方法が挙げられる(非特許文献1)。また、特殊な層(Sb/GaAs)上に分子線エピタキシー法により、量子ドットを作製する方法が挙げられる(非特許文献2)。
このように、量子ドットを結晶成長により作製する際に、特殊な工夫を行うことで、高密度量子ドット集合体の高均一化を実現する手法が提案されている。
ところが実際には、高密度化と共に、高均一化を実現することは難しいことが知られている。例えば、高密度化には、量子ドットの面内高密度化に加えて、量子ドット層の多層化が有効である。しかしながら、多層化を行う場合、下層の量子ドット層の影響により、上層の量子ドットの均一性が劣化するという問題点がある。
さらに、実際の光デバイスにおいては、高密度化、高均一化に加えて、動作波長を制御しなければならない。ここで、量子ドットの動作波長は、主に、量子ドットのサイズに依存するため、量子ドットのサイズを光デバイスの動作波長に対応するように制御する必要がある。そのため、量子ドットの結晶成長条件には、さらなる制約が加わることになる。
以上のように、量子ドット集合体の実用化の際には、高密度性、高均一性、動作波長等、様々な特性を、結晶成長技術によって制御しなければならないという問題点がある。そのため、原理上期待される光デバイスの高効率化、低消費電力化の実現が難しい状況となっている。
ここで、結晶成長技術以外の方法で、量子ドット集合体の特性を制御する手法が望まれる。特に、光デバイスの高効率化、低消費電力化を考えた場合、量子ドット集合体の高均一化が重要となる。
例えば、高速熱アニール処理を量子ドット集合体に施すことで、量子ドット集合体のスペクトル幅を狭帯化することが可能である(非特許文献3)。スペクトル幅の狭帯化に伴って、光学利得が向上するため、光デバイスの高効率化、低消費電力化の実現が期待される。
しかしながら、高速熱アニール処理を行った場合、量子ドット集合体の発光波長が短波長側へと大きくシフトするという、実用上、重大な問題点が存在する。
これは、高速熱アニール処理に用いる加熱温度が600〜900℃と非常に高温なためである。
T. Amano and et al.、"Realization of 1.3 mm InAs quantum dots with high-density、uniformity、and quality、" Journal of Crystal Growth、Vol. 295、pp. 162-165 (2006) M. Ohta and et al.、"Self-Formation of High-Density and High-Uniformity InAs Quantum Dots on Sb/GaAs Layers by Molecular Beam Epitaxy、" Japanese Journal of Applied Physics、Vol. 45、pp. 3427-3429 (2006) S. J. Xu and et al.、"Effects of rapid thermal annealing on structure and luminescence of self-assembled InAs/GaAs quantum dots、" Applied Physics Letters、Vol. 72、pp. 3335-3337 (1998)
これは、高速熱アニール処理に用いる加熱温度が600〜900℃と非常に高温なためである。
T. Amano and et al.、"Realization of 1.3 mm InAs quantum dots with high-density、uniformity、and quality、" Journal of Crystal Growth、Vol. 295、pp. 162-165 (2006) M. Ohta and et al.、"Self-Formation of High-Density and High-Uniformity InAs Quantum Dots on Sb/GaAs Layers by Molecular Beam Epitaxy、" Japanese Journal of Applied Physics、Vol. 45、pp. 3427-3429 (2006) S. J. Xu and et al.、"Effects of rapid thermal annealing on structure and luminescence of self-assembled InAs/GaAs quantum dots、" Applied Physics Letters、Vol. 72、pp. 3335-3337 (1998)
本発明は、量子ドット集合体のスペクトル幅の狭帯化を実現する光デバイスの製造方法の提供を課題とし、特に結晶成長技術以外の方法を用いて、量子ドット集合体のスペクトル幅の狭帯化を実現することを課題とする。
上記課題は次のような手段により解決される。
(1)量子ドット集合体を有する第1の基板を用意する工程と、第1の基板とウエハ接合を行うための第2の基板を用意する工程と、第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、第1の基板の量子ドット集合体が形成された側と第2の基板とを接合する工程と、接合した基板を加熱する工程と、第1の基板の薄膜化を行う工程とを含む光デバイスの製造方法。
(2)上記第1の基板、SOD、第2の基板の少なくとも一つが、他と異なる熱膨張係数をもつことを特徴とする(1)に記載の光デバイスの製造方法。
(3)上記第1の基板が、化合物半導体基板であることを特徴とする(1)又は(2)に記載の光デバイスの製造方法。
(4)上記第1の基板が、GaAs基板又はInP基板であることを特徴とする(3)に記載の光デバイスの製造方法。
(5)上記第2の基板が、Si基板又はSOI基板であることを特徴とする(1)乃至(4)のいずれかに記載の光デバイスの製造方法。
(6)上記SODが、SOGであることを特徴とする(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(7)上記SODが、有機ポリマーであることを特徴とする(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(8)上記SODが、DVS−BCBであることを特徴とする(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(9)上記量子ドット集合体が、InAs量子ドットであることを特徴とする(1)乃至(8)のいずれかに記載の光デバイスの製造方法。
(10)上記接合した基板を加熱する工程において、加熱温度が300℃以下であることを特徴とする(1)乃至(9)のいずれかに記載の光デバイスの製造方法。
(11)上記第1の基板の薄膜化を行う工程において、第1の基板の厚さを10μm以下とすることを特徴とする(1)乃至(10)のいずれかに記載の光デバイスの製造方法。
(1)量子ドット集合体を有する第1の基板を用意する工程と、第1の基板とウエハ接合を行うための第2の基板を用意する工程と、第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、第1の基板の量子ドット集合体が形成された側と第2の基板とを接合する工程と、接合した基板を加熱する工程と、第1の基板の薄膜化を行う工程とを含む光デバイスの製造方法。
(2)上記第1の基板、SOD、第2の基板の少なくとも一つが、他と異なる熱膨張係数をもつことを特徴とする(1)に記載の光デバイスの製造方法。
(3)上記第1の基板が、化合物半導体基板であることを特徴とする(1)又は(2)に記載の光デバイスの製造方法。
(4)上記第1の基板が、GaAs基板又はInP基板であることを特徴とする(3)に記載の光デバイスの製造方法。
(5)上記第2の基板が、Si基板又はSOI基板であることを特徴とする(1)乃至(4)のいずれかに記載の光デバイスの製造方法。
(6)上記SODが、SOGであることを特徴とする(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(7)上記SODが、有機ポリマーであることを特徴とする(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(8)上記SODが、DVS−BCBであることを特徴とする(1)乃至(5)のいずれかに記載の光デバイスの製造方法。
(9)上記量子ドット集合体が、InAs量子ドットであることを特徴とする(1)乃至(8)のいずれかに記載の光デバイスの製造方法。
(10)上記接合した基板を加熱する工程において、加熱温度が300℃以下であることを特徴とする(1)乃至(9)のいずれかに記載の光デバイスの製造方法。
(11)上記第1の基板の薄膜化を行う工程において、第1の基板の厚さを10μm以下とすることを特徴とする(1)乃至(10)のいずれかに記載の光デバイスの製造方法。
本発明によれば、結晶成長技術以外の方法により、量子ドット集合体のスペクトル幅の狭帯化を実現することが可能となる。また、従来の高速熱アニール処理を用いた方法と異なり、量子ドット集合体の動作波長を維持したまま、スペクトル幅の狭帯化を実現することが可能となる。さらに本発明によれば、結晶成長技術以外の方法により、量子ドット集合体を用いた光デバイスの高効率化、低消費電力化を実現することが可能となる。
次に請求項1に係る発明では、ウエハ接合にSODを用いているため、第1の基板、第2の基板の材料が異なる場合においても、良好なウエハ接合を実現することが可能である。また、ウエハ接合時に実施する加熱処理の温度を低い値とすることが可能である。
さらに請求項1に係る発明では、ウエハ接合後、第1の基板を薄膜化するため、ウエハ接合により生じる残留応力の影響を、量子ドット集合体に効果的に付加することが可能である。
以下、好ましい実施例を例示して本発明を詳細に説明する。
本発明では第一に、量子ドット集合体を有する第1の基板を用意する(図1左図)。第1の基板としては、例えば、GaAs、InP等の化合物半導体基板、NaCl基板、ガラス基板が挙げられる。また、量子ドットしては、例えば、InAs量子ドット、InP量子ドット、CuCl量子ドット、CdSe量子ドットが挙げられる。
本発明では第一に、量子ドット集合体を有する第1の基板を用意する(図1左図)。第1の基板としては、例えば、GaAs、InP等の化合物半導体基板、NaCl基板、ガラス基板が挙げられる。また、量子ドットしては、例えば、InAs量子ドット、InP量子ドット、CuCl量子ドット、CdSe量子ドットが挙げられる。
次に、第1の基板とウエハ接合を行うための第2の基板を用意する(図1右図)。第2の基板としては、例えば、Si基板、SOI(Silicon On Insulator)基板が挙げられる。
次に、低屈折率絶縁性材料の原料を含有する溶液を用いて、第1の基板と第2の基板のウエハ接合を行う(図2)。ウエハ接合は、量子ドット集合体を有する面が接合面となるように行う。この際、加熱処理を施すことで、強い接合強度が実現される。
本明細書においては、低屈折率絶縁性材料の原料を含有する溶液のことを、SOD(Spin On Dielectric)と略称する。SODとしては、例えば、SOG(Spin On Glass)、有機ポリマーが挙げられる。
SODを用いることで、第1の基板、第2の基板の材料が異なる場合においても、良好なウエハ接合を実現することが可能となる。また、SODを用いることで、ウエハ接合時に実施する加熱処理の温度を低い値とすることが可能となる。例えば、加熱処理の温度を300℃以下にできるため、熱によるデバイスへのダメージを十分抑えることが可能となる。
次に、第1の基板の薄膜化(基板剥離)を行う(図3)。第1の基板の薄膜化により、ウエハ接合により生じる残留応力の影響を、量子ドット集合体に効果的に付加することが可能となる。
基板を薄膜化する方法としては、例えば、機械的研磨を用いる方法、エッチストップ層を用いる方法、犠牲層を用いる方法、CMP(Chemical Mechanical Polishing)を用いる方法、水素イオン注入を用いる方法が挙げられる。
基板を薄膜化する方法としては、例えば、機械的研磨を用いる方法、エッチストップ層を用いる方法、犠牲層を用いる方法、CMP(Chemical Mechanical Polishing)を用いる方法、水素イオン注入を用いる方法が挙げられる。
ウエハ接合、基板剥離により作製された量子ドット集合体を含む基板に、各種半導体プロセスを施し、光デバイスの作製を行う。光デバイスとしては、例えば、レーザ、光増幅器が挙げられる。
なお、第1の基板、第2の基板に、予め、各種半導体プロセスが施されていてもよい。
なお、第1の基板、第2の基板に、予め、各種半導体プロセスが施されていてもよい。
最後に、実際に、本発明を用いて量子ドット集合体のスペクトル幅の狭帯化を実現した例を示す。
量子ドット集合体を有する第1の基板としては、GaAs基板を用いた。量子ドットとしては、InAs量子ドットを用いた。第2の基板としては、Si基板を用いた。
SODとしては、有機ポリマーの一種であるDVS−BCB(ジビニルシロキサン・ビス・ベンゾシクロブテン)を用いた。
ウエハ接合時の加熱処理の温度は、200℃程度とした。
量子ドット集合体を有する第1の基板としては、GaAs基板を用いた。量子ドットとしては、InAs量子ドットを用いた。第2の基板としては、Si基板を用いた。
SODとしては、有機ポリマーの一種であるDVS−BCB(ジビニルシロキサン・ビス・ベンゾシクロブテン)を用いた。
ウエハ接合時の加熱処理の温度は、200℃程度とした。
図4に、ウエハ接合前のGaAs基板上における量子ドット集合体からの発光スペクトルを示す。そして、図5に、ウエハ接合、基板剥離後のSi基板上における量子ドット集合体からの発光スペクトルを示す。
図6に、ウエハ接合、基板剥離後の試料構造を示す。本実施例において、基板剥離は、エッチストップ層を導入することにより実現した。また、第1の基板の厚さは、10μm以下とした。
量子ドット集合体は、特殊なAs2分子線を用いた分子線エピタキシー法により作製した(非特許文献1)。1層当たりの量子ドット密度は、約1011/cm2と高密度である。また、さらなる高密度化のため、量子ドット層を9層積層した。
ウエハ接合前の量子ドット集合体における発光スペクトルの半値全幅が26meVである(図4参照)のに対して、ウエハ接合、基板剥離後の量子ドット集合体における発光スペクトルの半値全幅は16meVである(図5参照)。これはウエハ接合前の量子ドット集合体における発光スペクトルの半値全幅の62%に当たる。
ウエハ接合技術を用いることで量子ドット集合体のスペクトル幅が大幅に狭帯化されることが分かる。
この狭帯化は、熱膨張係数が異なる材料をウエハ接合した場合に発生する残留応力に起因する。
この狭帯化は、熱膨張係数が異なる材料をウエハ接合した場合に発生する残留応力に起因する。
ウエハ接合の際、十分な接合強度を得るためには、加熱処理が必要である。そのため、ウエハ接合、加熱処理後、常温に戻った際には、各材料の熱膨張係数の違いにより、残留応力が発生することになる。
残留応力の形成のためには、第1の基板、SOD、第2の基板の少なくとも一つに、他と異なる熱膨張係数をもたせる必要がある。
残留応力の形成のためには、第1の基板、SOD、第2の基板の少なくとも一つに、他と異なる熱膨張係数をもたせる必要がある。
ここで、量子ドット集合体に効率よく残留応力の影響を付加するためには、量子ドット集合体を含む第1の基板の薄膜化を行う必要がある。
第1の基板の薄膜化を行わない場合、第1の基板の支持により、量子ドット集合体に残留応力の影響を十分付加することができない。
第1の基板の薄膜化を行わない場合、第1の基板の支持により、量子ドット集合体に残留応力の影響を十分付加することができない。
また、ウエハ接合前の量子ドット集合体における発光スペクトルのピーク波長が1322nmであるのに対して、ウエハ接合、基板剥離後の量子ドット集合体における発光スペクトルのピーク波長は1327nmである。
本発明では、従来の高速熱アニール処理による方法(非特許文献3)で問題となっているような動作波長の大幅なシフトは発生しない。
また本発明においては、発光波長は長波長側へとシフトする。これは、高速熱アニール処理で観測される波長シフトとは、逆方向へのシフトである。高速熱アニール処理では、発光波長が短波長側へとシフトすることが知られている。
このことからも、本発明が、従来と異なる原理に基づいて量子ドット集合体の特性を制御する方法であることが分かる。
このことからも、本発明が、従来と異なる原理に基づいて量子ドット集合体の特性を制御する方法であることが分かる。
本発明を用いることで、量子ドット集合体を用いた光デバイスの高効率化、低消費電力化が可能である。
量子ドット集合体を用いた光デバイスの実用化を考えた場合、結晶成長技術以外の方法による量子ドット集合体の性能向上は、非常に重要な技術と言える。
量子ドット集合体を用いた光デバイスの実用化を考えた場合、結晶成長技術以外の方法による量子ドット集合体の性能向上は、非常に重要な技術と言える。
Claims (11)
- 量子ドット集合体を有する第1の基板を用意する工程と、
第1の基板とウエハ接合を行うための第2の基板を用意する工程と、
第1及び第2の基板の少なくとも一方の基板上面にSODを塗布する工程と、
第1の基板の量子ドット集合体が形成された側と第2の基板とを接合する工程と、
接合した基板を加熱する工程と、
第1の基板の薄膜化を行う工程とを含む光デバイスの製造方法。 - 上記第1の基板、SOD、第2の基板の少なくとも一つが、他と異なる熱膨張係数をもつことを特徴とする請求項1に記載の光デバイスの製造方法。
- 上記第1の基板が、化合物半導体基板であることを特徴とする請求項1又は2に記載の光デバイスの製造方法。
- 上記第1の基板が、GaAs基板又はInP基板であることを特徴とする請求項3に記載の光デバイスの製造方法。
- 上記第2の基板が、Si基板又はSOI基板であることを特徴とする請求項1乃至4のいずれか1項に記載の光デバイスの製造方法。
- 上記SODが、SOGであることを特徴とする請求項1乃至5のいずれか1項に記載の光デバイスの製造方法。
- 上記SODが、有機ポリマーであることを特徴とする請求項1乃至5のいずれか1項に記載の光デバイスの製造方法。
- 上記SODが、DVS−BCBであることを特徴とする請求項1乃至5のいずれか1項に記載の光デバイスの製造方法。
- 上記量子ドット集合体が、InAs量子ドットであることを特徴とする請求項1乃至8のいずれか1項に記載の光デバイスの製造方法。
- 上記接合した基板を加熱する工程において、加熱温度が300℃以下であることを特徴とする請求項1乃至9のいずれか1項に記載の光デバイスの製造方法。
- 上記第1の基板の薄膜化を行う工程において、第1の基板の厚さを10μm以下とすることを特徴とする請求項1乃至10のいずれか1項に記載の光デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218206A JP2010054695A (ja) | 2008-08-27 | 2008-08-27 | 光デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218206A JP2010054695A (ja) | 2008-08-27 | 2008-08-27 | 光デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010054695A true JP2010054695A (ja) | 2010-03-11 |
Family
ID=42070708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008218206A Pending JP2010054695A (ja) | 2008-08-27 | 2008-08-27 | 光デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010054695A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243891A (ja) * | 2010-05-21 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | 量子ドット半導体光増幅器 |
FR2980919A1 (fr) * | 2011-10-04 | 2013-04-05 | Commissariat Energie Atomique | Procede de double report de couche |
CN111129184A (zh) * | 2019-12-30 | 2020-05-08 | 长春理工大学 | 一种高效散热半导体衬底及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009393A (ja) * | 2000-04-19 | 2002-01-11 | Fuji Xerox Co Ltd | 垂直共振器型面発光半導体レーザ装置及びその製造方法 |
JP2002299763A (ja) * | 2001-04-03 | 2002-10-11 | Sony Corp | 半導体レーザ素子及びその作製方法 |
JP2003086836A (ja) * | 2001-09-13 | 2003-03-20 | United Epitaxy Co Ltd | 発光ダイオードおよびその製造方法 |
JP2006074036A (ja) * | 2004-09-01 | 2006-03-16 | Shogen Koden Kofun Yugenkoshi | 半導体発光装置およびその製作方法 |
JP2008065317A (ja) * | 2006-08-10 | 2008-03-21 | National Institute Of Advanced Industrial & Technology | 光デバイスの製造方法 |
JP2008085064A (ja) * | 2006-09-27 | 2008-04-10 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
JP2008122926A (ja) * | 2006-10-19 | 2008-05-29 | National Institute Of Advanced Industrial & Technology | 光デバイスの製造方法 |
-
2008
- 2008-08-27 JP JP2008218206A patent/JP2010054695A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009393A (ja) * | 2000-04-19 | 2002-01-11 | Fuji Xerox Co Ltd | 垂直共振器型面発光半導体レーザ装置及びその製造方法 |
JP2002299763A (ja) * | 2001-04-03 | 2002-10-11 | Sony Corp | 半導体レーザ素子及びその作製方法 |
JP2003086836A (ja) * | 2001-09-13 | 2003-03-20 | United Epitaxy Co Ltd | 発光ダイオードおよびその製造方法 |
JP2006074036A (ja) * | 2004-09-01 | 2006-03-16 | Shogen Koden Kofun Yugenkoshi | 半導体発光装置およびその製作方法 |
JP2008065317A (ja) * | 2006-08-10 | 2008-03-21 | National Institute Of Advanced Industrial & Technology | 光デバイスの製造方法 |
JP2008085064A (ja) * | 2006-09-27 | 2008-04-10 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
JP2008122926A (ja) * | 2006-10-19 | 2008-05-29 | National Institute Of Advanced Industrial & Technology | 光デバイスの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243891A (ja) * | 2010-05-21 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | 量子ドット半導体光増幅器 |
FR2980919A1 (fr) * | 2011-10-04 | 2013-04-05 | Commissariat Energie Atomique | Procede de double report de couche |
WO2013050683A1 (fr) * | 2011-10-04 | 2013-04-11 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de double report de couche |
CN111129184A (zh) * | 2019-12-30 | 2020-05-08 | 长春理工大学 | 一种高效散热半导体衬底及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8111729B2 (en) | Multi-wavelength hybrid silicon laser array | |
Roy et al. | Multicolor ultralow‐threshold random laser assisted by vertical‐graphene network | |
US7816225B2 (en) | Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation | |
TW200530645A (en) | Integration of rare-earth doped amplifiers into semiconductor structures and uses of same | |
US7916986B2 (en) | Erbium-doped silicon nanocrystalline embedded silicon oxide waveguide | |
Wong et al. | Silicon integrated photonics begins to revolutionize | |
US8716106B2 (en) | Method for producing a bonded substrate | |
JP2010054695A (ja) | 光デバイスの製造方法 | |
Li et al. | Telecom InGaAs/InP quantum well lasers laterally grown on silicon-on-insulator | |
JP6845926B2 (ja) | 量子ドット構造の製造方法 | |
JP4514964B2 (ja) | 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法 | |
TWI414021B (zh) | 具有氮化銦鎵層之半導體裝置 | |
Spindlberger et al. | Thermal Stability of Defect‐Enhanced Ge on Si Quantum Dot Luminescence upon Millisecond Flash Lamp Annealing | |
Jiang et al. | Tunable Graphene/Quantum‐Dot Van der Waals Heterostructures’ Saturable Absorber Plane Arrays by Two‐Step Femtosecond and Nanosecond Laser Postprocessing | |
US8003491B2 (en) | Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation | |
JP2008065317A (ja) | 光デバイスの製造方法 | |
JP2008233707A (ja) | 光デバイスの製造方法 | |
Semenova et al. | Epitaxial growth of quantum dots on InP for device applications operating in the 1.55 µm wavelength range | |
US8130442B2 (en) | Optical amplifying medium, method of manufacturing the optical amplifying medium, and optical device comprising the optical amplifying medium | |
WO2003048041A1 (fr) | Procede permettant de former une couche de dioxyde de silicium | |
KR101568898B1 (ko) | 방향성 박리를 사용한 반도체 온 절연체 구조를 생성하기 위한 방법 및 장치 | |
WO2010147081A1 (ja) | Ge膜付きSOI基板の製造方法及びGe膜付きSOI基板 | |
JP5344474B2 (ja) | Er添加Si複合粒子の製造方法 | |
RU2239258C2 (ru) | Способ изготовления фотонной интегральной схемы | |
JP6560237B2 (ja) | 半導体可飽和吸収体ミラーの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130917 |