JP5664166B2

JP5664166B2 - 電流差動保護継電装置

Info

Publication number: JP5664166B2
Application number: JP2010259829A
Authority: JP
Inventors: 嘉重水間
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2010-11-22
Filing date: 2010-11-22
Publication date: 2015-02-04
Anticipated expiration: 2030-11-22
Also published as: JP2012114988A

Description

本発明は、変流器（ＣＴ）飽和対策を施した電流差動保護継電装置に関するものである。

電流差動保護継電装置（比率差動要素）の最も大きな課題は、ＣＴの飽和対策であり、ＣＴ残留磁束と事故電流直流分の影響でＣＴが過渡的に飽和し、外部事故にもかかわらず差電流が発生する。この現象は、短絡容量の増加とともに、ますます、ＣＴの飽和対策が必要不可欠なものになってくる。このため、従来のアナログ形の保護継電装置では、電流差動保護継電装置が適用できず、それ専用のＣＴが必要となる電圧保護継電装置しか適用できなかった。

例えば、母線保護継電装置におけるＣＴ飽和対策として、母線に外部事故が発生すると、多数の回線から供給される事故電流が一つの回線に集中するため、過大電流により事故回線のＣＴが飽和し易くなる。

図４（ａ）は、非特許文献１に記載のＣＴ飽和対策付き電流差動保護継電装置を述べるための基本原理であって、ＣＴ飽和時の２次電流波形と無変化検出の基本原理説明図であり、Ｆは事故点、Ｉ_Fは事故電流、Ｉ₁は流入電流、Ｉ₂は流出電流（ＣＴ飽和）、Ｉ_dは誤差電流である。

図４（ｂ）同上の非特許文献１に記載のシ−ケンス概要図であって、１は比率差動要素、２は無変化検出要素、３はタイマー、４は論理回路部である。

上記図４（ａ）において、外部事故時にＣＴ飽和が発生する場合でも、事故発生初期の飽和に達する間及び１サイクルのうちにＣＴ飽和が解けて差電流が、ほぼ零で一定となる期間（無変化期間）があるので、この期間を検出することにより、外部事故と判別し、比率差動要素のロックを行う。なお、内部事故時に発生する差電流波形は上記の無変化期間を持つことがないので、即時に動作させることができる。
非特許文献１によるＣＴ飽和対策としては、無変化期間を検出するために、電流差動保護継電装置（比率差動要素）の他に無変化検出要素が必要となり、全体装置が複雑で大型化となり、小型の保護継電装置には適用することができない問題がある。
また、上記の電流差動保護継電装置では、外部事故時にＣＴ飽和によって差電流が発生した場合に、電流差動継電装置が誤動作することがある問題もあった。
これらの問題を解決するものとして、特許文献１が公知になっている。この方式は、ディジタル演算処理装置を用い、サンプリングされた入力データの周波数分析をして特定の周波数成分を抽出し、ＣＴが飽和したときに定限時または反限時特性で保護出力を得るものである。

特開２００１−０８６６３８号公報

第二世代ディジタルリレー「電気協同研究、第５０巻第１号」、５９−６０頁、「第二世代ディジタルリレー専門委員会」、平成６年４月、社団法人：「電気協同研究会」

特許文献１のものは、非特許文献１の方式と比較して、ＣＴ等の小型化や低価格化を図ることは可能であるが、入力された電流データの周波数分析を実行するために高速フーリエ変換部を用いてフーリエ変換している。このため、計算のためのステップ数が多くなって時間がかかり、高速演算を実行するための演算部（ＣＰＵ）が必要となって、より小型化、低価格化への阻害要因となっていた。

本発明の目的は、上記の事情に鑑みてなされたもので、外部事故時にＣＴ飽和によって差電流が発生した場合でも電流差動保護リレーが誤動作しないようにすると共に、内部事故時には正動作できるようにし、しかも全体装置を小型化するようにした電流差動保護継電装置を提供することにある。

上記の課題を達成するために、請求項１は、
電力系統の保護対象区間を挟んで設置された第１変流器、第２変流器で各相の電流信号を検出し、検出電流を第１、第２アナログフィルタで高調波成分を除去して第１、第２アナログ／ディジタル変換器に入力して電気角３０゜でサンプリングしてディジタル信号に変換し、演算部に入力して電流差動特性を演算する電流差動リレーであって、前記第１変流器、第２変流器の飽和による差動電流発生時に電流差動リレーの出力をロックする電流差動保護継電装置において、
前記第１、第２アナログ／ディジタル変換器で変換されたディジタル信号の現在値ｉ１(n)，ｉ２(n)と任意サンプリング前のディジタル信号ｉ１(n-3)，ｉ２(n-3)から実効値Ｉ_R(n)を求め、算出した現在サンプリング時点の実効値Ｉ_R(n)と任意サンプリング時点の実効値Ｉ_R(n-2)の平均値Ｉ_R<ｎ>をリレーアルゴリズムの動作量とする小電流域比率特性部と、
前記ディジタル信号の現在値ｉ１(n)，ｉ２(n)と任意サンプリング前のディジタル信号ｉ１(n-3)，ｉ２(n-3)から実効値Ｉ_D(n)を求め、算出した現在サンプリング時点の実効値Ｉ_D(n)から任意前サンプリング時点の実効値Ｉ_D(n-2)を用いて
Ｉ_D<n>＝ＭＡＸ［｛Ｉ_D(n-12)＋Ｉ_D(n-14）｝／２，｛Ｉ_D(n-24)＋Ｉ_D(n-26）｝／２］（ただし、(n-12)〜(n-26)はそれぞれサンプリング時点）の演算を行い、異なる２つの任意前のサンプリング時点の実効値Ｉ_D(n)の平均値同士を比較し、何れか大きい方を最大値Ｉ_D<ｎ>とし、この最大値Ｉ_D<ｎ>をリレーアルゴリズムの抑制量とする大電流域比率特性部と、
前記小電流域比率特性部と大電流域比率特性部の出力信号による論理積成立時に起動され、電流差動リレーにおける電流サンプリング間隔の電気角の整数倍のオン遅延特性を有する第１タイマー部と、
前記大電流域比率特性部の否定出力信号によって起動され、前記第１タイマー部のオン遅延時限より少ない電気角の整数倍のオン遅延特性に設定された第２タイマー部を設け、この第２タイマー部によるワンショット出力で電流差動リレーの出力をロックするように構成したことを特徴とするものである。
本発明の請求項２は、前記小電流域比率特性部は、Ｉ_D<ｎ>＞（１／５）Ｉ_R<ｎ>＋（４／５）Ｉ_TAPの判定時に論理信号を出力し、前記大電流域比率特性部は、Ｉ_D<ｎ>＞Ｉ_R<ｎ>−１２Ｉ_TAPの判定時に論理信号を出力することを特徴とするものである。
ただし、Ｉ_TAPは最小電流感度
また、本発明の請求項３は、前記小電流域比率特性部で算出される実効値Ｉ_R<ｎ>は、電気角６０゜毎の実効値２値の平均値とし、前記大電流域比率特性部で算出される抑制量Ｉ_D<ｎ>は、電気角３６０゜、および３６０゜から６０゜後の４２０゜の平均値と、電気角７２０゜、および７２０゜から６０゜後の７８０゜の平均値の何れか大きい方を抑制量として使用することを特徴とするものである。

本発明の電流差動保護継電装置によれば、電流差動リレー特性演算に実施されている電気角３０゜毎のサンプリング値をそのまま使用してＣＴ飽和時の誤動作を防止することで、従来のような高速フーリエ変換が不要となるものである。このため、装置全体の小型化が可能となり、且つ外部事故時のＣＴ飽和によって差電流が発生しても電流差動保護リレーの誤動作がなく、また、内部事故時には正確に動作できる電流差動保護リレーが得られるものである。

本発明の実施例を示すブロック図。説明のためのメモリ状態図。誤動作防止ロック信号出力を送出するときの説明図。（ａ）は、ＣＴ飽和時の２次電流波形と無変化検出の基本原理説明図、（ｂ）は、シ−ケンス概要図。

以下本発明の実施例を図面に基づいて詳細に説明する。

図１は、電流差動保護継電装置の構成を示す本発明の実施例のブロック図で、図１において、１１は電力系統、１２，１３は第１及び第２の変流器（ＣＴ１），（ＣＴ２）で、送電線等の保護対象区間を挟んで配設され、各相（この実施例１では１相のみ示す）の電流信号を検出する。検出した電流信号は第１、第２アナログフィルタ（ＡＦ）１４，１５で高調波成分が除去された後に、第１、第２アナログ／ディジタル変換器（Ａ／Ｄ変換器）１６，１７に入力する。
Ａ／Ｄ変換器１６，１７では、入力されたアナログの電流を電気角３０゜のサンプリング間隔で取り込んでＡ／Ｄ変換する。つまり、電力系統の１周波で１２サンプリングされた電流値ｉ１，ｉ２はディジタルフィルタ（ＤＦ）１８，１９に入力されてフィルタ処理が実行され、入力電流値ｉ１，ｉ２に対する高調波成分が除去される。高調波成分の除去処理された瞬時値の電流値ｉ１，ｉ２は、演算部２０の小電流域比率特性部２１と大電流域比率特性部２２にそれぞれ入力され、図示省略されたメモリに順次格納される。
演算部２０は、小電流域比率特性部２１と大電流域比率特性部２２、両比率特性部２１，２２の出力の論理積を取る第１論理積部２３と、この第１論理積部２３による論理判断の出力結果が与えられたときにタイマーキックされ、電気角６０゜間隔の信号で３連発信号に相当する時限でオンするオン遅延の第１タイマー部２４と、前記大電流域比率特性部２２の出力を反転する否定部２５と、この否定部２５の出力が供給されたとき、電気角３０°間隔の信号で２連続のデータがあったとき起動するオン遅延の第２タイマー部２６と、この第２タイマー部２６が起動され、その出力が、前記第１、第２変流器１２，１３の変流比が大きい場合の誤動作防止としてロック信号を送出する誤動作防止ロック信号出力部２７と、この出力部２７からの出力が一方の否定入力端に供給され、前記第１タイマー部２４の出力が他方の入力端に供給される第２論理積部２８とから構成され、第２論理積部２８からはトリップ信号が送出される。
以上のように構成されたものにおいて、その動作を説明する。
変流器１２，１３で検出されたアナログの電流値は、それぞれアナログフィルタ１４，１５を通って高調波成分が除去された後、Ａ／Ｄ変換器１６，１７によってディジタル値ｉ１，ｉ２に変換される。さらに、このディジタル値に変換された瞬時値の電流値ｉ１，ｉ２は、ディジタルフィルタ（ＤＦ）１８，１９においてそれぞれフィルタ処理が実行されて高調波成分が除去され、小電流域比率特性部２１と大電流域比率特性部２２のメモリに格納される。格納されたディジタル値を基に、後述のように実効値に変換し、変換された実効値を基に電流差動リレー特性を得るための差電流（抑制量）Ｉ_D、及び和電流（動作量）Ｉ_Rを算出する。
図２は小電流域比率特性部２１（又は２２）におけるディジタル値のメモリでの格納状態を示したもので、小電流域比率特性部２１（又は２２）は、（ａ）図のメモリに格納された現在のサンプリング値ｉ１（ｎ），ｉ２（ｎ）と３サンプリング前のｉ１（ｎ−３），ｉ２（ｎ−３）を用いて（１）式の演算を実行してＩ_R（ｎ）を求め、その結果を（ｂ）図のメモリに格納する。更に、小電流域比率特性部２１は、求まった実効値Ｉ_R（ｎ）と（ｂ）図のメモリに格納された前々回の実効値Ｉ_R（ｎ−２）を用いて（２）式の演算を実行して実効値Ｉ_R＜ｎ＞を求め、（ｃ）図のメモリに格納すると共に、更に（５）式右辺の演算を実行する。すなわち、この演算はリレーアルゴリズムで、現在の和算値（動作量）Ｉ_R（ｎ）に電気角６０゜前の和算値（動作量）であるＩ_R（ｎ−２）の二値を加算し、その平均値とすることで過渡応動による影響を減少したものである。

同様に、大電流域比率特性部２２でも現在のサンプリング値ｉ_1(n)，ｉ_2(n)と３サンプリング前のｉ_1(n-3)，ｉ_2(n-3)を用いて（３）式の演算を実行してＩ_D(n)を求め、その結果を（ｂ）図のメモリに格納する。求まった実効値Ｉ_D(n)と（ｂ）図のメモリに格納された前々回の実効値Ｉ_D(n-2)、から１２（電気角３６０゜）サンプリング前と，２４（電気角７２０゜）サンプリング前に求まった実効値Ｉ_D(n-12)，Ｉ_D(n-214)，Ｉ_D(n-24)，Ｉ_D(n-26)を用いて（４）式の演算を実行して実効値Ｉ_D<n>を求め、（ｃ）図のメモリに格納すると共に、（６）式右辺の演算を実行する。
すなわち、（Ｉ_D(n-12)＋Ｉ_D(n-14)）／２と（Ｉ_D(n-24)＋Ｉ_D(n-26)）／２の何れか大きい方を最大値として使用し、求まるリレーアルゴリズムの抑制量（差電流）とすることでＣＴ飽和の２発目の抑制量圧縮としたものである。

［数４］
Ｉ_D<n>＝ＭＡＸ［｛Ｉ_D(n-12)＋Ｉ_D(n-14）｝／２，｛Ｉ_D(n-24)＋Ｉ_D(n-26）｝／２］ …（４）

ここで、Ｉ_TAPは電力系統などで定まる最小電流感度、
小電流域比率特性部２１は（５）式の小電流域比率特性を有しており、算出された差電流Ｉ_D<n>と、和電流Ｉ_R<n>を用いて算出された（１／５）Ｉ_R<n>＋（４／５）Ｉ_TAPとの大小比較を実行し、（５）式の条件成立時に“１”の比率特性信号を出力する。
また、大電流域比率特性部２２は（６）式の大電流域比率特性を有しており、算出されたＩ_D<n>と、和電流Ｉ_R<n>を用いて算出される信号Ｉ_R<n>−１２Ｉ_TAPとの大小比較を実行し、（６）式の条件成立時に“１”の比率特性信号を出力する。小電流域比率特性部２１、大電流域比率特性部２２の各出力信号は論理積部２３に入力され、アンド条件成立時にはオン遅延のタイマー部２４に対してタイマー起動信号として出力する。タイマー部２４は、予め電気角６０゜で３回連続したとき出力“１”を発生するように設定され、その信号は論理積部２８の一方の入力端子に入力される。

一方、大電流域比率特性部２２の出力の一つは、否定部２５を介してタイマー部２６にも出力される。タイマー部２６はオン遅延のタイマーで、予め電気角３０゜毎に２回連続したとき出力“１”を発生するように設定される。図３はその状態を示したものである。すなわち、（６）式で示す大電流特性の式より、
ｆｘ＝Ｉ_D<n>−（Ｉ_R<n>−１２Ｉ_TAP）
で求まったｆｘが正“＋”ならば動作状態が存在し、ｆｘが負“−”ならば動作状態から復帰したことを示す。図３では、時刻ｔ１までは＋であり、時刻ｔ２，ｔ３までが−となっている。つまり、タイマー部２６は電気角３０゜毎にマイナスが２回連続したｔ３で、誤動作防止ロック信号出力部２７に出力し、この誤動作防止ロック信号出力部２７は所定時間幅（ここでは３０ｍｓ）のワンショットによるロック信号を論理積部２８の他方の入力端子に出力して、大電流状態が復帰したときの論理積部２８からのトリップ信号の出力をロックする。

なお、実施例における第１、第２タイマー部２４，２６は、オン遅延時限を電気角６０゜で３連続と電気角３０゜で２連続としているが、ディジタル電流差動リレーにおけるサンプリング間隔が電気角３０゜に基づくもので、電気角３０゜の整数倍であれば３連続や２連続でなく、任意に選択できることは勿論である。演算に用いる過去のサンプリング信号も同様である。

１１…電力系統
１２、１３…第１、第２変流器（ＣＴ１，ＣＴ２）
１４、１５…第１、第２アナログフィルタ
１６、１７…第１、第２アナログ／ディジタル変換器
１８、１９…第１、第２ディジタルフィルタ
２０…演算部
２１…小電流域比率特性部
２２…大電流域比率特性部
２３…第１論理積部
２４…第１タイマー部
２５…否定部
２６…第２タイマー部
２７…誤動作防止ロック信号出力部
２８…第２論理積部

Claims

電力系統の保護対象区間を挟んで設置された第１変流器、第２変流器で各相の電流信号を検出し、検出電流を第１、第２アナログフィルタで高調波成分を除去して第１、第２アナログ／ディジタル変換器に入力して電気角３０゜でサンプリングしてディジタル信号に変換し、演算部に入力して電流差動特性を演算する電流差動リレーであって、前記第１変流器、第２変流器の飽和による差動電流発生時に電流差動リレーの出力をロックする電流差動保護継電装置において、
前記第１、第２アナログ／ディジタル変換器で変換されたディジタル信号の現在値ｉ１(n)，ｉ２(n)と任意サンプリング前のディジタル信号ｉ１(n-3)，ｉ２(n-3)から実効値Ｉ_R(n)を求め、算出した現在サンプリング時点の実効値Ｉ_R(n)と任意サンプリング時点の実効値Ｉ_R(n-2)の平均値Ｉ_R<ｎ>をリレーアルゴリズムの動作量とする小電流域比率特性部と、
前記ディジタル信号の現在値ｉ１(n)，ｉ２(n)と任意サンプリング前のディジタル信号ｉ１(n-3)，ｉ２(n-3)から実効値Ｉ_D(n)を求め、算出した現在サンプリング時点の実効値Ｉ_D(n)から任意前サンプリング時点の実効値Ｉ_D(n-2)を用いて
Ｉ_D<n>＝ＭＡＸ［｛Ｉ_D(n-12)＋Ｉ_D(n-14）｝／２，｛Ｉ_D(n-24)＋Ｉ_D(n-26）｝／２］（ただし、(n-12)〜(n-26)はそれぞれサンプリング時点）の演算を行い、異なる２つの任意前のサンプリング時点の実効値Ｉ_D(n)の平均値同士を比較し、何れか大きい方を最大値Ｉ_D<ｎ>とし、この最大値Ｉ_D<ｎ>をリレーアルゴリズムの抑制量とする大電流域比率特性部と、
前記小電流域比率特性部と大電流域比率特性部の出力信号による論理積成立時に起動され、電流差動リレーにおける電流サンプリング間隔の電気角の整数倍のオン遅延特性を有する第１タイマー部と、
前記大電流域比率特性部の否定出力信号によって起動され、前記第１タイマー部のオン遅延時限より少ない電気角の整数倍のオン遅延特性に設定された第２タイマー部を設け、この第２タイマー部によるワンショット出力で電流差動リレーの出力をロックするように構成したことを特徴とする電流差動保護継電装置。
前記小電流域比率特性部は、Ｉ_D<ｎ>＞（１／５）Ｉ_R<ｎ>＋（４／５）Ｉ_TAPの判定時に論理信号を出力し、前記大電流域比率特性部は、Ｉ_D<ｎ>＞Ｉ_R<ｎ>−１２Ｉ_TAPの判定時に論理信号を出力することを特徴とする請求項１記載の電流差動保護継電装置。
ただし、Ｉ_TAPは最小電流感度
前記小電流域比率特性部で算出される実効値Ｉ_R<ｎ>は、電気角６０゜毎の実効値２値の平均値とし、前記大電流域比率特性部で算出される抑制量Ｉ_D<ｎ>は、電気角３６０゜、および３６０゜から６０゜後の４２０゜の平均値と、電気角７２０゜、および７２０゜から６０゜後の７８０゜の平均値の何れか大きい方を抑制量として使用することを特徴とする請求項１又は２記載の電流差動保護継電装置。