JP5640861B2 - 電子部品の製造方法と配線基板 - Google Patents

電子部品の製造方法と配線基板 Download PDF

Info

Publication number
JP5640861B2
JP5640861B2 JP2011073573A JP2011073573A JP5640861B2 JP 5640861 B2 JP5640861 B2 JP 5640861B2 JP 2011073573 A JP2011073573 A JP 2011073573A JP 2011073573 A JP2011073573 A JP 2011073573A JP 5640861 B2 JP5640861 B2 JP 5640861B2
Authority
JP
Japan
Prior art keywords
land
solder
shape
electrode
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011073573A
Other languages
English (en)
Other versions
JP2012209408A (ja
Inventor
宏治 近藤
宏治 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011073573A priority Critical patent/JP5640861B2/ja
Publication of JP2012209408A publication Critical patent/JP2012209408A/ja
Application granted granted Critical
Publication of JP5640861B2 publication Critical patent/JP5640861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、電子部品の製造方法と配線基板とに関する。
図20(a)〜(c)は、従来例に係る電子部品の製造方法を示す平面図である。
図20(a)に示すように、まず、配線基板110を用意する。この配線基板110は、ベース基板101と、ベース基板101の表面101aに設けられた第1の配線111と、第2の配線115とを有する。第1の配線111の先端には第1のランド112が設けられており、第2の配線115の先端には第2のランド116が設けられている。第1のランド112と第2のランド116は、例えば平面視によるX軸方向において、離れた状態で隣り合っている。
次に、図20(b)に示すように、この配線基板110の第1のランド112上と第2のランド116上とにそれぞれクリームはんだを塗布して、はんだ部120を形成する。そして、図20(c)に示すように、第1の電極151と第2の電極152とを有する素子150を用意し、第1のランド112に第1の電極151を重ね、第2のランド116に第2の電極152を重ね、この状態でリフロー炉に通す。これにより、はんだ部120が溶融してはんだ層120´となり、このはんだ層120´を介して、第1の電極151が第1のランド112に接続され、第2の電極152が第2のランド116に接続される。なお、このような実装の形態は、例えば特許文献1の図1等にも開示されている。
特開2005−136375号公報
ところで、図20(c)に示した電子部品は、携帯電話や電子ペーパなど、種々の電子機器に搭載される。これらの電子機器は、その携帯性等の観点から薄型化することが望まれており、その一環として、電子機器に搭載される電子部品についても低背化が望まれている。これを受けて、配線基板110や素子150の小型、薄型化が進みつつある。
しかしながら、配線基板110と素子150との間にあるはんだ層120´については、これを薄く形成することが難しいという課題があった。例えば、はんだ層120´はクリームはんだを塗布し、これをリフローすることにより形成されるが、クリームはんだは厚めに塗布される傾向がある。このため、電子部品のさらなる低背化が困難となっていた。
そこで、この発明の幾つかの態様は、このような事情に鑑みてなされたものであって、はんだ層を薄く形成することができるようにした電子部品の製造方法と、配線基板の提供を目的の一つとする。
上記目的を達成するために、本発明の一態様に係る電子部品の製造方法は、基板に設けられたランドに複数のはんだ部を設ける工程と、前記複数のはんだ部と素子の電極とが接するように前記素子を配置する工程と、前記複数のはんだ部を加熱し溶融させてはんだ層を形成し、前記はんだ層を介して前記電極と前記ランドとを接続する工程と、を含むことを特徴とする。ここで、「素子」としては、例えば、コンデンサや抵抗素子などの素子が挙げられる。
このような方法であれば、素子の電極とランドとを接続する際に、複数のはんだ部が溶融し、溶融したはんだ(即ち、溶融はんだ)の一部は複数のはんだ部の間の領域(即ち、はんだ部が設けられていない領域)に濡れ広がって、一つのはんだ層となる。これにより、素子の電極とランドとの間に残されるはんだを少なくすることができ、はんだ層を薄く形成することができる。はんだ層を薄く形成することにより、素子の電極とランドとの間の距離を縮めることができるので、電子部品の低背化を実現することができる。なお、本発明の「基板」としては、例えば、後述するベース基板1が該当する。
また、上記の電子部品の製造方法において、前記ランドの前記電極と重なり合う予定領域に開口部が設けられており、前記電極と前記ランドとを接続する工程では、前記複数のはんだ部の溶融した一部を前記開口部内に入り込ませることを特徴としてもよい。このような方法であれば、素子の電極とランドとの間に残されるはんだをさらに少なくすることができる。
また、上記の電子部品の製造方法において、前記ランドには、前記開口部として複数の開口部が設けられており、前記複数の開口部の各々の平面視による形状を第1の形状とし、前記複数のはんだ部の各々の平面視による形状を第2の形状としたとき、前記第1の形状と前記第2の形状は相似であり、且つ、前記第1の形状よりも前記第2の形状の方が大きく、前記複数のはんだ部を設ける工程では、前記複数の開口部の各々を前記複数のはんだ部の各々で覆うことを特徴としてもよい。このような方法であれば、開口部内へはんだを容易に入り込ませることができる。また、開口部の形状(第1の形状)よりもはんだ部の形状(第2の形状)の方が大きいため、素子の電極とランドとの間に接続に必要なはんだを容易に残すことができる。
また、上記の電子部品の製造方法において、前記複数のはんだ部を設ける工程では、前記複数のはんだ部の各々を平面視で同一の形状で同一の大きさに形成し、等間隔に配置することを特徴としてもよい。このような方法であれば、ランド上において溶融はんだの逃げ道(即ち、濡れ広がる経路)が一様に確保されるため、はんだ層の厚みの均一化が容易となる。
本発明の別の態様に係る電子部品の製造方法は、基板に設けられたランドにはんだ部を設ける工程と、前記はんだ部と素子の電極とが接するように前記素子を配置する工程と、前記はんだ部を加熱し溶融させてはんだ層を形成し、前記はんだ層を介して前記電極と前記ランドとを接続する工程と、を含み、前記ランドには開口部が設けられており、前記電極と前記ランドとを接続する工程では、前記はんだ部の溶融した一部を前記開口部内に入り込ませることを特徴とする。このような方法であれば、素子の電極とランドとを接続する際に、素子の電極とランドとの間に残されるはんだを少なくすることができ、はんだ層を薄く形成することができる。これにより、素子の電極とランドとの間の距離を縮めることができるので、電子部品の低背化を実現することができる。
本発明のさらに別の態様に係る配線基板は、電極を有する素子が取り付けられる配線基板であって、基板と、前記基板に設けられたランドと、前記ランドの前記電極と重なり合う予定領域に設けられた複数のはんだ部と、を備えることを特徴とする。このような構成であれば、電極をランドに接続する際に、溶融はんだの一部は、複数のはんだ部の間の領域(即ち、はんだ部が設けられていない領域)に濡れ広がって、一つのはんだ層となる。これにより、電極とランドとの間に残されるはんだを少なくすることができ、はんだ層を薄く形成することができる。素子の電極とランドとの間の距離を縮めることができるので、電子部品の低背化を実現することができる。
また、上記の配線基板において、前記ランドの前記電極と重なり合う予定領域に開口部が設けられており、前記開口部のうちの少なくとも一部と前記複数のはんだ部とが平面視で重なっていることを特徴としてもよい。このような構成であれば、電極とランドとを接続する際に、複数のはんだ部の溶融した一部が開口部内に入り込む。このため、素子の電極とランドとの間に残されるはんだをさらに少なくすることができ、はんだ層をさらに薄く形成することができる。
本発明のさらに別の態様に係る配線基板は、電極を有する素子が取り付けられる配線基板であって、基板と、前記基板に設けられたランドと、を備え、前記ランドの前記電極と重なり合う予定領域に開口部が設けられていることを特徴とする。このような構成であれば、電極とランドとを接続する際に、複数のはんだ部の溶融した一部が開口部内に入り込む。このため、素子の電極とランドとの間に残されるはんだを少なくすることができ、はんだ層を薄く形成することができる。これにより、素子の電極とランドとの間の距離を縮めることができるので、電子部品の低背化を実現することができる。
第1実施形態に係る電子部品の製造方法を示す図(その1)。 第1実施形態に係る電子部品の製造方法を示す図(その2)。 第1実施形態に係る電子部品の製造方法を示す図(その3)。 はんだ層20´の形成過程を模式的に示す図。 はんだ部20の平面形状の他の例を示す図(その1)。 はんだ部20の平面形状の他の例を示す図(その2)。 はんだ部20の平面形状の他の例を示す図(その3)。 はんだ部20の平面形状の他の例を示す図(その4)。 第2実施形態に係る電子部品の製造方法を示す図(その1)。 第2実施形態に係る電子部品の製造方法を示す図(その2)。 第2実施形態に係る電子部品の製造方法を示す図(その3)。 はんだ層70´の形成過程を模式的に示す図。 開口部63の平面形状の他の例を示す図(その1)。 開口部63の平面形状の他の例を示す図(その2)。 開口部63の平面形状の他の例を示す図(その3)。 開口部63の平面形状の他の例を示す図(その4)。 第3実施形態に係る配線基板80の構成例を示す図。 配線基板80の他の例を示す図(その1)。 配線基板80の他の例を示す図(その2)。 従来例に係る電子部品の製造方法を示す図。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
(1)第1実施形態
図1(a)〜図3(b)は本発明の第1実施形態に係る電子部品の製造方法を示す図であり、各図の(a)は平面図、各図の(b)は(a)をX1−X´1線〜X3−X´3線で切断した断面図である。
図1(a)及び(b)に示すように、まず始めに、配線基板10を用意する。この配線基板10は、ベース基板1と、ベース基板1の表面1aに設けられた第1の配線11と、第2の配線15と、を有する。第1の配線11の先端には第1のランド12が設けられており、第2の配線15の先端には第2のランド16が設けられている。
ベース基板1は、例えば可撓性を有する絶縁性のフィルムからなり、例えばポリイミドからなる。また、第1のランド12を含む第1の配線11、及び、第2のランド16を含む第2の配線15は、それぞれ金属(例えば、銅箔)からなり、その表面はメッキされていてもよい。例えば、第1の配線11及び第2の配線15を構成する金属が銅(Cu)の場合、その表面は金(Au)又はスズ(Sn)でメッキされていてもよい。
図1(a)に示すように、第1のランド12と第2のランド16は平面視で同一の形状(例えば、矩形)で、且つ、同一の大きさである。第1のランド12と第2のランド16は、例えば平面視で横方向において離れた状態で隣り合っている。なお、本明細書の各説明において、横方向(X軸方向)は例えば後述する素子50の第1の電極51(例えば、図3(a)及び(b)参照。)が設けられた辺と平行な方向であり、縦方向(Y軸方向)は素子50の第1の電極51が設けられた辺と直交する方向である。
次に、図2(a)及び(b)に示すように、第1のランド12内であって後述する第1の電極51と重なる予定領域上と、第2のランド16内であって後述する第2の電極52(例えば、図3(a)及び(b)参照。)と重なる予定領域上とにそれぞれクリームはんだを塗布して、複数のはんだ部20を形成する。クリームはんだの塗布は、例えばスクリーン印刷で行う。ここで、複数のはんだ部20の各々の平面視による形状(即ち、平面形状)は、互いに同一で同一の大きさ(即ち、合同)であり、例えばY軸方向に長く延びる長方形となっている。第1のランド12上及び第2のランド16上において、長方形のはんだ部20はそれぞれ複数ずつ設けられており、これらはY軸方向と直交するX軸方向において等間隔に配置されている。
次に、図3(a)及び(b)に示すように、この配線基板10に素子50を実装する。ここで、素子50は、例えばコンデンサであり、第1の電極51と、第2の電極52と、第1の電極51と第2の電極52とに挟まれた誘電体53と、を有する。この素子50の実装工程では、第1のランド12に設けられた複数のはんだ部20と第1の電極51とが重なり、且つ、第2のランド16に設けられた複数のはんだ部20と第2の電極52とが重なるように、ベース基板1の表面1a上に素子50を配置する。そして、この状態で、配線基板10及び素子50をリフロー炉に通す。これにより、複数のはんだ部20がそれぞれ溶融し、第1のランド12上及び第2のランド16上において、それぞれ一つのはんだ層20´を形成する。
図4(a)及び(b)は、はんだ層20´の形成過程を模式的に示す断面図である。図4(a)に示すように、上記の溶融の過程では、複数のはんだ部20は溶融して、矢印で示すように、複数のはんだ部20の間(即ち、はんだ部20が設けられていない領域)に濡れ広がる。そして、隣り合うはんだ部20同士が接触し、やがて固化して、図4(b)に示すように、第1のランド12上において一つのはんだ層20´となる。図示しないが、第2のランド16上におけるはんだ層20´の形成過程も同様である。これにより、はんだ層20´を介して、第1の電極51と第1のランド12とが接続されると共に、第2の電極52と第2のランド16とが接続されて、電子部品が完成する。
以上説明したように、本発明の第1実施形態によれば、素子50を実装する際に、複数のはんだ部20が溶融し、溶融したはんだ(即ち、溶融はんだ)の一部は、はんだ部20が設けられていない領域に濡れ広がって一つのはんだ層20´となる。これにより、第1の電極51と第1のランド12との間に残されるはんだを少なくすることができると共に、第2の電極52と第1のランド16との間に残されるはんだを少なくすることができ、これらの間ではんだ層20´の厚みをそれぞれ小さくすることができる。はんだ層20´を薄く形成することができ、第1の電極51と第1のランド12との間の距離、及び、第2の電極52と第2のランド16との間の距離をそれぞれ縮めることができるので、電子部品の低背化(即ち、部品実装総厚の低背化)を実現することができる。
また、本発明の第1実施形態によれば、複数のはんだ部20の各々の平面形状は例えばY軸方向に長く延びる長方形であり、これらはX軸方向において等間隔に配置されている。これにより、第1、第2のランド12、16上において、溶融はんだの逃げ道(即ち、濡れ広がる経路)が一様に確保されるため、はんだ層20´の厚みの均一化が容易となる。
なお、上記の第1実施形態では、複数のはんだ部20の各々の平面形状が長方形である場合について説明した。しかしながら、本発明において、これらの平面形状は長方形に限定されるものではない。
例えば、図5(a)及び(b)に示すように、複数のはんだ部20の各々の平面形状は正方形でもよい。図5(a)に示すように、はんだ部20の平面形状が正方形の場合、これら複数の正方形は互いに離れており、X軸方向及びY軸方向において、それぞれ等間隔に列を成すように配置されていてもよい。又は、図5(b)に示すように、これら複数の正方形は、例えば、X軸方向に並ぶ複数の列が、Y軸方向において等間隔に配置されており、Y軸方向において奇数番目の列と偶数番目の列とが、X軸方向に半ピッチずつ、ずれるように配置されていてもよい。
或いは、図6(a)及び(b)に示すように、複数のはんだ部20の各々の平面形状は円形(例えば、正円形)でもよい。図6(a)に示すように、これら複数の正円形は互いに離れており、X軸方向及びY軸方向において、それぞれ等間隔に列を成すように配置されていてもよい。又は、図6(b)に示すように、これら複数の正円形は、例えば、X軸方向に並ぶ複数の列が、Y軸方向において等間隔に配置されており、Y軸方向において奇数番目の列と偶数番目の列とが、X軸方向に半ピッチずつ、ずれるように配置されていてもよい。
或いは、図7(a)及び(b)に示すように、複数のはんだ部20の各々の平面形状は三角形(例えば、正三角形)でもよい。図7(a)に示すように、これら複数の正三角形は互いに離れており、例えば、X軸方向に並ぶ複数の列が、Y軸方向において等間隔に配置されており、Y軸方向において奇数番目の列と偶数番目の列とが、X軸方向に半ピッチずつ、ずれるように配置されていてもよい。又は、図7(a)に示すように、これら複数の正三角形は、X軸方向及びY軸方向においてそれぞれ等間隔に列を成し、且つ、隣り合う正三角形の向かい合う各辺20aが平行となるように、配置されていてもよい。
或いは、図8に示すように、複数のはんだ部20の各々の平面形状は五角以上の多角形(例えば、正六角形)でもよい。図8に示すように、これら複数の正六角形は互いに離れており、X軸方向及びY軸方向において、それぞれ等間隔に列を成すように配置されていてもよい(即ち、ハニカム構造を成すように配置されていてもよい。)。
このように、複数のはんだ部20の各々の形状及びその配置が、図5(a)〜図8等に示す何れの形態であったとしても、溶融はんだの逃げ道(即ち、濡れ広がる経路)が一様に確保される。このため、長方形の場合と同様の効果を奏することができる。
(2)第2実施形態
上記の第1実施形態では、第1のランドと第2のランドにそれぞれ複数のはんだ部を設ける場合について説明した。しかしながら、本発明では、ランドに複数のはんだ部を設けるのではなく、ランドそのものに複数の開口部を設けるようにしてもよい。
図9(a)〜図11(b)は、本発明の第2実施形態に係る電子部品の製造方法を示す図であり、各図の(a)は平面図、各図の(b)は(a)をX9−X´9線〜X11−X´11線で切断した断面図である。図9(a)に示すように、まず始めに、配線基板60を用意する。この配線基板60は、ベース基板1と、ベース基板1の表面1aに設けられた第1の配線61と、第2の配線65と、を有する。第1の配線61の先端には第1のランド62が設けられており、第2の配線65の先端には第2のランド66が設けられている。
第1のランド62を含む第1の配線61、及び、第2のランド66を含む第2の配線65は、第1実施形態で説明した第1の配線11及び第2の配線15(例えば、図1(a)及び(b)参照。)と同様に、それぞれ銅箔等の金属からなり、その表面はメッキされていてもよい。例えば、第1の配線61及び第2の配線65を構成する金属が銅(Cu)の場合、その表面は金(Au)又はスズ(Sn)でメッキされていてもよい。また、第1のランド62と第2のランド66は平面視で同一の形状(例えば、矩形)で、且つ、同一の大きさである。第1のランド62と第2のランド66は例えばY軸方向において離れた状態で隣り合っている。
さらに、図9(a)及び(b)に示すように、第1のランド62内であって第1の電極51と重なる予定領域には、ベース基板1の表面1aを底面とする複数の開口部63が設けられている。第2のランド66の第2の電極52と重なる予定領域にも、ベース基板1の表面1aを底面とする複数の開口部67が設けられている。これら複数の開口部63、67の平面形状は互いに同一で同一の大きさであり、例えばY軸方向に長く延びる長方形となっている。また、これら複数の開口部63、67は、X軸方向において等間隔に設けられている。
次に、図10(a)及び(b)に示すように、第1のランド62上と第2のランド66上にそれぞれはんだ部70を形成する。ここで、はんだ部70の各々は、例えばクリームはんだであり、その形成はスクリーン印刷で行う。はんだ部70の平面形状は、例えば、上記の開口部63、67をそれぞれ覆う長方形となっている。
次に、図11(a)及び(b)に示すように、この配線基板60に素子50を実装する。この素子50の実装工程では、第1のランド62に設けられたはんだ部70と第1の電極51とが重なり、且つ、第2のランド66に設けられたはんだ部70と第2の電極52とが重なるように、ベース基板1の表面1a上に素子50を配置する。そして、この状態で、配線基板60及び素子50をリフロー炉に通す。これにより、第1のランド62上及び第2のランド66上において、はんだ部70がそれぞれ溶融して、はんだ層70´が形成される。
図12(a)及び(b)は、はんだ層70´の形成過程を模式的に示す断面図である。図12(a)に示すように、上記の溶融の過程では、第1のランド62上のはんだ部70は溶融し、その一部は矢印で示すように、第1のランド62に設けられた複数の開口部63に入り込む。そして、溶融したはんだは複数の開口部63を埋め込んだ状態で固化して、図12(b)に示すように、はんだ層70´となる。図示しないが、第2のランド66上におけるはんだ層70´の形成過程も同様である。これにより、はんだ層70´を介して、第1の電極51と第1のランド62とが接続されると共に、第2の電極52と第2のランド66とが接続されて、電子部品が完成する。
以上説明したように、本発明の第2実施形態によれば、素子50を実装する際に、第1のランド62に設けられた複数の開口部63内や、第2のランド66に設けられた複数の開口部67内に溶融はんだの一部が入り込む。これにより、第1の電極51と第1のランド62との間に残されるはんだを少なくすることができると共に、第2の電極52と第1のランド66との間に残されるはんだを少なくすることができ、これらの間ではんだ層70´の厚みをそれぞれ小さくすることができる。はんだ層70´を薄く形成することができ、第1の電極51と第1のランド62との間の距離、及び、第2の電極52と第2のランド66との間の距離をそれぞれ縮めることができるので、電子部品の低背化(即ち、部品実装総厚の低背化)を実現することができる。
なお、上記の第1実施形態では、複数の開口部63、67の各々の平面形状がY軸方向に長く延びる長方形である場合について説明した。しかしながら、本発明において、この長方形の向きはY軸方向に限定されるものではない。例えば図13に示すように、複数の開口部63の各々の平面形状はX軸方向に長く延びる長方形であってもよい。また、これら複数の開口部63は、Y軸方向において等間隔に設けられていてもよく、さらに、その一端は第1のランド62の外周の辺に面していてもよい。第2のランド66の複数の開口部67も同様である。このような構成であっても、上記の第1実施形態と同様に、はんだ層70´を薄く形成することができ、電子部品の低背化を実現することができる。
また、本発明において、これら複数の開口部63、67の各々の平面形状は、長方形に限定されるものでもない。例えば、図14(a)及び(b)に示すように、複数の開口部63の各々の平面形状は正方形でもよい。また、図15(a)及び(b)に示すように、複数の開口部63の各々の平面形状は正円形でもよい。さらに、図16(a)及び(b)に示すように、複数の開口部63の各々の平面形状は正三角形でもよい。また、図示しないが、複数の開口部63の各々の平面形状は正六角形でもよい。第2のランド66の複数の開口部67も同様である。
このように、複数の開口部63、67の各々の形状及びその配置が、図14(a)〜図16(b)等に示す何れの形態であったとしても、溶融はんだの逃げ道(即ち、濡れ広がる経路)が一様に確保される。このため、長方形の場合と同様の効果を奏することができる。
(3)第3実施形態
また、本発明では、上記の第1実施形態と第2実施形態とを組み合わせてもよい。即ち、ランドの電極と重なり合う予定領域に複数の開口部を設けておき、この複数の開口部の各々と平面視で重なるように複数のはんだ部を設けてもよい。
図17〜図19は、本発明の第3実施形態に係る配線基板80の構成例を示す平面図である。例えば、図17に示すように、第1のランド62に設けられた複数の開口部63の各々と平面視で直交するように、これら複数の開口部63の上に複数のはんだ部20を設けてもよい。同様に、第2のランド66に設けられた複数の開口部67の各々と平面視で直交するように、これら複数の開口部67の上に複数のはんだ部20を設けてもよい。この例では、複数の開口部63、66の各々の平面形状はX軸方向に長く延びる長方形であり、複数のはんだ部20の各々の平面形状はY軸方向に長く延びる長方形である。
このような構成であれば、配線基板80に素子50を実装する際に、複数のはんだ部20が溶融し、溶融はんだの一部は、はんだ部20が設けられていない領域に濡れ広がる。また、溶融はんだの一部は開口部63、67内にそれぞれ入り込む。このため、第1、第2実施形態と比べて、第1の電極51と第1のランド12との間に残されるはんだをより少なくすることができると共に、第2の電極52と第1のランド16との間に残されるはんだをより少なくすることができる。その結果、はんだ層をより薄く形成することが可能となる。
また、この第3実施形態では、複数の開口部63、67の各々の平面形状を第1の形状とし、複数のはんだ部20の各々の平面形状を第2の形状としたとき、第1の形状と第2の形状は相似であり、且つ、第1の形状よりも第2の形状の方が大きいことが好ましい。また、複数のはんだ部20を設ける工程では、複数の開口部63、67の各々を複数のはんだ部20の各々によって完全に覆うことが好ましい。
例えば、図18に示すように、素子が実装される前の配線基板80において、複数の開口部63、67の各々の平面形状(第1の形状)は長方形であり、複数のはんだ部20の各々の平面形状(第2の形状)も長方形である。第1の形状と第2の形状は相似で、且つ、第1の形状よりも第2の形状の方が大きい。しかも、複数のはんだ部20の各々によって、複数の開口部63、67の各々は完全に覆われている。
或いは、図19に示すように、素子が実装される前の配線基板80において、複数の開口部63、67の各々の平面形状(第1の形状)は正円形であり、複数のはんだ部20の各々の平面形状(第2の形状)も正円形である。第1の形状と第2の形状とが相似で、且つ、第1の形状よりも第2の形状の方が大きい。しかも、複数のはんだ部20の各々によって、複数の開口部63、67の各々は完全に覆われている。
素子の実装工程では、このような配線基板80を用いることにより、複数の開口部63、67内へ溶融はんだを容易に入り込ませることができる。また、複数の開口部63、67の各々の平面形状よりも、複数のはんだ部20の各々の平面形状の方が大きいため、第1の電極51と第1のランド62との間の接続、及び、第2の電極52と第2のランド66との間の接続、にそれぞれ必要なはんだを容易に残すことができる。
なお、この第3実施形態では、第1の形状と第2の形状がそれぞれ長方形、又は、正円形である場合を示したが、本発明において、第1の形状と第2の形状はこれらに限定されるものではない。例えば、第1、第2実施形態と同様、第1の形状と第2の形状は正三角形や五六角形であってもよい。このような場合であっても、図17〜図19に示した各例と同様の効果を奏することができる。
(4)その他の実施形態
なお、本発明において、ベース基板1はフレキシブル基板に限定されるものではなく、リジッド基板であってもよい。また、ベース基板1の材料は、ポリイミドに限定されるものではなく、フェノール、エポキシ、ガラスエポキシ、テフロン(登録商標)、アルミナ、PET(ポリエチレンテレフタラート)、PEN(ポリエチレンナフタレート)などの各絶縁材を用いることができる。
また、本発明において、第1の配線11、61、第2の配線15、65の各材料も、銅(Cu)に限定されるものではなく、アルミニウム、黒鉛などの各導電材を用いることができる。
また、本発明において、素子50はコンデンサに限定されるものではない。素子50は、例えば抵抗素子などでもよく、その場合は第1の電極51と第2の電極52との間に抵抗体が配置される。
1 ベース基板、1a 表面、10、60、80 配線基板、11、61 第1の配線、12、62 第1のランド、15、65 第2の配線、16、66 第2のランド、20、70 (溶融前の)はんだ部、20´、70´ (溶融後の)はんだ層、50 素子(例えば、コンデンサ、又は、抵抗素子)、51 第1の電極、52 第2の電極、53 誘電体

Claims (4)

  1. 基板に設けられたランドに複数のはんだ部を設ける工程と、
    前記複数のはんだ部と素子の電極とが接するように前記素子を配置する工程と、
    前記複数のはんだ部を加熱し溶融させてはんだ層を形成し、前記はんだ層を介して前記
    電極と前記ランドとを接続する工程と、を含み、
    前記ランドの前記電極と重なり合う予定領域に複数の開口部が設けられており、
    前記複数の開口部の各々の平面視による形状を第1の形状とし、前記複数のはんだ部の
    各々の平面視による形状を第2の形状としたとき、前記第1の形状と前記第2の形状は相
    似であり、且つ、前記第1の形状よりも前記第2の形状の方が大きく、
    前記複数のはんだ部を設ける工程では、前記複数の開口部の各々を前記複数のはんだ部
    の各々で覆い、
    前記電極と前記ランドとを接続する工程では、前記複数のはんだ部の溶融した一部を前
    記複数の開口部内に入り込ませることを特徴とする電子部品の製造方法。
  2. 前記複数のはんだ部を設ける工程では、
    前記複数のはんだ部の各々を平面視で同一の形状で同一の大きさに形成し、等間隔に配
    置することを特徴とする請求項1に記載の電子部品の製造方法。
  3. 電極を有する素子が取り付けられる配線基板であって、
    基板と、
    前記基板に設けられたランドと、
    前記ランドの前記電極と重なり合う予定領域に設けられた複数の開口部と、
    前記ランドの前記電極と重なり合う予定領域に設けられた複数のはんだ部と、
    前記複数の開口部の各々の平面視による形状を第1の形状とし、前記複数のはんだ部の
    各々の平面視による形状を第2の形状としたとき、前記第1の形状と前記第2の形状は相
    似であり、且つ、前記第1の形状よりも前記第2の形状の方が大きく、
    前記複数の開口部の各々が前記複数のはんだ部の各々で覆われていることを特徴とする配線基板。
  4. 前記複数のはんだ部の各々は平面視で同一の形状で同一の大きさであり、等間隔に配
    置されていることを特徴とする請求項3に記載の配線基板。
JP2011073573A 2011-03-29 2011-03-29 電子部品の製造方法と配線基板 Active JP5640861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011073573A JP5640861B2 (ja) 2011-03-29 2011-03-29 電子部品の製造方法と配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011073573A JP5640861B2 (ja) 2011-03-29 2011-03-29 電子部品の製造方法と配線基板

Publications (2)

Publication Number Publication Date
JP2012209408A JP2012209408A (ja) 2012-10-25
JP5640861B2 true JP5640861B2 (ja) 2014-12-17

Family

ID=47188913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011073573A Active JP5640861B2 (ja) 2011-03-29 2011-03-29 電子部品の製造方法と配線基板

Country Status (1)

Country Link
JP (1) JP5640861B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504762B2 (ja) * 2014-08-05 2019-04-24 キヤノン株式会社 モジュールの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284895A (ja) * 1990-03-30 1991-12-16 Taiyo Yuden Co Ltd ペースト状半田の印刷方法
JPH087655Y2 (ja) * 1990-04-26 1996-03-04 株式会社ケンウッド 面実装部品の取付構造
JPH0878824A (ja) * 1994-08-29 1996-03-22 Whitaker Corp:The 被接続板状体
JP2005210022A (ja) * 2004-01-26 2005-08-04 Fujikura Ltd プリント配線板およびその製造方法
JP2005294632A (ja) * 2004-04-01 2005-10-20 Hitachi Ltd 表面実装素子の半田付け構造
JP2006287060A (ja) * 2005-04-01 2006-10-19 Sony Corp 回路基板、およびチップ部品の半田付け構造
JP2009224697A (ja) * 2008-03-18 2009-10-01 Asmo Co Ltd プリント基板及び電子部品実装基板
JP4985708B2 (ja) * 2009-06-02 2012-07-25 Necアクセステクニカ株式会社 電子部品の半田付け方法および電子部品実装用基板

Also Published As

Publication number Publication date
JP2012209408A (ja) 2012-10-25

Similar Documents

Publication Publication Date Title
JP5153574B2 (ja) 実装構造体
JP6415111B2 (ja) プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP2013074054A (ja) 電子装置、配線基板、及び、電子装置の製造方法
JP2010135671A (ja) 半導体装置及びその製造方法
JP6282454B2 (ja) 半導体パッケージの製造方法
US20140355228A1 (en) Rigid-flexible circuit interconnects
JP5958479B2 (ja) 電子部品の実装構造体
US20180302977A1 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
US20150062849A1 (en) Printed wiring board
US10420212B2 (en) Wiring board, electronic apparatus, and method for manufacturing electronic apparatus
JP5640861B2 (ja) 電子部品の製造方法と配線基板
JPWO2009110355A1 (ja) 実装構造およびその製造方法
WO2018037871A1 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JP2008124363A (ja) 半導体装置
KR20130086110A (ko) 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법
KR20150026053A (ko) 수동 소자를 구비한 반도체 패키지 및 그 제조방법
JP5587804B2 (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP5860256B2 (ja) 配線基板
JP5287102B2 (ja) 電子部品および電子部品用基板ならびにそれらの製造方法
JP6570728B2 (ja) 電子装置およびその製造方法
JP2020126996A (ja) アンカー(anchor)構造物を含む半導体パッケージ
JP2015146404A (ja) 半導体装置およびその製造方法
JP7002263B2 (ja) 配線基板装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141013

R150 Certificate of patent or registration of utility model

Ref document number: 5640861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350