JP5585155B2 - 半導体素子実装用回路基板の製造方法 - Google Patents

Description

本発明は、半導体素子実装用回路基板の製造方法ならびに半導体素子実装用回路基板に関する。

互いに電極パッドのピッチが異なる、ＬＳＩなど半導体素子とマザーボード間を接続するためのインターポーザとして、微細化や小型化に有利なＢＧＡ（ボールグリッドアレイ）パッケージが多用されている。ＢＧＡパッケージでは、ＬＳＩ表面に形成されたはんだバンプを入出力端子とし、このはんだバンプをパッケージ基板（半導体素子実装用回路基板）の表面に形成された電極と接合、すなわちフリップチップボンディングすることで、上記の半導体素子−基板間接続を行っている。この接合形成プロセスでは、接合信頼性を高めるため、多くの場合、予めパッケージ基板の電極表面上に、予備はんだと称される、接続用はんだ構造物を形成している。

この予備はんだ（接続用はんだ構造物）の量や高さの均一性は、ＬＳＩなど半導体素子の実装信頼性に大きく影響することから、これらを考慮した予備はんだの形成法がこれまで検討し、提案されてきた。

例えば、開口部をもったマスクを用意し、パッケージ基板の電極表面にマスクの開口部を位置合わせして、この開口部に予備はんだ材料を充填する。そして加圧プレートをマスク上に配置して開口部中に予備はんだ材料を閉じ込めた状態で加熱し、予備はんだに対するリフローを行うことで、量、高さ、位置の制御性の高い予備はんだを得る、といったものが提案されている。

また、予備はんだの高さ均一化に伴う処理方法として、予備はんだ材料付着後、リフローを行うと、予備はんだの形成頂点面が表面張力によって丸まった形状となるため、その頂点面を金属製スキージで削り取って平坦化する、フラットニング（平坦化）処理を行うことが、一般に行われている。

一方、フリップチップボンディングにおいては、はんだを溶融させる必要があるため、高温プロセスを伴うことから、パッケージ基板に反りが生じ、接続信頼性を低下させる問題がある。確実な接合を実現するため、基板を矯正・平坦化する方法も検討されている。例えば、先ず基板上にフラックスを塗布し、半導体チップをはんだバンプが基板上のパッドに対向するように位置合わせして基板に押し付けると、フラックスによって半導体チップと基板が仮接着する。こうした基板上に、例えば半導体チップの外縁に沿った「ロ」字型のステンレス鋼の反り矯正治具を載置してリフローを行うことで、ＬＳＩ実装エリアの反りが抑制されたボンディングが可能としている。

特表２００２−５０７８４５号公報 特開平０６−２４４２４２号公報

しかし、上記の手法は、高信頼性のフリップチップボンディングを実施する上から、未だ課題を有する。

上記の予備はんだの高さを均一化するためにマスク開口部への予備はんだ材料を充填と加圧プレートを使用して行うリフローの方式は、予備はんだの高さのばらつきを抑えることができても、リフロー後の予備はんだは表面張力のために頂点面では中央が凸の丸まった形状を有していることに変わりは無い。

図８は、それぞれ一個ずつの相互に接続する状況における、略円柱あるいは略多角柱形状をした予備はんだとボール状をしたはんだバンプの要部断面模式図である。図８（１）は、予備はんだのリフロー処理後で、はんだバンプとの接合前の位置合わせ配置状況を示す。図から明らかなように、予備ハンダ１０１とはんだバンプ１０２との接触は凸どうしとなって、原理的には両者の接続点は両者の凸部頂点、図中のＴの位置となる。両者の相対的位置がＸ−Ｙ Ｐｌａｎｅ 平面方向（横方向）あるいはＺ垂直方向（縦方向）にずれると接合は成立しない。従って、これらどうしを接合するためには十分な位置合わせ精度を必要とする。逆に言えば、こうした形状の二者が、例えば、微細で、多数の、広範囲に形成されている場合などでは、高度の形成精度ならびに位置合わせ精度が無いと非接続個所が発生しやすい。

そこで、上記したように、更に、フラットニング（平坦化）処理した予備はんだ１０１とはんだバンプ１０２との位置合わせ配置状況を、図８（２）に示す。この図のフラッタリング処理を行った予備はんだ１０３のように、頂点面では中央の凸が平坦化される。この予備はんだ１０３とバンプ１０２の接合においては、図中Ｘ−Ｙ Ｐｌａｎｅで示したように平面方向（横方向）へのバンプ１０２のずれは、破線で示すようにフラッタリング平面サイズの範囲で自由度が増す。

しかし、フラットニング処理においても課題がある。図９および図１０は、このフラットニング処理における課題を説明するための、基板（パッケージ基板）上への予備はんだ形成工程を示す断面模式図である。図９では、その工程を基板全体の断面模式図で表し、図１０は、図９で示した各工程での部分拡大の基板断面模式図を表す。

図９（１）（ならびに図１０（１））において、ＢＧＡを外部入出力端子とするＬＳＩなど半導体素子を、フリップチップボンディング法で搭載するパッケージ基板１０４は、図示しない内部配線回路を有し、その配線と接続する図示するような外部入出力用などの、複数の電極１０５、電極間を絶縁するソルダレジスト１０６が形成されており、この表面上にマスクを用いたスクリーン印刷法などにより、予備はんだ用印刷ペーストを電極１０５上に印刷し、ペースト状の予備はんだ１０１を形成する。

そして、図９（２）（ならびに図１０（２））に示すように、スキージ１０７を用いてペースト状の予備はんだ１０１の上面を平坦化する。

ＬＳＩなど半導体素子の大型化の一方、ＬＳＩの高集積化に連動した電極配置の多量化・配置間隔の微細化・高集積化と、パッケージ自体の軽量化などの要請から、パッケージ基板の薄板化も進んでいる。図９（１）（ならびに図１０（１））において、パッケージ基板１０４表面に予備はんだ１０１を印刷するときは、マスクを基板面に押付けて実施するため、予備はんだ１０１の高さは、パッケージ基板表面からみて均一となる。しかし印刷後、押付けから開放されたパッケージ基板１０４は、これまでの高温の基板形成プロセスなどにより、僅かとはいえ反りを有している。図９（１）（ならびに図１０（１））において、二点鎖線Ｌは基準平面を示し、予備はんだ形成側において、中心領域Ｃが外縁領域Ｏに比べ凹状態となっていることを示す。このような反りのある状態下（室温）で、図９（２）（ならびに図１０（２））に示したようにスキージ１０７を掃引すると、基準平面Ｌに従った平面処理がなされ、その結果、外縁領域Ｏ（相対的に凸の領域）において、より多くのはんだが削られ、予備はんだ高が中心領域Ｃ（相対的に凹の領域）のそれに比べ低い領域（予備はんだ低背化領域）Ａが発生する。

そして、図９（３）（ならびに図１０（３））に示すように、ボール状のはんだバンプ１０２をもつＬＳＩ１０８を用い、パッケージ基板１０４をフリップチップボンディング実装装置のテーブルなどに平坦化矯正して載置し、はんだバンプ１０２と予備はんだ１０１の位置合わせをして仮接着をし、次いで、リフロー処理を行いってパッケージ基板１０４上へのＬＳＩ実装を行う。こうして、基板、ＬＳＩともに互いに平坦化状態で接合する結果、予備はんだ低背化領域Ａにおいて、はんだバンプ未着領域が生じ、実装不良の障害が発生することとなる。

先に記したように、基板を矯正・平坦化しながらリフローすることによりフリップチップボンディングを確実に行うための方法の提案があることを示した。しかしながら、この提案されている方法では、図９（３）（ならびに図１０（３））で見たような、予備はんだの高さがばらついていること、つまり、場所によって接合するためのはんだ供給量にばらつきがあることによる実装不良の発生を制御することはできない。

そこで、本発明の課題は、ＬＳＩなど半導体素子のパッケージ基板などへの実装時、とくにＬＳＩなど半導体素子側電極がＢＧＡなどのボール状はんだバンプを有し、これを、基板側の電極上に予備はんだ、すなわち、接続用はんだ構造物を有するパッケージ基板に実装する場合において、予備はんだの高さのばらつきや位置のずれなどを吸収して両者を高信頼度で実装可能とする半導体素子実装用回路基板、およびその製造方法を提供することにある。

本発明の半導体素子実装用回路基板の製造方法は、
回路基板表面に電極を形成する工程と、
前記電極上に、はんだ形成材料を付着させる工程と、
付着した前記はんだ形成材料を、塑性変形可能な仮はんだ構造物に加工する工程と、
前記仮はんだ構造物に、所定の先端形状を有する複数の押圧用突起物を備える硬質材料からなる型による押付け加工により、凹部領域を有する略柱形状の接続用はんだ構造物を形成する工程と
を有することを特徴とする。

また、本発明の半導体素子実装用回路基板は
回路基板表面の電極上に形成された、柱形状の接続用はんだ構造物を備え、
前記接続用はんだ構造物の先端面は、その面の周辺部に比し中心部が窪んだ凹部領域を有することを特徴とする。

フリップチップボンディング法による半導体素子搭載時の一括アライメントにおいて、半導体素子のはんだバンプとパッケージ基板上の予備はんだとの個々の相対位置が、基板面と平行のＸ−Ｙ平面方向（横方向）、あるいは基板面に垂直のＺ方向（縦方向）において一定程度のずれが生じた場合でも、本発明の基板を用いることにより、はんだバンプと予備はんだとの接触可能範囲が縦・横方向とも広がっているため、リフロー時に基板に生じた反りによって発生していた接続未着を有効に回避することができ、高信頼性の半導体実装回路基板やＬＳＩパッケージを得ることができる。

本発明の半導体素子実装用回路基板の製造工程を説明する図（その１） 本発明の半導体素子実装用回路基板の製造工程を説明する図（その２） 本発明の半導体素子実装用回路基板の製造工程を説明する図（その３） 本発明の導体素子実装用回路基板を用いたマザーボード実装半導体装置の製造工程を説明する図（その１） 本発明の導体素子実装用回路基板を用いたマザーボード実装半導体装置の製造工程を説明する図（その２） 本発明の導体素子実装用回路基板を用いたマザーボード実装半導体装置の製造工程を説明する図（その３） 本発明の半導体素子実装用回路基板を製造するための金型を説明する図 はんだバンプと予備はんだ（接続用はんだ構造物）との接触・接続可能範囲を説明する図 従来の半導体素子実装用回路基板の製造工程を説明する図（その１） 従来の半導体素子実装用回路基板の製造工程を説明する図（その２）

以下に、本発明の実施の形態を、添付図を参照しつつ説明する。

（実施例１）
図１〜３は、本発明の半導体素子実装用回路基板を製造する工程を説明するための基板断面模式図であり、図１では、その工程を基板全体の断面模式図で表し、図２および図３は、図１で示した各工程での部分拡大の基板断面模式図を表す。

図１（１）（ならびに図２（１））において、ＬＳＩなどの半導体素子を実装するための回路基板を製造するためのパッケージ基板１は、例えば、そのサイズ、４７．５ｍｍ□（そのうち、ＬＳＩ実装エリアは、２０ｍｍ□）であり、これに実装するＬＳＩのはんだバンプ（ＢＧＡ）の配置に適合させた電極パッド２の間隔は、４００μｍ、電極パッド２の数（＝ＬＳＩのバンプ数）は、２５００個である。隣接する電極パッド２間は、ソルダレジスト３で絶縁される。

この電極パッド２の夫々の上に、フラックスとＳＡＣ（Ｓｎ−Ａｇ−Ｃｕ）はんだとの重量比が、１：４の、はんだバンプ（ＢＧＡ）との接続性を確保するための、いわゆる、予備はんだ用のはんだペーストを、ステンシルマスクを用いた既知の方法で印刷し、その後、不活性ガス雰囲気下のクリーンオーブン中で、例えば１５０℃、１０分間の熱処理を行って仮乾燥を実施し、図中に示す、仮乾燥接続用はんだ構造物（いわゆる、仮乾燥した予備はんだ）４を形成した。

こうして製造した基板全体は、通常反りを有しており、常温下では、仮乾燥接続用はんだ構造物４形成面側が凹状を呈している。図中、二点鎖線Ｌは基準平面を示し、中心領域が外縁領域に比べ凹状態となっていることを示す。この状況は、拡大図、図２（１）にも示す。この図にも示すように、仮乾燥接続用はんだ構造物４は、はんだ材料により、電極パッド２上に柱状（通常円柱状）に形成され、その先端は、はんだ材料の表面張力により上に凸の半球状となっている。

そして、図１（２）（ならびに図２（２））に示すように、例えば、剛性の高いチタン材からなる、平坦な板面にこのパッケージ基板２に実装するＬＳＩのはんだバンプ（ＢＧＡ）形状と同様な略円球形状の突起と配置位置を有する金型５を適用し、フリップチップボンダーを用いて、金型５の突起と、平坦なテーブル上に載置したパッケージ基板１の仮乾燥接続用はんだ構造物４との位置合わせし、例えば、１０Ｎの荷重で、図に示す押圧Ｐを実施する。このとき、押圧Ｐは基板表面全体に均等に行われるようにすることから、平坦面に置かれた基板の反りが平坦化された状態で、均等な力が基板面上の仮乾燥接続用はんだ構造物（いわゆる、仮乾燥した予備はんだ）４の先端に加わる。

そして、図１（３）（ならびに図２（３））に示すように、金型５を取り外した結果、仮乾燥接続用はんだ構造物４の上に凸だった先端部は、この場合、金型５による雌型の略バンプ形状の凹状となる。この結果、仮乾燥接続用はんだ構造物４の先端部はより高さ方向により伸び、外縁には突起を有する、金型加圧接続用はんだ構造物（いわゆる、金型加圧した予備はんだ）６が形成される。こうして、半導体素子実装用回路基板７が形成される。

次に、これを用い、図１（４）（ならびに図３（４））に示すように、外部入出力端子としてはんだバンプ（ＢＧＡ）８が形成されたＬＳＩ９からなる、はんだバンプ付半導体素子１０を、同様に、フリップチップボンダーを用いて半導体素子実装用回路基板７とバンプ接続を行う。

そして、図１（５）（ならびに図３（５））に示すように、最大温度２４５℃に設定したリフローによる実装を行い、半導体素子実装回路基板１１を得た。

こうして製造した半導体素子実装回路基板１１を、透過型ＳＡＴ（Ｓｃａｎｎｉｎｇ Ａｃｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ；超音波探傷映像装置）ならびに断面観察により、全バンプの接合状態を観察し結果、このはんだバンプ接合部２５００箇所での非接着個所は見出されなかった。

次に、この半導体素子実装回路基板１１を用いて、ＬＳＩパッケージ化し、さらにマザーボードに実装して、マザーボード実装半導体装置を作製した。図４〜６は、その工程を説明するための基板断面模式図であり、図４では、その工程を基板全体の断面模式図で表し、図５および図６は、図４で示した各工程での部分拡大の基板断面模式図を表す。

図４（１）（ならびに図５（１））において、まず、先の工程で示した、金型加圧接続用はんだ構造物（いわゆる、金型加圧した予備はんだ）６が形成された半導体素子実装用回路基板７の周囲に、ＢＧＡを用いたＬＳＩパッケージの実装時、反り抑制に用いられるスティフナ１２を、接着剤１３を用いて配する。スティフナ１２は、例えば、銅合金材を用い、厚み３００μｍ、内径３５ｍｍ□、外径４５．７ｍｍ□（＝パッケージ基板１サイズと同径）の突起部の無い、周辺部枠状のものを使用する。接着剤１３として、例えば、２５μｍ厚のボンディングシートＴＦＡ−８６０（京セラケミカル製）を使用する。このようなスティフナ１２を取り付けた後、先と同様に、バンプ（ＢＧＡ）８が形成されたＬＳＩ９からなる、はんだバンプ付半導体素子１０を、フリップチップボンダーを用いて半導体素子実装用回路基板７とバンプ接続を行う。

図４（２）（ならびに図５（２））に示すように、最大温度２４５℃に設定したリフローによる実装を行い、スティフナ１２付きの半導体素子実装回路基板１１を得る。

次に、図４（３）（ならびに図６（３））に示すように、スティフナ１２の上側に接着剤１３、例えば、下側と同じの２５μｍ厚のボンディングシートＴＦＡ−８６０（京セラケミカル製）を貼り、ＬＳＩ９の上面に、例えばＩｎ−Ａｇ材からなる金属接合用シート１４を配置した後、スティフナ１２の形状に合わせた、例えば、厚さ１０ｍｍの銅製のリッド１５を被せ、２００℃の加熱によって、リッド１５をパッケージ基板に固定する。こうしてＬＳＩパッケージ１６を完成する。

そして、図４（４）（ならびに図６（４））に示すように、所定のマザーボード１７上にＬＳＩパッケージ１６を、スタンドオフ１８を挟み、はんだボール１９を介して、先のリフロー温度より低い、例えば２２０℃で、リフロー実装をする。

こうして完成した、マザーボード実装半導体装置２０に対し、実装信頼性評価試験として、熱サイクル試験（−１０℃→１００℃、３００サイクル）を実施したところ、半導体素子実装回路基板１１におけるはんだバンプ接合部での剥離は見られず、高い信頼性をもってこの個所の接合が行われていることが解った。

本実施例において適用した、高信頼性を有する半導体素子実装回路基板１１におけるはんだバンプ接合部の形成方法は、従来の接合部形成方法と異なっている。再度、図８に示した、円柱あるいは多角柱形状など柱形状をした予備はんだ（実施例では、接続用はんだ構造物と称す）とそれに接合するボール状をしたはんだバンプとの要部断面模式図を参照するに、先に述べたように、従来の方法における予備はんだ形状を示した図８（１）、同（２）に対し、実施例で示した方法においては、図８（３）に示した、金型加圧接続用はんだ構造物（いわゆる、金型加圧した予備はんだ）６は、典型的には図に示したような断面を有している。

はんだバンプ８（１０２）は球形（ボール状）を有するのに対し、電極パッド上に形成された、円柱あるいは多角柱などの柱状をした接続用はんだ構造物（予備はんだ）の先端面の形状は、予備はんだペースト塗布後の予備リフロー状態（図８（１））では凸状、フラッタリング処理後の状態（図８（２））では平面となっている。これら予備はんだ１０１やフラッタリング後の予備はんだ１０３と、はんだバンプ１０２のボール面を接触させ、接合させるときのＸ−Ｙ Ｐｌａｎｅ平面（横方向）およびＺ方向（縦方向）におけるコントロールのずれの自由度は、前者のケースでは、はんだバンプ１０２の接続ずれのコントロール自由度は事実上無く、平面方向にずれた場合の接続は、垂直方向に衝突して圧接するのみであり、平面方向のコントロールずれや上下垂直方向のコントロールずれには対応できない。

後者のケースでは、はんだバンプ１０２の図示したＸ−Ｙ Ｐｌａｎｅ方向のコントロールずれ（図中鎖線範囲のずれ）は許容されるが，はんだバンプ１０２のＺ方向のコントロールずれは許容されないため、例えば多少でも基板の反りなどがあって上下方向の相互位置ずれがある個所が基板内に存在すると、半導体素子ＢＧＡ一括接続のフリップチップボンディングなどにおいては、ボンダー側で個別接続個所の上下方向も含めたずれ補正が不可能であるため、反りの程度によっては非接続個所が多発することになる。

これに対し、本実施例の、図８（３）に示す、はんだバンプ８（１０２）と金型加圧接続用はんだ構造物（いわゆる、金型加圧した予備はんだ）６の場合、仮乾燥した接続用はんだ構造物（いわゆる予備はんだ）の先端部が球形金型に押圧され、先端部の中心部において、当初の接続用はんだ構造物の先端面より低くなった形の下に凸状、先端部の周辺部においてははんだが押し出され、球形金型形状に従った状態で、当初の接続用はんだ構造物の先端面より高くなった形のリング状突起物が形成されることとなる。

こうした先端面形状を有する金型加圧接続用はんだ構造物（いわゆる、金型加圧した予備はんだ）６と、略球形（ボール状）を有するはんだバンプ８（１０２）とを接触させ、接合させるときの、はんだバンプ８のコントロールのずれの自由度は、図中に示すように、Ｘ−Ｙ Ｐｌａｎｅのコントロールずれ（図中鎖線範囲のずれ）とともに、Ｚ方向のコントロールずれ（図中点線範囲のずれ）が許容されるようになる。つまり、当初の接続用はんだ構造物の先端面より低い中心部と高くなったリング状突起物により、はんだバンプ８が、Ｘ−Ｙ Ｐｌａｎｅ方向のコントロール範囲（図中鎖線範囲）とともに、Ｚ方向のコントロール範囲（図中点線範囲）に制御されていれば、必ず、はんだバンプ８が接続用はんだ構造物（いわゆる予備はんだ）６の一部に接触可能となり、すなわち両者を接続することが可能となる。

更に、こうした接続用はんだ構造物の先端形状であると、パッケージ基板の反りなどによって、ボンディング時の個々のはんだバンプ８に加わる圧力が、パッケージ基板内分布があっても、接続用はんだ構造物の凹形状部分での嵌めこみ深さによってその圧力差が容易に解消され、接触維持が容易になるといった特長も有している。

以上のような特徴を有する、接続用はんだ構造物（いわゆる予備はんだ）に関し、その特徴ある先端形状は、実施例では球形金型を押圧して中心部が凹形状にしていた。

図７（１）に、実施例１に示した金型５を示す。金型の球形２１、接合対象の略はんだボール形状としたが、その球形金型の押し込まれる個所の直径サイズは接続用はんだ構造物の柱状断面の直径より大きくても小さくてもよいが、小さいほうが望ましい。そのほうが、中心部の凹形状とともに外周部にできる突起物の形成が容易である。球形金型で押圧された凹形状の横に切った断面は、およそ円形をしているが、球形に類する金型の形状により、できる凹形状の断面は、必ずしも真円であることは必要なく、楕円形状やその変形楕円形状などもあり得よう。

押圧する金型形状を球形としたが、それに拘る必要は無い。例えば、図７（２）に示すような、断面が円錐形状を含む多角錐形状２２（押し込まれる断面直径サイズは、接続用はんだ構造物の柱状断面の直径より小さいのが望ましい）のような、他の突起形状の金型２３を押圧して、中心部の凹形状とともに外周部に突起物を形成することができる。

（実施例２）
また、図７（３−１）に示すような、金型全体の構造として、平坦な板面に略円球形状を形成したものに、さらに、図示するように、金型外周に枠状突起物２４を設けた枠付金型２５を適用して実施例１と同様な金型加圧接続用はんだ構造物（いわゆる、金型加圧した予備はんだ）６の形成と、半導体素子実装基板の形成を行った。この枠状突起物２４の突起長は金型が有する球状などの突起長より一定長Ｇ（例えば、２０μｍ）を有するとする。

図７（３−２）に示すように、これを用いて、先の場合と同様に、フリップチップボンダーを用いて位置合わせしながら、パッケージ基板１上の仮乾燥接続用はんだ構造物４への押圧Ｐ（この場合は、ボンディング荷重を５０Ｎ）を行った。

このような、枠状突起物２４を用いての金型押圧を行った場合、特に周辺部を含めた、パッケージ基板全体の反りの、より顕著な矯正効果が期待でき、例えば、反り量が４／５（１００μｍ→８０μｍ）に低減させることができた。この場合においても、半導体素子実装基板におけるはんだバンプ接合部での非接着個所は見出されなかった。

（比較例）
図１（１）を参照して、実施例１で行ったものと同一のパッケージ基板１、ＬＳＩ９を用い、同様に、電極パッド２の夫々の上に、フラックスとＳＡＣ（Ｓｎ−Ａｇ−Ｃｕ）はんだとの重量比が、１：４の、はんだバンプ（ＢＧＡ）との接続性を確保するための、いわゆる、予備はんだ用のはんだペーストを、ステンシルマスクを用いた既知の方法で印刷した。

その後、今度は、専用スキージを用いてフラッタリング処理を行った。こうしてできた、いわゆる予備はんだに、図１（４）を参照して、同様に、はんだバンプ８とＬＳＩ９からなるはんだバンプ付半導体素子１０を、ボンダーを用いてバンプ接続し、最大温度２４５℃に設定したリフローによる実装を行い、半導体素子実装回路基板１１を得た。

こうして製造した半導体素子実装回路基板１１を、同様に、透過型ＳＡＴならびに断面観察により、全バンプの接合状態を観察し結果、このはんだバンプ接合部２５００箇所中、基板のエッジ周辺でのバンプを中心として、１％程度の非接合個所が確認された。

以上のように、本発明の半導体素子実装用回路基板およびその製造方法の有効性が確認された。本発明の基板の製造にあったっては、実施例に示された方法に限らないことは言うもでもない。例えば、金型に関し、その材料としてチタンに限らず、例えば、モリブデン、アルミニウム、ニッケルおよびそれらの合金を用いても良い。さらに、はんだペーストの仮乾燥状態の制御によって押圧するはんだにより高い柔軟性を持たせれば、合成樹脂材料の適用も可能である。また、金型の雄型数については、全はんだボール数を有する金型にし、ボンダーによる一括押圧法を適用した例を示したが、個別、小範囲別、ライン配列別などによる逐次押圧方法を適用してもよい。

以上の実施例を含む実施の形態に関し、以下の付記を開示する。
（付記１）
回路基板表面に電極を形成する工程と、
前記電極上に、はんだ形成材料を付着させる工程と、
付着した前記はんだ形成材料を、塑性変形可能な仮はんだ構造物に加工する工程と、
前記仮はんだ構造物に、所定の先端形状を有する複数の押圧用突起物を備える硬質材料からなる型による押付け加工により、凹部領域を有する柱形状の接続用はんだ構造物を形成する工程と
を有することを特徴とする半導体素子実装用回路基板の製造方法。
（付記２）
前記所定の先端形状は、球形状であることを特徴とする付記１記載の半導体素子実装用回路基板の製造方法。
（付記３）
前記所定の先端形状は、円錐ないし多角錐形状であることを特徴とする付記１記載の半導体素子実装用回路基板の製造方法。
（付記４）
前記型は、外周部に前記押圧用突起物より長い枠状突起物を備えることを特徴とする付記１ないし３のいずれかに記載の半導体素子実装用回路基板の製造方法。
（付記５）
前記硬質材料は、チタン、モリブデン、アルミニウム、ニッケル及びそれらの合金のいずれかであることを特徴とする付記１ないし４のいずれかに記載の半導体素子実装用回路基板の製造方法。
（付記６）
回路基板表面の電極上に形成された、柱形状の接続用はんだ構造物を備え、
前記接続用はんだ構造物の先端面は、その面の周辺部に比し中心部が窪んだ凹部領域を有することを特徴とする半導体素子実装用回路基板。
（付記７）
前記凹部領域の形状は、前記先端面に平行断面で前記電極方向に凸の円形を有していることを特徴とする付記６記載の半導体素子実装用回路基板。
（付記８）
前記凹部領域の形状は、前記先端面に平行断面で前記電極方向に凸の多角形を有していることを特徴とする付記６記載の半導体素子実装用回路基板。

１、１０４ （パッケージ）基板
２、１０５ 電極（パッド）
３、１０６ ソルダレジスト
４ 仮乾燥接続用はんだ構造物
５ 金型
６ 金型加圧接続用はんだ構造物
７ 半導体素子実装用回路基板
８、１０２ はんだバンプ
９、ＬＳＩ
１０ はんだバンプ付半導体素子
１１ 半導体素子実装回路基板
１２ スティフナ
１３ 接着剤
１４ 金属接合用シート
１５ リッド
１６ ＬＳＩパッケージ
１７ マザーボード
１８ スタンドオフ
１９ はんだボール
２０ マザーボード実装半導体装置
２１ 球状
２２ 多角錐形状
２３ 他の突起形状の金型
２４ 枠状突起物
２５ 枠付金型
１０１ 予備はんだ
１０３ フラットニング後の予備はんだ
１０７ スキージ

Claims (1)

1. 回路基板の表面に電極を形成する工程と、
   前記電極上にはんだ材料を形成する工程と、
   形成された前記はんだ材料を押圧可能な球形状または円錐ないし多角錐形状の先端形状を有する複数の突起物、および前記回路基板の周辺部を押圧可能な枠状の突起物の双方の突起物を備える硬質材料からなる型を、前記回路基板の全体に均一な力で押圧することによって、前記回路基板の反りを平坦化すると同時に、凹部領域を有する柱形状の接続用はんだ構造物を形成する工程と
   を有することを特徴とする半導体素子実装用回路基板の製造方法。