JP2005229137A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP2005229137A JP2005229137A JP2005134895A JP2005134895A JP2005229137A JP 2005229137 A JP2005229137 A JP 2005229137A JP 2005134895 A JP2005134895 A JP 2005134895A JP 2005134895 A JP2005134895 A JP 2005134895A JP 2005229137 A JP2005229137 A JP 2005229137A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- mounting
- package
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 基板の半導体チップを搭載した面と反対側の面に複数のはんだバンプが設けられたボールグリッドアレイ半導体装置を実装基板に実装し、前記はんだをリフローした時に、前記ボールグリッドアレイ半導体装置の基板の中央部が前記半導体チップを搭載した面と反対側の面方向に凸に反らせて前記実装基板上の電極と前記はんだバンプとを電気的に接続することを特徴とする実装方法である。
【選択図】 図1
Description
前記BGA半導体装置に関する技術については、以下のものがある。
すなわち、図14に示すように、BGA半導体装置は基板1の片面を樹脂封止する構造であるため、内部の半導体チップ、基板1及び封止樹脂5のそれぞれの熱膨張係数の違いによりBGA半導体装置のパッケージが反ることがある。このときBGA半導体装置を実装基板9に搭載すると、図14に示すように、実装基板9上の電極10とはんだバンプ8の間に隙間11が生じるため、はんだバンプをリフローしても電極10とはんだバンプ8が接続されない問題が生じる。
本発明の他の目的は、パッケージの反りが生じても電気的に接続された実装が可能なBGA半導体装置用実装基板を提供することにある。
本発明の他の目的は、BGA半導体装置の実装歩留の向上をはかることが可能な技術を提供することにある。
本発明の他の目的は、BGA半導体装置の実装外観検査が可能な技術を提供することにある。
本発明の前記ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
すなわち、(1)回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ及び電気接続部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているBGA半導体装置であって、前記封止樹脂の熱膨張係数が、前記基板の熱膨張係数よりも小さい。
前記の(1)によれば、実装基板に実装し、はんだリフロー温度まで加熱した時の基板の熱膨張係数より小さい熱膨張係数の封止樹脂を使用することにより、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反るので、パッケージの中央部に近いはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。
(1)BGA半導体装置を実装基板に実装する時、そのパッケージの反りに起因するパッケージ中央部付近のバンプの接続不良を防止もしくは低減することができる。
(2)BGA半導体装置を実装基板に実装する時、そのパッケージの最外周のバンプの外観検査のみで接続の判定ができ、実装の外観検査を容易にすることができる。
(3)BGA半導体装置を実装基板に実装する時、BGA半導体装置のパッケージが反っていても、電気的接続不良がなく確実に実装することが容易にでき、かつ、歩留を向上することができる。
なお、実施例を説明する全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
まず、図3(A)に示すように、基板1上に半導体チップ3をエポキシペースト等で接着する。次に、図3(B)に示すように、基板1と半導体チップ3をAuワイヤー4で接続する。次いで、図3(C)に示すように、基板1の面2をトランスファー成型で樹脂封止する。この時に、熱膨張係数が17×10−6/℃以下の封止樹脂を使用する。例えば、熱膨張係数αが10×10−6/℃〜14×10−6/℃のレジンを使用することが好ましい。封止後、樹脂を硬化させるが、樹脂の硬化収縮によりBGA半導体装置は、図1に示すように、ほぼ水平もしくは少し湾曲している。樹脂の硬化収縮率は5%程度であるので、封止樹脂部の大きさが10mm□(平方)の場合、一辺の収縮量は約2.5μmである。最後に、図3(D)に示すように、はんだバンプ8を基板1上の電極7に転写後、はんだリフロー炉に基板1を通してはんだバンプ8を形成し、BGA半導体装置が完成する。
電極の面積とはんだバンプ高さの関係は近似的に次式で表せる。
Claims (2)
- 半導体装置の実装方法であって、
(a)半導体装置を準備する工程と、
(b)前記半導体装置を実装基板上に実装する工程とを有し、
前記(a)工程は、
(c)表面と、前記表面と反対側の裏面と、回路配線と、第1の熱膨張係数を有する基板を準備する工程と、
(d)前記基板の前記表面上に半導体チップを搭載する工程と、
(e)前記半導体チップの主面上に形成された複数の電極と前記基板の前記回路配線とを複数のワイヤを介してそれぞれ電気的に接続する工程と、
(f)前記半導体チップ、前記複数のワイヤ、及び前記基板の一部を前記第1の熱膨張係数よりも小さい第2の熱膨張係数を有する封止樹脂で封止する工程と、
(g)前記基板の前記裏面上に複数のはんだバンプをそれぞれ配設する工程とを有し、
前記(b)工程は、
(h)前記半導体装置を前記実装基板上に配置した後、熱処理により前記半導体装置の中心部を前記複数のはんだバンプが形成された側に突出するように反らせて前記複数のはんだバンプと前記実装基板上の複数の電極とをそれぞれ電気的に接続する工程と、
を有することを特徴とする半導体装置の実装方法。 - 請求項1記載の半導体装置の実装方法であって、前記実装基板上の前記複数の電極の内、内側に配置された電極の面積は外側に配置された電極の面積よりも大きいことを特徴とする半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005134895A JP3794498B2 (ja) | 2005-05-06 | 2005-05-06 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005134895A JP3794498B2 (ja) | 2005-05-06 | 2005-05-06 | 半導体装置の実装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002300143A Division JP3745329B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005229137A true JP2005229137A (ja) | 2005-08-25 |
JP3794498B2 JP3794498B2 (ja) | 2006-07-05 |
Family
ID=35003539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005134895A Expired - Lifetime JP3794498B2 (ja) | 2005-05-06 | 2005-05-06 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3794498B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012078248A (ja) * | 2010-10-04 | 2012-04-19 | Renesas Electronics Corp | 半導体装置の検査方法 |
JP2021022718A (ja) * | 2019-07-30 | 2021-02-18 | 力成科技股▲分▼有限公司 | パッケージ構造及びその製造方法 |
-
2005
- 2005-05-06 JP JP2005134895A patent/JP3794498B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012078248A (ja) * | 2010-10-04 | 2012-04-19 | Renesas Electronics Corp | 半導体装置の検査方法 |
US8605277B2 (en) | 2010-10-04 | 2013-12-10 | Renesas Electronics Corporation | Method of inspecting semiconductor device |
JP2021022718A (ja) * | 2019-07-30 | 2021-02-18 | 力成科技股▲分▼有限公司 | パッケージ構造及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3794498B2 (ja) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW564533B (en) | Warpage-preventing substrate | |
US20080237840A1 (en) | Flexible circuit electronic package with standoffs | |
US10177060B2 (en) | Chip package structure and manufacturing method thereof | |
JP2006202991A (ja) | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 | |
JP2011077108A (ja) | 半導体装置 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
JP2008147596A (ja) | 半導体パッケージ | |
JP2002118205A (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
JP3632930B2 (ja) | ボールグリッドアレイ半導体装置 | |
US20050077080A1 (en) | Ball grid array (BGA) package having corner or edge tab supports | |
JP3745329B2 (ja) | 半導体装置の製造方法 | |
JP3794498B2 (ja) | 半導体装置の実装方法 | |
TWM305962U (en) | Ball grid array package structure | |
JP3370842B2 (ja) | 半導体装置の実装構造 | |
JP2000261110A (ja) | プリント配線基板およびこれを用いた半導体実装装置 | |
JP2001168239A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
JP2007142128A (ja) | 半導体装置およびその製造方法 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JP2007096087A (ja) | 半導体装置の製造方法 | |
JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
JPH10135369A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08274250A (ja) | 半導体装置 | |
KR20080062529A (ko) | 반도체 패키지의 제조 방법 | |
JP2003264259A (ja) | 半導体装置及びその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060405 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100421 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120421 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120421 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20140421 |
|
EXPY | Cancellation because of completion of term |