JP5543768B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5543768B2 JP5543768B2 JP2009281492A JP2009281492A JP5543768B2 JP 5543768 B2 JP5543768 B2 JP 5543768B2 JP 2009281492 A JP2009281492 A JP 2009281492A JP 2009281492 A JP2009281492 A JP 2009281492A JP 5543768 B2 JP5543768 B2 JP 5543768B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- word gate
- word
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
第1の方向に延設された第1のワードゲートと、
前記第1のワードゲートの一方の側壁に沿って形成された第1のコントロールゲートと、
前記第1の方向に延設され、前記第1のワードゲートと隣り合う第2のワードゲートと、
前記第2のワードゲートの一方の側壁に沿って形成された第2のコントロールゲートと、を備えたMONOS型不揮発性半導体記憶装置であって、
前記第2のワードゲート側に突出した2つの前記第1のワードゲートの突出部の間に、前記第1のコントロールゲートは第1のコンタクト部を備え、
前記第1のワードゲート側に突出した2つの前記第2のワードゲートの突出部の間に、前記第2のコントロールゲートは第2のコンタクト部を備え、
前記第1のコンタクト領域と前記第2のコンタクト領域とが、電気的に絶縁されているものである。
図1は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置の平面図である。図1の不揮発性半導体記憶装置は、ツインMONOS型フラッシュメモリの平面図である。また、図1は図8におけるCGコンタクト領域のみを示している。メモリセル領域は図8と同様である。即ち、メモリセル領域では、複数のワードゲートWG1〜WG4が等間隔で略平行に延設されている。
次に、シリコン基板1上の全面に、例えば厚さ10nmのシリコン酸化膜を熱酸化により形成する。
次に、このシリコン酸化膜を覆うように、例えば厚さ200nmのポリシリコン(他結晶シリコン)層をCVD(Chemical Vapor Deposition)法により形成する。このポリシリコン層をエッチングすることによりワードゲートWGを形成する。
次に、ワードゲートWGをマスクに用いて、シリコン酸化膜をエッチングすることにより、ワードゲートWG直下のみにWG絶縁膜3を形成する。
次に、ONO膜4を覆うように、コントロールゲート用のポリシリコン層CGをCVD法により形成する。
そして、ポリシリコン層CGを覆うように、シリコン酸化膜6をCVD法により形成する。図3Aは、この状態を示している。
次に、図3Cに示すように、ワードゲートWG上のシリコン酸化膜6をエッチバックすることによりポリシリコン層CGを露出させる。
次に、図3Eに示すように、図1のマスク領域13をレジスト8によりマスクする。
次に、図3Fに示すように、マスク領域13以外の領域のシリコン酸化膜6をエッチバックすることにより除去する。その後、レジスト8を除去する。
次に、図3Hに示すように、露出したワードゲートWG上のONO膜4及びマスク領域13のシリコン酸化膜6をエッチバックすることにより除去する。これにより、マスク領域13にCG接続部12が形成される。ここで、マスク領域13以外の領域では、ワードゲートWGとコントロールゲートCGa、CGbとの間及びコントロールゲートCGa、CGb下に、断面L字形状のONO層4a、4bが形成される。
以上により、使用するコントロールゲートCGa1〜CGa4毎にCG接続部12を形成することができる。
次に、図4を参照して本発明の第2の実施の形態について説明する。図4の不揮発性半導体記憶装置も、ツインMONOS型フラッシュメモリの平面図である。図1のフラッシュメモリでは、使用するコントロールゲートCGa1、CGa2が対向していた。同様に、使用するコントロールゲートCGa3、CGa4が対向していた。これに対し、図4のフラッシュメモリでは、使用するコントロールゲートCGa1〜CGa4が、各ワードゲートWG1〜WG4の同じ側に形成されている。
次に、図6を参照して本発明の第3の実施の形態について説明する。図6の不揮発性半導体記憶装置も、ツインMONOS型フラッシュメモリの平面図である。図6のフラッシュメモリでは、図1のフラッシュメモリで使用していたコントロールゲートCGa1〜CGa4に加え、使用していなかったコントロールゲートCGb1〜CGb4も使用する。即ち、コントロールゲートCGa1〜CGa4とコントロールゲートCGb1〜CGb4との両方を使用する構成である。
次に、図7A、7Bを参照して本発明の第4の実施の形態について説明する。本実施の形態に係る不揮発性半導体記憶装置は、上記実施の形態1〜3に係る不揮発性半導体記憶装置と製造方法のみが異なる。図7A、7Bは、図1のフラッシュメモリの製造方法を説明するための図であって、図1のIII−III断面図に相当する。
次に、ONO膜4を覆うように、コントロールゲート用のポリシリコン層CGをCVD法により形成する。ここで、実施の形態4では、実施の形態1よりもポリシリコン層CGの膜厚を大きくする。図7Aは、この状態を示している。
2a 高濃度不純物領域
3 絶縁膜
4a、4b ONO層
5 素子分離層
6 シリコン酸化膜
7 有機膜
8 レジスト
11a、11a 突出部
12 接続部
13 マスク領域
14 シフト領域
CG ポリシリコン層
CGa、CGa1〜CGa4 コントロールゲート
CGb、CGb1〜CGb4 コントロールゲート
CT コンタクト
WG、WG1〜WG4 ワードゲート
Claims (6)
- 第1の方向に延設された第1のワードゲートと、
前記第1のワードゲートの一方の側壁に沿って形成された第1のコントロールゲートと、
前記第1の方向に延設され、前記第1のワードゲートと隣り合う第2のワードゲートと、
前記第2のワードゲートの一方の側壁に沿って形成された第2のコントロールゲートと、を備えたMONOS型不揮発性半導体記憶装置であって、
前記第2のワードゲート側に突出した2つの前記第1のワードゲートの突出部の間に、前記第1のコントロールゲートは第1のコンタクト部を備え、
前記第1のワードゲート側に突出した2つの前記第2のワードゲートの突出部の間に、前記第2のコントロールゲートは第2のコンタクト部を備え、
前記第1のコンタクト部と前記第2のコンタクト部とが、電気的に絶縁されており、
前記第1のコントロールゲートは、前記第2のワードゲート側に配置され、
前記第2のコントロールゲートは、前記第1のワードゲートの反対側に配置され、
2つの前記第1のワードゲートの突出部が、前記第2のコントロールゲートと反対側の端部で互いに接続され、
2つの前記第2のワードゲートの突出部が、前記第1のコントロールゲート側の端部で互いに接続されている、
不揮発性半導体記憶装置。 - 前記第1及び第2のワードゲートは、互いの距離が遠ざかるようにシフトして形成されたシフト領域を備え、
前記第1のワードゲートの突出部は、前記第2のワードゲートのシフト領域と対向配置され、
前記第2のワードゲートの突出部は、前記第1のワードゲートのシフト領域と対向配置されていることを特徴とする
請求項1に記載の不揮発性半導体記憶装置。 - 前記第1のワードゲートの他方の側壁に沿って形成された第3のコントロールゲートと、
前記第2のワードゲートの他方の側壁に沿って形成された第4のコントロールゲートと、をさらに備えたことを特徴とする
請求項1又は2に記載の不揮発性半導体記憶装置。 - 第1の方向に延設された第1のワードゲートと、
前記第1のワードゲートの一方の側壁に沿って形成された第1のコントロールゲートと、
前記第1の方向に延設され、前記第1のワードゲートと隣り合う第2のワードゲートと、
前記第2のワードゲートの一方の側壁に沿って形成された第2のコントロールゲートと、を備えたMONOS型不揮発性半導体記憶装置であって、
前記第2のワードゲート側に突出した2つの前記第1のワードゲートの突出部の間に、前記第1のコントロールゲートは第1のコンタクト部を備え、
前記第1のワードゲート側に突出した2つの前記第2のワードゲートの突出部の間に、前記第2のコントロールゲートは第2のコンタクト部を備え、
前記第1のコンタクト部と前記第2のコンタクト部とが、電気的に絶縁されており、
前記第1のワードゲートの他方の側壁に沿って形成された第3のコントロールゲートと、
前記第2のワードゲートの他方の側壁に沿って形成された第4のコントロールゲートと、をさらに備え、
前記第2のワードゲートの反対側に突出した2つの前記第1のワードゲートの突出部の間に、前記第3のコントロールゲートは第3のコンタクト部を備え、
前記第1のワードゲートの反対側に突出した2つの前記第2のワードゲートの突出部の間に、前記第4のコントロールゲートは第4のコンタクト部を備えた、
不揮発性半導体記憶装置。 - 前記第1及び第2のワードゲートは、多結晶シリコンからなることを特徴とする
請求項1〜4のいずれか一項に記載の不揮発性半導体記憶装置。 - 前記第1及び第2のコントロールゲートは、多結晶シリコンからなることを特徴とする
請求項1〜5のいずれか一項に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281492A JP5543768B2 (ja) | 2009-12-11 | 2009-12-11 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281492A JP5543768B2 (ja) | 2009-12-11 | 2009-12-11 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011124418A JP2011124418A (ja) | 2011-06-23 |
JP5543768B2 true JP5543768B2 (ja) | 2014-07-09 |
Family
ID=44288008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281492A Expired - Fee Related JP5543768B2 (ja) | 2009-12-11 | 2009-12-11 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5543768B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260164A (ja) * | 2004-03-15 | 2005-09-22 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP4758951B2 (ja) * | 2007-06-12 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009271966A (ja) * | 2008-05-01 | 2009-11-19 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
-
2009
- 2009-12-11 JP JP2009281492A patent/JP5543768B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011124418A (ja) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5766997A (en) | Method of forming floating gate type non-volatile semiconductor memory device having silicided source and drain regions | |
US7521318B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008166808A (ja) | 半導体素子及びその製造方法 | |
JP5395828B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2009016615A (ja) | 半導体記憶装置 | |
US8748978B2 (en) | Sense-amp transistor of semiconductor device and method for manufacturing the same | |
JP2008021675A (ja) | 半導体装置およびその製造方法 | |
JP2008041895A (ja) | 半導体装置およびその製造方法 | |
JP2006100790A (ja) | 半導体装置及びその製造方法 | |
JP2007335787A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
JP2008085121A (ja) | 半導体装置及びその製造方法 | |
KR101498170B1 (ko) | 반도체 기억 장치 및 그의 제조 방법 | |
US7183607B1 (en) | Non-volatile memory structure | |
JP5543768B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
JP2008108923A (ja) | 半導体装置及びその製造方法 | |
JP2022136388A (ja) | 半導体装置の製造方法および半導体装置 | |
US20150243669A1 (en) | Memory device | |
WO2014115581A1 (ja) | 半導体不揮発性メモリ | |
US8258562B2 (en) | Semiconductor device having tri-gate structure and manufacturing method thereof | |
US7956390B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3950092B2 (ja) | Nand型不揮発性メモリー装置 | |
JP2010272675A (ja) | 半導体記憶装置 | |
JP2010050142A (ja) | Eepromの製造方法 | |
JP5415135B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5543768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |