JP5520453B2 - 拡散バリアフィルムを含む半導体素子の形成方法 - Google Patents

拡散バリアフィルムを含む半導体素子の形成方法 Download PDF

Info

Publication number
JP5520453B2
JP5520453B2 JP2008121624A JP2008121624A JP5520453B2 JP 5520453 B2 JP5520453 B2 JP 5520453B2 JP 2008121624 A JP2008121624 A JP 2008121624A JP 2008121624 A JP2008121624 A JP 2008121624A JP 5520453 B2 JP5520453 B2 JP 5520453B2
Authority
JP
Japan
Prior art keywords
film
metal nitride
forming
diffusion barrier
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008121624A
Other languages
English (en)
Other versions
JP2008277837A (ja
Inventor
慶寅 崔
吉鉉 崔
鍾鳴 李
▲ジョン▼▲ウォン▼ 洪
賢培 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008277837A publication Critical patent/JP2008277837A/ja
Application granted granted Critical
Publication of JP5520453B2 publication Critical patent/JP5520453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、半導体素子の形成方法に関し、特に、拡散バリアフィルムを含む半導体素子の形成方法に関する。
半導体素子の高集積化傾向につれて、半導体素子を構成する半導体パターン、特に、配線の幅及び厚さがますます減少されつつある。これによって、配線の電気的抵抗値が増加する傾向にある。これに対して、半導体産業が高度に発達するに伴い、半導体素子の動作速度は、ますます速くなることが求められている。このような半導体素子の高集積化及び高速化を全て満たすために、低い比抵抗の導電物質を使用する方案が提案されている。
半導体素子を構成する配線及び／又は外部と電気的に接続されるパッド（ｐａｄｓ）は、主にアルミニウムで形成される。しかしながら、上述したように、半導体素子の高集積化傾向及び高速化傾向が進むにつれて、アルミニウムに比べて低い比抵抗を有する銅等で配線及び／又はパッドを形成する方案が提案されている。
しかしながら、銅で配線及び／又はパッドを形成する場合に、様々な問題が発生しうる。例えば、銅は、容易に酸化されうる。これにより、銅でパッドを形成する場合に、パッドの表面に銅酸化膜が形成されて、パッドと外部端子（例えば、ワイヤボンディング等）間の接触不良が引き起こされうる。これにより、半導体素子には、銅パターン及びアルミニウムパターンが混用されうる。例えば、下部配線は、銅パターンで形成し、半導体素子の最終配線及びパッドは、アルミニウムパターンで形成できる。しかしながら、この場合にも問題点が発生できる。すなわち、銅パターン内の銅原子とアルミニウムパターン内のアルミニウム原子とが相互に広がって、銅−アルミニウム合金が生成されうる。銅−アルミニウム合金は、銅及びアルミニウムに比べて極めて高い比抵抗を有する。そのため、半導体素子の電気的特性が低下されうる。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、下部導電体及び上部導電体間の電気的特性を向上させうる拡散バリアフィルムを含む半導体素子の形成方法を提供することにある。
また、本発明の他の目的は、下部導電体及び上部導電体間の拡散現象を最小化し、下部及び上部導電体間の電気的特性を向上させうる拡散バリアフィルムを含む半導体素子の形成方法を提供することにある。
また、本発明のさらに他の目的は、互いに異なる物質で形成された下部導電体及び上部導電体間の拡散現象を最小化し、下部及び上部導電体間の電気的特性を向上させうる拡散バリアフィルムを含む半導体素子の形成方法を提供することにある。
上記の目的を達成すべく、拡散バリアフィルムを含む半導体素子の形成方法を提供する。この方法は、下部導電体を含む基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜を貫通して、前記下部導電体を露出させる開口部を形成するステップと、前記開口部を有する基板上にプラズマ処理層及びプラズマ未処理層を含む拡散バリアフィルムを形成するステップと、前記拡散バリアフィルム上に前記開口部を満たす上部導電体を形成するステップと、を含む。前記拡散バリアフィルムは、金属有機化学気相蒸着法による窒化金属で形成される。
一実施の形態によると、前記拡散バリアフィルムを形成するステップは、金属有機化学気相蒸着法により、前記開口部を有する基板上に金属窒化膜を蒸着するステップと、前記蒸着された金属窒化膜の上部をプラズマ処理するステップと、を含むことができる。前記金属窒化膜の上部は、前記プラズマ処理層に該当し、前記金属窒化膜の下部は、前記プラズマ未処理層に該当する。前記方法は、前記プラズマ処理された金属窒化膜の上部にシリコン浸漬工程（ｓｉｌｉｃｏｎ ｓｏａｋｉｎｇ ｐｒｏｃｅｓｓ）を行うステップをさらに含むことができる。
一実施の形態によると、前記拡散バリアフィルムは、積層された複数の副金属窒化膜を含むことができる。前記副金属窒化膜は、各々金属有機化学気相蒸着法により形成される。この場合に、前記拡散バリアフィルムを形成するステップは、前記開口部を有する基板上に前記複数の副金属窒化膜を蒸着するステップと、前記複数の副金属窒化膜の中から選択された少なくとも一つの副金属窒化膜を蒸着した直後に、前記選択された副金属窒化膜をプラズマ処理するステップと、を含むことができる。前記複数の副金属窒化膜のうち、少なくとも一つの少なくとも下部は、前記プラズマ未処理層に含まれる。
一実施の形態によると、少なくとも前記選択された副金属窒化膜の前記開口部の底面上に位置した部分の全体がプラズマ処理されうる。この場合に、前記複数の副金属窒化膜のうち、少なくとも一つは、非選択の副金属窒化膜であり、前記非選択の副金属窒化膜のうち、少なくとも一部は、前記プラズマ未処理層に含まれうる。
一実施の形態によると、前記選択された副金属窒化膜の上部が前記プラズマ処理されうる。
一実施の形態によると、前記選択された副金属窒化膜のうち、少なくとも一つの第１選択された副金属窒化膜を蒸着した直後に、第１プラズマ処理を行うことができ、前記選択された副金属窒化膜のうち、少なくとも一つの第２選択された副金属窒化膜を蒸着した直後に、第２プラズマ処理を行うことができる。この場合に、前記第１選択された副金属窒化膜の上部が前記第１プラズマ処理され、前記第２選択された副金属窒化膜の少なくとも前記開口部の底面上に位置した部分の全体が前記第２プラズマ処理されうる。前記第１選択された副金属窒化膜の下部は、前記第１プラズマ処理されない。
前記方法は、前記選択された副金属窒化膜をプラズマ処理した後に、前記プラズマ処理された副金属窒化膜にシリコン浸漬工程を行うステップをさらに含むことができる。
前記拡散バリアフィルムは、少なくとも一つの耐火金属を含む窒化物で形成されることができる。前記プラズマ処理層は、酸素、窒素及び水素の中から選択された少なくとも一つを含む工程ガスを使用するプラズマ処理工程により処理されることができる。前記下部導電体は、銅及び貴金属の中から選択された少なくとも一つを含むことができる。
前記方法は、前記拡散バリアフィルムを形成する前に、前記開口部を有する基板上に補助拡散バリア膜を形成するステップをさらに含むことができる。前記補助拡散バリア膜は、チタニウム（ｔｉｔａｎｉｕｍ）、タンタル（ｔａｎｔａｌｕｍ）、窒化チタニウム（ｔｉｔａｎｉｕｍ ｎｉｔｒｉｄｅ）、窒化タンタル、チタニウム−ジルコニウム（ｔｉｔａｎｉｕｍ−ｚｉｒｃｏｎｉｕｍ）及び窒化チタニウム−ジルコニウムの中から選択された少なくとも一つを含むことができる。
一実施の形態によると、前記上部導電体は、アルミニウムを含むことができる。この場合に、前記上部導電体を形成するステップは、前記拡散バリアフィルム上に化学気相蒸着法により第１アルミニウム膜を形成するステップと、前記第１アルミニウム層上に物理気相成長法により第２アルミニウム膜を形成するステップと、を含むことができる。
一実施の形態によると、前記方法は、前記第１アルミニウム層を形成する前に、前記拡散バリアフィルム上に物理気相成長法により導電性成長抑制層を形成するステップを含むことができる。前記導電性成長抑制層は、前記拡散バリアフィルムに比べて窒素濃度の高い金属窒化物で形成される。
一実施の形態によると、前記方法は、前記第１アルミニウム膜を形成する前に、前記層間絶縁膜の上部面上に位置した前記拡散バリアフィルムに成長抑制プラズマ処理を行うステップをさらに含むことができる。前記成長抑制プラズマ処理は、窒素を含む工程ガスを使用し、前記層間絶縁膜の上部面上に位置した前記拡散バリアフィルムの窒素濃度は、前記開口部内に位置した前記拡散バリアフィルムの窒素濃度に比べて高い。
一実施の形態によると、前記方法は、前記第１アルミニウム膜を形成する前に、前記拡散バリアフィルム上に粘着金属層を形成するステップをさらに含むことができる。
一実施の形態によると、前記方法は、少なくとも前記第２アルミニウム膜をリフローするステップをさらに含むことができる。
本発明によると、金属有機化学気相蒸着法による金属窒化物で形成された拡散バリアフィルムは、プラズマ処理層及びプラズマ未処理層を含む。これにより、前記拡散バリアフィルムは、低い比抵抗を有し、かつ優れたバリア特性を有する。その結果、前記拡散バリアフィルムの下及び上にそれぞれ形成される下部導電体及び上部導電体の金属原子の拡散を最小化し、優れた電気的特性を有する半導体素子を具現できる。
以下、添付した図面を参照して、本発明の好ましい実施の形態を詳しく説明する。しかし、本発明は、ここで説明される実施の形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施の形態は、開示された内容が徹底的、かつ完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、層（又は膜）及び領域の厚さは、明確性のために誇張されて示されている。また、層（又は膜）が他の層（又は膜）又は基板「上」にあると説明される場合、それは、他の層（又は膜）又は基板上に直接的に形成されるか、又はそれらの間に第３の層（又は膜）が介在されうる。明細書全般にわたって同じ参照番号で表示された部分は、同じ構成要素を示す。
（第１の実施の形態）
図１〜図４は、本発明の一実施の形態による半導体素子の形成方法を説明するための断面図である。
図１に示すように、下部導電体１０２を含む基板１００を用意する。前記下部導電体１０２は、銅及び貴金属（例えば、白金（ｐｌａｔｉｎｕｍ）、ルテニウム（ｒｕｔｈｅｎｉｕｍ）、パラジウム（ｐａｌｌａｄｉｕｍ）、金、銀イリジウム（ｉｒｉｄｉｕｍ）、オスミウム（ｏｓｍｉｕｍ）又はロジウム（ｒｈｏｄｉｕｍ）等）の中から選択された少なくとも一つを含むことができる。前記下部導電体１０２は、絶縁膜内にダマシン法により形成されうる。前記下部導電体１０２は、ライン状又はパッド状でありうる。
前記基板１００全面を覆う層間絶縁膜１０４を形成する。前記層間絶縁膜１０４は、酸化膜、窒化膜、酸化窒化膜及び酸化膜に比べて低い誘電定数を有する低誘電膜（例えば、炭化膜又は酸化炭化膜）の中から選択された少なくとも一つを含むことができる。前記層間絶縁膜１０４をパターニングして、前記下部導電体１０２を露出させる開口部１０６を形成する。前記開口部１０６は、多様な形態で形成されうる。すなわち、前記開口部１０６は、ホール状又は溝状に形成されうる。これに加えて、前記開口部１０６は、順に積層されたホール及び溝を含むことができる。
前記開口部１０６を有する基板１００上に補助拡散バリア膜１０８を形成することができる。前記補助拡散バリア膜１０８は、化学気相蒸着法、物理気相成長法又は原子層積層法により形成されうる。前記補助拡散バリア膜１０８は、チタニウム（ｔｉｔａｎｉｕｍ）、タンタル（ｔａｎｔａｌｕｍ）、窒化チタニウム（ｔｉｔａｎｉｕｍ ｎｉｔｒｉｄｅ）、窒化タンタル（ｔａｎｔａｌｕｍ ｎｉｔｒｉｄｅ）、チタニウム−ジルコニウム（ｔｉｔａｎｉｕｍ−ｚｉｒｃｏｎｉｕｍ）及び窒化チタニウム−ジルコニウム（ｔｉｔａｎｉｕｍ−ｚｉｒｃｏｎｉｕｍ ｎｉｔｒｉｄｅ）の中から選択された少なくとも一つで形成することが好ましい。場合によって、前記補助拡散バリア膜１０８は、省略されうる。
図２に示すように、前記補助拡散バリア膜１０８上に拡散バリアフィルム１２０を形成する。前記拡散バリアフィルム１２０は、金属有機化学気相蒸着法による金属窒化物で形成される。特に、前記拡散バリアフィルム１２０は、耐火金属を含む金属窒化物で形成されることが好ましい。例えば、前記拡散バリアフィルム１２０は、ニオビウム（ｎｉｏｂｉｕｍ）、バナジウム（ｖａｎａｄｉｕｍ）、タンタル、チタニウム、ジルコニウム（ｚｉｒｃｏｎｉｕｍ）、ハフニウム（ｈａｆｎｉｕｍ）、モリブデン（ｍｏｌｙｂｄｅｎｕｍ）、レニウム（ｒｈｅｎｉｕｍ）、タングステン（ｔｕｎｇｓｔｅｎ）、チタニウム−シリコン、タンタル−シリコン及びチタニウム−ジルコニウムの中から選択された少なくとも一つを含む窒化物で形成することが好ましい。また、前記拡散バリアフィルム１２０は、プラズマ処理された層（以下、プラズマ処理層と略す）及びプラズマ処理されない層（以下、プラズマ未処理層と略す）を含む。
前記拡散バリアフィルム１２０を形成する一方法を図５のフローチャートと、図６Ａ及び図６Ｂの断面図を参照して詳細に説明する。
図５は、本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する一方法を説明するためのフローチャートであり、図６Ａ及び図６Ｂは、本発明の一実施の形態による半導体素子の形成方法の中で、拡散バリアフィルムを形成する一方法を説明するために、図２のＡ部分を拡大した断面図である。
図２、図５及び図６Ａに示すように、まず、開口部１０６を有する基板１００上に金属有機化学気相蒸着法で金属窒化膜１１３を蒸着する（Ｓ１５０）。前記金属窒化１１３膜は、単一層で形成されうる。前記金属有機化学気相蒸着法によって前記金属窒化膜１１３は、優れた段差塗布性を有する。したがって、前記金属窒化膜１１３は、前記開口部１０６の底面及び側壁上に実質的にコンフォーマル（ｃｏｎｆｏｒｍａｌ）に形成されることが可能である。前記金属窒化膜１１３は、ニオビウム、バナジウム、タンタル、チタニウム、ジルコニウム、ハフニウム、モリブデン、レニウム、タングステン、チタニウム−シリコン、タンタル−シリコン及びチタニウム−ジルコニウムの中から選択された何れか一つを含む窒化物で形成されうる。
図２、図５及び図６Ｂに示すように、前記金属窒化膜１１３にプラズマ処理工程を行う（Ｓ１５５）。このとき、前記金属窒化膜１１３の上部が前記プラズマ処理され、前記金属窒化膜１１３の下部は、前記プラズマ処理されない。これによって、拡散バリアフィルム１２０が形成される。前記拡散バリアフィルムは、前記金属窒化膜１１３の下部であるプラズマ未処理層１１０、及び前記金属窒化膜１１３の上部であるプラズマ処理層１１１を含む。
前記プラズマ処理工程は、酸素、窒素及び水素の中から選択された少なくとも一つを含む工程ガスを使用することが好ましい。少なくとも前記開口部１０６の底面上に位置した前記金属窒化膜１１３の上部が前記プラズマ処理されうるように、前記プラズマパワー及び／又は工程時間を調節する。したがって、少なくとも前記開口部１０６の底面上に前記プラズマ未処理層１１０及びプラズマ処理層１１１が順に積層される。前記金属窒化膜１１３は、前記開口部１０６の底面上に位置した第１部分、前記開口部１０６の側壁上に位置した第２部分及び前記層間絶縁膜１０４上に位置した第３部分を含む。前記金属窒化膜１１３の第１及び第３部分に形成されたプラズマ処理層１１１は、前記金属窒化膜１１３の第２部分に形成されたプラズマ処理層１１１に比べて厚くありうる。
前記金属窒化膜１１３は、前記金属有機化学気相蒸着法によって形成されるために、前記金属窒化膜１１３は、炭素を含有している。前記プラズマ処理工程は、前記金属窒化膜１１３内に含まれた炭素量を最小化させる。これにより、前記プラズマ処理層１１１内の炭素量は、前記プラズマ未処理層１１０内の炭素量に比べてはるかに小さい。
前記プラズマ処理工程を行った後に、前記金属窒化膜１１３にシリコン浸漬工程（ｓｉｌｉｃｏｎ ｓｏａｋｉｎｇ ｐｒｏｃｅｓｓ）を行うことができる（Ｓ１６０）。前記シリコン浸漬工程は、シリコンを含む反応ガスを使用して前記金属窒化膜を処理する工程である。前記シリコン浸漬工程によって、前記金属窒化膜１１３のプラズマ処理された上部にシリコンを供給することができる。前記シリコン浸漬工程に用いられる反応ガスは、例えば、ＳｉＨ４ガスである。
上述した図５、図６Ａ及び図６Ｂを参照して説明した方法によると、単一層の金属窒化膜１１３を蒸着（Ｓ１５０）した後に、前記プラズマ処理ステップ（Ｓ１５５）を行って、前記拡散バリアフィルム１２０を形成する。
これとは異なり、複数の副金属窒化膜（ｓｕｂｍｅｔａｌ ｎｉｔｒｉｄｅ ｌａｙｅｒ）を蒸着して、拡散バリアフィルムを形成することができる。これを、図７、図８Ａ、図８Ｂ及び図８Ｃを参照して説明する。
図７は、本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法を説明するためのフローチャートである。図８Ａは、本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法を説明するために、図２のＡ部分を拡大した断面図であり、図８Ｂは、本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法の一変形例を説明するために、図２のＡ部分を拡大した断面図であり、図８Ｃは、本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法の他の変形例を説明するために、図２のＡ部分を拡大した断面図である。
図２、図７及び図８Ａを参照すると、複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃを蒸着する（Ｓ１７０）。前記各副金属窒化膜１１３ａ、１１３ｂ、１１３ｃは、金属有機化学気相蒸着法により形成される。図８Ａでは、順に積層された第１、第２及び第３副金属窒化膜１１３ａ、１１３ｂ、１１３ｃを示した。これとは異なり、２層の副金属窒化膜が蒸着されうる。また、これとは異なり、４層以上の副金属窒化膜が蒸着されうる。前記副金属窒化膜１１３ａ、１１３ｂ、１１３ｃのそれぞれは、耐火金属を含む窒化物で形成することが好ましい。例えば、前記副金属窒化膜１１３ａ、１１３ｂ、１１３ｃのそれぞれは、ニオビウム、バナジウム、タンタル、チタニウム、ジルコニウム、ハフニウム、モリブデン、レニウム、タングステン、チタニウム−シリコン、タンタル−シリコン及びチタニウム−ジルコニウムの中から選択された何れか一つを含む窒化物で形成されうる。前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃは、互いに同じ物質で形成されうる。これとは異なり、前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃは、互いに異なる物質で形成されうる。
前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃの中から選択された副金属窒化膜を蒸着した直後に、前記選択された副金属窒化膜にプラズマ処理工程を行う（Ｓ１７５）。図８Ａでは、前記第２副金属窒化膜１１３ｂが前記選択された副金属窒化膜に該当する。もちろん、他の副金属窒化膜１１３ａ、１１３ｃを選択することもできる。該選択された副金属窒化膜は、一つ又は複数でありうる。
前記選択された副金属窒化膜が前記第２副金属窒化膜１１３ｂである場合における前記副金属窒化膜１１３ａ、１１３ｂ、１１３ｃを蒸着するステップ（Ｓ１７０）及びプラズマ処理工程を行うステップ（Ｓ１７５）をさらに具体的に説明する。
まず、開口部１０６を有する基板１００上に金属有機化学気相蒸着法により第１副金属窒化膜１１３ａを実質的にコンフォーマルに蒸着する（Ｓ１７０）。次に、前記第１副金属窒化膜１１３ａ上に金属有機化学気相蒸着法により第２副金属窒化膜１１３ｂを蒸着する（Ｓ１７０）。選択された前記第２副金属窒化膜１１３ｂを蒸着した直後に、前記選択された第２副金属窒化膜１１３ｂにプラズマ処理工程を行う（Ｓ１７５）。前記プラズマ処理工程は、窒素、酸素及び水素を含む工程ガスを使用することが好ましい。前記プラズマ処理によって、前記第２副金属窒化膜１１３ｂ内の炭素量が最小化されうる。
前記選択された第２副金属窒化膜１１３ｂは、前記開口部１０６の底面上に位置した第１部分、前記開口部１０６の側壁上に位置した第２部分、及び前記層間絶縁膜１０４の上部面上に位置した第３部分を含む。前記選択された第２副金属窒化膜１１３ｂの少なくとも第１部分の全体が前記プラズマ処理されうる。この場合に、前記選択された第２副金属窒化膜１１３ｂの第３部分の全体も前記プラズマ処理されうるが、前記選択された第２副金属窒化膜１１３ｂの第２部分は、部分的にプラズマ処理されうる。前記選択された第２副金属窒化膜１１３ｂのプラズマ処理された部分は、プラズマ処理層１１１に該当する。
前記プラズマ処理された第２副金属窒化膜１１３ｂ上に金属有機化学気相蒸着法により第３副金属窒化膜１１３ｃを蒸着する（Ｓ１７０）。非選択の前記第１及び第３副金属窒化膜１１３ａ、１１３ｂを蒸着した直後には、前記プラズマ処理工程を行わない。これにより、前記第１及び第３副金属窒化膜１１３ａ、１１３ｂは、プラズマ未処理層１１０を含む。拡散バリアフィルム１２０ａは、プラズマ未処理層１１０を含む第１及び第３副金属窒化膜１１３ａ、１１３ｃ、及びプラズマ処理層１１１を含む第２副金属窒化膜１１３ｂを含む。
上述したとおり、少なくとも前記選択された副金属窒化膜１１３ｂの第１部分の全体がプラズマ処理される場合に、前記拡散バリアフィルム１２０ａをなす複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃのうち、少なくとも一つは、非選択の副金属窒化膜である。前記非選択の副金属窒化膜が蒸着された直後には、前記プラズマ処理工程を行わない。したがって、前記拡散バリアフィルム１２０ａは、前記非選択の副金属窒化膜による前記プラズマ未処理層１１０を含む。
前記選択された副金属窒化膜１１３ｂの真下に位置した第１副金属窒化膜１１３ａの上部は、前記選択された副金属窒化膜１１３ｂに行われるプラズマ処理工程によってプラズマ処理されうる。しかしながら、この場合に、前記第１副金属窒化膜１１３ａの少なくとも下部は、プラズマ処理されないことが好ましい。
前記プラズマ処理された副金属窒化膜１１３ｂにシリコン浸漬工程を行うことができる（Ｓ１８０）。前記シリコン浸漬工程は、図５を参照して説明したシリコン浸漬工程と同一でありうる。前記シリコン浸漬工程によって、前記プラズマ処理された副金属窒化膜１１３ｂにシリコンが供給されうる。前記シリコン浸漬工程は、前記プラズマ処理された副金属窒化膜１１３ｂ上の第３副金属窒化膜１１３ｂを蒸着する前に行うことが好ましい。
図８Ａでは、選択された副金属窒化膜１１３ｂの少なくとも第１部分の全体が前記プラズマ処理される。これとは異なり、複数の副金属窒化膜１１３ｂの中から選択された副金属窒化膜の上部のみがプラズマ処理されうる。これを、図８Ｂを参照して説明する。
図２、図７及び図８Ｂに示すように、複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃを蒸着する（Ｓ１７０）。前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃの中から選択された副金属窒化膜を蒸着した直後に、プラズマ処理工程を行う（Ｓ１７５）。図８Ｂでは、第１及び第３副金属窒化膜１１３ａ、１１３ｃが前記選択された副金属窒化膜に該当する。もちろん、これ以外に他の副金属窒化膜が選択されうる。
前記第１及び第３副金属窒化膜１１３ａ、１１３ｃを選択して、前記副金属窒化膜１１３ａ、１１３ｂ、１１３ｃの蒸着ステップ（Ｓ１７０）及び前記プラズマ処理工程を行うステップ（Ｓ１７５）をさらに具体的に説明する。
まず、開口部１０６を有する基板１００上に第１副金属窒化膜１１３ａを金属有機化学気相蒸着法により蒸着する（Ｓ１７５）。次に、選択された前記第１副金属窒化膜１１３ａにプラズマ処理工程を行う（Ｓ１７５）。このとき、前記第１副金属窒化膜１１３ａの上部がプラズマ処理される。すなわち、前記第１副金属窒化膜１１３ａの下部は、プラズマ処理されない。したがって、前記第１副金属窒化膜１１３ａの上部は、プラズマ処理層１１１に該当し、前記第１副金属窒化膜１１３ａの下部は、プラズマ未処理層１１０に該当する。
次に、第２副金属窒化膜１１３ｂを金属有機化学気相蒸着法により蒸着（Ｓ１７０）し、第２副金属窒化膜１１３ｂ上に第３副金属窒化膜１１３ｃを金属有機化学気相蒸着法により蒸着する（Ｓ１７０）。前記第２副金属窒化膜１１３ｂには、プラズマ処理を行わないことによって、前記第２副金属窒化膜１１３ｂは、プラズマ未処理層１１０に該当する。図８Ｂを参照したプラズマ処理工程は、図８Ａを参照したプラズマ処理工程に比べてプラズマパワーが低くなりうる。また、図８Ｂを参照したプラズマ処理工程は、図８Ａを参照したプラズマ処理工程に比べて短い工程時間で行われうる。
選択された前記第３副金属窒化膜１１３ｃを蒸着した直後に、前記第３副金属窒化膜１１３ｃにプラズマ処理工程を行う（Ｓ１８０）。このとき、前記第３副金属窒化膜１１３ｃの上部がプラズマ処理される。したがって、前記第３副金属窒化膜１１３ｃの上部は、プラズマ処理層１１１に該当し、前記第３副金属窒化膜１１３ｃの下部は、プラズマ未処理層１１０に該当する。
拡散バリアフィルム１２０ｂは、プラズマ未処理層１１０及びプラズマ処理層１１１を有する第１副金属窒化膜１１３ａ、プラズマ未処理層１１０である第２副金属窒化膜１１３ｂ、及びプラズマ未処理層１１０及びプラズマ処理層１１１を含む第３副金属窒化膜１１３ｃを含む。
前記プラズマ処理された副金属窒化膜１１３ａ、１１３ｃのうち、少なくとも一つにシリコン浸漬工程を行うことができる（Ｓ１８０）。これにより、前記プラズマ処理層１１１は、シリコンを含むことができる。前記シリコン浸漬工程は、後続の副金属窒化膜を蒸着する前に行われうる。
前記選択された副金属窒化膜１１３ａ、１１３ｃの上部がプラズマ処理される場合には、選択された副金属窒化膜がプラズマ未処理層１１０及びプラズマ処理層１１１をすべて含んでいるから、前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃは、すべて選択された副金属窒化膜でありうる。もちろん、図８Ｂに示すように、複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃの一部のみが選択されることもできる。
一方、拡散バリアフィルムに含まれた複数の副金属窒化膜は、上部のみがプラズマ処理された副金属窒化膜及び少なくとも開口部の底面上に位置した部分の全体がプラズマ処理された副金属窒化膜をすべて含むことができる。これを、図８Ｃを参照して説明する。
図２、図７及び図８Ｃに示すように、開口部１０６を有する基板１００上に複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃを蒸着する（Ｓ１７０）。前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃの中から選択された副金属窒化膜を蒸着した直後に、プラズマ処理工程を行う（Ｓ１７５）。このとき、前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃは、少なくとも一つの第１選択された副金属窒化膜及び少なくとも一つの第２選択された副金属窒化膜を含む。図８Ｃでは、第１副金属窒化膜１１３ａが前記第１選択された副金属窒化膜に該当し、第２副金属窒化膜１１３ｂが前記第２選択された副金属窒化膜に該当する。前記プラズマ処理工程は、第１プラズマ処理工程及び第２プラズマ処理工程を含む。前記第１選択された副金属窒化膜に前記第１プラズマ処理工程を行い、前記第２選択された副金属窒化膜に前記第２プラズマ処理工程を行う。
前記副金属窒化膜１１３ａ、１１３ｂ、１１３ｃを蒸着するステップ（Ｓ１７０）、及びプラズマ処理工程を行うステップ（Ｓ１７５）を具体的に説明する。
まず、開口部１０６を有する基板１００上に金属有機化学気相蒸着法により第１副金属窒化膜１１３ａを蒸着する（Ｓ１７０）。次に、第１選択された前記第１副金属窒化膜１１３ａに前記第１プラズマ処理工程を行う（Ｓ１７５）。前記第１プラズマ処理工程によって、前記第１副金属窒化膜１１３ａの上部がプラズマ処理される。したがって、前記第１副金属窒化膜１１３ａは、順に積層されたプラズマ未処理層１１０及びプラズマ処理層１１１を含む。前記第１プラズマ処理工程は、窒素、水素及び酸素のうち、少なくとも一つを含む工程ガスを使用する。
次に、前記第１副金属窒化膜１１３ａ上に第２副金属窒化膜１１３ｂを金属有機化学気相蒸着法により蒸着する（Ｓ１７０）。第２選択された前記第２副金属窒化膜１１３ａに前記第２プラズマ処理工程を行う（Ｓ１７５）。前記第２プラズマ処理工程によって、前記第２副金属窒化膜１１３ｂの少なくとも前記開口部１０６の底面上に位置した部分の全体がプラズマ処理される。したがって、前記開口部１０６の底面上に位置した前記第２副金属窒化膜１１３ｂは、プラズマ処理層１１１に該当する。前記第２プラズマ処理工程は、窒素、水素及び酸素のうち、少なくとも一つを含む工程ガスを使用する。前記第２プラズマ処理工程のプラズマパワーは、前記第１プラズマ処理工程のプラズマパワーに比べて高くありうる。また、前記第２プラズマ処理工程の工程時間は、前記第１プラズマ処理工程の工程時間に比べて多くありうる。
次に、前記第２副金属窒化膜１１３ｂ上に金属有機化学気相蒸着法により第３副金属窒化膜１１３ｃを蒸着する（Ｓ１７０）。前記第２副金属窒化膜１１３ｃを蒸着した後には、プラズマ処理を行わなくても良い。これにより、前記第２副金属窒化膜１１３ｃの全体は、プラズマ未処理層１１０に該当する。拡散バリアフィルム１２０ｃは、積層されたプラズマ未処理層１１０及びプラズマ処理層１１１を含む第１副金属窒化膜１１３ａ、少なくとも開口部１０６の底面上に位置した部分の全体がプラズマ処理層１１１である第２副金属窒化膜１１３ｂ、及びプラズマ処理されない第３副金属窒化膜１１３ｃを含む。
本方法によると、順に積層されたプラズマ未処理層１１０及びプラズマ処理層１１１を含む第１選択された副金属窒化膜を含む。したがって、前記複数の副金属窒化膜１１３ａ、１１３ｂ、１１３ｃは、非選択の金属窒化膜を含まなくても良い。
プラズマ処理された副金属窒化膜１１３ａ、１１３ｂのうち、少なくとも一つにシリコン浸漬工程を行うことができる（Ｓ１８０）。これにより、プラズマ処理層１１１は、シリコンを含むことができる。前記シリコン浸漬工程が行われるプラズマ処理された副金属窒化膜上に他の副金属窒化膜が蒸着される場合には、前記シリコン浸漬工程を行った後に、前記他の副金属窒化膜を蒸着することが好ましい。
図２において、拡散バリアフィルム１２０は、図８Ａ、図８Ｂ及び図８Ｃにそれぞれ開示される拡散バリアフィルム１２０ａ、１２０ｂ、１２０ｃに代替できる。
次に、図３に示すように、前記拡散バリアフィルム１２０を有する基板１００の全面上に粘着金属層１２２を形成することができる。前記粘着金属層１２２は、チタニウム又はタンタルなどで形成されうる。前記粘着金属層１２２上に前記開口部１０６を満たす上部導電体１３０、１３２を基板１００の全面上に形成する。
前記上部導電体１３０、１３２は、アルミニウムを含むことが好ましい。前記上部導電体１３０、１３２は、順に積層された第１アルミニウム膜１３０及び第２アルミニウム膜１３２を含むことができる。前記第１アルミニウム膜１３０は、段差塗布性に優れた化学気相蒸着法により形成することが好ましい。前記第２アルミニウム膜１３２は、スループットを向上させるために、成長速度が速い物理気相成長法により形成することが好ましい。前記基板１００にリフロー工程（ｒｅｆｌｏｗ ｐｒｏｃｅｓｓ）を行うことができる。前記リフロー工程によって、少なくとも前記第２アルミニウム膜１３２に所定の熱が供給されて、前記第２アルミニウム膜１３２が前記開口部１０６を十分に満たすことができる。前記リフロー工程は、前記第２アルミニウム膜１３２を形成した後に行われうる。これとは異なり、前記リフロー工程は、前記第２アルミニウム膜１３２を形成する工程とインサイチュー（ｉｎ−ｓｉｔｕ）で行われうる。すなわち、前記リフロー工程の工程温度が提供された物理気相蒸着チャンバー内で、前記第２アルミニウム膜１３２を物理気相成長法により形成できる。前記第１及び第２アルミニウム膜１３０、１３２は、アルミニウム合金で形成されうる。
前記拡散バリアフィルム１２０を形成した後に、前記拡散バリアフィルム１２０が大気中に露出しない状態で前記第１アルミニウム膜１３０が形成される場合には、前記粘着金属層１２２は省略されうる。これとは異なり、前記拡散バリアフィルム１２０が大気中に露出した後に前記第１アルミニウム膜１３０を形成する場合には、前記粘着金属層１２２を形成することが好ましい。この場合に、前記粘着金属層１２２は、前記第１アルミニウム膜１３０の成長率を増加させる機能を行うことができる。
図４に示すように、前記第２アルミニウム膜１３２、第１アルミニウム膜１３０、粘着金属層１２２、拡散バリアフィルム１２０及び補助拡散バリア膜１０８を連続的にパターニングして、導電パターン１３５を形成する。前記導電パターン１３５は、前記開口部１０６を満たす。前記導電パターン１３５は、パッド状又はライン状等、多様な形態で形成されうる。前記導電パターン１３５は、順に積層された補助拡散バリアパターン１０８ａ、拡散バリアパターン１２１、粘着パターン１２２ａ、第１アルミニウムパターン１３０ａ及び第２アルミニウムパターン１３２ａを含む。
これとは異なり、前記第２アルミニウム膜１３２、第１アルミニウム膜１３０、粘着金属層１２２、拡散バリアフィルム１２０及び補助拡散バリア膜１０８は、前記層間絶縁膜１０４が露出するまで平坦化されうる。この場合に、前記開口部１０６を満たす導電プラグが形成され、前記層間絶縁膜１０４上に前記導電プラグと接続する配線又はパッドなどを形成することができる。
一方、前記上部導電体１３０、１３２が前記開口部１０６を十分に満たすための他の方法を、図９及び図１０を参照して説明する。
図９は、本発明の一実施の形態による半導体素子の形成方法の中で上部導電体を形成する他の方法を説明するための断面図であり、図１０は、本発明の一実施の形態による半導体素子の形成方法の中で上部導電体を形成するさらに他の方法を説明するための断面図である。
図３及び図９に示すように、拡散バリアフィルム１２０上に導電性成長抑制層１２４を形成する。前記導電性成長抑制層１２４は、前記拡散バリアフィルム１２０に比べて高い窒素濃度を有する金属窒化物で形成することが好ましい。前記拡散バリアフィルム１２０は、前記開口部１０６の底面上に形成された第１部分、前記開口部１０６の側壁に形成された第２部分及び前記層間絶縁膜１０４の上部面上に形成された第３部分を含む。前記導電性成長抑制層１２４は、前記拡散バリアフィルム１２０の第３部分上に形成されることが好ましい。また、前記導電性成長抑制層１２４は、前記拡散バリアフィルム１２０の第２部分及び第３部分が接する上部隅を覆うように形成されることが好ましい。このとき、前記拡散バリアフィルム１２０の第２部分の少なくとも一部は露出する。前記導電性成長抑制層１２４は、物理気相成長法により形成することが好ましい。前記導電性成長抑制層１２４は、前記拡散バリアフィルム１２０の第１部分の一部上に形成されうる。
前記導電性成長抑制層１２４は、前記拡散バリアフィルム１２０に比べて窒素濃度が高い。このような窒素濃度の差によって、化学気相蒸着法により形成される前記第１アルミニウム膜１３０の成長率が変わる。すなわち、前記導電性成長抑制層１２４上に形成される第１アルミニウム膜１３０の成長率は、前記拡散バリアフィルム１２０上に形成される第１アルミニウム膜１３０の成長率に比べて低い。上述したように、前記導電性成長抑制層１２４は、前記開口部１０６の上部隅を覆っており、前記開口部１０６内の拡散バリアフィルム１２０が露出している。これによって、前記開口部１０６内で第１アルミニウム膜１３０が速く成長し、前記開口部１０６の上部隅及び外部では、第１アルミニウム膜１３０が遅く成長する。その結果、前記第１アルミニウム膜１３０は、ボイド（ｖｏｉｄ）及び／又はシーム（ｓｅａｍ）を防止したまま、前記開口部１０６の少なくとも下部を十分に満たすことができる。前記第１アルミニウム膜１３０によって前記開口部１０６の縦横比が極めて減少するか、又は前記第１アルミニウム膜１３０が前記開口部１０６を満たすことができる。次に、前記第１アルミニウム膜１３０上に第２アルミニウム膜１３２を形成する。前記第２アルミニウム膜１３２を形成した後の工程は、図４を参照して説明した方法と同様に行うことができる。
前記拡散バリアフィルム１２０が大気中に露出しないまま、前記導電性成長抑制層１２４及び第１アルミニウム膜１３０が順に形成されうる。この場合に、搬送室及び前記搬送室に装着された複数の工程チャンバーを含む一つの装備内で、前記拡散バリアフィルム１２０、導電性成長抑制層１２４及び第１アルミニウム膜１３０が形成されることが好ましい。
前記導電性成長抑制層１２４を形成する前に、前記拡散バリアフィルム１２０上に図３の粘着金属層１２２を形成することもできる。この場合に、前記導電性成長抑制層１２４を形成した後に、少なくとも前記開口部１０６の側壁上に形成された粘着金属層１２２が露出する。この場合には、前記導電性成長抑制層１２４は、前記粘着金属層１２２に比べてはるかに多くの窒素を含むことによって、前記第１アルミニウム膜１３０の成長率が変わる効果が得られる。
前記上部導電体１３０、１３２が前記開口部１０６を十分に満たすためのさらに他の方法を、図１０を参照して説明する。
図３及び図１０に示すように、拡散バリアフィルム１２０を有する基板１００に成長抑制プラズマ処理工程を行う。前記成長抑制プラズマ処理工程は、窒素を含む工程ガスを使用する。前記成長抑制プラズマ処理工程によって、前記拡散バリアフィルム１２０に窒素が供給されて窒素供給層１２６が形成される。このとき、前記窒素供給層１２６は、前記層間絶縁膜１０４の上部面上に位置した前記拡散バリアフィルム１２０の表面に形成されることが好ましい。すなわち、前記開口部１０６内の拡散バリアフィルム１２０に供給される窒素量は、前記窒素供給層１２６に供給された窒素量に比べてはるかに小さい。結果的に、前記開口部１０６内の拡散バリアフィルム１２０の窒素濃度は、前記開口部１０６の外部の拡散バリアフィルム１２０の窒素濃度に比べて小さい。前記成長抑制プラズマ処理工程は、図５及び図７を参照した前記プラズマ処理工程に比べて、プラズマパワーが低いか、又は工程時間が短いことが好ましい。これにより、前記成長抑制プラズマ処理工程は、前記層間絶縁膜１０４の上部面上に主に行い、前記開口部１０６内には、前記成長抑制プラズマ処理工程がほとんど行われない。
次に、基板１００上に化学気相蒸着法により第１アルミニウム膜１３０を形成する。前記成長抑制プラズマ処理工程による窒素濃度の差によって、前記開口部１０６内での前記第１アルミニウム膜１３０の成長率が前記開口部１０６の外部での前記第１アルミニウム膜１３０の成長率に比べて高い。その結果、ボイド及び／又はシームを防止したまま、前記第１アルミニウム膜１３０は、前記開口部１０６の少なくとも下部を十分に満たすことができる。前記第１アルミニウム膜１３０上に第２アルミニウム膜１３２を物理気相成長法により形成する。前記第２アルミニウム膜１３２を形成した後の工程は、図４を参照して説明した方法と同様に行うことができる。前記成長抑制プラズマ処理工程は、前記第１アルミニウム膜１３０が形成される化学気相蒸着チャンバー内で行われうる。すなわち、前記化学気相蒸着チャンバー内で、前記成長抑制プラズマ処理及び前記第１アルミニウム膜１３０の蒸着を順次行うことができる。
前記成長抑制プラズマ処理工程を行う前に、前記拡散バリアフィルム１２０上に図３の粘着金属層１２２を形成することもできる。この場合に、前記成長抑制プラズマ処理工程によって、前記層間絶縁膜１０４の上部面上に形成された前記粘着金属層１２２に前記窒素供給層１２６が形成されうる。この場合にも、前記窒素供給層１２６は、前記開口部１０６内に露出した粘着金属層１２２に比べてはるかに多くの窒素量を有することによって、前記第１アルミニウム膜１３０の成長率が変わる効果を得ることができる。
上述した半導体素子の形成方法によると、前記拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃの一部は、プラズマ処理され、他の一部は、プラズマ処理されない。これにより、前記下部導電体１０２及び上部導電体１３０、１３２間に形成される前記拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃは、プラズマ未処理層１１０及びプラズマ処理層１１１を含む。プラズマ処理によって、前記プラズマ処理層１１１の炭素量が最小になり、また、前記プラズマ処理層１１１は、結晶状態でありうる。これによって、前記プラズマ処理層１１１の比抵抗が減少する。前記プラズマ未処理層１１０は、前記プラズマ処理層１１１に比べて多くの炭素量を有する。また、前記プラズマ未処理層１１０は、非晶質状態でありうる。これによって、前記プラズマ未処理層１１０は、前記プラズマ処理層１１１に比べて優れたバリア特性を有する。結果的に、前記プラズマ処理層１１１及びプラズマ未処理層１１０によって、前記拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃは、比抵抗が減少し、かつ優れたバリア特性を有する。前記下部導電体１０２内の金属原子及び上部導電体１３０、１３２内の金属原子は、前記拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃによって拡散が遮断されて互いに結合されない。これにより、優れた電気的特性を有する半導体素子を具現できる。
仮りに、金属有機化学気相蒸着法により形成された金属窒化膜の全体をプラズマ処理する場合に、金属窒化膜の比抵抗が減少する反面、金属窒化膜のバリア特性が減少する。すなわち、プラズマ処理によって金属窒化膜の全体が結晶状態に変換される。上部導電体及び下部導電体内の金属原子が金属窒化膜の結晶境界に沿って広がって互いに結合される。これにより、高い比抵抗の合金が生成されて、半導体素子の電気的特性を劣化させる可能性がある。しかしながら、本発明による拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃは、プラズマ処理層１１１及びプラズマ未処理層１１０をすべて含んでいる。これにより、前記拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃは、低い比抵抗を有し、かつ優れたバリア特性を有する。
また、前記シリコン浸漬工程によって、前記プラズマ処理層１１１にはシリコンが供給される。供給されたシリコンは、前記プラズマ処理層１１１の結晶境界に結合されうる。これにより、前記プラズマ処理層１１１は、比抵抗が減少し、かつバリア特性も向上する。
これに加えて、前記拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃを形成する前に、前記補助拡散バリア膜１０８を形成することができる。前記補助拡散バリア膜１０８によって、前記下部導電体１０２及び上部導電体１３０、１３２内の金属原子の拡散をさらに遮断できる。特に、前記下部導電体１０２が拡散係数の高い銅を含む場合に、前記補助拡散バリア膜１０８は、前記下部導電体１０２内の銅原子が前記上部導電体１３０、１３２に広がるのを最小化できる。
本発明による拡散バリアフィルム１２０、１２０ａ、１２０ｂ又は１２０ｃのバリア特性を確認するために、実験を行った。該実験を行うために、試料１及び試料２を用意した。前記試料１のために、基板上に銅膜、タンタル膜、第１拡散バリアフィルム及びアルミニウム膜を順に形成した。前記第１拡散バリアフィルムは、３層のチタニウム窒化膜を金属有機化学気相蒸着法により形成した。前記第１拡散バリアフィルムに含まれたチタニウム窒化膜のそれぞれを蒸着した直後に、十分なプラズマパワーでプラズマ処理工程を行った。すなわち、前記第１拡散バリアフィルムは、完全にプラズマ処理された３層のチタニウム窒化膜で形成した。
これとは異なり、前記試料２のために、基板上に銅膜、タンタル膜、第２拡散バリアフィルム及びアルミニウム膜を順に形成した。前記第２拡散バリアフィルムは、３層のチタニウム窒化膜を金属有機化学気相蒸着法により形成した。前記第２拡散バリアフィルムの各チタニウム窒化膜の厚さ及び前記第１拡散バリアフィルムの各チタニウム窒化膜の厚さは、互いに同一である。前記第２拡散バリアフィルムに含まれたチタニウム窒化膜のうち、第１番目のチタニウム窒化膜を蒸着した直後に、第１プラズマ処理工程を行っており、第２番目のチタニウム窒化膜を蒸着した直後に、第２プラズマ処理工程を行っており、第３番目のチタニウム窒化膜を蒸着した直後には、プラズマ処理工程を行わなかった。前記第１プラズマ処理工程のプラズマパワーは、前記第２プラズマ処理工程のプラズマパワーに比べて低く調節した。すなわち、前記第２拡散バリアフィルムは、図８Ｃを参照して説明した拡散バリアフィルム１２０ｃを形成する方法により形成した。前記試料１及び試料２の前記第１及び第２拡散バリアフィルムのプラズマ処理程度を除いた残りの工程は、すべて同じ条件下で行った。
バリア特性を確認するために、前記試料１及び試料２を約４００℃の温度で１時間の間に加熱した。前記試料１の加熱前後の面抵抗を測定し、また、前記試料２の加熱前後の面抵抗を測定した。実験結果、前記試料１の加熱後の面抵抗は、前記試料１の加熱前の面抵抗に対して約３８０％増加した。これとは異なり、前記試料２の加熱後の面抵抗は、前記試料２の加熱前の面抵抗に対して約２０％増加した。これから判断すると、前記試料１の銅膜内の銅原子及びアルミニウム膜内のアルミニウム原子が互いに結合されて、高抵抗のアルミニウム−銅合金が多量形成されたことが分かる。これに反して、本発明による拡散バリアフィルムを有する前記試料２は、銅原子及びアルミニウム原子の拡散が最小になっていることが分かる。
（第２の実施の形態）
本実施の形態では、本発明による拡散バリアフィルムを含むＮＡＮＤ型不揮発性記憶素子の形成方法を開示する。
図１１〜図１４は、本発明の他の実施の形態による半導体素子の形成方法を説明するための断面図である。
図１１に示すように、半導体基板２００に素子分離膜（図示せず）を形成して、活性領域を限定する。前記活性領域は、一方向に並べて配列される。前記半導体基板２００上にストリング選択ラインＳＳＬ、接地選択ラインＧＳＬ及び複数のワードラインＷＬを形成する。前記ストリング選択ラインＳＳＬ及び接地選択ラインＧＳＬは、前記活性領域をわたって横切り、前記複数のワードラインＷＬは、前記ストリング選択ラインＳＳＬ及び接地選択ラインＧＳＬ間の活性領域をわたって横切る。前記ストリング選択ラインＳＳＬは、順に積層されたゲート絶縁膜及びストリング選択ゲートラインを含み、前記接地選択ラインＧＳＬは、順に積層されたゲート絶縁膜及び接地選択ゲートラインを含む。前記ワードラインは、順に積層されたトンネル絶縁膜、電荷格納パターン、ブロッキング絶縁パターン及び制御ゲートラインを含む。前記電荷格納パターンは、ドープポリシリコン（ｄｏｐｅｄ ｐｏｌｙｓｉｌｉｃｏｎ）又はアンドープポリシリコン（ｕｎｄｏｐｅｄ ｐｏｌｙｓｉｌｉｃｏｎ）で形成されうる。これとは異なり、前記電荷格納パターンは、深い準位のトラップ（ｔｒａｐ）を有する物質（例えば、窒化シリコン、ナノクリスタルなど）で形成されることもできる。前記ブロッキング絶縁パターンは、酸化膜又はＯＮＯ膜（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ ｌａｙｅｒ）等で形成されうる。これとは異なり、前記ブロッキング絶縁パターンは、前記トンネル絶縁膜に比べて高い誘電定数を有する高誘電膜（例えば、酸化ハフニウム又は酸化アルミニウムなどのような絶縁性金属酸化物等）を含むことができる。
前記ストリング選択ラインＳＳＬ、複数のワードラインＷＬ及び接地選択ラインＧＳＬをマスクとして使用してドーパントイオンを注入して、前記活性領域に共通ドレイン領域２０２ｄ、セルソース／ドレイン領域２０２ｃ及び共通ソース領域２０２ｓを形成する。前記セルソース／ドレイン領域２０２ｃは、前記ワードラインＷＬの両側の活性領域に形成され、前記共通ドレイン領域２０２ｄは、前記ストリング選択ラインＳＳＬ一側の前記活性領域に形成され、前記共通ソース領域２０２ｓは、前記接地選択ラインＧＳＬの一側の前記活性領域に形成される。前記共通ドレイン領域２０２ｄ及び共通ソース領域２０２ｓ間に前記ストリング選択ラインＳＳＬ、複数のワードラインＷＬ、セルソース／ドレイン領域２０２ｃ及び接地選択ラインＧＳＬが配置される。
前記半導体基板２００の全面上に第１層間絶縁膜２０４を形成する。前記第１層間絶縁膜２０４をパターニングして前記共通ソース領域２０２ｓを露出させる溝（ｇｒｏｏｖｅ）を形成する。前記溝は、前記接地選択ラインＧＳＬに平行する。前記溝を満たす第１導電膜を形成し、前記第１導電膜を前記第１層間絶縁膜２０４が露出するまで平坦化させて、前記溝を満たすソースライン２０６を形成する。前記ソースライン２０６は、前記共通ソース領域２０２ｓと接続する。
前記半導体基板２００の全面上に第２層間絶縁膜２０８を形成する。前記第２層間絶縁膜２０８は、前記ソースライン２０６を覆う。前記第２及び第１層間絶縁膜２０８、２０４を連続的に貫通して、前記共通ドレイン領域２０２ｄと接続するビットラインプラグ２１０を形成する。前記ビットラインプラグ２１０は、タングステンなどを含むことができる。前記半導体基板２００の全面上にモールド絶縁層２１２を形成する。
図１２に示すように、前記モールド絶縁層２１２をパターニングしてビットライン溝を形成する。前記ビットライン溝は、前記ビットラインプラグ２１０を露出させ、前記ラインＳＳＬ、ＷＬ、ＧＳＬを横切る。前記ビットライン溝は、前記活性領域の上部に形成され、前記活性領域に平行する。図１２は、前記ビットラインプラグ２１０の長さ方向に沿う断面図である。したがって、モールド絶縁層２１２が現れない。前記ビットライン溝を満たすビットライン２１４を形成する。前記ビットライン２１４は、前記ビットラインプラグ２１０と接続する。前記ビットライン２１４は、銅又は貴金属の中から選択された少なくとも一つを含む。前記ビットライン２１４は、前記ビットライン溝を利用したダマシン工程により形成する方法を含む。
これとは異なり、前記ビットライン２１４は、パターニング工程によって形成されうる。この場合に、前記モールド絶縁層２１２は要らない。すなわち、前記ビットラインプラグ２１０を形成した後に、前記第２層間絶縁膜２０８上に第２導電膜を形成し、前記第２導電膜をパターニングして前記ビットライン２１４を形成することができる。
次に、前記ビットライン２１４を有する半導体基板２００の全面上に第３層間絶縁膜２１６を形成し、前記第３層間絶縁膜２１６をパターニングして前記ビットライン２１４を露出させる開口部２１８を形成する。前記開口部２１８を有する半導体基板２００の全面上に補助拡散バリア膜２２０を形成することができる。前記補助拡散バリア膜２２０は、図１の補助拡散バリア膜１０８と同じ物質及び同じ方法により形成されうる。場合によって、前記補助拡散バリア膜２２０は、省略されうる。
前記補助拡散バリア膜２２０上に拡散バリアフィルム２２５を形成する。前記拡散バリアフィルム２２５は、図２、図５、図６Ａ及び図６Ｂを参照して説明した拡散バリアフィルム１２０と同じ物質及び同じ方法により形成されうる。これとは異なり、前記拡散バリアフィルム２２５は、図２、図７、図８Ａ、図８Ｂ及び図８Ｃを参照して説明した拡散バリアフィルム１２０ａ、１２０ｂ又は１２０ｃと同じ物質及び同じ方法により形成されうる。これにより、前記拡散バリアフィルム２２５は、金属有機化学気相蒸着法による金属窒化物で形成され、また、前記拡散バリアフィルム２２５は、プラズマ処理層及びプラズマ未処理層を含む。
図１３に示すように、前記拡散バリアフィルム２２５を有する半導体基板２００上に物理気相成長法により導電性成長抑制層２２７を形成する。前記導電性成長抑制層２２７は、前記第３層間絶縁膜の上部面上に位置した前記拡散バリアフィルム２２７を覆う。また、前記開口部２１８の上部隅に形成された前記拡散バリアフィルム２２７を覆う。このとき、少なくとも前記開口部２１８の側壁に形成された前記拡散バリアフィルム２２７は露出する。前記導電性成長抑制層２２７は、図９の導電性成長抑制層２２７と同じ物質で形成されうる。
次に、前記半導体基板２００の全面上に化学気相蒸着法により第１アルミニウム膜２２９を形成する。前記第１アルミニウム膜２２９は、アルミニウムを含む。前記導電性成長抑制層２２７によって前記第１アルミニウム膜２２９は、前記開口部２１８の少なくとも下部を十分に満たすことができる。
一方、前記導電性成長抑制層２２７の形成を省略し、前記第１アルミニウム膜２２９を形成する前に、図１０を参照して説明した成長抑制プラズマ処理工程を前記拡散バリアフィルム２２５に行うことができる。これとは異なり、前記拡散バリアフィルム２２５上に図３の粘着金属層１２２を形成し、次に、前記第１アルミニウム膜２２９を形成することもできる。これとはまた異なり、前記拡散バリアフィルム２２５上に図３の粘着金属層１２２を形成し、前記導電性成長抑制層２２７を形成する工程又は前記成長抑制プラズマ処理工程を行い、前記第１アルミニウム膜２２９を形成することもできる。
次に、前記第１アルミニウム膜２２９上に物理気相成長法により第２アルミニウム膜２３１を形成する。これにより、前記第１及び第２アルミニウム膜２２９、２３１を含む上部導電体のスループットを向上させうる。前記半導体基板２００にリフロー工程を行うことができる。前記リフロー工程は、前記第２アルミニウム膜２３１を形成する工程とインサイチューで行われうる。これとは異なり、前記リフロー工程は、前記第２アルミニウム膜２３１を形成した後に行われうる。前記リフロー工程によって、少なくとも前記第２アルミニウム膜２３１はリフローされる。
図１４に示すように、前記第２アルミニウム膜２３１、第１アルミニウム膜２２９、導電性成長抑制層２２７、拡散バリアフィルム２２５及び補助拡散バリアフィルム２２０を連続的にパターニングして配線２３３を形成する。前記配線２３３は、前記開口部２１８を満たし、前記第３層間絶縁膜２１６上でライン状に形成されうる。前記配線２３３は、順に積層された補助拡散バリアパターン２２０ａ、拡散バリアパターン２２５ａ、導電性成長抑制パターン２２７ａ、第１アルミニウムパターン２２９ａ及び第２アルミニウムパターン２３１ａを含む。
これとは異なり、前記第２アルミニウム膜２３１、第１アルミニウム膜２２９、導電性成長抑制層２２７、拡散バリアフィルム２２５及び補助拡散バリアフィルム２２０を前記第３層間絶縁膜２１６が露出するまで平坦化させて、前記開口部２１８を満たす導電プラグを形成することもできる。
上述した本発明の好ましい実施の形態は、本発明による拡散バリアフィルムを含むＮＡＮＤ型不揮発性記憶素子の形成方法を開示している。しかしながら、本発明の思想は、ＮＡＮＤ型不揮発性記憶素子の形成方法に制限されるものではない。本発明による半導体素子の形成方法は、論理素子、ロジック素子、ＤＲＡＭ素子、相変化記憶素子。強誘電体記憶素子及びＮＯＲ型不揮発性記憶素子などを含むすべての半導体素子に適用されうる。
本発明の一実施の形態による半導体素子の形成方法を説明するための断面図である。 本発明の一実施の形態による半導体素子の形成方法を説明するための断面図である。 本発明の一実施の形態による半導体素子の形成方法を説明するための断面図である。 本発明の一実施の形態による半導体素子の形成方法を説明するための断面図である。 本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する一方法を説明するためのフローチャートである。 本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する一方法を説明するために、図２のＡ部分を拡大した断面図である。 本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する一方法を説明するために、図２のＡ部分を拡大した断面図である。 本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法を説明するためのフローチャートである。 本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法を説明するために、図２のＡ部分を拡大した断面図である。 本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法の一変形例を説明するために、図２のＡ部分を拡大した断面図である。 本発明の一実施の形態による半導体素子の形成方法の中で拡散バリアフィルムを形成する他の方法の他の変形例を説明するために、図２のＡ部分を拡大した断面図である。 本発明の一実施の形態による半導体素子の形成方法の中で上部導電体を形成する他の方法を説明するための断面図である。 本発明の一実施の形態による半導体素子の形成方法の中で上部導電体を形成するさらに他の方法を説明するための断面図である。 本発明の他の実施の形態による半導体素子の形成方法を説明するための断面図である。 本発明の他の実施の形態による半導体素子の形成方法を説明するための断面図である。 本発明の他の実施の形態による半導体素子の形成方法を説明するための断面図である。 本発明の他の実施の形態による半導体素子の形成方法を説明するための断面図である。
符号の説明
１０２ 下部導電体
１０８ 補助拡散バリア膜
１１３ 金属窒化膜
１１０ プラズマ未処理層
１１１ プラズマ処理層
１２０ 拡散バリアフィルム

Claims (17)

  1. 下部導電体を含む基板上に層間絶縁膜を形成するステップと、
    前記層間絶縁膜を貫通して、前記下部導電体を露出させる開口部を形成するステップと、
    前記開口部を有する基板上に金属有機化学気相蒸着法により金属窒化膜を蒸着した後に前記蒸着された金属窒化膜の上部をプラズマ処理し、前記金属窒化膜の上部に形成されたプラズマ処理層及び前記金属窒化膜の下部に形成されたプラズマ未処理層を含む拡散バリアフィルムを形成するステップと、
    少なくとも前記開口部の底面上に位置した前記拡散バリアフィルム上を除き、かつ前記層間絶縁膜の上部面上に位置した前記拡散バリアフィルム上に物理気相成長法により導電性成長抑制層を形成するステップと、
    前記拡散バリアフィルム上に前記開口部を満たす上部導電体を形成するステップと、
    前記プラズマ処理された金属窒化膜の上部にシリコン浸漬工程（ｓｉｌｉｃｏｎ ｓｏａｋｉｎｇ ｐｒｏｃｅｓｓ）を行うステップとを含むものの、
    前記導電性成長抑制層は、前記拡散バリアフィルムに比べて窒素濃度の高い金属窒化物で形成され、
    前記拡散バリアフィルムは、金属有機化学気相蒸着法による窒化金属で形成された、
    半導体素子の形成方法。
  2. 前記拡散バリアフィルムは、積層された複数の副金属窒化膜を含むものの、前記副金属窒化膜は、各々金属有機化学気相蒸着法により形成される請求項１に記載の半導体素子の形成方法。
  3. 前記拡散バリアフィルムを形成するステップは、
    前記開口部を有する基板上に前記複数の副金属窒化膜を蒸着するステップと、
    前記複数の副金属窒化膜の中から選択された少なくとも一つの副金属窒化膜を蒸着した直後に、前記選択された副金属窒化膜をプラズマ処理するステップと、を含むものの、
    前記複数の副金属窒化膜のうち、少なくとも一つの少なくとも下部は、前記プラズマ未処理層に含まれる請求項１に記載の半導体素子の形成方法。
  4. 少なくとも前記選択された副金属窒化膜の前記開口部の底面上に位置した部分の全体がプラズマ処理されるものの、前記複数の副金属窒化膜のうち、少なくとも一つは、非選択の副金属窒化膜であり、前記非選択の副金属窒化膜のうち、少なくとも一部は、前記プラズマ未処理層に含まれる請求項３に記載の半導体素子の形成方法。
  5. 前記選択された副金属窒化膜の上部が前記プラズマ処理される請求項３に記載の半導体素子の形成方法。
  6. 前記選択された副金属窒化膜のうち、少なくとも一つの第１選択された副金属窒化膜を蒸着した直後に、第１プラズマ処理が行われ、
    前記選択された副金属窒化膜のうち、少なくとも一つの第２選択された副金属窒化膜を蒸着した直後に、第２プラズマ処理が行われるものの、
    前記第１選択された副金属窒化膜の上部が前記第１プラズマ処理され、
    前記第２選択された副金属窒化膜の少なくとも前記開口部の底面上に位置した部分の全体が前記第２プラズマ処理され、
    前記第１選択された副金属窒化膜の下部は、前記第１プラズマ処理されない請求項３に記載の半導体素子の形成方法。
  7. 前記選択された副金属窒化膜をプラズマ処理した後に、前記プラズマ処理された副金属窒化膜にシリコン浸漬工程を行うステップをさらに含む請求項３に記載の半導体素子の形成方法。
  8. 前記拡散バリアフィルムは、少なくとも一つの耐火金属を含む窒化物で形成された請求項１に記載の半導体素子の形成方法。
  9. 前記プラズマ処理層は、酸素、窒素及び水素の中から選択された少なくとも一つを含む工程ガスを使用するプラズマ処理工程により処理される請求項１に記載の半導体素子の形成方法。
  10. 前記下部導電体は、銅及び貴金属の中から選択された少なくとも一つを含む請求項１に記載の半導体素子の形成方法。
  11. 前記拡散バリアフィルムを形成する前に、
    前記開口部を有する基板上に補助拡散バリア膜を形成するステップをさらに含む請求項１に記載の半導体素子の形成方法。
  12. 前記補助拡散バリア膜は、チタニウム（ｔｉｔａｎｉｕｍ）、タンタル（ｔａｎｔａｌｕｍ）、窒化チタニウム（ｔｉｔａｎｉｕｍ ｎｉｔｒｉｄｅ）、窒化タンタル、チタニウム−ジルコニウム（ｔｉｔａｎｉｕｍ−ｚｉｒｃｏｎｉｕｍ）及び窒化チタニウム−ジルコニウムの中から選択された少なくとも一つを含む請求項１１に記載の半導体素子の形成方法。
  13. 前記上部導電体は、アルミニウムを含む請求項１に記載の半導体素子の形成方法。
  14. 前記上部導電体を形成するステップは、
    前記拡散バリアフィルム上に化学気相蒸着法により第１アルミニウム膜を形成するステップと、
    前記第１アルミニウム膜上に物理気相成長法により第２アルミニウム膜を形成するステップと、を含む請求項１３に記載の半導体素子の形成方法。
  15. 前記第１アルミニウム膜を形成する前に、
    前記層間絶縁膜の上部面上に位置した前記拡散バリアフィルムに成長抑制プラズマ処理を行うステップをさらに含むものの、
    前記成長抑制プラズマ処理は、窒素を含む工程ガスを使用し、
    前記層間絶縁膜の上部面上に位置した前記拡散バリアフィルムの窒素濃度は、前記開口部内に位置した前記拡散バリアフィルムの窒素濃度に比べて高い請求項１４に記載の半導体素子の形成方法。
  16. 前記導電性成長抑制層を形成する前に、
    前記拡散バリアフィルム上に粘着金属層を形成するステップをさらに含む請求項１４に記載の半導体素子の形成方法。
  17. 少なくとも前記第２アルミニウム膜をリフローするステップをさらに含む請求項１４に記載の半導体素子の形成方法。
JP2008121624A 2007-05-03 2008-05-07 拡散バリアフィルムを含む半導体素子の形成方法 Active JP5520453B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0043153 2007-05-03
KR1020070043153A KR100885186B1 (ko) 2007-05-03 2007-05-03 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법

Publications (2)

Publication Number Publication Date
JP2008277837A JP2008277837A (ja) 2008-11-13
JP5520453B2 true JP5520453B2 (ja) 2014-06-11

Family

ID=39939819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008121624A Active JP5520453B2 (ja) 2007-05-03 2008-05-07 拡散バリアフィルムを含む半導体素子の形成方法

Country Status (5)

Country Link
US (1) US7816255B2 (ja)
JP (1) JP5520453B2 (ja)
KR (1) KR100885186B1 (ja)
CN (1) CN101431049A (ja)
TW (1) TWI457986B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025679B2 (ja) * 2009-03-27 2012-09-12 株式会社東芝 半導体装置
US8212349B2 (en) * 2009-12-29 2012-07-03 Powertech Technology Inc. Semiconductor package having chip using copper process
JP2012129465A (ja) * 2010-12-17 2012-07-05 Elpida Memory Inc 半導体装置及びその製造方法
CN102623434B (zh) * 2011-01-31 2015-02-18 北京泰龙电子技术有限公司 一种扩散阻挡层及其制备方法
CN102623435B (zh) * 2011-01-31 2015-02-18 北京泰龙电子技术有限公司 一种阻挡层及其制备方法
US20120273948A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
KR101806405B1 (ko) 2011-06-29 2017-12-08 삼성디스플레이 주식회사 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
CN103177945B (zh) * 2011-12-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极制造方法
CN103456678A (zh) * 2012-06-05 2013-12-18 旺宏电子股份有限公司 阻障堆叠结构及形成阻障堆叠结构的方法
US9653282B2 (en) * 2014-07-29 2017-05-16 Applied Materials, Inc. Silicon-containing substrate cleaning procedure
US9640584B2 (en) * 2014-10-02 2017-05-02 Kabushiki Kaisha Toshiba Method of manufacturing a magnetoresistive memory device
US10134629B1 (en) * 2017-09-06 2018-11-20 United Microelectronics Corp. Method for manufacturing a semiconductor structure
CN109904133A (zh) * 2017-12-11 2019-06-18 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
US11309265B2 (en) * 2018-07-30 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having conductive pad structures with multi-barrier films
CN109994424B (zh) * 2019-03-26 2021-10-15 上海华力集成电路制造有限公司 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法
CN113314456B (zh) * 2020-02-27 2023-01-20 长鑫存储技术有限公司 导线层的制作方法
CN112259449B (zh) * 2020-10-12 2022-08-09 上海华力集成电路制造有限公司 Nmos器件的n型功函数层及其形成方法及mosfet结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
KR100218728B1 (ko) * 1995-11-01 1999-09-01 김영환 반도체 소자의 금속 배선 제조방법
US5909637A (en) * 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
JP3208124B2 (ja) * 1998-06-01 2001-09-10 松下電器産業株式会社 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP3651765B2 (ja) 2000-03-27 2005-05-25 株式会社東芝 半導体装置
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
JP4300259B2 (ja) * 2001-01-22 2009-07-22 キヤノンアネルバ株式会社 銅配線膜形成方法
TW578257B (en) * 2002-07-04 2004-03-01 Nat Science Council Manufacturing method of plasma-nitridated titanium-base barrier layer
KR20050009352A (ko) 2003-07-16 2005-01-25 주식회사 하이닉스반도체 알루미늄 플러그 공정을 이용한 반도체 소자의 콘택플러그형성 방법
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
JP2005150280A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
KR20050122638A (ko) 2004-06-25 2005-12-29 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7470612B2 (en) * 2005-09-13 2008-12-30 Samsung Electronics Co, Ltd. Method of forming metal wiring layer of semiconductor device

Also Published As

Publication number Publication date
KR20080097821A (ko) 2008-11-06
KR100885186B1 (ko) 2009-02-23
CN101431049A (zh) 2009-05-13
US20080274610A1 (en) 2008-11-06
TWI457986B (zh) 2014-10-21
JP2008277837A (ja) 2008-11-13
TW200901289A (en) 2009-01-01
US7816255B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
JP5520453B2 (ja) 拡散バリアフィルムを含む半導体素子の形成方法
US7256123B2 (en) Method of forming an interface for a semiconductor device
KR101378469B1 (ko) 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US6180454B1 (en) Method for forming flash memory devices
JP4364225B2 (ja) 半導体装置およびその製造方法
KR101725446B1 (ko) 반도체 장치 및 그 제조 방법
US20040178470A1 (en) Semiconductor memory device and method of manufacturing the same
JP2001111007A (ja) キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
CN109285833B (zh) 具有阻挡层的集成电路器件
US20090065940A1 (en) Metal wiring of a semiconductor device and method of forming the same
JP3847683B2 (ja) 半導体装置の製造方法
KR100504693B1 (ko) 강유전체 메모리 소자 및 그 제조방법
JP2008112826A (ja) 半導体装置の製造方法
KR100524965B1 (ko) 금속 플러그의 산화를 방지할 수 있는 캐패시터 및 그제조방법
JP2002198494A (ja) 強誘電体メモリ及びその製造方法
JPH09232527A (ja) 強誘電体メモリ装置及びその製造方法
KR101060766B1 (ko) 비휘발성 메모리 소자의 제조방법
US20090321814A1 (en) Semiconductor memory device and manufacturing method of the same
US20080087926A1 (en) Ferroelectric random access memory and methods of fabricating the same
KR20040047539A (ko) 플래시 메모리 장치의 제조 방법
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100415539B1 (ko) 반도체 소자의 제조 방법
JP4067470B2 (ja) 半導体装置の製造方法
JP2006253194A (ja) 半導体装置およびその製造方法
JP2010087350A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5520453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250