JP5517003B2 - 方向性結合器 - Google Patents

方向性結合器 Download PDF

Info

Publication number
JP5517003B2
JP5517003B2 JP2012020258A JP2012020258A JP5517003B2 JP 5517003 B2 JP5517003 B2 JP 5517003B2 JP 2012020258 A JP2012020258 A JP 2012020258A JP 2012020258 A JP2012020258 A JP 2012020258A JP 5517003 B2 JP5517003 B2 JP 5517003B2
Authority
JP
Japan
Prior art keywords
line
conductor layer
layer
port
coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012020258A
Other languages
English (en)
Other versions
JP2013162176A (ja
Inventor
幸生 三嶽
一 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012020258A priority Critical patent/JP5517003B2/ja
Priority to US13/752,889 priority patent/US9300027B2/en
Priority to CN201310041422.9A priority patent/CN103247843B/zh
Publication of JP2013162176A publication Critical patent/JP2013162176A/ja
Application granted granted Critical
Publication of JP5517003B2 publication Critical patent/JP5517003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185Edge coupled lines

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、方向性結合器に係り、特に、方向性結合器の小型低背化と良好な電気的特性の双方を実現する導体パターンの配置構造に関する。
伝送線路上を伝搬する高周波電力を分岐させ或いは合流させる機能を有する方向性結合器(Directional Coupler/以下単に「カプラ」と称する)は、携帯電話機や無線LAN通信装置、ブルートゥース(Bluetooth/登録商標)規格の通信装置など各種の無線通信機器の送信回路を構成する上で不可欠な部品となっている。
このカプラは、一端に第一ポートを、他端に第二ポートをそれぞれ有する第一線路と、一端に第三ポートを、他端に第四ポートをそれぞれ有する第二線路とを、互いに近接させて配置することにより両線路を電磁界結合させたものである。
このような結合線路部を備えたカプラは、例えば、通信機器の送信回路において送信信号のレベルをモニタリングする検出手段として使用することが出来る。具体的には、送信信号を増幅する電力増幅器(PA)とアンテナとの間にカプラを挿入し、PAからの送信信号をカプラの第一ポート(入力ポート)を通じて第一線路(主線路)へ入力し、第二ポート(出力ポート)からアンテナ側へ出力させる。このとき、第一線路を伝送する送信信号の一部がこれと電磁界結合する第二線路(副線路)を通じて取り出され、第三ポート(結合ポート)からモニタ信号として自動出力制御回路(APC回路)へ出力される。APC回路は、当該モニタ信号のレベル(即ち送信信号のレベル)に応じてPAの出力が一定になるようにPAの利得を制御する。このようなPAのフィードバック制御により送信出力の安定化を図ることが出来る。
また、カプラは、高周波電力を90°の位相差を持たせて分岐し、あるいは逆に90°の位相差を有する高周波電力を合成することが可能であるから、例えば差動型パワーアンプの入力用分配器および出力用合成器としてカプラを使用することも可能である。具体的には、第一ポートから送信信号を入力し、この送信信号を1/2ずつ第二ポートと第三ポートから90°の位相差を持ってそれぞれ分岐出力させることにより差動型パワーアンプの入力用分配器として使用することが出来る。また、90°の位相差を有する高周波信号を第二ポートと第三ポートからそれぞれ入力すれば、これら90°の位相差を有する高周波信号を合成して第一ポートから取り出すことが出来るから、差動型パワーアンプの出力用合成器として用いることも可能である。
さらに、このようなカプラを開示する文献として下記特許文献がある。
特開2002−280810号公報 特開平8−191206号公報
ところで、カプラを構成する場合には、一般に、第一線路と第二線路の長さを使用周波数帯の1/4波長程度に設定すればその周波数帯において良好な特性を得ることが出来る。
ところが、携帯電話機等の移動体無線機器で主に用いられる準マイクロ波帯の1/4波長は数cm程度となり、軽薄短小化が必要な携帯電話機等の移動体無線機器に使用するカプラにこの長さの結合線路を備えることはサイズの点から現実的ではない。また、数cm以上の長い結合線路を使用すると挿入損失が非常に大きくなり、電池寿命の大幅な低下に繋がってしまうという移動体無線機器にとって致命的な不具合を生じる。このため、使用周波数帯の1/4波長よりも短い結合線路のカプラが通常使用されているが、このようなカプラで理想的な特性を得ることは容易ではない。
ここで、結合線路を形成する方法としては、前記特許文献1に記載の発明のように同一平面内で(同一の導体層内で)両線路を近接して平行に配置することにより結合を行う形態(以下このような結合形態を「層内結合」と称する)と、前記特許文献2に記載の発明のように第一線路と第二線路をそれぞれ異なる導体層に且つ平面から見たときに互いに重なり合うように配置することにより結合を行う形態(以下このような結合形態を「層間結合」と称する)とが知られているが、層数は多くなるものの、両線路の面同士を対向させ結合させることが出来る層間結合が両線路の結合を強めて良好な特性を得る点からは有利である。
図35A〜図35Oは、このような層間結合により結合線路を形成したカプラの構成例を示すものである。これらの図に示すようにこのカプラ(以下「比較例」と言う)は、第1層から第8層までの計8層の導体層を有する積層基板を使用し、第3層と第6層にビアホール(以下単に「ビア」と言う)V1を介して第一線路12を渦巻状にそれぞれ形成するとともに、第2層と第5層にビアV2を介して第二線路13を渦巻状にそれぞれ形成し、第3層(図35E)の第一線路12と第2層(図35C)の第二線路13とが平面から見たときに重なるように配置することでこれらの線路12,13を層間結合させ、同様に第6層(図35K)の第一線路12と第5層(図35I)の第二線路13とが平面から見たときに重なるように配置することでこれらの線路12,13を層間結合させたものである。
なお、上記図35A〜図35Oは、積層基板の各層を上層から下層に向け順に示すものであるが(後述の図2A〜図2Kも同様)、本出願ではこれら基板各層のうち、導体パターンを配置した層を、上層から下層に向け順に第1層、第2層、…と称し、ビアV,V1,V2以外の導体パターンを配置していない層を上層から下層に向け順に第1絶縁層、第2絶縁層、…と称する(後述の実施形態についても同様)。また、特許請求の範囲に言う「第一導体層」は、例えば上記導体パターンを配置した第1層、第2層、…のいずれかの層に相当し、「第二導体層」は例えば前記導体パターンを配置した第1層、第2層、…のいずれかの層であって前記第一導体層とは異なる層に相当する。
さらに、図中の符号P1は第一ポート、P2は第二ポート、P3は第三ポート、P4は第四ポートをそれぞれ示している。また当該カプラは、使用周波数帯として2.6GHz帯を想定したもので、機能層サイズは例えば横1.0mm、縦0.5mm、高さ(厚さ)0.142mmとすることが出来る。また図36A〜図36Dは、上記比較例に係るカプラの周波数特性(反射損失、挿入損失、結合度、アイソレーション及び位相差)を示すものであり、現状で要求されている各仕様S1〜S4を一応満たすことは可能となっている。
しかしながら、上記カプラ構造では結合線路の形成に4層の導体層が必要であり、カプラの高さ寸法が大きくなってしまう。一方、高さ(層数)を抑えようとすればその分、平面形状が大きくならざるを得ない。さらに、近年の電子機器の小型薄型化ならびに多機能・高機能化の進展に伴い更なる特性向上が求められており、上記カプラでは機能層サイズを維持しながらこれに応えることは難しい。
したがって、本発明の目的は、小型低背でより一層良好な特性を有するカプラを得る点にある。
前記課題を解決し目的を達成するため、本発明に係るカプラ(方向性結合器)は、2本の導体線路を同一の導体層内で互いに近接して平行に配置することにより電磁界結合を生じさせる層内結合と、2本の導体線路をそれぞれ異なる導体層に且つ平面から見たときに長さ方向に関し互いに重なり合うように配置することにより電磁界結合を生じさせる層間結合の双方を備えたものである。
具体的には、本発明に係るカプラは、基本的態様として、高周波信号を伝送可能な第一線路と、第一線路と電磁界結合する第二線路と、第一線路の一端部に備えた第一ポートと、第一線路の他端部に備えた第二ポートと、第二線路の一端部に備えた第三ポートと、第二線路の他端部に備えた第四ポートとを有し、これらを絶縁層を介して積層した第一導体層および第二導体層を含む複数の導体層を有する積層基板に備えたカプラであって、第一導体層に第一線路と第二線路とを配置し、第一導体層内で第一線路と第二線路とを互いに近接させ平行に延在するように配置することによりこれら第一線路と第二線路間に電磁界結合を生じさせるようにした層内結合部を形成するとともに、第一導体層に配置した第一線路と平面から見たときに長さ方向に関し重なり合う部分が存在するように第二線路を第二導体層内に引き回すことにより当該第二導体層内の第二線路と前記第一導体層内の第一線路との間に電磁界結合を生じさせるようにした層間結合部を形成した。
また好ましい態様として、上記基本態様において次のような各態様を採用することが、小型低背で且つ良好な特性を有するカプラを実現する点で好ましい。
(1)上記基本態様において、第一導体層に配置した第二線路と平面から見たときに長さ方向に関し重なり合う部分が存在するように第一線路を第二導体層内に引き回すことにより当該第二導体層内の第一線路と前記第一導体層内の第二線路との間に電磁界結合を生じさせるようにした層間結合部をさらに形成する。尚この場合、当該第一線路が主線路で第二線路が副線路であっても良いし、逆に、第一線路が副線路で第二線路が主線路であっても良い(以下同様)。
(2)上記基本態様または(1)の態様において、第二導体層に引き回した第二線路が前記層内結合部において第一線路と電磁界結合するようにし、これにより、前記層内結合部において、同一導体層内における電磁界結合である層内結合と、異なる導体層間における電磁界結合である層間結合の双方が行われるようにする。
(3)上記(2)の態様において、第二導体層に引き回した第一線路が前記層内結合部において第二線路と電磁界結合するようにし、これにより、前記層内結合部において、同一導体層内における電磁界結合である層内結合と、異なる導体層間における電磁界結合である層間結合の双方が行われるようにする。
(4)前記層内結合と層間結合が同時に行われる部分を二重結合部と称することとすると、上記(2)または(3)の態様において、当該二重結合部がループ状に形成されるように第一線路および第二線路を積層基板内に配置する。
(5)上記基本態様において、積層基板が方形の平面形状を有し、第一導体層および第二導体層は共に積層基板内に水平に配置され、第一導体層において、第一の角部に第一ポートが配置されるとともに当該第一の角部に隣り合う第二の角部に第三ポートが配置され、第一ポートから延びる第一線路と第三ポートから延びる第二線路とが第一導体層内で前記層内結合部を形成するように互いに近接して平行に且つ第一導体層の周縁部から中心部に向け螺旋を描くように渦巻状に延び、さらに、第一導体層の中心部において当該第一線路は第一のビアホールに接続されて当該第一のビアホールによって第二導体層の中心部へ引き回されるとともに当該第二線路は第二のビアホールに接続されて当該第二のビアホールによって第二導体層の中心部へ引き回され、平面から見たときに前記第一の角部と対角位置にある角部を第三の角部、前記第二の角部と対角位置にある角部を第四の角部とそれぞれしたときに、第二導体層において、第三の角部および第四の角部のうちの一方に第三ポートが配置されるとともに第三の角部および第四の角部のうちの他方に第四ポートが配置され、前記第一のビアホールから第二ポートへ延びる第一線路と前記第二のビアホールから第四ポートへ延びる第二線路とが、第二導体層内で前記層内結合部を形成するように互いに近接して平行に且つ第二導体層の中心部から周縁部に向け螺旋を描くように渦巻状に延び、さらに、平面から見たときに第一導体層内の第一線路と第二導体層内の第二線路とが互いに重なり合うと共に第一導体層内の第二線路と第二導体層内の第一線路とが互いに重なり合うことにより前記層間結合部を形成するように第一導体層内で渦巻状に延びた層内結合部と第二導体層内で渦巻状に延びた層内結合部とが平面から見て重なり合い、これにより、同一導体層内における電磁界結合と、異なる導体層間における電磁界結合とを兼ね備えた二重結合部を形成する。
(6)また、上記(5)の態様では、第一ポートへの接続端部、第三ポートへの接続端部、第二ポートへの接続端部、第四ポートへの接続端部、および、前記第一および第二のビアホールへの接続端部を除く略全長に亘って前記二重結合部を形成することがカプラを小型化する点で好ましい。
(7)さらに、上記基本態様又は好ましい態様のいずれかのカプラにおいて、第二線路と第四ポートの間に接続するように前記積層基板内に終端抵抗を備えても良い。このような態様によれば、第四ポートに別途、終端抵抗を接続しなくても良好な特性が得られるカプラを提供することが出来る。
本発明は、上記のように、同一の導体層内で第一線路と第二線路を互いに近接させて結合させる層内結合と、第一線路と第二線路を異なる導体層に且つ平面から見たときに互いに重なり合うように配置して結合させる層間結合を1つのカプラの中に併用することにより、カプラの小型低背化と良好な特性の双方を同時に実現することが出来る。
特に、層内結合部が同時に層間結合を形成するように第一線路と第二線路を引き回すこと、言い換えれば、層内結合と層間結合を兼ね備えた(層内結合部であると同時に層間結合部でもある)結合線路部分である二重結合部を備えることにより、第一・第二両線路の結合を従来に比べ高めることができ、小型低背にも拘らず従来より良好な特性を得ることが可能となる。なお、当該結合線路の具体的なパターン形状ならびに特性上の効果については、後の実施形態の説明において図面を参照しつつ更に述べる。
本発明のカプラはその用途を特に限定されるものではないが、一例を挙げれば、前述したように無線通信機器において送信信号のレベルを監視する検出手段を構成することが出来る。この場合、第一線路と第二線路のいずれか一方を送信信号を伝送する主線路とするとともに、他方を送信信号に対応したレベルのモニタ信号を取り出す副線路とし、第一ポートを入力ポート(又は結合ポート)、第二ポートを出力ポート(又はアイソレーションポート)とし、第三ポートを結合ポート(又は入力ポート)、第四ポートをアイソレーションポート(又は出力ポート)としてそれぞれ使用すれば良い。
また、前述したような差動型パワーアンプの入力用分配器や出力用合成器を構成することも可能である。入力用分配器を構成する場合には、第一ポート(又は第三ポート)から送信信号を入力し、この送信信号を1/2ずつ第二ポート(又は第四ポート)と第三ポート(又は第一ポート)からそれぞれ分岐出力させるようにすれば良い。また、出力用合成器を構成する場合には、合成すべき高周波信号を第二ポート(又は第四ポート)と第三ポート(又は第一ポート)からそれぞれ入力し、第一ポート(又は第三ポート)から合成信号を出力させれば良い。
本発明によれば、小型薄型で良好な特性を有するカプラを実現することが出来る。
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。なお、各図中、同一の符号は、同一又は相当部分を示す。
図1は、本発明の第1実施形態に係るカプラを示す回路図である。 図2Aは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第1層を示す平面図である。 図2Bは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第1絶縁層を示す平面図である。 図2Cは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第2層を示す平面図である。 図2Dは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第2絶縁層を示す平面図である。 図2Eは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第3層を示す平面図である。 図2Fは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第3絶縁層を示す平面図である。 図2Gは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第4層を示す平面図である。 図2Hは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第4絶縁層を示す平面図である。 図2Iは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第5層を示す平面図である。 図2Jは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第5絶縁層を示す平面図である。 図2Kは、前記第1実施形態に係るカプラを示すもので、当該カプラを構成する積層基板の第6層を示す平面図である。 図3は、前記第1実施形態に係るカプラの第一線路(主線路)を示す平面図である。 図4は、前記第1実施形態に係るカプラの第二線路(副線路)を示す平面図である。 図5は、前記第1実施形態に係るカプラの第一線路(主線路)および第二線路(副線路)の配置を透視状態で示した平面図である。 図6Aは、前記第1実施形態に係るカプラの反射損失を示す線図である。 図6Bは、前記第1実施形態に係るカプラの挿入損失および結合度を示す線図である。 図6Cは、前記第1実施形態に係るカプラのアイソレーションを示す線図である。 図6Dは、前記第1実施形態に係るカプラの位相差を示す線図である。 図7Aは、本発明の第2実施形態に係るカプラの第1導体層を示す平面図である。 図7Bは、前記第2実施形態に係るカプラの第2導体層を示す平面図である。 図8は、前記第2実施形態に係るカプラの第一線路を示す平面図である。 図9は、前記第2実施形態に係るカプラの第二線路を示す平面図である。 図10は、前記第2実施形態に係るカプラの第一線路および第二線路の配置を透視状態で示した平面図である。 図11Aは、本発明の第3実施形態に係るカプラの第1導体層を示す平面図である。 図11Bは、前記第3実施形態に係るカプラの第2導体層を示す平面図である。 図12は、前記第3実施形態に係るカプラの第一線路を示す平面図である。 図13は、前記第3実施形態に係るカプラの第二線路を示す平面図である。 図14は、前記第3実施形態に係るカプラの第一線路および第二線路の配置を透視状態で示した平面図である。 図15Aは、本発明の第4実施形態に係るカプラの第1導体層を示す平面図である。 図15Bは、前記第4実施形態に係るカプラの第2導体層を示す平面図である。 図16は、前記第4実施形態に係るカプラの第一線路を示す平面図である。 図17は、前記第4実施形態に係るカプラの第二線路を示す平面図である。 図18は、前記第4実施形態に係るカプラの第一線路および第二線路の配置を透視状態で示した平面図である。 図19Aは、本発明の第5実施形態に係るカプラの第1導体層を示す平面図である。 図19Bは、前記第5実施形態に係るカプラの第2導体層を示す平面図である。 図20は、前記第5実施形態に係るカプラの第一線路を示す平面図である。 図21は、前記第5実施形態に係るカプラの第二線路を示す平面図である。 図22は、前記第5実施形態に係るカプラの第一線路および第二線路の配置を透視状態で示した平面図である。 図23Aは、本発明の第6実施形態に係るカプラの第1導体層を示す平面図である。 図23Bは、前記第6実施形態に係るカプラの第2導体層を示す平面図である。 図24は、前記第6実施形態に係るカプラの第一線路を示す平面図である。 図25は、前記第6実施形態に係るカプラの第二線路を示す平面図である。 図26は、前記第6実施形態に係るカプラの第一線路および第二線路の配置を透視状態で示した平面図である。 図27Aは、本発明の第7実施形態に係るカプラの第1導体層を示す平面図である。 図27Bは、前記第7実施形態に係るカプラの第2導体層を示す平面図である。 図28は、前記第7実施形態に係るカプラの第一線路を示す平面図である。 図29は、前記第7実施形態に係るカプラの第二線路を示す平面図である。 図30は、前記第7実施形態に係るカプラの第一線路および第二線路の配置を透視状態で示した平面図である。 図31Aは、本発明の第8実施形態に係るカプラの第1導体層を示す平面図である。 図31Bは、前記第8実施形態に係るカプラの第2導体層を示す平面図である。 図32は、前記第8実施形態に係るカプラの第一線路を示す平面図である。 図33は、前記第8実施形態に係るカプラの第二線路を示す平面図である。 図34は、前記第8実施形態に係るカプラの第一線路および第二線路の配置を透視状態で示した平面図である。 図35Aは、本発明の比較例として層間結合により結合線路を形成したカプラを示すもので、当該カプラを構成する積層基板の第1層を示す平面図である。 図35Bは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第1絶縁層を示す平面図である。 図35Cは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第2層を示す平面図である。 図35Dは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第2絶縁層を示す平面図である。 図35Eは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第3層を示す平面図である。 図35Fは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第3絶縁層を示す平面図である。 図35Gは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第4層を示す平面図である。 図35Hは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第4絶縁層を示す平面図である。 図35Iは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第5層を示す平面図である。 図35Jは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第5絶縁層を示す平面図である。 図35Kは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第6層を示す平面図である。 図35Lは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第6絶縁層を示す平面図である。 図35Mは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第7層を示す平面図である。 図35Nは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第7絶縁層を示す平面図である。 図35Oは、前記比較例のカプラを示すもので、当該カプラを構成する積層基板の第8層を示す平面図である。 図36Aは、前記比較例に係るカプラの反射損失を示す線図である。 図36Bは、前記比較例に係るカプラの挿入損失および結合度を示す線図である。 図36Cは、前記比較例に係るカプラのアイソレーションを示す線図である。 図36Dは、前記比較例に係るカプラの位相差を示す線図である。
〔第1実施形態〕
図1に示すように本発明の第1の実施形態に係るカプラ11は、高周波電力を伝送する主線路12と、主線路12を伝送される当該高周波電力の一部を取り出す副線路13とを備え、主線路の一部と副線路の一部を互いに近接して配置することにより電磁界結合させるものである。主線路12は、その一端部に第一ポート(入力ポート)P1を、他端部に第二ポート(出力ポート)P2をそれぞれ備え、副線路13は、その一端部に第三ポート(結合ポート)P3を、他端部に第四ポート(アイソレーションポート)P4をそれぞれ備えている。
なお、以下の説明では、第一ポートを「P1」、第二ポートを「P2」、第三ポートを「P3」、第四ポートを「P4」とそれぞれ称する。また、これら各ポートP1、P2、P3及びP4は、ビアを介して外部接続用の端子T1、T2、T3及びT4にそれぞれ接続する。さらに、P4と第四の外部接続用端子T4の間には、終端抵抗(例えば50Ω抵抗器)Rを備える。また、前述のように主線路と副線路の長さを使用周波数帯の4分の1波長程度に設定すれば良好な特性が得られるが、これでは線路長が長くなってしまうため、本実施形態では主線路および副線路は共に使用周波数帯の4分の1波長より短い線路長を有するものとする。
本実施形態のカプラ11は、前記比較例に係るカプラと同様に複数の導体層を備えた長方形の平面形状を有する積層基板の内部配線層(導体層)に上記主線路および副線路、ならびに各ポートを形成することにより作製する。
図2A〜図2Kは、当該積層基板の各層を示すものである。これらの図に示すように、当該積層基板は、第1層から第6層の6層の導体層を有し、第3層と第4層に前記主線路12、副線路13および各ポートP1〜P4を形成する。
具体的には、図2Gに示すように第4層の左上角部にP1を、左下角部にP3をそれぞれ備え、P1からP3に向け並びにP3からP1に向けそれぞれ主線路12と副線路13とを延ばして両線路12,13を近接させる。そして、両線路12,13が一定の間隔を隔てて並走する(平行に延びる)ように、基板周縁部から基板中心部へ向けて渦巻状にパターン形成する。基板中央部の当該渦巻状の線路部は、主線路12と副線路13が互い違いに一定の狭い間隔を隔てて巻き回された形態となっており、これにより主線路12と副線路13を層内結合させる。
基板中心部において、主線路12はビアV1に、副線路13はビアV2にそれぞれ接続する。これらのビアV1,V2は、当該第4層(図2G)から第3絶縁層(図2F)を貫通して第3層(図2E)まで延びる。図2Eに示すように第3層において、ビアV1には主線路12を、V2には副線路13をそれぞれ接続する。これら第3層の主線路12と副線路13は、前記第4層の主線路12及び副線路13とは逆に基板中心部から基板周縁部へ向けて渦巻状にパターン形成してあり、第3層においても主線路12と副線路13とが互いに一定の間隔を隔てて渦を巻くように並走し、第3層の右上角部に備えたP4に副線路13を、第3層の右下角部に備えたP2に主線路12をそれぞれ接続する。
なお、この実施形態では、P4と後に述べる外部接続端子T4との間に終端抵抗Rを接続するため、P4用の外部接続端子T4の形成位置に比べて図2Eの上下方向の中央寄りにP4を形成しているが、当該終端抵抗Rを備えない場合には、他のポートP1〜P3と同様に基板底面の外部接続端子T4の直上位置(図2Eの基板右上角のビアVの形成位置)にP4を配置すれば良い。
また、この第3層においても基板中央部の上記渦巻状の線路部は、第4層と同様に、主線路12と副線路13とが互い違いに一定の狭い間隔を隔てて巻き回された形態としてあるが、平面から見たときに第3層の主線路12が第4層の副線路13に、第3層の副線路13が第4層の主線路12にそれぞれ重なるように配置してあり、したがって、これら渦巻状の線路部は層内結合を形成すると同時に第3層と第4層間で層間結合も形成している。
このような二重結合を形成することにより主線路12と副線路13との結合を強めることが出来る。なお、図3に平面から見た透視状態で主線路12を、同様に図4に平面から見た透視状態で副線路13をそれぞれ示した。また、図5は主線路12と副線路13が重なり合って層間結合を生じさせる部分(同図のハッチングを施した部分)を示しており、本実施形態では、後に様々な線路パターンを示して述べるように層内結合部同士が層間結合している二重結合C4、すなわち、第1導体層(本実施形態の場合、第4層)内の層内結合部の両方の線路(主線路12及び副線路13)に対して第2導体層(本実施形態の場合、第3層)内の副線路13と主線路12とがそれぞれ層間結合した二重結合C4を備えている。
また本実施形態では、層間結合を行う導体層(第3層及び第4層)の間に絶縁層(第3絶縁層)が介在されているが、各導体層の間に介在される絶縁層の厚さ等によっては、積層方向に隣り合う導体層間で層間結合を行っても(例えば第3層と第4層間のように他の絶縁層を介在させなくても)勿論良いし、1層以上の導体層が介在される構造であっても構わない。
さらに、図2C及び図2Iに示すように、上記主線路12と副線路13を挟むように第2層と第5層にはこれら導体層の略全面に広がるグランド電極G1,G2を設けてある。これらのグランド電極G1,G2は、実装時に近接して配置される他の部品や部材の影響を本実施形態のカプラ(結合線路)が受けることを防ぐものである。
また、図2Kに示すように基板底面の第6層には外部接続用の端子T1,T2,T3,T4,TGを備える。すなわち、前記各ポートP1〜P3の配置位置に対応するように(これらP1〜P3の各直下位置に)、外部接続端子T1〜T3を配置し、積層基板を略垂直に貫通するビアVを介してこれら外部接続端子T1,T2,T3と前記P1,P2,P3をそれぞれ接続する。また、第3層に備えたP4は基板底面の外部接続端子T4に接続するが、これらP4とT4の間には終端抵抗Rを挿入する。具体的には、第1層(図2A)に形成した終端抵抗Rの一端部と第3層(図2E)に形成したP4とを、第1絶縁層(図2B)、第2層(図2C)および第2絶縁層(図2D)を貫通するビアVRによって接続するとともに、当該終端抵抗Rの他端部と外部接続端子T4とを、第1絶縁層を貫通するビアVR並びに積層基板を略垂直に貫通するビアVにより接続する。
第6層の中央両縁部に備えた外部接続端子TGは、グランド電極G1,G2用の端子であり、これらグランド用端子TGと第5層のグランド電極G2とをビアVを介して接続する。また、第2層のグランド電極G1は、第2絶縁層、第3層、第3絶縁層、第4層および第4絶縁層(図2D〜図2H)を垂直に貫通するように基板中心部に設けたビアVにより第5層のグランド電極G2に接続し、この第5層のグランド電極G2を介して当該グランド端子TGに接続を行う。
図6A〜図6Dは本実施形態に係るカプラの特性(反射損失、挿入損失、結合度、アイソレーション及び位相差)を示すものである。これらの図から明らかなように本実施形態によれば、前記比較例に係るカプラ(図36A〜図36D)に比べ良好な特性が得られることが分かる。
しかも、前記比較例のカプラでは8層の導体層(結合線路を形成するのに第2層〜第3層と第5層〜第6層の計4層)を要したのに対し、本実施形態によれば、5層(終端抵抗Rを備えるための第1層は除く)の導体層(結合線路を形成するのに第3〜4層の計2層)で済み、大幅に積層数を減らすことが可能となり、2.6GHz帯で例えば横1.0mm、縦0.5mm、高さ(厚さ)0.082mmの機能層サイズを実現することが出来る。
さらに、図7A〜図34は、本発明に基づいて構成した結合線路(主線路12及び副線路13)の様々なパターンを第2〜第8実施形態として示すものである。これらの実施形態は、大別して3つの態様に分類することが出来る。
〔第2実施形態〕
第一の態様は、層内結合(以下この結合ないし結合部を符号「C1」で示す)と、層間結合(以下この結合ないし結合部を符号「C2」で示す)を別々に備え、二重結合を備えていないものである。
図7Aから図10は、この第一の態様を備えた第2実施形態を示すものであるが、この実施形態では、図7Aに示すように、積層基板内のいずれかの導体層である第1導体層にP1とP3を設け、これらのポートP1,P3からそれぞれ主線路12と副線路13とを延ばして両線路を近づけ、両線路12,13が並走するように配置することにより層内結合を行う。そして、主線路12はビアV1により、また副線路13はビアV2によって、それぞれ積層基板内の他の導体層である第2導体層に対して電気的な接続を行う。この第2導体層には、P2とP4を設けておき、ビアV1とP2を導体線路で接続してこれを前記第1導体層から続く主線路12とし、ビアV2とP4を導体線路で接続してこれを前記第1導体層から続く副線路13とする。また、第2導体層においても前記第1導体層と同様に、ビアV1への接続端部とP2への接続端部を除く主線路12の中間部と、ビアV2への接続端部とP4への接続端部を除く副線路13の中間部とを互いに近接させて層内結合させる。
図8は前記図3と同様に主線路12を、図9は前記図4と同様に副線路13をそれぞれ示すものであり、図10は第1導体層と第2導体層を透視状態で示すものであるが、図10に示すようにこの実施形態では、第1・第2各導体層における層内結合C1に加えて、第1導体層の主線路12と第2導体層の副線路13とが、基板中央部において平面から見たときに重なるように配置してあり、当該重なった部分(図10のハッチング部分参照)において層間結合C2を形成している。
このように本実施形態では層内結合C1と層間結合C2の両方を備えているが、二重結合部を備えておらず、本発明はこのように二重結合部を備えないものをも含む。なお、カプラの小型低背化と良好な特性を同時に実現する点では二重結合を備えた方が有利であるが、このように層内結合C1と層間結合C2の双方を備えるカプラ構造によっても、層内結合C1か層間結合C2のいずれか一方のみしか備えていない従来のカプラと比較すれば、層内・層間のいずれかの結合方法を1つのカプラ内で適宜選択することによりパターン配置の自由度、すなわち、積層基板内における各線路(第一線路や第二線路)、ポート、外部接続電極等のパターン配置の柔軟性が広がり、カプラ設計の自由度を増大させることが出来る利点がある。
〔第3〜第4実施形態〕
第二の態様は、二重結合を備えているが、層内結合部の一方の線路(第一線路又は第二線路)だけに対して層間結合が行われている態様(以下当該結合ないし結合部を符号「C3」で示す)である。なお、後述の第三の態様は、層内結合部同士が層間結合している二重結合、すなわち、第1導体層内の層内結合部の両方の線路(第一線路及び第二線路)に対して第2導体層内の第二線路と第一線路とがそれぞれ層間結合している態様(以下当該結合ないし結合部を符号「C4」で示す)である。
図11A〜図14並びに図15A〜図18は、それぞれ上記第二の態様である第3実施形態および第4実施形態を示すものである。これらの実施形態では、前記第2実施形態と同様に、第1導体層と第2導体層においてそれぞれ主線路12と副線路13により層内結合を形成しているが、第1導体層の層内結合部内の主線路12に対して第2導体層の副線路13が層間結合を行い、第2導体層の層内結合部内の副線路13に対して第1導体層の主線路12が層間結合を行っており、これらにより二重結合部C3を形成している(図14,図18参照)。
〔第5〜第8実施形態〕
第三の態様は、前述した層内結合部同士が層間結合している二重結合部C4を備えるものである。
図19A〜図22に示す第5実施形態、図23A〜図26に示す第6実施形態、図27A〜図30に示す第7実施形態、並びに図31A〜図34に示す第8実施形態は、この第三の態様に係る二重結合部C4を備えるものであり、前述した第1実施形態もこの第三の態様に属する(図22、図26、図30、図34及び図5参照)。
これらの実施形態のうち、特に、第7〜第8実施形態および前記第1実施形態のカプラでは、ポートP1〜P4やビアV1,V2への接続端部を除く線路長の大部分が渦巻状に二重結合C3,C4を形成するように主線路12と副線路13がパターン形成されているから(図30,図34及び図5参照)、小型低背と同時に両線路12,13の結合を強め、良好な特性を得ることが出来る。
以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことが出来ることは当業者に明らかである。
C1 層内結合(層内結合部)
C2 層間結合(層間結合部)
C3,C4 二重結合(二重結合部)
L1 第1導体層
L2 第2導体層
P1 第一ポート(入力ポート)
P2 第二ポート(出力ポート)
P3 第三ポート(結合ポート)
P4 第四ポート(アイソレーションポート)
R 終端抵抗
T1,T2,T3,T4,TG 外部接続用端子
V,V1,V2,VR ビアホール
11 カプラ
12 第一線路(主線路)
13 第二線路(副線路)

Claims (3)

  1. 高周波信号を伝送可能な第一線路と、
    前記第一線路と電磁界結合する第二線路と、
    前記第一線路の一端部に備えた第一ポートと、
    前記第一線路の他端部に備えた第二ポートと、
    前記第二線路の一端部に備えた第三ポートと、
    前記第二線路の他端部に備えた第四ポートとを、
    絶縁層を介して積層した第一導体層および第二導体層を含む複数の導体層を有する積層基板に備え、
    前記第一導体層に、前記第一線路と前記第二線路とを配置し、
    前記第一導体層内で前記第一線路と前記第二線路とを互いに近接させ平行に延在するように配置することによりこれら第一線路と第二線路間に電磁界結合を生じさせるようにした層内結合部を形成するとともに、
    前記第一導体層に配置した第一線路と平面から見たときに長さ方向に関し重なり合う部分が存在するように前記第二線路を前記第二導体層内に引き回すことにより当該第二導体層内の第二線路と前記第一導体層内の第一線路との間に電磁界結合を生じさせるようにした層間結合部を形成した
    方向性結合器であって、
    前記積層基板は方形の平面形状を有し、
    前記第一導体層および前記第二導体層は共に前記積層基板内に水平に配置され、
    前記第一導体層において、第一の角部に前記第一ポートが配置されるとともに当該第一の角部に隣り合う第二の角部に前記第三ポートが配置され、
    前記第一ポートから延びる第一線路と前記第三ポートから延びる第二線路とが前記第一導体層内で前記層内結合部を形成するように互いに近接して平行に且つ前記第一導体層の周縁部から中心部に向け螺旋を描くように渦巻状に延び、さらに、前記第一導体層の中心部において当該第一線路は第一のビアホールに接続されて当該第一のビアホールによって前記第二導体層の中心部へ引き回されるとともに当該第二線路は第二のビアホールに接続されて当該第二のビアホールによって前記第二導体層の中心部へ引き回され、
    平面から見たときに前記第一の角部と対角位置にある角部を第三の角部、前記第二の角部と対角位置にある角部を第四の角部とそれぞれしたときに、前記第二導体層において、第三の角部および第四の角部のうちの一方に前記第三ポートが配置されるとともに第三の角部および第四の角部のうちの他方に前記第四ポートが配置され、
    前記第一のビアホールから前記第二ポートへ延びる前記第一線路と前記第二のビアホールから前記第四ポートへ延びる前記第二線路とが、前記第二導体層内で前記層内結合部を形成するように互いに近接して平行に且つ前記第二導体層の中心部から周縁部に向け螺旋を描くように渦巻状に延び、さらに、平面から見たときに前記第一導体層内の第一線路と第二導体層内の第二線路とが互いに重なり合うと共に前記第一導体層内の第二線路と第二導体層内の第一線路とが互いに重なり合うことにより前記層間結合部を形成するように前記第一導体層内で渦巻状に延びた層内結合部と前記第二導体層内で渦巻状に延びた層内結合部とが平面から見て重なり合い、これにより、同一導体層内における電磁界結合と、異なる導体層間における電磁界結合とを兼ね備えた二重結合部を形成した
    ことを特徴とする方向性結合器。
  2. 前記第一ポートへの接続端部、前記第三ポートへの接続端部、前記第二ポートへの接続端部、前記第四ポートへの接続端部、および、前記ビアホールへの接続端部を除く略全長に亘って、前記二重結合部を形成した
    請求項に記載の方向性結合器。
  3. 前記第二線路と前記第四ポートの間に接続するように前記積層基板内に終端抵抗を備えた
    請求項1または2に記載の方向性結合器。
JP2012020258A 2012-02-01 2012-02-01 方向性結合器 Active JP5517003B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012020258A JP5517003B2 (ja) 2012-02-01 2012-02-01 方向性結合器
US13/752,889 US9300027B2 (en) 2012-02-01 2013-01-29 Directional coupler
CN201310041422.9A CN103247843B (zh) 2012-02-01 2013-02-01 定向耦合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012020258A JP5517003B2 (ja) 2012-02-01 2012-02-01 方向性結合器

Publications (2)

Publication Number Publication Date
JP2013162176A JP2013162176A (ja) 2013-08-19
JP5517003B2 true JP5517003B2 (ja) 2014-06-11

Family

ID=48869716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012020258A Active JP5517003B2 (ja) 2012-02-01 2012-02-01 方向性結合器

Country Status (3)

Country Link
US (1) US9300027B2 (ja)
JP (1) JP5517003B2 (ja)
CN (1) CN103247843B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6048700B2 (ja) * 2015-02-24 2016-12-21 Tdk株式会社 方向性結合器および無線通信装置
JP6098842B2 (ja) * 2015-03-11 2017-03-22 Tdk株式会社 方向性結合器および無線通信装置
EP3109935B1 (en) * 2015-06-26 2019-11-27 IMEC vzw Coupling element for differential hybrid coupler
KR102659671B1 (ko) * 2016-11-01 2024-04-22 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
JP2021057646A (ja) * 2019-09-27 2021-04-08 株式会社村田製作所 方向性結合器、および、電子部品モジュール
JP2022043432A (ja) * 2020-09-04 2022-03-16 株式会社村田製作所 方向性結合器
WO2023085259A1 (ja) * 2021-11-15 2023-05-19 株式会社村田製作所 方向性結合器、高周波回路および通信装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999150A (en) * 1974-12-23 1976-12-21 International Business Machines Corporation Miniaturized strip-line directional coupler package having spirally wound coupling lines
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
JP2656000B2 (ja) * 1993-08-31 1997-09-24 日立金属株式会社 ストリップライン型高周波部品
JP2642890B2 (ja) 1994-12-21 1997-08-20 日立金属株式会社 積層型3dB方向性結合器
JP3493790B2 (ja) * 1995-02-23 2004-02-03 松下電器産業株式会社 方向性結合器
US5742210A (en) * 1997-02-12 1998-04-21 Motorola Inc. Narrow-band overcoupled directional coupler in multilayer package
JP3257487B2 (ja) * 1997-12-05 2002-02-18 株式会社村田製作所 方向性結合器
KR100444215B1 (ko) * 2000-12-19 2004-08-16 삼성전기주식회사 다층형 칩 방향성 결합기
JP3651401B2 (ja) * 2001-03-16 2005-05-25 株式会社村田製作所 方向性結合器
CN1316858C (zh) * 2001-04-27 2007-05-16 日本电气株式会社 高频电路基板及其制造方法
KR100551577B1 (ko) 2001-10-19 2006-02-13 가부시키가이샤 무라타 세이사쿠쇼 방향성 결합기
KR100541085B1 (ko) * 2003-09-24 2006-01-11 삼성전기주식회사 적층형 세라믹 커플러
US7245192B2 (en) * 2003-12-08 2007-07-17 Werlatone, Inc. Coupler with edge and broadside coupled sections
JP3791540B2 (ja) * 2004-05-18 2006-06-28 株式会社村田製作所 方向性結合器
JP4729464B2 (ja) * 2006-09-20 2011-07-20 ルネサスエレクトロニクス株式会社 方向性結合器および高周波回路モジュール
US7961064B2 (en) * 2009-01-30 2011-06-14 Tdk Corporation Directional coupler including impedance matching and impedance transforming attenuator

Also Published As

Publication number Publication date
CN103247843A (zh) 2013-08-14
JP2013162176A (ja) 2013-08-19
US20130194055A1 (en) 2013-08-01
US9300027B2 (en) 2016-03-29
CN103247843B (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
JP5517003B2 (ja) 方向性結合器
WO2020022180A1 (ja) 高周波モジュール
JP6311814B2 (ja) 伝送線路および電子機器
JP5946024B2 (ja) 方向性結合器
JP5047362B2 (ja) 高周波モジュール
TWI611626B (zh) 方向性結合器及無線通訊裝置
JP5943169B2 (ja) 伝送線路部材
JP2007295327A (ja) 高周波回路、高周波部品及び通信装置
US8330552B2 (en) Sandwich structure for directional coupler
JP2019516231A (ja) フレキシブルプリント回路基板
JP5783186B2 (ja) 積層基板モジュール
GB2537265A (en) Laminated coil, impedance conversion circuit, and communication-terminal device
KR20190093189A (ko) 반도체 패키지들 내의 기판 유전체 도파관들
WO2013047358A1 (ja) 高周波モジュール
US8525614B2 (en) Coupler
JP2019087832A (ja) 双方向型方向性結合器
JP5787123B2 (ja) 方向性結合器および無線通信装置
US20120098615A1 (en) Broadband non-coplanar feedthrough
US9240383B2 (en) High frequency switch module
JP2012222491A (ja) モジュール
JP5682766B2 (ja) 方向性結合器および無線通信装置
JP5692538B2 (ja) 方向性結合器および無線通信装置
JP5622781B2 (ja) 方向性結合器および無線通信装置
JP2011044961A (ja) 薄膜バラン
JP5979402B2 (ja) 方向性結合器および無線通信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140319

R150 Certificate of patent or registration of utility model

Ref document number: 5517003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150