JP5514419B2 - 印刷回路基板を具備する表示装置及び印刷回路基板の製造方法 - Google Patents

印刷回路基板を具備する表示装置及び印刷回路基板の製造方法 Download PDF

Info

Publication number
JP5514419B2
JP5514419B2 JP2008233077A JP2008233077A JP5514419B2 JP 5514419 B2 JP5514419 B2 JP 5514419B2 JP 2008233077 A JP2008233077 A JP 2008233077A JP 2008233077 A JP2008233077 A JP 2008233077A JP 5514419 B2 JP5514419 B2 JP 5514419B2
Authority
JP
Japan
Prior art keywords
pattern
wiring
wiring pattern
ground
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008233077A
Other languages
English (en)
Other versions
JP2009071311A (ja
JP2009071311A5 (ja
Inventor
寛 滸 金
益 奎 張
知 萬 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2009071311A publication Critical patent/JP2009071311A/ja
Publication of JP2009071311A5 publication Critical patent/JP2009071311A5/ja
Application granted granted Critical
Publication of JP5514419B2 publication Critical patent/JP5514419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、印刷回路基板を具備する表示装置及び印刷回路基板の製造方法に関し、特
に、ノイズを減少させることができる印刷回路基板を具備する表示装置及び印刷回路基板
の製造方法に関する。
一般的に、印刷回路基板上には多数の部品が実装され、部品間の信号伝送のために配線が形成される。電子技術の発達に従い、配線を通じて高速にデータの信号伝送が行われ、実装される部品も高速に応答するように開発されている。
データが伝送される各配線周囲には電流の流れによって誘導される電磁場が形成され、このような電磁場は隣接した配線を通じて伝送される信号に影響を及ぼす。その結果、部品の正常的な動作を妨害するＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）現象が誘発される。特に、部品の高速動作のための高周波信号が配線を通じて伝送される場合、ＥＭＩ現象はより深化する。
一方、高画質、大画面の要求が大きくなっている液晶表示装置の場合、伝送されるデータ信号やコントロール信号の周波数が増加している傾向にあるので、それにより、電圧がスウィング（ｓｗｉｎｇ）される幅が大きくなって、ＥＭＩ現象が激しく発生しうる。特に、ノートパソコン、ＰＣ等で無線広帯域通信網（ＷＷＡＮ）に接続する時、ＥＭＩ現象によってＷＷＡＮを通過して送受信される信号にノイズが発生するという問題点が発生する。
そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、
本発明の目的は、ノイズを減少させることができる印刷回路基板を有する表示装置を提供
することにある。
又、本発明の他の目的は、上記印刷回路基板の製造方法を提供することにある。
上記目的を達成するためになされた本発明による表示装置は、画像を表示する表示パネルと、第１接地パターンを含む第１パターン構造と、第１配線パターンと該第１配線パターンと電気的に絶縁された第２接地パターンとを含み前記第１パターン構造の上部に形成される第２パターン構造と、第３接地パターンと前記第３接地パターンと電気的に絶縁された第２配線パターンとを含み前記第２パターン構造の上部に形成される第３パターン構造と、第４接地パターン及び前記第４接地パターンと電気的に絶縁された第３配線パターンを含み、前記第３パターン構造上に形成される第４パターン構造とを有して前記表示パネルを制御する印刷回路基板とを具備し、前記第１配線パターンは前記第１接地パターンと前記第３接地パターンとの間に形成配置され、前記第２配線パターンは前記第２接地パターンと前記第４接地パターンとの間に形成配置され、前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンは皆お互いに重畳しないことを特徴とする。
上記目的を達成するためになされた本発明による印刷回路基板の製造方法は、第１絶縁基板の下面上に第１接地パターンを含む第１パターン構造を形成する段階と、前記下面に対向する前記第１絶縁基板の上面上に前記第１接地パターンと重畳する第１配線パターンと該第１配線パターンと電気的に絶縁される第２接地パターンとを含む第２パターン構造を形成する段階と、前記第２パターン構造上に第２絶縁基板を配置する段階と、前記第２絶縁基板上に前記第２接地パターンと重畳する第２配線パターンと、前記第２配線パターンと電気的に絶縁され前記第１配線パターンと重畳する第３接地パターンとを含む第３パターン構造を形成する段階と、前記第３パターン構造上に第３絶縁基板を配置する段階と、前記第３絶縁基板上に前記第２配線パターンと重畳する第４接地パターン及び前記第４接地パターンと電気的に絶縁された第３配線パターンを含む第４パターン構造を形成する段階とを有し、前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンは皆お互いに重畳しないを特徴とする。
上記目的を達成するためになされた本発明による印刷回路基板の製造方法は、第１絶縁基板の下面上に第１接地パターンを含む第１パターン構造を形成する段階と、前記第１絶縁基板の上面上に前記第１接地パターンと重畳する第１配線パターンと該第１配線パターンと電気的に絶縁される第２接地パターンとを含む第２パターン構造を形成する段階と、第２絶縁基板の上に第２配線パターン及び第３接地パターンを含む第３パターン構造を形成する段階と、第３絶縁基板の上に第４接地パターン及び前記第４接地パターンと電気的に絶縁された第３配線パターンを含む第４パターン構造を形成する段階と、前記第２絶縁基板が前記第２パターン構造と第３パターン構造との間に挟まれ、前記第２配線パターンが前記第２接地パターンと重畳し、前記第３接地パターンが前記第１配線パターンと重畳するように前記第２絶縁基板を前記第２パターン構造上に配置する段階と、前記第３絶縁基板が前記第３パターン構造と第４パターン構造との間に挟まれ、前記第４接地パターンが前記第２配線パターンと重畳するように前記第３絶縁基板を前記第３パターン構造上に配置する段階とを有し、前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンは皆お互いに重畳しないことを特徴とする。
本発明に係る印刷回路基板を具備する表示装置及び印刷回路基板の製造方法によれば、信号配線パターンを外郭層ではない内部層に形成し、信号配線パターンの上部及び下部に接地パターンを形成することにより、ＥＭＩ現象によるノイズを減少させることができるという効果がある。
又、制御部の出力配線パターンとガンマ配線パターンを重ならないようにしてノイズをより減少させることができるという効果がある。
次に、本発明に係る印刷回路基板を具備する表示装置及び印刷回路基板の製造方法を
実施するための最良の形態の具体例を、図面を参照しながら説明する。
図１は、従来技術による比較例としての印刷回路基板の分解斜視図である。
図１を参照すると、従来技術による比較例としての印刷回路基板は、第１パターン構造１０、第２パターン構造２０、第３パターン構造３０、及び第４パターン構造４０を含む。
第１パターン構造１０は、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）ラインパターン１１、第１ＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ）ラインパターン１３を含む。第２パターン構造２０は接地パターン２１を含む。第３パターン構造３０は、ガンマラインパターン３１を含む。第４パターン構造４０は、第２ＲＳＤＳラインパターン４１を含む。
第２パターン構造２０の接地パターン２１は第２パターン構造２０の上面全面に対して形成配置され、第３パターン構造３０のガンマラインパターン３１は、印刷回路基板を組み立てた時、第４パターン構造４０の第２ＲＳＤＳラインパターン４１と部分的に重なる（重畳する；ｏｖｅｒｌａｐ）。
図１に示してはいないが、印刷回路基板は、制御部及びガンマ電圧発生部を含む。外部グラフィック装置（図示せず）から印刷回路基板に印加された画像信号は、ＬＶＤＳラインパターン１１を通じて制御部に伝送され、制御部から印加された制御信号は第１及び第２ＲＳＤＳラインパターン１３、４１を通じて表示パネル（図示せず）に印加される。ガンマ電圧発生部は、制御部によって制御されガンマ電圧を生成し、ガンマ電圧発生部によって生成されたガンマ電圧はガンマラインパターン３１を通じて表示パネルに印加される。
印刷回路基板の第１パターン構造１０は、外部グラフィック装置から印加される画像信号が伝送されるＬＶＤＳラインパターン１１及び制御部から生成された制御信号が伝送される第１ＲＳＤＳラインパターン１３を含んでいるため、これらのラインパターン間に電磁波干渉（ＥＭＩ）が発生することがありうる。
さらに、ＬＶＤＳラインパターン１１、第１ＲＳＤＳラインパターン１３、及び第２ＲＳＤＳラインパターン４１は、印刷回路基板の最上部層及び最下部層に形成され、これらのラインパターンから発生した電磁波は、他の構成要素に多くの影響を及ぼすことがありうる。
又、第３パターン構造３０のガンマラインパターン３１は、第４パターン構造４０の第２ＲＳＤＳラインパターン４１と部分的に重なって、これらの間の電磁波干渉が発生しうる。
結果として、上記従来技術による比較例としての印刷回路基板は、かなりのノイズを発生することがありうる。
図２は、本発明の一実施形態による印刷回路基板の分解斜視図であり、図３は、図２のＩ−Ｉ’線に沿って切断した断面図であり、図４は、本発明の一実施形態による印刷回路基板のブロック図である。
図２〜図４を参照すると、本発明の一実施形態による印刷回路基板１００は、第１パターン構造１１０、第２パターン構造１２０、第３パターン構造１３０、及び第４パターン構造１４０を含む。第１〜第４パターン構造１１０、１２０、１３０、１４０は、各々電導性物質からなる電導層をパターニングして形成することができる。
第１パターン構造１１０は、第１接地パターン１１１を含む。第１パターン構造１１０はプレート形状を有することができる。プレート形状の外形は、多様な形状を有することができる。
例えば、第１パターン構造１１０は、第１長辺、これに対向する第２長辺、及び第１長辺と第２長辺を連結する２つの短辺からなるプレート形状を有し、２つの長辺のうち、一長辺には、段切り部分、傾斜部分、及び段切り部分と傾斜部分とを連結する直線部分を含む。段切り部分は印刷回路基板１００を採用する液晶表示装置の構成部品が配置される空間を提供することができる。
これと異なり、第１パターン構造１１０は、第１長辺が傾斜部分及び傾斜部分の両端部からそれぞれ延長された２つの直線部分を含む形状に形成することもできる。
第１接地パターン１１１は、第１パターン構造１１０の周縁部分を除いた全面に形成することができる。例えば、第１パターン構造の一長辺が段切り部分、傾斜部分、及び直線部分を含む場合、第１接地パターン１１１は２つの長辺間の間隔のうちの最小間隔に対応する幅を有する長方形形状に形成することができる。
第２パターン構造１２０は第１パターン構造１１０下方（図２において、以下同様）に形成配置され、第１配線パターン１２３及び第２接地パターン１２１を含む。
第２パターン構造１２０は、第１パターン構造１１０と実質的に同じであるか、近似した形状を有するので、これに対する具体的な説明は省略する。
第１配線パターン１２３は第１接地パターン１１１の下方に配置され、第１差動信号を伝送する。例えば、第１配線パターン１２３は、外部グラフィック装置（図示せず）から第１差動信号の提供を受けてこれを印刷回路基板１００の制御部（図示せず）に提供する。第１配線パターン１２３は、多様に延長することができる。例えば、第１配線パターン１２３は、第１方向に延長された第１部分と第１部分の端部から第１方向と異なる第２方向に延長された第２部分を含む形状に形成することができる。
第２接地パターン１２１は、第１配線パターン１２３と電気的に絶縁される。例えば、第２パターン構造の一長辺が段切り部分、傾斜部分、及び直線部分を含む場合、第２接地パターン１２１は、一長辺と対向する他の長辺と第１配線パターン１２３との間に隣接するように配置することができ、第１配線パターン１２３は第２接地パターン１２１と離隔して配置される。
第３パターン構造１３０は第２パターン構造１２０下方に形成配置され、第３接地パターン１３１及び第２配線パターン１３３を含む。
第３パターン構造１３０は、第１パターン構造１１０と実質的に同じであるか、近似した形状を有するので、これに対する具体的な説明は省略する。
第３接地パターン１３１は、第１配線パターン１２３の下方に配置される。第２配線パターン１３３は第３接地パターン１３１と電気的に絶縁され、印刷回路基板が組み立てられた状態では、第２接地パターン１２１の下方に配置され、第２差動信号を伝送する。
例えば、第２配線パターンは、印刷回路基板１００の制御部（図示せず）から第２差動信号の提供を受けて、これを液晶表示装置の表示パネル（図示せず）に提供する。第２配線パターン１３３は、多様な形状に形成することができる。例えば、第２配線パターン１３３は、第１方向に長く延長するように形成することができる。第２配線パターン１３３は、第１配線パターン１２３と重ならないことが好ましい。
第４パターン構造１４０は第３パターン構造１３０下方に形成配置され、第４接地パターン１４１及び第３配線パターン１４３を含む。
第４パターン構造１４０は、第１パターン構造１１０と実質的に同じであるか、近似した形状を有するので、これについての具体的な説明は省略する。
第４接地パターン１４１は、印刷回路基板が組み立てられた状態では、第２配線パターン１３３の下方に配置される。第３配線パターン１４３は、第２配線パターン１３３と重ならないように形成することが好ましい。
例えば、第２配線パターン１３３が第３配線パターン１４３と第４接地パターン１４１との間の領域上に配置されるように、第３配線パターン１４３は第４接地パターン１４１と離隔するように形成することができ、また、第３配線パターン１４３は、第４接地パターン１４１と電気的に絶縁される。
また、第３配線パターン１４３は、第２パターン構造１２０の第２接地パターン１２１及び第１パターン構造１１０の第１接地パターン１１１と重なるようにするのが好ましい。
図３を参照すると、印刷回路基板１００は、第１絶縁層１５０、第２絶縁層１６０、及び第３絶縁層１７０を更に含むことができる。
第１〜第３絶縁層１５０、１６０、１７０の形状は、第１パターン構造１１０の形状と実質的に同じであるか、近似していることが好ましい。
第１絶縁層１５０は、第１パターン構造１１０と第２パターン構造１２０との間に配置され第１パターン構造１１０と第２パターン構造１２０を互いに電気的に絶縁させる。
第２絶縁層１６０は、第２パターン構造１２０と第３パターン構造１３０との間に配置され、第２パターン構造１２０と第３パターン構造１３０を互いに電気的に絶縁させる。
第３絶縁層１７０は、第３パターン構造１３０と第４パターン構造１４０との間に配置され、第３パターン構造１３０と第４パターン構造１４０を互いに電気的に絶縁させる。
印刷回路基板１００は、第１配線パターン１２３及び第２配線パターン１３３と電気的に接続される制御部１８０を更に含むことができる。制御部１８０は、第１配線パターン１２３を通じて伝送された第１差動信号を受信し、第２配線パターン１３３に第２差動信号を供給する。又、印刷回路基板１００は、制御部１８０によって制御されガンマ基準電圧を生成するガンマ電圧発生部１９０を更に含むことができる。
本発明の一実施形態として、印刷回路基板１００は、外部グラフィック装置から原始画像信号（ｏｒｉｇｉｎａｌ ｉｍａｇｅ ｓｉｇｎａｌ）の提供を受けて表示パネルに画像信号及び制御信号を供給する。
原始画像信号は、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式で印刷回路基板に差動的に印加される。
原始画像信号の差動信号形態である第１差動信号は、第１配線パターン１２３を通じて制御部１８０に伝送される。制御部１８０は、第１差動信号を処理して画像信号を生成し、又、表示パネルを制御する制御信号を生成する。
画像信号及び制御信号はＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式で表示パネルに差動的に印加される。このため、制御部１８０は、画像信号及び制御信号の差動信号形態である第２差動信号を第２配線パターン１３３に供給し、第２差動信号は第２配線パターン１３３を経て表示パネルに供給される。印刷回路基板１００が外部グラフィック装置からＬＶＤＳ方式で第１差動信号の提供を受け、ＲＳＤＳ方式で表示パネルに第２差動信号を供給する場合、第１差動信号の周波数と第２差動信号の周波数は同じである。
本発明の他の実施形態において、印刷回路基板１００は、外部グラフィック装置からＬＶＤＳ方式で第１差動信号を受信し、ｍｉｎ−ＬＶＤＳ方式で第２差動信号を表示パネルに供給することもできる。印刷回路基板が外部グラフィック装置からＬＶＤＳ方式で第１差動信号の提供を受け、ｍｉｎｉ−ＬＶＤＳ方式で表示パネルに第２差動信号を供給する場合、第１差動信号の周波数と第２差動信号の周波数は互いに異なる。
ガンマ電圧発生部１９０は、制御部１８０の制御信号に応答してガンマ電圧を生成する。ガンマ電圧発生部１９０によって生成されたガンマ電圧は第３配線パターン１４３を通じて表示パネルに伝送される。
第２配線パターン１３３と第３配線パターン１４３とが重なる場合、これら配線パターン（１３３、１４３）を通じて伝送される信号によって電磁波の相互干渉が発生することがありうるので、第２配線パターン１３３と第３配線パターン１４３とが重なる面積は最小化されることが好ましい。一例として、第２配線パターン１３３と第３配線パターン１４３は、平面上から見る時、相互離隔するように形成することが好ましい。又、第２配線パターン１３３と第３配線パターン１４３の重なる面積を最小化するために、第２配線パターン１３３は一方向に延長されるように形成することが好ましい。
本発明の一実施形態による印刷回路基板１００では、第１配線パターン１２３と第２配線パターン１３３を異なる層に形成した後、第１及び第２配線パターン１２３、１３３の上方及び下方に接地パターンを形成して第１配線パターン１２３と第２配線パターン１３３間の電磁波干渉を防止した。
又、第２配線パターン１３３と第３配線パターン１４３を重ならないようにして第２配線パターン１３３と第３配線パターン１４３との間の電磁波干渉を防止し、第１及び第２配線パターン１２３、１３３を最外郭層ではない内部層に形成し、第１及び第２配線パターン１２３、１３３から発生する電磁波が他の構成要素に影響を及ぼすことを最小化した。従って、本発明の一実施形態による印刷回路基板１００はノイズを減少させることができる。
図５は、本発明の一実施形態による表示装置の斜視図である。
図６は、図５に示した表示装置のブロック図である。
図５及び図６に示した印刷回路基板は、図２〜図４を参照して説明した印刷回路基板と実質的に同じ構成を有する。従って、反復的な説明は省略する。
図５及び図６を参照すると、本発明の一実施形態による表示装置５００は、表示パネル５１０及び印刷回路基板５２０を含む。
表示パネル５１０は、薄膜トランジスタ基板５１１、カラーフィルタ基板５１３、及び液晶層５１５を含む。
薄膜トランジスタ基板５１１は、複数のゲートライン（Ｇ１、…、Ｇｎ）及びゲートラインと絶縁されて交差する複数のデータライン（Ｄ１、…、Ｄｍ）を含む。又、薄膜トランジスタ基板５１１は、画像を表示するための複数の画素を含む。各画素にはスイッチング素子ＴＦＴ及び画素電極（図示せず）が形成されている。
カラーフィルタ基板５１３は、カラーフィルタ層（図示せず）及びカラーフィルタ層上に形成された共通電極（図示せず）を含む。
液晶層５１５は、薄膜トランジスタ基板５１１とカラーフィルタ基板５１３との間に配置され、液晶層５１５の液晶分子は、画素電極と共通電極との間に発生した電界によってその配列が変更され、このような液晶分子の配列変化によって液晶層５１５を通過する光量が調節される。
表示装置５００は、制御部５２１によって制御されゲートライン（Ｇ１、…、Ｇｎ）にゲート駆動信号を印加するゲートドライバー５４０及びデータライン（Ｄ１、…、Ｄｍ）に画像データ信号を印加するデータドライバー５３０を更に含むことができる。
データドライバー５３０は、制御部５２１及びガンマ電圧生成部５２３の出力に応答してデータライン（Ｄ１、…、Ｄｍ）に画像データ信号を出力する。データライン（Ｄ１、…Ｄｍ）に出力された画像データ信号は、ゲートライン（Ｇ１、…、Ｇｎ）にゲート信号が印加されスイッチング素子ＴＦＴがターンオンされる時、スイッチング素子ＴＦＴを通じて画素電極に印加される。
図７〜図１１は、本発明の一実施形態による印刷回路基板の製造方法を説明するための概略断面図である。
図７を参照すると、第１絶縁基板２５０の下面上に第１パターン構造２１０を形成し、下面と対向する第１絶縁基板２５０の上面上に第２パターン構造２２０を形成する。第１パターン構造２１０は第１接地パターン２１１を含み、第２パターン構造２２０は第１配線パターン２２３及び第２接地パターン２２１を含む。
第１配線パターン２２３は、第１接地パターン２１１と重なるように形成する。第２接地パターン２２１は、第１配線パターン２２３と電気的に絶縁されるように形成する。第１絶縁基板２５０は、第１パターン構造２１０と第２パターン構造２２０を電気的に絶縁させる。
図８を参照すると、第２パターン構造２２０上に第２絶縁基板２６０を配置する。
図９を参照すると、第２絶縁基板２６０上に第３パターン構造２３０を形成する。第３パターン構造２３０は、第２配線パターン２３３及び第３接地パターン２３１を含む。第２配線パターン２３３は、第２接地パターン２２１と重なるように形成する。第３接地パターン２３１は、第２配線パターン２３３と電気的に絶縁されるように形成し、又、第１配線パターン２２３と重なるように形成される。第２絶縁基板２６０は、第２パターン構造２２０と第３パターン構造２３０を互いに電気的に絶縁させる。
図１０を参照すると、第３パターン構造２３０上に第３絶縁基板２７０を配置する。
図１１を参照すると、第３絶縁基板２７０上に第４パターン構造２４０を形成する。第４パターン構造２４０は、第４接地パターン２４１を含む。第４接地パターン２４１は、第２配線パターン２３３と重なるように形成する。第３絶縁基板２７０は、第３パターン構造２３０と第４パターン構造２４０を互いに電気的に絶縁させる。
その後、第１配線パターン２２３及び第２配線パターン２３３に接続された制御部（図示せず）を更に形成することができる。外部グラフィック装置から印加された原始画像信号は第１配線パターン２２３を通じて制御部に伝送され、制御部は原始画像信号に基づいて画像信号及び制御信号を生成する。制御部によって生成された画像信号及び制御信号は第２配線パターン２３３を通じて表示パネルに印加される。
第４パターン構造２４０を形成する場合、第４接地パターン２４１と絶縁される第３配線パターン２４３を更に形成することができる。又、第３配線パターン２４３と接続されるガンマ電圧発生部を更に形成することができる。ガンマ電圧発生部（図示せず）は、制御部によって制御されガンマ電圧を生成し、ガンマ電圧発生部によって生成されたガンマ電圧は第３配線パターン２４３を通じて外部表示パネルに印加される。
第３配線パターン２４３は平面上で見る時、第２配線パターン２３３と離隔するように形成することが好ましい。第３配線パターン２４３及び第２配線パターン２３３を通じて伝送される信号によって発生する電磁波の相互干渉を防止するためである。
図１２〜図１５は、本発明の他の実施形態による印刷回路基板の製造方法を説明するための概略断面図である。
図１２を参照すると、第１絶縁基板３５０の下面上に第１パターン構造３１０を形成し、第１絶縁基板３５０の上面上に第２パターン構造３２０を形成する。第１パターン構造３１０は、第１接地パターン３１１を含む。第２パターン構造３２０は、第１配線パターン３２３及び第２接地パターン３２１を含む。第１配線パターン３２３は、第１接地パターン３１１と重なるように形成配置され、第２接地パターン３２１は第１配線パターン３２３と離隔され、電気的に絶縁されるように形成配置される。
図１３を参照すると、第２絶縁基板３６０上に第２配線パターン３３３及び第３接地パターン３３１を含む第３パターン構造３３０を形成する。
図１４を参照すると、第３絶縁基板３７０上に第４接地パターン３４１を含む第４パターン構造３４０を形成する。
第４パターン構造３４０は、第３配線パターン３４３をさらに含んでもよい。
図１５を参照すると、第２絶縁基板３６０を挟んで第２配線パターン３３３が第２接地パターン３２１と重なり、第３接地パターン３３１が第１配線パターン３２３と重なるように第３パターン構造３３０を含む第２絶縁基板３６０を第１絶縁基板３５０上の第２パターン構造３２０上に配置する。
その後、第３絶縁基板３７０を挟んで第４接地パターン３４１が第２配線パターン３３３と重なるように第４パターン構造３４０を含む第３絶縁基板３７０を第２絶縁基板３６０上の第３パターン構造３３０上に配置する。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
従来技術による比較例としての印刷回路基板の分解斜視図である。 本発明の一実施形態による印刷回路基板の分解斜視図である。 図２のＩ−Ｉ’線に沿って切断した断面図である。 本発明の一実施形態による印刷回路基板のブロック図である。 本発明の一実施形態による表示装置の斜視図である。 図５に示した表示装置のブロック図である。 本発明の一実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の一実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の一実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の一実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の一実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の他の実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の他の実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の他の実施形態による印刷回路基板の製造方法を説明するための概略断面図である。 本発明の他の実施形態による印刷回路基板の製造方法を説明するための概略断面図である。
符号の説明
１００、５２０ 印刷回路基板
１１０、２１０、３１０ 第１パターン構造
１１１、２１１、３１１ 第１接地パターン
１２０、２２０、３２０ 第２パターン構造
１２１、２２１、３２１ 第２接地パターン
１２３、２２３、３２３ 第１配線パターン
１３０、２３０、３３０ 第３パターン構造
１３１、２３１、３３１ 第３接地パターン
１３３、２３３、３３３ 第２配線パターン
１４０、２４０、３４０ 第４パターン構造
１４１、２４１、３４１ 第４接地パターン
１４３、２４３、３４３ 第３配線パターン
１５０ 第１絶縁層
１６０ 第２絶縁層
１７０ 第３絶縁層
１８０、５２１ 制御部
１９０、５２３ ガンマ電圧発生部
２５０、３５０ 第１絶縁基板
２６０、３６０ 第２絶縁基板
２７０、３７０ 第３絶縁基板
５００ 表示装置
５１０ 表示パネル
５１１ 薄膜トランジスタ基板
５１３ カラーフィルタ基板
５１５ 液晶層
５３０ データドライバー
５４０ ゲートドライバー

Claims (6)

  1. 画像を表示する表示パネルと、
    第１接地パターンを含む第１パターン構造と、第１配線パターンと該第１配線パターンと電気的に絶縁された第２接地パターンとを含み前記第１パターン構造の上部に形成される第２パターン構造と、第３接地パターンと前記第３接地パターンと電気的に絶縁された第２配線パターンとを含み前記第２パターン構造の上部に形成される第３パターン構造と、第４接地パターン及び前記第４接地パターンと電気的に絶縁された第３配線パターンを含み、前記第３パターン構造上に形成される第４パターン構造とを有して前記表示パネルを制御する印刷回路基板とを具備し、
    前記第１配線パターンは前記第１接地パターンと前記第３接地パターンとの間に形成配置され、前記第２配線パターンは前記第２接地パターンと前記第４接地パターンとの間に形成配置され、
    前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンは皆お互いに重畳しないことを特徴とする表示装置。
  2. 前記印刷回路基板は、前記第１パターン構造と第２パターン構造との間に配置される第１絶縁層と、前記第２パターン構造と第３パターン構造との間に配置される第２絶縁層と、前記第３パターン構造と第４パターン構造との間に配置される第３絶縁層とを更に含むことを特徴とする請求項１に記載の表示装置。
  3. 前記印刷回路基板は、前記第１配線パターン及び第２配線パターンと電気的に接続され、前記第１配線パターンを通じて伝送された第１差動信号を受信して前記第２配線パターンに第２差動信号を供給する制御部と、
    前記制御部によって制御されガンマ基準電圧を生成するガンマ電圧生成部とを更に含むことを特徴とする請求項２に記載の表示装置。
  4. 前記第３配線パターンは、前記ガンマ電圧発生部によって発生したガンマ電圧を伝送することを特徴とする請求項３に記載の表示装置。
  5. 第１絶縁基板の下面上に第１接地パターンを含む第１パターン構造を形成する段階と、
    前記下面に対向する前記第１絶縁基板の上面上に前記第１接地パターンと重畳する第１配線パターンと該第１配線パターンと電気的に絶縁される第２接地パターンとを含む第２パターン構造を形成する段階と、
    前記第２パターン構造上に第２絶縁基板を配置する段階と、
    前記第２絶縁基板上に前記第２接地パターンと重畳する第２配線パターンと、前記第２配線パターンと電気的に絶縁され前記第１配線パターンと重畳する第３接地パターンとを含む第３パターン構造を形成する段階と、
    前記第３パターン構造上に第３絶縁基板を配置する段階と、
    前記第３絶縁基板上に前記第２配線パターンと重畳する第４接地パターン及び前記第４接地パターンと電気的に絶縁された第３配線パターンを含む第４パターン構造を形成する段階とを有し、
    前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンは皆お互いに重畳しないを特徴とする印刷回路基板の製造方法。
  6. 第１絶縁基板の下面上に第１接地パターンを含む第１パターン構造を形成する段階と、
    前記第１絶縁基板の上面上に前記第１接地パターンと重畳する第１配線パターンと該第１配線パターンと電気的に絶縁される第２接地パターンとを含む第２パターン構造を形成する段階と、
    第２絶縁基板の上に第２配線パターン及び第３接地パターンを含む第３パターン構造を形成する段階と、
    第３絶縁基板の上に第４接地パターン及び前記第４接地パターンと電気的に絶縁された第３配線パターンを含む第４パターン構造を形成する段階と、
    前記第２絶縁基板が前記第２パターン構造と第３パターン構造との間に挟まれ、前記第２配線パターンが前記第２接地パターンと重畳し、前記第３接地パターンが前記第１配線パターンと重畳するように前記第２絶縁基板を前記第２パターン構造上に配置する段階と、
    前記第３絶縁基板が前記第３パターン構造と第４パターン構造との間に挟まれ、前記第４接地パターンが前記第２配線パターンと重畳するように前記第３絶縁基板を前記第３パターン構造上に配置する段階とを有し、
    前記第１配線パターン、前記第２配線パターン及び前記第３配線パターンは皆お互いに重畳しないことを特徴とする印刷回路基板の製造方法。
JP2008233077A 2007-09-11 2008-09-11 印刷回路基板を具備する表示装置及び印刷回路基板の製造方法 Active JP5514419B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0091958 2007-09-11
KR1020070091958A KR101385094B1 (ko) 2007-09-11 2007-09-11 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법

Publications (3)

Publication Number Publication Date
JP2009071311A JP2009071311A (ja) 2009-04-02
JP2009071311A5 JP2009071311A5 (ja) 2011-10-20
JP5514419B2 true JP5514419B2 (ja) 2014-06-04

Family

ID=39863119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233077A Active JP5514419B2 (ja) 2007-09-11 2008-09-11 印刷回路基板を具備する表示装置及び印刷回路基板の製造方法

Country Status (5)

Country Link
US (3) US8254136B2 (ja)
EP (1) EP2037722B1 (ja)
JP (1) JP5514419B2 (ja)
KR (1) KR101385094B1 (ja)
CN (1) CN101448361B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011239040A (ja) * 2010-05-06 2011-11-24 Canon Inc 撮像装置
DE102011113656A1 (de) * 2011-09-19 2013-03-21 Erni Electronics Gmbh Mehrlagige elektrische Leiterplatte
KR20160066649A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시장치
KR102317897B1 (ko) 2015-06-04 2021-10-28 삼성디스플레이 주식회사 테스트 보드 및 그의 구동방법
GB2540792A (en) * 2015-07-28 2017-02-01 Airbus Operations Ltd Vehicle fairing including an electrical routing
WO2017199930A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層基板、および、電子機器
CN107831610A (zh) * 2017-10-26 2018-03-23 惠科股份有限公司 信号传输装置及显示装置
US11670435B2 (en) * 2021-04-09 2023-06-06 Apple Inc. Hybrid cabling solution for higher bandwidth and millimeter wave applications

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
DE69325216T2 (de) * 1992-09-08 1999-12-09 Seiko Epson Corp Flüssigkristallanzeigevorrichtung, Vorrichtung und Verfahren zum Montieren von Halbleiterelementen und elektronisches Druckgerät
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
JP3113153B2 (ja) * 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置
JPH1041637A (ja) * 1996-07-23 1998-02-13 Nec Corp 高密度多層配線基板
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
KR100293982B1 (ko) 1998-08-03 2001-07-12 윤종용 액정패널
KR100339019B1 (ko) 1999-05-31 2002-05-31 윤종용 차동 신호 배선 방법 및 차동 신호 배선을 갖는 인쇄회로기판이 실장된 액정 표시 장치
JP3669219B2 (ja) * 1999-08-10 2005-07-06 日本電気株式会社 多層プリント配線板
JP3267274B2 (ja) * 1999-08-13 2002-03-18 日本電気株式会社 多層プリント基板
TW507476B (en) * 1999-11-09 2002-10-21 Gul Technologies Singapore Ltd Printed circuit boards with in-board shielded circuitry and method of producing the same
JP2001144451A (ja) * 1999-11-12 2001-05-25 Ibi Tech Co Ltd 積層配線板
JP3542028B2 (ja) 2000-08-01 2004-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｍｉ対策を施した回路基板
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
JP3877132B2 (ja) * 2000-11-20 2007-02-07 富士通株式会社 多層配線基板及び半導体装置
CN1316858C (zh) * 2001-04-27 2007-05-16 日本电气株式会社 高频电路基板及其制造方法
US6420778B1 (en) * 2001-06-01 2002-07-16 Aralight, Inc. Differential electrical transmission line structures employing crosstalk compensation and related methods
JP4834937B2 (ja) * 2001-08-22 2011-12-14 凸版印刷株式会社 高周波回路用多層配線板
US6555745B1 (en) * 2001-10-19 2003-04-29 Medtronic, Inc. Electrical interconnect between an articulating display and a PC based planar board
JP4114353B2 (ja) * 2002-01-16 2008-07-09 凸版印刷株式会社 クロストークノイズ低減多層配線回路基板及びその製造方法
JP2003289184A (ja) 2002-03-28 2003-10-10 Canon Inc 多層プリント配線板
JP2003309378A (ja) * 2002-04-18 2003-10-31 Mitsubishi Electric Corp 信号伝送用多層配線板
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
US7129416B1 (en) * 2004-02-05 2006-10-31 Apple Computer, Inc. Hybrid ground grid for printed circuit board
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
KR100598118B1 (ko) * 2005-01-12 2006-07-10 삼성전자주식회사 적층형 인쇄회로기판
US7268645B2 (en) * 2005-05-09 2007-09-11 Seiko Epson Corporation Integrated resonator structure and methods for its manufacture and use
KR101256965B1 (ko) * 2005-06-22 2013-04-26 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101192781B1 (ko) * 2005-09-30 2012-10-18 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법
EP1850648A4 (en) * 2005-11-02 2011-03-30 Ibiden Co Ltd Multilayer printed circuit board for a semiconductor device and manufacturing method therefor
JP4808468B2 (ja) * 2005-11-04 2011-11-02 日本メクトロン株式会社 混成多層回路基板およびその製造方法
KR100768047B1 (ko) * 2005-11-30 2007-10-18 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
US20070222052A1 (en) * 2006-03-24 2007-09-27 Kyocera Corporation Wiring structure, multilayer wiring board, and electronic device
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
US8253721B2 (en) * 2006-11-28 2012-08-28 Lg Display Co., Ltd. Liquid crystal display device including source voltage generator and method of driving liquid crystal display device
JP5444619B2 (ja) * 2008-02-07 2014-03-19 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
FR2966692B1 (fr) * 2010-10-26 2012-12-14 Sagem Defense Securite Carte electronique, dispositif electronique comportant une telle carte et procede de protection d'une carte electronique

Also Published As

Publication number Publication date
US8254136B2 (en) 2012-08-28
US20120285009A1 (en) 2012-11-15
KR20090026893A (ko) 2009-03-16
KR101385094B1 (ko) 2014-04-14
US9930770B2 (en) 2018-03-27
JP2009071311A (ja) 2009-04-02
CN101448361A (zh) 2009-06-03
CN101448361B (zh) 2013-08-07
EP2037722B1 (en) 2012-03-21
EP2037722A3 (en) 2010-01-27
US20090066624A1 (en) 2009-03-12
US20170042020A1 (en) 2017-02-09
EP2037722A2 (en) 2009-03-18

Similar Documents

Publication Publication Date Title
JP5514419B2 (ja) 印刷回路基板を具備する表示装置及び印刷回路基板の製造方法
CN100485774C (zh) 显示装置
CN206098392U (zh) 一种显示面板及显示装置
US10424603B2 (en) Display panel
JP6147533B2 (ja) 表示装置
JP2004213020A (ja) 信号線を有する表示板及び液晶表示装置
KR20120049322A (ko) 디바이스 기판
JP2017181594A (ja) 表示装置
JP2007086474A (ja) 画像表示装置及び配線基板
JP2006071861A (ja) 電気光学装置及び電子機器
JP4542202B2 (ja) 表示装置
JP5095821B2 (ja) 表示装置
KR20030028109A (ko) 액정 표시 장치
JP2007108459A (ja) 大型表示可能な表示パネル
JP4541734B2 (ja) 表示装置
JP2010072576A (ja) 表示装置
JP2004037956A (ja) 液晶表示装置及びその駆動回路
US20160157337A1 (en) Printed circuit board and display device having the same
JP2015082049A (ja) 表示装置
WO2019242252A1 (zh) 显示面板及应用其的显示装置
JP2019179164A (ja) 表示パネル
KR101537677B1 (ko) 횡전계모드 액정표시소자
JP2009031471A (ja) 液晶表示装置
JP4826850B2 (ja) 電気光学装置及び電子機器
KR102113623B1 (ko) 영상 표시패널 및 이를 이용한 영상 표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5514419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250