JP5514317B2 - Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル及びアレイ並びにその製造方法 - Google Patents
Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル及びアレイ並びにその製造方法 Download PDFInfo
- Publication number
- JP5514317B2 JP5514317B2 JP2012528821A JP2012528821A JP5514317B2 JP 5514317 B2 JP5514317 B2 JP 5514317B2 JP 2012528821 A JP2012528821 A JP 2012528821A JP 2012528821 A JP2012528821 A JP 2012528821A JP 5514317 B2 JP5514317 B2 JP 5514317B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- fin
- gate
- capacitively coupled
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- 239000010410 layer Substances 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 235000012239 silicon dioxide Nutrition 0.000 description 17
- 239000000377 silicon dioxide Substances 0.000 description 17
- 230000000873 masking effect Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、Ｆｉｎ−Ｆｅｔ型不揮発性メモリ・セル構造体及びアレイに関する。本発明はまた、メモリ・アレイを製造する方法に関する。
プレーナ型チャネル領域における電流の伝導を制御するために浮遊ゲートを用いる不揮発性メモリ・セルが、当技術分野において周知である。例えば、特許文献１を参照されたい。集積度が増大する、すなわち、半導体処理のためのリソグラフィの幾何学的形状のサイズが低減するとき、プレーナ型チャネル領域の問題点は、チャネル領域がより狭くなるということである。これにより、ソース領域とドレイン領域との間の電流の流れが低減し、メモリ・セルの状態を検出するために、より高感度のセンス増幅器が必要になる。
リソグラフィ・サイズが縮小し、それによってチャネル幅が狭くなるという問題は、全ての半導体デバイスに影響を与えるので、Ｆｉｎ−ＦＥＴ型の構造体が提案された。Ｆｉｎ−ＦＥＴ型の構造体において、半導体材料のフィン形状部材が、ソース領域をドレイン領域に接続する。フィン形状部材は、上面と、２つの側面とを有する。その結果、ソース領域からドレイン領域への電流は、上面及び２つの側面に沿って流れることができる。従って、チャネル領域の幅が増大し、これにより電流の流れが増大する。しかしながら、チャネル領域を２つの側面に「折り畳み」、これによりチャネル領域の「フットプリント」を小さくすることによって、より多くの半導体の占有面積を犠牲にすることなく、チャネル領域の幅が増大する。そうしたＦｉｎ−ＦＥＴを用いた不揮発性メモリ・セルが開示される。従来技術のＦｉｎ−ＦＥＴ型不揮発性メモリ構造の幾つかの例として、特許文献２及び特許文献３が挙げられる。しかしながら、これまでの、これらの従来技術のＦｉｎ−ＦＥＴ型構造体は、電荷を格納するために、浮遊ゲートをスタック・ゲート・デバイスとして用いること、又はトラップ材料を用いること、又はＳＲＯ（シリコン・リッチ酸化物）を用いること、或いはナノ結晶シリコンを用いることを開示している。
従って、本発明において、不揮発性メモリ・セルが、基板層を有し、第１の導電型のフィン形状半導体部材が基板上にある。フィン形状部材は、第２の導電型の第１の領域と、第１の領域から離間配置された第２の導電型の第２の領域とを有し、チャネル領域が第１の領域と第２の領域との間に延びている。フィン形状部材は、第１の領域と第２の領域との間に上面及び２つの側面を有する。ワード線が、第１の領域に隣接し、チャネル領域の第１の部分の２つの側面に容量結合される。浮遊ゲートが、ワード線に隣接し、上面から絶縁され、チャネル領域の第２の部分に容量結合される。結合ゲートが、浮遊ゲートに容量結合される。消去ゲートが、第２の領域から絶縁され、浮遊ゲート及び結合ゲートに隣接する。
本発明はまた、上記のメモリ・セルを有するメモリ・デバイス、及び上記のタイプのメモリ・セルのアレイにも関する。
図１を参照すると、本発明のＦｉｎ−ＦＥＴ型不揮発性メモリ・セル５０のアレイ１０の斜視図が示される。機能上、メモリ・セル５０は、その開示全体が本明細書に組み入れられる特許文献１に開示されるタイプのものである。アレイ５０は、基板１２を含む。基板１２は、絶縁体とすることができ、又は半導体基板１２とすることができる。複数のフィン形状部材２０が、基板１２上に互いから離間して配置される。フィン形状部材２０の各々は、シリコンのような単結晶材料で作製される。従って、基板１２もまた半導体材料のものである場合、フィン形状部材は、基板１２の結晶構造に格子整合される。さらに、絶縁体１４は、基板１２からフィン形状部材２０の各々を分離することができる。絶縁体１４は、二酸化シリコンのものとすることができる。従って、フィン形状部材２０は、基板１２上の二酸化シリコン層１４上にあり、当技術分野において周知のＳＯＳ型の構造体のものである。しかしながら、見て分かるように、絶縁体１４は必要ではなく、絶縁体１４なしにアレイ１０を作製する方法の好ましい例が、以下に説明される。
フィン形状部材２０の各々は、実質的に長手方向に形成され、一方の端部から別の端部まで第１の方向（列方向と呼ばれる）に延び、フィン形状部材２０の全てが互いに平行であり、かつ、第１の方向と垂直である第２の方向（行方向）に互いから離間して配置される。フィン形状部材２０の各々は、上面２２及び２つの側面（２４及び２６）を有し、第１の導電性（Ｐ型のような）で軽度にドープされる。さらに、フィン形状部材２０の各々は、一方の端部に第２の導電型（Ｎ型のような）の第１の領域３０を有し、別の端部に第２の導電型の第２の領域３２を有し、チャネル領域がそれらの間にある。ビット線３１が第１の領域３０と電気的に接触し、同じ列方向における同じフィン形状部材２０の全ての第１の領域３０を接続する。第２の領域３２は、異なる行における異なるフィン形状部材２０の全ての第２の領域３２を行方向に電気的に接続する。
ワード線４０が、第１の領域３０のすぐ近く、及び、第１の領域３０と第２の領域３２との間にある。ワード線４０は、緩衝ポリシリコン層６０上に約４５０オングストロームのパッド窒化物層６２を有する約２００オングストロームの緩衝ポリシリコン層６０によって、フィン形状部材２０から電気的に絶縁される。ワード線４０は、ワード線酸化物層８０によって、「側面」でフィン形状部材２０のチャネル領域に容量結合される。ワード線４０は行方向に延び、異なる行おけるフィン形状部材２０のワード線の全てに接続する。
浮遊ゲート４４が、フィン形状部材２０の各々のワード線４０のすぐ近くある。浮遊ゲート４４は、互いから分離した、各々がフィン形状部材２０各々の側面（２４、２６）に隣接して配置された２つのセクション４４ａ及び４４ｂを有する。各々の浮遊ゲート４４は、フィン形状部材２０の側面２４及び２６に容量結合される。
結合ゲート４６は、浮遊ゲート４４に容量結合され、浮遊ゲート４４の「上方に」ある。結合ゲート４６もまた行方向に延び、同じ行におけるフィン形状部材２０の全ての結合ゲート４６に接続する。
最後に、消去ゲート４８が第２の領域３２の「上方に」あり、第２の領域３２から絶縁されている。消去ゲート４８もまた行方向に延び、同じ行におけるフィン形状部材２０の全ての消去ゲート４８に接続する。上述のように、メモリ・セル５０の動作は、その開示全体が本明細書に組み入れられる特許文献１に完全に開示される。
図２を参照すると、図１に示すメモリ・アレイ５０の上部平面図が示される。線Ａ−Ａに沿って取られたメモリ・アレイ５０の断面図が、図３Ａに示される。線Ｂ−Ｂに沿って取られたメモリ・アレイ５０の断面図が、図３Ｂに示される。線Ｃ−Ｃに沿って取られたメモリ・アレイ５０の断面図が、図３Ｃに示される。線Ｄ−Ｄに沿って取られたメモリ・アレイ５０の断面図が、図３Ｄに示される。
図４Ａ−１を参照すると、本発明のアレイ５０を作製する第１のステップにおける、線Ａ−Ａに沿って取られたメモリ・アレイ５０の断面図が示される。約１７０オングストロームのパッド酸化物１３が、基板１２上に形成される。次に、約２００オングストロームの緩衝ポリシリコン６０が、パッド酸化物１３上に堆積される。その後、約４５０オングストロームのパッド窒化物層６２が、緩衝ポリシリコン層６０上に堆積される。
マスク６４によりマスキング・ステップが形成される。マスク６４内に開口部が、Ａ−Ａ及びＢ−Ｂの行方向に作製される（図４Ａ−２及び図４Ｂ−２を参照されたい）。マスク内の開口部を通って、パッド酸化物１３に到達するまで、パッド窒化物６２及びポリシリコン６０がエッチングされる。しかしながら、マスクは、図４Ｃ−２に示されるように、第２の領域３２の上方の領域内にエッチングされず、図４Ｄ−２に示されるように、列方向に活性領域の上にもエッチングされない。結果として得られる構造体が、図４（Ａ乃至Ｄ）−２に示される。
次に、マスク６４内の開口部を用いて、パッド酸化物１３を、基板１２内にさらにエッチングする。その後、マスク６４が除去される。次に、構造体に酸化ステップを施し、（約２００オングストロームの）二酸化シリコンが、トレンチの側部に沿って形成されるようにする。次いで、二酸化シリコン７０がトレンチを充填する。結果として得られる構造体が、図４（Ａ乃至Ｄ）−３に示される。
部分的な二酸化シリコンのエッチングを行って、トレンチから二酸化シリコン７０を部分的に除去し、トレンチ内に約５００オングストロームを残す。別の二酸化シリコン堆積ステップを行って、ポリシリコン６０及び窒化シリコン６２の周りに二酸化シリコンの層を形成する。結果として得られる構造体が、図４（Ａ乃至Ｄ）−４に示される。
ポリシリコン６６が至るところに堆積される。堆積されるポリシリコンの量は、８００オングストロームのオーダーである。結果として得られる構造体が、図４（Ａ−Ｄ）−５に示される。
パッド窒化物６２に到達するまで、ポリシリコン６６に平坦化ステップが施される。結果として得られる構造体が、図４（Ａ乃至Ｄ）−６に示される。
次に、第２のマスキング・ステップが実行される。図４Ａ−７及び図４Ｂ−７に示されるように、マスク６８が、トレンチの上方の領域内に列方向に開口される。次に、トレンチを通って、二酸化シリコン７０に到達するまで、露出されたポリシリコン６６がエッチングされる。これにより、ポリシリコン６６がトレンチの側部に沿って形成され、浮遊ゲートとして機能する。結果として得られる構造体が、図４（Ａ乃至Ｄ）−７に示される。
複合材料のＯＮＯ（二酸化シリコン／窒化シリコン／二酸化シリコン）層７２が、至るところに堆積される。ＯＮＯ層７２は、１５０オングストロームのオーダーである。１０００オングストロームのオーダーのポリシリコン７４が、至るところに堆積される。ポリシリコン７４は、結合ゲート４６を形成する。２００オングストロームのオーダーの二酸化シリコン層７６が、至るところに堆積される。次に、窒化窒化物層７８が、二酸化シリコン７６上に堆積される。結果として得られる構造体が、図４（Ａ乃至Ｄ）−８に示される。
別のマスキング・ステップが実行される。しかしながら、マスクが結合ゲート４６の上に配置され（図４Ｂ−９及び図４Ｄ−９に示されるように）、他のどの場所にも開口部が生成される（図４Ａ−９及び図４Ｃ−９に示されるように）。開口部が形成された後、二酸化シリコン層７６及び窒化シリコン層７８がエッチングされ、ポリシリコン７４がエッチング停止部を形成する。
マスクが除去される。ポリシリコン７４がエッチングされる。次に、ポリシリコン６６に到達するまで、ＯＮＯの複合層７２がエッチングされる。結果として得られる構造体が、図４（Ａ乃至Ｄ）−１０に示される。
別のマスキング・ステップが形成される。第２の領域３２の「上方」にある消去ゲート４８の「上方」の線Ｃ−Ｃに沿って、開口部が生成される。次に、イオン注入が、マスクで覆われていない構造体の「より薄い」部分を通って至るところに行われ、イオン注入により第２の領域３２が形成される。結果として得られる構造体が、図４（Ａ乃至Ｄ）−１１に示される。
逆マスキング・ステップが行われる、すなわち、開口部が図４（Ａ乃至Ｄ）−１１に示される構造体内に生成された場所が、ここでは充填され（本質的に、線Ｃ−Ｃに沿って）、マスクが存在した場所は、ここでは除去される。トレンチにおいて露出されている浮遊ゲート６６及びポリシリコン７４が、フィン形状部材２０に隣接するトレンチから除去される。結果として得られる構造体が、図４（Ａ乃至Ｄ）−１２に示される。
次に、二酸化シリコン８０であるワード線酸化物８０が、約３０オングストロームから６５オングストロームまでの厚さまで、至るところに堆積される。次に、ポリシリコン８２が、約１５００オングストロームの深さまで堆積される。結果として得られる構造体が、図４（Ａ乃至Ｄ）−１３に示される。
次に、ポリシリコン８２が、酸化物層７６に到達するまでＣＭＰ（化学機械研磨）によりエッチバックされる。マスキング・ステップが実行される。開口部がＡ−Ａ、Ｂ−Ｂ及びＣ−Ｃの行方向に沿った以外の全ての領域においてマスク内に生成される。結果として得られる構造体が、図４（Ａ乃至Ｄ）−１４に示される。
イオン注入が実行され、第１の領域３０を形成する。結果として得られる構造体が、図４（Ａ乃至Ｄ）−１５に示される。
次に、層間誘電体が堆積され、平坦化される。次に、領域３０に対するビット線コンタクトが形成される。結果として得られる構造体が、図４（Ａ乃至Ｄ）−１６に示される。
上記から、Ｆｉｎ ＦＥＴを用いて、縮小された不揮発性メモリ・セル及びアレイが形成されると言える。
１０：アレイ
１２：基板
１３：パッド酸化物
１４：絶縁体
２０：フィン形状部材
２２：上面
２４、２６：側面
３０：第１の領域
３１：ビット線
３２：第２の領域
４０：ワード線
４４ａ、４４ｂ：浮遊ゲート
４６：結合ゲート
４８：消去ゲート
５０：Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル
６０：緩衝ポリシリコン層
６２：パッド窒化物層
６４、６８：マスク
６６、７４、８２：ポリシリコン
７０：二酸化シリコン
７２：ＯＮＯ層
７６：二酸化シリコン層
７８：窒化シリコン層
８０：ワード線酸化物層
１２：基板
１３：パッド酸化物
１４：絶縁体
２０：フィン形状部材
２２：上面
２４、２６：側面
３０：第１の領域
３１：ビット線
３２：第２の領域
４０：ワード線
４４ａ、４４ｂ：浮遊ゲート
４６：結合ゲート
４８：消去ゲート
５０：Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル
６０：緩衝ポリシリコン層
６２：パッド窒化物層
６４、６８：マスク
６６、７４、８２：ポリシリコン
７０：二酸化シリコン
７２：ＯＮＯ層
７６：二酸化シリコン層
７８：窒化シリコン層
８０：ワード線酸化物層
Claims (14)
- 基板層と、
第２の導電型の第１の領域と、前記第１の領域から離間配置された前記第２の導電型の第２の領域とを有し、チャネル領域が前記第１の領域と前記第２の領域との間に延び、前記第１の領域と前記第２の領域との間に上面及び２つの側面を有する、前記基板層上にある第１の導電型のフィン形状半導体部材と、
前記第１の領域に隣接し、前記チャネル領域の第１の部分の前記２つの側面に容量結合されたワード線と、
前記チャネル領域の第２の部分の前記２つの側面に容量結合された、前記ワード線に隣接する浮遊ゲートと、
前記浮遊ゲートに容量結合された結合ゲートと、
前記第２の領域から絶縁され、前記浮遊ゲート及び前記結合ゲートに隣接する消去ゲートと、
を含むことを特徴とする不揮発性メモリ・セル。 - 前記結合ゲートは、前記ワード線と前記消去ゲートとの間にあり、そこから絶縁されることを特徴とする、請求項１に記載の不揮発性メモリ・セル。
- 前記浮遊ゲートは、各々が前記フィン形状部材の側面に容量結合される２つのセクションを含むことを特徴とする、請求項１に記載の不揮発性メモリ・セル。
- 前記結合ゲートは、前記フィン形状部材の前記上面から絶縁され、かつ、前記フィン形状部材の前記２つの側面に沿って配置された前記浮遊ゲートの前記２つのセクションに容量結合されることを特徴とする、請求項３に記載の不揮発性メモリ・セル。
- 基板層と、
第２の導電型の第１の領域と、前記第１の領域から離間配置された前記第２の導電型の第２の領域とを有し、前記第２の導電型の第３の領域が前記第１の領域と前記第２の領域との間の実質的に中間点に配置され、上面及び２つの側面を有し、かつ、前記第１の領域と前記第２の領域との間に長手方向に延びる、前記層上にある第１の導電型のフィン形状半導体部材と、
それぞれ前記第１の領域及び前記第２の領域に隣接し、それぞれ前記第１の領域と前記第３の領域との間、及び、前記第２の領域と前記第３の領域の間にあり、かつ、前記フィン形状部材の前記２つの側面に容量結合された一対のワード線と、
各々が前記ワード線に隣接し、前記ワード線と前記第３の領域との間にあり、かつ、前記フィン形状部材の前記２つの側面に容量結合された一対の浮遊ゲートと、
各々が前記浮遊ゲートに容量結合された一対の結合ゲートと、
前記第３の領域から絶縁された消去ゲートと、
を含むことを特徴とする不揮発性メモリ・デバイス。 - 前記結合ゲートの対の各々が、前記ワード線と前記消去ゲートとの間に配置され、かつ、そこから絶縁されることを特徴とする、請求項５に記載の不揮発性メモリ・デバイス。
- 前記浮遊ゲートの各々は、各々が前記フィン形状部材の前記側面に隣接して配置された２つのセクションを有し、そこに容量結合されることを特徴とする、請求項５に記載の不揮発性メモリ・デバイス。
- 前記結合ゲートの対の各々は、前記フィン形状部材の前記側面に隣接して配置された前記浮遊ゲートの前記セクションの各々に容量結合されることを特徴とする、請求項７に記載の不揮発性メモリ・デバイス。
- 前記消去ゲートは、前記フィン形状半導体部材の前記第３の領域部分の前記上面に容量結合されることを特徴とする、請求項５に記載の不揮発性メモリ・デバイス。
- 基板層と、
各々が互いから離間配置され、互いに対して実質的に平行であり、かつ、第２の導電型の第１の領域と、前記第１の領域から離間配置された第２の領域とを有し、チャネル領域が第１の方向に前記第１の領域と前記第２の領域との間に延び、前記第１の領域と前記第２の領域との間に上面及び２つの側面を有する、前記基板層上にある第１の導電型の複数のフィン形状半導体部材と、
前記第１の領域に隣接し、前記フィン形状部材の各々の前記チャネル領域の第１の部分の前記２つの側面に容量結合され、かつ、前記複数のフィン形状部材にわたって、前記第１の方向に対して実質的に垂直である第２の方向に延びるワード線と、
前記フィン形状部材の各々における前記チャネル領域の第２の部分の前記２つの側面に容量結合された、前記ワード線に隣接する浮遊ゲートと、
前記浮遊ゲートに容量結合され、かつ、前記複数のフィン形状部材にわたって前記第２の方向に延びる結合ゲートと、
前記第２の領域から絶縁され、前記浮遊ゲート及び前記結合ゲートに隣接し、かつ、前記複数のフィン形状部材にわたって前記第２の方向に延びる消去ゲートと、
を含み、
前記フィン形状部材の各々の前記第２の領域は、前記第２の方向において他のフィン形状部材の前記第２の領域に接続されることを特徴とする不揮発性メモリ・セルのアレイ。 - 前記結合ゲートは、前記フィン形状部材の各々において前記ワード線及び前記消去ゲートに隣接して配置されることを特徴とする、請求項１０に記載のアレイ。
- 前記フィン形状部材の各々は、複数の離間配置された第１の領域を有し、ビット線が前記複数の領域を接続することを特徴とする、請求項１０に記載のアレイ。
- 前記基板層は絶縁体であることを特徴とする、請求項１０に記載のアレイ。
- 前記基板層は、前記フィン形状部材と同じ材料のものであることを特徴とする、請求項１０に記載のアレイ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/555,756 US8461640B2 (en) | 2009-09-08 | 2009-09-08 | FIN-FET non-volatile memory cell, and an array and method of manufacturing |
| US12/555,756 | 2009-09-08 | ||
| PCT/US2010/047276 WO2011031586A1 (en) | 2009-09-08 | 2010-08-31 | A fin-fet non-volatile memory cell, and an array and method of manufacturing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013504221A JP2013504221A (ja) | 2013-02-04 |
| JP5514317B2 true JP5514317B2 (ja) | 2014-06-04 |
Family
ID=43647036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012528821A Active JP5514317B2 (ja) | 2009-09-08 | 2010-08-31 | Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル及びアレイ並びにその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8461640B2 (ja) |
| EP (1) | EP2476138B1 (ja) |
| JP (1) | JP5514317B2 (ja) |
| KR (1) | KR101370779B1 (ja) |
| CN (1) | CN102484133B (ja) |
| TW (1) | TWI422040B (ja) |
| WO (1) | WO2011031586A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9634018B2 (en) | 2015-03-17 | 2017-04-25 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell with 3D finFET structure, and method of making same |
| EP3314664A4 (en) * | 2015-06-26 | 2019-02-20 | INTEL Corporation | INTEGRATED SEMI-VOLATILE MEMORY WITH FLOATING GRID DEVICE BETWEEN FINS AND METHOD |
| JP6557095B2 (ja) * | 2015-08-26 | 2019-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| EP3371829B1 (en) | 2015-11-03 | 2020-11-25 | Silicon Storage Technology, Inc. | Integration of split gate non-volatile flash memory with finfet logic |
| KR102449211B1 (ko) * | 2016-01-05 | 2022-09-30 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 |
| US9985042B2 (en) | 2016-05-24 | 2018-05-29 | Silicon Storage Technology, Inc. | Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells |
| JP6750994B2 (ja) | 2016-09-29 | 2020-09-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| TWI742299B (zh) | 2017-09-15 | 2021-10-11 | 美商綠芯智慧財產有限責任公司 | 電可抹除可程式化非揮發性記憶體單元及操作記憶體單元之方法 |
| US10312247B1 (en) | 2018-03-22 | 2019-06-04 | Silicon Storage Technology, Inc. | Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication |
| US10347639B1 (en) | 2018-04-19 | 2019-07-09 | Micron Technology, Inc. | Integrated assemblies, and methods of forming integrated assemblies |
| US10468428B1 (en) | 2018-04-19 | 2019-11-05 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same |
| US10727240B2 (en) * | 2018-07-05 | 2020-07-28 | Silicon Store Technology, Inc. | Split gate non-volatile memory cells with three-dimensional FinFET structure |
| US10937794B2 (en) | 2018-12-03 | 2021-03-02 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same |
| US10797142B2 (en) | 2018-12-03 | 2020-10-06 | Silicon Storage Technology, Inc. | FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication |
| US11101277B2 (en) * | 2019-03-20 | 2021-08-24 | Greenliant Ip, Llc. | Process for manufacturing NOR memory cell with vertical floating gate |
| US11404415B2 (en) * | 2019-07-05 | 2022-08-02 | Globalfoundries U.S. Inc. | Stacked-gate transistors |
| US20210193671A1 (en) | 2019-12-20 | 2021-06-24 | Silicon Storage Technology, Inc. | Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices |
| US11114451B1 (en) | 2020-02-27 | 2021-09-07 | Silicon Storage Technology, Inc. | Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices |
| US11362100B2 (en) | 2020-03-24 | 2022-06-14 | Silicon Storage Technology, Inc. | FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling |
| WO2022060402A1 (en) | 2020-09-21 | 2022-03-24 | Silicon Storage Technology, Inc. | Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices |
| CN114446972A (zh) | 2020-10-30 | 2022-05-06 | 硅存储技术股份有限公司 | 具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、hv和逻辑器件及其制造方法 |
| WO2023172279A1 (en) | 2022-03-08 | 2023-09-14 | Silicon Storage Technology, Inc. | Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431489B1 (ko) | 2001-09-04 | 2004-05-12 | 한국과학기술원 | 플래쉬 메모리 소자 및 제조방법 |
| US6657252B2 (en) * | 2002-03-19 | 2003-12-02 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
| US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
| US6747310B2 (en) * | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| US6963104B2 (en) * | 2003-06-12 | 2005-11-08 | Advanced Micro Devices, Inc. | Non-volatile memory device |
| US7196372B1 (en) | 2003-07-08 | 2007-03-27 | Spansion Llc | Flash memory device |
| US6885044B2 (en) * | 2003-07-30 | 2005-04-26 | Promos Technologies, Inc. | Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates |
| JP4904815B2 (ja) * | 2003-10-09 | 2012-03-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6831310B1 (en) | 2003-11-10 | 2004-12-14 | Freescale Semiconductor, Inc. | Integrated circuit having multiple memory types and method of formation |
| US6933558B2 (en) | 2003-12-04 | 2005-08-23 | Advanced Micro Devices, Inc. | Flash memory device |
| US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
| US6958512B1 (en) | 2004-02-03 | 2005-10-25 | Advanced Micro Devices, Inc. | Non-volatile memory device |
| JP2005243709A (ja) * | 2004-02-24 | 2005-09-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7122412B2 (en) * | 2004-04-30 | 2006-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a necked FINFET device |
| US7279735B1 (en) | 2004-05-05 | 2007-10-09 | Spansion Llc | Flash memory device |
| KR100591770B1 (ko) * | 2004-09-01 | 2006-06-26 | 삼성전자주식회사 | 반도체 핀을 이용한 플래쉬 메모리 소자 및 그 제조 방법 |
| US7129536B2 (en) | 2004-09-02 | 2006-10-31 | Silicon Storage Technology, Inc. | Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same |
| JP4354892B2 (ja) * | 2004-09-21 | 2009-10-28 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US7423310B2 (en) | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| KR100652384B1 (ko) | 2004-11-08 | 2006-12-06 | 삼성전자주식회사 | 2비트 형태의 불휘발성 메모리소자 및 그 제조방법 |
| KR100645053B1 (ko) | 2004-12-28 | 2006-11-10 | 삼성전자주식회사 | 증가된 활성영역 폭을 가지는 반도체 소자 및 그 제조 방법 |
| US20060197140A1 (en) | 2005-03-04 | 2006-09-07 | Freescale Semiconductor, Inc. | Vertical transistor NVM with body contact structure and method |
| KR100680291B1 (ko) | 2005-04-22 | 2007-02-07 | 한국과학기술원 | Ｈ자형 이중 게이트 구조를 갖는 다중비트 비휘발성 메모리소자와 이의 제조 방법 및 다중비트 동작을 위한 동작방법 |
| US7375394B2 (en) | 2005-07-06 | 2008-05-20 | Applied Intellectual Properties Co., Ltd. | Fringing field induced localized charge trapping memory |
| US7352018B2 (en) | 2005-07-22 | 2008-04-01 | Infineon Technologies Ag | Non-volatile memory cells and methods for fabricating non-volatile memory cells |
| KR100652433B1 (ko) * | 2005-09-08 | 2006-12-01 | 삼성전자주식회사 | 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법 |
| KR101100428B1 (ko) | 2005-09-23 | 2011-12-30 | 삼성전자주식회사 | ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 |
| EP1932171B1 (en) | 2005-09-28 | 2011-11-16 | Nxp B.V. | Finfet-based non-volatile memory device |
| CN100541723C (zh) | 2005-09-28 | 2009-09-16 | Nxp股份有限公司 | 双栅极非易失性存储器及其制造方法 |
| TWI284318B (en) * | 2005-12-09 | 2007-07-21 | Ind Tech Res Inst | DRAM cylindrical capacitor and method of manufacturing the same |
| US20070164352A1 (en) | 2005-12-12 | 2007-07-19 | The Regents Of The University Of California | Multi-bit-per-cell nvm structures and architecture |
| US20080079060A1 (en) | 2006-01-31 | 2008-04-03 | International Business Machines Corporation | Dual function finfet structure and method for fabrication thereof |
| US7439594B2 (en) | 2006-03-16 | 2008-10-21 | Micron Technology, Inc. | Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors |
| KR100741856B1 (ko) | 2006-04-24 | 2007-07-24 | 삼성전자주식회사 | 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판 |
| US7598561B2 (en) * | 2006-05-05 | 2009-10-06 | Silicon Storage Technolgy, Inc. | NOR flash memory |
| US7452766B2 (en) | 2006-08-31 | 2008-11-18 | Micron Technology, Inc. | Finned memory cells and the fabrication thereof |
| US7800159B2 (en) * | 2007-10-24 | 2010-09-21 | Silicon Storage Technology, Inc. | Array of contactless non-volatile memory cells |
| JP5503843B2 (ja) * | 2007-12-27 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7851846B2 (en) * | 2008-12-03 | 2010-12-14 | Silicon Storage Technology, Inc. | Non-volatile memory cell with buried select gate, and method of making same |
-
2009
- 2009-09-08 US US12/555,756 patent/US8461640B2/en active Active
-
2010
- 2010-08-31 CN CN201080039988.2A patent/CN102484133B/zh active Active
- 2010-08-31 WO PCT/US2010/047276 patent/WO2011031586A1/en active Application Filing
- 2010-08-31 EP EP10815914.6A patent/EP2476138B1/en active Active
- 2010-08-31 JP JP2012528821A patent/JP5514317B2/ja active Active
- 2010-08-31 KR KR1020127006163A patent/KR101370779B1/ko active IP Right Grant
- 2010-09-07 TW TW099130169A patent/TWI422040B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2476138A1 (en) | 2012-07-18 |
| KR101370779B1 (ko) | 2014-03-06 |
| KR20120054626A (ko) | 2012-05-30 |
| US8461640B2 (en) | 2013-06-11 |
| TW201131786A (en) | 2011-09-16 |
| EP2476138B1 (en) | 2015-08-12 |
| EP2476138A4 (en) | 2013-07-17 |
| WO2011031586A1 (en) | 2011-03-17 |
| US20110057247A1 (en) | 2011-03-10 |
| JP2013504221A (ja) | 2013-02-04 |
| TWI422040B (zh) | 2014-01-01 |
| CN102484133A (zh) | 2012-05-30 |
| CN102484133B (zh) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5514317B2 (ja) | Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル及びアレイ並びにその製造方法 | |
| US9905664B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| KR102002240B1 (ko) | 3d finfet 구조를 갖는 분리형 게이트 비휘발성 메모리 셀 및 이를 제조하는 방법 | |
| US9496274B2 (en) | Three-dimensional non-volatile memory device | |
| US7842995B2 (en) | Multi-bit non-volatile memory devices and methods of fabricating the same | |
| US7829932B2 (en) | Semiconductor device | |
| US7875922B2 (en) | Nonvolatile semiconductor memory and process of producing the same | |
| JP4791949B2 (ja) | 不揮発性半導体メモリ | |
| US8928060B2 (en) | Architecture to improve cell size for compact array of split gate flash cell | |
| US7411239B2 (en) | Nand flash memory devices and methods of fabricating the same | |
| TWI752727B (zh) | 形成具有分離閘極非揮發性記憶體單元、具有平面通道區域之高電壓(hv)元件及鰭式場效電晶體(finfet)邏輯元件之裝置的方法 | |
| US10672790B2 (en) | Method of fabricating three-dimensional semiconductor memory device | |
| TWI709247B (zh) | 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法 | |
| US20070268746A1 (en) | Nonvolatile memory device performing 2-bit operation and method of manufacturing the same | |
| JP2022531992A (ja) | スプリットゲート型メモリセルを形成する方法 | |
| US11711920B2 (en) | Three-dimensional semiconductor memory devices | |
| KR20240130790A (ko) | 기판 상에 평면 분리형 게이트 비휘발성 메모리 셀, 평면 HV 소자 및 FinFET 논리 소자를 갖는 소자를 형성하는 방법 | |
| TW202320297A (zh) | 半導體記憶體裝置 | |
| KR20150103223A (ko) | 트렌치 내에 트래핑 전하 층을 갖는 비휘발성 메모리 셀 및 어레이와, 그들의 제조 방법 | |
| JP2005277183A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5514317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |