JP2022531992A - スプリットゲート型メモリセルを形成する方法 - Google Patents

スプリットゲート型メモリセルを形成する方法 Download PDF

Info

Publication number
JP2022531992A
JP2022531992A JP2021578098A JP2021578098A JP2022531992A JP 2022531992 A JP2022531992 A JP 2022531992A JP 2021578098 A JP2021578098 A JP 2021578098A JP 2021578098 A JP2021578098 A JP 2021578098A JP 2022531992 A JP2022531992 A JP 2022531992A
Authority
JP
Japan
Prior art keywords
forming
conductive layer
insulating
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021578098A
Other languages
English (en)
Other versions
JP7322199B2 (ja
Inventor
シン、レオ
ワン、チュンミン
ドー、ナン
ヨング リウ、グオ
ダオ、メルビン
リウ、シアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2022531992A publication Critical patent/JP2022531992A/ja
Application granted granted Critical
Publication of JP7322199B2 publication Critical patent/JP7322199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Figure 2022531992000001
メモリデバイスを形成する方法は、半導体基板に形成された第１の絶縁層に形成された第１の導電層に第２の絶縁層を形成するステップを含む。トレンチは、第１の導電層の一部分の下方へ延在し、第１の導電層の一部分を露出させる第２の絶縁層内に形成され、これは凹状上面を有するようにエッチング又は酸化される。２つの絶縁スペーサは、トレンチの側壁に沿って形成され、互いに対向する内面、及び互いから外に向く外面を有する。ソース領域は、絶縁スペーサ間の基板内に形成される。絶縁スペーサの下に浮遊ゲートを形成するために第２の絶縁層及び第１の導電層の一部分を除去する。第３の絶縁層は、浮遊ゲートの側面に形成される。２つの導電スペーサは、外面に沿って形成される。ドレイン領域は、導電スペーサに隣接する基板内に形成される。
【選択図】図２Ｉ

Description

（関連出願）
本出願は、２０１９年７月２日に出願された中国特許出願第２０１９１０５８８９１４．７号及び２０２０年５月６日に出願された米国特許出願第１６／８６８，１４３号に対する利益を主張する。
（発明の分野）
本発明は、不揮発性メモリアレイに関する。
スプリットゲート型不揮発性メモリセル、及びかかるセルのアレイは周知である。例えば、米国特許第５，０２９，１３０号（「’１３０号特許」）は、スプリットゲート不揮発性メモリセルのアレイを開示し、あらゆる目的のために参照により本明細書に組み込まれる。一対の従来技術のスプリットゲート型メモリセル１０を図１に示す。各メモリセル１０は、半導体基板１２に形成されたソース領域及びドレイン領域１４／１６を含み、それらの間にチャネル領域１８を有する。一対のメモリセル１０は、共通のソース領域１４を共有する。浮遊ゲート２０は、チャネル領域１８の第１の部分の上方に形成され、かつその部分から絶縁されており（かつその部分の導電性を制御する）、かつソース領域１４の一部分の上方にある。制御ゲート２２は、チャネル領域１８の第２の部分の上方に配設され、チャネル領域１８の第２の部分から絶縁されている（かつその伝導率を制御する）第１の部分２２ａと、浮遊ゲート２０の上方に延在している第２の部分２２ｂと、を有する。浮遊ゲート２０は、酸化物層２４によって基板１２から絶縁され、制御ゲート２２は、酸化物層２５によって基板から絶縁される。
メモリセル１０は、制御ゲート２２に高い正電圧を印加することによって消去され（ここで電子は、浮遊ゲートから除去される）、それにより、ファウラーノルドハイムトンネリングによって浮遊ゲート２０から制御ゲート２２まで中間絶縁体２６（例えば、トンネル酸化物）を通って浮遊ゲート２０の電子をトンネリングさせる。
メモリセル１０は、制御ゲート２２に正電圧、及びソース領域１４に正電圧を印加することによってプログラムされる（ここで電子は、浮遊ゲートに印加される）。電子電流は、ドレイン領域１６からソース領域１４に向かって流れる。電子は、制御ゲート２２と浮遊ゲート２０との間の間隙に達すると、加速し加熱されることになる。加熱された電子のいくらかは、浮遊ゲート２０からの静電引力に起因して酸化物２４を通って浮遊ゲート２０に注入される。
メモリセル１０は、ソース領域１４及び制御ゲート２２に正の読み出し電圧を印加することによって読み出される（これは制御ゲートの下のチャネル領域１８をオンにする）。浮遊ゲート２０が正に帯電する（すなわち、電子を消去し、ソース領域１４の正電圧に容量的に結合する）場合、浮遊ゲート２０の下のチャネル領域１８の部分は、次に同様にオンになり、電流は、チャネル領域１８を流れ、これは、消去された状態又は「１」の状態として検知される。浮遊ゲート２０が負に帯電する（すなわち、電子でプログラムされる）と、浮遊ゲート２０の下方のチャネル領域１８の部分はほとんど又は完全にオフになり、電流はチャネル領域１８を流れず（又はほとんど流れず）、これは、プログラムされた状態又は「０」の状態として検出される。
上記スプリットゲート型メモリセル１０のサイズを縮小すると、様々なセル構成要素を確実にかつ均一に製造することがより困難になる。例えば、構成要素の位置ずれは、メモリセル間のチャネル長の差異などの製造上の問題を引き起こす可能性がある（例えば、各メモリセル対内の１つのメモリセルは、他のメモリセルのものより長いチャネル領域１８、又はより広い制御ゲート２２を有する可能性がある）。これは、メモリアレイの偶数セルと奇数セルの間の性能差異をもたらす可能性がある。更に、サイズの縮小は、所望のメモリセル構成要素の寸法及び形状を達成するために、追加のマスキングステップを必要とする場合がある。論理デバイスも形成される同じ基板に、より小さいスプリットゲート型メモリセルを形成することは、更に困難であり得る。メモリセルのサイズを縮小することをより良好にもたらし、かつ同じ基板に論理デバイスを形成することと同時に実行されるスプリットゲート型メモリセルを形成する改良された方法が必要とされている。
上述した問題及び必要性は、メモリデバイスを形成する方法によって対処され、この方法は、
半導体基板の上面に第１の絶縁層を形成するステップと、
前記第１の絶縁層に第１の導電層を形成するステップと、
前記第１の絶縁層に第２の絶縁層を形成するステップと、
前記第１の導電層の一部へ下方に延在し、前記第１の導電層の一部を露出する前記第２の絶縁層にトレンチを形成するステップと、
前記露出部分は凹状上面を有するように、前記第１の導電層の前記露出部分をエッチング又は酸化するステップと、
前記トレンチの側壁に沿って、かつ前記凹状上面のそれぞれの部分の上方に第１及び第２の絶縁スペーサを形成するステップであって、前記第１及び第２の絶縁スペーサは、互いに対向する内面と、互いに外を向く外面とを有する、形成するステップと、
前記第１の絶縁スペーサ及び第２の絶縁スペーサとの下及び間の基板の一部内にソース領域を形成するステップと、
前記第２の絶縁層を除去するステップと、
前記第１の絶縁スペーサの下の前記第１の導電層の第１のブロック、及び前記第２の絶縁スペーサの下の前記第１の導電層の第２のブロックを形成するために前記第１の導電層の一部分を除去するステップと、
前記第１の導電層の前記第１及び第２のブロックの側面に第３の絶縁層を形成するステップと、
前記第１の絶縁スペーサの前記外面に沿って第１の導電スペーサ、及び前記第２の絶縁スペーサの前記外面に沿って第２の導電スペーサを形成するステップと、
前記基板内に、かつ前記第１の導電スペーサに隣接して第１のドレイン領域、及び前記基板内に、かつ前記第２の導電スペーサに隣接して第２のドレイン領域を形成するステップと、を含む。
本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付図面を精読することによって明らかになるであろう。
従来のスプリットゲート型メモリセルの側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するステップを示す側断面図である。 スプリットゲート型メモリセルのアレイのレイアウトを示す概略図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための第２の代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための第２の代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための第２の代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための第２の代替の実施形態におけるステップを示す側断面図である。 スプリットゲート型メモリセル及び論理デバイスを有するメモリデバイスを形成するための第２の代替の実施形態におけるステップを示す側断面図である。
本発明は、論理デバイスもまた形成される基板にスプリットゲート型メモリセルを作製するための新しい技術を伴う。図２Ａ～図２Ｉは、基板のメモリ区域３０内のメモリセル及び基板の論理区域３２内の論理デバイスの形成を示す。この技術は、当該技術分野において周知の半導体基板４０内にシャロートレンチアイソレーション（ＳＴＩ）領域４２を形成することによって始まる。ＳＴＩ領域４２は、トレンチを基板４０に形成し、二酸化シリコン（以下、「酸化物」と称される）などの絶縁材料でトレンチを充填することによって形成される。メモリセル区域３０は、ＳＴＩ領域４２（例えば、図２Ａの論理区域３２の右縁部におけるＳＴＩ領域４２）によって論理区域３２から絶縁される。論理区域３２は、非限定的に、Ｐ型領域対Ｎ型領域、低電圧論理デバイス対高電圧論理デバイスなど、論理区域３２の異なる領域を互いに分離する追加のＳＴＩ領域４２を含むことができる。ＳＴＩ領域４２の平行なストリップはまた、メモリ区域３０内に形成されて、メモリセルの列が形成される間に基板４０の活性領域を画定することができる。ＳＴＩの形成後、二酸化シリコン（本明細書では「酸化物」又は「酸化物層」と称される）などの絶縁層４４が基板表面に形成され、ポリシリコンなどの導電層４６が酸化物層４４に形成され、窒化ケイ素（本明細書では「窒化物」と称される）などの別の絶縁層４８がポリシリコン層４６に形成される。図２Ａは結果得られる構造を示す。上記の説明及び図面は、メモリ区域３０内のメモリセルの単一対と、論理区域３２内のＳＴＩ領域４２間の単一論理デバイスの形成を説明及び示しているが、多くのそのようなデバイスが同時に製造されていることを理解されたい。
フォトレジスト層が構造の上方に形成され、選択的に露出され、かつフォトレジスト層の選択的部分が除去され、露出されたメモリ区域３０内に窒化物層４８の選択的部分を残す、フォトリソグラフィーマスキングステップが実行される。窒化物エッチングを実行して、窒化物層４８の露出部分にトレンチ５０を形成する。トレンチ５０は、ポリシリコン層４６の一部まで下方に延在し、ポリシリコン層４６の一部を露出させる。フォトレジストの除去後、次に、図２Ｂに示すように、ポリシリコン層４６の露出部分に材料埋め込みを施す。
トレンチ５０の底部におけるポリシリコン層４６の露出面は、次いで、トレンチ５０の側面に隣接する部分よりもトレンチ５０の中心におけるポリシリコン層のうちのより多くを除去するポリシリコンエッチングを実行することによって凹状にされ、それにより、ポリシリコン層４６の表面は、図２Ｃに示すようにトレンチ５０の側壁に向かって上方に傾斜する。あるいは、トレンチ５０の底部におけるポリシリコン層４６の上面の凹状形状は、酸化ステップを実行して酸化物５２を形成することによって達成することができ、それにより、酸化プロセスは、図２Ｄに示すように、トレンチ５０の側面に隣接する部分よりもトレンチ５０の中心におけるポリシリコン４６のより多くを消費する。対向し、かつ離間した酸化物スペーサ５４は、次いで、酸化物堆積及び異方性酸化物エッチングによってトレンチ５０の側壁に沿って形成される。したがって、スペーサ５４は、ポリシリコン層４６の凹状形状の露出面のそれぞれの部分の上方に形成される。スペーサの形成は、構造の輪郭にわたって材料を堆積した後、異方性エッチングプロセスが行われることによって当該技術分野において周知であり、その結果、この材料は、構造の水平面からは除去され、一方で、構造の垂直配向面に沿って、材料の大部分がそのまま残存する。次いで、埋め込みを実行して、酸化物スペーサ５４間の基板４０内にソース領域５６を形成する。埋め込みのみ、又はアニールと組み合わせて、ソース領域５６をスペーサ５４の下に部分的に延在させる。図２Ｅは結果得られる構造を示す。
次に、窒化物エッチングを使用して、窒化物４８を除去する。次いで、ポリシリコンエッチングを使用して、ポリシリコン層４６の露出部分を除去する（スペーサ５４の下のポリシリコン層４６ａのブロックを除く）。このエッチングの結果、酸化物スペーサ５４の内面５４ａ（すなわち、互いに対向する表面）及び酸化物スペーサ５４の外面５４ｂ（すなわち、互いに外を向く表面）は、ポリシリコン層４６の残りのブロック４６ａの長さを画定し、これは酸化物スペーサ５４の下に残る浮遊ゲート４６ａを形成する。次いで、酸化物エッチングを実行して、酸化物層４４の露出部分を除去する（スペーサ５４の下の部分を除く）。酸化物エッチングはまた、少量の内面５４ａ及び外面５４ｂを除去することによって酸化物スペーサ５４を薄くし、浮遊ゲート４６ａの端部を露出させたままにする。図２Ｆは結果得られる構造を示す。好ましくは酸化物の絶縁層５８は、基板４０の露出面部分及び浮遊ゲート４６ａの露出端を含む構造の上方に形成される。次に、図２Ｇに示すように、好ましくはポリシリコンの比較的厚い導電層６０を酸化物層５８に形成する。マスキングステップを実行して、論理区域３２をフォトレジストで覆うが、メモリ区域３０は露出させたままにする。次に、ポリシリコンエッチングを実行して、ポリシリコン層６０の上部を除去して、（フォトレジストの除去後）図２Ｈに示すように、酸化物スペーサ５４と、酸化物スペーサ５４の外側の導電性ポリシリコンスペーサ６０ｂとの間にポリシリコンブロック６０ａを残す（すなわち、ポリシリコンブロック６０ａは、酸化物スペーサ５４によってポリシリコンスペーサ６０ｂから分離される）。
マスキングステップを実行して、ポリシリコンブロック６０ａを除いてフォトレジストでメモリ区域３０を覆って、論理区域３２の一部分をフォトレジストで覆うが、露出した論理区域内のＳＴＩ領域４２間にポリシリコン層６０の一部分を残す。次いで、ポリシリコンエッチングを実行して、メモリ区域３０からポリシリコンブロック６０ａを除去し、論理区域３２内のポリシリコン層６０の露出部分を除去し、論理区域３２内にポリシリコンブロック６０ｃを残しておく。次いで、埋め込みを実行して、ポリシリコンスペーサ６０ｂに隣接する基板４０のメモリ区域３０内にドレイン領域６２を形成し、ポリシリコンブロック６０ｃの両側に隣接する基板４０の論理区域３２内にソース領域及びドレイン領域６４、６６を形成する。ソース領域５６は、フォトレジストによってこの埋め込みから保護され得るか、又はこの埋め込みによって露出され、強化されたままにされ得る。図２Ｉは結果得られる構造を示す。
メモリ区域３０内には、メモリセル６８の対が、端部から端部まで形成されている。各メモリデバイス６８は、ソース領域５６及びドレイン領域６２を含み、基板７０のチャネル領域は、ソース領域５６とドレイン領域６２との間に延在する。浮遊ゲート４６ａは、チャネル領域７０の第１の部分の上方に配設され、チャネル領域７０の第１の部分から絶縁され（その導電性を制御するため）、かつ部分的にソース領域５６の上方にあり、ソース領域５６から絶縁され、ポリシリコンスペーサの形態の制御ゲート６０ｂは、チャネル領域７０の第２の部分の上方に配設され、チャネル領域７０の第２の部分から絶縁される（その導電性を制御するため）。浮遊ゲート４６ａは、制御ゲート６０ｂのノッチ６０ｄに面する鋭角縁部４６ｂで終端する傾斜した上面を有する（介在絶縁層５８を通じた消去効率の向上のため）。各メモリセル対は共通のソース領域５６を共有し、隣接するメモリセル対は共通のドレイン領域６２を共有することができる。メモリセル対は、行及び列に配置されたメモリセルのアレイを形成するために、列の端部から端部まで配置される。メモリアレイのレイアウトを図３に概略的に示す。各ワード線ＷＬは、メモリセル６８の行のうちの１つにおいて全ての制御ゲート６０ｂを一緒に電気的に接続する。各ソース線ＳＬは、メモリセル対の行のうちの１つにおいて全てのソース領域５６を一緒に電気的に接続する。各ビット線ＢＬは、メモリセル６８の列のうちの１つにおいて全てのドレイン領域６２を一緒に電気的に接続する。
論理区域３２内には、論理デバイス７２が形成される。各論理デバイスは、ソース領域６４及びドレイン領域６６を含み、基板７４のチャネル領域は、ソース領域６４とドレイン領域６６との間に延在する。論理ゲート６０ｃは、その導電性を制御するために、チャネル領域７４の上方に配設され、チャネル領域７４から絶縁される。
図２Ｉの構造を形成する方法は、多くの利点を有する。図２Ｅ～図２Ｉに示される酸化物スペーサ５４は、各浮遊ゲート４６ａの位置及びサイズを決定するように形成される（チャネル領域の上方の浮遊ゲート４６ａの全長は、酸化物スペーサ５４によって決定される）。ポリシリコン層４６は、同じポリシリコンエッチングを使用して同時に酸化物スペーサ５４の両側でエッチング除去されて、浮遊ゲート４６ａを形成する。酸化物スペーサ５４の幅は、共通の酸化物エッチングによって減少され、これは、浮遊ゲート４６ａの均一なサイズ、並びに浮遊ゲートの鋭角縁部４６ｂに面する制御ゲートノッチ６０ｄを決定する。浮遊ゲートの鋭角縁部４６ｂ及び制御ゲートノッチ６０ｄを絶縁する酸化物層５８もまた、制御ゲート６０ｂ及び論理ゲート６０ｃを基板４０から絶縁する同じ層である。制御ゲート６０ｂは、共通のポリシリコンエッチングを使用してスペーサとして形成され、均一な長さを確保する。同じポリシリコンエッチングを使用して論理ゲート６０ｃを形成し、ソース領域５６の上方のポリシリコンブロック６０ａを除去する。浮遊ゲート４６ａは、消去性能を向上させるために、制御ゲート６０ｂに面する鋭角縁部で終端する傾斜した上面を有する。論理ソース領域及びドレイン領域６４／６６並びにメモリセルドレイン領域６２は、共通の埋め込みを使用して形成することができる。この特徴と利点の組み合わせは、浮遊ゲート間隔に対する浮遊ゲートの均一性、チャネル領域７０の長さ、チャネル領域７０にわたる浮遊ゲート４６ａ及び制御ゲート６０ｂのそれぞれの長さ、及び様々なメモリセル６８間の消去効率の良好な制御を提供する。本方法はまた、従来の方法よりも少ないマスキングステップ及び／又は処理ステップで実施することもできる。例えば、ソース領域５６がスペーサ５４間の間隔によって画定されるメモリセル６８用のソース領域埋め込みを実行するために別個のマスキングステップは必要ではない。
図４Ａ～図４Ｅは、基板のメモリ区域３０内にメモリセル、及び基板の論理区域３２内に論理デバイスを形成するための代替の実施形態を示す。この実施形態は、図２Ｃ又は図２Ｄと同じ構造で始まる。酸化物スペーサ５４は、図２Ｅに関して上述した酸化物堆積及び異方性酸化物エッチングによってトレンチ５０の側壁に沿って形成される。しかしながら、ソース領域埋め込みの前に、図４Ａに示すように、露出したポリシリコン層をトレンチ５０の底部から除去するためにポリシリコンエッチングを実行する。次いで、埋め込みを実行して、図４Ｂに示すように、酸化物スペーサ５０間で基板内にソース領域５６を形成する。次いで、酸化物堆積（ＴＥＯＳ）を実行して、充填トレンチ５０を含む酸化物８０内の構造を覆う。酸化物化学機械研磨（ＣＭＰ）及び／又は酸化物エッチングを実行して、窒化物層４８を覆う酸化物８０を除去するが、酸化物８０はトレンチ５０内に残る。次に、窒化物エッチングを使用して、窒化物４８を除去する。次いで、ポリシリコンエッチングを使用して、ポリシリコン層４６の露出部分を除去する（スペーサ５４の下の部分を除く）。次いで、酸化物エッチングを実行して、酸化物層４４の露出部分を除去する（スペーサ５４の下の部分を除く）。酸化物エッチングはまた、スペーサ５４を薄くし、ポリシリコン層４６の端部（すなわち、浮遊ゲート４６ａの端部）を露出させたままにする。図４Ｃは結果得られる構造を示す。次いで、酸化物層５８は、浮遊ゲート４６ａの露出端を含む構造の上方に形成される。次に、図４Ｄに示すように、厚いポリシリコン層６０を酸化物層５８に形成する。マスキングステップを実行して、論理区域３２の一部分をフォトレジストで覆うが、論理区域３２内のポリシリコン層６０の一部分を露出させたままにし、メモリ区域３０を露出させたままにする。次いで、ポリシリコンエッチングを実行して、論理区域内のポリシリコン層６０の露出部分を除去し、論理区域３２内にポリシリコンブロック６０ｃを残しておく。同じポリシリコンエッチングは、メモリ区域３０内のポリシリコン層６０の上部を除去し、酸化物スペーサ５４の外側にポリシリコンスペーサ６０ｂを残す。次いで、埋め込みを実行して、ポリシリコンスペーサ６０ｂに隣接する基板４０のメモリ区域３０内にドレイン領域６２を形成し、ポリシリコンブロック６０ｃに隣接する基板４０の論理区域３２内にソース領域及びドレイン領域６４、６６を形成する。図４Ｅは結果得られる構造を示す。
図４Ａ～図４Ｅの実施形態は、いくつかの更なる利点を有する。メモリ区域３０用のソース領域埋め込みは、埋め込みの前にトレンチ５０の底部からポリシリコン層４６を除去することによって容易に作製される。ソース領域埋め込みは酸化物層４４を貫通するだけでよい。更に、トレンチ５０に酸化物８０を充填することにより、ポリシリコン６０はトレンチ５０内には形成されず、それによって、後にその領域からポリシリコン６０を除去する必要が回避される（したがって、残留及び不必要なポリシリコンがトレンチ５０内に残る恐れがあるリスクを低減する）。最後に、単一のポリシリコンエッチングを使用して、制御ゲート６０ｂ（スペーサの形態で）及び論理ゲート６０ｃを形成する。
図５Ａ～図５Ｅは、基板のメモリ区域３０内にメモリセル、及び基板の論理区域３２内に論理デバイスを形成するための第２の代替の実施形態を示す。この実施形態は、図２Ｂと同じ構造で始まる。図２Ｃ又は図２Ｄに関連して上述したように、ポリシリコンエッチング又は酸化によって凹状のトレンチの底部にポリシリコン層４６を作製するプロセスは、図５Ａ及び図５Ｂに示されるように、トレンチ５０の中心部分におけるポリシリコン層４６の深さ全体が完全に除去されるように、より積極的に（すなわち、トレンチ５０の底部の奥に深く）実行される。次いで、スペーサ５４をトレンチ５０内に形成すると、図５Ｃに示すように、スペーサ５４の間に残っているポリシリコン層４６の部分は存在しない。次に、５Ｃの構造を、図２Ｅ～図２Ｉに関連して上述したようなステップで処理して、図５Ｄの構造を結果的に得ることができる。あるいは、５Ｃの構造は、次に、図４Ｂ～図４Ｅに関連して上述したようなステップで処理して、図５Ｅの構造を結果的に得ることができる。第２の代替の実施形態の利点は、トレンチ５０の底部のポリシリコン４６が別個に除去される必要はないことである。
本発明は、本明細書に図示された上記実施形態に限定されるものではなく、任意の特許請求の範囲の範疇に収まるあらゆる変形例を包含することが理解されよう。例えば、本明細書における本発明への言及は、特許請求の範囲又は特許請求項の用語の限定を意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上記で説明した材料、プロセス、及び数値の実施例は、単に例示的なものであり、特許請求の範囲を限定するものとみなされるべきではない。更に、特許請求の範囲及び本明細書から明らかであるように、全ての方法のステップは、例示された又は特許請求された正確な順序で実行される必要はなく、むしろ、本発明のスプリットゲート型メモリセル及び論理デバイスの適切な形成が可能になる任意の順序で実行される。単一の材料層は、かかる又は類似の材料から構成される多数の層として形成することができ、そして、逆もまた同様である。最後に、本明細書で使用される、「形成」及び「形成される」という用語は、材料堆積、材料化成、又は開示又は特許請求される材料を提供する際の任意の他の技法を含むものとする。
本明細書で使用される、「の上方に（over）」及び「に（on）」という用語は共に、「上に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「に間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結していない）、及び「間接的に電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結している）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに直接基板にその要素を形成することも、１つ以上の中間材料／要素が介在して間接的に基板にその要素を形成することも含み得る。

Claims (11)

  1. メモリデバイスを形成する方法であって、
    半導体基板の上面に第１の絶縁層を形成するステップと、
    前記第１の絶縁層に第１の導電層を形成するステップと、
    前記第１の導電層に第２の絶縁層を形成するステップと、
    前記第１の導電層の一部へ下方に延在し、前記１の導電層の一部を露出する前記第２の絶縁層にトレンチを形成するステップと、
    前記露出部分は凹状上面を有するように、前記第１の導電層の前記露出部分をエッチング又は酸化するステップと、
    前記トレンチの側壁に沿って、かつ前記凹状上面のそれぞれの部分の上方に第１及び第２の絶縁スペーサを形成するステップであって、前記第１及び第２の絶縁スペーサは、互いに対向する内面と、互いに外を向く外面とを有する、形成するステップと、
    前記第１及び第２の絶縁スペーサの下及び間の前記基板の一部内にソース領域を形成するステップと、
    前記第２の絶縁層を除去するステップと、
    前記第１の絶縁スペーサの下の前記第１の導電層の第１のブロック、及び前記第２の絶縁スペーサの下の前記第１の導電層の第２のブロックを形成するために前記第１の導電層の一部分を除去するステップと、
    前記第１の導電層の前記第１及び第２のブロックの側面に第３の絶縁層を形成するステップと、
    前記第１の絶縁スペーサの前記外面に沿って第１の導電スペーサ、及び前記第２の絶縁スペーサの前記外面に沿って第２の導電スペーサを形成するステップと、
    前記基板内に、かつ前記第１の導電スペーサに隣接して第１のドレイン領域、及び前記基板内に、かつ前記第２の導電スペーサに隣接して第２のドレイン領域を形成するステップと、を含む、方法。
  2. 前記第３の絶縁層を前記形成するステップの前に、前記第１の絶縁層の第１の部分は前記第１の導電層の前記第１のブロックの下に残り、前記第１の絶縁層の第２の部分は前記第１の導電層の前記第２のブロックの下に残るように、前記第１の絶縁層の一部分を除去するステップを更に含む、請求項１に記載の方法。
  3. 前記第３の絶縁層を前記形成するステップは、前記基板の上面の一部分に直接前記第３の絶縁層を形成するステップを含む、請求項２に記載の方法。
  4. 前記第１及び第２の導電スペーサは、前記第３の絶縁層によって前記基板から絶縁され、前記第３の絶縁層によって前記第１の導電層の前記第１及び第２のブロックから絶縁される、請求項３に記載の方法。
  5. 前記第１及び第２の導電スペーサを前記形成するステップは、
    前記基板の上方に第２の導電層を形成するステップと、
    前記第２の導電層の一部分を除去するために前記第２の導電層のエッチングを実行するステップであって、前記第１及び第２の導電スペーサは前記第２の導電層の残りのスペーサである、実行するステップと、を含む、請求項１に記載の方法。
  6. 前記第２の導電層を前記形成するステップは、前記基板の論理区域の上方に前記第２の導電層を形成するステップを更に含み、前記方法は、
    前記基板の前記論理区域の上方に前記第２の導電層のブロックを形成するために前記第２の導電層の一部分を選択的に除去するステップと、
    前記基板内に、かつ前記第２の導電層の前記ブロックの第１の側に隣接して、第２のソース領域を形成するステップと、
    前記基板内に、かつ前記第１の側の反対側の前記第２の導電層の前記ブロックの第２の側に隣接して、第３のドレイン領域を形成するステップと、を更に含む、請求項５に記載の方法。
  7. 前記第２の導電層の一部分を前記選択的に除去するステップは、前記第２の導電層の前記エッチングを使用して実行される、請求項６に記載の方法。
  8. 前記ソース領域を前記形成するステップは、
    前記トレンチ内に、前記第１の導電層を通って、前記第１の絶縁層を通って、及び前記基板内に粒子を注入する埋め込みを実行するステップを含む、請求項１に記載の方法。
  9. 前記ソース領域を前記形成するステップの前に、前記第１及び第２の絶縁スペーサの下及び間に配設された前記第１の導電層の一部分を除去するステップを更に含み、
    前記ソース領域を前記形成するステップは、前記トレンチ内に、前記第１の絶縁層を通って、及び前記基板内に粒子を注入する埋め込みを実行するステップを含む、請求項１に記載の方法。
  10. 前記第１及び第２の導電スペーサを前記形成するステップの前に、前記トレンチ内に、かつ前記第１及び第２の絶縁スペーサの前記内面の間に絶縁材料を形成するステップを更に含む、請求項１に記載の方法。
  11. 前記第１の導電層の前記露出部分を前記エッチング又は酸化するステップは、前記トレンチの中心にある前記第１の導電層の一部分が完全に除去されるように実行される、請求項１に記載の方法。
JP2021578098A 2019-07-02 2020-05-07 スプリットゲート型メモリセルを形成する方法 Active JP7322199B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201910588914.7 2019-07-02
CN201910588914.7A CN112185970B (zh) 2019-07-02 2019-07-02 形成分裂栅存储器单元的方法
US16/868,143 US11081553B2 (en) 2019-07-02 2020-05-06 Method of forming split gate memory cells
US16/868,143 2020-05-06
PCT/US2020/031920 WO2021002934A1 (en) 2019-07-02 2020-05-07 Method of forming split gate memory cells

Publications (2)

Publication Number Publication Date
JP2022531992A true JP2022531992A (ja) 2022-07-12
JP7322199B2 JP7322199B2 (ja) 2023-08-07

Family

ID=73914969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021578098A Active JP7322199B2 (ja) 2019-07-02 2020-05-07 スプリットゲート型メモリセルを形成する方法

Country Status (7)

Country Link
US (1) US11081553B2 (ja)
EP (1) EP3970188B1 (ja)
JP (1) JP7322199B2 (ja)
KR (1) KR102414347B1 (ja)
CN (1) CN112185970B (ja)
TW (1) TWI732608B (ja)
WO (1) WO2021002934A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417735B2 (en) * 2020-03-27 2022-08-16 United Microelectronics Corp. Method for fabricating semiconductor device
US11362218B2 (en) * 2020-06-23 2022-06-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned side edge tunnel oxide
US11545583B2 (en) * 2021-02-05 2023-01-03 Semiconductor Components Industries, Llc Process of forming an electronic device including a non-volatile memory cell
CN115083912A (zh) 2021-03-11 2022-09-20 硅存储技术股份有限公司 带改善控制栅电容耦合的分裂栅存储器单元及其制造方法
KR20230119016A (ko) * 2021-03-11 2023-08-14 실리콘 스토리지 테크놀로지 인크 개선된 제어 게이트 용량성 커플링을 갖는 스플릿 게이트플래시 메모리 셀, 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127179A (ja) * 1999-09-22 2001-05-11 Silicon Storage Technology Inc 半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法
JP2002158302A (ja) * 2000-09-20 2002-05-31 Silicon Storage Technology Inc 低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ
JP2005159361A (ja) * 2003-11-26 2005-06-16 Samsung Electronics Co Ltd スプリットゲート型フラッシュメモリ装置の製造方法
JP2007273593A (ja) * 2006-03-30 2007-10-18 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP2008251825A (ja) * 2007-03-30 2008-10-16 Nec Electronics Corp 半導体記憶装置の製造方法
JP2017045835A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
KR100442090B1 (ko) * 2002-03-28 2004-07-27 삼성전자주식회사 분할된 게이트 구조를 갖는 비휘발성 메모리 셀들 및 그제조방법
US6952034B2 (en) * 2002-04-05 2005-10-04 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried source line and floating gate
KR20050029423A (ko) * 2003-09-22 2005-03-28 삼성전자주식회사 분리 게이트 구조를 갖는 플래쉬 메모리 셀을 제조하는방법들
KR100546405B1 (ko) * 2004-03-18 2006-01-26 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US7329578B2 (en) 2005-06-20 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming floating-gate tip for split-gate flash memory process
JP2011049463A (ja) * 2009-08-28 2011-03-10 Renesas Electronics Corp スプリットゲート型不揮発性半導体記憶装置の製造方法、及びスプリットゲート型不揮発性半導体記憶装置
US9018690B2 (en) 2012-09-28 2015-04-28 Silicon Storage Technology, Inc. Split-gate memory cell with substrate stressor region, and method of making same
US10312246B2 (en) * 2014-08-08 2019-06-04 Silicon Storage Technology, Inc. Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling
US9379121B1 (en) * 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
US9721958B2 (en) 2015-01-23 2017-08-01 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
US9570592B2 (en) 2015-06-08 2017-02-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with 5 volt logic devices
CN107293546B (zh) * 2016-04-08 2020-09-04 硅存储技术公司 减小型分裂栅非易失性闪存单元及其制造方法
WO2017200709A1 (en) * 2016-05-18 2017-11-23 Silicon Storage Technology, Inc. Method of making split gate non-volatile flash memory cell
US9972493B2 (en) 2016-08-08 2018-05-15 Silicon Storage Technology, Inc. Method of forming low height split gate memory cells
US9966380B1 (en) * 2016-12-12 2018-05-08 Texas Instruments Incorporated Select gate self-aligned patterning in split-gate flash memory cell
JP7118616B2 (ja) * 2017-10-12 2022-08-16 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10418451B1 (en) 2018-05-09 2019-09-17 Silicon Storage Technology, Inc. Split-gate flash memory cell with varying insulation gate oxides, and method of forming same
CN112185815A (zh) * 2019-07-04 2021-01-05 硅存储技术公司 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127179A (ja) * 1999-09-22 2001-05-11 Silicon Storage Technology Inc 半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法
JP2002158302A (ja) * 2000-09-20 2002-05-31 Silicon Storage Technology Inc 低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ
JP2005159361A (ja) * 2003-11-26 2005-06-16 Samsung Electronics Co Ltd スプリットゲート型フラッシュメモリ装置の製造方法
JP2007273593A (ja) * 2006-03-30 2007-10-18 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP2008251825A (ja) * 2007-03-30 2008-10-16 Nec Electronics Corp 半導体記憶装置の製造方法
JP2017045835A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
WO2021002934A1 (en) 2021-01-07
TWI732608B (zh) 2021-07-01
US11081553B2 (en) 2021-08-03
CN112185970A (zh) 2021-01-05
CN112185970B (zh) 2024-05-28
KR102414347B1 (ko) 2022-06-28
TW202118018A (zh) 2021-05-01
KR20210145830A (ko) 2021-12-02
EP3970188A1 (en) 2022-03-23
JP7322199B2 (ja) 2023-08-07
EP3970188B1 (en) 2023-12-13
US20210005725A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
JP7322199B2 (ja) スプリットゲート型メモリセルを形成する方法
JP5035775B2 (ja) ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ
TWI600144B (zh) 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元
JP6291584B2 (ja) 自己整列浮遊及び消去ゲートを有する不揮発性メモリセル及びその製造方法
TWI419307B (zh) 具有埋置選擇閘極之非依電性記憶體晶胞及其製造方法
US8148768B2 (en) Non-volatile memory cell with self aligned floating and erase gates, and method of making same
JP6503077B2 (ja) 高密度スプリットゲート型メモリセル
JP7316302B2 (ja) 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法
TW201929197A (zh) 製造具有抹除閘的分離閘快閃記憶體單元之方法
US11404545B2 (en) Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
JP2005203801A (ja) 不揮発性メモリセルの浮遊ゲート上に電子をプログラムする改良された方法
TW202215440A (zh) 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法
US11362218B2 (en) Method of forming split gate memory cells with thinned side edge tunnel oxide
TWI811960B (zh) 具有改善的控制閘電容耦合的分離閘快閃記憶體單元及其製造方法
US20220293756A1 (en) Split-gate flash memory cell with improved control gate capacitive coupling, and method of making same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220217

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230726

R150 Certificate of patent or registration of utility model

Ref document number: 7322199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150