JP5498929B2 - 酸化物層を有する半導体部品 - Google Patents

酸化物層を有する半導体部品 Download PDF

Info

Publication number
JP5498929B2
JP5498929B2 JP2010281528A JP2010281528A JP5498929B2 JP 5498929 B2 JP5498929 B2 JP 5498929B2 JP 2010281528 A JP2010281528 A JP 2010281528A JP 2010281528 A JP2010281528 A JP 2010281528A JP 5498929 B2 JP5498929 B2 JP 5498929B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
oxide layer
oxide
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010281528A
Other languages
English (en)
Other versions
JP2011146701A (ja
JP2011146701A5 (ja
Inventor
シュルツェ ハンス−ヨアヒム
シュトラック ヘルムート
ヴェバー ハンス
Original Assignee
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Publication of JP2011146701A publication Critical patent/JP2011146701A/ja
Publication of JP2011146701A5 publication Critical patent/JP2011146701A5/ja
Application granted granted Critical
Publication of JP5498929B2 publication Critical patent/JP5498929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

本開示は、酸化物層、特に、半導体本体に配置された熱成長酸化物層を有する半導体部品ならびに、このような半導体部品を形成するための方法に関する。
熱成長酸化物層などの酸化物層は、半導体部品に広く用いられている。これらは、ＭＯＳＦＥＴまたはＩＧＢＴなどのＭＯＳトランジスタでゲート誘電体を形成したり、ＳＯＩ基板の２つの半導体層間に絶縁層を形成したりするのに用いられる。あるタイプのＭＯＳトランジスタでは、酸化物層は通常は単結晶である２つの半導体領域すなわち、トランジスタのドリフトゾーンとドリフト制御ゾーンとの間に配置される。ドリフト制御ゾーンは、トランジスタがオン状態にあるときは常に、酸化物層に沿ってドリフトゾーンに電導性蓄積または反転チャネルを生成する。これによって、ドリフト制御ゾーンを持たないＭＯＳトランジスタよりもオン抵抗値が小さくなる。
酸化シリコンなどの熱成長半導体酸化物は通常、生成プロセスに起因する電荷を含む。これらの電荷は、酸化物層と隣接する半導体材料との間の界面にトラップされる界面トラップ電荷；酸化物層における酸化物による固定の正電荷；酸化物中に存在するアルカリイオンＮｉ＋、Ｎａ＋、Ｋ＋に起因する電荷などの移動性のイオン電荷；酸化物トラップ電荷を含み得る。
これらの酸化物電荷は、半導体部品の電気特性に影響することがある。ドリフトゾーンと、酸化物層によってドリフトゾーンから分離されたドリフト制御ゾーンとを有するＭＯＳトランジスタでは、酸化物電荷によってトランジスタの電圧耐圧特性が大幅に損なわれることがある。部品がブロックする（オフ状態にある）と、ドリフトゾーンと、ドリフトゾーンとは対でドープされた本体ゾーンなどのゾーンとの間のｐｎ−結合部分から開始されるドリフトゾーンで、空間電荷領域がドリフトゾーンによって形成される能動半導体ボリュームを伝播する。
空間電荷ゾーンは、ドリフト制御ゾーンでも伝播する。空間電荷領域は、ドリフトゾーンすなわちｐｎ−結合部分の片側における電荷、対でドープされたゾーンすなわちｐｎ−結合部分の他方側における電荷などに起因する電界と関連している。電界強度が臨界値（Ｅｃｒｉｔ）に達すると、アバランシェ破壊が生じてしまう。半導体部品の電圧の耐圧特性は、能動半導体ボリュームの電荷数に依存する。通常、他に何ら対策をほどこさなければ、能動ボリュームのドーピング濃度を下げれば下げるほど電圧の耐圧特性が高まる。この関係で、ドリフトゾーンに隣接する酸化物層の酸化物電荷がドーパント電荷のように作用するため、電圧の耐圧特性に対してマイナス方向に影響することがある。
これらの理由および他の理由で、本発明に対する需要がある。
以下、添付の図面を参照して実施形態について説明する。これらの図面は、基本原理を説明する役割を果たすため、基本原理を理解するのに必要な特徴だけを示してある。図面は一定の縮尺どおりではない。同様の参照符号は、全図をとおして同様の特徴を示す。
第１および第２の半導体領域と、半導体領域間に配置された塩素含有酸化物層とを有する半導体部品を含む半導体デバイスの一実施形態の断面を概略的に示す。 一実施形態の一例による酸化物層の塩素濃度を示す。 ＡおよびＢは、２つの半導体領域間での酸化物層の生成を含む半導体製造方法の一実施形態をそれぞれ概略的に示す。 酸化物層を覆うバリア層を有する半導体部品の一実施形態の断面を概略的に示す。 Ａ〜Ｃは、２つの半導体領域間に酸化物層を含む半導体製造方法の別の実施形態をそれぞれ概略的に示す。 ドリフトゾーンとドリフト制御ゾーンとの間に酸化物層を有する半導体部品の一実施形態の断面を概略的に示す。 図６に示す半導体部品の実施形態の一部の断面を概略的に示す。
以下の詳細な説明では、本明細書の一部をなす添付の図面を参照する。同図には、本発明を実施できる例示として特定の実施形態を示してある。これに関して、「頂部」「底部」「前」「後」「前縁」「後縁」などの方向を示す表現は、説明の対象となる図の向きを基準に用いられる。実施形態の部品は多数の異なる向きで位置決め可能であるため、方向を示す表現は例示目的で用いられているものであり、何ら限定するものではない。本発明の範囲を逸脱することなく他の実施形態を利用してもよく、構造的または論理的な変更をほどこしてもよい旨は理解できよう。したがって、以下の詳細な説明は限定的な意味で解釈されることがなく、本発明の範囲は添付の特許請求の範囲によって規定される。
１つ以上の実施形態で、酸化物電荷が低減され、長期間安定する酸化物層を有する半導体部品を含む半導体デバイスを提供する。
本開示の一実施形態は、第１の半導体領域および第２の半導体領域と、第１の半導体領域と第２の半導体領域との間に配置された酸化物層とを含み、第１の半導体領域および酸化物層が第１の半導体−酸化物界面を形成し、第２の半導体領域および酸化物層が第２の半導体−酸化物界面を形成する半導体部品に関するものである。酸化物層は塩素濃度を有し、塩素濃度が、第１の半導体−酸化物界面の領域における第１の極大点と、第２の半導体−酸化物界面の領域における第２の極大点とを有する。
別の実施形態は、第１の表面を有する半導体本体を提供し、表面から半導体本体まで延在する、トレンチ表面を有する少なくとも１つのトレンチを形成し、塩素の存在下でトレンチ表面に沿って半導体本体を熱的に酸化させることで、トレンチに酸化物層を形成することを含む、半導体部品の形成方法に関するものである。
別の実施形態は、第１の表面を有する第１の半導体本体を提供し、塩素の存在下で第１の表面に沿って第１の半導体本体を熱的に酸化させることで、第１の表面に塩素濃度を有する酸化物層を形成し（第１の半導体本体および酸化物層が第１の半導体−酸化物界面を形成する）、第２の半導体本体層を酸化物層にボンディングし（第２の半導体本体および酸化物層が第２の半導体−酸化物界面を形成する）、第１および第２の半導体本体ならびに酸化物層を含むアレンジメントを、酸化物層の塩素濃度の第１および第２の極大点が第１および第２の半導体−酸化物界面の領域で生じるように選択した加熱プロセスの温度と時間で加熱することを含む、半導体部品の形成方法に関するものである。
図１は、半導体部品の一部の断面を含む半導体の一実施形態を概略的に示す。この半導体部品は、２つの半導体領域１、３と、２つの半導体領域１、３の間に配置された酸化物層２とを含む。半導体領域１、３は、たとえば、シリコンまたは別の半導体材料の単結晶半導体領域である。一実施形態によれば、半導体領域１、３は、ｎドープまたはｐドープされている。別の実施形態によれば、これらの半導体領域は、ｎドープされていない（固有）。
酸化物層２は、酸化シリコン層などの熱成長酸化物層である。第１の半導体領域１と酸化物層２が第１の半導体−酸化物界面１２を形成し、第２の半導体領域３と酸化物層２が第２の半導体−酸化物界面１３を形成する。
酸化物層２は塩素濃度を有する。図２は、半導体−酸化物界面１２、１３に対して垂直なｘ方向での断面Ａ−Ａ（図１参照）における酸化物層２の塩素濃度ＮＣｌの一実施形態を示す。この塩素濃度ＮＣｌには、第１の半導体−酸化物界面１２の領域における第１の極大点と、第２の半導体−酸化物界面１３の領域における第２の極大点という２つの極大点がある。最大塩素濃度ＮＣｌ−ｍａｘすなわち、塩素原子の最大濃度は、たとえば、１０１９ｃｍ−３〜２・１０２１ｃｍ−３の範囲である。最小塩素濃度ＮＣｌ−ｍｉｎは、たとえば、１０１５ｃｍ−３〜１０１８ｃｍ−３の範囲であり、一実施形態では、１０１７ｃｍ−３〜１０１８ｃｍ−３の範囲である。
塩素濃度に２つの極大点を有する酸化物層は、特に、酸化物層の両側に隣接する能動部品エリアを有する部品と関連している。このような部品の実施形態を以下で説明する。「能動部品エリア」とは、たとえば、半導体部品のドリフトまたはベースゾーンである。
酸化物層の厚さｄ１は、具体的な用途に左右されるが、１０ｎｍ〜１μｍの範囲であり、一実施形態では２０ｎｍ〜１２０ｎｍの範囲である。酸化物層２の厚さｄ１とは、半導体−酸化物界面１２、１３に対して垂直な方向での酸化物層２の寸法である。酸化物層は、酸化物層２の酸化物電荷を減少させるか無くす塩素を含有する。この塩素は、半導体−酸化物界面１２、１３の領域に濃度の極大点を有し、半導体−酸化物界面１２、１３に沿って存在する界面トラップ電荷、界面１２、１３付近の酸化物層２に存在する固定酸化物電荷を減少させる。半導体材料は、塩素原子に対する障壁のように作用する。この点と、酸化物層２が２つの半導体領域１、３間に配置されているという事実がゆえに、酸化物層２の塩素濃度は長期間にわたって安定であり、よって酸化物電荷に対して塩素濃度がおよぼす好ましい作用も長期間の作用である。一実施形態では、半導体領域１、２は、エピタキシャル成長させた単結晶半導体領域である。塩素原子はシリコンなどの単結晶半導体材料では拡散しないため、図２に示す塩素分布は長期間安定である。これは、製造プロセスの過程で片側だけ（図示せず）酸化物層が半導体領域または半導体層と隣接する構造の場合とは異なる。このような構造では、塩素が、特に高温プロセスの間、酸化物層から外に拡散してしまうため、酸化物電荷に対する長期間にわたる中和作用はない。
図３Ａ〜図３Ｂは、２つの半導体領域間に配置された熱酸化物層を生成することを含む半導体製造方法の一実施形態を概略的に示す。図３Ａを参照すると、この方法は、半導体本体１００にトレンチ２１を形成することを含む。図示の実施形態では、トレンチ２１は、半導体本体１００の第１の表面１０１から半導体本体１００の垂直方向に延在する。これに関して、「垂直方向」とは、第１の表面１０１に垂直な方向である。トレンチ２１は、垂直方向の側壁を有する。しかしながら、これは単なる一実施形態にすぎず、トレンチ２１は、トレンチ幅ｄ１’が第１の表面１０１の方向に大きくなるようテーパを付けた側壁を有するものであってもよい（点線で示す）。第１の表面１０１の面である水平面では、トレンチ２１は、線形状、矩形状、円形状、六角形状などの多数の異なる幾何学的形状のうちの１つを取り得るものである。トレンチの深さは、たとえば、１０μｍ〜２００μｍの範囲である。一実施形態によれば、側壁は＜１００＞結晶方位を有する。
結果を図３Ｂに示す次のプロセスステップでは、トレンチ２１の表面を酸化環境に曝露することで、熱酸化物２を成長させる。酸化環境は、そのプロセスガスと温度によって規定される。温度は、たとえば、６００℃〜１２５０℃の範囲であり、一実施形態では、８００℃〜１０００℃である。プロセスガスは酸素を含有し、この酸素は酸素分子（Ｏ２）として存在するか、水蒸気（Ｈ２Ｏ）として存在するかのいずれかである。塩素含有酸化物層を得るために、プロセスガスは、一実施形態では塩酸（ＨＣｌ）の形で、塩素をさらに含む。
塩素含有ガス中の塩素の濃度は、プロセスガスの１％〜８％の範囲であり、特に２％〜４％である。塩素含有ガス中の塩素の比率は、熱酸化プロセスの最初から最後まで一定であってもよい。別の実施形態では、塩素含有ガス中の塩素の比率が酸化プロセスの間に変動する。一実施形態によれば、熱酸化プロセスの開始時には、トレンチ２１の表面に薄い酸化物層が生成されるまでプロセスガスに塩素含有ガスを加えない。たとえば、塩酸ガスを塩素含有ガスとして用いる場合、塩素含有ガスを加える前に薄い酸化物層を形成しておくことで、トレンチ表面に沿った半導体材料が塩素含有ガスでエッチされてしまうのを回避できる。別の実施形態によれば、トレンチが完全に満たされるまで塩素含有ガスをプロセスガスに加える。酸化プロセスの期間はトレンチ幅に左右され、トレンチ２１が完全に充填されたら酸化プロセスを停止させる。
図３Ｂでは、酸化物層２はトレンチ（図３Ａの２１）内にのみ配置され、第１の表面１０１には配置されない。これは、まず熱酸化プロセスで第１の表面１０１に酸化物層を生成した後、第１の表面１０１から酸化物層を除去することで得られる。酸化物層を第１の表面１０１から除去するには、エッチングおよび／または化学機械的ポリッシュプロセスを用いればよい。別の実施形態によれば、第１の表面１０１で熱酸化物層が成長するのを防ぐ保護層（図示せず）を第１の表面１０１に形成する。
酸化物層２の厚さｄ１は、トレンチ幅ｄ１’とは異なる。これは、熱酸化プロセスの間に、トレンチの表面に沿って半導体材料から、さらにはプロセスガスにて誘導される酸素から、半導体酸化物層２を生成する化学反応でトレンチ表面にて半導体材料が「消費される」ことによるものである。シリコンを半導体材料として用いると、得られる酸化物のトレンチ幅ｄ１’と層厚ｄ１とのｄ１’：ｄ１比は約０．６：１である。
半導体−酸化物界面１２と、おおよそ１３の領域に極大点を有する、図２に示す塩素濃度は、塩素含有プロセスガスを完全な熱酸化プロセスで加えるか否かとは無関係である。酸化プロセスでは、酸化物層に含まれる塩素原子が半導体−酸化物界面１２、１３の方向にドリフトし、特に、酸化物と半導体材料との界面が塩素原子にとってエネルギー的に好ましい位置であるためシリコン層などの単結晶半導体層には塩素原子が拡散できないことが理由で、これらの界面１２、１３で塩素濃度の極大点が生じる。
この半導体部品の製造プロセスには、部品の半導体本体を最大１０００℃以上の温度まで加熱する温度プロセスが必要である。これらの温度プロセスは、重要な役割を果たす。これらの温度プロセスは、たとえば、ドーパントを半導体本体に拡散させたり、埋め込んだドーパントを活性化させたり、あるいは埋め込みプロセスに起因する結晶損傷を回復させたりするのに用いられる。酸化物層２が半導体材料で覆われていない第１の表面１０１で塩素原子が酸化物層２から出て拡散するのを防ぐために、酸化物層２の上にある第１の表面１０１に障壁を配置してもよい。一実施形態では、トレンチ深さｄ２がトレンチ幅ｄ１’よりもかなり大きく、この場合、比較的小さな外への拡散しかない。一実施形態によれば、トレンチ深さｄ２とトレンチ幅ｄ１’とのｄ２／ｄ１’比が１００〜５０００であり、トレンチ深さｄ２が１０μｍ〜３０μｍの範囲などで、トレンチ幅ｄ１’が２０ｎｍ〜１２０ｎｍの範囲などである。
図４は、酸化物層２の上で第１の表面１０１に障壁４を有する半導体部品の断面を示す。障壁４は、酸化物層２を、第１の表面１０１の領域に露出した領域で少なくとも部分的に覆う。一実施形態によれば、障壁４は、第１の表面１０１の上で酸化物層２を完全に覆う。
障壁４は、塩素原子が酸化物層２から出て拡散するのを防止するよう構成される。このため、障壁４は、窒化シリコン層などの窒化物層またはシリコン層を含むものであってもよい。別の実施形態によれば、障壁４は、異なる材料からなる少なくとも２つの層を有する層スタックを含む。一実施形態によれば、（これを図４に破線で示す）障壁４は、酸化物層４１と、窒化物層４２と、さらに酸化物層４３とを有する層スタックを含む。このような層スタックを、以下ＯＮＯスタックとも呼ぶ（Ｏが酸化物、Ｎが窒化物である）。
図５Ａ〜図５Ｃは、２つの半導体領域間に配置される熱酸化物層を生成することを含む半導体製造方法の別の実施形態を示す。図５Ａを参照すると、第１の半導体本体２００が設けられ、第１の半導体本体２００が第１の半導体領域１を形成している。
図５Ｂを参照すると、第１の表面２０１で酸化物層２’を熱成長させる。酸化物層２’については、塩素の存在下で第１の半導体本体２００の第１の表面２０１を酸化環境に露出することで成長させる。酸化プロセスでのプロセスパラメータすなわち、プロセスガスの温度と組成ならびに、プロセスガスの温度と組成の任意のバリエーションが、図３Ａ〜図３Ｂを参照して示したプロセスのパラメータに対応するものであってもよい。
図５Ｃを参照すると、第２の半導体領域３を形成する第２の半導体本体３００が、第１の半導体本体２００とは反対を向いた酸化物層２’の表面にボンディングされる。第２の半導体本体３００を酸化物層２’にボンディングするには、たとえば、第２の半導体本体３００を酸化物層２’の頂部に配置し、第２の半導体本体３００を酸化物層２’にボンディングするための温度プロセスを実施すればよい。この温度プロセスの温度は、たとえば、４００℃〜１２５０℃の範囲であり、一実施形態では、９００℃〜１２００°］。一実施形態によれば、第２の半導体３００は、酸化物層２’にボンディングされる側に任意の熱的に成長または成膜される酸化物層を有し、この酸化物層が任意に塩素原子を含むものであってもよい。
上記の説明を参照すると、半導体領域と隣接していないまたは半導体領域で覆われていない領域では、塩素原子が酸化物層から外に拡散する。この作用によって、第１の半導体本体２００とは反対を向いた表面に露出した酸化物層２’の塩素濃度は、図２に概略的に示す塩素濃度に対応しない。酸化物層２’の塩素濃度は、１つの極大点しか持たない、すなわち、酸化物層２’と半導体本体２００との半導体−酸化物界面１２だけに極大点が存在する。さらに、一部の塩素原子が外に拡散することで、酸化物層２’は、２つの極大点を有する酸化物層よりも酸化物中の塩素原子量が少ない。
ボンディングプロセスで適用される温度に依存し、任意にボンディング温度プロセスの時間にも依存する図２に示すような塩素濃度特性を得るために、第２の半導体本体３００を酸化物層２’にボンディングした後に、別の温度プロセスを実施してもよい。この温度プロセスの温度は、一実施形態では、７００℃〜１１００℃の範囲であり、熱プロセスの時間は、一実施形態では、１時間から数時間の範囲である。この熱プロセスの間、酸化物層２’に存在する塩素原子にはドリフトプロセスがなされて、半導体−酸化物界面１２、１３の領域での塩素原子の蓄積時に塩素原子が再分布し、図５Ｃによる界面１３は、酸化物層２と第２の半導体本体３００との間の界面である。換言すると、ボンドアニーリングプロセスでは、酸化物層２’内に存在する塩素原子の拡散移動度が高まり、塩素分布の再配置が起こり得る。アニーリングプロセスで温度をランプダウンする段階で、塩素原子が界面１２および１３で除去され、図２に示すような塩素濃度分布になる。製造プロセスの後のステージにおける７００℃〜１２００℃の範囲の別の温度プロセスで、塩素の再分布をさらに改善可能である。結果として、アニーリングプロセス前の状況とは異なり、界面１２の範囲だけでなく、界面１３の領域でも塩素濃度の極大点が形成される。図５Ｃの参照符号２は、別の温度プロセス終了時の酸化物層を示すため、図５Ｃの酸化物層２は塩素濃度特性が図２のようになる。
図５Ａ〜図５Ｃは、第１および第２の半導体本体２００、３００ならびに、半導体本体２００、３００間に配置された酸化物層を有する半導体アレンジメントのセクションを概略的に示したものにすぎない点に注意されたい。半導体本体２００、３００のうちの一方で覆われていない酸化物層の端で塩素原子が酸化物層２から外に拡散するのを防ぐために、これらの領域では好適な障壁（図示せず）を酸化物層２の上に配置してもよい。
図６は、第１および第２の半導体領域１、３と、２つの半導体領域１、３間に配置された熱酸化物層２とを有する半導体部品の垂直断面を概略的に示す。図６に示す半導体部品では、第１の半導体領域１がドリフトゾーンを形成し、第２の半導体領域３がドリフト制御ゾーンを形成し、酸化物層２がドリフト制御ゾーン誘電体を形成する。ドリフトゾーン１は、第１および第２の部品ゾーン５、６間に配置される。ドリフトゾーン１と、第１および第２の部品ゾーン５、６のうちの一方との間に、ｐｎ−結合部分およびショットキーコンタクトのうちの一方を形成する。
一実施形態によれば、半導体部品はショットキーダイオードである。この場合、第１の部品ゾーン５などの第１および第２の部品ゾーン５、６のうちの一方が、ショットキーメタルゾーンであり、第２の部品ゾーン６などの第１および第２の部品ゾーン５、６のうちの他方が、電導度のタイプがドリフトゾーン１と同一であるがドリフトゾーン１よりも高度にドープされた半導体ゾーンである。ショットキーコンタクトを逆方向にバイアスさせる電圧が第１および第２の部品ゾーン５、６の端子５１、６１間に印加されると常にショットキーダイオードがブロックし、ショットキーコンタクトを順方向にバイアスさせる電圧が端子５１、６１間に印加されると常にショットキーダイオードが導通する。部品のオン状態では、第１および第２の部品ゾーン５、６間のドリフトゾーン１で電導チャネルをドリフト制御ゾーン誘電体２に沿って生じさせるのに好適なドリフト制御ゾーン３に電位が印加される。この電導チャネルは、部品のオン抵抗値を大幅に低減する。部品のオフ状態では、空間電荷領域がショットキー結合部分から開始してドリフトゾーン１を伝播する。ドリフトゾーン１と同様に、ドリフト制御ゾーン３も単結晶半導体材料であるため、空間電荷領域はドリフト制御ゾーン３も伝播する。
別の実施形態によれば、半導体部品がＭＯＳＦＥＴである。第１の部品ゾーン５が半導体部品の本体ゾーンであり、第２の部品ゾーン６がドレインゾーンである。本体ゾーン５、ドリフトゾーン１、ドレインゾーン６がゆえに、半導体部品は、本体ゾーン５の領域に配置された制御構造９０を有する。制御構造９０については、図６では概略的に示すのみにとどめ（点線）、図７に詳細に示してある。
制御構造９０は、本体ゾーン５に配置され、ドリフトゾーン２とは分離されたソースゾーン９１と、ゲート端子Ｇを有するゲート電極９２とを含む。ゲート電極９２は、ソースゾーン９１、本体ゾーン５、ドリフトゾーン１から誘電的に絶縁され、ソースゾーン９１から本体ゾーン５を介してドリフトゾーン１まで延在している。図７に示す実施形態では、ゲート電極９２は、半導体本体のトレンチに配置されたトレンチ電極である。しかしながら、平面ゲート電極などの他のゲート電極構造も同様に使用できる。
ＭＯＳＦＥＴは、タイプがソースおよびドレインゾーン９１、６の電導度のタイプで決まるｎ型またはｐ型ＭＯＳＦＥＴであってもよい。ｎ型ＭＯＳＦＥＴは、ｎドープされたソースおよびドレイン領域９１、６を有し、ｐ型ＭＯＳＦＥＴは、ｐドープされたソースおよびドレイン領域９１、６を有する。本体ゾーン５は、対でドープされたソースゾーン９１である。ドリフトゾーン１は、ソースおよびドレインゾーン９１、６と同じドーピングタイプであるか、ソースおよびドレイン領域９１、６とは対でドープされている。第１の例では本体ゾーン５とドリフトゾーン１との間にｐｎ−結合部分が形成され、第２の例ではドリフトゾーン１とドレインゾーン６との間にｐｎ−結合部分が形成される。このｐｎ−結合部分から開始して、部品がブロックする（オフ状態にある）と常に空間電荷領域がドリフトゾーン１を伝播する。ｐｎ−結合部分を逆方向にバイアスさせる電圧がドレイン端子６１とソース端子５１Ｓとの間に印加され、ソースゾーン９１とドリフトゾーン１との間の本体ゾーン５で電導チャネルを防止するようゲート端子Ｇを介してゲート電極９２が制御されると常に、部品はブロックする。ソース端子５１Ｓは、ソース電極９１を介してソースゾーン９１および本体ゾーン５の両方と接触する。
ソースゾーン９１とドリフトゾーン１との間のゲート誘電体ゾーン９３に沿って反転チャネルを生成するようゲート電極９２が制御されると、ＭＯＳＦＥＴが導通する（オン状態になる）。ｎ型ＭＯＳＦＥＴでは、反転チャネルを生成するためにソース電位に対して正の電位がゲート電極９２に印加されることになる。
オン状態では、ドレインと本体ゾーン６、５との間のドリフト制御ゾーン誘電体２に沿ってドリフトゾーン１で電導チャネルを生じるようドリフト制御ゾーン３がバイアスされる。図６および図７を参照すると、ドリフト制御ゾーン３がダイオードなどの整流素子８を介してドレインゾーン６と連結される。整流素子は、部品のオン状態のときに、ドリフト制御ゾーン３がドレインゾーン６に放電されないように接続される。以下、図６および図７によるＭＯＳＦＥＴの動作原理について、ｎドープされたドリフトゾーンを有するｎ型ＭＯＳＦＥＴの場合を例に説明する。
オン状態では、ドリフト制御ゾーン３は、ドリフトゾーン１の電位に対して正の電位に荷電されるため、ドリフトゾーン１でドリフト制御ゾーン誘電体２に沿って蓄積チャネルが生成される。ドリフト制御ゾーン３に必要な電荷は、たとえば、第２の整流素子４４を介してゲート端子Ｇから得られる。第２の整流素子は、ゲート端子方向でのドリフト制御ゾーン３の放電が防止されるような形で接続されている。
部品のオン状態のときにドリフト制御ゾーン３で必要な電荷を貯めるために、オフ状態でドリフト制御ゾーン３と基準電位の端子との間にソース端子Ｓなどの任意のコンデンサを接続する。コンデンサは、部品のスイッチングロスを低く抑えておく一助となる。これは、スイッチングプロセスのたびにドリフト制御ゾーンの電荷を提供する必要がないためである。
一実施形態によれば、コンデンサは、コンデンサ誘電体として図４を参照して説明した障壁４を含み、さらに、第１の電極および第２の電極４４を含む。この実施形態では、第１の電極がドリフト制御ゾーン３である。任意に、別の半導体ゾーン３１（点線で示す）が第１の電極として作用してもよい。ｎ型ＭＯＳＦＥＴでは、半導体ゾーン３１が、たとえば、ｐドープされたゾーンであるのに対し、ドリフト制御ゾーン３はｎドープされたゾーンであればよい。第２の電極４４は、たとえば金属電極である。
本明細書に記載のさまざまな例示的実施形態の特徴を互いに組み合わせてもよい（そうでない旨を特に明記した場合を除く）旨は、理解できよう。
以上、本明細書では特定の実施形態について例示ならびに説明してきたが、本発明の範囲を逸脱することなく、図示し説明した特定の実施形態に代えて多岐にわたる別のおよび／または等価な実現例を用いてもよいことは、当業者であれば自明であろう。本出願は、本明細書に開示した特定の実施形態に関する改変例または変更例をすべて包含することを意図したものである。したがって、本発明は特許請求の範囲ならびにその等価物によってのみ限定されるものである。
１ 半導体領域
２ 酸化物層
３ 半導体領域
１２ 第１の半導体−酸化物界面
１３ 第２の半導体−酸化物界面
２１ トレンチ
１００ 半導体本体

Claims (22)

  1. 第１の半導体領域および第２の半導体領域と、
    前記第１の半導体領域と前記第２の半導体領域との間に配置された熱成長半導体酸化物である酸化物層と、を含み、第１の半導体領域および前記酸化物層が第１の半導体−酸化物界面を形成し、第２の半導体領域および前記酸化物層が第２の半導体−酸化物界面を形成し、
    前記酸化物層が塩素濃度を有し、前記塩素濃度が、前記第１の半導体−酸化物界面の領域における第１の極大点と、前記第２の半導体−酸化物界面の領域における第２の極大点とを有し、
    前記第１および第２の極大点領域における塩素濃度が１０ １９ ｃｍ −３ 〜２・１０ ２１ ｃｍ −３ であり、
    前記塩素濃度が、前記第１の半導体−酸化物界面と前記第２の半導体−酸化物界面との間に、前記第１の極大点および前記第２の極大点未満の最小を有し、最小の塩素濃度が１０ １５ ｃｍ −３ 〜１０ １８ ｃｍ −３ である、半導体部品。
  2. 前記酸化物層が、前記第１および第２の半導体−酸化物界面間の酸化物層の寸法である厚さを有し、当該厚さが１０ｎｍ〜１μｍである、請求項１に記載の半導体部品。
  3. 前記第１および第２の半導体領域がシリコン領域である、請求項１または２に記載の半導体部品。
  4. 前記第１および第２の半導体領域が単結晶半導体領域である、請求項１から３のいずれか１項に記載の半導体部品。
  5. 第１の半導体領域および第２の半導体領域と、
    前記第１の半導体領域と前記第２の半導体領域との間に配置された熱成長半導体酸化物である酸化物層と、を含み、第１の半導体領域および前記酸化物層が第１の半導体−酸化物界面を形成し、第２の半導体領域および前記酸化物層が第２の半導体−酸化物界面を形成し、
    前記酸化物層が塩素濃度を有し、前記塩素濃度が、前記第１の半導体−酸化物界面の領域における第１の極大点と、前記第２の半導体−酸化物界面の領域における第２の極大点とを有し、
    前記第１および第２の極大点領域における塩素濃度が１０ １９ ｃｍ −３ 〜２・１０ ２１ ｃｍ −３ であり、
    前記塩素濃度が、前記第１の半導体−酸化物界面と前記第２の半導体−酸化物界面との間に、前記第１の極大点および前記第２の極大点未満の最小を有し、最小の塩素濃度が１０ １５ ｃｍ −３ 〜１０ １８ ｃｍ −３ であり、
    前記第１および第２の半導体領域ならびに前記酸化物層が、第１の表面を有する半導体本体に配置され、
    前記酸化物層が前記半導体本体の表面まで延在し、
    障壁が、前記表面に配置され、前記表面まで延在する前記酸化物層のセクションを少なくとも部分的に覆う、半導体部品。
  6. 前記障壁がシリコン層または窒化物層を含む、請求項５に記載の半導体部品。
  7. 前記障壁が、異なる材料からなる少なくとも２つの層を有する層スタックを含む、請求項５に記載の半導体部品。
  8. 前記障壁が、少なくとも１つの酸化物層と少なくとも１つの窒化物層とを含む、請求項７に記載の半導体部品。
  9. 前記第１および第２の半導体領域が能動部品領域である、請求項１に記載の半導体部品。
  10. 第１の半導体領域および第２の半導体領域と、
    前記第１の半導体領域と前記第２の半導体領域との間に配置された熱成長半導体酸化物である酸化物層と、を含み、第１の半導体領域および前記酸化物層が第１の半導体−酸化物界面を形成し、第２の半導体領域および前記酸化物層が第２の半導体−酸化物界面を形成し、
    前記酸化物層が塩素濃度を有し、前記塩素濃度が、前記第１の半導体−酸化物界面の領域における第１の極大点と、前記第２の半導体−酸化物界面の領域における第２の極大点とを有し、
    前記第１および第２の極大点領域における塩素濃度が１０ １９ ｃｍ −３ 〜２・１０ ２１ ｃｍ −３ であり、
    前記塩素濃度が、前記第１の半導体−酸化物界面と前記第２の半導体−酸化物界面との間に、前記第１の極大点および前記第２の極大点未満の最小を有し、最小の塩素濃度が１０ １５ ｃｍ −３ 〜１０ １８ ｃｍ −３ であり、
    前記第１の半導体領域が前記半導体部品のドリフト領域を形成し、前記第２の半導体領域がドリフト制御領域を形成し、
    前記半導体部品が、
    前記ドリフト領域と隣接し、整流素子を介して前記ドリフト制御領域に連結されるドレイン領域と、
    前記ドレイン領域から距離をおいて配置される少なくとも１つの制御構造と、をさらに含む半導体部品。
  11. 前記制御構造が、
    ソースゾーンと、
    前記ソースゾーンと前記ドリフトゾーンとの間に配置された本体ゾーンと、
    前記本体ゾーンに隣接して配置され、ゲート誘電体によって前記本体ゾーンから絶縁されたゲート電極と、を含む、請求項１０に記載の半導体部品。
  12. 前記ドリフト制御領域に接続されたコンデンサをさらに含む、請求項１１に記載の半導体部品。
  13. 前記コンデンサが、前記ドリフト制御領域とソースおよび本体領域のうちの一方との間に接続されている、請求項１２に記載の半導体部品。
  14. 第１の表面を有する半導体本体を提供し、
    表面から半導体本体まで延在する、トレンチ表面を有する少なくとも１つのトレンチを形成し、
    塩素含有ガスによる塩素の存在下で前記トレンチ表面にて前記半導体本体を熱的に酸化させることで、前記トレンチに酸化物層を形成することを含み、
    前記酸化物層の塩素濃度の第１および第２の極大点が前記半導体本体と前記トレンチとの２つの界面の領域で生じ、前記塩素濃度の前記第１の極大点および前記第２の極大点未満の最小点が前記２つの界面の間で生じ、
    前記塩素含有ガスの濃度が、酸化環境におけるプロセスガスの１％〜８％または２％〜８％である、半導体部品の形成方法。
  15. 少なくとも前記少なくとも１つのトレンチが形成される領域における前記半導体本体が、単結晶半導体材料で形成される、請求項１４に記載の方法。
  16. 前記半導体材料がシリコンである、請求項１５に記載の方法。
  17. 完全な熱酸化プロセスの間に塩素が存在する、請求項１４に記載の方法。
  18. 前記熱酸化プロセスの間に一時的に塩素が存在する、請求項１４に記載の方法。
  19. 前記酸化プロセスの開始時に塩素が存在せず、塩素は開始時よりも後で存在する、請求項１８に記載の方法。
  20. 前記塩素含有ガスの濃度が前記酸化プロセスの間に変動する、請求項１４に記載の方法。
  21. 少なくとも１つの窒化物層を形成することを含めて、前記酸化物層上の第１の表面に障壁を形成することをさらに含む、請求項１４に記載の方法。
  22. トレンチと第１の表面を有する第１の半導体本体を提供し、
    前記第１の表面に塩素濃度を有し、前記第１の半導体本体とで第１の半導体−酸化物界面を形成する酸化物層を、塩素の存在下で前記第１の表面に沿って前記第１の半導体本体を熱的に酸化させることで形成し、
    前記酸化物層とで第２の半導体−酸化物界面を形成する第２の半導体本体を、前記酸化物層にボンディングし、
    前記第１および第２の半導体本体ならびに前記酸化物層を含むアレンジメントを、前記酸化物層の塩素濃度の第１および第２の極大点が前記第１および第２の半導体−酸化物界面の領域で生じ、前記塩素濃度の前記第１の極大点および前記第２の極大点未満の最小点が前記第１の半導体−酸化物界面と前記第２の半導体−酸化物界面との間で生じるように選択した加熱プロセスの温度と時間で加熱することを含み、前記加熱プロセスが７００℃〜１１００℃の範囲で、１時間から数時間の範囲で加熱し、前記塩素含有ガスの濃度が、酸化環境におけるプロセスガスの１％〜８％または２％〜８％である、半導体部品の形成方法。
JP2010281528A 2009-12-17 2010-12-17 酸化物層を有する半導体部品 Expired - Fee Related JP5498929B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/640,974 US20110147817A1 (en) 2009-12-17 2009-12-17 Semiconductor component having an oxide layer
US12/640,974 2009-12-17

Publications (3)

Publication Number Publication Date
JP2011146701A JP2011146701A (ja) 2011-07-28
JP2011146701A5 JP2011146701A5 (ja) 2011-09-22
JP5498929B2 true JP5498929B2 (ja) 2014-05-21

Family

ID=44149850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010281528A Expired - Fee Related JP5498929B2 (ja) 2009-12-17 2010-12-17 酸化物層を有する半導体部品

Country Status (3)

Country Link
US (1) US20110147817A1 (ja)
JP (1) JP5498929B2 (ja)
DE (1) DE102010063271A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7318575B2 (ja) 2020-03-17 2023-08-01 コベルコ建機株式会社 建設機械
JP7444418B2 (ja) 2019-01-31 2024-03-06 コベルコ建機株式会社 建設機械

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289330B2 (en) * 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate and method for forming
TWI796599B (zh) * 2019-09-30 2023-03-21 台灣積體電路製造股份有限公司 絕緣層上半導體（soi）基底、形成絕緣層上半導體基底的方法以及積體電路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04157765A (ja) * 1990-10-20 1992-05-29 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型電界効果トランジスタ及びその製法
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
JP2000150636A (ja) * 1998-11-06 2000-05-30 Nec Corp 半導体装置とその製造方法
JP2003204063A (ja) * 2002-01-10 2003-07-18 Toshiba Corp 半導体装置及びその製造方法
US6838396B2 (en) * 2003-03-28 2005-01-04 International Business Machines Corporation Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction
JP2005197684A (ja) * 2004-12-21 2005-07-21 Sanyo Electric Co Ltd 半導体装置
JP2006310350A (ja) * 2005-04-26 2006-11-09 Ishikawajima Harima Heavy Ind Co Ltd 素子間分離領域の形成方法
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
EP1908119B1 (de) * 2005-07-27 2012-04-18 Infineon Technologies Austria AG Halbleiterbauelement mit einer driftzone und einer driftsteuerzone
DE102005047102B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit pn-Übergang
JP5032145B2 (ja) * 2006-04-14 2012-09-26 株式会社東芝 半導体装置
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101436116B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 그 제조 방법, 및 반도체 장치
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US20090032861A1 (en) * 2007-07-30 2009-02-05 Zhong Dong Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus
JP2009076637A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009272365A (ja) * 2008-05-01 2009-11-19 Renesas Technology Corp 半導体装置の製造方法
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444418B2 (ja) 2019-01-31 2024-03-06 コベルコ建機株式会社 建設機械
JP7318575B2 (ja) 2020-03-17 2023-08-01 コベルコ建機株式会社 建設機械

Also Published As

Publication number Publication date
US20110147817A1 (en) 2011-06-23
DE102010063271A1 (de) 2011-06-22
JP2011146701A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
TWI353025B (en) Semiconductor structure with improved on resistanc
JP5580150B2 (ja) 半導体装置
TWI412071B (zh) 自對準電荷平衡的功率雙擴散金屬氧化物半導體製備方法
US8981462B2 (en) Semiconductor device
JP2007027266A (ja) 半導体素子及びその製造方法
JP2005056912A (ja) 半導体装置及びその製造方法
KR20130031205A (ko) 반도체 장치 및 그 제조 방법
TW201427022A (zh) 帶有自對准有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
JP2008108962A (ja) 半導体装置
US20070069288A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20140374774A1 (en) Semiconductor device and method for manufacturing same
US9443943B2 (en) Semiconductor device and fabrication method thereof
CN212676274U (zh) 电荷平衡功率器件
TW201421683A (zh) 具有低米勒電容之金氧半場效電晶體元件及其製作方法
JP5498929B2 (ja) 酸化物層を有する半導体部品
US8723256B1 (en) Semiconductor device and fabricating method thereof
US8471334B2 (en) Lateral power MOSFET device having a liner layer formed along the current path to reduce electric resistance and method for manufacturing the same
TWI525817B (zh) Semiconductor device and method for manufacturing semiconductor device
CN115101592B (zh) 沟槽型晶体管及其制造方法
JP2008060416A (ja) 半導体装置
JP2008147232A (ja) 炭化珪素半導体装置およびその製造方法
JP6022777B2 (ja) 半導体装置の製造方法
US20140070309A1 (en) Semiconductor device and manufacturing method of the same
JP2007173878A (ja) 半導体装置
JP2012248760A (ja) トレンチゲートパワー半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5498929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees