DE102010063271A1 - Halbleiterbauelement mit einer Oxidschicht - Google Patents

Halbleiterbauelement mit einer Oxidschicht Download PDF

Info

Publication number
DE102010063271A1
DE102010063271A1 DE102010063271A DE102010063271A DE102010063271A1 DE 102010063271 A1 DE102010063271 A1 DE 102010063271A1 DE 102010063271 A DE102010063271 A DE 102010063271A DE 102010063271 A DE102010063271 A DE 102010063271A DE 102010063271 A1 DE102010063271 A1 DE 102010063271A1
Authority
DE
Germany
Prior art keywords
semiconductor
oxide layer
chlorine
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010063271A
Other languages
English (en)
Inventor
Hans-Joachim Dr. 82024 Schulze
Helmut Dr. 80804 Strack
Hans Dr. 83457 Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102010063271A1 publication Critical patent/DE102010063271A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

Beschrieben wird ein Halbleiterbauelement mit einer Oxidschicht und ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer Oxidschicht. Das Halbleiterbauelement umfasst: ein erstes Halbleitergebiet (1) und ein zweites Halbleitergebiet (3); eine Oxidschicht (2), die zwischen dem ersten und zweiten Halbleitergebiet (1, 3) angeordnet ist, wobei das erste Halbleitergebiet (1) und die Oxidschicht (2) eine erste Halbleiter-Oxid-Grenzfläche (12) bilden und das zweite Halbleitergebiet (3) und die Oxidschicht (2) eine zweite Halbleiter-Oxid-Grenzfläche (13) bilden; wobei die Oxidschicht (2) eine Chlorkonzentration aufweist, wobei die Chlorkonzentration ein erstes Maximum im Bereich der ersten Halbleiter-Oxid-Grenzfläche (12) aufweist und ein zweites Maximum im Bereich der zweiten Halbleiter-Oxid-Grenzfläche (13) aufweist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einer Oxidschicht, insbesondere einer thermisch gewachsenen Oxidschicht, die in einem Halbleiterkörper angeordnet ist, und ein Verfahren zur Herstellung eines solchen Halbleiterbauelements.
  • Oxidschichten, wie beispielsweise thermisch gewachsene Oxidschichten, sind in Halbleiterbauelementen weit verbreitet. Sie werden als Gatedielektrika in MOS-Transistoren, wie beispielsweise in MOSFET oder IGBT, oder als Isolationsschichten zwischen zwei Halbleiterschichten in einem SOI-Substrat verwendet. Bei einem neuen Typ von MOS-Transistoren ist eine Oxidschicht zwischen zwei üblicherweise monokristallinen Halbleitergebieten angeordnet, nämlich der Driftzone des Transistors und einer so genannten Driftsteuerzone. Bei diesem Bauelement erzeugt die Driftsteuerzone einen leitenden Akkumulationskanal oder Inversionskanal in der Driftzone entlang der Oxidschicht immer dann, wenn sich der Transistor im eingeschalteten Zustand bzw. Ein-Zustand befindet. Dies führt zu einem niedrigeren Einschaltwiderstand im Vergleich zu MOS-Transistoren, die keine solche Driftsteuerzone aufweisen.
  • Ein thermisch gewachsenes Halbleiteroxid, wie ein Siliziumoxid, umfasst üblicherweise elektrische Ladungen, die aus dem Herstellungsprozess resultieren. Diese Ladungen können umfassen: an der Grenzfläche gehaltene Ladungen (interface trapped charges), also Ladungen, die an der Grenzfläche zwischen der Oxidschicht und dem benachbarten Halbleitermaterial gehalten bzw. ”gefangen” sind; feste positive Oxidladungen in der Oxidschicht; bewegliche Ionenladungen, wie beispielsweise Ladungen, die aus Alkaliionen, wie Ni+, Na+ oder K+, die in dem Oxid vorhanden sind, resultieren; und im Oxid gefangene Ladungen (oxide trapped charges).
  • Diese Oxidladungen können die elektrischen Eigenschaften des Halbleiterbauelements beeinflussen. In MOS-Transistoren, die eine Driftzone aufweisen und die eine Driftsteuerzone aufweisen, die von der Driftzone durch eine Oxidschicht getrennt ist, können Ladungen die Spannungsfestigkeit des Transistors wesentlich beeinflussen. Wenn das Bauelement sperrt (sich im ausgeschalteten Zustand befindet) breitet sich in dem aktiven Halbleitervolumen, das durch die Driftzone gebildet ist, eine Raumladungszone aus, und zwar ausgehend von einem pn-Übergang zwischen der Driftzone und einer Zone, die komplementär zu der Driftzone dotiert ist, wie beispielsweise einer Bodyzone. Die Raumladungszone breitet sich auch in der Driftsteuerzone aus. Die Raumladungszone ist verbunden mit einem elektrischen Feld, das beispielsweise aus Ladungen in der Driftzone, d. h. auf einer Seite des pn-Übergangs, und aus Ladungen in der komplementär dotierten Zone, d. h. auf der anderen Seite des pn-Übergangs, resultiert. Ein Lawinendurchbruch setzt ein, wenn die elektrische Feldstärke einen kritischen Wert (Ecrit) erreicht. Die Spannungsfestigkeit eines Halbleiterbauelements ist abhängig von der Anzahl von Ladungen in dem aktiven Halbleitervolumen. Im allgemeinen – wenn keine zusätzlichen Maßnahmen ergriffen werden – nimmt die Spannungsfestigkeit mit einer abnehmenden Dotierungskonzentration in dem aktiven Volumen zu. In diesem Zusammenhang wirken Oxidladungen in der Oxidschicht benachbart zu der Driftzone wie Dotierstoffladungen und können daher die Spannungsfestigkeit negativ beeinflussen.
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement zur Verfügung zu stellen, das reduzierte Oxidladungen aufweist und das langzeitstabil ist, und ein Verfahren zur Herstellung eines solchen Halbleiterbauelements zur Verfügung zu stellen. Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1 und durch Verfahren gemäß der Ansprüche 16 oder 25 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Ausführungsbeispiel betrifft ein Halbleiterbauelement, das aufweist: ein erstes Halbleitergebiet und ein zweites Halbleitergebiet; eine Oxidschicht, die zwischen dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet angeordnet ist, wobei das erste Halbleitergebiet und die Oxidschicht eine erste Halbleiter-Oxid-Grenzfläche bilden, und das zweite Halbleitergebiet und die Oxidschicht eine zweite Halbleiteroxid-Grenzfläche bilden. Die Oxidschicht besitzt eine Chlorkonzentration, wobei die Chlorkonzentration ein erstes Maximum im Bereich der ersten Halbleiter-Oxid-Grenzfläche aufweist und ein zweites Maximum im Bereich der zweiten Halbleiter-Oxid-Grenzfläche aufweist.
  • Ein weiteres Ausführungsbeispiel betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers mit einer ersten Oberfläche; Herstellen wenigstens eines Grabens, der sich ausgehend von der Oberfläche in den Halbleiterkörper erstreckt, wobei der Graben Grabenoberflächen besitzt; Herstellen einer Oxidschicht in dem Graben durch thermisches Oxidieren des Halbleiterkörpers entlang der Grabenoberflächen in Anwesenheit von Chlor.
  • Ein weiteres Ausführungsbeispiel betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: Bereitstellen eines ersten Halbleiterkörpers mit einer ersten Oberfläche; Herstellen einer Oxidschicht mit einer Chlorkonzentration auf der ersten Oberfläche durch thermisches Oxidieren des ersten Halbleiterkörpers entlang der ersten Oberfläche in Anwesenheit von Chlor, wobei der erste Halbleiterkörper und die Oxidschicht eine erste Halbleiteroxid-Grenzfläche bilden; Bonden eines zweiten Halbleiterkörpers auf die Oxidschicht, wobei der zweite Halbleiterkörper und die Oxidschicht eine zweite Halbleiter-Oxid-Grenzfläche bilden; Aufheizen der Anordnung mit dem ersten und dem zweiten Halbleiterkörper und der Oxidschicht, wobei die Temperatur und die Dauer des Aufheizprozesses so gewählt sind, dass ein erstes und ein zweites Maximum der Chlorkonzentration in der Oxidschicht in dem Bereich der ersten und zweiten Halbleiter-Oxid-Grenzflächen auftritt.
  • Ausführungsbeispiele werden nachfolgend unter Bezugnahme auf Zeichnungen näher erläutert. Diese Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass lediglich solche Merkmale dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind. Die Zeichnungen sind nicht maßstabsgerecht. Gleiche Bezugszeichen bezeichnen gleiche Merkmale mit gleicher Bedeutung in den Zeichnungen.
  • 1 veranschaulicht schematisch einen Querschnitt durch ein Halbleiterbauelement mit einem ersten und einem zweiten Halbleitergebiet und einer Chlor enthaltenden Oxidschicht, die zwischen den Halbleitergebieten angeordnet ist.
  • 2 veranschaulicht die Chlorkonzentration in der Oxidschicht gemäß einem Beispiel.
  • 3A–3B veranschaulichen schematisch ein erstes Beispiel für ein Verfahren zum Herstellen einer Oxidschicht zwischen zwei Halbleitergebieten.
  • 4 veranschaulicht schematisch einen Querschnitt durch ein Halbleiterbauelement mit einer Barriereschicht, die eine Oxidschicht abdeckt.
  • 5 veranschaulicht schematisch ein weiteres Verfahren zum Herstellen einer Oxidschicht zwischen zwei Halbleitergebieten.
  • 6 veranschaulicht schematisch einen Querschnitt durch ein Halbleiterbauelement mit Oxidschichten zwischen Driftzonen und Driftsteuerzonen.
  • 7 veranschaulicht schematisch einen Querschnitt durch einen Teil eines Ausführungsbeispiels des Halbleiterbauelements gemäß 6.
  • 1 veranschaulicht schematisch einen Querschnitt durch einen Teil eines Halbleiterbauelements. Das Halbleiterbauelement umfasst zwei Halbleitergebiete 1, 3 und eine Oxidschicht 2, die zwischen den Halbleitergebieten 1, 3 angeordnet ist. Die Halbleitergebiete 1, 3 sind beispielsweise monokristalline Halbleitergebiete aus Silizium oder einem anderen Halbleitermaterial. Gemäß einem Ausführungsbeispiel sind die Halbleitergebiete 1, 3 entweder n-dotiert oder p-dotiert. Gemäß einem weiteren Ausführungsbeispiel sind diese Halbleitergebiete nicht-dotiert (intrinsisch).
  • Die Oxidschicht 2 ist eine thermisch gewachsene Oxidschicht, wie beispielsweise eine Siliziumoxidschicht (SiO2-Schicht). Das erste Halbleitergebiet 1 und das zweite Halbleitergebiet 3 bilden eine erste Halbleiter-Oxid-Grenzfläche 12, und das zweite Halbleitergebiet 3 und die Oxidschicht 2 bilden eine zweite Halbleiter-Oxid-Grenzfläche 13.
  • Die Oxidschicht 2 besitzt eine Chlorkonzentration. Bezugnehmend auf 2, die die Chlorkonzentration NCl der Oxidschicht 2 in einer Schnittebene A-A (vgl. 1) und in einer Richtung x senkrecht zu den Halbleiter-Oxid-Grenzflächen 12, 13 zeigt, besitzt die Chlorkonzentration NCl zwei Maxima: ein erstes Maximum im Bereich der ersten Halbleiter-Oxid-Grenzfläche 12, und ein zweites Maximum im Bereich der zweiten Halbleiter-Oxid-Grenzfläche 13. Die maximale Chlorkonzentration NCl-max, d. h. die maximale Konzentration an Chloratomen liegt beispielsweise im Bereich zwischen 1019 cm–3 und 2·1021 cm–3. Eine minimale Chlorkonzentration Ncl-min liegt beispielsweise im Bereich zwischen 1015 cm–3 und 1018 cm–3 und liegt insbesondere im Bereich zwischen 1017 cm–3 und 1018 cm–3.
  • Eine Oxidschicht mit zwei Maxima der Chlorkonzentration ist insbesondere relevant in Bauelementen, die aktive Bauelementbereiche benachbart zu beiden Seiten der Oxidschicht aufweisen. Ausführungsbeispiele solcher Bauelemente werden nachfolgend noch erläutert werden. ”Aktive Bauelementbereiche” sind beispielsweise Drift- oder Basiszonen von Halbleiterbauelementen.
  • Eine Dicke d1 der Oxidschicht liegt – abhängig von der speziellen Anwendung – beispielsweise im Bereich zwischen 10 nm und 1 μm und insbesondere im Bereich zwischen 20 nm und 120 nm. Die Dicke d1 der Oxidschicht 2 ist die Abmessung der Oxidschicht 2 in einer Richtung senkrecht zu den Halbleiter-Oxid-Grenzflächen 12, 13. Das in der Oxidschicht 2 enthaltene Chlor reduziert oder eliminiert die Oxidladungen, die in der Oxidschicht 2 vorhanden sind. Das Chlor, das seine Konzentrationsmaxima im Bereich der Halbleiter-Oxid-Grenzflächen 12, 13 besitzt, reduziert insbesondere an der Grenzfläche gefangene Ladungen (interface trapped charges), die entlang der Halbleiter-Oxid-Grenzflächen 12, 13 vorhanden sind, und feste Oxidladungen, die in der Oxidschicht 2 nahe der Grenzflächen 12, 13 vorhanden sind. Das Halbleitermaterial wirkt als Barriere für die Chloratome. Dadurch und aufgrund der Tatsache, dass die Oxidschicht 2 zwischen zwei Halbleitergebieten 1, 3 angeordnet ist, ist die Chlorkonzentration in der Oxidschicht 2 langzeitstabil, so dass der positive Effekt der Chlorkonzentration auf die Oxidladungen ein langfristiger Effekt ist. Die Halbleitergebiete 1, 3 sind insbesondere monokristalline Halbleitergebiete, die epitaktisch aufgewachsen wurden. Da Chloratome nicht in monokristallinem Halbleitermaterial, wie beispielsweise Silizium, eindiffundieren, ist die Chlorverteilung, die in 2 veranschaulicht ist, langzeitstabil. Dies ist anders bei Strukturen, bei denen eine Oxidschicht während eines Herstellungsprozesses nur an einer Seite an ein Halbleitergebiet oder eine Halbleiterschicht angrenzt (nicht dargestellt). In solchen Strukturen diffundiert das Chlor, insbesondere während Hochtemperaturprozessen, aus der Oxidschicht aus, so dass kein langfristiger Neutralisierungseffekt bezüglich der Oxidladungen vorhanden ist.
  • Die 3A–3B veranschaulichen schematisch ein erstes Bespiel eines Verfahrens zum Herstellen einer thermischen Oxidschicht, die zwischen zwei Halbleitergebieten angeordnet ist. Bezugnehmend auf 3A umfasst dieses Verfahren das Herstellen eines Grabens 21 in einem Halbleiterkörper 100. In dem dargestellten Beispiel erstreckt sich der Graben 21 ausgehend von einer ersten Oberfläche 101 des Halbleiterkörpers 100 in einer vertikalen Richtung des Halbleiterkörpers 100. In diesem Zusammenhang ist ”die vertikale Richtung” die Richtung senkrecht zu der ersten Oberfläche 101. In dem dargestellten Beispiel besitzt der Graben 21 vertikale Seitenwände. Dies ist allerdings lediglich ein Beispiel, der Graben 21 könnte auch abgeschrägte Seitenwände besitzen, so dass eine Grabenbreite d1' in Richtung der ersten Oberfläche 101 zunimmt (in gestrichelten Linien dargestellt). In der horizontalen Ebene, welches die Ebene der ersten Oberfläche 101 ist, kann der Graben eine von mehreren unterschiedlichen Geometrien besitzen, wie beispielsweise eine streifenförmige Geometrie, eine rechteckförmige Geometrie, eine kreisförmige Geometrie, eine hexagonale Geometrie, usw. Eine Grabentiefe liegt beispielweise im Bereich zwischen 10 μm und 200 μm. Gemäß einem Ausführungsbeispiel besitzen die Seitenwände eine <100>-Kristallorientierung.
  • In nächsten Verfahrensschritten, deren Ergebnis in 3B dargestellt ist, wird ein thermisches Oxid 2 aufgewachsen, indem die Oberflächen des Grabens 21 einer oxidierenden Umgebung ausgesetzt werden. Die oxidierende Umgebung wird definiert durch ihre Prozessgase und durch ihre Temperatur. Die Temperatur liegt beispielsweise im Bereich zwischen 600°C und 1250°C, insbesondere zwischen 800°C und 100°C. Das Prozessgas enthält Sauerstoff, wobei der Sauerstoff entweder in Form von Sauerstoffmolekülen (O2) oder in Form von Wasserdampf (H2O) vorhanden ist. Um eine Chlor enthaltende Oxidschicht zu erhalten, enthält das Prozessgas außerdem Chlor, beispielsweise in Form von Chlorwasserstoff (HCl).
  • Die Konzentration von Chlor in dem Chlor enthaltenden Gas beträgt zwischen 1% und 8%, insbesondere zwischen 2% und 4%, des Prozessgases. Der Anteil des Chlors in dem Chlor enthaltenden Gas kann während des thermischen Oxidationsprozesses konstant sein. Bei einem anderen Ausführungsbeispiel variiert der Anteil des Chlors in dem Chlor enthaltenden Gas während des Oxidationsprozesses. Gemäß einem Ausführungsbeispiel wird dem Prozessgas zu Beginn des thermischen Oxidationsprozesses kein Chlor enthaltendes Gas zugesetzt, bis eine dünne Oxidschicht auf der Oberfläche des Grabens 21 hergestellt wurde. Wenn beispielsweise ein Chlorwasserstoffgas als Chlor enthaltendes Gas verwendet wird, schützt die Herstellung einer dünnen Oxidschicht vor dem Hinzufügen des Chlor enthaltenden Gases das Halbleitermaterial entlang der Grabenoberflächen davor, durch das Chlor enthaltende Gas geätzt zu werden. Gemäß einem weiteren Ausführungsbeispiel wird das Chlor enthaltende Gas dem Prozessgas hinzugefügt bis der Graben vollständig aufgefüllt ist. Die Dauer des Oxidationsprozesses ist abhängig von der Grabenbreite, wobei der Oxidationsprozess endet, wenn der Graben 21 vollständig gefüllt ist.
  • In dem Beispiel gemäß 3B ist die Oxidschicht 2 nur in dem Graben (21 in 3A) aber nicht auf der ersten Oberfläche 101 vorhanden. Dies kann erreicht werden, indem zuerst eine Oxidschicht auf der ersten Oberfläche 101 während des thermischen Oxidationsprozesses hergestellt wird, und indem dann die Oxidschicht von der ersten Oberfläche 101 entfernt wird. Die Oxidschicht kann von der ersten Oberfläche 101 durch einen Ätzprozess und/oder einen chemisch-mechanischen Polierprozess (CMP-Prozess) entfernt werden. Gemäß einem weiteren Ausführungsbeispiel wird eine Schutzschicht (nicht dargestellt) auf der ersten Oberfläche 101 hergestellt, die verhindert, dass eine thermische Oxidschicht auf der ersten Oberfläche 101 aufwächst.
  • Die Dicke d1 der Oxidschicht 2 unterscheidet sich von der Grabenbreite d1'. Dies ist dadurch bedingt, dass während des thermischen Oxidationsprozesses Halbleitermaterial an den Oberflächen des Grabens 21 durch die chemische Reaktion ”verbraucht” wird, durch die die Halbleiteroxidschicht 2 aus dem Halbleitermaterial entlang der Oberflächen des Grabens 21 und von dem in dem Prozessgas enthaltenden Sauerstoff gebildet wird. Bei Verwendung von Silizium als Halbleitermaterial beträgt ein Verhältnis d1':d1 zwischen der Grabenbreite d1' und der Schichtdicke d1 des resultierenden Oxids etwa 0,6:1.
  • Die in 2 dargestellte Chlorkonzentration, die Maxima im Bereich der Halbleiter-Oxid-Grenzflächen 12, 13 aufweist, ist in etwa davon abhängig, ob ein Chlor enthaltendes Prozessgas während des gesamten thermischen Oxidationsprozesses hinzugefügt wird oder nicht. Während des Oxidationsprozesses driften Chloratome, die in der Oxidschicht 2 vorhanden sind, in Richtung der Halbleiter-Oxid-Grenzflächen 12, 13, so dass Maxima der Chlorkonzentration an diesen Grenzflächen 12, 13 auftreten, und zwar insbesondere deshalb, weil die Chloratome nicht in monokristalline Halbleiterschichten, wie beispielsweise Siliziumschichten, diffundieren, und weil die Grenzfläche zwischen dem Oxid und dem Halbleitermaterial eine energetisch bevorzugte Position der Chloratome ist.
  • Der Herstellungsprozess von Halbleiterbauelementen erfordert Temperaturprozesse, während der der Halbleiterkörper des Bauelements auf Temperaturen von bis zu 1000°C und mehr aufgeheizt wird. Diese Temperaturprozesse spielen eine wichtige Rolle. Diese Temperaturprozesse werden beispielsweise dazu verwendet, Dotierstoffe in den Halbleiterkörper einzudiffundieren, implantierte Dotierstoffe zu aktivieren, oder um Kristallschäden auszuheilen, die aus Implantationsprozessen resultieren. Um zu verhindern, dass Chloratome an solchen Stellen aus der Oxidschicht 2 an der ersten Oberfläche 101 ausdiffundieren, wo die Oxidschicht 2 nicht durch ein Halbleitermaterial abgedeckt ist, kann eine Barriere auf der ersten Oberfläche 101 oberhalb der Oxidschicht 2 angeordnet werden. Bei einem Ausführungsbeispiel ist die Grabentiefe d2 wesentlich größer als die Grabenbreite d1'; in diesem Fall ist nur eine relativ geringe Ausdiffusion vorhanden. Gemäß einem Ausführungsbeispiel ist ein Verhältnis d2/d1' zwischen der Grabentiefe d2 und der Grabenbreite d1' zwischen 100 und 5000, wobei die Grabenbreite d2 beispielsweise in einem Bereich zwischen 10 μm und 30 μm liegt, und wobei die Grabenbreite d1' beispielsweise in einem Bereich zwischen 20 nm und 120 nm liegt.
  • 4 veranschaulicht einen Querschnitt durch ein Halbleiterbauelement, das eine Barriere 4 auf der ersten Oberfläche 101 oberhalb der Oxidschicht 2 aufweist. Die Barriere 4 deckt die Oxidschicht 2 wenigstens teilweise in solchen Bereichen ab, die im Bereich der ersten Oberfläche 101 frei liegen. Gemäß einem Ausführungsbeispiel überdeckt die Barriere 4 die Oxidschicht 2 an der ersten Oberfläche 101 vollständig.
  • Die Barriere 4 ist dazu ausgebildet, ein Ausdiffundieren der Chloratome aus der Oxidschicht 2 zu verhindern. Hierzu umfasst die Barriere 4 beispielsweise eine Nitridschicht, wie beispielsweise eine Siliziumnitridschicht, oder eine Halbleiterschicht, wie beispielsweise eine Siliziumschicht. Gemäß einem weiteren Beispiel umfasst die Barriere einen Schichtstapel mit wenigstens zwei Schichten aus unterschiedlichen Materialien. Gemäß einem Beispiel (das in 4 in gepunkteten Linien dargestellt ist) umfasst die Barriere 4 einen Schichtstapel mit einer Oxidschicht 41, einer Nitridschicht 42 und einer weiteren Oxidschicht 43. Ein solcher Schichtstapel wird nachfolgend als ONO-Stapel (mit ”0” für Oxid und ”N” für Nitrid) bezeichnet.
  • Die 5A bis 5C veranschaulichen ein weiteres Beispiel Herstellen einer thermischen eines Verfahrens zum Oxidschicht, die zwischen zwei Halbleitergebieten angeordnet ist. Bezugnehmend auf 5A wird ein erster Halbleiterkörper 200 bereitgestellt, wobei der erste Halbleiterkörper 100 ein erstes Halbleitergebiet 1 bildet.
  • Bezugnehmend auf 5B wird eine Oxidschicht 2' thermisch auf einer ersten Oberfläche 201 aufgewachsen. Die Oxidschicht 2' wird aufgewachsen durch Aussetzen der ersten Oberfläche 201 des ersten Halbleiterkörpers 200 einer oxidierenden Umgebung in Anwesenheit von Chlor. Die Prozessparameter, d. h. die Temperatur und die Zusammensetzung des Prozessgases, ebenso wie eine optionale Variation der Temperatur und der Zusammensetzung des Prozessgases während des Oxidationsprozesses können den Parametern des Verfahrens entsprechen, das unter Bezugnahme auf die 3A–3B erläutert wurde.
  • Bezugnehmend auf 5C wird ein zweiter Halbleiterkörper 300, der ein zweites Halbleitergebiet 3 bildet, auf diejenige Oberfläche der Oxidschicht 2' gebondet bzw. aufgebracht, die dem ersten Halbleiterkörper 200 abgewandt ist. Das Aufbringen des zweiten Halbleiterkörpers 300 auf die Oxidschicht 2' umfasst beispielsweise: das Aufbringen der zweiten Halbleiterschicht 300 auf die Oxidschicht 2', und das Durchführen eines Temperaturprozesses, um den zweiten Halbleiterkörper 300 an die Oxidschicht 2' zu bonden. Die Temperatur dieses Temperaturprozesses liegt beispielsweise im Bereich zwischen 400°C und 1250°C, insbesondere zwischen 900°C und 1200°C. Gemäß einem Beispiel weist der zweite Halbleiterkörper 300 optional eine thermisch aufgewachsene oder abgeschiedene Oxidschicht an der Seite auf, die an die Oxidschicht 2' gebondet wird, wobei diese Oxidschicht optional Chloratome enthalten kann.
  • Bezugnehmend auf die vorangehende Erläuterung diffundieren Chloratome aus der Oxidschicht in solchen Bereichen aus, die nicht benachbart zu einem Halbleitergebiet angeordnet oder durch ein Halbleitergebiet überdeckt sind. Aufgrund dieses Effekts entspricht die Chlorkonzentration der Oxidschicht 2', die an der dem ersten Halbleiterkörper 200 abgewandten Oberfläche freiliegt, nicht der schematisch in 2 dargestellten Chlorkonzentration. Die Chlorkonzentration der Oxidschicht 2' besitzt lediglich ein Maximum, nämlich an der Halbleiter-Oxid-Grenzfläche 12 zwischen der Oxidschicht 2' und dem Halbleiterkörper 200. Aufgrund der Ausdiffusion eines Teils der Chloratome besitzt die Oxidschicht 2' außerdem eine niedrigere Dosis von Chloratomen in dem Oxid verglichen mit einer Oxidschicht, die zwei Maxima aufweist.
  • Um eine Chlorkonzentrationskennlinie zu erhalten, wie sie in 2 veranschaulicht ist, wird abhängig von der Temperatur, die während des Bond-Prozesses verwendet wird, und abhängig von der Dauer des Bond-Temperaturprozesses, optional ein weiterer Temperaturprozess nach Bonden des zweiten Halbleiterkörpers 300 auf das Oxid 2' durchgeführt. Die Temperatur dieses Temperaturprozesses liegt beispielsweise im Bereich zwischen 700°C und 1100°C, und die Dauer des thermischen Prozesses liegt beispielsweise im Bereich zwischen einer Stunde und einigen wenigen Stunden, wie z. B. 3 bis 10 Stunden. Während dieses Temperaturprozesses unterliegen die in der Oxidschicht 2' vorhandenen Chloratome Driftprozessen, die zu einer Umverteilung der Chloratome und in einer Akkumulation der Chloratome im Bereich der zwei Halbleiter-Oxid-Grenzflächen 12, 13 führen, wobei die Grenzfläche 13 gemäß 5C die Grenzfläche zwischen der Oxidschicht 2 und dem zweiten Halbleiterkörper 300 ist. Mit anderen Worten: Während des Bond-Temperaturprozesses wird die Diffusionsmobilität der in der Oxidschicht 2' vorhandenen Chloratome erhöht und eine Umordnung der Chlorverteilung kann stattfinden. Während der Abkühlphase des Temperaturprozesses werden die Chloratome an den Grenzflächen 12, 13 ”gefangen” bzw. festgehalten, was zu einer Verteilung der Chlorkonzentration gemäß 2 führt. Weitere Temperaturschritte mit Temperaturen im Bereich zwischen 700°C und 1200°C, die während einer späteren Stufe des Herstellungsverfahrens stattfinden, können die Chlor-Umverteilung zusätzlich verbessern. Im Ergebnis wird ein Chlorkonzentrationsmaximum nicht nur im Bereich der Grenzfläche 12 sondern – im Unterschied zu der Situation vor dem Temperaturschritt – auch in dem Gebiet der Grenzfläche 13 erreicht. Das Bezugszeichen 2 in 5C bezeichnet die Oxidschicht nach dem Ende des weiteren Temperaturprozesses, so dass die Oxidschicht 2 gemäß 5C eine Chlorkonzentrationskennlinie gemäß 2 aufweist.
  • Es sei darauf hingewiesen, dass die 5A–5C schematisch nur einen Teil einer Halbleiteranordnung mit einem ersten und einem zweiten Halbleiterkörper 200, 300 und einer zwischen den Halbleiterkörpern 200, 300 angeordneten Oxidschicht zeigen. Um zu verhindern, dass Chloratome aus der Oxidschicht 2 an solchen Enden der Oxidschicht ausdiffundieren, die nicht durch einen Halbleiterkörper 200, 300 überdeckt sind, können geeignete Barrieren (nicht dargestellt) in diesen Gebieten auf der Oxidschicht 2 vorhanden sein.
  • 6 veranschaulicht schematisch einen Querschnitt durch ein vertikales Halbleiterbauelement mit ersten und zweiten Halbleitergebieten 1, 3 und einer thermischen Oxidschicht 2, die zwischen den zwei Halbleitergebieten 1, 3 angeordnet sind. Bei dem in 6 dargestellten Halbleiterbauelement bildet ein erstes Halbleitergebiet 1 eine Driftzone, ein zweites Halbleitergebiet 3 bildet eine Driftsteuerzone, und eine Oxidschicht 2 bildet ein Driftsteuerzonendielektrikum. Die Driftzone 1 ist zwischen der ersten und einer zweiten Bauelementzone 5, 6 angeordnet. Ein pn-Übergang oder ein Schottky-Kontakt ist zwischen der Driftzone 1 und einer der ersten und zweiten Bauelementzonen 5, 6 vorhanden.
  • Gemäß einem ersten Ausführungsbeispiel ist das Halbleiterbauelement eine Schottky-Diode. In diesem Fall ist eine der ersten und zweiten Bauelementzonen 5, 6, wie beispielsweise eine erste Bauelementzone 5, eine Schottky-Metallzone, und die andere der ersten und zweiten Bauelementzonen 5, 6, wie beispielsweise die zweite Bauelementzone 6, ist eine zweite Halbleiterzone, die den gleichen Leitungstyp wie die Driftzone 1 besitzt, die jedoch höher als die Driftzone 1 dotiert ist. Die Schottky-Diode sperrt, wenn eine Spannung zwischen den Anschlüssen 51, 61 der ersten und zweiten Bauelementzonen 5, 6 anliegt, die den Schottky-Kontakt in Rückwärtsrichtung polt, und die Schottky-Diode leitet, wenn eine Spannung zwischen den Anschlüssen 51, 61 anliegt, die die Schottky-Diode in Vorwärtsrichtung (Flussrichtung) polt. Im leitenden Zustand des Bauelements wird ein elektrisches Potential an die Driftsteuerzone 3 angelegt, das geeignet ist, einen leitenden Kanal entlang des Driftsteuerzonendielektrikums 2 in der Driftzone 1 zwischen den ersten und zweiten Bauelementzonen 5, 6 zu bewirken. Dieser leitende Kanal reduziert den Ein-Widerstand des Bauelements signifikant. Im sperrenden Zustand des Bauelements breitet sich in der Driftzone 1 ausgehend von dem Schottky-Übergang eine Raumladungszone aus. Wie die Driftzone 1 umfasst die Driftsteuerzone 3 aus einem monokristallinen Halbleitermaterial, so dass sich die Raumladungszone auch in der Driftsteuerzone 3 ausbildet.
  • Gemäß einem weiteren Ausführungsbeispiel ist das Halbleiterbauelement ein MOSFET. In diesem Fall ist die erste Bauelementzone 5 eine Bodyzone und die zweite Bauelementzone 6 ist eine Drainzone des Halbleiterbauelements. Neben der Bodyzone 5, der Driftzone 1 und der Drainzone 6 weist das Bauelement eine Steuerstruktur 90 auf, die im Bereich der Bodyzone 5 angeordnet ist. Diese Steuerstruktur 90 ist in 6 nur schematisch dargestellt (in gestrichelten Linien) und ist im Detail in 7 dargestellt.
  • Die Steuerstruktur 90 umfasst eine Sourcezone 91, die in der Bodyzone 5 angeordnet ist und die von der Driftzone 2 getrennt ist, und eine Gateelektrode 92 mit einem Gateanschluss G. Die Gateelektrode 92 ist dielektrisch gegenüber der Sourcezone 91, der Bodyzone 5 und der Driftzone 1 isoliert und erstreckt sich von der Sourcezone 91 durch die Bodyzone 5 in die Driftzone 1. Bei dem in 7 dargestellten Beispiel ist die Gateelektrode 92 eine Trench-Elektrode (Grabenelektrode), die in einem Graben des Halbleiterkörpers angeordnet ist. Dies ist allerdings lediglich ein Beispiel. Eine beliebige andere Gateelektrodenstruktur, wie beispielsweise eine Struktur mit einer planaren Gateelektrode, kann ebenso verwendet werden.
  • Der MOSFET kann ein n-leitender oder ein p-leitender MOSFET sein, wobei der Leitungstyp durch den Leitungstyp der Source- und Drainzonen 91, 6 bestimmt wird. Ein n-leitender MOSFET besitzt n-dotierte Source- und Draingebiete 91, 6, und ein p-leitender MOSFET besitzt p-dotierte Source- und Draingebiete 91, 6. Die Bodyzone 5 ist komplementär zu der Sourcezone 91 dotiert. Die Driftzone 1 ist vom gleichen Leitungstyp wie die Source- und Drainzonen 91, 6, oder ist komplementär zu den Source- und Drainzonen 91, 6 dotiert. Im ersten Fall ist ein pn-Übergang zwischen der Bodyzone 5 und der Driftzone 1 vorhanden, und im zweiten Fall ist ein pn-Übergang zwischen der Driftzone 1 und der Drainzone 6 vorhanden. Ausgehend von diesem pn-Übergang breitet sich eine Raumladungszone in der Driftzone 1 aus, wenn das Bauelement sperrt (sich im Aus-Zustand befindet). Das Bauelement sperrt, wenn eine Spannung zwischen den Schwellenanschluss 61 und den Sourceanschluss 51, S angelegt wird, der den pn-Übergang in dessen Sperrrichtung (Rückwärtsrichtung) polt, und wenn die Gateelektrode 92 über den Gateanschluss G derart angesteuert wird, dass sie die Ausbildung eines leitenden Kanals in der Bodyzone 5 zwischen der Sourcezone 91 und der Driftzone 1 verhindert. Der Sourceanschluss 51, S kontaktiert die Sourcezone 91 und die Bodyzone 5 über die Sourceelektrode 91.
  • Der MOSFET leitet (befindet sich in seinem Ein-Zustand) wenn die Gateelektrode 92 derart angesteuert wird, dass sie einen Inversionskanal entlang des Gatedielektrikums 93 zwischen der Sourcezone 91 und der Driftzone 1 erzeugt. Bei einem n-leitenden MOSFET wird ein positives Potential relativ zu dem Sourcepotential an die Gateelektrode 92 angelegt, um einen Inversionskanal zu erzeugen.
  • Im Ein-Zustand wird die Driftsteuerzone 3 derart vorgespannt bzw. angesteuert, dass sie einen leitenden Kanal in der Driftzone 1 entlang des Driftsteuerzonendielektrikums 2 zwischen den Drain- und Bodyzonen 6, 5 bewirkt. Bezugnehmend auf die 6 und 7 ist die Driftsteuerzone 3 an die Drainzone 6 mittels eines Gleichrichterelements 8, wie beispielsweise eine Diode, gekoppelt. Das Gleichrichterelement ist so verschaltet, dass im Ein-Zustand des Bauelements die Driftsteuerzone 3 nicht in die Drainzone 6 entladen wird. Das Funktionsprinzip eines MOSFET gemäß der 6 und 7 wird nachfolgend für einen n-leitenden MOSFET mit einer n-dotierten Driftzone erläutert.
  • Im Ein-Zustand wird die Driftsteuerzone 3 auf ein Potential aufgeladen, das bezogen auf das Potential der Driftzone 1 positiv ist, so dass ein Akkumulationskanal in der Driftzone 1 entlang des Driftsteuerzonendielektrikums 2 ausgebildet wird. Die in der Driftsteuerzone 3 benötigte Ladung wird beispielsweise vom Gateanschluss G über ein zweites Gleichrichterelement 44 bereitgestellt. Das zweite Gleichrichterelement ist so verschaltet, dass ein Entladen der Driftsteuerzone 3 in Richtung des Gateanschlusses G verhindert wird.
  • Um im Aus-Zustand elektrische Ladung zu speichern, die im Ein-Zustand in der Driftsteuerzone 3 des Bauelements benötigt wird, ist optional ein Kondensator zwischen die Driftsteuerzone 3 und einen Anschluss für ein Referenzpotential, wie beispielsweise den Sourceanschluss S, geschaltet. Der Kondensator hilft, Schaltverluste des Bauelements niedrig zu halten, da die Ladung der Driftsteuerzone nicht bei jedem Schaltvorgang neu zur Verfügung gestellt werden muss.
  • Gemäß einem Ausführungsbeispiel umfasst der Kondensator die Barriere 4, die anhand von 4 erläutert wurde, als Kondensatordielektrikum und umfasst außerdem eine erste Elektrode und eine zweite Elektrode 44. In dem dargestellten Ausführungsbeispiel ist die erste Elektrode die Driftsteuerzone 3. Optional funktioniert eine zusätzliche Halbleiterzone 31 (in gestrichelten Linien dargestellt) als erste Elektrode. Bei einem n-leitenden MOSFET ist die Halbleiterzone 31 beispielsweise eine p-dotierte Zone, während die Driftsteuerzone 3 eine n-dotierte Zone sein kann. Die zweite Elektrode 44 ist beispielsweise eine Metallelektrode.
  • Es sei darauf hingewiesen, dass Merkmale, die im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden, auch mit Merkmalen anderer Ausführungsbeispiele kombiniert werden können, selbst wenn dies zuvor nicht explizit erwähnt wurde.

Claims (25)

  1. Halbleiterbauelement das aufweist: ein erstes Halbleitergebiet (1) und ein zweites Halbleitergebiet (3); eine Oxidschicht (2), die zwischen dem ersten und zweiten Halbleitergebiet (1, 3) angeordnet ist, wobei das erste Halbleitergebiet (1) und die Oxidschicht (2) eine erste Halbleiter-Oxid-Grenzfläche (12) bilden und das zweite Halbleitergebiet (3) und die Oxidschicht (2) eine zweite Halbleiter-Oxid-Grenzfläche (13) bilden; wobei die Oxidschicht (2) eine Chlorkonzentration aufweist, wobei die Chlorkonzentration ein erstes Maximum im Bereich der ersten Halbleiter-Oxid-Grenzfläche (12) aufweist und ein zweites Maximum im Bereich der zweiten Halbleiter-Oxid-Grenzfläche (13) aufweist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die Chlorkonzentration in dem ersten und zweiten Maximum zwischen 1019 cm–3 und 2·1021 cm–3 betragt.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die Chlorkonzentration ein Minimum besitzt, wobei die Chlorkonzentration im Minimum zwischen 1015 cm–3 und 1018 cm–3 oder zwischen 1017 cm–3 und 1018 cm–3 betragt.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Oxidschicht (2) eine Dicke (d1) aufweist, wobei die Dicke (d1) die Abmessung der Oxidschicht (2) zwischen den ersten und zweiten Halbleiter-Oxid-Grenzflächen (12, 13) ist und wobei die Dicke zwischen 10 nm und 1 μm oder zwischen 20 nm und 120 nm beträgt.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche bei dem die ersten und zweiten Halbleitergebiete (1, 3) Siliziumgebiete sind.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die ersten und zweiten Halbleitergebiete (1, 3) monokristalline Halbleitergebiete sind.
  7. Halbleitergebiet nach einem der vorangehenden Ansprüche, bei dem die ersten und zweiten Halbleitergebiete 1, 3 und die Oxidschicht (2) in einem Halbleiterkörper (100) mit einer ersten Oberfläche (101) angeordnet sind, wobei sich die Oxidschicht (2) bis an die Oberfläche (101) des Halbleiterkörpers (100) erstreckt, und bei dem eine Barriere (4) auf der Oberfläche (101) angeordnet ist und den Abschnitt der Oxidschicht (2) der sich bis an die Oberfläche (101) erstreckt, wenigstens teilweise überdeckt.
  8. Halbleiterbauelement nach Anspruch 7, bei dem die Barriere (4) eine Siliziumschicht oder eine Nitridschicht umfasst.
  9. Halbleiterbauelement nach Anspruch 7, bei dem die Barriere (4) einen Schichtstapel mit wenigstens zwei Schichten unterschiedlicher Materialien aufweist.
  10. Halbleiterbauelement nach Anspruch 9, bei dem die Barriere (4) wenigstens eine Oxidschicht (2) und wenigstens eine Nitridschicht aufweist.
  11. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die ersten und zweiten Halbleitergebiete (1, 3) aktive Bauelementgebiete sind.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei das erste Halbleitergebiet (1) Driftgebiet und das zweite Halbleitergebiet (3) ein Driftsteuergebiet des Halbleiterbauelements bildet; und bei dem das Halbleiterbauelement weiterhin aufweist: ein Draingebiet (6), das sich an das Driftgebiet (1) anschließt und das an das Driftsteuergebiet (3) über ein Gleichrichterelement (8) gekoppelt ist; wenigstens eine Steuerstruktur (90), die beabstandet zu dem Draingebiet (6) angeordnet ist.
  13. Halbleiterbauelement nach Anspruch 12, bei dem die Steuerstruktur aufweist: eine Sourcezone (91); eine Bodyzone (5), die zwischen der Sourcezone (91) und dem Driftgebiet (1) angeordnet ist; und eine Gateelektrode (92), die benachbart zu der Bodyzone (5) angeordnet ist, und die gegenüber der Bodyzone (5) durch ein Gatedielektrikum (93) isoliert ist.
  14. Halbleiterbauelement nach Anspruch 13, das weiterhin aufweist: einen Kondensator, der an das Driftsteuergebiet (3) gekoppelt ist.
  15. Halbleiterbauelement nach Anspruch 14, bei dem der Kondensator zwischen das Driftsteuergebiet (3) und die Source- und/oder Bodyzone (91, 5) geschaltet ist.
  16. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Oberfläche (101); Herstellen wenigstens eines Graben (21), der sich von der Oberfläche (101) in den Halbleiterkörper (100) hinein erstreckt, wobei der Graben (21) Grabenseitenwände aufweist; Herstellen einer Oxidschicht (2) in dem Graben (21) durch thermisches Oxidieren des Halbleiterkörpers (100) an den Grabenseitenwänden in Anwesenheit von Chlor.
  17. Verfahren nach Anspruch 16, bei dem Halbleiterkörper (100) wenigstens in den Bereichen, in denen der wenigstens eine Graben (21) hergestellt wird, aus einem monokristallinen Halbleitermaterial besteht.
  18. Verfahren nach Anspruch 17, bei dem das Halbleitermaterial Silizium ist.
  19. Verfahren nach Anspruch 16, bei dem das Chlor während des gesamten thermischen Oxidationsprozesses vorhanden ist oder bei dem Chlor nur zeitweise während des thermischen Oxidationsprozesses vorhanden ist.
  20. verfahren nach Anspruch 19, bei dem kein Chlor während einer Anfangsdauer des Oxidationsprozesses vorhanden ist, und bei dem Chlor nach der Anfangsdauer vorhanden ist.
  21. Verfahren nach einem der Ansprüche 16 bis 20, bei dem ein Chlor enthaltendes Gas eine Konzentration zwischen 1% und 8% oder zwischen 2% und 8% eines Prozessgases in der oxidierenden Umgebung besitzt.
  22. Verfahren nach Anspruch 21, bei dem die Konzentration des Chlor enthaltenden Gases während des Oxidationsprozesses variiert.
  23. Verfahren nach Anspruch 16, das weiterhin aufweist: Herstellen einer Barriere (4) auf der ersten Oberfläche (101) oberhalb der Oxidschicht (2).
  24. Verfahren nach Anspruch 23, bei dem das Herstellen der Barriere (4) das Herstellen wenigstens einer Nitridschicht aufweist.
  25. Verfahren zum Herstellen eines Halbleiterkörpers, das aufweist: Bereitstellen eines ersten Halbleiterkörpers (300) mit einer ersten Oberfläche (201); Herstellen einer Oxidschicht (2') mit einer Chlorkonzentration auf der ersten Oberfläche (201) durch thermisches Oxidieren des ersten Halbleiterkörpers (200) entlang der ersten Oberfläche (201) in Anwesenheit von Chlor, wobei der erste Halbleiterkörper (200) und die Oxidschicht (2') eine erste Halbleiter-Oxid-Grenzfläche bilden; Bonden eines zweiten Halbleiterkörpers (300) auf die Oxidschicht (2'), wobei der zweite Halbleiterkörper und die Oxidschicht eine zweite Halbleiter-Oxid-Grenzfläche bilden; Aufheizen der Anordnung mit dem ersten und zweiten Halbleiterkörper (200, 300) und der Oxidschicht (2'), wobei die Temperatur und die Dauer des Aufheizprozesses so gewählt sind, dass ein erstes und ein zweites Maximum einer Chlorkonzentration in der Oxidschicht (2) in Bereichen der ersten und zweiten Halbleiter-Oxid-Grenzflächen auftreten.
DE102010063271A 2009-12-17 2010-12-16 Halbleiterbauelement mit einer Oxidschicht Ceased DE102010063271A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/640,974 2009-12-17
US12/640,974 US20110147817A1 (en) 2009-12-17 2009-12-17 Semiconductor component having an oxide layer

Publications (1)

Publication Number Publication Date
DE102010063271A1 true DE102010063271A1 (de) 2011-06-22

Family

ID=44149850

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010063271A Ceased DE102010063271A1 (de) 2009-12-17 2010-12-16 Halbleiterbauelement mit einer Oxidschicht

Country Status (3)

Country Link
US (1) US20110147817A1 (de)
JP (1) JP5498929B2 (de)
DE (1) DE102010063271A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7260311B2 (ja) 2019-01-31 2023-04-18 コベルコ建機株式会社 建設機械
TWI796599B (zh) * 2019-09-30 2023-03-21 台灣積體電路製造股份有限公司 絕緣層上半導體（soi）基底、形成絕緣層上半導體基底的方法以及積體電路
US11289330B2 (en) * 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate and method for forming
JP7318575B2 (ja) 2020-03-17 2023-08-01 コベルコ建機株式会社 建設機械

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04157765A (ja) * 1990-10-20 1992-05-29 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型電界効果トランジスタ及びその製法
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
JP2000150636A (ja) * 1998-11-06 2000-05-30 Nec Corp 半導体装置とその製造方法
JP2003204063A (ja) * 2002-01-10 2003-07-18 Toshiba Corp 半導体装置及びその製造方法
US6838396B2 (en) * 2003-03-28 2005-01-04 International Business Machines Corporation Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction
JP2005197684A (ja) * 2004-12-21 2005-07-21 Sanyo Electric Co Ltd 半導体装置
JP2006310350A (ja) * 2005-04-26 2006-11-09 Ishikawajima Harima Heavy Ind Co Ltd 素子間分離領域の形成方法
CN101288179B (zh) * 2005-07-27 2010-05-26 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
DE102005047102B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit pn-Übergang
JP5032145B2 (ja) * 2006-04-14 2012-09-26 株式会社東芝 半導体装置
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101669193B (zh) * 2007-04-27 2012-02-15 株式会社半导体能源研究所 Soi衬底及其制造方法和半导体器件
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US20090032861A1 (en) * 2007-07-30 2009-02-05 Zhong Dong Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus
JP2009076637A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009272365A (ja) * 2008-05-01 2009-11-19 Renesas Technology Corp 半導体装置の製造方法
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
JP2011146701A (ja) 2011-07-28
JP5498929B2 (ja) 2014-05-21
US20110147817A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102006004405B4 (de) Leistungshalbleiterbauelemente mit einer Driftstrecke und einer hochdielektrischen Kompensationszone und Verfahren zur Herstellung einer Kompensationszone
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102014107325A1 (de) Halbleiterbauelement
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010030179B4 (de) Halbleiterbauelement mit einer amorphen Kanalsteuerschicht
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE10220810A1 (de) Halbleiterbauteil
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014118328A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE102014118227A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht

Legal Events

Date Code Title Description
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final