JP5453485B2 - スイッチトランジスタを有しない差動センス増幅器 - Google Patents
スイッチトランジスタを有しない差動センス増幅器 Download PDFInfo
- Publication number
- JP5453485B2 JP5453485B2 JP2012101067A JP2012101067A JP5453485B2 JP 5453485 B2 JP5453485 B2 JP 5453485B2 JP 2012101067 A JP2012101067 A JP 2012101067A JP 2012101067 A JP2012101067 A JP 2012101067A JP 5453485 B2 JP5453485 B2 JP 5453485B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- transistor
- bit line
- transistors
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 57
- YLNWGJKBPYINAK-DKBVGWADSA-N 2-[(z)-[(8s,9s,10s,11s,13s,14s,17r)-17-[(e)-n-(diaminomethylideneamino)-c-(hydroxymethyl)carbonimidoyl]-11,17-dihydroxy-8,9,10,13,14-pentamethyl-6,7,11,12,15,16-hexahydrocyclopenta[a]phenanthren-3-ylidene]amino]guanidine Chemical compound NC(N)=N\N=C/1C=C[C@]2(C)[C@@]3(C)[C@@H](O)C[C@](C)([C@@](CC4)(O)C(\CO)=N\N=C(N)N)[C@]4(C)[C@]3(C)CCC2=C\1 YLNWGJKBPYINAK-DKBVGWADSA-N 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/4016—Memory devices with silicon-on-insulator cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
− ビットラインBLに接続された出力および相補ビットライン/BLに接続された入力を有する第1のCMOSインバータと、
− 相補ビットライン/BLに接続された出力およびビットラインBLに接続された入力を有する第2のCMOSインバータとを備え、
それぞれのCMOSインバータは、
− ドレインおよびソースを有するプルアップトランジスタT21、T22と、
− ドレインおよびソースを有するプルダウントランジスタT31、T32とを備え、
それぞれのCMOSインバータのプルアップトランジスタT21、T22およびプルダウントランジスタT31、T32は共通ドレインを有する。
− 第1のビットラインに接続された出力および第1のビットラインに対して相補的な第2のビットラインに接続された入力を有する第1のCMOSインバータと、
− 第2のビットラインに接続された出力および第1のビットラインに接続された入力を有する第2のCMOSインバータとを備え、
それぞれのCMOSインバータは、
− ドレインおよびソースを有するプルアップトランジスタと、
− ドレインおよびソースを有するプルダウントランジスタとを備え、
それぞれのCMOSインバータのプルアップトランジスタおよびプルダウントランジスタは共通ドレインを有し、
プルダウントランジスタのソースは、プルダウントランジスタのソースとプルダウン電圧源との間に中間トランジスタを置くことなく、プルダウン電圧源に電気的に結合され、接続されるか、または、プルアップトランジスタのソースは、プルアップトランジスタのソースとプルアップ電圧源との間に中間トランジスタを置くことなく、プルアップ電圧源に電気的に結合され、接続される。
○ プルアップトランジスタの第2の制御ゲートは、プルアップ第2制御信号によって駆動され、
○ プルダウントランジスタの第2の制御ゲートは、プルダウン第2制御信号によって駆動され、
− 差動センス増幅器は、絶縁層によってベース基板から隔てられている半導体材料の薄層を備えるセミコンダクタオンインシュレータ基板上に形成され、第2の制御ゲートは、絶縁層の下にあるベース基板内に形成されたバックコントロールゲート(back control gates)であるか、または
− トランジスタは、独立した二重ゲートを有するFinFETデバイスであり、
− センス増幅器は、第1のビットラインおよび第2のビットラインのうちの一方にそれぞれ結合されるソースおよびドレインを有する等化トランジスタをさらに備え、
− 等化トランジスタは、少なくとも第1の制御ゲートおよび第2の制御ゲートが一緒に接続されているマルチゲートトランジスタであり、
− 等化トランジスタは、プルアップトランジスタ間に物理的に配列されているP−MOS型トランジスタであり、
− センス増幅器は、前記第1のビットラインおよび第2のビットラインをプリチャージ電圧にプリチャージするために前記第1のビットラインおよび前記第2のビットラインにそれぞれ結合されるように配列された一対のプリチャージトランジスタを有し、前記プリチャージトランジスタは、プルアップトランジスタもしくはプルダウントランジスタによって構成され、
− センス増幅器は、それぞれ第1および第2のビットラインと第1および第2のグローバルビットラインとの間でデータを転送するために、前記第1のビットラインおよび前記第2のビットラインをそれぞれ第1のグローバルビットラインおよび第2のグローバルビットラインに接続するように配列された一対のパスゲートトランジスタを有し、
○ パスゲートトランジスタは、プルアップトランジスタによって構成され、
○ プルダウントランジスタのソースは、プルダウントランジスタのソースとプルダウン電圧源との間に中間トランジスタを置くことなく、プルダウン電圧源に電気的に結合され、接続されるか、または
− センス増幅器は、それぞれ第1および第2のビットラインと第1および第2のグローバルビットラインとの間でデータを転送するために、前記第1のビットラインおよび前記第2のビットラインをそれぞれ第1のグローバルビットラインおよび第2のグローバルビットラインに接続するように配列された一対のパスゲートトランジスタを有し、
○ パスゲートトランジスタは、プルダウントランジスタによって構成され、
○ プルアップトランジスタのソースは、プルアップトランジスタのソースとプルアップ電圧源との間に中間トランジスタを置くことなく、プルアップ電圧源に電気的に結合され、接続され、
− センス増幅器は、一対のプリチャージトランジスタをさらに備え、プリチャージトランジスタは、少なくとも第1の制御ゲートおよび第2の制御ゲートが一緒に接続されているマルチゲートトランジスタであり、
− センス増幅器は、一対のパスゲートランジスタをさらに備え、プリチャージトランジスタは、少なくとも第1の制御ゲートおよび第2の制御ゲートが一緒に接続されているマルチゲートトランジスタである。
− プリチャージオペレーション中に、HIGHプルアップ第2制御信号は、プルアップトランジスタが導通しないようにプルアップトランジスタの第2の制御ゲートに印加され、HIGHプルダウン第2制御信号は、プルダウントランジスタが導通するようにプルダウントランジスタの第2の制御ゲートに印加されるか、または
− 感知オペレーション中に、HIGHプルダウン第2制御信号は、プルダウントランジスタが導通するようにプルダウントランジスタの第2の制御ゲートに印加され、HIGHプルアップ第2制御信号は、プルアップトランジスタが導通しないようにプルアップトランジスタの第2の制御ゲートに印加されるか、または
− 感知オペレーション中に、LOWプルダウン第2制御信号は、プルダウントランジスタが導通しないようにプルダウントランジスタの第2の制御ゲートに印加され、LOWプルアップ第2制御信号は、プルアップトランジスタが導通するようにプルアップトランジスタの第2の制御ゲートに印加され、
− 書き戻しオペレーション中に、LOWプルアップ第2制御信号は、プルアップトランジスタが導通するようにプルアップトランジスタの第2の制御ゲートに印加され、HIGHプルダウン第2制御信号は、プルダウントランジスタが導通するようにプルダウントランジスタの第2の制御ゲートに印加され、
− 読み出しオペレーションを実行するために、HIGHプルダウン第2制御信号をプルダウントランジスタの第2の制御ゲートに印加し、プルダウントランジスタを空乏モードにするか、または
− 読み出しオペレーションを実行するために、LOWプルアップ第2制御信号をプルアップトランジスタの第2の制御ゲートに印加し、プルアップトランジスタを空乏モードにする。
ΔV=VBL−V/BL=(CCELL/ΣC)*(VCELL−VBLH/2)
で与えられる。
この式において、VCELLは、メモリキャパシタに蓄積された電圧であり、ΣC=CCELL+CBL+Cin,SAは、セルCのキャパシタンスとビットラインBLのキャパシタンスとセンス増幅器の入力キャパシタンスCin,SAの総和に対応する。この電圧変動は、ビットラインBL、/BLの間の電圧差でもある。
図3に例示されているように、本発明の第1の実施形態によるセンス増幅器は、インバータ用に4つのトランジスタM21、M22、M31、M32を備え、さらに、2つの追加のパスゲートトランジスタM71、M72、2つの追加のプリチャージトランジスタM61、M62、および1つの追加の等化トランジスタM50を備える。
− 第1のビットラインBLに接続された出力および第1のビットラインBLに対して相補的な第2のビットライン/BLに接続された入力を有する第1のCMOSインバータと、
− 第2のビットライン/BLに接続された出力および第1のビットラインBLに接続された入力を有する第2のCMOSインバータとを備え、
それぞれのCMOSインバータは、
− ドレインおよびソースを有するプルアップトランジスタM21、M22と、
− ドレインおよびソースを有するプルダウントランジスタM31、M32とを備え、
それぞれのCMOSインバータのプルアップトランジスタM21、M22およびプルダウントランジスタM31、M32は共通ドレインを有する。
次に、図3に例示されているようなセンス増幅器の動作プロセスについて説明する。図4aおよび4bには、センス増幅器に印加されるか、またはその中で生成される信号が示されている。示されているタイミングは、純粋に例示することを目的としたものである。
図5に例示されているように、本発明の第2の実施形態によるセンス増幅器は、インバータ用に4つのトランジスタM21、M22、M31、M32を備え、さらに、2つの追加の専用パスゲートトランジスタM71、M72および1つの追加の等化トランジスタM50を備える。
次に、図5に例示されているようなセンス増幅器の動作プロセスについて説明する。センス増幅器に印加されるか、またはその中で生成される信号が、図6aおよび6bに例示されている。示されているタイミングは、純粋に例示することを目的としたものである。図6aは、論理「1」がセルC内に最初に格納されたときの場合を例示しており、図6bは、論理「0」がセルC内に最初に格納されたときの場合を例示している。
図7に例示されているように、本発明の第3の実施形態によるセンス増幅器は、インバータ用に4つのトランジスタM21、M22、M31、M32を備え、さらに、2つの追加の専用プリチャージトランジスタM61、M62および1つの追加の等化トランジスタM50を備える。
次に、図7に例示されているようなセンス増幅器の動作プロセスについて説明する。第1の実施形態の動作プロセスの違いのみを説明する。さらに、パスゲートトランジスタは、好ましくは、プルアップトランジスタM21、M22であるため、動作プロセスは、パスゲートトランジスタとしてのプルアップトランジスタM21、M22とともに説明される。
図9に例示されているように、本発明の第4の実施形態によるセンス増幅器は、インバータ用に4つのトランジスタM21、M22、M31、M32と、1つの追加の等化トランジスタM50とを備える。
− 第1のビットラインBLに接続された出力および第1のビットラインBLに対して相補的な第2のビットライン/BLに接続された入力を有する第1のCMOSインバータと、
− 第2のビットライン/BLに接続された出力および第1のビットラインBLに接続された入力を有する第2のCMOSインバータとを備え、
それぞれのCMOSインバータは、
− ドレインおよびソースを有するプルアップトランジスタM21、M22と、
− ドレインおよびソースを有するプルダウントランジスタM31、M32とを備え、
それぞれのCMOSインバータのプルアップトランジスタM21、M22およびプルダウントランジスタM31、M32は共通ドレインを有する。
次に、図9に例示されているようなセンス増幅器の動作プロセスについて説明する。センス増幅器に印加されるか、またはその中で生成される信号が、図10aおよび10bに例示されている。示されているタイミングは、純粋に例示することを目的としたものである。
本発明の4つのすでに説明されている実施形態において、等化トランジスタM50は、N−MOS型トランジスタであり、等化制御信号φEQLは、しかるべく制御されている。
グローバルビットラインIO、/IO間に配列された等化トランジスタ
等化トランジスタを第1のビットラインBLと第2のビットライン/BLとの間に配列する代わりにグローバルビットラインIOと/IOとの間に配列することが可能である。これは、第4の実施形態の場合の図12に例示されている。したがって、等化トランジスタM50は、ビットラインBL、/BL上で等化を実行する代わりにグローバルビットラインIO、/IO上で等化を実行する。
本発明の第3の態様によれば、本発明の第1の態様によるメモリセルアレイ122および少なくとも1つのセンス増幅器を組み込んだ半導体メモリ120が図13に例示されている。
T21、T22 プルアップトランジスタ
T31、T32 プルダウントランジスタ
T10 ヘッドスイッチトランジスタ
T40 フットスイッチトランジスタ
T50 等化トランジスタ
T61、T62 プリチャージトランジスタ
T72、T71 パスゲートトランジスタ
BL 第1のビットライン
/BL 第2のビットライン
IO 第1のグローバルビットライン
/IO 第2のグローバルビットライン
WL ワードライン
C メモリセル
YDEC デコード制御信号
φWL LOW電圧レベルを選択信号
φEQL 等化制御信号φEQL
φPCH プリチャージ制御信号
φPSW ヘッドスイッチ制御信号
φNSW フットスイッチ制御信号
φPBG プルアップバックゲート制御信号
φNBG プルダウンバックゲート制御信号
φIO、φ/IO グローバルビットライン信号
VPBGH プリチャージ電圧
VHsupply HIGH供給電圧
VLsupply LOW供給電圧
VBLH、VPBGH、VNBGH、VWLH HIGH電圧レベル
VBLL、VPBGL、VNBGL、VWLL LOW電圧レベル
120 半導体メモリ
122 メモリセルアレイ
124 センス増幅器のバンク
126 行デコーダ
Claims (11)
- 1つのメモリセルアレイのうちの複数のメモリセル内に格納されているデータを感知するための差動センス増幅器であって、
第1のビットラインに接続された出力および前記第1のビットラインに対して相補的な第2のビットラインに接続された入力を有する第1のCMOSインバータと、
前記第2のビットラインに接続された出力および前記第1のビットラインに接続された入力を有する第2のCMOSインバータとを備え、
それぞれのCMOSインバータは、
ドレインおよびソースを有するプルアップトランジスタと、
ドレインおよびソースを有するプルダウントランジスタとを備え、
それぞれのCMOSインバータの前記プルアップトランジスタおよび前記プルダウントランジスタは共通ドレインを有し、
前記プルダウントランジスタの前記ソースはプルダウン電圧源に、前記プルダウントランジスタの前記ソースと前記プルダウン電圧源との間に中間トランジスタを置くことなく、電気的に結合され、および接続されるか、または
前記プルアップトランジスタの前記ソースはプルアップ電圧源に、前記プルアップトランジスタの前記ソースと前記プルアップ電圧源との間に中間トランジスタを置くことなく、電気的に結合され、接続され、
前記プルアップトランジスタおよび前記プルダウントランジスタは、少なくとも第1の制御ゲートおよび第2の制御ゲートを有するマルチゲートトランジスタであり、
前記プルアップトランジスタの前記第2の制御ゲートは、第2のプルアップ制御信号によって駆動され、
プルダウントランジスタの前記第2の制御ゲートは、第2のプルダウン制御信号によって駆動され、
前記差動センス増幅器は、
前記第1のビットラインおよび第2のビットラインのうちの一方にそれぞれ結合されたソースおよびドレインを有する等化トランジスタと、
前記第1のビットラインおよび第2のビットラインをプリチャージ電圧にプリチャージするために前記第1のビットラインおよび第2のビットラインにそれぞれ結合されるように配列された一対のプリチャージトランジスタと、
前記第1のビットラインおよび第2のビットラインを第1のグローバルビットラインおよび第2のグローバルビットラインに接続し、それぞれ前記第1のビットラインおよび前記第2のビットラインと前記第1のグローバルビットラインおよび前記第2のグローバルビットラインとの間でデータを転送するように配列された一対のパスゲートトランジスタと
のうち少なくともひとつを有し、
前記等化トランジスタ及び/又は前記プリチャージトランジスタ及び/又は前記パスゲートトランジスタは、少なくとも一緒に接続されている第1の制御ゲートおよび第2の制御ゲートを有するマルチゲートトランジスタである
ことを特徴とする差動センス増幅器。 - 前記差動センス増幅器は、絶縁層によってベース基板から隔てられている半導体材料の薄層を備えるセミコンダクタオンインシュレータ基板上に形成され、前記第2の制御ゲートは、前記絶縁層の下にある前記ベース基板内に形成されたバックコントロールゲートであることを特徴とする請求項1に記載の差動センス増幅器。
- 前記トランジスタは、独立した二重ゲートを有するFinFETデバイスであることを特徴とする請求項1に記載の差動センス増幅器。
- 前記差動センス増幅器は、前記第1のビットラインおよび第2のビットラインのうちの一方にそれぞれ結合されたソースおよびドレインを有する等化トランジスタを備え、前記等化トランジスタは、前記プルアップトランジスタ間に物理的に配列されているP−MOS型トランジスタであることを特徴とする請求項1から3のいずれか一項に記載の差動センス増幅器。
- メモリセルアレイの複数のメモリセル内に格納されているデータを感知する差動センス増幅器を制御するための方法であって、
第1のビットラインに接続された出力および前記第1のビットラインに対して相補的な第2のビットラインに接続された入力を有する第1のCMOSインバータと、
前記第2のビットラインに接続された出力および前記第1のビットラインに接続された入力を有する第2のCMOSインバータとを備え、
それぞれのCMOSインバータは、
ドレインおよびソースを有するプルアップトランジスタと、
ドレインおよびソースを有するプルダウントランジスタとを備え、
それぞれのCMOSインバータの前記プルアップトランジスタおよび前記プルダウントランジスタは共通ドレインを有し、
前記プルダウントランジスタの前記ソースはプルダウン電圧源に、前記プルダウントランジスタの前記ソースと前記プルダウン電圧源との間に中間トランジスタを置くことなく、電気的に結合され、および接続されるか、または
前記プルアップトランジスタの前記ソースはプルアップ電圧源に、前記プルアップトランジスタの前記ソースと前記プルアップ電圧源との間に中間トランジスタを置くことなく、電気的に結合され、接続され、
前記プルアップトランジスタおよび前記プルダウントランジスタは、少なくとも第1の制御ゲートおよび第2の制御ゲートを有するマルチゲートトランジスタであり、
前記プルアップトランジスタの前記第2の制御ゲートは、第2のプルアップ制御信号によって駆動され、
プルダウントランジスタの前記第2の制御ゲートは、第2のプルダウン制御信号によって駆動され、
前記ビットラインをプリチャージし、1つのメモリセルアレイのうちの複数のメモリセル内に格納されているデータを感知し、書き戻すためのオペレーションを実行するために、前記差動センス増幅器を制御して前記プリチャージするオペレーションと、前記感知するオペレーションと、前記書き戻すオペレーションのうち少なくともひとつを実行する前記第2のプルアップ制御信号および/または前記第2のプルダウン制御信号の値の少なくともひとつを修正することを含む
ことを特徴とする方法。 - プリチャージオペレーション中に、LOWプルアップ第2制御信号は、前記プルアップトランジスタが導通するように前記プルアップトランジスタの前記第2の制御ゲートに印加され、LOWプルダウン第2制御信号は、前記プルダウントランジスタが導通しないように前記プルダウントランジスタの前記第2の制御ゲートに印加されることを特徴とする請求項5に記載の方法。
- プリチャージオペレーション中に、HIGHプルアップ第2制御信号は、前記プルアップトランジスタが導通しないように前記プルアップトランジスタの前記第2の制御ゲートに印加され、HIGHプルダウン第2制御信号は、前記プルダウントランジスタが導通するように前記プルダウントランジスタの前記第2の制御ゲートに印加されることを特徴とする請求項5に記載の方法。
- 感知オペレーション中に、HIGHプルダウン第2制御信号は、前記プルダウントランジスタが導通するように前記プルダウントランジスタの前記第2の制御ゲートに印加され、HIGHプルアップ第2制御信号は、前記プルアップトランジスタが導通しないように前記プルアップトランジスタの前記第2の制御ゲートに印加されることを特徴とする請求項5から7のいずれか一項に記載の方法。
- 感知オペレーション中に、LOWプルダウン第2制御信号は、前記プルダウントランジスタが導通しないように前記プルダウントランジスタの前記第2の制御ゲートに印加され、LOWプルアップ第2制御信号は、前記プルアップトランジスタが導通するように前記プルアップトランジスタの前記第2の制御ゲートに印加されることを特徴とする請求項5から7のいずれか一項に記載の方法。
- 書き戻しオペレーション中に、LOWプルアップ第2制御信号は、前記プルアップトランジスタが導通するように前記プルアップトランジスタの前記第2の制御ゲートに印加され、HIGHプルダウン第2制御信号は、前記プルダウントランジスタが導通するように前記プルダウントランジスタの前記第2の制御ゲートに印加されることを特徴とする請求項5から7のいずれか一項に記載の方法。
- 請求項1から4のいずれか一項に記載の少なくとも1つの差動センス増幅器を備えることを特徴とするメモリセルアレイを組み込んだ半導体メモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1153575 | 2011-04-26 | ||
FR1153575A FR2974667B1 (fr) | 2011-04-26 | 2011-04-26 | Amplificateur de detection differentiel sans transistor de commutation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012230755A JP2012230755A (ja) | 2012-11-22 |
JP5453485B2 true JP5453485B2 (ja) | 2014-03-26 |
Family
ID=45888114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012101067A Active JP5453485B2 (ja) | 2011-04-26 | 2012-04-26 | スイッチトランジスタを有しない差動センス増幅器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9135964B2 (ja) |
EP (1) | EP2518728A1 (ja) |
JP (1) | JP5453485B2 (ja) |
KR (1) | KR101475706B1 (ja) |
CN (1) | CN102760472B (ja) |
FR (1) | FR2974667B1 (ja) |
SG (1) | SG185223A1 (ja) |
TW (1) | TWI512727B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2961926A1 (fr) | 2010-06-29 | 2011-12-30 | France Telecom | Procede et dispositif de detection de chocs acoustiques |
FR2974656B1 (fr) | 2011-04-26 | 2013-05-17 | Soitec Silicon On Insulator | Amplificateur de detection differentiel sans transistor a grille de passage dedie |
FR2974666B1 (fr) * | 2011-04-26 | 2013-05-17 | Soitec Silicon On Insulator | Amplificateur de detection differentiel sans transistor de precharge dedie |
FR2985839B1 (fr) | 2012-01-16 | 2014-02-07 | Soitec Silicon On Insulator | Circuit et procede pour detecter une difference de tension sur une paire de lignes de signal duales, en particulier par un transistor d'egalisation |
FR2988535B1 (fr) | 2012-03-23 | 2014-03-07 | Soitec Silicon On Insulator | Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit. |
US9123414B2 (en) * | 2013-11-22 | 2015-09-01 | Micron Technology, Inc. | Memory systems and memory programming methods |
US9336875B2 (en) | 2013-12-16 | 2016-05-10 | Micron Technology, Inc. | Memory systems and memory programming methods |
TWI609375B (zh) * | 2016-01-21 | 2017-12-21 | 國立成功大學 | 雙字線非同步驅動的記憶細胞及具此記憶細胞的記憶體 |
CN109196584B (zh) * | 2016-08-31 | 2022-07-19 | 美光科技公司 | 感测放大器构造 |
CN110192280A (zh) | 2017-01-12 | 2019-08-30 | 美光科技公司 | 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法 |
US10236036B2 (en) * | 2017-05-09 | 2019-03-19 | Micron Technology, Inc. | Sense amplifier signal boost |
CN107424644B (zh) * | 2017-08-02 | 2020-06-09 | 上海兆芯集成电路有限公司 | 读取电路和读取方法 |
US10861513B2 (en) | 2018-10-31 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with selective precharging |
KR102279046B1 (ko) * | 2020-02-14 | 2021-07-16 | 연세대학교 산학협력단 | 하프 전압 비트라인 프리차지 회로 기반의 정적 메모리 장치 |
US20230206990A1 (en) * | 2021-12-28 | 2023-06-29 | Micron Technology, Inc. | Isolation of local lines of sense amplifiers |
CN117809708B (zh) * | 2024-02-29 | 2024-05-07 | 浙江力积存储科技有限公司 | 存储阵列及提高存储阵列的数据读取准确度的方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3816492A (en) | 1972-04-03 | 1974-06-11 | American Cyanamid Co | Nickel cyclohexylamine complexes of 2,2'-thiobis(p-alkylphenol)and use in polyolefins |
DE2317497C2 (de) * | 1973-04-06 | 1975-02-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes |
US4748485A (en) * | 1985-03-21 | 1988-05-31 | Hughes Aircraft Company | Opposed dual-gate hybrid structure for three-dimensional integrated circuits |
GB8917835D0 (en) | 1989-08-04 | 1989-09-20 | Inmos Ltd | Current sensing amplifier for a memory |
JP3549602B2 (ja) * | 1995-01-12 | 2004-08-04 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100541796B1 (ko) * | 1997-12-31 | 2006-04-14 | 삼성전자주식회사 | 반도체 메모리 장치의 센스 증폭기 인에이블 타이밍 조절 회로 |
US20050264322A1 (en) * | 2004-05-25 | 2005-12-01 | Takaaki Nakazato | SOI sense amplifier with pre-charge |
KR101168976B1 (ko) * | 2005-08-18 | 2012-07-26 | 삼성전자주식회사 | 반도체 메모리 장치 |
DE102005057788A1 (de) * | 2005-12-03 | 2007-06-06 | Infineon Technologies Ag | Dynamische Speicherschaltung und Verfahren zum Betreiben einer solchen |
US20090108351A1 (en) * | 2007-10-26 | 2009-04-30 | International Business Machines Corporation | Finfet memory device with dual separate gates and method of operation |
JP2011096950A (ja) | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法 |
EP2365487A3 (en) | 2010-03-11 | 2011-09-21 | S.O.I. Tec Silicon on Insulator Technologies | Nano-sense amplifier for memory |
US8536898B2 (en) * | 2010-06-02 | 2013-09-17 | David James Rennie | SRAM sense amplifier |
FR2974666B1 (fr) * | 2011-04-26 | 2013-05-17 | Soitec Silicon On Insulator | Amplificateur de detection differentiel sans transistor de precharge dedie |
-
2011
- 2011-04-26 FR FR1153575A patent/FR2974667B1/fr active Active
-
2012
- 2012-03-29 EP EP12162184A patent/EP2518728A1/en not_active Withdrawn
- 2012-04-17 TW TW101113586A patent/TWI512727B/zh active
- 2012-04-18 SG SG2012028197A patent/SG185223A1/en unknown
- 2012-04-25 CN CN201210124228.2A patent/CN102760472B/zh active Active
- 2012-04-25 US US13/456,020 patent/US9135964B2/en active Active
- 2012-04-25 KR KR1020120043461A patent/KR101475706B1/ko active IP Right Grant
- 2012-04-26 JP JP2012101067A patent/JP5453485B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20120121367A (ko) | 2012-11-05 |
FR2974667A1 (fr) | 2012-11-02 |
SG185223A1 (en) | 2012-11-29 |
US20120275252A1 (en) | 2012-11-01 |
CN102760472A (zh) | 2012-10-31 |
CN102760472B (zh) | 2015-11-25 |
EP2518728A1 (en) | 2012-10-31 |
US9135964B2 (en) | 2015-09-15 |
JP2012230755A (ja) | 2012-11-22 |
KR101475706B1 (ko) | 2014-12-23 |
FR2974667B1 (fr) | 2020-10-02 |
TWI512727B (zh) | 2015-12-11 |
TW201308332A (zh) | 2013-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5453485B2 (ja) | スイッチトランジスタを有しない差動センス増幅器 | |
JP5491568B2 (ja) | 専用プリチャージトランジスタを有しない差動センスアンプ | |
JP5491569B2 (ja) | スイッチトランジスタを有しない差動センス増幅器 | |
US8482951B2 (en) | Memory device from which dummy edge memory block is removed | |
US20030193824A1 (en) | Semiconductor memory device | |
US20160372180A1 (en) | Static random access memory | |
US8432762B2 (en) | Bitline sense amplifier, memory core including the same and method of sensing charge from a memory cell | |
US9171606B2 (en) | Semiconductor device having complementary bit line pair | |
US10643687B2 (en) | Sensing circuit and semiconductor device including the same | |
JP2011090750A (ja) | 半導体装置及びその制御方法 | |
JP2012027983A (ja) | 半導体装置 | |
JP2004095105A (ja) | 半導体集積回路装置 | |
JP2000195276A (ja) | 半導体記憶装置 | |
JP2009048772A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130618 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130621 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130625 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130718 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130723 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130816 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5453485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |