JP5452322B2 - 改善されたオン／オフ電流比の高移動度多重ゲートトランジスタ - Google Patents

改善されたオン／オフ電流比の高移動度多重ゲートトランジスタ Download PDF

Info

Publication number
JP5452322B2
JP5452322B2 JP2010085075A JP2010085075A JP5452322B2 JP 5452322 B2 JP5452322 B2 JP 5452322B2 JP 2010085075 A JP2010085075 A JP 2010085075A JP 2010085075 A JP2010085075 A JP 2010085075A JP 5452322 B2 JP5452322 B2 JP 5452322B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
fin
gate
central fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010085075A
Other languages
English (en)
Other versions
JP2010258443A (ja
Inventor
誌欣 柯
幸仁 萬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2010258443A publication Critical patent/JP2010258443A/ja
Application granted granted Critical
Publication of JP5452322B2 publication Critical patent/JP5452322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、集積回路装置に関し、特に、金属酸化物半導体（MOS）トランジスタとその形成方法に関するものである。
金属酸化物半導体（MOS）トランジスタの速度は、MOSトランジスタの駆動電流と密接に関係しており、駆動電流は、電荷の移動度と更に密接に関係している。例えば、NMOSトランジスタは、そのチャネル領域の電子移動度が高い時、高駆動電流を有し、PMOSトランジスタは、そのチャネル領域の正孔移動度が高い時、高駆動電流を有する。
ゲルマニウムは一般的に知られている半導体材料である。ゲルマニウムの電子移動度と正孔移動度は、シリコンよりも大きく、集積回路の形成で最も一般的に用いられる半導体材料である。よって、ゲルマニウムは、集積回路を形成するのに優れた材料である。しかし、従来、シリコンの酸化物（酸化ケイ素）がMOSトランジスタのゲート誘電体で容易に用いることができることから、シリコンがゲルマニウムを超えて多くの人気を得ていた。MOSトランジスタのゲート誘電体は、シリコン基板の熱酸化によって容易に形成することができる。一方、ゲルマニウムの酸化物は、水に溶けるため、ゲート誘電体層の形成には適さない。
しかし、高k誘電材料をMOSトランジスタのゲート誘電体に用いることで、酸化ケイ素が提供してきた便易性はもはや大きな利点ではなくなり、ゲルマニウムが集積回路に用いられることが見直された。
ゲルマニウムに加えて、III族とV族素子化合物半導体材料（以下、III-V族化合物半導体という）もまたその高電子移動度によりNMOSデバイスを形成する良い候補である。
半導体産業が直面する難しい課題は、ゲルマニウムとIII-V族化合物半導体上に形成されたMOSトランジスタが高駆動電流を有しても、これらのMOSトランジスタのリーク電流も高いことである。これはゲルマニウムとIII-V族化合物半導体の低バンドギャップと高誘電率に一部起因する。例えば、図１は、ゲルマニウムといくつかの一般的に用いられているIII-V族化合物半導体と、いくつかの他の半導体材料のバンドギャップと高誘電率の比較を示している。図１は、ゲルマニウムといくつかの一般的に用いられているIII-V族化合物半導体のバンドギャップが小さいこと示している。よって、それぞれのMOSトランジスタは、そのゲートとソース／ドレイン間のバンド間リーク電流の発生に遭い、これらの材料の高誘電率は、リーク電流を更に悪化させる。その結果、これらのMOSトランジスタのオン／オフ電流比（Ion／Ioff）は、比較的低い。
金属酸化物半導体（MOS）トランジスタとその形成方法を提供する。
本発明の一態様によれば、多重ゲートトランジスタは、基板の上の半導体フィンを含む。半導体フィンは、第１半導体材料で形成された中央フィンと、中央フィンの対向側壁上の第１部分と第２部分を有する半導体層を含む。半導体層は、第１半導体材料とは異なる第２半導体材料を含む。第１半導体材料は、第２半導体材料のバンドギャップより低いバンドギャップを有する。第１部分と中央フィンの間の第１部分、及び第２部分と中央フィンの間の第２部分を含む追加半導体層は、中央フィンのバンドギャップより大きく、かつ、半導体層のバンドギャップより低いバンドギャップを有する。多重ゲートトランジスタは、半導体フィンの側壁の周囲を包むゲート電極と、半導体フィンの対向端のソース領域とドレイン領域を更に含む。中央フィンと半導体層の各々は、ソース領域からドレイン領域に延伸する。
本実施例のもう１つの態様によれば、多重ゲートトランジスタは、基板と、この基板の上の半導体フィンを含む。半導体フィンは、第１半導体材料で形成された中央フィンと、中央フィンに隣接している対向側壁上の第１部分と第２部分を含む半導体層を含む。中央フィンと半導体層は、量子井戸を形成する。多重ゲートトランジスタは、半導体層の第１部分の外部側壁上の第１部分と、半導体層の第２部分の外部側壁上の第２部分を有するゲート誘電体、ゲート誘電体の上のゲート電極と、中央フィンと半導体層に隣接し、これらの対向端のソース領域とドレイン領域を更に含む。ソース領域とドレイン領域は、n型領域である。
本発明のもう１つの態様によれば、多重ゲートトランジスタの形成方法は、第１半導体材料を含む中央フィンを形成するステップを更に含む半導体フィンを形成するステップと、中央フィンの対向側壁上の第１部分と第２部分を含む半導体層を形成するステップ含む。半導体層は、第１半導体材料とは異なる第２半導体材料を含む。第１半導体材料は、第２半導体材料のバンドギャップより低いバンドギャップを有する。第１部分と中央フィンの間の第１部分、及び第２部分と中央フィンの間の第２部分を含む追加半導体層は、中央フィンのバンドギャップより大きく、かつ、半導体層のバンドギャップより低いバンドギャップを有する。前記方法は半導体フィンの側壁の周囲を包むゲート電極を形成するステップと、半導体フィンの対向端にソース領域とドレイン領域を形成するステップを更に含む。中央フィンと半導体層の各々は、ソース領域からドレイン領域に延伸する。
本発明のもう１つの態様によれば、多重ゲートトランジスタの形成方法は、半導体基板を提供するステップ、半導体基板に、互いに隣接して絶縁領域を形成し、絶縁領域の間の領域が第１半導体材料を含む中央フィンを形成するステップ、中央フィンの対向側壁上の第１部分と第２部分を含む半導体層をエピタキシャル成長させるステップであって、半導体層は、第１半導体材料とは異なる第２半導体材料を含み、第１半導体材料は、第２半導体材料のバンドギャップより低いバンドギャップを有し、第１部分と中央フィンの間の第１部分、及び第２部分と中央フィンの間の第２部分を含む追加半導体層は、中央フィンのバンドギャップより大きく、かつ、半導体層のバンドギャップより低いバンドギャップを有し、半導体フィンの上面の上方に、その側壁の周囲を包むゲート電極を形成するステップ、及び、半導体フィンの対向端のソース領域とドレイン領域を形成するステップを含む。中央フィンと半導体層の各々は、ソース領域からドレイン領域に延伸する。
本発明の利点のある特徴は、MOSトランジスタにおいて、改善された駆動電流、減少されたリーク電流と、高いオン／オフ電流比を包含した性能を備える。
いくつかの半導体材料のバンドギャップと誘電率を示している。 実施例の斜視図を示している。 フィン型二重ゲート電界効果トランジスタ（double-gate fin field-effect transistor；FinFET）の断面図を示している。 図３Ａに示された実施例のバンド図を示している。 三重ゲートFinFETの断面図を示している。 図３Ａに示された二重ゲートFinFETの製造の中間段階の断面図である。 図３Ａに示された二重ゲートFinFETの製造の中間段階の断面図である。 図３Ａに示された二重ゲートFinFETの製造の中間段階の断面図である。 図３Ａに示された二重ゲートFinFETの製造の中間段階の断面図である。 図４に示された三重ゲートFinFETの製造の中間段階の断面図である 図４に示された三重ゲートFinFETの製造の中間段階の断面図である。 図４に示された三重ゲートFinFETの製造の中間段階の断面図である。 ゲート誘電体が形成されていない二重ゲートFinFETの断面図を示している。 図１２Ａに示された実施例のバンド図を示している。 ゲート誘電体が形成されていない三重ゲートFinFETの断面図を示している。 フィンに３種類の半導体材料を含む二重ゲートFinFETを示している。 フィンに３種類の半導体材料を含む三重ゲートFinFETを示している。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
［実施例］
新規なフィン型電界効果トランジスタ（FinFETs）とその形成方法が提示される。本発明の実施例の製造の中間段階が示される。実施例の変化と動作が述べられる。本発明の各種図と説明的な実施例を通じて、同様の参照番号は同様の素子を指すように用いられる。
図２は、ベース材料１０上に形成されたFinFET１００（n型FinFETでよい）の斜視図を示している。ベース材料１０は、誘電体材料、例えば酸化ケイ素で形成することができる。あるいはまた、ベース材料１０は、シリコン、ゲルマニウムと、ガリウムヒ素などを含む（が、これに限定するものではない）半導体材料で形成することができる。他の実施例では、ベース材料１０は、半導体基板の部分と半導体基板の分離構造を含むことができる。FinFET１００は、ソース領域４、ドレイン領域６と、その間のフィン２０を含む。FinFET１００は、n型電界効果トランジスタ（NFET）であってよく、よって、ソース領域４とドレイン領域６は、例えば注入によってn型不純物がドープされたn型領域である。ゲート誘電体１２は、フィン２０の上部と対向側壁上に形成することができる。ゲート電極８は、ゲート誘電体１２上に更に形成される。一実施例では、ゲート誘電体１２は省略することができる。
次の段落にて詳細に示される断面図は、違うふうに特定されなければ、図２の垂直面交差ライン３Ａ−３Ａを横断して作成されている。図３Ａは、二重ゲートFinFETの断面図を示している。フィン２０は、第１半導体材料から形成された中央フィン２２を含む。フィン２０は、第１半導体材料とは異なる第２半導体材料から形成された半導体層２４を更に含む。半導体層２４は、中央フィン２２の対向側壁上に形成される。ゲート誘電体１２は、半導体層２４の側壁上に形成される。ゲート電極８は、ゲート誘電体１２上に形成される。
ゲート誘電体１２は、例えば、酸化ケイ素、窒化ケイ素、酸窒化物、その多層材料と、その組み合わせなどの一般的に用いられる誘電材料で形成される。ゲート誘電体１２はまた、高k誘電体材料で形成することができる。模範的な高k材料は、約４.０より大きいk値か、または更に約７.０より大きいk値を有することができ、例えばAl2O3、HfAlO、HfAlON、AlZrOなどのアルミニウムを含む誘電体、例えば、HfO2、HfSiOx、HfAlOx、HfZrSiOx、HfSiONなどのハフニウムを含む材料と、例えば、LaAlO3 と ZrO2などの他の材料を含むことができる。ゲート電極８は、ドープされたポリシリコン、金属、金属窒化物、金属シリサイドなどで形成することができる。
図３Ｂは、図３Ａに示された二重ゲートFinFETのバンド図を示している。一実施例では、中央フィン２２は、バンドギャップEgAを有し、半導体層２４は、バンドギャップEgAより大きいバンドギャップEgBを有する。模範的な実施例では、バンドギャップEgAは、バンドギャップEgBより約０.１eV低いが、より大きい、またはより小さいバンドギャップ差（bandgap differences）も適用することができる。中央フィン２２の伝導バンドEcAはまた、半導体層２４の伝導バンドEcBより低くてよい。模範的な実施例では、伝導バンドEcAは、伝導バンドEcBより約０.０５eV低いが、より大きい、またはより小さい伝導バンド差（conduction band differences）も適用することができる。中央フィン２２と半導体層２４の適当な材料は、高電子移動度を有する使用可能な半導体材料のバンドギャップと比較して選択することができ、シリコン、ゲルマニウム、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaPなどを含むことができるがこれに限定するものではない。模範的な実施例では、中央フィン２２は、InGaAsを含み、半導体層２４はGaAsを含む。他の実施例では、中央フィン２２は、InAsを含み、半導体層２４はInAlAsを含む。
図３Ａを再度参照して、中央フィン２２のバンドギャップEgAは、半導体層２４のバンドギャップEgBより低く、フィン２０（中央フィン２２と半導体層２４を含む）は、量子井戸を形成する。ゼロでないゲート電圧がゲート電極８に加えられた時、量子閉じ込め効果のために、電子は、フィン２０の中央部分、即ち中央フィン２２に流れる傾向にある。よって、キャリア移動度は、その低バンドギャップEgAのために高くなり、それぞれのFinFET１００のオン電流Ionが高くなる。一方、FinFET１００が０ボルトであるゲート電圧でオフにされた時、電子は、フィン２０の表面層、即ち半導体層２４に流れる傾向にある。よって、キャリア移動度は、その高バンドギャップEgBのために低くなり、それぞれのFinFET１００のオフ電流（リーク電流）Ioffが高くなる。よってFinFET１００は、高オン／オフ電流比を有する。
FinFET１００の性能を改善するために、量子井戸は強化されなければならない。よって、中央半導体フィン２０の厚さT1は、小さいことが好ましい。模範的な実施例では、厚さT1は、約５０nmより小さく、たとえ約１０nmより小さくてもよい。半導体層２４の厚さT2は、約５０nmより小さくてよい。
図３Ａは、半導体フィン２０の上部のハードマスク２６を含み、ハードマスク２６は、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素などの一般的に用いられる誘電材料で形成することができる。図３Aに示されるFinFET１００は、二重ゲートFinFETである。
もう１つの（代替）実施例では、図４に示されるように、フィン２０の上部に形成されるハードマスクはない。その代わり、中央フィン２２の対向側壁上の半導体層２４が中央フィン２２の上部の部分によって連結され、連続層を形成する。ゲート誘電体１２も連続層を形成する。図４に示されるFinFET１００は、三重ゲートFinFETである。
図５〜８は、図３Ａに示された実施例の製造の中間段階の断面図を示している。図５を参照して、基板２００が提供される。基板２００は、例えばシリコン、ゲルマニウム、GaAsなどの一般的に用いられる半導体材料で形成された半導体とすることができる。例えば、シャロートレンチアイソレーション（STI）領域３０などの絶縁領域が、基板２００に形成される。隣接のSTI領域３０間の間隔S は小さく、例えば約５０nmより小さくすることができる。前記間隔は、図３Ａに示されるように中央フィン２２の厚さT1と同じか、またはT1より大きくてもよい。
次に図６に示されるように、対向するSTI領域３０間の基板２００の部分は陥凹され、凹所（リセス）３２を形成する。陥凹の深さD1は、STI領域３０の厚さD2と実質的に等しいか、小さくてもよい。図７では、中央フィン２２は、凹所３２にエピタキシャル成長される。ハードマスク２６は、図７に示されるように、中央フィン２２を覆うようにブランケット形成・パターン化することができる。
もう１つの実施例では、基板２００は、III族とV族素子（以下、III-V族化合物半導体という）の化合物半導体材料を含むため、凹所３２の形成と凹３２のエピタキシャル成長は省略することができる。よって、STI領域３０間の基板２００の部分は、中央フィン２２である。
次に図８に示されるように、STI領域３０の頂部(top portions)は、選択的にエッチングされ、底部(bottom portions)は、エッチングされないままにする。その結果、中央フィン２２は、STI領域３０の底部の上に立つ部分を有する。ハードマスク２６の形成後、等方性エッチングが行われ、中央フィン２２を横方向に陥凹させ、ハードマスク２６が残りの中央フィン２２の端を超えて延伸するようにする。次に、図３Ａに示されるように、半導体層２４がエピタキシャル成長され、ゲート誘電体層１２の形成が後に続く。後に続くステップでは、ゲート電極が形成され、図３Ａに示される構造となる。
図９〜１１は、図４に示された実施例の製造の中間段階の断面図を示している。基板２００のSTI領域３０の形成と、選択的に中央フィン２２の陥凹とエピタキシャル成長を含む最初のステップは、図５〜７に示されるように基本的に同じである。しかし、図９に示されるように、ハードマスクは形成されない。図１０は、中央フィン２２がSTI領域３０の残りの部分の上方に突出した部分を有するように、STI領域３０を陥凹を示している。次に図１１に示されるように、半導体層２４は、エピタキシャル成長され、ゲート誘電体層１２の形成が続く。次のステップでは、ゲート電極８が形成され、図４に示された構造となる。
図１２Ａは、もう１つの二重ゲートFinFETを示している。この実施例は、ゲート誘電体１２の形成がない以外は図３Aに示された実施例と類似している。この実施例では、ゲート電極８は、金属で形成され、ショットキー（Schottky）障壁がゲート電極８と半導体層２４の間に形成されて、ゲート電極８を半導体層２４から電気的に絶縁させるゲート誘電体として役割を果たす空乏層４０となる。バンド図が図１２Ｂに示される。中央フィン２２と半導体層２４の材料は、前記に述べられているため、ここでは繰り返されない。再度、中央フィン２２のバンドギャップEgAは、半導体層２４のバンドギャップEgBよりも小さくてよい。さらに、中央フィン２２の伝導バンドEcAも半導体層２４の伝導バンドEcBより小さくてよい。
図１３は、もう１つの三重ゲートFinFETを示している。この実施例は、図４に示されたゲート誘電体１２がゲート電極８と半導体層２４の間に形成されたショットキー（Schottky）障壁となる空乏層４０に置き換えられる以外は、図４に示された実施例と類似している。
図１４と図１５は、量子井戸が２種類以上の半導体材料で形成された、もう１つの多重ゲートFinFETを示している。例えば、半導体層４４は、半導体層２４と中央フィン２２の間に形成してもよい。一実施例では、半導体層４４のバンドギャップは、中央フィン２２のバンドギャップEgAより高く、半導体層２４のバンドギャップEgBより低い（図３Bと１３Bを参照）。また、半導体層４４の伝導バンドは、中央フィン２２の伝導バンドEcAより高く、半導体層２４の伝導バンドEcBより低くてもよい（図３Bと１３Bを参照）。図１４では、ハードマスク２６が形成され、図１５にはハードマスクが形成されない。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。また、本発明の範囲は、説明書に説明された特定の実施例のプロセス、機器、製造、物質組成、装置、方法とステップを限定するものではない。当業者は、本発明の掲示内容より現存する、または後に開発されるプロセス、機器、製造、物質組成、装置、方法とステップが、ここに記述される実施例に基づいて実質的に同様の機能または実質的に同様の結果を達成すれば、本発明中に用いられることができる。よって、本発明の範囲は、上述のプロセス、機器、製造、物質組成、装置、方法とステップを含む。また、各特許請求の範囲は個別の実施例を構成し、本発明の範囲も各特許請求の範囲と実施例の組み合わせを含む。
４ ソース領域
６ ドレイン領域
８ ゲート電極
１０ ベース材料
１２ ゲート誘電体
２０ フィン
２２ 中央フィン
２４ 半導体層
２６ ハードマスク
３０ シャロートレンチアイソレーション（STI）領域
３２ 凹所
４０ 空乏層
４４ 半導体層
１００ FinFET
２００ 基板

Claims (8)

  1. 基板、
    第１半導体材料で形成された中央フィンと、前記中央フィンの対向側壁上の第１部分と第２部分から成る半導体層とを備える前記基板上の半導体フィンであって、前記半導体層は、前記第１半導体材料とは異なる第２半導体材料を備え、前記第１半導体材料は、前記第２半導体材料のバンドギャップより低いバンドギャップを有し、
    前記第１部分と前記中央フィンの間の前記第１部分、及び
    前記第２部分と前記中央フィンの間の前記第２部分を含む追加半導体層を備え、
    前記追加半導体層は、前記中央フィンのバンドギャップより大きく、かつ、前記半導体層のバンドギャップより低いバンドギャップを有し、
    前記半導体フィンの側壁の周囲を包むゲート電極、及び
    前記半導体フィンの対向端にあるソース領域とドレイン領域を備えた多重ゲートトランジスタにおいて、
    前記中央フィンと前記半導体層の各々は、前記ソース領域から前記ドレイン領域に延伸することを特徴とする多重ゲートトランジスタ。
  2. 前記中央フィンと前記半導体層は、量子井戸を形成する請求項１に記載の多重ゲートトランジスタ。
  3. 前記第１半導体材料は、前記第２半導体材料の伝導バンドより低い伝導バンドを有する請求項１に記載の多重ゲートトランジスタ。
  4. 前記半導体層の第１部分の外部側壁上の第１部分と前記半導体層の第２部分の外部側壁上の第２部分から成るゲート誘電体を更に備えた請求項１に記載の多重ゲートトランジスタ。
  5. 前記ゲート電極は、前記半導体層の第１部分と第２部分にコンタクトする請求項１に記載の多重ゲートトランジスタ。
  6. 前記半導体層は、前記中央フィンの上表面の第３部分を更に備え、前記半導体層の第１部分を前記半導体層の第２部分に接続する請求項１に記載の多重ゲートトランジスタ。
  7. 前記中央フィンの上表面のハードマスクを更に備え、前記半導体層の第１部分を前記半導体層の第２部分から分離する(disconnecting)請求項１に記載の多重ゲートトランジスタ。
  8. 前記ハードマスクは、前記半導体層の第１部分と第２部分上に直接延伸する請求項７に記載の多重ゲートトランジスタ。
JP2010085075A 2009-04-01 2010-04-01 改善されたオン／オフ電流比の高移動度多重ゲートトランジスタ Active JP5452322B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16580309P 2009-04-01 2009-04-01
US61/165,803 2009-04-01
US12/639,653 2009-12-16
US12/639,653 US8674341B2 (en) 2009-04-01 2009-12-16 High-mobility multiple-gate transistor with improved on-to-off current ratio

Publications (2)

Publication Number Publication Date
JP2010258443A JP2010258443A (ja) 2010-11-11
JP5452322B2 true JP5452322B2 (ja) 2014-03-26

Family

ID=42805239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010085075A Active JP5452322B2 (ja) 2009-04-01 2010-04-01 改善されたオン／オフ電流比の高移動度多重ゲートトランジスタ

Country Status (5)

Country Link
US (4) US8674341B2 (ja)
JP (1) JP5452322B2 (ja)
KR (1) KR101145959B1 (ja)
CN (1) CN101853882B (ja)
TW (1) TWI416730B (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030853B4 (de) * 2008-06-30 2014-04-30 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Dreidimensionaler Transistor mit einer Doppelkanal-Konfiguration
US8816391B2 (en) 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) * 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US8283653B2 (en) * 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
US8455929B2 (en) 2010-06-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of III-V based devices on semiconductor substrates
KR101160084B1 (ko) * 2011-02-01 2012-06-26 서울대학교산학협력단 낮은 누설전류를 갖는 반도체 메모리 소자
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8890207B2 (en) * 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
WO2013095474A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Methods for forming fins for metal oxide semiconductor device structures
US20130200459A1 (en) * 2012-02-02 2013-08-08 International Business Machines Corporation Strained channel for depleted channel semiconductor devices
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
KR101823105B1 (ko) * 2012-03-19 2018-01-30 삼성전자주식회사 전계 효과 트랜지스터의 형성 방법
US8987835B2 (en) 2012-03-27 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with a buried semiconductor material between two fins
US9735239B2 (en) 2012-04-11 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device channel system and method
US9748338B2 (en) * 2012-06-29 2017-08-29 Intel Corporation Preventing isolation leakage in III-V devices
TWI553858B (zh) * 2012-07-11 2016-10-11 聯華電子股份有限公司 多閘極場效電晶體及其製程
DE102012217073A1 (de) * 2012-09-21 2014-03-27 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
CN109216181A (zh) * 2012-11-30 2019-01-15 中国科学院微电子研究所 鳍结构制造方法
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US9780211B2 (en) 2012-12-31 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power cell and power cell circuit for a power amplifier
CN103915336B (zh) * 2013-01-08 2016-05-25 中芯国际集成电路制造(上海)有限公司 三维量子阱晶体管及其形成方法
US9385234B2 (en) 2013-02-27 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9159824B2 (en) * 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9087902B2 (en) 2013-02-27 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
CN103187272B (zh) * 2013-02-28 2015-07-15 溧阳市宏达电机有限公司 一种鳍型pin二极管的制造方法
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
CN104217948B (zh) * 2013-05-31 2018-04-03 中国科学院微电子研究所 半导体制造方法
CN104218082B (zh) * 2013-06-04 2017-08-25 中芯国际集成电路制造(上海)有限公司 高迁移率鳍型场效应晶体管及其制造方法
CN104253044B (zh) * 2013-06-26 2017-03-29 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
DE112013007072T5 (de) * 2013-06-28 2016-01-28 Intel Corporation Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
CN104347408B (zh) * 2013-07-31 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN104347407B (zh) * 2013-07-31 2017-10-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9780212B2 (en) * 2013-09-18 2017-10-03 Globalfoundries Inc. Fin width measurement using quantum well structure
US9583590B2 (en) 2013-09-27 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETs and methods of forming the same
US9178045B2 (en) * 2013-09-27 2015-11-03 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETS and methods of forming the same
EP3050092A4 (en) 2013-09-27 2017-05-03 Intel Corporation Non-silicon device heterolayers on patterned silicon substrate for cmos by combination of selective and conformal epitaxy
WO2015047341A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Non-planar semiconductor devices having multi-layered compliant substrates
US20160172477A1 (en) * 2013-09-27 2016-06-16 Intel Corporation Methods to achieve high mobility in cladded iii-v channel materials
JP6438727B2 (ja) * 2013-10-11 2018-12-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
CN104576385A (zh) * 2013-10-14 2015-04-29 中国科学院微电子研究所 一种FinFET结构及其制造方法
EP2887399B1 (en) * 2013-12-20 2017-08-30 Imec A method for manufacturing a transistor device and associated device
KR102175547B1 (ko) * 2013-12-23 2020-11-06 인텔 코포레이션 트랜지스터 채널 적용들을 위한 클래딩 이전의 Si 핀 엘리먼트들의 프리-스컬프팅
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9236397B2 (en) * 2014-02-04 2016-01-12 Globalfoundries Inc. FinFET device containing a composite spacer structure
US9236483B2 (en) 2014-02-12 2016-01-12 Qualcomm Incorporated FinFET with backgate, without punchthrough, and with reduced fin height variation
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
MY186544A (en) 2014-03-24 2021-07-26 Intel Corp Fin sculpting and cladding during replacement gate process for transistor channel applications
US10153372B2 (en) 2014-03-27 2018-12-11 Intel Corporation High mobility strained channels for fin-based NMOS transistors
US9418903B2 (en) * 2014-05-21 2016-08-16 Globalfoundries Inc. Structure and method for effective device width adjustment in finFET devices using gate workfunction shift
US9263586B2 (en) * 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
US9524986B2 (en) * 2014-06-26 2016-12-20 Globalfoundries Inc. Trapping dislocations in high-mobility fins below isolation layer
US9263555B2 (en) * 2014-07-03 2016-02-16 Globalfoundries Inc. Methods of forming a channel region for a semiconductor device by performing a triple cladding process
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
KR101611337B1 (ko) * 2014-11-14 2016-04-12 울산과학기술원 표면 거칠기 산란을 최소화 또는 없앤 고성능 저전력 전계효과 트랜지스터 소자의 제조방법
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
KR101668442B1 (ko) * 2015-02-17 2016-10-21 경북대학교 산학협력단 반도체 소자 제조방법
KR102326112B1 (ko) 2015-03-30 2021-11-15 삼성전자주식회사 반도체 소자
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
WO2016209284A1 (en) * 2015-06-26 2016-12-29 Intel Corporation High-mobility semiconductor source/drain spacer
WO2017052609A1 (en) 2015-09-25 2017-03-30 Intel Corporation High-electron-mobility transistors with heterojunction dopant diffusion barrier
WO2017052619A1 (en) 2015-09-25 2017-03-30 Intel Corporation High mobility field effect transistors with a retrograded semiconductor source/drain
CN108028281B (zh) 2015-09-25 2022-04-15 英特尔公司 具有带偏移半导体源极/漏极衬垫的高迁移率场效应晶体管
US10388764B2 (en) 2015-09-25 2019-08-20 Intel Corporation High-electron-mobility transistors with counter-doped dopant diffusion barrier
US9406566B1 (en) * 2015-12-04 2016-08-02 International Business Machines Corporation Integration of III-V compound materials on silicon
US20170236841A1 (en) * 2016-02-11 2017-08-17 Qualcomm Incorporated Fin with an epitaxial cladding layer
WO2017218015A1 (en) 2016-06-17 2017-12-21 Intel Corporation High-mobility field effect transistors with wide bandgap fin cladding
GB2556899B (en) 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
US9978872B1 (en) 2017-03-23 2018-05-22 International Business Machines Corporation Non-polar, III-nitride semiconductor fin field-effect transistor
EP3676873A4 (en) * 2017-08-29 2021-05-26 Micron Technology, Inc. DEVICES AND SYSTEMS INCLUDING STRING DRIVERS WITH HIGH GAP MATERIAL AND METHODS OF FORMING
US10720527B2 (en) * 2018-01-03 2020-07-21 International Business Machines Corporation Transistor having an oxide-isolated strained channel fin on a bulk substrate
US12068316B2 (en) * 2021-05-28 2024-08-20 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor device and method of forming the same
US20230091260A1 (en) * 2021-09-23 2023-03-23 Texas Instruments Incorporated LOW RESISTIVE SOURCE/BACKGATE finFET
CN117337027A (zh) * 2022-06-23 2024-01-02 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055890A (en) * 1990-01-25 1991-10-08 The United States Of America As Represented By The United States Department Of Energy Nonvolatile semiconductor memory having three dimension charge confinement
US5818078A (en) * 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
US5621227A (en) * 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP3005938B2 (ja) * 1998-01-08 2000-02-07 松下電子工業株式会社 半導体装置及びその製造方法
JP3099880B2 (ja) 1998-08-12 2000-10-16 日本電気株式会社 半導体スイッチ及びスイッチ回路
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
DE60036594T2 (de) * 1999-11-15 2008-01-31 Matsushita Electric Industrial Co., Ltd., Kadoma Feldeffekt-Halbleiterbauelement
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
US6475890B1 (en) * 2001-02-12 2002-11-05 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7382021B2 (en) * 2002-08-12 2008-06-03 Acorn Technologies, Inc. Insulated gate field-effect transistor having III-VI source/drain layer(s)
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
JP2004179318A (ja) 2002-11-26 2004-06-24 Nec Compound Semiconductor Devices Ltd 接合型電界効果トランジスタ及びその製造方法
US6762483B1 (en) 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
CN100437970C (zh) * 2003-03-07 2008-11-26 琥珀波系统公司 一种结构及用于形成半导体结构的方法
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
JP2005005646A (ja) 2003-06-16 2005-01-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP4557508B2 (ja) * 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
EP1519420A2 (en) * 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
JP2005051241A (ja) 2003-07-25 2005-02-24 Interuniv Micro Electronica Centrum Vzw 多層ゲート半導体デバイス及びその製造方法
JP2005062219A (ja) 2003-08-08 2005-03-10 Nikon Corp 光学部材切替装置とこれを用いた顕微鏡
US7863674B2 (en) * 2003-09-24 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100598099B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
KR100642747B1 (ko) 2004-06-22 2006-11-10 삼성전자주식회사 Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7598134B2 (en) * 2004-07-28 2009-10-06 Micron Technology, Inc. Memory device forming methods
JP2006080278A (ja) * 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
KR100674914B1 (ko) * 2004-09-25 2007-01-26 삼성전자주식회사 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법
US20060148182A1 (en) * 2005-01-03 2006-07-06 Suman Datta Quantum well transistor using high dielectric constant dielectric layer
US7602006B2 (en) * 2005-04-20 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor flash device
JP5063594B2 (ja) 2005-05-17 2012-10-31 台湾積體電路製造股▲ふん▼有限公司 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
JP4648096B2 (ja) * 2005-06-03 2011-03-09 株式会社東芝 半導体装置の製造方法
US7605449B2 (en) * 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US8466490B2 (en) * 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7807523B2 (en) * 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7508031B2 (en) * 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7265008B2 (en) * 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7247887B2 (en) * 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
JP4956776B2 (ja) 2005-09-08 2012-06-20 日産自動車株式会社 半導体装置の製造方法
WO2007046150A1 (ja) 2005-10-21 2007-04-26 Fujitsu Limited フィン型半導体装置及びその製造方法
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
US7485503B2 (en) * 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US20070238281A1 (en) * 2006-03-28 2007-10-11 Hudait Mantu K Depositing polar materials on non-polar semiconductor substrates
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
JP2007299951A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
JP2008014104A (ja) 2006-07-10 2008-01-24 Hi-Lex Corporation ウインドレギュレータのキャリアプレートおよびそれを用いたウインドレギュレータ
KR100781549B1 (ko) 2006-11-03 2007-12-03 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치
JP5217157B2 (ja) 2006-12-04 2013-06-19 日本電気株式会社 電界効果トランジスタおよびその製造方法
US8135135B2 (en) 2006-12-08 2012-03-13 Microsoft Corporation Secure data protection during disasters
EP1936696A1 (en) * 2006-12-22 2008-06-25 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) A field effect transistor device and methods of production thereof
US7560784B2 (en) * 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US7928426B2 (en) * 2007-03-27 2011-04-19 Intel Corporation Forming a non-planar transistor having a quantum well channel
JP4406439B2 (ja) * 2007-03-29 2010-01-27 株式会社東芝 半導体装置の製造方法
US8421121B2 (en) 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7939862B2 (en) * 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US8174073B2 (en) * 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
US20080315310A1 (en) * 2007-06-19 2008-12-25 Willy Rachmady High k dielectric materials integrated into multi-gate transistor structures
US20090001415A1 (en) * 2007-06-30 2009-01-01 Nick Lindert Multi-gate transistor with strained body
US7768079B2 (en) * 2007-09-26 2010-08-03 Intel Corporation Transistors with high-k dielectric spacer liner to mitigate lateral oxide encroachement
JP2009105163A (ja) 2007-10-22 2009-05-14 Toshiba Corp 半導体装置
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
JP4575471B2 (ja) * 2008-03-28 2010-11-04 株式会社東芝 半導体装置および半導体装置の製造方法
US7670894B2 (en) * 2008-04-30 2010-03-02 Intel Corporation Selective high-k dielectric film deposition for semiconductor device
US7936040B2 (en) * 2008-10-26 2011-05-03 Koucheng Wu Schottky barrier quantum well resonant tunneling transistor
US8058692B2 (en) * 2008-12-29 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors with reverse T-shaped fins
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) * 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US8237152B2 (en) * 2009-06-02 2012-08-07 The United States Of America, As Represented By The Secretary Of The Navy White light emitting device based on polariton laser
US8283653B2 (en) * 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
KR101129930B1 (ko) * 2010-03-09 2012-03-27 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8314652B2 (en) 2010-05-11 2012-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for RC calibration using phase and frequency
US8455929B2 (en) * 2010-06-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of III-V based devices on semiconductor substrates
US8114757B1 (en) * 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure

Also Published As

Publication number Publication date
US20170170335A1 (en) 2017-06-15
KR20100111241A (ko) 2010-10-14
US20100252816A1 (en) 2010-10-07
US10109748B2 (en) 2018-10-23
US20140134815A1 (en) 2014-05-15
CN101853882A (zh) 2010-10-06
TWI416730B (zh) 2013-11-21
CN101853882B (zh) 2016-03-23
US8674341B2 (en) 2014-03-18
US9590068B2 (en) 2017-03-07
TW201114037A (en) 2011-04-16
US20150072495A1 (en) 2015-03-12
JP2010258443A (ja) 2010-11-11
KR101145959B1 (ko) 2012-05-15
US8927371B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
JP5452322B2 (ja) 改善されたオン／オフ電流比の高移動度多重ゲートトランジスタ
US10269970B2 (en) Gradient ternary or quaternary multiple-gate transistor
US10629501B2 (en) Gate all-around semiconductor device including a first nanowire structure and a second nanowire structure
US20230253500A1 (en) Semiconductor device and method of manufacturing thereof
US9299785B2 (en) Reducing resistance in source and drain regions of FinFETs
US9741800B2 (en) III-V multi-channel FinFETs
US9741604B2 (en) MOSFETs with channels on nothing and methods for forming the same
US8802531B2 (en) Split-channel transistor and methods for forming the same
US20130049080A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20120001239A1 (en) Formation of III-V Based Devices on Semiconductor Substrates
US10276566B2 (en) Leakage current suppression methods and related structures
US10707305B2 (en) Method of fabricating tunneling transistor
US9911601B2 (en) Epitaxial silicon germanium fin formation using sacrificial silicon fin templates

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Ref document number: 5452322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250