JP5442932B2 - Norフラッシュメモリ及びその消去方法 - Google Patents

Norフラッシュメモリ及びその消去方法 Download PDF

Info

Publication number
JP5442932B2
JP5442932B2 JP2007012879A JP2007012879A JP5442932B2 JP 5442932 B2 JP5442932 B2 JP 5442932B2 JP 2007012879 A JP2007012879 A JP 2007012879A JP 2007012879 A JP2007012879 A JP 2007012879A JP 5442932 B2 JP5442932 B2 JP 5442932B2
Authority
JP
Japan
Prior art keywords
dummy
word lines
erase voltage
dummy word
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007012879A
Other languages
English (en)
Other versions
JP2007200533A (ja
Inventor
趙志虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007200533A publication Critical patent/JP2007200533A/ja
Application granted granted Critical
Publication of JP5442932B2 publication Critical patent/JP5442932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は半導体メモリ装置に係り、より詳細にはNORフラッシュメモリ及びその消去方法に関するものである。
半導体メモリ装置はデータを記憶しておいて必要な時、取り出して読み出すことができる記憶装置である。半導体メモリ装置は大きくRAM(Random Access Memory)とROM(Read Only Memory)とに分けることができる。RAMは電源が切れれば記憶されたデータが消滅するいわゆる揮発性メモリ(volatilememory)である。RAMにはDynamic RAM(DRAM)とStatic RAM(SRAM)などがある。ROMは電源が切れても記憶されたデータが消滅しない揮発性メモリ(nonvolatile memory)である。ROMにはPROM(Programmable ROM)、EPROM(Erasable PROM)、EEPROM(Electrically EPROM)、フラッシュメモリ(FlashMemory)などがある。
フラッシュメモリは大きくNANDフラッシュメモリ(NAND Flash memory)とNORフラッシュメモリ(NOR Flash memory)に分類される。NANDフラッシュメモリは複数のメモリセルが一つのビットラインに直列に接続されたストリング(string)構造を有する。一方、NORフラッシュメモリは複数のメモリセルが一つのビットラインに並列に接続された構造を有する。
図1はNORフラッシュメモリセル10の断面図を示す。図1を参照すると、メモリセル10はソースS、ドレインD、第1絶縁膜5、フローティングゲート6、第2絶縁膜7、コントロールゲート8、及び基板3を含む。ソースS及びドレインDはP型基板3に形成されている。
ソースSはソースラインSLに接続され、ドレインDはビットラインBLに接続される。フローティングゲート6は100Åの以下の薄い第1絶縁膜5を介してチャネル領域の上に形成される。コントロールゲート8は第2絶縁膜(またはONO膜)7を介してフローティングゲート6の上に形成される。コントロールゲート8はワードラインWLに接続される。そして基板3にはバルク電圧(bulkvoltage;BK)が印加される。メモリセル10のソースS、ドレインD、コントロールゲート8、及び基板3にはプログラム(program)、消去(erase)、及び読み出し(read)動作の時、所定のバイアス電圧が印加される。
NORフラッシュメモリは図1に示したメモリセルが2次元的で、かつ規則的に配列されたセルアレイ領域を具備する。セルアレイ領域内のすべてのパターンはフォトリソグラフィ工程を用いて形成する。この場合に、セルアレイ領域の端に位置するメモリセルはフォトリソグラフィ工程の間の発生する近接効果(proximityeffect)に起因して変形された形態(deformed configuration)を有することができる。変形されたセル(deformed cells)はセルアレイ領域内のすべてのメモリセルの不均一な特性(non‐uniformcharacteristics)を誘発させうる。
このような近接効果に起因する問題を解決するために、最近のNORフラッシュメモリはセルアレイ領域を取り囲むダミーセルアレイ領域を有する。以下では、セルアレイ領域をダミーセルアレイ領域と区分するためにメインセルアレイ領域と称する。
図2は従来技術によるNORフラッシュメモリのセルアレイ領域の一部分を示す断面図である。図2に示したセルアレイ領域の断面図は特許文献1の図1に開示されている。図2において、セルアレイ領域はメインセルアレイ領域Main及びそれに隣接したダミーセルアレイ領域Dummyを有する。
図2に示したNORフラッシュメモリの消去動作はメインワードラインWLに第1消去電圧(Vel;例えば、−10Vなどの負の電圧)を印加し、Pウエル領域3及びダミーワードラインWL’に第1消去電圧Velより高い第2消去電圧(Ve2;例えば、+10Vなどの正の電圧)を印加するによって行われる。この場合に、第1メインゲートパターンG1のメインフローティングゲートFG及び第2ダミーゲートパターンG2’のダミーフローティングゲートFG’の間の寄生容量CFGに起因して、メインセルが十分に消去されないことがある。
図3は図2に示したNORフラッシュメモリの消去不良を改善したセルアレイ領域の一部分を示す断面図である。図3に示したセルアレイ領域の断面図は特許文献1の図3に開示されている。図3において、参照符号‘Main’はメイン領域を示し、‘Dummy1’及び‘Dummy2’はそれぞれ第1及び第2ダミー領域を示す。
図3に示したNORフラッシュメモリの消去動作はメインワードラインMWLに第1消去電圧(Ve1;例えば、−10V)を印加し、Pウエル領域53に第1消去電圧Ve1より高い第2消去電圧(Ve2;例えば、+10V)を印加し、ダミーワードラインDWLに第1消去電圧Ve1と同一、または第1消去電圧Ve1と第2消去電圧Ve2の間の第3消去電圧Ve3を印加するによって行われる。
図3に示したNORフラッシュメモリのセルアレイ構造によれば、消去動作の間、第2〜第n‐1メインセルMC2〜MCn‐1はF‐N(Fowler‐Nordheim)トンネリング現象によって正常に消去される。そして第1及び第nメインセルMC1、MCnも図2に比べて顕著に改善された消去特性を有する。これは第3消去電圧Ve3が第2消去電圧Ve2より低いためである。すなわち、第1〜第4ダミーワードラインDWL1〜DWL4に第1消去電圧Ve1と同一または第2消去電圧より低い第3消去電圧Ve3が提供されるため、図2のような寄生容量の影響を顕著に減らすことができる。
しかし、図3に示したNORフラッシュメモリのセルアレイ構造は次のような問題を有する。メモリ工程技術が徐々に複雑で細密になって、ワードライン間のカップルリング現象またはメモリセル内の絶縁膜の間のショート(short)現象が発生する可能性が高くなっている。図3において、最も外側に位置するダミーセルは工程マージン不足に起因した近接効果によって絶縁膜の間でショート現象が発生し得る。
例えば、第3消去電圧Ve3が第1消去電圧Ve1と同一である−10Vであると仮定しよう。最も外側に位置するダミーゲートパターンDG1、DG4の絶縁膜でショート現象が発生すれば、Pウエル領域53は消去動作の時に第2消去電圧Ve2より低い電圧でバイアスされ、メインワードラインMWLは第1消去電圧Ve1より高い電圧でバイアスされる。このような場合に、メインセルは十分に消去されることができなくなる。
米国特許出願公開第2005/0041477号
本発明は上述の問題を解決するために提案されたものとして、本発明の目的はダミーセルに起因する消去不良を改善することができるNORフラッシュメモリ及びその消去方法を提供することにある。
本発明によるNORフラッシュメモリはビットラインに接続された複数のメインセルと、前記複数のメインセルに接続される複数のメインワードラインと、前記ビットラインに接続されて前記複数のメインセルの最も外側に位置する複数のダミーセルと、前記複数のダミーセルに接続される複数のダミーワードラインとを含み、前記複数のダミーワードラインには互いに異なる消去電圧が提供される。
実施形態として、前記複数のメインワードラインに隣接したダミーワードラインには前記複数のメインワードラインに印加される消去電圧が提供される。前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインにはバルク領域に印加される消去電圧が提供される。ここで、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインは消去動作の時にフローティング状態であることができる。
本発明によるNORフラッシュメモリの他の一面はビットラインに接続された複数のメインセルと、前記ビットラインに接続されて前記複数のメインセルの最も外側に位置する複数のダミーセルを有するメモリセルアレイと、前記複数のメインセルに接続される複数のメインワードラインと、前記複数のダミーセルに接続される複数のダミーワードラインと、前記複数のメインワードラインに第1消去電圧を提供する第1消去電圧発生器と、前記メモリセルアレイのバルク領域に前記第1消去電圧より高い第2消去電圧を提供する第2消去電圧発生器とを含み、前記複数のダミーワードラインには互いに異なる消去電圧が提供される。
実施形態として、前記第1消去電圧は負の電圧であり、前記第2消去電圧は正の電圧である。前記複数のメインワードラインに隣接したダミーワードラインには前記第1消去電圧が提供される。前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインには前記第2消去電圧が提供される。ここで、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインは消去動作の時にフローティング状態であることができる。
他の実施形態として、NORフラッシュメモリは前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインと前記第2消去電圧発生器との間に接続され、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインに選択的に前記第2消去電圧を伝達する選択回路をさらに含む。前記選択回路は制御信号に応答して前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインをフローティング状態にすることができる。前記選択回路は、制御信号に応答してオンまたはオフされるMOSトランジスタを有し、前記MOSトランジスタがオンしたときに、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインと前記第2消去電圧発生器との間に電流通路を形成することができる。
本発明によるNORフラッシュメモリの消去方法であって、前記NORフラッシュメモリはビットラインに接続された複数のメインセルと、前記複数のメインセルに接続される複数のメインワードラインと、前記ビットラインに接続され、前記複数のメインセルの最も外側に位置する複数のダミーセルと、前記複数のダミーセルに接続される複数のダミーワードラインとを含む。前記NORフラッシュメモリの消去方法は前記複数のメインワードラインには同一である消去電圧を提供し、前記複数のダミーワードラインには互いに異なる消去電圧を提供する。
実施形態として、前記複数のメインワードラインには第1消去電圧を提供し、前記複数のメインワードラインに隣接したダミーワードラインには前記第1消去電圧を提供し、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインには前記第1消去電圧より高い第2消去電圧を提供する。前記第1消去電圧は負の電圧であり、前記第2消去電圧は正の電圧である。前記第2消去電圧は消去動作の時にメモリセルアレイのバルク領域に提供される電圧である。
他の実施形態として、前記複数のメインワードラインには第1消去電圧を提供し、前記複数のメインワードラインに隣接したダミーワードラインには前記第1消去電圧を提供し、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインはフローティング状態にし、メモリセルアレイのバルク領域には前記第1消去電圧より高い第2消去電圧を提供する。前記第1消去電圧は負の電圧であり、前記第2消去電圧は正の電圧である。
本発明によるNORフラッシュメモリによれば、複数のダミーワードラインと複数のメインワードラインとの間の寄生容量による消去不良と、複数のダミーワードラインのうち最も外側に位置するダミーワードラインとバルク領域との間のショート現象による消去不良を防止することができる。
以下、本発明の属する技術の分野における通常の知識を有する者が本発明の技術的思想を容易に実施することができるように詳細に説明するために、本発明の好適な実施の形態を添付の図面を参照して説明する。
図4は本発明の好適な実施の形態に係るNORフラッシュメモリを示すブロック図である。図4を参照すすると、NORフラッシュメモリ100はメモリセルアレイ110、ワードライン消去電圧発生器120、バルク消去電圧発生器130、及び選択回路140を含む。
本発明の好適な実施の形態に係るNORフラッシュメモリ100は消去動作の時にメインワードラインMWL1〜MWLnに隣接したダミーワードラインDWL2、DWL3にはメインワードラインに印加される消去電圧Ve1が印加される。そして複数のダミーワードラインのうち最も外側に位置するダミーワードライン(以下「最も外側のダミーワードライン」という。)DWL1、DWL4にはメインワードラインMWL1〜MWLnに隣接したダミーワードラインDWL2、DWL3と分離されて他の電圧が印加される。例えば、最も外側のダミーワードラインDWL1、DWL4はバルク消去電圧Ve2が印加されるかフローティング(Floating)状態になる。本発明の好適な実施の形態によれば、メインセルMC1とダミーセルDC2との間の寄生容量の影響及び複数のダミーセルのうち最も外側に位置するダミーセル(以下「最も外側のダミーセル」という。)DC1のショート現象による消去不良を減らすことができる。
図4を参照すると、メモリセルアレイ110は複数のメモリセルで構成される。複数のメモリセルは複数のメインワードラインMWL1〜MWLn、複数のダミーワードラインDWL1〜DWL4、及び複数のビットラインBL1〜BLmに接続されている。一つのビットライン(例えば、BL1)には複数のメモリセル111が接続されている。複数のメモリセル111はn個のメインセルMC1〜MCnと4個のダミーセルDC1〜DC4で構成される。図4においては4個のダミーセルのみが示されているが、それよりさらに多いダミーセルを有することができる。消去動作の時に複数のビットラインBL1〜BLmはフローティング状態にある。
ワードライン消去電圧発生器120は消去動作の時にメインワードラインMWL1〜MWLnに第1消去電圧(Ve1;例えば、−10V)を提供する。そしてワードライン消去電圧発生器120はメインワードラインMWL1〜MWLnに隣接したダミーワードラインDWL2、DWL3にも第1消去電圧Ve1を提供する。メインワードラインMWL1〜MWLnに隣接したダミーワードラインDWL2、DWL3に第1消去電圧Ve1を提供する理由は、第1メインワードラインMWL1と第2ダミーワードラインDWL2との間または第nメインワードラインMWLnと第3ダミーワードラインDWL3との間の寄生容量の影響を除去するためである。図4に示したNORフラッシュメモリ100は寄生容量(図2参照)による消去不良を改善することができる。
バルク消去電圧発生器130は消去動作の時にメモリセルアレイ110のバルク領域に第2消去電圧(Ve2;例えば、10V)を提供する。そしてバルク消去電圧発生器130は最も外側のダミーワードラインDWL1、DWL4にも第2消去電圧Ve2を提供することができる。最も外側のダミーワードラインDWL1、DWL4に第2消去電圧Ve2を提供すれば、寄生容量の影響はダミーワードラインの間、すなわち、DWL1とDWL2との間、そしてDWL3とDWL4との間で発生し得る。しかし、このような寄生容量の影響はメインワードラインの電圧レベルに大きい影響を与えることができない。
選択回路140は制御信号FLに応答してオンまたはオフされるPMOSトランジスタを有し、最も外側のダミーワードラインDWL1、DWL4をフローティング状態にすることができる。制御信号FLがハイレベルの場合、PMOSトランジスタがオフして、最も外側のダミーワードラインDWL1、DWL4はフローティング状態になる。そして制御信号FLがローレベルの場合、PMOSトランジスタがオンして、最も外側のダミーワードラインDWL1、DWL4とバルク消去電圧発生器130との間に電流通路が形成され、最も外側のダミーワードラインDWL1、DWL4には第2消去電圧Ve2が印加される。図5は最も外側のダミーワードラインDWL1、DWL4に第2消去電圧Ve2が印加される場合を示し、図6は最も外側のダミーワードラインDWL1、DWL4がフローティング状態である場合を示す。
図5及び図6を参照すると、一つのビットライン61(図4のBL1)には複数のメモリセルDC1〜DC4、MC1〜MCnが接続されている。メモリセル領域111a、111bはメイン領域Main、第1及び第2ダミー領域Dummy1、Dummy2を含む。メイン領域Main及び第1及び第2ダミー領域Dummy1、Dummy2は半導体基板51のPウエル領域53に形成される。メイン領域Mainは第1〜第nメインセルMC1〜MCnを含む。第1ダミー領域Dummy1は第1及び第2ダミーセルDC1、DC2を含む。第2ダミー領域Dummy2は第3及び第4ダミーセルDC3、DC4を含む。
ソース領域S、ドレイン領域D、Pウエル領域53、及び複数のメモリセルDC1〜DC4、MC1〜MCnは層間絶縁膜59で覆われる。層間絶縁膜59上にビットライン61が配置される。ビットライン61は層間絶縁膜59を貫通するビットラインコンタクトホール59aを通じてドレイン領域Dに電気的に接続される。また、ソース領域Sは共通ソースライン(図示せず)を通じて電気的に接続される。
第1ダミー領域Dummy1には第1及び第2ダミーセルDC1、DC2が形成される。そして第2ダミー領域Dummy2には第3及び第4ダミーセルDC3、DC4が形成される。第1〜第nメインセルMC1〜MCnにはそれぞれ第1〜第nメインワードラインMWL1〜MWLnが接続され、第1〜第4ダミーセルDC1〜DC4にはそれぞれ第1〜第4ダミーワードラインDWL1〜DWL4が接続される。
図5を参照すると、消去動作の時に第1〜第nメインワードラインMWL1〜MWLn、第2ダミーワードラインDWL2、及び第3ダミーワードラインDWL3には第1消去電圧(Ve1;例えば、−10V)が同時に印加される。そして第1及び第4ダミーワードラインDWL1、DWL4には第2消去電圧(Ve2;例えば、10V)が印加される。ここで、第2消去電圧Ve2はPウエル領域53に印加されるバルク電圧である。
図6を参照すると、消去動作の時に第1〜第nメインワードラインMWL1〜MWLn、第2ダミーワードラインDWL2、及び第3ダミーワードラインDWL3には第1消去電圧(Ve1;例えば、−10V)が同時に印加される。第1及び第4ダミーワードラインDWL1、DWL4はフローティング状態にある。そしてPウエル領域53には第2消去電圧(Ve2;例えば、10V)が印加される。
図5及び図6において、NORフラッシュメモリ100は消去動作の時に第2及び第3ダミーワードラインDWL2、DWL3にはメインワードラインMWL1〜MWLnに印加される消去電圧と同一である電圧が印加される。そして第1及び第4ダミーワードラインDWL1、DWL4はバルク領域53に印加される消去電圧と同一である電圧が印加されるかフローティング状態になる。
本発明の好適な実施の形態に係るNORフラッシュメモリはダミーワードラインに印加される消去電圧を異なるにして寄生容量の影響と最も外側のダミーワードラインとバルク領域との間のショート現象による消去不良を防止することができる。
以上のように、本発明の詳細な説明において具体的な実施形態について説明したが、本発明の技術的範囲から逸脱しない限度内で多様な変形が可能である。そのため、本発明の技術的範囲は上述の実施形態に限定されず、特許請求の範囲の記載に基づいて定められるべきであり、また、本発明の特許請求の範囲に記載された構成と均等なものも本発明の技術的範囲に属すると解するべきである。
一般的なNORフラッシュメモリのメモリセルを示す図である。 従来技術によるNORフラッシュメモリのセルアレイ領域の一部分を示す断面図である。 図2に示したNORフラッシュメモリの消去不良を改善した、従来技術によるNORフラッシュメモリのセルアレイ領域の一部分を示す断面図である。 本発明の好適な実施の形態に係るNORフラッシュメモリのブロック図である。 図4に示したNORフラッシュメモリのセルアレイ領域の一部分を示す断面図である。 図4に示したNORフラッシュメモリのセルアレイ領域の一部分を示す断面図である。
符号の説明
100 NORフラッシュメモリ
110 メモリセルアレイ
120 ワードライン消去電圧発生器
130 バルク消去電圧発生器
140 選択回路

Claims (17)

  1. バルク領域上に形成され、ビットラインに接続された複数のメインセルと、
    前記複数のメインセルに接続される複数のメインワードラインと、
    前記バルク領域上に形成され、前記ビットラインに接続されて、前記複数のメインセルの最も外側に位置する複数のダミーセルと、
    前記複数のダミーセルに接続される複数のダミーワードラインとを含み
    記複数のメインセルはパターン化配置され、前記メインワードラインは各々前記複数のメインセルの対応する一つに電気的に接続され、前記複数のダミーセルのうち第一のダミーセルはパターン化配置された前記複数のメインセルの最外郭に隣接配置され、前記複数のダミーワードラインは各々前記複数のダミーセルの対応する一つに電気的に接続され、前記複数のダミーワードラインの少なくともいくつかは第一消去電圧が供給される第一グループを構成し、前記複数のダミーワードラインの少なくとも他のいくつかは前記第一消去電圧より高い第二消去電圧が供給されるかあるいはフローティング状態となる第二グループを構成し、前記ダミーワードラインの前記第一グループは前記複数のメインセルの最外郭に隣接配置された前記第一のダミーセルに電気的に接続され、前記メインワードラインと前記ダミーワードラインの前記第一グループには共に前記第一消去電圧が供給され、前記バルク領域には、前記第二消去電圧が供給され
    最も外側に位置するダミーワードラインと前記バルク領域との間のショート現象を防止するように、前記ダミーワードラインのうち最も外側のダミーワードラインである前記第二グループは、前記第一グループと電気的に分離されて、前記第一のダミーセルの最外側に隣接配置された第二のダミーセルに接続されて前記第二消去電圧を供給するかあるいはフローティング状態とされる、
    ことを特徴とするNORフラッシュメモリ。
  2. 前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインにはバルク領域に印加される消去電圧が提供される
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  3. 前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインは消去動作の時にフローティング状態である
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  4. バルク領域上に形成され、ビットラインに接続された複数のメインセルと、前記バルク領域上に形成され、前記ビットラインに接続されて前記複数のメインセルの最も外側に位置する複数のダミーセルを有するメモリセルアレイと、
    前記複数のメインセルに接続される複数のメインワードラインと、
    前記複数のダミーセルに接続される複数のダミーワードラインと、
    前記複数のメインワードラインに第1消去電圧を提供する第1消去電圧発生器と、
    前記メモリセルアレイの前記バルク領域に前記第1消去電圧より高い第2消去電圧を提供する第2消去電圧発生器とを含み
    記複数のメインセルはパターン化配置され、前記メインワードラインは各々前記複数のメインセルの対応する一つに電気的に接続され、前記複数のダミーセルのうち第一のダミーセルはパターン化配置された前記複数のメインセルの最外郭に隣接配置され、前記複数のダミーワードラインは各々前記複数のダミーセルの対応する一つに電気的に接続され、前記複数のダミーワードラインの少なくともいくつかは前記第一消去電圧が供給される第一グループを構成し、前記複数のダミーワードラインの少なくとも他のいくつかは前記第一消去電圧より高い前記第二消去電圧が供給されるかあるいはフローティング状態となる第二グループを構成し、前記ダミーワードラインの前記第一グループは前記複数のメインセルの最外郭に隣接配置された前記第一のダミーセルに電気的に接続され、前記メインワードラインと前記ダミーワードラインの前記第一グループには共に前記第一消去電圧が供給され、前記バルク領域には、前記第二消去電圧が供給され
    最も外側に位置するダミーワードラインと前記バルク領域との間のショート現象を防止するように、前記ダミーワードラインのうち最も外側のダミーワードラインである前記第二グループは、前記第一グループと電気的に分離されて、前記第一のダミーセルの最外側に隣接配置された第二のダミーセルに接続されて前記第二消去電圧を供給するかあるいはフローティング状態とされる、
    ことを特徴とするNORフラッシュメモリ。
  5. 前記第1消去電圧は負の電圧である
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  6. 前記第2消去電圧は正の電圧である
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  7. 前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインには前記第2消去電圧が提供される
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  8. 前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインは消去動作の時にフローティング状態である
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  9. 前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインと前記第2消去電圧発生器との間に接続され、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインに選択的に前記第2消去電圧を伝達する選択回路をさらに含む
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  10. 前記選択回路は制御信号に応答して前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインをフローティング状態にする
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  11. 前記選択回路は、制御信号に応答してオンまたはオフされるMOSトランジスタを有し、前記MOSトランジスタがオンしたときに、前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインと前記第2消去電圧発生器との間に電流通路を形成する
    ことを特徴とする請求項に記載のNORフラッシュメモリ。
  12. NORフラッシュメモリの消去方法であって、
    前記NORフラッシュメモリは、
    バルク領域上に形成され、ビットラインに接続された複数のメインセルと、
    前記複数のメインセルに接続される複数のメインワードラインと、
    前記バルク領域上に形成され、前記ビットラインに接続されて、前記複数のメインセルの最も外側に位置する複数のダミーセルと、
    前記複数のダミーセルに接続される複数のダミーワードラインとを含み、
    前記NORフラッシュメモリの消去方法は、
    前記複数のメインワードラインには同一である消去電圧を提供し
    記複数のメインセルはパターン化配置され、前記メインワードラインは各々前記複数のメインセルの対応する一つに電気的に接続され、前記複数のダミーセルのうち第一のダミーセルはパターン化配置された前記複数のメインセルの最外郭に隣接配置され、前記複数のダミーワードラインは各々前記複数のダミーセルの対応する一つに電気的に接続され、前記複数のダミーワードラインの少なくともいくつかは第一消去電圧が供給される第一グループを構成し、前記複数のダミーワードラインの少なくとも他のいくつかは前記第一消去電圧より高い第二消去電圧が供給されるかあるいはフローティング状態となる第二グループを構成し、前記ダミーワードラインの前記第一グループは前記複数のメインセルの最外郭に隣接配置された前記第一のダミーセルに電気的に接続され、前記メインワードラインと前記ダミーワードラインの前記第一グループには共に前記第一消去電圧が供給され、前記バルク領域には、前記第二消去電圧が供給され
    最も外側に位置するダミーワードラインと前記バルク領域との間のショート現象を防止するように、前記ダミーワードラインのうち最も外側のダミーワードラインである前記第二グループは、前記第一グループと電気的に分離されて、前記第一のダミーセルの最外側に隣接配置された第二のダミーセルに接続されて前記第二消去電圧を供給するかあるいはフローティング状態とされる、
    ことを特徴とする消去方法。
  13. 前記第1消去電圧は負の電圧である
    ことを特徴とする請求項12に記載の消去方法。
  14. 前記第2消去電圧は正の電圧である
    ことを特徴とする請求項13に記載の消去方法。
  15. 前記第2消去電圧は消去動作の時にメモリセルアレイのバルク領域に提供される電圧である
    ことを特徴とする請求項14に記載の消去方法。
  16. 前記複数のメインワードラインには第1消去電圧を提供し、
    前記複数のメインワードラインに隣接したダミーワードラインには前記第1消去電圧を提供し、
    前記複数のダミーワードラインのうち最も外側に位置するダミーワードラインはフローティング状態にし、
    メモリセルアレイのバルク領域には前記第1消去電圧より高い第2消去電圧を提供する
    ことを特徴とする請求項12に記載の消去方法。
  17. 前記第1消去電圧は負の電圧であり、前記第2消去電圧は正の電圧である
    ことを特徴とする請求項16に記載の消去方法。
JP2007012879A 2006-01-25 2007-01-23 Norフラッシュメモリ及びその消去方法 Active JP5442932B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060007902A KR100749737B1 (ko) 2006-01-25 2006-01-25 노어 플래시 메모리 및 그것의 소거 방법
KR10-2006-0007902 2006-01-25

Publications (2)

Publication Number Publication Date
JP2007200533A JP2007200533A (ja) 2007-08-09
JP5442932B2 true JP5442932B2 (ja) 2014-03-19

Family

ID=38285388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007012879A Active JP5442932B2 (ja) 2006-01-25 2007-01-23 Norフラッシュメモリ及びその消去方法

Country Status (3)

Country Link
US (1) US7417895B2 (ja)
JP (1) JP5442932B2 (ja)
KR (1) KR100749737B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886353B1 (ko) * 2007-04-02 2009-03-03 삼성전자주식회사 이중 패터닝 기술을 사용한 반도체 메모리 장치 및 그레이아웃 방법
JP5329803B2 (ja) * 2007-12-25 2013-10-30 三星電子株式会社 不揮発性半導体記憶装置
US7872917B2 (en) * 2007-12-25 2011-01-18 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and memory system including the same
US7813169B2 (en) * 2008-01-18 2010-10-12 Qimonda Flash Gmbh Integrated circuit and method to operate an integrated circuit
US8046529B2 (en) * 2008-02-20 2011-10-25 Hewlett-Packard Development Company, L.P. Updating control information in non-volatile memory to control selection of content
JP2009301691A (ja) * 2008-06-17 2009-12-24 Renesas Technology Corp 不揮発性半導体記憶装置
KR101468098B1 (ko) * 2008-06-23 2014-12-04 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101481575B1 (ko) * 2008-08-25 2015-01-13 삼성전자주식회사 비휘발성 메모리 장치 및 구동 방법
TWI427636B (zh) * 2009-11-27 2014-02-21 Macronix Int Co Ltd 於一記憶積體電路上進行抹除操作之方法與裝置
TWI473253B (zh) 2010-04-07 2015-02-11 Macronix Int Co Ltd 具有連續電荷儲存介電堆疊的非揮發記憶陣列
US8259499B2 (en) 2010-06-29 2012-09-04 Macronix International Co., Ltd. Method and apparatus of performing an erase operation on a memory integrated circuit
US9338463B2 (en) 2011-10-06 2016-05-10 Synopsys, Inc. Visual quality measure for real-time video processing
US9781449B2 (en) * 2011-10-06 2017-10-03 Synopsys, Inc. Rate distortion optimization in image and video encoding
US9183945B2 (en) 2012-11-30 2015-11-10 Sandisk Technologies Inc. Systems and methods to avoid false verify and false read
KR102083506B1 (ko) 2013-05-10 2020-03-02 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
CN104882164B (zh) * 2014-02-27 2019-02-01 北京兆易创新科技股份有限公司 快速擦除的flash芯片及擦除方法
JP2017174482A (ja) * 2016-03-24 2017-09-28 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその消去方法
US10217794B2 (en) 2017-05-24 2019-02-26 Globalfoundries Singapore Pte. Ltd. Integrated circuits with vertical capacitors and methods for producing the same
KR20190068098A (ko) 2017-12-08 2019-06-18 삼성전자주식회사 다이나믹 랜덤 억세스 메모리 장치
KR20210003351A (ko) 2019-07-01 2021-01-12 삼성전자주식회사 불휘발성 메모리 장치 및 이의 동작 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534781B2 (ja) * 1992-03-19 2004-06-07 株式会社ルネサステクノロジ マイクロコンピュータ、及びフラッシュメモリ
JPH06338193A (ja) * 1993-05-28 1994-12-06 Hitachi Ltd 不揮発性半導体記憶装置
JPH0730000A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2838993B2 (ja) * 1995-11-29 1998-12-16 日本電気株式会社 不揮発性半導体記憶装置
WO1998056002A1 (en) * 1997-06-05 1998-12-10 Peter Wung Lee Novel flash memory array and decoding architecture
JP3859912B2 (ja) * 1999-09-08 2006-12-20 株式会社東芝 不揮発性半導体記憶装置
JP2001210100A (ja) 2000-01-24 2001-08-03 Mitsubishi Electric Corp 半導体記憶装置
JP3633853B2 (ja) * 2000-06-09 2005-03-30 Necエレクトロニクス株式会社 フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置
JP4170604B2 (ja) * 2001-04-18 2008-10-22 株式会社東芝 不揮発性半導体メモリ
US6740940B2 (en) * 2001-11-27 2004-05-25 Samsung Electronics Co., Ltd. Semiconductor memory devices having dummy active regions
DE60200715D1 (de) * 2002-02-20 2004-08-12 St Microelectronics Srl Selecteur à ligne des mots pour une memoire semiconductrice
JP4005895B2 (ja) 2002-09-30 2007-11-14 株式会社東芝 不揮発性半導体メモリ装置
JP2003151288A (ja) * 2002-10-28 2003-05-23 Hitachi Ltd マイクロコンピュータ、及びフラッシュメモリ
JP4079030B2 (ja) * 2003-05-16 2008-04-23 株式会社デンソー 不揮発性半導体記憶装置
JP4156986B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
KR100506941B1 (ko) 2003-08-19 2005-08-05 삼성전자주식회사 더미 셀들을 갖는 플래쉬 메모리소자 및 그것의 소거방법들
JP4398750B2 (ja) * 2004-02-17 2010-01-13 株式会社東芝 Nand型フラッシュメモリ
US6987696B1 (en) * 2004-07-06 2006-01-17 Advanced Micro Devices, Inc. Method of improving erase voltage distribution for a flash memory array having dummy wordlines

Also Published As

Publication number Publication date
KR100749737B1 (ko) 2007-08-16
US7417895B2 (en) 2008-08-26
US20070171728A1 (en) 2007-07-26
JP2007200533A (ja) 2007-08-09
KR20070077964A (ko) 2007-07-30

Similar Documents

Publication Publication Date Title
JP5442932B2 (ja) Norフラッシュメモリ及びその消去方法
US7539061B2 (en) Method of programming flash memory device
US8238153B2 (en) Program method of flash memory device
US7158419B2 (en) Methods of fabricating flash memory devices including multiple dummy cell array regions
JP2004127346A (ja) 不揮発性半導体メモリ装置
US8995192B2 (en) Method of programming selection transistors for NAND flash memory
JP2007035166A (ja) 半導体集積回路装置
JP2011170958A (ja) 不揮発性フラッシュメモリ
JP4709867B2 (ja) 半導体記憶装置
US7480180B2 (en) Semiconductor memory device comprising plural source lines
JPH0836890A (ja) 半導体不揮発性記憶装置
JP5853853B2 (ja) 半導体記憶装置及びその駆動方法
CN111696998B (zh) 半导体存储装置
US9431503B2 (en) Integrating transistors with different poly-silicon heights on the same die
JP2003086720A (ja) 不揮発性半導体メモリ
JPH09115292A (ja) 半導体不揮発性記憶装置
US7733694B2 (en) Nonvolatile semiconductor memory having a floating gate electrode formed within a trench
JP2009094193A (ja) 不揮発性半導体記憶装置およびその製造方法
KR101053482B1 (ko) 난드 플래쉬 메모리의 테스트 소자
US20140056092A1 (en) Semiconductor memory device and method of operating the same
US20120139023A1 (en) Method and apparatus for nand memory with recessed source/drain region
KR20100022226A (ko) 불휘발성 메모리 소자의 동작 방법
JP2008085209A (ja) 半導体装置及びそのテスト方法
US7420845B2 (en) High-endurance memory device
US8498162B2 (en) Method, apparatus, and manufacture for flash memory write algorithm for fast bits

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130116

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5442932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250