JP5437349B2 - プログラム可能メモリ素子を備える装置、データ記憶メモリを備える装置、ならびにデータ書込および保持方法 - Google Patents

Description

要約
この発明のさまざまな実施例は一般に、不揮発性データ記憶アレイなどにおける磁気メモリ素子に対するデータ書込および保持を向上させるための装置および方法に向けられている。

さまざまな実施例によれば、プログラム可能メモリ素子は、基準層と記憶層とを有する。基準層には固定磁気配向が提供されている。記憶層は、前記固定磁気配向と反平行な磁気配向を有する第１の領域と、前記固定磁気配向と平行な磁気配向を有する第２の領域とを有するよう、プログラムされている。いくつかの実施例では、書込動作中の第１の領域の平行から反平行への磁気配向の遷移を助けるように記憶層の局所的加熱を向上させるために、メモリ素子に熱アシスト層を組み込んでもよい。

この発明のさまざまな実施例を特徴付けるこれらのおよび他のさまざまな特徴および利点は、以下の詳細な説明および添付図面に鑑みて理解され得る。

データ記憶装置の機能ブロック図である。 図１のメモリモジュールの一部を示す図である。 図２の磁気メモリ素子の例示的な構成を示す図である。 図３のメモリ素子を第１の抵抗状態から第２の抵抗状態に遷移させるために使用される書込シーケンスの図である。 第２の抵抗状態における図４の記憶層の上面図である。 連続する記憶層を共有する複数の隣接するメモリ素子を示す図である。 図４〜図５に従った遷移した磁区を有する図６の連続する記憶層の異なる領域を表す図である。 さまざまな実施例に従ったメモリ素子の代替的な構成を示す図である。 図８の記憶層および基準層の上面図である。 図８のメモリ素子を第１の抵抗状態から第２の抵抗状態に遷移させるために使用される書込シーケンスの図である。 実施例に従ったメモリ素子のさらに別の代替的な構成を示す図である。 実施例に従ったメモリ素子のさらに別の代替的な構成を示す図である。 実施例に従ったメモリ素子のさらに別の代替的な構成を示す図である。 実施例に従ったメモリ素子のさらに別の代替的な構成を示す図である。

詳細な説明
この開示は一般に、データを磁気メモリセルに書込む、および磁気メモリセルによって保持する態様における改良に向けられている。記憶装置の中には、メモリセルの固体データ記憶アレイを利用するものがあり、各セルは個々に、選択されたプログラム済み状態にプログラム可能である。セルは揮発性であっても不揮発性であってもよく、１回だけ書込める構成、または何回も書込める構成を取り得る。

特に興味深いのは、スピントルク注入ランダムアクセスメモリ（ＳＴＲＡＭ）セルの場合のように、選択されたプログラム済み状態を確立するために磁気トンネリングを利用する磁気メモリデータ記憶セルである。磁気メモリセルは、選択された磁気配向を有する反強磁性の基準層と、選択的にプログラム可能な磁気配向を有するフリー層とを含み得る。基準層に対するフリー層の相対配向は、セルの全体的な電気抵抗を決定する。

通常、平行な配向はセルを通じて第１の電気抵抗を提供し、反平行な配向はセルを通じて第２の電気抵抗を提供するであろう。所与のセルのプログラム済み状態は、小さい読出電流の印加に応答してそのセルの両端間の電圧降下を感知することによって判断できる。

動作可能である間、多くの種類の磁気メモリ素子に関連付けられた制限は、異なるプログラム済み状態を確立するために必要とされる書込作業に関連している。特にセルを反平行な配向に切換えた場合、セルを選択された状態に遷移させるために著しい量の書込電流および／または書込電流パルス持続時間が必要となる場合がある。

したがって、この発明のさまざまな実施例は一般に、磁気メモリデータ記憶セルにデータを書込む、および書込まれたデータを保持する能力を向上させるための装置および方法に向けられている。以下に説明するように、フリー層は、少なくとも１つのプログラム済み状態にある複数の磁区をフリー層が有するように、磁気メモリ素子内で基準層に対して寸法決めされている。いくつかの実施例では、書込プロセスを助けるために、熱アシスト層がセル構造に組込まれる。セル構造は、ヒューズベースのランダムアクセスメモリ（ＲＡＭ）の代替物としての１回だけ書込めるメモリとしての使用に特に好適である。セル構造はまた、フラッシュメモリおよび電気的消去可能・プログラム可能読出専用メモリ（ＥＥＰＲＯＭ）の代替物としての何回も書込めるメモリとしても構成可能である。

図１は、この発明のさまざまな実施例を有利に実践可能な例示的な環境を示す、データ記憶装置１００の簡略化されたブロック図を提供する。装置１００は、トップレベルのコントローラ１０２と、メモリモジュール１０４とを含む。コントローラ１０２はプログラム可能であってもハードウェアベースのものであってもよく、Ｉ／Ｏ動作のトップレベルの制御をホスト装置（図示せず）に提供する。コントローラ１０２は別の構成要素であってもよく、またはメモリモジュール１０４に直接組込まれていてもよい。

メモリモジュール１０４は、図２で述べるような不揮発性メモリセル１０６のアレイを含む。各メモリセル１０６は、磁気メモリデータ記憶素子１０８と、スイッチング装置１１０とを含む。限定的ではないものの、メモリセル１０６はスピントルク注入ランダムアクセスメモリ（ＳＴＲＡＭ）セルであることが考えられる。メモリ素子１０８は磁気トンネリング接合（ＭＴＪ）を取入れており、スイッチング装置１１０はｎチャネル金属酸化膜半導体電界効果トランジスタ（ｎＭＯＳＦＥＴ）である。他の構成も使用可能である。

メモリ素子１０８は、異なる抵抗状態に選択的にプログラム可能な可変抵抗器として示されている。いくつかの実施例では、シングルレベルセル（ＳＬＣ）が、論理０という第１の記憶データ状態に対応する低い抵抗Ｒ_Lと、論理１という第２の記憶データ状態に対応する高い抵抗Ｒ_Hとを用いて使用される。また、これに代えて、セルは、セルごとに２ビットを記憶する４つの異なるプログラム済み抵抗の使用といった、セルごとに複数のビットを記憶するマルチレベルセル（ＭＬＣ）として構成されてもよい。

データアクセス動作は、ビット線（ＢＬ）１１２、ソース線（ＳＬ）１１４、およびワード線（ＷＬ）１１６を介して実行される。ソース線１１４は共通のソース平面に接続されていてもよい。メモリモジュール１０４は固定サイズのストレージのアドレス可能ブロックへと構成されてもよく、各ブロックは必要に応じて別々に割当てられる。これらのブロックはさらに、データアクセス動作中に同時に書込／読出される複数のページとして構成されてもよく、各ページは、共通のワード線１１６に結合されたセル１０６のすべてを構成する。このように、モジュール１０４は、フラッシュアレイに似た態様で構成され、動作され得る。セルを通るアクセス電流を方向付けるために、ダイオードまたは他の好適な機構を有するクロスポイントアレイといった他の構成を使用できる、ということが理解されるであろう。

図３は、図２のメモリ素子１０８の例示的な構成の概略図を提供する。各メモリ素子１０８は、上部電極１１８および底部電極１２０（それぞれＴＥおよびＢＥ）を含む。基準層（ＲＬ）１２２には、選択された方向の固定磁気配向が提供されている。基準層１２２は、隣接するピニング層１２６によって確立された固定磁気配向を有する反強磁性のピンド層１２４といった複数の形態を取り得る。バリア層１２８は、ここに記憶層とも呼ばれる軟強磁性のフリー層１３０から、基準層１２２を隔てる。

記憶層１３０は、素子１０８への書込電流の印加に応答して確立される、選択的にプログラム可能な磁気配向を有する。記憶層１３０の配向は、基準層１２２の配向と同じ方向（平行）であってもよく、または基準層１２２の配向とは逆の方向（反平行）であってもよい。平行な配向はメモリセルを通じてより低い抵抗Ｒ_Lを提供し、反平行な配向はセルを通じてより高い抵抗Ｒ_Hを提供する。磁化方向は直交している（すなわち、図面に対して垂直な方向にある）ことが考えられるが、これは必ずしも必要ではない。

記憶層１３０は、基準層１２２の面積範囲よりも大きい面積範囲を有するよう図示されている。これにより、記憶層は、プログラミング中に複数の対向する磁区を確立し、維持するようになる。それぞれの基準層１２２および記憶層１３０は円形（円盤形状）であってもよく、記憶層は基準層よりも大きい直径を有する。しかしながら、矩形といった、基準層および／または記憶層の他の形状が使用されてもよい。記憶層は各メモリセル内の別個の層であってもよく、またはアレイを横切って連続して延在する単一の層から形成されてもよい。

図４は、図３の記憶層１３０のための例示的な書込シーケンスを示す。４つの一連のステップが（Ａ）〜（Ｄ）として識別されている。ステップ（Ａ）では、記憶層１３０は、上向きに延びる矢印１３２によって表されるような初期磁気配向を有するよう図示されている。この初期磁気配向は基準層１２２の磁気配向と平行であり、素子１０８を低い抵抗状態Ｒ_L（たとえば、論理０）に置く。

なお、ステップ（Ａ）における記憶層１３０の磁気配向は、記憶層１３０全体が基準層の磁化と平行になるよう均一に磁化されているため、単一の磁区として構成されている。ステップ（Ａ）の初期状態を確立するために、ピンド層およびデータ記憶層の磁化が同じ方向を指すよう、強い垂直磁場で磁気スタックを飽和させることができる。

ステップ（Ｂ）以降に示すように、素子１０８を高い抵抗状態Ｒ_H（たとえば、論理１）へと書込むために、好適な書込電流が素子を通って印加される。この書込電流は、記憶層１３０の全体を通過するのではなく、基準層１２２と整列された記憶層１３０の部分を実質的に通過する。記憶層のこの中央領域は１３４として示され、記憶層を通る電流とＩ²Ｒ熱分散により提供される関連付けられた加熱とに応答して、磁化の局所的変化を受ける。書込電流が記憶層１３０の中央を通過するにつれて、記憶層の外側の環状領域１３６はその初期磁気配向１３２を保持する。

書込電流の初期印加中、ステップ（Ｂ）で示すように、領域１３４の磁化は基準層１２２（図３）の磁化と平行なままであるが、大きさが減少する。中央領域１３４の不均一な磁化に起因して、反磁場１３８が生じるであろう。書込電流が引続き印加されるにつれて、ステップ（Ｃ）で示すように、反磁場は中央領域の磁化を反転させるよう作用する。

一旦書込電流が取除かれ、データ記憶層１３０が周囲温度に戻ると、ステップ（Ｄ）に示すように、中央領域１３４の磁化は反転されているであろう。反平行な中央領域１３４と周囲の平行な外側領域１３６との間には、周方向に延在する磁壁１４０が確立されるであろう。磁壁１４０を横切る磁気結合は点線１４２で表されており、この磁気結合は、中央領域１３４の反平行な磁化を保持するのに役立つ。

領域１３４、１３６のそれぞれの磁区間の磁気双極子結合は、定常状態条件に達するまで、短期間、磁壁１４０と競い合うであろう。一旦セルが安定化すると、中央磁区サイズ（磁壁１４０の直径）は、データ記憶層に関連付けられた複数の特性によって決定されるであろう。これらの特性は、飽和磁化、交換結合、および磁気異方性といった内的な特性と、データ記憶層の厚さおよび表面粗さといった外的な特性とを含んでいてもよい。

中央磁区のサイズはさらに、記憶層が体験する加熱の量と、大きさ、方向、持続期間、および電流パルス形状といった他の電流誘起効果とに関連して確立されてもよい。コバルト−ニッケル（ＣｏＮｉ）およびプラチナ（Ｐｔ）ベースのフィルムといった任意の数の好適な強磁性フィルムを、記憶層１３０に使用することができる。異なるフィルムは、所与の書込電流に応答して異なる磁区サイズを提供し得る。図５は、図４の書込シーケンスの終わりでのそれぞれの領域１３４、１３６の例示的なサイズを示す。

図６は、連続するデータ記憶層１５０を共有する複数のメモリ素子１０８（ＭＥ１〜ＭＥ４で示す）の立面図である。実証的分析の結果、図６によって示すようなある種類の磁気フィルムの局所的な磁化反転は、振幅が約５ボルト（Ｖ）で持続期間が約５００ナノ秒（ｎｓ）である書込電流パルスの印加によって実行可能であることが分かっている。書込電流の大きさは、約１００マイクロアンペア（μＡ）であり得る。他の好適な値も使用可能である。

図７は、反平行な磁化の局所的円形領域１５２を提供するために書込パルスが印加された図６の連続する記憶層１５０の上面図である。参考までに、領域１５４は、初期の平行な磁化を保持するメモリセルの中央部分を表している。プログラム済み領域の平均サイズは約１００ナノメートル（ｎｍ）であってもよいが、約７０ｎｍほどの小さいプログラム済み領域も観察された。磁気フィルムの保磁力は、５，０００Ｏｅにもなり得る。加熱による磁化反転は、保磁力がより低いフィルムではより容易に達成される場合があり、保磁力がより低い磁気フィルム上では磁区はより大きくなる場合がある。加えて、磁区の直径は、パルスの振幅および持続期間に依存する場合がある。

メモリアレイは、セル１０８のすべてが最初に低い抵抗（論理０）状態にプログラムされた、１回だけ書込め、何回も読出せる磁気メモリアレイとして使用可能である。データを書込むために、図４によって示すように論理１を適切な場所に書込むことができる。

次に記憶されたデータを読出すために、ワード線１１６を駆動して、選択された各セルのスイッチング装置１１０を順々にソース−ドレイン導電状態に置き、小さい読出電流を関連付けられたビット線１１２から関連付けられたソース線１１４へ通し、センスアンプまたは他の好適な検出機構を用いてセルの両端間の電圧降下の大きさを感知することができる。読出電流はセルを通る最短経路を選択する傾向があるため、読出電流の大半がデータ記憶層の中央領域１３４（図４）を通過すると考えられる。磁気スタックの抵抗はこのため、ピンド層の磁化に対する中央領域の磁化配向との関連で変化するであろう。

さまざまな実施例に従ったメモリ素子の代替的な構成を、図８に１６０で示す。メモリ素子１６０は、上部電極１６２と、底部電極１６４と、ピンド層１６８およびピニング層１７０を有する基準層（ＲＬ）１６６と、バリア層１７２と、フリー層（ＦＬ）１７４とを含む。フリー層（記憶層）１７４は、基準層１６６との関連で、これらそれぞれの層の例示的な矩形の面積形状を提供する図９によって示すように、ずれている。アレイにおける選択された行または列に沿った複数の隣接するセルにまたがるようにずれた記憶層材料の細片といった他の構成も考えられる。

記憶層１７４のための書込シーケンスを、図１０によって示す。書込シーケンスは概して、図４で前述したものに似ているが、平行な領域１３６が反平行な領域１３４に隣接して延在するものの、それを完全には包囲しないように、磁壁１４０が記憶層１７４を横切って延在している点が異なっている。

図１１Ａ〜図１１Ｄは、さらに別の代替的なメモリ素子構成を示す。図１１Ａは、上部電極１８２と、底部電極１８４と、ピンド層１８６と、ピニング層１８８と、バリア層１９０と、記憶層１９２とを有するメモリ素子１８０を示す。これらの層は概して、図３に示す層に似ている。熱アシスト層１９４が素子１８０に追加で組込まれている。熱アシスト層１９４は、トンネルバリア１９０の反対側で記憶層１９２と接触して係合している。

熱アシスト層１９４は、書込中に加熱効果を向上させるよう作用する耐熱材料で形成されている。通常、これにより、より高い局所的温度が、より低い電流パルスおよび／または持続期間で、中央領域１３４に確立されるようになる。熱アシスト層１９４は、比較的薄い誘電体層（たとえば、ＭｇＯ）、もしくは、タンタル（Ｔａ）、ビスマス−テルル（ＢｉＴｅ）合金またはクロム−プラチナ−マンガン−ホウ素（ＣｒＰｔＭｎＢ）合金といった導電材料など、さまざまな形態を取り得る。前述のように、記憶層１９２は、連続する層、または各メモリ素子内の別個の領域であり得る。

図１１Ｂは、ある製造効率を提供し得る反転されたスタック配向を有するメモリ素子２００を示す。上部電極および底部電極は、２０２、２０４で示されている。記憶層２０６は底部電極２０４の上に形成されており、トンネルバリア２０８およびピンド層２１０、ピニング層２１２が続く。図１１Ｃに示すように、熱アシスト材料の層２１４がメモリ素子２００に組込まれ得る。

図１１Ｄは、上部電極２２２と、底部電極２２４と、ピンド層２２６と、ピニング層２２８と、トンネルバリア２３０と、セグメント化された記憶層２３２とを有する別のメモリ素子２２０を示す。製造中、記憶層２３２をエッチングして、記憶層２３２の厚さを完全にまたは部分的に通って延在する環状の溝２３４を提供することができ、それにより、中央の反平行な領域２３６と周囲の平行な領域２３８とを物理的に隔てる。磁壁の位置および安定性を向上させるために、溝２３４には好適な酸化物または他の材料を充填できる。前述のように、書込効率を向上させるために、熱アシスト材料をスタックに組込むことが可能である。

この開示に鑑み、他の構成が当業者の脳裏に容易に浮かぶであろう。たとえば、アレイのメモリセルにまたがる複数の連続する記憶層を含む複数のフリー層を有するセルスタック構造、またはアレイのメモリセルにまたがる１つの連続する記憶層と、各セルの少なくとも１つの追加の局所的フリー層とを有する構造が挙げられる。また、アレイの複数のメモリセルにまたがる基準層を含め、複数の基準層を各セルに設けてもよい。

ここに開示されたさまざまな実施例が多数の利点を提供できることが今や理解されるであろう。連続して延在する記憶層内に複数の磁区を確立することは、メモリセル内にデータを書込み、保持する能力を向上させることができる。書込動作中、記憶層の非遷移部分は、層の遷移部分の磁気スイッチングを支援することができ、非遷移部分はさらに、書込動作の完了後、遷移部分を所望の配向に維持するのに役立つことができる。熱アシスト材料の使用は、遷移した磁区の局所的書込を向上させることができ、減少した書込電流の大きさおよび／または持続期間の使用を可能にする。

ここに開示されたさまざまな実施例は、１回だけ書込めるメモリでの使用に好適である。基準層およびフリー（記憶）層の初期配向は、製造中、外部の磁気源から誘起可能であり、次に、メモリにデータを書込むために、記憶層内の磁化が反転された局所的区域が要望どおり生成可能である。しかしながら、ここに開示されたさまざまなメモリ素子は、プロセスを反転させるために適切な書込電流の印加および持続期間によって容易に初期状態に書換可能であり、単一の磁区を有する記憶層を提供できる、ということが考えられる。

この発明のさまざまな実施例の多数の特徴および利点を、この発明のさまざまな実施例の構造および機能の詳細とともに、前述の説明で述べてきたが、この詳細な説明は単なる例示であり、特に構造の事項および部品の配置において、添付された請求項が表現されている用語の広範な一般的意味によって示される最大範囲まで、この発明の原理内で変更が詳細に加えられてもよい、ということを理解されたい。

１００：データ記憶装置、１０４：メモリモジュール、１０６：メモリセル、１０８：メモリ素子、１１０：スイッチング装置、１２２：基準層、１３０：記憶層、１３４：中央領域、１３６：外側領域、１４０：磁壁。

Claims (11)

1. 基準層と記憶層とを有するプログラム可能メモリ素子を備える装置であって、前記基準層は固定磁気配向を有しており、前記記憶層は、前記固定磁気配向と反平行な磁気配向を有する第１の領域と、前記固定磁気配向と平行な磁気配向を有する第２の領域とを有し、
   前記メモリ素子は、互いに直交する第１および第２の軸を有するデータ記憶アレイを形成する名目上同一のメモリ素子のアレイにおける選択されたメモリ素子であり、選択されたメモリ素子の前記記憶層は、前記アレイにおける前記名目上同一のメモリ素子の各々を通り前記第１および第２の軸の方向に延在する連続する層の一部を形成する、装置。
2. 前記記憶層の前記第１の領域は前記基準層と軸方向に整列され、前記第２の領域は前記第１の領域を包囲する、請求項１に記載の装置。
3. トンネリングバリアが前記基準層と前記記憶層の前記第１の領域との間に接触して配置されて、前記第１の領域の磁気配向をプログラムするよう適合された磁気トンネリング接合を形成する、請求項１または２に記載の装置。
4. 前記記憶層は、前記第１の領域を前記第２の領域から隔てるように前記記憶層の厚さを通って延在する少なくとも１つの磁壁をさらに備え、前記少なくとも１つの磁壁は前記第１の領域を少なくとも部分的に包囲する、請求項１から３のいずれか１項に記載の装置。
5. 前記メモリ素子は、前記セルを通る選択された軸方向に沿った書込電流の流れを受取り、前記記憶層を選択的にプログラムするよう適合されており、前記基準層は、前記軸方向に直交する平面に沿って位置する第１の面積範囲を有しており、前記記憶層は、前記軸方向に直交する平面に沿って位置する、より大きい第２の面積範囲を有している、請求項１から４のいずれか１項に記載の装置。
6. 前記メモリ素子に直列接続されて不揮発性メモリセルを形成するスイッチング装置をさらに備える、請求項１から５のいずれか１項に記載の装置。
7. 前記メモリ素子は、前記メモリ素子を通る書込電流の印加に応答して前記第１の領域の磁気配向を前記平行な配向から前記反平行な配向に遷移させるように前記記憶層の局所的加熱を容易にするために、前記基準層の反対側で前記記憶層の前記第１の領域と接触して係合する熱アシスト層をさらに備え、前記書込電流は前記第２の領域の平行な配向を変化させない、請求項１から６のいずれか１項に記載の装置。
8. 前記メモリ素子は、
   前記記憶層に、その前記第１および第２の領域双方で共通の平行な磁気配向を提供することと、
   前記第２の領域の磁気配向を前記平行な配向に保持しながら、前記第１の領域の磁気配向を前記反平行な配向に遷移させるように、前記記憶層および前記基準層に書込電流を通すこととを備えるステップによってプログラムされる、請求項１から７のいずれか１項に記載の装置。
9. 不揮発性メモリセルのアレイを有するデータ記憶メモリを備える装置であって、各メモリセルはスイッチング装置に結合されたメモリ素子を備え、各メモリ素子は基準層と記憶層とを備え、前記基準層は固定磁気配向を有しており、前記記憶層は、前記固定磁気配向と反平行な磁気配向を有する第１の領域と、前記固定磁気配向と平行な磁気配向を有する第２の領域とを有しており、前記第２の領域は、少なくとも部分的に前記第１の領域を包囲する周方向に延在する磁壁によって前記第１の領域から隔てられており、
   前記アレイは、互いに直交する第１および第２の軸を有し、
   各メモリ素子の前記記憶層は、前記アレイにおける名目上同一のメモリ素子の各々を通り前記第１および第２の軸の方向に延在する連続する層の一部を形成する、装置。
10. 不揮発性メモリセルの前記アレイは、スピントルク注入ランダムアクセスメモリ（ＳＴＲＡＭ）セルのアレイとして特徴付けられている、請求項９に記載の装置。
11. 方法であって、
    基準層と記憶層とを有するプログラム可能メモリ素子を提供するステップを備え、前記基準層は固定磁気配向を有しており、前記記憶層は前記固定磁気配向と平行な共通の磁気配向を有しており、前記方法はさらに、
    前記記憶層の第１の領域を前記固定磁気配向と反平行な磁気配向に遷移させるように、書込電流を前記記憶層および前記基準層を通るよう印加するステップを備え、書込電流の前記印加の終わりに、前記第１の領域を包囲する前記記憶層の第２の領域は前記平行な配向を保持しており、
    前記メモリ素子は、互いに直交する第１および第２の軸を有するデータ記憶アレイを形成する名目上同一のメモリ素子のアレイにおける選択されたメモリ素子であり、選択されたメモリ素子の前記記憶層は、前記アレイにおける前記名目上同一のメモリ素子の各々を通り前記第１および第２の軸の方向に延在する連続する層の一部を形成する、方法。

Images