JP5416779B2 - 圧電／電歪膜型素子の製造方法 - Google Patents

圧電／電歪膜型素子の製造方法 Download PDF

Info

Publication number
JP5416779B2
JP5416779B2 JP2011529964A JP2011529964A JP5416779B2 JP 5416779 B2 JP5416779 B2 JP 5416779B2 JP 2011529964 A JP2011529964 A JP 2011529964A JP 2011529964 A JP2011529964 A JP 2011529964A JP 5416779 B2 JP5416779 B2 JP 5416779B2
Authority
JP
Japan
Prior art keywords
film
piezoelectric
pattern
electrostrictive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011529964A
Other languages
English (en)
Other versions
JPWO2011027879A1 (ja
Inventor
清水　　秀樹
睦 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2011529964A priority Critical patent/JP5416779B2/ja
Publication of JPWO2011027879A1 publication Critical patent/JPWO2011027879A1/ja
Application granted granted Critical
Publication of JP5416779B2 publication Critical patent/JP5416779B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1607—Production of print heads with piezoelectric elements
    • B41J2/161—Production of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1632—Manufacturing processes machining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1642—Manufacturing processes thin film formation thin film formation by CVD [chemical vapor deposition]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1643—Manufacturing processes thin film formation thin film formation by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1645—Manufacturing processes thin film formation thin film formation by spincoating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1646—Manufacturing processes thin film formation thin film formation by sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、空洞が形成された基板と当該基板の第１の主面に当該空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体とを備える圧電／電歪膜型素子の製造方法に関する。
図５８の断面図は、インクジェットプリンタのヘッドに使用されるインク吐出用の圧電／電歪アクチュエータの主要部を構成する圧電／電歪膜型素子９の従来の製造方法を説明する模式図である。
従来の製造方法においては、図５８（ａ）に示すように、インク加圧室となるキャビティ９２６が形成された基板９０２の表面に導電材料のペーストがスクリーン印刷され、得られた塗布膜が焼成され下部電極膜９１２となる。その後に、図５８（ｂ）に示すように、下部電極膜９１２の上に圧電／電歪材料のペーストがスクリーン印刷され、得られた塗布膜が焼成され圧電／電歪体膜９１４となる。さらにその後に、図５８（ｃ）に示すように、圧電／電歪体膜９１４の上に導電材料のペーストがスクリーン印刷され、得られた塗布膜が焼成され上部電極膜９１６となる。
特許文献１には、インクジェットプリンタのヘッドに使用されるインク吐出用の圧電／電歪アクチュエータの製造方法が開示されている。
特許第３９９９０４４号公報
しかし、従来の製造方法には、下部電極膜を形成した後に行われる焼成により、下部電極膜にポアが増加し、下部電極膜の被覆率が低下するという問題があった。この問題は、屈曲変位の変位量を増加させるために下部電極膜の膜厚を薄くすると特に顕著になる。
また、従来の製造方法では、基板やスクリーン版の寸法のばらつきや変形により、下部電極膜の平面位置とキャビティの平面位置とがずれ、圧電／電歪アクチュエータのインクの吐出量をばらつかせるという問題があった。
これらの問題は、圧電／電歪アクチュエータの主要部を構成する圧電／電歪膜型素子だけでなく、空洞が形成された基板と当該基板の表面に当該空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体とを備える圧電／電歪膜型素子、例えば、ダイヤフラム構造を有する圧電薄膜共振子（ＦＢＡＲ；Film Bulk Acoustic Resonator）等に共通する。
本発明は、これらの問題を解決するためになされたもので、最下層の電極膜の被覆率を増加させるとともに、空洞の平面位置と最下層の電極膜の平面位置とのずれを防ぐことができる圧電／電歪膜型素子の製造方法を提供することを目的とする。
上記課題を解決するための手段を以下に示す。
第１の発明は、空洞が形成された基板と、前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、を備える圧電／電歪膜型素子の製造方法であって、(a) 前記基板を作製する工程と、(b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、(c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、(d) 前記空洞が形成された領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、(e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に触媒金属のレジネートを含むレジネート膜を形成する工程と、(f) 前記第１のフォトレジスト膜のパターン及び前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記レジネート膜を除去し、レジネート膜のパターンを形成する工程と、(g) 前記レジネート膜のパターンを焼成し、触媒金属の核が散在する触媒層のパターンを形成する工程と、(h) 前記触媒層のパターンの上にめっき膜を無電解めっきし、前記振動積層体を構成する最下層の電極膜を形成する工程と、(i) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、を備える。
第２の発明は、第１の発明の圧電／電歪膜型素子の製造方法において、前記工程(a)は、板厚が３０μｍ以下の板によって前記空洞と第１の主面の側とが隔てられた前記基板を作製する。
第３の発明は、第１又は第２の発明の圧電／電歪膜型素子の製造方法において、(j) 前記工程(c)の前に前記空洞に遮光剤を充填する工程、をさらに備え、前記工程(c)は、前記空洞が形成されていない領域に形成された前記第１のフォトレジスト膜を選択的に露光し、前記工程(d)は、前記第１のフォトレジスト膜の未露光部を除去する。
第４の発明は、第３の発明の圧電／電歪膜型素子の製造方法において、前記工程(j）は、顔料を含む前記遮光剤を充填する。
第５の発明は、第１又は第２の発明の圧電／電歪膜型素子の製造方法において、前記工程(c)は、前記空洞が形成された領域に形成された前記第１のフォトレジスト膜を選択的に露光し、前記工程(d)は、前記第１のフォトレジスト膜の露光部を除去する。
第６の発明は、第５の発明の圧電／電歪膜型素子の製造方法において、(k) 前記工程(c)の前に前記基板の第２の主面の前記空洞が形成されていない領域に遮光膜を形成する工程、をさらに備える。
第７の発明は、第６の発明の圧電／電歪膜型素子の製造方法において、前記工程(k)は、顔料を含む前記遮光膜を形成する。
第８の発明は、第１から第７までのいずれかの発明の圧電／電歪膜型素子の製造方法において、前記工程(i)は、(i-1) 前記振動積層体を構成する任意の圧電／電歪体膜に重ねて前記基板の第１の主面に第２のフォトレジスト膜を形成する工程と、(i-2) 前記基板の第２の主面の側から光を照射し、前記任意の圧電／電歪体膜が形成されていない領域に形成された前記第２のフォトレジスト膜を選択的に露光する工程と、(i-3) 前記第２のフォトレジスト膜の未露光部を除去し、第２のフォトレジスト膜のパターンを形成する工程と、(i-4) 前記第２のフォトレジスト膜のパターンが形成されていない領域に前記振動積層体を構成する電極膜を形成する工程と、(i-5) 前記第２のフォトレジスト膜のパターンを除去する工程と、をさらに備える。
第９の発明は、第１から第８までのいずれかの発明の圧電／電歪膜型素子の製造方法において、前記工程(i)は、(i-6) 前記振動積層体を構成する任意の電極膜に重ねて前記基板の第１の主面に第３のフォトレジスト膜を形成する工程と、(i-7) 前記基板の第２の主面の側から光を照射し、前記任意の電極膜が形成されていない領域に形成された前記第３のフォトレジスト膜を選択的に露光する工程と、(i-8) 前記第３のフォトレジスト膜の未露光部を除去し、第３のフォトレジスト膜のパターンを形成する工程と、(i-9) 前記第３のフォトレジスト膜のパターンが形成されていない領域に前記振動積層体を構成する圧電／電歪体膜を形成する工程と、(i-10) 前記第３のフォトレジスト膜のパターンを除去する工程と、をさらに備える。
第１０の発明は、第１から第９までのいずれかの発明の圧電／電歪膜型素子の製造方法において、前記工程(i)は、(i-11) 前記振動積層体を構成する任意の電極膜に向かって圧電／電歪材料を電気泳動させることにより前記振動積層体を構成する圧電／電歪体膜を形成する工程、をさらに備える。
第１１の発明は、第１から第１０までのいずれかの発明の圧電／電歪膜型素子の製造方法において、(l) 前記工程(d)の後であって前記工程(e)の前に、前記第１のフォトレジスト膜のパターンを前記第１のフォトレジスト膜のパターンより撥水性が高い撥水膜で被覆する工程、をさらに備える。
第１２の発明は、第１１の発明の圧電／電歪膜型素子の製造方法において、前記工程(l)は、(l-1) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面にマスキング膜を形成する工程と、(l-2) 前記第１のフォトレジスト膜のパターンが露出するまで前記マスキング膜を除去し、マスキング膜のパターンを形成する工程と、(l-3) 前記第１のフォトレジスト膜のパターン及び前記マスキング膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、(l-4) 前記マスキング膜のパターン及び前記マスキング膜のパターンの上に形成された前記撥水膜を除去する工程と、を備える。
第１３の発明は、空洞が形成された基板と、前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、を備える圧電／電歪膜型素子の製造方法であって、(a) 前記基板を作製する工程と、(b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、(c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、(d) 前記空洞が形成された領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、(e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に触媒金属の核が散在する触媒層を形成する工程と、(f) 前記触媒層の上にめっき膜を無電解めっきする工程と、(g) 前記第１のフォトレジスト膜のパターン並びに前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記触媒層及び前記めっき膜を除去し、前記振動積層体を構成する最下層の電極膜を形成する工程と、(h) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、を備える。
第１４の発明は、第１３の発明の圧電／電歪膜型素子の製造方法において、(i) 前記工程(d)の後であって前記工程(e)の前に、前記第１のフォトレジスト膜のパターンを前記第１のフォトレジスト膜のパターンより撥水性が高い撥水膜で被覆する工程、をさらに備える。
第１５の発明は、第１４の発明の圧電／電歪膜型素子の製造方法において、前記工程(i)は、(i-1) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面にマスキング膜を形成する工程と、(i-2) 前記第１のフォトレジスト膜のパターンが露出するまで前記マスキング膜を除去し、マスキング膜のパターンを形成する工程と、(i-3) 前記第１のフォトレジスト膜のパターン及び前記マスキング膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、(i-4) 前記マスキング膜のパターン及び前記マスキング膜のパターンの上に形成された前記撥水膜を除去する工程と、を備える。
第１６の発明は、第１３の発明の圧電／電歪膜型素子の製造方法において、(j) 前記工程(a)の後であって前記工程(b)の前に前記基板の第１の主面を粗面化する工程、をさらに備える。
第１７の発明は、第１３の発明の圧電／電歪膜型素子の製造方法において、(k) 前記工程(a)の後であって前記工程(b)の前に前記基板の第１の主面に前記めっき膜の密着性を向上する密着層を形成する工程、をさらに備える。
第１８の発明は、第１３から第１７までのいずれかの発明の圧電／電歪膜型素子の製造方法において、前記工程(e)は、触媒金属を溶媒に溶解させた触媒金属溶液を前記基板の第１の主面に接触させる。
第１９の発明は、第１３から第１７までのいずれかの発明の圧電／電歪膜型素子の製造方法において、前記工程(e)は、触媒金属の微粒子を分散媒に分散させた触媒金属分散液を前記基板の第１の主面に接触させる。
第２０の発明は、第１３から第１７までのいずれかの発明の圧電／電歪膜型素子の製造方法において、前記工程(e)は、前記基板の第１の主面に触媒金属を蒸着する。
第２１の発明は、空洞が形成された基板と、前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、を備える圧電／電歪膜型素子の製造方法であって、(a) 前記基板を作製する工程と、(b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、(c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、(d) 前記空洞が形成されていない領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、(e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、(f) 前記第１のフォトレジスト膜のパターン及び前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記撥水膜を除去し、撥水膜のパターンを形成する工程と、(g) 前記撥水膜のパターンに重ねて前記基板の第１の主面に触媒金属のレジネートを含むレジネート膜を形成する工程と、(h) 前記撥水膜のパターンを除去し、レジネート膜のパターンを形成する工程と、(i) 前記レジネート膜のパターンを焼成し、触媒金属の核が散在する触媒層のパターンを形成する工程と、(j) 前記触媒層のパターンの上にめっき膜を無電解めっきし、前記振動積層体を構成する最下層の電極膜を形成する工程と、(k) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、を備える。
第２２の発明は、空洞が形成された基板と、前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、を備える圧電／電歪膜型素子の製造方法であって、(a) 前記基板を作製する工程と、(b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、(c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、(d) 前記空洞が形成されていない領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、(e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、(f) 前記第１のフォトレジスト膜のパターン及び前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記撥水膜を除去し、撥水膜のパターンを形成する工程と、(g) 前記撥水膜のパターンに重ねて前記基板の第１の主面に触媒金属の核が散在する触媒層を形成する工程と、(h) 前記触媒層の上にめっき膜を無電解めっきする工程と、(i) 前記撥水膜のパターン並びに前記撥水膜のパターンが形成された領域に形成された前記触媒層及び前記めっき膜を除去し、前記振動積層体を構成する最下層の電極膜を形成する工程と、(j) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、を備える。
第１の発明によれば、最下層の電極膜の充填密度が向上するとともに耐熱性が向上するので、最下層の電極膜の被覆率が増加する。また、空洞が形成された領域に最下層の電極膜が形成されるので、空洞の平面位置と最下層の電極膜の平面位置とのずれが抑制される。
第２の発明によれば、空洞が形成された領域の温度が均一になるので、空洞が形成された領域に最下層の電極膜が均一に形成される。
第４の発明によれば、パターニングの解像度が向上する。
第６の発明によれば、空洞が形成された領域の光の透過率と空洞が形成されていない領域の光の透過率との差が大きくなるので、パターニングの解像度が向上する。
第７の発明によれば、パターニングの解像度がさらに向上する。
第８の発明によれば、圧電／電歪体膜が形成された領域に電極膜が形成されるので、圧電／電歪体膜の平面位置と電極膜の平面位置とのずれが抑制される。
第９の発明によれば、電極膜が形成された領域に圧電／電歪体膜が形成されるので、電極膜の平面位置と圧電／電歪体膜の平面位置とのずれが抑制される。
第１０の発明によれば、電極膜が形成された領域を包含する領域に圧電／電歪体膜が形成されるので、電極膜の平面位置と圧電／電歪体膜の平面位置とのずれが抑制される。
第１１の発明によれば、最下層の電極膜が撥水膜ではじかれるので、最下層の電極膜の端部における跳ね上がりが抑制される。
第１３の発明によれば、最下層の電極膜の耐熱性が向上するので、最下層の電極膜の被覆率が増加する。また、空洞が形成された領域に最下層の電極膜が形成されるので、空洞の平面位置と最下層の膜の平面位置とのずれが抑制される。
第１４の発明によれば、最下層の電極膜が形成される面が粗面化されるので、最下層の電極膜の密着性が向上する。
第１５の発明によれば、最下層の電極膜の密着性を向上する密着層が最下層の電極膜が形成される面に形成されるので、最下層の電極膜の密着性が向上する。
第１９の発明によれば、最下層の電極膜の耐熱性が向上するので、最下層の電極膜の被覆率が増加する。また、空洞が形成された領域に最下層の電極膜が形成されるので、空洞の平面位置と最下層の膜の平面位置とのずれが抑制される。さらに、最下層の電極膜が撥水膜ではじかれるので、最下層の電極膜の端部における跳ね上がりが抑制される。
第２０の発明によれば、最下層の電極膜の耐熱性が向上するので、最下層の電極膜の被覆率が増加する。また、空洞が形成された領域に最下層の電極膜が形成されるので、空洞の平面位置と最下層の膜の平面位置とのずれが抑制される。さらに、最下層の電極膜が撥水膜ではじかれるので、最下層の電極膜の端部における跳ね上がりが抑制される。
第１実施形態の圧電／電歪膜型素子の製造方法により製造される圧電／電歪膜型素子の構造を示す斜視図である。 図１のＩ−Ｉに沿う圧電／電歪膜型素子の断面図である。 図１のＩＩ−ＩＩに沿う圧電／電歪膜型素子の断面図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態の圧電／電歪膜型素子の製造方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第１実施形態のレジストパターンの形成方法を説明する図である。 第２実施形態の下部電極膜の形成方法を説明する図である。 第２実施形態の下部電極膜の形成方法を説明する図である。 第２実施形態の下部電極膜の形成方法を説明する図である。 第２実施形態の下部電極膜の形成方法を説明する図である。 第２実施形態の下部電極膜の形成方法を説明する図である。 第２実施形態の下部電極膜の形成方法を説明する図である。 第３実施形態の圧電／電歪体膜の形成方法を説明する図である。 第３実施形態の圧電／電歪体膜の形成方法を説明する図である。 第３実施形態の圧電／電歪体膜の形成方法を説明する図である。 第３実施形態の圧電／電歪体膜の形成方法を説明する図である。 第３実施形態のレジストパターンの形成方法を説明する図である。 第３実施形態のレジストパターンの形成方法を説明する図である。 第３実施形態のレジストパターンの形成方法を説明する図である。 第３実施形態のレジストパターンの形成方法を説明する図である。 第４実施形態のレジストパターンの形成方法を説明する図である。 第４実施形態のレジストパターンの形成方法を説明する図である。 第４実施形態のレジストパターンの形成方法を説明する図である。 第４実施形態のレジストパターンの形成方法を説明する図である。 第４実施形態のレジストパターンの形成方法を説明する図である。 第４実施形態のレジストパターンの形成方法を説明する図である。 第５実施形態の跳ね上がり抑制処理を説明する図である。 第５実施形態の跳ね上がり抑制処理を説明する図である。 第５実施形態の跳ね上がり抑制処理を説明する図である。 第５実施形態の跳ね上がり抑制処理を説明する図である。 下部電極膜の端部におけるはねあがりがない状態及びある状態を示す図である。 第６実施形態の撥水膜パターンの形成方法を説明する図である。 第６実施形態の撥水膜パターンの形成方法を説明する図である。 第６実施形態の撥水膜パターンの形成方法を説明する図である。 第６実施形態の撥水膜パターンの形成方法を説明する図である。 第６実施形態の撥水膜パターンの形成方法を説明する図である。 第６実施形態の撥水膜パターンの形成方法を説明する図である。 熱処理の後の下部電極膜の被覆率を比較するグラフである。 圧電／電歪膜型素子の従来の製造方法を説明する断面図である。
＜１ 第１実施形態＞
第１実施形態では、空洞となるキャビティが形成された基板と、基板の表面にキャビティと平面位置を合わせて設けられた下部電極膜、圧電／電歪体膜及び上部電極膜を積層した振動積層体とを備える圧電／電歪膜型素子の製造において、キャビティに遮光剤を充填した基板をマスクとしてフォトリソグラフィ法により下部電極膜を形成する。その後に、下部電極膜に向かって圧電／電歪材料の粉末を電気泳動させることにより圧電／電歪体膜を形成するとともに、圧電／電歪体膜をマスクとしてフォトリソグラフィ法により上部電極膜を形成する。
＜１．１ 圧電／電歪膜型素子１００２の構造＞
図１〜図３は、本発明の第１実施形態の圧電／電歪膜型素子の製造方法により製造される圧電／電歪膜型素子１００２の概略構造を示す模式図である。図１は、圧電／電歪膜型素子１００２の斜視図、図２は、図１のＩＩ−ＩＩに沿う圧電／電歪膜型素子１００２の断面図、図３は、図１のＩＩＩ−ＩＩＩに沿う圧電／電歪膜型素子１００２の断面図である。圧電／電歪膜型素子１００２は、インクジェットプリンタのヘッドに使用されるインク吐出用の圧電／電歪アクチュエータの主要部を構成する。ただし、下述する圧電／電歪膜型素子の製造方法は、他の種類の圧電／電歪膜型素子の製造にも利用される。
図１〜図３に示すように、圧電／電歪膜型素子１００２は、複数個の振動積層体１００４を基板１００６の表面に規則的に配列した構造を有する。ただし、下述する圧電／電歪膜型素子の製造方法は、１個の振動積層体１００４のみを備える圧電／電歪膜型素子の製造にも利用される。
図２及び図３に示すように、圧電／電歪膜型素子１００２は、ベース板１００８、ベース板１０１０及び振動板１０１２を列記した順序で下から上へ積層した基板１００６の表面に、下部電極膜１０１４、圧電／電歪体膜１０１６及び上部電極膜１０１８を列記した順序で下から上へ積層した振動積層体１００４を設けた断面構造を有する。
｛基板１００６｝
基板１００６は、絶縁セラミックスの焼成体である。絶縁セラミックスの種類は制限されないが、耐熱性、化学的安定性及び絶縁性の観点から、酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、ムライト、窒化アルミニウム及び窒化ケイ素からなる群より選択される少なくとも１種類を含むことが望ましい。中でも、機械的強度及び靭性の観点から、安定化された酸化ジルコニウムが望ましい。ここで、「安定化された酸化ジルコニウム」とは、安定化剤の添加によって結晶の相転移を抑制した酸化ジルコニウムをいい、安定化酸化ジルコニウムの他、部分安定化酸化ジルコニウムを包含する。
ベース板１００８は、丸形の平面形状を有するインク吐出穴１０２０及びインク供給孔１０２２を略均一の板厚の板に形成した構造を有する。インク吐出孔１０２０は、下述するキャビティ１０２４が形成された領域（以下では「キャビティ領域」という）１９０２の一端の近傍に形成され、インク供給孔１０２２は、キャビティ領域１９０２の他端の近傍に形成される。
ベース板１０１０は、細長矩形の平面形状を有するキャビティ１０２４を略均一の板厚の板に形成した構造を有する。キャビティ１０２４の短手方向の幅Ｗ１は、下述する屈曲変位の変位量を増加させ、排除体積を増加させるため、広くすることが望ましく、５０μｍ以上とすることが望ましい。ただし、キャビティ１０２４の幅Ｗ１が広くなりすぎると、振動積層体１００４の配列の間隔が広がりすぎるので、キャビティ１０２４の幅Ｗ１は、１００μｍ以下であることが望ましい。キャビティ１０２４の長手方向の長さＬは、流路抵抗を減らすため。短くすることが望ましく、３ｍｍ以下とすることが望ましい。隣接するキャビティ１０２４の間にある桟１０２６の幅Ｗ２は、屈曲変位の変位量を増加させ、排除体積を増加させるため、狭くすることが望ましく、１００μｍ以下とすることが望ましい。
キャビティ１０２４の平面形状は細長矩形に制限されない。すなわち、キャビティ１０２４の平面形状は、三角形・四角形等の多角形であってもよいし、円形・楕円形等の輪郭の全部又は一部が曲線であるような２次元形状であってもよい。また、キャビティ１０２４を一方向に配列することも必須ではなく、例えば、キャビティ１０２４を直交する２方向に格子状に配列してもよい。
振動板１０１２は、略均一の板厚の板である。振動板１０１２の板厚は、１μｍ以上３０μｍ以下であることが望ましく、１μｍ以上１５μｍ以下であることがさらに望ましい。この範囲を下回ると、振動板１０１２が損傷しやすくなるからであり、この範囲を上回ると、振動板１０１２の剛性が高くなり、屈曲変位の変位量が減少する傾向があるからである。振動板１０１２が平坦であることは必須ではなく、振動板１０１２が若干の凹凸や湾曲を有していても、下述する圧電／電歪膜型素子の製造方法が採用される。
ベース板１００８、ベース板１０１０及び振動板１０１２の積層構造により、キャビティ１０２４は、振動板１０１２によって表面の側と隔てられベース板１０１０によって裏面の側と隔てられた基板１００６の内部の空洞となり、インクを保持するインク室として機能する。また、インク吐出孔１０２０は、キャビティ１０２４に接続され、キャビティ１０２４から流出するインクの流路として機能する。さらに、インク供給孔１０２２も、キャビティ１０２４に接続され、キャビティ１０２４へ流入するインクの流路として機能する。
ベース板１００８、ベース板１０１０及び振動板１０１２の板厚の合計は、下述する露光のための光を十分に透過するように決定する。もちろん、板厚の合計がどの程度であれば露光のための光を十分に透過するかは、絶縁セラミックスの種類や焼成体の緻密さによって変化する。
｛振動積層体１００４｝
下部電極膜１０１４は、導電材料のめっき析出物である。上部電極膜１０１８は、導電材料の焼成体である。上部電極膜１０１８が導電材料のめっき析出物であってもよい。導電材料の種類は制限されないが、電気抵抗及び耐熱性の観点から、白金、パラジウム、ロジウム、金、銀等の金属又はこれらを主成分とする合金であることが望ましい。中でも、耐熱性に特に優れる白金又は白金を主成分とする合金であることが望ましい。
下部電極膜１０１４の膜厚は、０．１μｍ以上５．０μｍ以下であることが望ましく、上部電極膜１０１８の膜厚は、０．１μｍ以上３．０μｍ以下であることが望ましい。この範囲を上回ると、下部電極膜１０１４及び上部電極膜１０１８の剛性が高くなり、屈曲変位の変位量が減少する傾向があり、この範囲を下回ると、下部電極膜１０１４及び上部電極膜１０１８の電気抵抗が上昇したり、下部電極膜１０１４及び上部電極膜１０１８が断線したりする傾向があるからである。
下部電極膜１０１４及び上部電極膜１０１８は、圧電／電歪体膜１０１６の屈曲変位に実質的に寄与する領域を覆うように形成することが望ましい。例えば、圧電／電歪体膜１０１６の中央部分を含み、圧電／電歪体膜１０１６の上面及び下面の８０％以上の領域を覆うように形成することが望ましい。
圧電／電歪体膜１０１６は、圧電／電歪セラミックスの焼成体である。圧電／電歪セラミックスの種類は制限されないが、電界誘起歪の観点から、鉛（Ｐｂ）系ペロブスカイト酸化物であることが望ましく、チタン酸ジルコン酸鉛（ＰＺＴ；Ｐｂ（ＺｒxＴｉ1-x）Ｏ3）又は単純酸化物、複合ペロブスカイト酸化物等を導入したチタン酸ジルコン酸鉛の変性物であることがさらに望ましい。中でも、チタン酸ジルコン酸鉛とマグネシウム酸ニオブ酸鉛（Ｐｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3）との固溶体に酸化ニッケル（ＮｉＯ）を導入したものやチタン酸ジルコン酸鉛とニッケル酸ニオブ酸鉛（Ｐｂ（Ｎｉ1/3Ｎｂ2/3）Ｏ3）との固溶体であることが望ましい。
圧電／電歪体膜１０１６の膜厚は、１μｍ以上２０μｍ以下であることが望ましい。この範囲を下回ると、圧電／電歪体膜１０１６の緻密化が不十分になる傾向があり、この範囲を上回ると、圧電／電歪体膜１０１６の焼結時の収縮応力が大きくなるため、振動板１０１２の板厚を厚くする必要が生じるからである。
さらに、振動積層体１００４は、下部電極膜１０１４への給電経路となる下部配線電極１０２８と、上部電極膜１０１８への給電経路となる上部配線電極１０３０とを備える。下部配線電極１０２８の一端は、下部電極膜１０１４と圧電／電歪体膜１０１６との間にあって下部電極膜１０１４の一端と電気的に導通し、下部配線電極１０２８の他端は、キャビティ領域１９０２の外側の非キャビティ領域１９０４に位置する。上部配線電極１０３０の一端は、上部電極膜１０１８の上にあって上部電極膜１０１８の一端と電気的に導通し、上部電極膜１０１８の他端は、非キャビティ領域１９０４に位置する。
下部配線電極１０２８及び上部配線電極１０３０を設け、下部配線電極１０２８及び上部配線電極１０３０の非キャビティ領域１９０４に位置する給電点に駆動信号を給電するようにすれば、下述する屈曲振動に影響を与えることなく、圧電／電歪体膜１０１６に電界が印可される。
振動積層体１００４は、キャビティ１０２４の上方において振動板１０１２と一体化される。このような構造により、下部配線電極１０２８及び上部配線電極１０３０を経由して下部電極膜１０１４と上部電極膜１０１８との間に駆動信号を給電し、圧電／電歪体膜１０１６に電界を印加すると、圧電／電歪体膜１０１６が基板１００６の表面と平行な方向に伸縮し、一体化された圧電／電歪体膜１０１６及び振動板１０１２が屈曲変位を生じる。この屈曲変位により、キャビティ１０２４の内部のインクは、インク吐出口１０２０を経由して外部に吐出される。
＜１．２ 圧電／電歪膜型素子の製造方法＞
図４〜図１５は、第１実施形態の圧電／電歪膜型素子の製造方法を説明する模式図である。図４〜図１５は、圧電／電歪膜型素子１００２の仕掛品の断面図である。
｛基板１００６の作製｝
第１実施形態の圧電／電歪膜型素子１００２の製造方法においては、図４に示すように、基板１００６が作製される。基板１００６は、例えば、絶縁セラミックスをシート状に成形したグリーンシートを圧着して焼成することにより作製される。
｛下部電極膜１０１４の形成｝
続いて、図５に示すように、キャビティ領域１９０２を覆わず非キャビティ領域１９０４を覆うレジストのパターン１０４２が基板１００６の表面に形成される。レジスト膜のパターン１０４２は、基板１００６をマスクとして基板１００６の表面を覆うレジスト膜をフォトリソグラフィ法によりパターニングすることにより形成される。
レジスト膜のパターン１０４２が形成された後に、図６に示すように、レジスト膜のパターン１０４２に重ねて基板１００６の表面にレジネート膜１０４４が形成される。レジスト膜のパターン１０４２は後に除去されるので、レジネート膜１０４４が非キャビティ領域１９０４にはみ出しても問題はない。また、非キャビティ領域１９０４へのレジネート膜１０４４の形成が不完全であっても問題はない。
レジネート膜１０４４は、触媒金属のレジネートを含む溶液（以下では「触媒金属レジネート液」という）を塗布してから溶媒を除去することにより形成される。触媒金属レジネート液は、スピンコート、吹きつけ等により塗布される。触媒金属は、無電解めっきされる導電材料に応じて選択されるが、典型的には、白金（Ｐｔ）、パラジウム（Ｐｄ）等が触媒金属として選択される。
レジネート膜１０４４が形成された後に、図７に示すように、レジスト膜のパターン１０４２及びレジスト膜のパターン１０４２が形成された領域に形成されたレジネート膜１０４４が除去される。これにより、キャビティ１０２４と同じ平面位置にキャビティ１０２４と同じ平面形状を有するレジネート膜のパターン１０４５が形成される。レジスト膜のパターン１０４２は、薬液法により剥離される。レジスト膜のパターン１０４２の剥離に使用する薬液は、レジスト膜のパターン１０４２の感光材料に応じて選択されるが、典型的には、有機溶剤、ヒドラジン系又は非ヒドラジン系の強アルカリエッチング液等が選択される。また、レジスト膜のパターン１０４２は、熱処理法、プラズマ処理法等により剥離されてもよく、熱処理法により剥離される場合、処理温度は５００℃以上であることが望ましい。
レジスト膜のパターン１０４２を剥離した後に残渣が残る場合は、洗浄用の気体を仕掛品に向けて噴射したり、研掃剤の粉末を仕掛品に吹き付けたり、洗浄用の液体で仕掛品を流したり、洗浄用の液体に仕掛品を浸漬したりすることにより、当該残渣が除去される。
レジネート膜のパターン１０４５の焼成の前にレジスト膜のパターン１０４２を剥離することにより、レジネート膜のパターン１０４５を焼成するときにレジスト膜のパターン１０４２が下述する触媒層のパターン１０４６に影響を与えることが抑制される。
レジスト膜のパターン１０４２が除去された後に、図８に示すように、レジネート膜のパターン１０４５が焼成される。これにより、キャビティ１０２４と同じ平面位置にキャビティ１０２４と同じ平面形状を有する触媒層のパターン１０４６が形成される。「触媒層」とは、触媒金属の核を平面内に散在させた層である。触媒層のパターン１０４６が形成されたキャビティ領域１９０２には、導電材料の析出の起点となる触媒金属の核が吸着している。焼成は、レジネートが分解して触媒金属の核となる微粒子が析出する温度で行われる。したがって、焼成温度は、レジネートの種類に応じて選択されるが、典型的には、レジネート膜のパターン１０４５は、２００〜１３００℃で焼成される。
触媒金属の核が散在する触媒層のパターン１０４６が形成されるようにするためには、すなわち、触媒金属の完全な被膜が形成されないようにするためには、レジネート膜１０４４に含まれる触媒金属が多くなりすぎないようにする。例えば、レジネート膜１０４４の膜厚が３〜１０μｍである場合は、触媒金属レジネート液中の触媒金属の含有量は０．１重量％以上２０重量％以下であることが望ましい。
触媒層のパターン１０４６が形成された後に、触媒層のパターン１０４６の上にめっき膜が無電解めっきされる。これにより、図９に示すように、下部電極膜１０１４が形成される。
無電解めっきにおいては、触媒層のパターン１０４６が還元された後に導電材料がめっき液から析出させられる。触媒層のパターン１０４６は、仕掛品を還元剤液に浸漬したりして還元剤液を触媒層のパターン１０４６に接触させることにより還元される。還元剤液としては、例えば、水酸化ナトリウム及び水素化ホウ素ナトリウムの複合水溶液が使用される。めっき液からの導電材料の析出は、仕掛品をめっき液に浸漬したりして還元され活性化された触媒層のパターン１０４６にめっき液を接触させることにより行われる。
このとき、振動板１０１２の板厚が３０μｍ以下と薄ければ、キャビティ領域１９０２において基板１００６の表面の温度が均一になるので、キャビティ領域１９０２に下部電極膜１０１４が均一に形成される。
｛圧電／電歪体膜１０１６の形成｝
続いて、図１０に示すように、圧電／電歪体膜１０１６となる圧電／電歪材料膜１０４８が形成される。圧電／電歪材料膜１０４８の形成は、図１０に示すように、圧電／電歪材料を分散媒に分散させたスラリーに仕掛品及び対向電極１０５０を間隔を置いて浸漬するとともに下部電極膜１０１４と対向電極１０５０とに電圧を印加し、圧電／電歪材料を下部電極膜１０１４に向かって電気泳動させることにより行われる。これにより、下部電極膜１０１４と同じ平面位置に下部電極膜１０１４よりやや大きな平面形状を有する圧電／電歪材料膜１０４８が形成される。
このとき、下部配線電極１０２８が形成された領域等の圧電／電歪材料膜１０４８を形成する必要がない領域を有機保護膜等でマスクし、圧電／電歪材料膜１０４８を形成した後に有機保護膜とともに不要な圧電／電歪材料を除去することが望ましい。これにより、下部配線電極１０２８の上への圧電／電歪材料膜１０４８の形成が防止される。
圧電／電歪材料膜１０４８が形成された後に、圧電／電歪材料膜１０４８が焼成される。これにより、図１１に示すように、圧電／電歪材料膜１０４８は、圧電／電歪体膜１０１６となり、下部電極膜１０１４と同じ平面位置に下部電極膜１０１４よりやや大きな平面形状を有する圧電／電歪体膜１０１６が形成される。なお、焼成による若干の収縮は許容される。圧電／電歪材料膜１０４８の焼成は、仕掛品をアルミナ、マグネシア等のサヤに収容した状態で行われることが望ましい。
｛上部電極膜１０１８の形成｝
圧電／電歪材料膜１０４８が焼成された後に、図１２に示すように、圧電／電歪体膜１０１６が形成された領域（以下では「圧電／電歪体領域」という）１９０６を覆わず圧電／電歪体領域１９０６の外側の非圧電／電歪体領域１９０８を覆うレジスト膜のパターン１０５２が基板１００６の表面に形成される。レジスト膜のパターン１０５２は、圧電／電歪体膜１０１６をマスクとして基板１００６の表面を覆うレジスト膜をフォトリソグラフィ法によりパターニングすることにより形成される。
このとき、下部配線電極１０２８もマスクとなるので、下部配線電極１０２８の上にはレジスト膜のパターン１０５２が形成されない。したがって、下部配線電極１０２８が形成された領域等の上部電極膜１０１８を形成する必要がない領域を有機保護膜でマスクし、レジスト膜のパターン１０５２を除去する前、除去する後又は除去するのと同時に当該有機保護膜を除去することが望ましい。これにより、下部配線電極１０２８の上への上部電極膜１０１８の形成が防止される。
レジスト膜のパターン１０５２が形成された後に、図１３に示すように、基板１００６の表面のレジスト膜のパターン１０５２が形成されていない圧電／電歪体領域１９０６に上部電極膜１０１８となる導電材料膜１０５４が圧電／電歪体膜１０１６の上に重ねて形成される。なお、レジスト膜のパターン１０５２は後に除去されるので、導電材料膜１０５４が非圧電／電歪体領域１９０８にはみ出しても問題はない。導電材料膜１０５４は、導電ペーストや導電材料のレジネートを溶媒に溶解させたレジネート液（以下では「導電レジネート液」という。）を塗布してから分散媒又は溶媒を除去することにより形成されてもよいし、導電材料を蒸着することにより形成されてもよい。導電ペーストは、スクリーン印刷等により塗布され、導電レジネート液は、スピンコート、吹きつけ等により塗布される。導電材料は、スパッタ蒸着、抵抗加熱蒸着等により蒸着される。導電材料膜１０５４の端部における跳ね上がりを抑制するため、レジスト膜のパターン１０５２に対する導電ペーストの接触角は、５０°以上であることが望ましく、７０°以上であることがさらに望ましい。
導電材料膜１０５４が形成された後に、図１４に示すように、非圧電／電歪体領域１９０８に残存しているレジスト膜のパターン１０５２が除去される。これにより、圧電／電歪体膜１０１６と同じ平面位置に圧電／電歪体膜１０１６と同じ平面形状を有する導電材料膜１０５４が形成される。レジスト膜のパターン１０５２は、レジスト膜のパターン１０４２と同様に除去される。
レジスト膜のパターン１０５２が除去された後に、導電材料膜１０５４が焼成される。これにより、図１５に示すように、導電材料膜１０５４は、上部電極膜１０１８となり、圧電／電歪体膜１０１６と同じ平面位置に圧電／電歪体膜１０１６と同じ平面形状を有する上部電極膜１０１８が形成される。なお、焼成による若干の収縮は許容される。導電材料膜１０５４の焼成は、白金のナノ粒子を分散媒に分散させた導電ペーストをスクリーン印刷することにより導電材料膜１０５４を形成した場合、焼成温度は２００℃以上３００℃以下であることが望ましく、白金の粉末を分散媒に分散させた導電ペーストをスクリーン印刷することにより導電材料膜１０５４を形成した場合、焼成温度は１０００℃以上１３５０℃以下であることが望ましい。また、白金レジネートを溶媒に溶解させた導電レジネート液をスピンコートすることにより導電材料膜１０５４を形成した場合、焼成温度は６００℃以上８００℃以下であることが望ましい。下部電極膜１０１４と同様の手順により上部電極膜１０１８を無電解めっきにより形成してもよい。
｛上部配線電極１０３０の形成｝
導電材料膜１０５４が焼成された後に、上部配線電極１０３０が形成される。上部配線電極１０３０は、下部配線電極１０２８と同様に形成される。上部配線電極１０３０の焼成は、上部電極膜１０１８の焼成と同時に行ってもよい。
このような圧電／電歪膜型素子１００２の製造方法によれば、下部電極膜１０１４の充填密度が向上するとともに耐熱性が向上するので、下部電極膜１０１４の被覆率が増加する。
また、キャビティ領域１９０２に下部電極膜１０１４が形成されるので、キャビティ１０２４の平面位置と下部電極膜１０１４の平面位置とのずれが抑制される。
さらに、下部電極膜１０１４が形成されたキャビティ領域１９０２を包含する圧電／電歪体領域１９０６に圧電／電歪体膜１０１６が形成されるので、下部電極膜１０１４の平面位置と圧電／電歪体膜１０１６の平面位置とのずれが抑制される。
加えて、圧電／電歪体領域１９０６に上部電極膜１０１８が形成されるので、圧電／電歪体膜１０１６の平面位置と上部電極膜１０１８の平面位置とのずれが抑制される。
これらにより、キャビティ１０２４の平面位置と振動積層体１００４を構成する下部電極膜１０１４、圧電／電歪体膜１０１６及び上部電極膜１０１８の平面位置とのずれが抑制され、結果として、キャビティ１０２４の平面位置と振動積層体１００４の平面位置とのずれが抑制される。このことは、圧電／電歪膜型素子１００２を含んで構成される圧電／電歪アクチュエータのインクの吐出量のばらつきを抑制することに寄与する。
＜１．３ レジスト膜のパターン１０４２の形成方法＞
図１６〜図２１は、第１実施形態のレジスト膜のパターン１０４２の形成方法を説明する模式図である。図１６〜図２１は、圧電／電歪膜型素子１００２の仕掛品の断面図である。
レジスト膜のパターン１０４２の形成においては、図１６に示すように、基板１００６の表面にレジスト膜１０５６が形成される。レジスト膜１０５６は、レジストの固形分を溶媒に溶解又は分散媒に分散させたレジスト液をスピンコータで基板１００６の表面に塗布し、ホットプレート、オーブン等で仕掛品を加熱して塗布膜から溶媒を蒸発させることにより形成される。もちろん、レジスト液が吹きつけ等の他の方法で塗布されてもよい。レジストとしては、露光されると現像液に対する溶解性が低下するネガ型のフォトレジストが使用される。したがって、レジスト膜１０５６は、露光されると現像液に対する溶解性が低下する感光膜となっている。レジストは、厚膜を形成するのに適した厚膜対応品を使用することが望ましく、高アスペクト比のパターンを形成してもパターンの断面形状がテーパ状となりにくい高アスペクト比対応品を使用することがさらに望ましい。
レジスト膜のパターン１０４２が下述する無電解めっきにおいて強アルカリの還元剤液及びめっき液にさらされる場合は、レジストは、ポリイミド、フッ素樹脂等の耐強アルカリ性の感光材料から選択される。
レジスト膜１０５６が形成された後に、図１７に示すように、キャビティ１０２４に遮光剤１０５８が充填され、キャビティ領域１９０２を遮蔽し非キャビティ領域１９０４を遮蔽しないマスクの機能が基板１００６に付与される。キャビティ１０２４への遮光剤１０５８の充填は、下述する裏面からの光の照射の前に行えば足りる。したがって、キャビティ１０２４に遮光剤１０５８を充填した後に基板１００６の表面にレジスト膜１０５６を形成してもよい。キャビティ１０２４への遮光剤１０５８の充填は、遮光剤１０５８の固形分を溶媒に溶解又は分散媒に分散させた遮光液をインク吐出孔１０２０又はインク供給孔１０２２に注射器で注入し、ホットプレート、オーブン等で仕掛品を加熱して遮光液を乾燥させることにより行われる。注射器による注入に代えて、遮光液を含浸させた燒結金属等の多孔質材と基板１００６の裏面とを接触させ、毛細管現象により多孔質体からキャビティ１０２４に遮光液を移動させてもよい。また、遮光液を注入した後に真空脱泡を行ってもよい。遮光剤１０５８は、露光のための光を吸収する染料又は顔料を含むことが望ましく、顔料を含むことが特に望ましい。遮光剤１０５８が顔料を含む場合、パターニングの解像度が向上するからである。遮光剤１０５８のＯＤ値に換算した光学濃度は２〜３であることが望ましい。また、基板１００６と屈折率が異なる遮光剤１０５８を使用して、キャビティ領域１９０２において露光のための光が全反射するようにしてもよい。
レジスト膜１０５６が形成され、キャビティ１０２４に遮光剤１０５８が充填された後に、図１８に示すように、基板１００６の裏面の側から光が照射され、非キャビティ領域１９０４に形成されたレジスト膜１０５６が選択的に露光され、未露光部１０６０及び露光部１０６２が形成される。これにより、レジスト膜１０５６には、キャビティ１０２４の平面形状を反転転写した潜像が描写される。
潜像が描写された後に、図１９に示すように、キャビティ領域１９０２に形成されたレジスト膜１０５６の未露光部１０６０が現像により除去される。潜像は、仕掛品を現像液に浸漬するとともに揺動して未露光部１０６０を除去した後、仕掛品を純水等で洗浄することにより現像される。現像液としては、未露光部１０６０を選択的に溶解し、露光部１０６２を溶解しない溶液が選択される。
潜像が現像された後に、基板１００６の表面の側から光が照射され、非キャビティ領域１９０４に残存している露光部１０６２がさらに露光され、露光部１０６２が焼き固められる。これにより、図２０に示すように、レジスト膜のパターン１０４２が完成する。
レジスト膜のパターン１０４２が完成した後に、図２１に示すように、キャビティ１０２４から遮光剤１０５８が除去される。キャビティ１０２４からの遮光剤１０５８の除去は、上述した裏面からの光の照射の後に行えば足りる。したがって、キャビティ１０２４から遮光剤１０５８を除去した後に未露光部１０６０を除去してもよい。キャビティ１０２４からの遮光剤１０５８の除去は、仕掛品を溶剤に浸漬することにより行われる。
＜１．４ レジスト膜のパターン１０５２の形成方法＞
図２２〜図２５は、第１実施形態のレジスト膜のパターン１０５２の形成方法を説明する模式図である。図２２〜図２５は、圧電／電歪膜型素子１００２の仕掛品の断面図である。
レジスト膜のパターン１０５２の形成においては、図２２に示すように、基板１００６の表面に圧電／電歪体膜１０１６に重ねてレジスト膜１０６４が形成される。レジスト膜１０６４は、レジスト膜１０５６と同様に形成され、レジスト膜１０６４の形成においては、レジスト膜１０５６の形成に使用したレジストと同様のレジストが使用される。
レジスト膜１０６４が形成された後に、図２３に示すように、基板１００６の裏面の側から光が照射され、非圧電／電歪体領域１９０８に形成されたレジスト膜１０６４が選択的に露光され、未露光部１０６６及び露光部１０６８が形成される。これにより、レジスト膜１０６４には、圧電／電歪体膜１０１６の平面形状を反転転写した潜像が描写される。
潜像が描写された後、図２４に示すように、圧電／電歪体領域１９０６に形成されたレジスト膜１０６４の未露光部１０６６が現像により除去される。潜像は、レジスト膜１０５６に描写された潜像と同様に現像され、潜像の現像においては、レジスト膜１０５６に描写された潜像の現像に使用した現像液と同様の現像液が使用される。
潜像が現像された後に、基板１００６の表面の側から光が照射され、非圧電／電歪体領域１９０８に残存している露光部１０６８がさらに露光され、露光部１０６８が焼き固められる。これにより、図２５に示すように、レジスト膜のパターン１０５２が完成する。
＜２ 第２実施形態＞
第２実施形態は、第１実施形態の下部電極膜１０１４の形成方法に代えて採用される下部電極膜２０１４の形成方法に関する。第２実施形態の下部電極膜２０１４の形成方法においては、仕掛品を触媒金属溶液に浸漬すること等により触媒層２０４６が形成される。
図２６〜図３１は、第２実施形態の下部電極膜２０１４の形成方法を説明する図である。図２６〜図３１は、圧電／電歪膜型素子１００２の仕掛品の断面図である。
第２実施形態の下部電極膜２０１４の形成方法においては、図２６に示すように、前処理として基板１００６の表面が粗面化される。これにより、下部電極膜２０１４が形成される面が粗面化されるので、下部電極膜２０１４の密着性が向上する。
基板１００６の表面は、フッ素化合物によるウェットエッチング、ドライエッチング等の化学的な作用により粗面化されてもよいし、ドライブラスト、ウェットブラスト、真空ブラスト等の物理的な作用により粗面化されてもよい。
基板１００６の表面を粗面化する前処理に代えて、図３１に示すように、基板１００６の表面に下部電極膜２０１４の密着性を向上する密着層２１０２を形成する前処理を行ってもよい。密着層２１０２は、基板１００６の表面よりも下部電極膜２０１４に対する密着性が良好な層であればよいが、典型的には、チタン、クロム等の金属の薄膜を基板１００６の表面にスパッタ蒸着、抵抗加熱蒸着等により蒸着することにより形成される。
基板１００６の表面が前処理された後に、図２７に示すように、キャビティ領域１９０２を覆わず非キャビティ領域１９０４を覆うレジスト膜のパターン２０４２が基板１００６の表面に形成される。レジスト膜のパターン２０４２は、第１実施形態のレジスト膜のパターン１０４２と同様に形成される。
レジスト膜のパターン２０４２が形成された後に、図２８に示すように、レジスト膜のパターン２０４２に重ねて基板１００６の表面に触媒層２０４６が形成される。レジスト膜のパターン２０４２は後に除去されるので、触媒層２０４６が非キャビティ領域１９０４にはみ出しても問題はない。また、非キャビティ領域１９０４への触媒層２０４６の形成が不完全であっても問題はない。
触媒層２０４６は、触媒金属を溶媒に溶解させた触媒金属溶液に仕掛品を浸漬する等してレジスト膜のパターン２０４２が非キャビティ領域１９０４に残存している基板１００６の表面に触媒金属溶液を接触させ、基板１００６の表面に付着した溶媒を乾燥により除去することにより形成される。触媒金属溶液に代えて触媒金属の微粒子を分散媒に分散させた触媒金属分散液を基板１００６の表面に接触させ、基板１００６の表面に付着した分散媒を乾燥により除去してもよい。触媒金属が白金である場合、触媒金属溶液としては、例えば、塩化白金酸の水溶液が使用され、触媒金属分散液としては、例えば、白金ナノコロイド分散液が使用される。尚ここで、白金ナノコロイド分散液に代わって金属微粒子分散ペーストを使用してもよい。金属微粒子分散ペーストとは、例えば常温焼結が可能な金属ナノペースト等が挙げられる。
レジスト膜のパターン２０４２が非キャビティ領域１９０４に残存している基板１００６の表面に触媒金属をスパッタ蒸着、抵抗加熱蒸着等により蒸着することによっても触媒層２０４６が形成される。この場合、触媒層２０４６の膜厚は、０．０１〜０．１μｍであることが望ましい。
触媒層２０４６が形成された後に、触媒層２０４６の上にめっき膜が無電解めっきされる。これにより、図２９に示すように、キャビティ領域１９０２に下部電極膜２０１４が形成される。
下部電極膜２０１４が形成された後に、図３０に示すように、非キャビティ領域１９０４に残存しているレジスト膜のパターン２０４２が剥離され除去される。レジスト膜のパターン２０４２は、第１実施形態のレジスト膜のパターン１０４２と同様に剥離される。
第２実施形態の下部電極膜２０１４の形成方法によれば、下部電極膜２０１４の充填密度が向上するとともに耐熱性が向上するので、下部電極膜２０１４の被覆率が増加する。さらに、キャビティ領域１９０２に下部電極膜２０１４が形成されるので、キャビティ１０２４の平面位置と下部電極膜２０１４の平面位置とのずれが抑制される。これにより、第１実施形態の下部電極膜１０１４に代えて採用される下部電極膜２０１４が提供される。
＜３ 第３実施形態＞
第３実施形態は、第１実施形態の圧電／電歪体膜１０１６の形成方法に代えて採用される圧電／電歪体膜３０１６の形成方法に関する。第３実施形態の圧電／電歪体膜３０１６の形成方法においては、下部電極膜１０１４をマスクとしてフォトリソグラフィ法により圧電／電歪体膜３０１６が形成される。
＜３．１ 圧電／電歪体膜３０１６の形成方法＞
図３２〜図３５は、第３実施形態の圧電／電歪体膜３０１６の形成方法を説明する模式図である。図３２〜図３５は、圧電／電歪膜型素子１００２の仕掛品の断面図である。
圧電／電歪体膜３０１６の形成においては、図３２に示すように、キャビティ領域１９０２を覆わず非キャビティ領域１９０４を覆うレジスト膜のパターン３３０２が基板１００６の表面に形成される。レジスト膜のパターン３３０２は、下部電極膜１０１４をマスクとして基板１００６の表面を覆うレジスト膜をパターニングすることにより形成される。
レジスト膜のパターン３３０２が形成された後に、図３３に示すように、基板１００６の表面のレジスト膜のパターン３３０２が形成されていないキャビティ領域１９０２に圧電／電歪体膜３０１６となる圧電／電歪材料膜３０４８が下部電極膜１０１４に重ねて形成される。なお、レジスト膜のパターン３３０２は後に除去されるので、圧電／電歪材料膜３０４８が非キャビティ領域１９０４にはみ出しても問題はない。圧電／電歪材料膜３０４８は、圧電／電歪材料を分散媒に分散させたペースト（以下では「圧電／電歪ペースト」という。）を塗布してから分散媒を除去することによって形成される。圧電／電歪ペーストは、スクリーン印刷等により塗布される。圧電／電歪体膜３０１６の端部における跳ね上がりを抑制するため、レジスト膜のパターン３３０２に対する圧電／電歪ペーストの接触角は、５０°以上であることが望ましく、７０°以上であることがさらに望ましい。
圧電／電歪材料膜３０４８が形成された後に、図３４に示すように、下部電極膜１０１４が形成されていない非キャビティ領域１９０４に残存しているレジスト膜のパターン３３０２が除去される。これにより、下部電極膜１０１４と同じ平面位置に下部電極膜１０１４と同じ平面形状を有する圧電／電歪材料膜３０４８が形成される。レジスト膜のパターン３３０２は、第１実施形態のレジスト膜のパターン１０４２と同様に剥離される。
レジスト膜のパターン３３０２が剥離された後に、圧電／電歪材料膜３０４８が焼成される。これにより、図３５に示すように、圧電／電歪材料膜３０４８は、圧電／電歪体膜３０１６となり、下部電極膜１０１４と同じ平面位置に下部電極膜１０１４と同じ平面形状を有する圧電／電歪体膜３０１６が形成される。なお、焼成による若干の収縮は許容される。圧電／電歪材料膜３０４８は、第１実施形態の圧電／電歪材料膜１０４８と同様に焼成される。
第３実施形態の圧電／電歪体膜３０１６の形成方法によれば、下部電極膜１０１４が形成されたキャビティ領域１９０２に圧電／電歪体膜３０１６が形成されるので、下部電極膜１０１４の平面位置と圧電／電歪体膜３０１６の平面位置とのずれが抑制される。これにより、第１実施形態の圧電／電歪体膜１０１６に代えて採用される圧電／電歪体膜３０１６が提供される。
＜３．２ レジスト膜のパターン３３０２の形成方法＞
図３６〜図３９は、第３実施形態のレジスト膜のパターン３３０２の形成方法を説明する模式図である。図３６〜図３９は、圧電／電歪膜型素子の仕掛品の断面図である。
レジスト膜のパターン３３０２の形成においては、図３６に示すように、基板１００６の表面に下部電極膜１０１４に重ねてレジスト膜３３０４が形成される。レジスト膜３３０４は、第１実施形態のレジスト膜１０５６と同様に形成され、レジスト膜３３０４の形成においては、第１実施形態のレジスト膜１０５６の形成に使用されたレジストと同様のレジストが使用される。
レジスト膜３３０４が形成された後に、図３７に示すように、基板１００６の裏面の側から光が照射され、下部電極膜１０１４が形成されていない非キャビティ領域１９０４に形成されたレジスト膜３３０４が選択的に露光され、未露光部３３０６及び露光部３３０８が形成される。これにより、レジスト膜３３０４には、下部電極膜１０１４の平面形状を反転転写した潜像が描写される。
潜像が描写された後に、図３８に示すように、キャビティ領域１９０２に形成されたレジスト膜３３０４の未露光部３３０６が現像により除去される。潜像は、レジスト膜１０５６に描写された潜像と同様に現像され、レジスト膜１０５６に描写された潜像の現像に使用された現像液と同様の現像液を使用して現像される。
潜像が現像された後に、基板１００６の表面の側から光が照射され、非キャビティ領域１９０４に残存している露光部３３０８がさらに露光され、露光部３３０８が焼き固められる。これにより、図３９に示すように、レジスト膜のパターン３３０２が完成する。
＜４ 第４実施形態＞
第４実施形態は、第１実施形態のレジスト膜のパターン１０４２の形成方法に代えて採用されるレジスト膜のパターン４０４２の形成方法に関する。
＜４．１ レジスト膜のパターン４０４２の形成方法＞
図４０〜図４５は、第４実施形態のレジスト膜のパターン４０４２の形成方法を説明する模式図である。図４０〜図４５は、圧電／電歪膜型素子１００２の仕掛品の断面図である。第４実施形態のレジスト膜のパターン４０４２の形成方法においては、ポジ型のフォトレジストが使用される。
レジスト膜のパターン４０４２の形成においては、図４０に示すように、ベース板４０１０及び振動板４０１２を列記した順序で下から上へ積層した基板４００６の表面にレジスト膜４０５６が形成される。振動板４０１２の板厚は、やはり、３０μｍ以下であることが望ましい。レジスト膜４０５６は、レジスト膜１０５６と同様に形成される。レジストとしては、露光されると現像液に対する溶解性が上昇するポジ型のフォトレジストが使用される。したがって、レジスト膜４０５６は、露光されると現像液に対する溶解性が上昇する感光膜となっている。レジストは、厚膜を形成するのに適した厚膜対応品を使用することが望ましく、高アスペクト比のパターンを形成してもパターンの断面形状がテーパ状となりにくい高アスペクト比対応品を使用することがさらに望ましい。
レジスト膜のパターン４０４２が無電解めっきにおいて強アルカリの還元剤液及びめっき液にさらされる場合は、レジストは、感光材料とポリイミド、フッ素樹脂等の耐強アルカリ性の非感光材料との複合材から選択される。
レジスト膜４０５６が形成された後に、図４１に示すように、基板４００６の裏面の非キャビティ領域１９０４に遮光膜４４０２が形成され、非キャビティ領域１９０４を遮蔽しキャビティ領域１９０２を遮蔽しないマスクの機能が基板４００６に付与される。遮光膜４４０２の形成は、下述する裏面からの光の照射の前に行えば足りる。したがって、遮光膜４４０２を形成した後に基板４００６の表面にレジスト膜４０５６を形成してもよい。遮光膜４４０２は、遮光膜４４０２の固形分を溶媒に溶解又は分散媒に分散させた遮光液をスピンコータで基板４００６の裏面に塗布し、ホットプレート、オーブン等で仕掛品を加熱して塗布膜から溶媒又は分散媒を蒸発させることにより形成される。もちろん、遮光液を吹きつけ等の他の方法で塗布してもよい。これらの場合、液体や有機樹脂等の後に除去することができる材料でキャビティ１０２４の内部をマスクしておき、キャビティ１０２４の内部に遮光膜４４０２が浸入しないようにすることが望ましい。また、転写方式のオフセット印刷・ローラ転写等、含浸印刷等の遮光膜４４０２の形成方法を採用してもよい。
遮光膜４４０２は、露光のための光を吸収する染料又は顔料を含むことが望ましく、顔料を含むことが特に望ましい。遮光膜４４０２が顔料を含む場合、パターニングの解像度が向上するからである。このような遮光膜４４０２を形成することには、キャビティ領域１９０２の光の透過率と非キャビティ領域１９０４の光の透過率との差が大きくなるので、パターニングの解像度が向上するという利点があるが、遮光膜４４０２を形成しなくても十分な光の透過率の差が得られるのであれば、遮光膜４４０２を形成する工程を省略してもよい。
レジスト膜４０５６が形成され、遮光膜４４０２が形成された後に、図４２に示すように、基板４００６の裏面の側から光が照射され、キャビティ領域１９０２に形成されたレジスト膜４０５６が選択的に露光され、未露光部４０６０及び露光部４０６２が形成される。これにより、レジスト膜４０５６には、キャビティ４０２４の平面形状を非反転転写した潜像が描写される。
潜像が描写された後に、図４３に示すように、キャビティ領域１９０２に形成されたレジスト膜４０５６の露光部４０６２が現像により除去される。潜像は、仕掛品を現像液に浸漬するとともに揺動して露光部４０６２を除去した後、仕掛品を純水等で洗浄することにより現像される。潜像の現像においては、露光部４０６２を選択的に溶解し、未露光部４０６０を溶解しない現像液が選択される。
潜像が現像された後に、基板４００６の表面の側から光が照射され、非キャビティ領域１９０４に残存している未露光部４０６０が露光され、未露光部４０６０が焼き固められる。これにより、図４４に示すように、レジスト膜のパターン４０４２が完成する。
レジスト膜のパターン４０４２が完成した後に、図４５に示すように、遮光膜４４０２が除去される。遮光膜４４０２の除去は、上述した裏面からの光の照射の後に行えば足りる。したがって、遮光膜４４０２を除去した後にレジスト膜４０５６の露光部４０６２を除去してもよい。遮光膜４４０２は、薬液法により除去される。遮光膜４４０２が熱処理法、プラズマ処理法等により除去されてもよい。
このようにして形成したレジスト膜のパターン４０４２は、第１実施形態のレジスト膜のパターン１０４２と同等に機能する。第１実施形態の場合と同様に、導電材料膜１０４５の端部における跳ね上がりを抑制するため、レジスト膜のパターン４０４２に対する導電材料の接触角は、５０°以上であることが望ましく、７０°以上であることがさらに望ましい。
＜５ 第５実施形態＞
第５実施形態は、第１実施形態のレジスト膜のパターン１０４２を形成した後（図４）であって触媒層のパターン１０４４を形成する前（図５）に望ましくは行われる下部電極膜１０１４の端部における跳ね上がりを抑制する処理（以下では、「跳ね上がり抑制処理」という）に関する。この跳ね上がり抑制処理は、第１実施形態のレジスト膜のパターン１０４２に代えて第４実施形態のレジスト膜のパターン４０４２を採用した場合にも望ましくは行われる。第５実施形態の跳ね上がり抑制処理は、第１実施形態又は第４実施形態においてレジスト膜のパターン１０４２，４０４２に対する導電材料の接触角を大きくすることができない場合に望ましくは採用される。
図４６〜図４９は、第５実施形態の跳ね上がり抑制処理を説明する図である。図４６〜図４９は、圧電／電歪膜型素子１００２の仕掛品の断面図である。
第５実施形態の跳ね上がり抑制処理においては、図４６に示すように、非キャビティ領域１９０４に残存しているレジスト膜のパターン１０４２に重ねて基板１００６の表面にマスキング膜５５０２が形成される。マスキング膜５５０２は、エポキシ樹脂、ポリイミド樹脂等の樹脂を含む樹脂液をスピンコータで基板１００６の表面に塗布し、ホットプレート、オーブン等で加熱して又は紫外線ランプで紫外線を照射して塗布膜を硬化させることにより形成される。もちろん、樹脂液が吹きつけ等の他の方法で塗布されてもよい。
マスキング膜５５０２が形成された後に、レジスト膜のパターン１０４２が露出するまでマスキング膜５５０２が除去される。マスキング膜５５０２は、仕掛品を溶剤に浸漬する等してマスキング膜５５０２を溶解させることにより除去される。これにより、図４７に示すように、キャビティ領域１９０２に残存するマスキング膜のパターン５５０４が形成される。
レジスト膜のパターン１０４２を露出させた後に、図４８に示すように、レジスト膜のパターン１０４２及びマスキング膜のパターン５５０４に重ねて基板１００６の表面に撥水膜５５０６が形成される。撥水膜５５０６は、少なくとも導電材料に対する撥水性がレジスト膜のパターン１０４２より高くなる必要があるが、当該導電材料に対する接触角が５０°以上となることが望ましく、７０°以上となることがさらに望ましい。撥水膜５５０６は、シリコーン樹脂、フッ素樹脂等の撥水材料を溶媒に溶解又は分散媒に分散させた撥水剤をスピンコータで基板１００６の表面に塗布し、ホットプレート、オーブン等で仕掛品を加熱して塗布膜から溶媒を蒸発させ撥水材料を硬化させることにより形成される。もちろん、撥水剤が吹きつけ等の他の方法で塗布されてもよい。また、常温硬化型の撥水剤を用いる場合は、加熱を省略してもよい。
撥水膜５５０６が形成された後に、図４９に示すように、マスキング膜のパターン５５０４及び撥水膜５５０６のキャビティ領域１９０２に形成された部分、すなわち、マスキング膜のパターン５５０４が形成された領域に形成された部分が除去される。マスキング膜のパターン５５０４及び撥水膜５５０６は、仕掛品を溶剤に浸漬する等してマスキング膜のパターン５５０４を溶解させることにより除去される。これにより、レジスト膜のパターン１０４２を被覆する撥水膜５００８が形成される。撥水膜５００８により、図５０（ｂ）に示すような下部電極膜１０１４の端部における跳ね上がりが抑制され、図５０（ａ）に示すように、下部電極膜１０１４が撥水膜５００８ではじかれ、平坦な下部電極膜１０１４が形成される。撥水膜５００８は、レジスト膜のパターン１０４２を除去するときに一緒に除去される。
＜６ 第６実施形態＞
第６実施形態は、第１実施形態のレジスト膜のパターン１０４２、第４実施形態のレジスト膜のパターン４０４２に代えて採用することができる撥水膜のパターン６０４２の形成方法に関する。
図５１〜図５６は、第６実施形態の撥水膜のパターン６０４２の形成方法を説明する図である。図５１〜図５６は、圧電／電歪膜型素子１００２の仕掛品の断面図である。
撥水膜のパターン６０４２の形成においては、図５１に示すように、基板１００６の表面にレジスト膜６６０２が形成される。レジスト膜６６０２は、第１実施形態のレジスト膜１０５６と同様に形成される。レジストとしては、露光されると現像液に対する溶解性が上昇するポジ型のフォトレジストを使用する。したがって、レジスト膜６６０２は、露光されると現像液に対する溶解性が上昇する感光膜となっている。レジストは、厚膜を形成するのに適した厚膜対応品を使用することが望ましく、高アスペクト比のパターンを形成してもパターンの断面形状がテーパ状となりにくい高アスペクト比対応品を使用することがさらに望ましい。
レジスト膜６６０２が形成された後に、図５２に示すように、キャビティ１０２４に遮光剤６０５８が充填され、キャビティ領域１９０２を遮蔽し非キャビティ領域１９０４を遮蔽しないマスクの機能が基板１００６に付与される。遮光剤６０５８は、第１実施形態の遮光剤１０５８と同様に充填される。なお、キャビティ１０２４への遮光剤６０５８の充填は、下述する裏面からの光の照射の前に行えば足りる。したがって、キャビティ１０２４に遮光剤６０５８を充填した後に基板１００６の表面にレジスト膜６６０２を形成してもよい。遮光剤６０５８は、第１実施形態の遮光剤１０５８と同様のものが使用される。
レジスト膜６６０２が形成され、キャビティ１０２４に遮光剤６０５８が充填された後に、図５３に示すように、基板１００６の裏面の側から光が照射され、非キャビティ領域１９０４に形成されたレジスト膜６６０２が選択的に露光され、未露光部６６０４及び露光部６６０６が形成される。これにより、レジスト膜６６０２には、キャビティ１０２４の平面形状を反転転写した潜像が描写される。
潜像が描写された後に、図５４に示すように、非キャビティ領域１９０４に形成されたレジスト膜６６０２の露光部６６０６が現像により除去され、キャビティ領域１９０２に残存するレジスト膜のパターン６６０８が形成される。潜像は、仕掛品を現像液に浸漬するとともに揺動して露光部６６０６を除去した後、仕掛品を純水等で洗浄することにより除去される。潜像の現像においては、露光部６６０６を選択的に溶解し、非露光部６６０４を溶解しない現像液が選択される。
レジスト膜のパターン６６０８が形成された後に、図５５に示すように、レジスト膜のパターン６６０８に重ねて基板１００６の表面に撥水膜６０１０が形成される。撥水膜６０１０は、第５実施形態の撥水膜５５０６と同様に形成される。撥水膜６０１０の形成においては、第５実施形態の撥水膜５５０６の形成において使用された撥水剤と同様の撥水剤が使用される。撥水膜のパターン６０４２が無電解めっきにおいて強アルカリの還元剤液及びめっき液にさらされる場合は、撥水剤は、耐強アルカリ性の撥水剤から選択される。
撥水膜６０１０が形成された後に、レジスト膜のパターン６６０８及び撥水膜６０１０のキャビティ領域１９０２に形成された部分、すなわち、レジスト膜のパターン６６０８が形成された領域に形成された部分が除去される。レジスト膜のパターン６６０８及び撥水膜６０１０は、仕掛品を溶剤に浸漬する等して溶剤とレジスト膜のパターン６６０８とを接触させ、レジスト膜のパターン６６０８を溶解させることにより除去される。これにより、図５６に示すように、撥水膜のパターン６０４２が完成する。この撥水膜のパターン６０４２をレジスト膜のパターン１０４２又はレジスト膜のパターン４０４２に代えて採用することにより、下部電極膜１０１４が撥水膜のパターン６０４２ではじかれるので、下部電極膜１０１４の端部における跳ね上がりが抑制される。撥水膜のパターン６０４２の導電材料に対する接触角は５０°以上となることが望ましく、７０°以上となることがさらに望ましい。撥水膜のパターン６０４２は、レジスト膜のパターン１０４２と同様に除去される。
＜７ その他＞
上述の説明では、１層の圧電／電歪体膜を備える場合を例として圧電／電歪膜型素子の製造方法を説明したが、２層以上の圧電／電歪体膜を備える場合にも上述した圧電／電歪膜型素子の製造方法が利用される。すなわち、２層以上の圧電／電歪体膜を備える場合にも、第１実施形態において説明したように、振動積層体を構成する任意の圧電／電歪体膜をマスクとしてレジスト膜のパターンがパターニングされ、当該レジスト膜のパターンを利用して圧電／電歪体膜の上に電極膜が形成される。逆に、第２実施形態において説明したように、振動積層体を構成する任意の電極膜をマスクとしてレジスト膜のパターンがパターニングされ、当該レジスト膜のパターンを利用して電極膜の上に圧電／電歪体膜が形成される。
また、上述した圧電／電歪膜型素子の製造方法は、圧電／電歪アクチュエータの主要部を構成する圧電／電歪膜型素子だけでなく、空洞が形成された基板と当該基板の第１の主面に当該空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体とを備える圧電／電歪膜型素子、例えば、ダイヤフラム構造を有する圧電／電歪共振子（ＦＢＡＲ；Film Bulk Acoustic Resonator）等を製造するときにも採用される。
＜８ 実験＞
以下では、下部電極膜１０１４，２０１４の形成と下部電極１０１４，２０１４の耐熱性の評価に関する実験の結果について説明する。
以下の実験において使用した基板１００６は、部分安定化酸化ジルコニウムのグリーンシートを積層し１４５０℃で焼成した焼成体である。ベース板１００８、ベース板１０１０及び振動板１０１２の板厚は、それぞれ、１５０μｍ、８０μｍ及び５μｍとした。キャビティ１０２４の幅Ｗ１及び長さＬは、それぞれ、２００μｍ及び１ｍｍとした。
＜８．１ 実験１＞
実験１においては、第１実施形態において説明した手順にしたがって、基板１００６の表面に下部電極膜１０１４を形成した。
レジスト膜１０５６を形成する工程においては、スピンコータでレジスト液を基板１００６の表面に塗布し、ホットプレートで仕掛品を加熱して塗布膜から溶媒を蒸発させた。レジスト液を塗布するときの回転数は１０００ｒｐｍ、回転保持時間は６秒とした。溶媒を蒸発させるときの温度は１００℃、加熱時間は３分とした。レジスト液としては、固形分濃度が１９重量％のポリイミドコート剤を使用した。形成されたレジスト膜のパターン１０４２の膜厚は、６．５μｍであった。
遮光剤１０５８を充填する工程においては、インク吐出孔１０２０及びインク供給孔１０２２からキャビティ１０２４へ遮光液を注入し、真空チャンバーに仕掛品を収容して遮光液を脱泡し、ホットプレートで仕掛品を加熱して遮光液から溶媒を蒸発させた。遮光液を脱泡するときの圧力は６．７Ｐａとした。溶媒を蒸発させるときの温度は９０℃、加熱時間は２０分とした。遮光液は、顔料を含み、顔料の固形分濃度は１９％であった。遮光剤１０５８のＯＤ（Optical Density）値に換算した光学濃度は２．３であった。充填された遮光剤１０５８の膜厚は、１．２μｍであった。
レジスト膜１０５６を露光する工程においては、積算光量が６０ｍＪ／ｃｍ2となるように波長３６５ｎｍ，４０５ｎｍ，４３６ｎｍの３線を１分間照射した。露光装置には、ウシオ電気株式会社（東京都千代田区）製のマルチライトを使用した。
潜像を現像する工程においては、仕掛品を現像液に浸漬するとともに揺動した後に仕掛品を純水で洗浄し、仕掛品を乾燥させた。現像液に浸漬する時間は１〜２分とした。現像液としては、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）の水溶液を使用した。ＴＭＡＨの濃度は、２．３８重量％とした。仕掛品を乾燥させるときの温度は１２９℃とした。仕掛品の乾燥は５分かけて行った。
露光部１０６２を焼き固める工程においては、自然対流型オーブンに仕掛品を収容した。露光部１０６２を焼き固めるときの温度は２３０℃、加熱時間は６０分とした。
レジネート膜１０４４を形成する工程においては、スピンコータで触媒金属レジネート液を基板１００６の表面に塗布し、ホットプレートで仕掛品を加熱して塗布膜から溶媒を蒸発させた。溶媒を蒸発させるときの温度は１００℃、加熱時間は１５分とした。触媒金属レジネート液としては、白金含有率が１７重量％の白金レジネート液を使用した。形成されたレジネート膜１０４４の膜厚は３〜１０μｍであった。
レジネート膜１０４４を焼成する工程においては、最高温度８００℃を７分間保持する焼成プロファイルを用いて焼成を行った。
触媒層のパターン１０４６を還元する工程においては、還元剤液に仕掛品を浸漬した後に仕掛品を純水で洗浄した。還元剤液としては、水酸化ナトリウム及び水素化ホウ素ナトリウムの複合水溶液を使用した。水酸化ナトリウムと水素化ホウ素ナトリウムとの重量比は３：１、水酸化ナトリウム及び水素化ホウ素ナトリウムの濃度は１．５重量％とした。還元剤液の温度は３０℃とした。仕掛品を還元剤液に浸漬する時間は１５分とした。
導電材料を析出させる工程においては、５０℃のめっき液に仕掛品を１．５〜５．０時間浸漬した後に仕掛品をドライヤーで乾燥した。めっき液としては、無電解めっき専用液（白金化合物の濃度が１重量％の白金化合物の水溶液）を使用した。白金の濃度は、下部電極膜１０１４の狙い膜厚０．２〜０．８μｍに応じて０．２４〜０．３０ｇ／ｌに調整した。
レジスト膜のパターン１０４２を除去する工程においては、基板１００６の表面を下側に向けた状態で仕掛品をベルト式連続焼成炉で熱処理した後に基板１００６の表面にエアを吹きつけて残渣を除去した。熱処理においては、２７分かけて６００℃まで昇温し、６００℃を７分保持し、２６分かけて常温まで降温する熱処理プロファイルを使用した。
＜８．２ 実験２＞
実験２においては、第２実施形態において説明した手順にしたがって、基板１００６の表面に下部電極膜２０１４を形成した。
基板１００６の表面を粗面化する工程においては、仕掛品をエッチング液に浸漬した後に仕掛品を水で洗浄しドライヤーで乾燥させた。エッチング液に浸漬する時間は１５分とした。エッチング液としては、フッ酸を使用した。フッ化水素の濃度は、３０重量％とした。エッチング液の液温は４０〜５０℃とした。洗浄には、超音波洗浄器を使用した。洗浄にかける時間は５分とした。水の温度は室温とした。
触媒層２０４６を形成する工程においては、仕掛品を触媒金属溶液に浸漬した後に仕掛品を乾燥させた。触媒金属溶液としては、塩化白金酸の水溶液を使用した。塩化白金酸の濃度は０．０１重量％とした。浸漬する時間は５分とした。触媒金属溶液の温度は３０℃とした。乾燥においては、仕掛品を室温下で自然乾燥を行った後に仕掛品を自然対流型オーブンに収容して加熱乾燥を行った。自然乾燥の時間は２０分とした。加熱乾燥を行うときの温度は１２５℃、加熱時間は２０分とした。
残余の工程においては、実験１と同様の条件を採用した。
＜８．３ 実験３＞
実験３においては、第２実施形態において説明した手順にしたがって、基板１００６の表面に下部電極膜２０１４を形成した。
触媒層２０４６を形成する工程においては、仕掛品を触媒金属分散液に浸漬した後に仕掛品を乾燥させた。触媒金属分散液としては、白金ナノコロイド分散液を使用した。白金の微粒子の粒子サイズは５ｎｍであった。乾燥においては、仕掛品を室温下で自然乾燥を行った後に仕掛品を自然対流型オーブンに収容して加熱乾燥を行った。自然乾燥の時間は２０分とした。加熱乾燥を行うときの温度は１２５℃、加熱時間は２０分とした。
残余の工程においては、実験２と同様の条件を採用した。
＜８．４ 実験４＞
実験４においては、第２実施形態において説明した手順にしたがって、基板１００６の表面に下部電極膜２０１４を形成した。
触媒層２０４６を形成する工程においては、基板１００６の表面に触媒金属をスパッタ蒸着により蒸着した。触媒金属としては白金を使用した。触媒層２０４６の膜厚は０．１μｍであった。
残余の工程においては、実験２と同様の条件を採用した。
＜８．５ 実験５＞
実験５においては、実験１〜４において形成した下部電極１０１４，２０１４の耐熱性を評価した。
耐熱性の評価においては、下部電極１０１４，２０１４が形成された基板１００６を熱処理し、熱処理の後の下部電極１０１４，２０１４の電子顕微鏡（ＳＥＭ）像を画像処理することにより下部電極膜１０１４，２０１４の被覆率を算出した。
その結果、実験１〜４において形成した下部電極１０１４，２０１４のいずれも、被覆率は良好であった。その代表例として、実験２において形成した下部電極膜１０１４の被覆率を、スクリーン印刷で導電材料のペーストを塗布する工程を経て作製した下部電極膜の場合と比較した結果を図５７に示す。図５７は、下部電極膜１０１４，２０１４の膜厚に対する熱処理の後の下部電極膜１０１４，２０１４の被覆率の変化を示すグラフである。
図５７に示すように、下部電極膜１０１４，２０１４を無電解めっきした場合、スクリーン印刷で導電材料のペーストを塗布した場合よりも、薄い膜厚で十分な被覆率が得られた。
この発明は詳細に説明されたが、上述した説明は、すべての局面において例示であって、この発明は上述の説明に限定されない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定される。特に、第１実施形態〜第６実施形態において説明した事項を組み合わせて使用することは当然に予定されている。

Claims (22)

  1. 空洞が形成された基板と、
    前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、
    を備える圧電／電歪膜型素子の製造方法であって、
    (a) 前記基板を作製する工程と、
    (b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、
    (c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、
    (d) 前記空洞が形成された領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、
    (e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に触媒金属のレジネートを含むレジネート膜を形成する工程と、
    (f) 前記第１のフォトレジスト膜のパターン及び前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記レジネート膜を除去し、レジネート膜のパターンを形成する工程と、
    (g) 前記レジネート膜のパターンを焼成し、触媒金属の核が散在する触媒層のパターンを形成する工程と、
    (h) 前記触媒層のパターンの上にめっき膜を無電解めっきし、前記振動積層体を構成する最下層の電極膜を形成する工程と、
    (i) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、
    を備える圧電／電歪膜型素子の製造方法。
  2. 請求項１の圧電／電歪膜型素子の製造方法において、
    前記工程(a)は、
    板厚が３０μｍ以下の板によって前記空洞と第１の主面の側とが隔てられた前記基板を作製する、
    圧電／電歪膜型素子の製造方法。
  3. 請求項１又は請求項２の圧電／電歪膜型素子の製造方法において、
    (j) 前記工程(c)の前に前記空洞に遮光剤を充填する工程、
    をさらに備え、
    前記工程(c)は、
    前記空洞が形成されていない領域に形成された前記第１のフォトレジスト膜を選択的に露光し、
    前記工程(d)は、
    前記第１のフォトレジスト膜の未露光部を除去する、
    圧電／電歪膜型素子の製造方法。
  4. 請求項３の圧電／電歪膜型素子の製造方法において、
    前記工程(j）は、
    顔料を含む前記遮光剤を充填する、
    圧電／電歪膜型素子の製造方法。
  5. 請求項１又は請求項２の圧電／電歪膜型素子の製造方法において、
    前記工程(c)は、
    前記空洞が形成された領域に形成された前記第１のフォトレジスト膜を選択的に露光し、
    前記工程(d)は、
    前記第１のフォトレジスト膜の露光部を除去する、
    圧電／電歪膜型素子の製造方法。
  6. 請求項５の圧電／電歪膜型素子の製造方法において、
    (k) 前記工程(c)の前に前記基板の第２の主面の前記空洞が形成されていない領域に遮光膜を形成する工程、
    をさらに備える圧電／電歪膜型素子の製造方法。
  7. 請求項６の圧電／電歪膜型素子の製造方法において、
    前記工程(k)は、
    顔料を含む前記遮光膜を形成する、
    圧電／電歪膜型素子の製造方法。
  8. 請求項１又は請求項２の圧電／電歪膜型素子の製造方法において、
    前記工程(i)は、
    (i-1) 前記振動積層体を構成する任意の圧電／電歪体膜に重ねて前記基板の第１の主面に第２のフォトレジスト膜を形成する工程と、
    (i-2) 前記基板の第２の主面の側から光を照射し、前記任意の圧電／電歪体膜が形成されていない領域に形成された前記第２のフォトレジスト膜を選択的に露光する工程と、
    (i-3) 前記第２のフォトレジスト膜の未露光部を除去し、第２のフォトレジスト膜のパターンを形成する工程と、
    (i-4) 前記第２のフォトレジスト膜のパターンが形成されていない領域に前記振動積層体を構成する電極膜を形成する工程と、
    (i-5) 前記第２のフォトレジスト膜のパターンを除去する工程と、
    をさらに備える圧電／電歪膜型素子の製造方法。
  9. 請求項１又は請求項２の圧電／電歪膜型素子の製造方法において、
    前記工程(i)は、
    (i-6) 前記振動積層体を構成する任意の電極膜に重ねて前記基板の第１の主面に第３のフォトレジスト膜を形成する工程と、
    (i-7) 前記基板の第２の主面の側から光を照射し、前記任意の電極膜が形成されていない領域に形成された前記第３のフォトレジスト膜を選択的に露光する工程と、
    (i-8) 前記第３のフォトレジスト膜の未露光部を除去し、第３のフォトレジスト膜のパターンを形成する工程と、
    (i-9) 前記第３のフォトレジスト膜のパターンが形成されていない領域に前記振動積層体を構成する圧電／電歪体膜を形成する工程と、
    (i-10) 前記第３のフォトレジスト膜のパターンを除去する工程と、
    をさらに備える圧電／電歪膜型素子の製造方法。
  10. 請求項１又は請求項２の圧電／電歪膜型素子の製造方法において、
    前記工程(i)は、
    (i-11) 前記振動積層体を構成する任意の電極膜に向かって圧電／電歪材料を電気泳動させることにより前記振動積層体を構成する圧電／電歪体膜を形成する工程、
    をさらに備える圧電／電歪膜型素子の製造方法。
  11. 請求項１から請求項１０までのいずれかの圧電／電歪膜型素子の製造方法において、
    (l) 前記工程(d)の後であって前記工程(e)の前に、前記第１のフォトレジスト膜のパターンを前記第１のフォトレジスト膜のパターンより撥水性が高い撥水膜で被覆する工程、
    をさらに備える圧電／電歪膜型素子の製造方法。
  12. 請求項１１の圧電／電歪膜型素子の製造方法において、
    前記工程(l)は、
    (l-1) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面にマスキング膜を形成する工程と、
    (l-2) 前記第１のフォトレジスト膜のパターンが露出するまで前記マスキング膜を除去し、マスキング膜のパターンを形成する工程と、
    (l-3) 前記第１のフォトレジスト膜のパターン及び前記マスキング膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、
    (l-4) 前記マスキング膜のパターン及び前記マスキング膜のパターンの上に形成された前記撥水膜を除去する工程と、
    を備える圧電／電歪膜型素子の製造方法。
  13. 空洞が形成された基板と、
    前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、
    を備える圧電／電歪膜型素子の製造方法であって、
    (a) 前記基板を作製する工程と、
    (b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、
    (c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、
    (d) 前記空洞が形成された領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、
    (e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に触媒金属の核が散在する触媒層を形成する工程と、
    (f) 前記触媒層の上にめっき膜を無電解めっきする工程と、
    (g) 前記第１のフォトレジスト膜のパターン並びに前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記触媒層及び前記めっき膜を除去し、前記振動積層体を構成する最下層の電極膜を形成する工程と、
    (h) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、
    を備える圧電／電歪膜型素子の製造方法。
  14. 請求項１３の圧電／電歪膜型素子の製造方法において、
    (i) 前記工程(d)の後であって前記工程(e)の前に、前記第１のフォトレジスト膜のパターンを前記第１のフォトレジスト膜のパターンより撥水性が高い撥水膜で被覆する工程、
    をさらに備える圧電／電歪膜型素子の製造方法。
  15. 請求項１４の圧電／電歪膜型素子の製造方法において、
    前記工程(i)は、
    (i-1) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面にマスキング膜を形成する工程と、
    (i-2) 前記第１のフォトレジスト膜のパターンが露出するまで前記マスキング膜を除去し、マスキング膜のパターンを形成する工程と、
    (i-3) 前記第１のフォトレジスト膜のパターン及び前記マスキング膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、
    (i-4) 前記マスキング膜のパターン及び前記マスキング膜のパターンの上に形成された前記撥水膜を除去する工程と、
    を備える圧電／電歪膜型素子の製造方法。
  16. 請求項１３の圧電／電歪膜型素子の製造方法において、
    (j) 前記工程(a)の後であって前記工程(b)の前に前記基板の第１の主面を粗面化する工程、
    をさらに備える、
    圧電／電歪膜型素子の製造方法。
  17. 請求項１３の圧電／電歪膜型素子の製造方法において、
    (k) 前記工程(a)の後であって前記工程(b)の前に前記基板の第１の主面に前記めっき膜の密着性を向上する密着層を形成する工程、
    をさらに備える、
    圧電／電歪膜型素子の製造方法。
  18. 請求項１３から請求項１７までのいずれかの圧電／電歪膜型素子の製造方法において、
    前記工程(e)は、
    触媒金属を溶媒に溶解させた触媒金属溶液を前記基板の第１の主面に接触させる、
    圧電／電歪膜型素子の製造方法。
  19. 請求項１３から請求項１７までのいずれかの圧電／電歪膜型素子の製造方法において、
    前記工程(e)は、
    触媒金属の微粒子を分散媒に分散させた触媒金属分散液を前記基板の第１の主面に接触させる、
    圧電／電歪膜型素子の製造方法。
  20. 請求項１３から請求項１７までのいずれかの圧電／電歪膜型素子の製造方法において、
    前記工程(e)は、
    前記基板の第１の主面に触媒金属を蒸着する、
    圧電／電歪膜型素子の製造方法。
  21. 空洞が形成された基板と、
    前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、
    を備える圧電／電歪膜型素子の製造方法であって、
    (a) 前記基板を作製する工程と、
    (b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、
    (c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、
    (d) 前記空洞が形成されていない領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、
    (e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、
    (f) 前記第１のフォトレジスト膜のパターン及び前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記撥水膜を除去し、撥水膜のパターンを形成する工程と、
    (g) 前記撥水膜のパターンに重ねて前記基板の第１の主面に触媒金属のレジネートを含むレジネート膜を形成する工程と、
    (h) 前記撥水膜のパターンを除去し、レジネート膜のパターンを形成する工程と、
    (i) 前記レジネート膜のパターンを焼成し、触媒金属の核が散在する触媒層のパターンを形成する工程と、
    (j) 前記触媒層のパターンの上にめっき膜を無電解めっきし、前記振動積層体を構成する最下層の電極膜を形成する工程と、
    (k) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、
    を備える圧電／電歪膜型素子の製造方法。
  22. 空洞が形成された基板と、
    前記基板の第１の主面に前記空洞と平面位置を合わせて設けられた電極膜及び圧電／電歪体膜を積層した振動積層体と、
    を備える圧電／電歪膜型素子の製造方法であって、
    (a) 前記基板を作製する工程と、
    (b) 前記基板の第１の主面に第１のフォトレジスト膜を形成する工程と、
    (c) 前記基板の第２の主面の側から光を照射し、前記空洞の平面形状を転写した潜像を前記第１のフォトレジスト膜に描写する工程と、
    (d) 前記空洞が形成されていない領域に形成された前記第１のフォトレジスト膜を現像により除去し、第１のフォトレジスト膜のパターンを形成する工程と、
    (e) 前記第１のフォトレジスト膜のパターンに重ねて前記基板の第１の主面に撥水膜を形成する工程と、
    (f) 前記第１のフォトレジスト膜のパターン及び前記第１のフォトレジスト膜のパターンが形成された領域に形成された前記撥水膜を除去し、撥水膜のパターンを形成する工程と、
    (g) 前記撥水膜のパターンに重ねて前記基板の第１の主面に触媒金属の核が散在する触媒層を形成する工程と、
    (h) 前記触媒層の上にめっき膜を無電解めっきする工程と、
    (i) 前記撥水膜のパターン並びに前記撥水膜のパターンが形成された領域に形成された前記触媒層及び前記めっき膜を除去し、前記振動積層体を構成する最下層の電極膜を形成する工程と、
    (j) 前記振動積層体を構成する電極膜及び圧電／電歪体膜のうち前記最下層の電極膜以外の膜を形成する工程と、
    を備える圧電／電歪膜型素子の製造方法。
JP2011529964A 2009-09-07 2010-09-06 圧電／電歪膜型素子の製造方法 Expired - Fee Related JP5416779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011529964A JP5416779B2 (ja) 2009-09-07 2010-09-06 圧電／電歪膜型素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009206241 2009-09-07
JP2009206241 2009-09-07
PCT/JP2010/065206 WO2011027879A1 (ja) 2009-09-07 2010-09-06 圧電／電歪膜型素子の製造方法
JP2011529964A JP5416779B2 (ja) 2009-09-07 2010-09-06 圧電／電歪膜型素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011027879A1 JPWO2011027879A1 (ja) 2013-02-04
JP5416779B2 true JP5416779B2 (ja) 2014-02-12

Family

ID=43646540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529964A Expired - Fee Related JP5416779B2 (ja) 2009-09-07 2010-09-06 圧電／電歪膜型素子の製造方法

Country Status (5)

Country Link
US (1) US8881353B2 (ja)
EP (1) EP2477247A1 (ja)
JP (1) JP5416779B2 (ja)
CN (1) CN102484201B (ja)
WO (1) WO2011027879A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178285B2 (en) * 2008-03-06 2012-05-15 Ngk Insulators, Ltd. Method for manufacturing piezoelectric/electrostrictive film type element
JP5948906B2 (ja) * 2012-01-31 2016-07-06 セイコーエプソン株式会社 液体噴射ヘッドの製造方法
JP5905292B2 (ja) 2012-02-21 2016-04-20 日本碍子株式会社 圧電素子及び圧電素子の製造方法
JP6332738B2 (ja) * 2013-06-19 2018-05-30 株式会社リコー アクチュエータ及びその製造方法、並びに、そのアクチュエータを備えた液滴吐出ヘッド、液滴吐出装置及び画像形成装置
JP6281900B2 (ja) * 2014-01-08 2018-02-21 国立大学法人東北大学 機能性焼結緻密膜の形成方法およびナノ粒子合成方法
US10025178B2 (en) * 2015-03-24 2018-07-17 Research & Business Foundation Sungkyunkwan University Patterning device
ITUB20159497A1 (it) * 2015-12-24 2017-06-24 St Microelectronics Srl Dispositivo piezoelettrico mems e relativo procedimento di fabbricazione
US10166777B2 (en) * 2016-04-21 2019-01-01 Xerox Corporation Method of forming piezo driver electrodes
US10965271B2 (en) * 2017-05-30 2021-03-30 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method for fabricating the same
CN107511318B (zh) * 2017-09-28 2019-10-22 瑞声科技(新加坡)有限公司 压电超声换能器及其制备方法
CN110350078B (zh) * 2019-06-28 2021-01-05 东华大学 一种具有高效声电转换特性的柔性声传感器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10296982A (ja) * 1997-04-22 1998-11-10 Citizen Watch Co Ltd インクジェットヘッド用ノズル板の製造方法及びインクジェットヘッド
JP2000200763A (ja) * 1998-12-29 2000-07-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003347617A (ja) * 2002-05-24 2003-12-05 Ngk Insulators Ltd 圧電／電歪膜型アクチュエータ及び製造方法
JP2004233835A (ja) * 2003-01-31 2004-08-19 Rohm & Haas Electronic Materials Llc 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
JP2005197256A (ja) * 2003-12-29 2005-07-21 Lg Phillips Lcd Co Ltd デュアルパネルタイプの有機電界発光素子及びその製造方法
JP2007068232A (ja) * 2006-11-30 2007-03-15 Oki Electric Ind Co Ltd 弾性表面波フィルタの製造方法
JP2007237717A (ja) * 2006-03-13 2007-09-20 Seiko Epson Corp 液滴吐出ヘッドの製造方法、及び液滴吐出装置
JP2008023794A (ja) * 2006-07-19 2008-02-07 Fujifilm Corp ノズルプレートの製造方法、液滴吐出ヘッド、画像形成装置、及び液滴吐出装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080246A (en) * 1976-06-29 1978-03-21 Gaf Corporation Novel etching composition and method for using same
JPS5834981A (ja) * 1981-08-26 1983-03-01 Seisan Gijutsu Shinko Kyokai 圧電薄膜形電気−機械的変位変換素子の製造方法
JP2665106B2 (ja) * 1992-03-17 1997-10-22 日本碍子株式会社 圧電／電歪膜型素子
CN1050008C (zh) * 1994-08-11 2000-03-01 日本碍子株式会社 压电/电致伸缩膜元件及其制作方法
JP3344888B2 (ja) * 1995-12-28 2002-11-18 日本碍子株式会社 圧電／電歪膜型素子及びその製造方法
DE69712654T2 (de) * 1996-02-22 2002-09-05 Seiko Epson Corp Tintenstrahlaufzeichnungskopf, Tintenstrahlaufzeichnungsgerät damit versehen und Herstellungsverfahren eines Tintenstrahlaufzeichnungskopfes
JP2003179329A (ja) 2001-12-13 2003-06-27 Tanaka Kikinzoku Kogyo Kk 配線パターン形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10296982A (ja) * 1997-04-22 1998-11-10 Citizen Watch Co Ltd インクジェットヘッド用ノズル板の製造方法及びインクジェットヘッド
JP2000200763A (ja) * 1998-12-29 2000-07-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003347617A (ja) * 2002-05-24 2003-12-05 Ngk Insulators Ltd 圧電／電歪膜型アクチュエータ及び製造方法
JP2004233835A (ja) * 2003-01-31 2004-08-19 Rohm & Haas Electronic Materials Llc 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
JP2005197256A (ja) * 2003-12-29 2005-07-21 Lg Phillips Lcd Co Ltd デュアルパネルタイプの有機電界発光素子及びその製造方法
JP2007237717A (ja) * 2006-03-13 2007-09-20 Seiko Epson Corp 液滴吐出ヘッドの製造方法、及び液滴吐出装置
JP2008023794A (ja) * 2006-07-19 2008-02-07 Fujifilm Corp ノズルプレートの製造方法、液滴吐出ヘッド、画像形成装置、及び液滴吐出装置
JP2007068232A (ja) * 2006-11-30 2007-03-15 Oki Electric Ind Co Ltd 弾性表面波フィルタの製造方法

Also Published As

Publication number Publication date
CN102484201B (zh) 2014-11-26
WO2011027879A1 (ja) 2011-03-10
CN102484201A (zh) 2012-05-30
EP2477247A1 (en) 2012-07-18
US20110056059A1 (en) 2011-03-10
US8881353B2 (en) 2014-11-11
JPWO2011027879A1 (ja) 2013-02-04

Similar Documents

Publication Publication Date Title
JP5416779B2 (ja) 圧電／電歪膜型素子の製造方法
JP5281576B2 (ja) 圧電／電歪膜型素子の製造方法
WO2010137737A1 (en) Method for producing electromechanical transducer, electromechanical transducer produced by the method, liquid-droplet jetting head, and liquid-droplet jetting apparatus
JPH11277754A (ja) インクジェットプリンタのヘッドに利用されるマイクロアクチュエ―タの製造方法
CN1438117A (zh) 压电体元件、液体喷头以及它们的制造方法
JP2000079686A (ja) 圧電体薄膜素子、圧電体薄膜素子を製造するための原盤、インクジェット式記録ヘッド及びこれらの製造方法
JP6133655B2 (ja) 圧電／電歪素子とその製造方法
JP5884272B2 (ja) 薄膜製造方法
JP5635077B2 (ja) 圧電膜型デバイスの製造方法
JP5679688B2 (ja) 液体吐出ヘッド及びその製造方法
JP2011071410A (ja) 圧電素子および液滴噴射ヘッドの製造方法、並びに液滴噴射装置
JP6110182B2 (ja) 圧電／電歪素子
JP4743461B2 (ja) インクジェットヘッド及びインクジェットヘッドの製造方法
JP2007331135A (ja) 電極形成方法及びインクジェットヘッドの製造方法
JP5695462B2 (ja) 電子部品の製造方法
JP2013146657A (ja) 膜パターンの製造方法、電気−機械変換膜、電気−機械変換素子、液体吐出ヘッドおよび画像形成装置
JP5857548B2 (ja) 薄膜製造方法、電気機械変換素子の製造方法及び液体吐出ヘッドの製造方法
JP2006161116A (ja) 無電解めっきによる電極形成方法及びインクジェットヘッドの製造方法
JP2007095999A (ja) 基板の製造方法、水晶振動片、ジャイロ振動片及び表示用基板
JP5939457B2 (ja) 電気機械変換素子の製造方法及び液滴吐出ヘッドの製造方法
JP2005103881A (ja) インクジェットヘッドの製造方法
KR20090003889A (ko) 압전액츄에이터의 제조방법
JP2013207171A (ja) 圧電デバイスの製造方法
JP2011222755A (ja) 配線基板の製造方法
JP2008173813A (ja) インクジェット式記録ヘッドおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131115

R150 Certificate of patent or registration of utility model

Ref document number: 5416779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees