JP5396543B2 - 信号処理回路、ドライバ回路、表示装置 - Google Patents

信号処理回路、ドライバ回路、表示装置 Download PDF

Info

Publication number
JP5396543B2
JP5396543B2 JP2012531922A JP2012531922A JP5396543B2 JP 5396543 B2 JP5396543 B2 JP 5396543B2 JP 2012531922 A JP2012531922 A JP 2012531922A JP 2012531922 A JP2012531922 A JP 2012531922A JP 5396543 B2 JP5396543 B2 JP 5396543B2
Authority
JP
Japan
Prior art keywords
signal
terminal
node
processing circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012531922A
Other languages
English (en)
Other versions
JPWO2012029871A1 (ja
Inventor
寧 佐々木
祐一郎 村上
悦雄 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012531922A priority Critical patent/JP5396543B2/ja
Publication of JPWO2012029871A1 publication Critical patent/JPWO2012029871A1/ja
Application granted granted Critical
Publication of JP5396543B2 publication Critical patent/JP5396543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

本発明は、例えば表示装置のドライバ回路に設けられる信号処理回路に関する。
特許文献１には、ｎチャネルのトランジスタで構成された信号処理回路の構成が開示されている（図１９（Ｂ）参照）。この信号処理回路はブートストラップ回路を備えており、端子２に入力される信号がアクティブ（Ｈｉｇｈ）になると、端子１に入力される信号（クロック信号や電源信号）を端子４（出力端子）から出力し（ブートストラップ効果によって、閾値落ちのない出力が可能）、端子３に入力される信号がアクティブ（Ｈｉｇｈ）になると、端子４（出力端子）からＶＳＳ（Ｌｏｗ）を出力する。
日本国公開特許公報 特開２０１０−４９７９１（公開日 ２０１０年３月４日）
しかしながら上記信号処理回路では、端子２および端子３がともに非アクティブ（Ｌｏｗ）になると、端子４（出力端子）が電気的にフローティングとなって、動作が不安定になるという問題がある。
本発明の目的は、動作の安定性が高い信号処理回路を提供することにある。
本信号処理回路は、第１〜第３入力端子と、第１および第２ノードと、第１ノード、第３入力端子および出力端子に接続され、ブートストラップ容量を含む第１信号生成部と、第２ノード、第１電源（入力端子が非アクティブのときの電位に対応する電源）および出力端子に接続される第２信号生成部とを備え、第１入力端子がアクティブになると第１ノードがアクティブとなり、第２入力端子がアクティブになると第２ノードがアクティブとなる信号処理回路であって、上記出力端子が抵抗を介して第１電源に接続されていることを特徴とする。
本信号処理回路によれば、上記出力端子が抵抗を介して第１電源に接続されているため、第１および第２ノードが非アクティブになっても、出力端子が電気的にフローティングにならない。したがって、動作の安定性が高まる。
以上のように、本発明によれば、動作の安定性が高い信号処理回路を実現することができる。
本信号処理回路の構成を示す回路図である。 フリップフロップの構成を示す回路図である。 本液晶表示装置の構成を示すブロック図である。 本シフトレジスタの構成例を示す回路図である。 図３のシフトレジスタの動作を示すタイミングチャートである。 第１〜第３初期化信号の説明図である。 本液晶表示装置のドライバに用いられるインバータ回路の回路図である。 図１に示す信号処理回路の変形例である。 図１に示す信号処理回路の別の変形例である。 図１の信号処理回路のさらに別の変形例である。 図２に示すフリップフロップの変形例である。 図２に示すフリップフロップの別の変形例である。 図１２のフリップフロップに入力する第１〜第３初期化信号のタイミングチャートである。 図１に示すフリップフロップのさらに別の変形例である。 図１に示すフリップフロップのさらに別の変形例である。 図１に示すフリップフロップのさらに別の変形例である。 図１５のフリップフロップを備えたシフトレジスタ（双方向シフト）の構成例を示す回路図である。 図１６のシフトレジスタに用いられるシフト方向決定回路の一例である。 従来の信号処理回路の構成である。
本発明の実施の形態を図１〜図１８に基づいて説明すれば以下のとおりである。
図３は本発明にかかるフリップフロップを備える液晶表示装置の一構成例である。図３の液晶表示装置は、表示コントローラと、ゲートドライバＧＤと、ソースドライバＳＤと、液晶パネルＬＣＰと、バックライトＢＬ（光透過型の場合）とを備える。表示コントローラは、ゲートドライバＧＤおよびソースドライバＳＤを制御し、例えばゲートドライバＧＤには、第１および第２クロック信号（ＣＫ１信号・ＣＫ２信号）、ゲートスタートパルス信号（ＧＳＰ信号）、第１初期化信号（ＩＮＩＴ信号）、第２初期化信号（ＩＮＩＴＢ信号）、および第３初期化信号（ＩＮＩＴＫＥＥＰ信号）を供給する。ゲートドライバＧＤは液晶パネルＬＣＰの走査信号線Ｇ１〜Ｇｎを駆動し、ソースドライバＳＤは液晶パネルＬＣＰのデータ信号線Ｓ１〜Ｓｎを駆動する。ゲートドライバＧＤおよびソースドライバＳＤは液晶パネルＬＣＰとモノリシックに形成されていてもよい。
ゲートドライバＧＤは図４に示すシフトレジスタを備える。図４のシフトレジスタは、縦接続された複数のフリップフロップを含み、各フリップフロップは、入力端子（ＩＮ端子）と、出力端子（ＯＵＴ端子）と、第１および第２クロック信号端子（第１および第２制御信号端子）ＣＫＡ・ＣＫＢと、第１初期化端子（ＩＮＩＴ端子）と、第２初期化端子（ＩＮＩＴＢ端子）と、第３初期化端子（ＩＮＩＴＫＥＥＰ端子）と、バックイン端子（ＢＩＮ端子）とを備える。
ここで、奇数段のフリップフロップ（ＦＦ１・ＦＦ３等）では、ＣＫＡ端子にＣＫ１信号が供給され、ＣＫＢ端子にＣＫ２信号が供給され、偶数段のフリップフロップ（ＦＦ２・ＦＦｎ等）では、ＣＫＡ端子にＣＫ２信号が供給され、ＣＫＢ端子にＣＫ１信号が供給される。また、各段のフリップフロップ（ＦＦ１〜ＦＦｎ）に、ＩＮＩＴ信号、ＩＮＩＴＢ信号、およびＩＮＩＴＫＥＥＰ信号が供給される。また、自段のＩＮ端子が前段のＯＵＴ端子に接続されるとともに、自段のＢＩＮ端子が次段のＯＵＴ端子に接続される。なお、ＣＫ１信号およびＣＫ２信号は、互いにアクティブ期間（Ｈｉｇｈ期間）が重ならないような２つのクロック信号である。
図４のシフトレジスタの各段には、本発明にかかるフリップフロップが用いられる。本フリップフロップの一構成例を図２に示す。図２のフリップフロップは、ＩＮ端子と、ＯＵＴ端子と、ＣＫＡ・ＣＫＢ端子と、ブートストラップ容量Ｃｖを含み、ＣＫＡ端子およびＯＵＴ端子に接続される第１出力部ＦＯと、第１電源ＶＳＳ（低電位側電源）およびＯＵＴ端子に接続される第２出力部ＳＯと、ＩＮ端子および第２電源ＶＤＤ（高電位側電源）に接続され、ブートストラップ容量Ｃｖをチャージする第１入力部ＦＩと、ブートストラップ容量Ｃｖをディスチャージするディスチャージ部ＤＣと、ＩＮ端子および第１電源ＶＳＳに接続され、第２出力部に接続された第２入力部ＳＩと、ＣＫＢ端子に接続され、ディスチャージ部ＤＣおよび第２出力部ＳＯを制御するリセット部ＲＳと、第１出力部ＦＯを制御する第１初期化部ＦＴと、第１入力部ＦＩを制御する第２初期化部ＳＤと、ディスチャージ部ＤＣおよび第２出力部ＳＯを制御する第３初期化部ＴＤと、ＯＵＴ端子に接続され、第２出力部ＳＯを制御する帰還部ＦＢと、第１入力部ＦＩと第１出力部ＦＯとを中継する中継部ＲＣと、通常動作時に自段と他段が同時にアクティブとなることを防ぐ誤動作防止部ＳＣとを備える。
より具体的には、本フリップフロップは、第１出力部ＦＯにトランジスタＴｒ１（第１トランジスタ）およびブートストラップ容量Ｃｖを、第２出力部ＳＯに第２トランジスタＴｒ２（第２トランジスタ）を、第１入力部ＦＩにトランジスタＴｒ３（第３トランジスタ）および抵抗Ｒｉを、ディスチャージ部ＤＣにトランジスタＴｒ４（第４トランジスタ）を、第２入力部ＳＩにトランジスタＴｒ５（第５トランジスタ）を、リセット部ＲＳにトランジスタＴｒ６（第６トランジスタ）および抵抗Ｒｒを、第１初期化部ＦＴにトランジスタＴｒ７（第７トランジスタ）およびトランジスタＴｒ１１（第１１トランジスタ）を、第２初期化部にトランジスタＴｒ８（第８トランジスタ）およびトランジスタＴｒ１０（第１０トランジスタ）を、第３初期化部にＴｒ９（第９トランジスタ）を、帰還部ＦＢにトランジスタＴｒ１２（第１２トランジスタ）を、中継部ＲＣにトランジスタＴｒ１３（第１３トランジスタ）を、誤動作防止部ＳＣにトランジスタＴｒ１４・１５を含んでいる。なお、Ｔｒ１〜１５はすべて同一導電型（ｎチャネル型）である。
さらに、Ｔｒ１は、ドレイン電極がＣＫＡ端子に接続され、かつゲート電極とソース電極とがブートストラップ容量Ｃｖを介して接続され、かつ上記ソース電極が、ＯＵＴ端子に接続されるとともに、Ｔｒ２を介してＶＳＳに接続されている。
また、Ｔｒ３、Ｔｒ５およびＴｒ１４のゲート端子がＩＮ端子に接続され、Ｔｒ６のゲート端子がＣＫＢ端子に接続され、Ｔｒ７およびＴｒ１１のゲート端子がＩＮＩＴ端子に接続され、Ｔｒ８およびＴｒ１０のゲート端子がＩＮＩＴＢ端子に接続され、Ｔｒ９のゲート端子がＩＮＩＴＫＥＥＰ端子に接続され、Ｔｒ１３のゲート端子がＶＤＤに接続され、Ｔｒ１５のゲート端子がＢＩＮ端子に接続されている。
さらに、Ｔｒ１のゲートに接続する第１ノードＮａが、Ｔｒ１３を介して抵抗Ｒｉの一端に接続されるとともに、Ｔｒ４を介してＶＳＳに接続されている。抵抗Ｒｉの他端は、Ｔｒ３およびＴｒ８を介してＶＤＤに接続されている（ただし、Ｔｒ３は抵抗Ｒｉ側でＴｒ８はＶＤＤ側）。
さらに、Ｔｒ２のゲート端子に接続する第２ノードＮｂが、Ｔｒ５を介してＶＳＳに接続され、かつＴｒ１１を介してＶＳＳに接続されるとともに、Ｔｒ１２を介してＶＳＳに接続されている。また、Ｔｒ４のゲート端子に接続する第３ノードＮｃが、Ｔｒ９を介してＶＤＤに接続され、かつ抵抗ＲｒおよびＴｒ６を介してＶＤＤに接続され（ただし、抵抗Ｒｒは第３ノードＮｃ側でＴｒ６はＶＤＤ側）、第２ノードＮｂおよび第３ノードＮｃが、Ｔｒ１０を介して接続されている。また、第３ノードＮｃが、Ｔｒ１５・１４を介してＶＤＤに接続されている（ただし、Ｔｒ１５が第３ノードＮｃ側でＴｒ１４はＶＤＤ側）。
本シフトレジスタの動作を図５に示す。全ＯＮ期間には、ＩＮＩＴ信号がアクティブ（Ｈｉｇｈ）、ＩＮＩＴＢ信号がアクティブ（Ｌｏｗ）、ＩＮＩＴＫＥＥＰ信号がアクティブ（Ｈｉｇｈ）となるので、ブートストラップ容量Ｃｖはディスチャージ部ＤＣによってディスチャージされて（Ｔｒ９、Ｔｒ４がＯＮ、Ｔｒ１がＯＦＦするため）第１出力部ＦＯが非アクティブとなるとともに、第２出力部ＳＯも非アクティブとなる（Ｔｒ１１がＯＮ、Ｔｒ２がＯＦＦするため）。したがって、第１初期化部ＦＴによって第１出力部ＦＯのＴｒ１のソース電極がＶＤＤに接続され、ＯＵＴ端子には、ＣＫ１・ＣＫ２信号に関係なく確実にＶＤＤ電位（Ｈｉｇｈ）が出力される。なお、本構成では全ＯＮ期間中に第２ノードがＶＳＳ、第３ノードがＶＤＤとなるので、ＩＮＩＴＢ信号によってＴｒ１０をＯＦＦすることで、両ノードを遮断している。一方、全ＯＮ期間終了からＧＳＰ信号がアクティブになるまでは、ＩＮＩＴ信号が非アクティブ（Ｌｏｗ）、ＩＮＩＴＢ信号がアクティブ非（Ｈｉｇｈ）、ＩＮＩＴＫＥＥＰ信号がアクティブ（Ｈｉｇｈ）となるので、Ｔｒ１０がＯＮして、第２出力部ＳＯがアクティブになる（Ｔｒ２がＯＮする）。したがって、ＣＫ１・ＣＫ２信号に関係なく、ＯＵＴ端子に確実にＶＳＳ電位（Ｌｏｗ）が出力される。
通常駆動時の動作は以下のとおりである。通常駆動時には、ＩＮＩＴ信号が非アクティブ（Ｌｏｗ）、ＩＮＩＴＢ信号が非アクティブ（Ｈｉｇｈ）、ＩＮＩＴＫＥＥＰ信号が非アクティブ（Ｌｏｗ）となる。なお、ＩＮＩＴＫＥＥＰ信号は、ＧＳＰ信号のアクティブ化に同期して非アクティブ（Ｌｏｗ）となる（Ｔｒ８・Ｔｒ１０はＯＮ、Ｔｒ７・Ｔｒ９はＯＦＦ）。
例えば１段目のフリップフロップＦＦ１（図４参照）では、ＩＮ端子がアクティブになる（ＧＳＰ信号がアクティブとなる）と、ブートストラップ容量Ｃｖがチャージされて第１ノードＮａの電位がＶＤＤ電位−Ｖｔｈ程度（Ｖｔｈはトランジスタの閾値電圧）までプリチャージされる。このとき、ＣＫ２がＨｉｇｈ（ＣＫＢ端子がアクティブ）であるため、Ｔｒ５およびＴｒ６がともにＯＮするが、抵抗Ｒｒの電流制限によって、Ｔｒ６の駆動能力よりもＴｒ５のそれが高くなるため、第２ノードＮｂはＶＳＳ電位となる。これは、ＧＳＰ信号が非アクティブになっても維持される（Ｔｒ２、Ｔｒ１２、Ｔｒ４はＯＦＦのままであるため）。
ここで、ＣＫ１信号が立ち上がると、ブートストラップ効果によって、第１ノードＮａの電位がＶＤＤ電位以上に突き上がる。これにより、ＣＫ１信号（Ｈｉｇｈ）が電位降下（いわゆる閾値落ち）することなくＯＵＴ端子（ＧＯ１）から出力される。ＯＵＴ端子がＨｉｇｈになると、帰還部ＦＢのＴｒ１２がＯＮして、第２ノードＮｂは確実にＶＳＳ電位となる。なお、ＣＫ１が立ち下がると、ブートストラップ効果が切れて第１ノードＮａの電位はＶＤＤ電位−Ｖｔｈに戻る。次いで、ＣＫ２が立ち上がると、ディスチャージ部ＤＣＴｒ４がＯＮしてブートストラップ容量Ｃｖがディスチャージされるとともに、Ｔｒ２がＯＮしてＯＵＴ端子（ＧＯ１）からＶＳＳ（Ｌｏｗ）が出力され、フリップフロップＦＦ１のリセット（自己リセット）が完了する。
また、図２の構成では、誤動作防止部ＳＣが設けられているため、通常動作中に、前段（自段の１つ前の段）および次段（自段の１つ後ろの段）の出力がともにアクティブとなったような場合には、Ｔｒ１４・Ｔｒ１５がともにＯＮしてＴｒ２がＯＮとなり、ＯＵＴ端子を強制的にＶＳＳ電位（Ｌｏｗ）にすることができる。また、図２の構成では、中継回路ＲＣ（Ｔｒ１３）が設けられているため、ブートストラップ効果によって第１ノードＮａの電位が一定以上となるとＴｒ１３がＯＦＦする。これにより、ディスチャージ部ＤＣのＴｒ４を高電圧から保護することができる。
ＩＮＩＴ信号の反転信号であるＩＮＩＴＢ信号およびＩＮＩＴＫＥＥＰ信号は、ＩＮＩＴ信号から生成される。すなわち、図６に示すように、インバータ回路ＩＮＶはＩＮＩＴ信号からＩＮＴＢ信号を出力し、信号処理回路ＳＰＣは、ＩＮＩＴ信号を用いてＩＮＩＴＫＥＥＰ信号を生成する。ここで、ＩＮＩＴＢ信号は、ＩＮＩＴ信号の反転信号であり、ＩＮＩＴＫＥＥＰ信号は、ＩＮＩＴ信号がアクティブ（Ｈｉｇｈ）から非アクティブ（Ｌｏｗ）となるタイミングでアクティブ（Ｈｉｇｈ）となっており、このタイミングの後に（例えば、図５のようにＧＳＰ信号のアクティブ化に同期して）非アクティブ（Ｌｏｗ）となる。
図７は、インバータ回路ＩＮＶの構成を示す回路図である。同図に示されるように、インバータ回路ＩＮＶは、ｎチャネルのトランジスタＴｒ２１〜Ｔｒ２４と、抵抗Ｒａ・Ｒｗと、ブートストラップ容量ＣＶと、ＩＮ端子と、ＯＵＴ端子とを備える。
Ｔｒ２１は、ゲート電極およびソース電極がブートストラップ容量ＣＶを介して接続され、かつドレイン電極がＶＤＤに接続されるとともに、ソース電極がＯＵＴ端子に接続され、Ｔｒ２２・２３のゲート電極はＩＮ端子に接続され、Ｔｒ２４のゲート電極はＶＤＤに接続され、Ｔｒ２１のゲート電極に接続するノードＮＡがＴｒ２４を介してノードＮＢに接続され、ノードＮＢが抵抗Ｒａを介してＶＤＤに接続されるとともに、Ｔｒ２３を介してＶＳＳに接続され、ＯＵＴ端子が抵抗Ｒｗを介してＶＤＤに接続されるとともに、Ｔｒ２２を介してＶＳＳに接続される。
図７のインバータ回路ＩＮＶでは、インバータ回路ＩＮＶでは、ＩＮ端子がアクティブ（Ｈｉｇｈ）になると、ノードＮＡおよびＮＢがＶＳＳ電位（Ｌｏｗ）となってＴｒ２１はＯＦＦし、また、Ｔｒ２２はＯＮするため、ＯＵＴ端子にはＶＳＳ電位（Ｌｏｗ）が出力される。この状態からＩＮ端子が非アクティブ（Ｌｏｗ）になると、ＶＤＤから抵抗Ｒａを介してブートストラップ容量ＣＶがチャージされ（これによりＴｒ２４はＯＦＦ）、Ｔｒ２１に電流が流れる。これにより、ブートストラップ容量ＣＶを介してノードＮＡが突き上げられ、ＯＵＴ端子からは、ＶＤＤ電位（Ｈｉｇｈ）が電位降下（閾値落ち）することなくから出力される。なお、図６のインバータ回路ＩＮＶでは、ＯＵＴ端子が抵抗Ｒｗを介してＶＤＤに接続されているため、ブートストラップ効果が切れた後も、ＶＤＤ電位（閾値落ちのない電源電位）をＯＵＴ端子から出力し続けることができる。さらに、図６の構成では、Ｔｒ２４が設けられ、ブートストラップ効果によってノードＮＡが高電位になるときにはＴｒ２４がＯＦＦしているため、ノードＮＡに生じる高電位によってＴｒ２３が劣化・破損することを回避することができる。
信号処理回路ＳＰＣの一構成例を図１に示す。図１の信号処理回路ＳＰＣは、ＩＮ１端子（第１入力端子）およびＩＮ２（第２入力端子）と、ＯＵＴ端子（出力端子）と、ノードｎａ（第１ノード）およびノードｎｂ（第２ノード）と、ＶＤＤ（第１電源）およびＯＵＴ端子に接続され、ブートストラップ容量ｃｖを含む第１信号生成部ＦＳと、ノードｎｂ、ＶＳＳ（第２電源）およびＯＵＴ端子に接続される第２信号生成部ＳＳとを備え、ＩＮ１端子がアクティブになるとノードｎａがアクティブ（Ｈｉｇｈ）となり、ＩＮ２がアクティブになるとｎｂがアクティブ（Ｈｉｇｈ）となり、ＯＵＴ端子が抵抗Ｒｙを介してＶＳＳに接続されている。
具体的には、信号処理回路ＳＰＣは、第１信号生成部ＦＳに設けられるトランジスタＴｒ３１と、第２信号生成部ＳＳに設けられるトランジスタＴｒ３２と、トランジスタＴｒ３３〜３９とを備える。ここで、Ｔｒ３１は、ドレイン電極がＶＤＤに接続され、かつソース電極とゲート電極とがブートストラップ容量ｃｖを介して接続されるとともに、ソース電極がＯＵＴ端子に接続され、Ｔｒ３１のソース電極は、抵抗Ｒｙを介してＶＳＳに接続されるともに、Ｔｒ３２を介してＶＳＳに接続されている。また、Ｔｒ３２およびＴｒ３５のゲート電極はノードｎｂに接続され、Ｔｒ３４のゲート電極はノードｎａに接続され、Ｔｒ３６およびＴｒ３７のゲート電極はＩＮ１端子に接続され、Ｔｒ３８およびＴｒ３９のゲート電極はＩＮ２端子に接続されている。また、Ｔｒ３１のゲート電極に接続されるノードｎｃが、Ｔｒ３３を介してノードｎａに接続され、ノードｎａとＶＳＳとがＴｒ３５を介して接続されるとともに、ノードｎｂとＶＳＳとがＴｒ３４を介して接続され、ノードｎａとＶＤＤとがＴｒ３６を介して接続され、ノードｎａとＶＳＳとがＴｒ３９を介して接続され、ノードｎｂとＶＤＤとがＴｒ３８を介して接続され、ノードｎｂとＶＳＳとがＴｒ３７を介して接続されている。
図１の信号処理回路ＳＰＣでは、ＩＮ２端子が非アクティブ（Ｌｏｗ）でＩＮ１端子がアクティブ（Ｈｉｇｈ）になると、ノードｎａがアクティブ（Ｈｉｇｈ）、ノードｎｂが非アクティブ（Ｌｏｗ）になって（Ｔｒ３６・３７がＯＮ）、ブートストラップ容量ｃｖがチャージされ、Ｔｒ３１に電流が流れる。これにより、ブートストラップ容量ｃｖを介してノードｎｃが突き上げられ、ＯＵＴ端子からは、ＶＤＤ電位（Ｈｉｇｈ）が電位降下（閾値落ち）することなくから出力される。次いで、ＩＮ１端子が非アクティブ（Ｌｏｗ）になると（ＩＮ２端子は非アクティブのまま）、ノードｎｃ・ｎｂはフローティングとなるため、ＯＵＴ端子からは、引き続きＶＤＤ電位（Ｈｉｇｈ）が出力される。次いで、ＩＮ２端子がアクティブ（Ｈｉｇｈ）になると、ノードｎｂがアクティブ（Ｈｉｇｈ）、ノードｎａが非アクティブ（Ｌｏｗ）になって（Ｔｒ３８・３９・３２がＯＮ）、ＯＵＴ端子からは、ＶＳＳ電位（Ｌｏｗ）が出力される。したがって、図６の場合には、ＩＮ１端子にＩＮＩＴ信号を、ＩＮ２端子にＧＳＰ信号を入力することで、ＯＵＴ端子に、図６に示すようなＩＮＩＴＫＥＥＰ信号を得ることができる。
ここで、抵抗Ｒｙの抵抗値を０．５〜５．５メガオームの高抵抗値としておくことで、抵抗ＲｙによってＯＵＴ端子の初期値（ＩＮ１端子がアクティブになるまでのＴｒ３１のソース電位）を決めることができる。これにより、ＩＮ１端子がアクティブ（Ｈｉｇｈ）になったときに、第１信号生成部ＦＳのブートストラップ回路が正常に機能する。
また、図１の信号処理回路ＳＰＣでは、トランジスタＴｒ３４・３５が設けられているため、ノードｎａがアクティブの期間はノードｎｂを確実にＶＳＳ（非アクティブ）とし、ノードｎｂがアクティブの期間はノードｎａを確実にＶＳＳ（非アクティブ）とすることができる。これにより、ＩＮ１・ＩＮ２が非アクティブになる期間（図６においてＩＮＩＴ信号が非アクティブとなった後、ＧＳＰ信号がアクティブになるまでの期間）に前状態の出力（図６ではＨｉｇｈ）を確実に維持することができる。
また、図１の信号処理回路ＳＰＣでは、初動時にＩＮ１およびＩＮ２を非アクティブにしておくことが好ましい。こうすれば、第１信号生成部ＦＳのブートストラップ回路をより確実に機能させることができる。
なお、図１の信号処理回路ＳＰＣでは、Ｔｒ３３が設けられているため、ブートストラップ効果によってノードｎｃの電位が一定以上となるとＴｒ３３がＯＦＦする。これにより、ノードｎａに接続する各トランジスタ（Ｔｒ３４・Ｔｒ３５・Ｔｒ３６・Ｔｒ３９）を高電圧から保護することができる。
なお、図１の信号処理回路ＳＰＣから、トランジスタＴｒ３４・３５を除いて図８の信号処理回路ＳＰＣ１を構成することもできる。図１の信号処理回路ＳＰＣから、トランジスタＴｒ３３を除いて図９の信号処理回路ＳＰＣ２を構成することもできる。また、図１の信号処理回路ＳＰＣのトランジスタＴｒ３６・Ｔｒ３８をダイオード接続とし、図１０の信号処理回路ＳＰＣ３を構成することもできる。
本フリップフロップは、図２の構成から中継回路ＲＣおよび誤動作防止部ＳＣを除き（Ｔｒ１３〜Ｔｒ１５を除き）、さらに第１初期化回路ＦＴのＴｒ１１を除いて図１１のように構成することもできる。図１１のフリップフロップの全ＯＮ動作を以下に説明する。
全ＯＮ期間には、ＩＮＩＴ信号がアクティブ（Ｈｉｇｈ）、ＩＮＩＴＢ信号がアクティブ（Ｌｏｗ）、ＩＮＩＴＫＥＥＰ信号がアクティブ（Ｈｉｇｈ）となるので、ブートストラップ容量Ｃｖはディスチャージ部ＤＣによってディスチャージされて（Ｔｒ９、Ｔｒ４がＯＮ、Ｔｒ１がＯＦＦするため）第１出力部ＦＯが非アクティブとなるとともに、第２出力部ＳＯがフローティングとなるものの（Ｔｒ１０がＯＦＦするため）、第１初期化部ＦＴによって第１出力部ＦＯのＴｒ１のソース電極（ＯＵＴ端子）がＶＤＤに接続され、ＯＵＴ端子には、ＣＫ１・ＣＫ２信号に関係なく確実にＶＤＤ電位（Ｈｉｇｈ）が出力されると同時に、Ｔｒ１２よりＮｂが非アクティブ（Ｌｏｗ）となり、第２出力部ＳＯはＯＦＦとなる。一方、全ＯＮ期間終了からＧＳＰ信号がアクティブになるまでは、ＩＮＩＴ信号が非アクティブ（Ｌｏｗ）、ＩＮＩＴＢ信号がアクティブ非（Ｈｉｇｈ）、ＩＮＩＴＫＥＥＰ信号がアクティブ（Ｈｉｇｈ）となるので、Ｔｒ８・Ｔｒ１０がＯＮして、第２出力部ＳＯがアクティブになる（Ｔｒ２がＯＮする）。したがって、ＣＫ１・ＣＫ２信号に関係なく、ＯＵＴ端子に確実にＶＳＳ電位（Ｌｏｗ）が出力される。
本フリップフロップは、図２の構成から中継回路ＲＣ、帰還部ＦＢおよび誤動作防止部ＳＣを除き（Ｔｒ１２〜Ｔｒ１５を除き）、さらに第１初期化回路ＦＴのＴｒ１１および第２初期化回路ＦＴのＴｒ１０を除いて図１２のように構成し、図１３に示すＩＮＩＴ信号、ＩＮＩＴＢ信号およびＩＮＩＴＫＥＥＰ信号を入力することもできる。図１２・１３の場合の全ＯＮ動作を以下に説明する。
全ＯＮ期間には、ＩＮＩＴ信号がアクティブ（Ｈｉｇｈ）、ＩＮＩＴＢ信号がアクティブ（Ｌｏｗ）、ＩＮＩＴＫＥＥＰ信号が非アクティブ（Ｌｏｗ）となるので、ブートストラップ容量Ｃｖはディスチャージ部ＤＣによってディスチャージされて（Ｔｒ４がＯＮ、Ｔｒ１・Ｔｒ８がＯＦＦするため）第１出力部ＦＯが非アクティブとなるとともに、第２出力部ＳＯはフローティングとなる（Ｔｒ５・Ｔｒ９がＯＦＦのため）。したがって、第１初期化部ＦＴによって第１出力部ＦＯのＴｒ１のソース電極（ＯＵＴ端子）がＶＤＤに接続され、ＯＵＴ端子には、ＣＫ１・ＣＫ２信号に関係なく確実にＶＤＤ電位（Ｈｉｇｈ）が出力されると同時に他段のＯＵＴがＩＮに接続されているのでＩＮがアクティブ（Ｈｉｇｈ）となりＴｒ５がＯＮとなるため第２出力部ＳＯはＯＦＦとなる。一方、全ＯＮ期間終了からＧＳＰ信号がアクティブになるまでは、ＩＮＩＴ信号が非アクティブ（Ｌｏｗ）、ＩＮＩＴＢ信号がアクティブ非（Ｈｉｇｈ）、ＩＮＩＴＫＥＥＰ信号がアクティブ（Ｈｉｇｈ）となるので、Ｔｒ９がＯＮして、第２出力部ＳＯがアクティブになる（Ｔｒ２がＯＮする）。したがって、ＣＫ１・ＣＫ２信号に関係なく、ＯＵＴ端子に確実にＶＳＳ電位（Ｌｏｗ）が出力される。
図２のフリップフロップでは、リセット回路ＲＳで、第３ノードＮｃが、抵抗ＲｒおよびＴｒ６を介してＶＤＤに接続されているが（ただし、Ｔｒ６は抵抗Ｒｒ側でＴｒ６はＶＤＤ側）、これに限定されない。図１４に示すように、第３ノードＮｃを、Ｔｒ６および抵抗Ｒｒを介してＶＤＤに接続してもよい（ただし、Ｔｒ６は第３ノード側で、ＲｒはＶＤＤ側）。
図２のフリップフロップでは、リセット回路ＲＳに抵抗Ｒｒを設けているがこれに限定されない。抵抗Ｒｒをダイオード接続されたトランジスタＴＤに置き換え、図１５のように構成することもできる。
また、図２の構成から誤動作防止部のみを除き、図１６のように構成することもできる。また、本フリップフロップ（例えば、図１６のもの）を用いて、図１７のような双方向にシフト可能なシフトレジスタを構成することもできる。この場合、隣接する２つの段の間にシフト方向決定回路ＳＥＬを配置し、ＵＤ信号およびＵＤＢ信号を入力する。順方向（下方向）シフトの場合、例えばＳＥＬ２は、ＦＦ１のＯＵＴ端子をＦＦ２のＩＮ端子に接続する。一方、逆方向（上方向）シフトの場合、例えばＳＥＬ１は、ＦＦ２のＯＵＴ端子をＦＦ１のＩＮ端子に接続する。なお、シフト方向決定回路ＳＥＬは、図１８に示すように、２つのＮチャネルトランジスタを含み、その一方については、ゲート端子がＵＤ端子に接続されるとともに、ソース電極およびドレイン電極がＩＸ端子およびＯ端子に接続され、他方については、ゲート端子がＵＤＢ端子に接続されるとともに、ソース電極およびドレイン電極がＩＹ端子およびＯ端子に接続される。
以上のように、本信号処理回路は、第１〜第３入力端子と、第１および第２ノードと、第１ノード、第３入力端子および出力端子に接続され、ブートストラップ容量を含む第１信号生成部と、第２ノード、第１電源（入力端子が非アクティブのときの電位に対応する電源）および出力端子に接続される第２信号生成部とを備え、第１入力端子がアクティブになると第１ノードがアクティブとなり、第２入力端子がアクティブになると第２ノードがアクティブとなる信号処理回路であって、上記出力端子が抵抗を介して第１電源に接続されていることを特徴とする。
本信号処理回路によれば、上記出力端子が抵抗を介して第１電源に接続されているため、第１および第２ノードが非アクティブになっても、出力端子が電気的にフローティングにならない。したがって、動作の安定性が高まる。
本信号処理回路は、上記第３入力端子が第２電源（入力端子がアクティブのときの電位に対応する電源）に接続されている構成とすることもできる。
本信号処理回路は、第１信号生成部に、一方の導通電極が第３入力端子に接続され、かつ他方の導通電極と制御端子とがブートストラップ容量を介して接続されるとともに、上記他方の導通電極が出力端子に接続される第１トランジスタを含み、第２信号生成部に、制御端子が第２ノードに接続され、かつ一方の導通電極が第１トランジスタに接続されるとともに、他方の導通電極が第１電源に接続される第２トランジスタを含む構成とすることもできる。
本信号処理回路は、第１ノードとブートストラップ容量とが、第３トランジスタを介して接続されている構成とすることもできる。
本信号処理回路は、制御端子が第１ノードに接続される第４トランジスタと、制御端子が第２ノードに接続される第５トランジスタとを備え、第１ノードが第５トランジスタを介して第２電源に接続されるともに、第２ノードが第４トランジスタを介して第２電源に接続される構成とすることもできる。
本信号処理回路は、第１〜第５トランジスタは同一導電型である構成とすることもできる。
本信号処理回路は、上記第１信号生成部に第１トランジスタを備え、上記ブートストラップ容量は第１トランジスタの寄生容量である構成とすることもできる。
本ドライバ回路は、上記信号処理回路とシフトレジスタとを備えることを特徴とする。
本ドライバ回路は、初動時に、上記信号処理回路の第１および第２入力端子それぞれに入力される信号を非アクティブとしておく構成とすることもできる。
本ドライバ回路は、上記信号処理回路の第１入力端子に、シフトレジスタの全段に供給する信号を入力し、上記信号処理回路の第２入力端子に、シフトレジスタの特定段に供給する信号を入力し、上記信号処理回路の出力端子から得られる信号をシフトレジスタの全段に供給する構成とすることもできる。
本ドライバ回路は、上記シフトレジスタは各段にフリップフロップを備え、該フリップフロップは、ブートストラップ容量を含み、第１クロック信号端子に接続される第１出力部と、第１電源に接続される第２出力部と、ブートストラップ容量をチャージする第１入力部と、上記ブートストラップ容量をディスチャージするディスチャージ部と、第２出力部に接続された第２入力部と、第２クロック信号端子に接続され、上記ディスチャージ部および第２出力部を制御するリセット部とを含み、第１初期化信号が上記第１出力部を制御し、第２初期化信号が第１入力部を制御し、第３初期化信号がディスチャージ部および第２出力部を制御するものとして、上記信号処理回路の第１入力端子に第１初期化信号を入力し、上記信号処理回路の第２入力端子にシフトレジスタのシフト開始を規定するスタートパルスを入力することで、上記信号処理回路の出力端子から第３初期化信号を得る構成とすることもできる。
本ドライバ回路は、上記第３初期化信号は、第１初期化信号がアクティブとなるのに同期してアクティブとなり、上記スタートパルスがアクティブとなるのに同期して非アクティブとなる構成とすることもできる。
本表示装置は、上記信号処理回路を備えることを特徴とする。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を公知技術や技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。また、各実施の形態で記載した作用効果等もほんの例示に過ぎない。
本発明の信号処理回路は、特に液晶表示装置のドライバ回路に好適である。
ＳＰＣ１〜ＳＯＣ４ 信号処理回路
ＩＮＩＴ 第１初期化信号
ＩＮＩＴＢ 第２初期化信号
ＩＮＩＴＫＥＥＰ 第３初期化信号
ｎａ〜ｎｃ ノード
ＶＤＤ 高電位側電源
ＶＳＳ 低電位側電源
Ｔｒ３１〜Ｔｒ３５ 第１〜第５トランジスタ

Claims (12)

  1. 第１〜第３入力端子と、第１および第２ノードと、第１ノード、第３入力端子および出力端子に接続され、ブートストラップ容量を含む第１信号生成部と、第２ノード、第１電源および出力端子に接続される第２信号生成部とを備え、第１入力端子がアクティブになると第１ノードがアクティブとなり、第２入力端子がアクティブになると第２ノードがアクティブとなる信号処理回路であって、
    第１信号生成部に、一方の導通電極が第３入力端子に接続され、かつ他方の導通電極と制御端子とがブートストラップ容量を介して接続されるとともに、上記他方の導通電極が出力端子に接続される第１トランジスタを含み、
    上記第３入力端子が第２電源に接続され、
    上記出力端子が抵抗を介して第１電源に接続されている信号処理回路。
  2. 第２信号生成部に、制御端子が第２ノードに接続され、かつ一方の導通電極が第１トランジスタに接続されるとともに、他方の導通電極が第１電源に接続される第２トランジスタを含む請求項１記載の信号処理回路。
  3. 第１ノードとブートストラップ容量とが、第３トランジスタを介して接続されている請求項２記載の信号処理回路。
  4. 第１〜第３入力端子と、第１および第２ノードと、第１ノード、第３入力端子および出力端子に接続され、ブートストラップ容量を含む第１信号生成部と、第２ノード、第１電源および出力端子に接続される第２信号生成部とを備え、第１入力端子がアクティブになると第１ノードがアクティブとなり、第２入力端子がアクティブになると第２ノードがアクティブとなる信号処理回路であって、
    上記出力端子が抵抗を介して第１電源に接続され、
    第１信号生成部に、一方の導通電極が第３入力端子に接続され、かつ他方の導通電極と制御端子とがブートストラップ容量を介して接続されるとともに、上記他方の導通電極が出力端子に接続される第１トランジスタを含み、
    第２信号生成部に、制御端子が第２ノードに接続され、かつ一方の導通電極が第１トランジスタに接続されるとともに、他方の導通電極が第１電源に接続される第２トランジスタを含み、
    第１ノードとブートストラップ容量とが、第３トランジスタを介して接続され、
    制御端子が第１ノードに接続される第４トランジスタと、制御端子が第２ノードに接続される第５トランジスタとを備え、
    第１ノードが第５トランジスタを介して第２電源に接続されるともに、第２ノードが第４トランジスタを介して第２電源に接続される信号処理回路。
  5. 第１〜第５トランジスタは同一導電型である請求項４記載の信号処理回路。
  6. 上記ブートストラップ容量は第１トランジスタの寄生容量である請求項１または４記載の信号処理回路。
  7. 請求項１〜６のいずれか１項に記載の信号処理回路とシフトレジスタとを備えたドライバ回路。
  8. 初動時に、上記信号処理回路の第１および第２入力端子それぞれに入力される信号を非アクティブとしておく請求項７記載のドライバ回路。
  9. 上記信号処理回路の第１入力端子に、シフトレジスタの全段に供給する信号を入力し、上記信号処理回路の第２入力端子に、シフトレジスタの特定段に供給する信号を入力し、上記信号処理回路の出力端子から得られる信号をシフトレジスタの全段に供給する請求項７記載のドライバ回路。
  10. 信号処理回路とシフトレジスタとを備え、
    上記信号処理回路は、第１〜第３入力端子と、第１および第２ノードと、第１ノード、第３入力端子および出力端子に接続され、ブートストラップ容量を含む第１信号生成部と、第２ノード、第１電源および出力端子に接続される第２信号生成部とを備え、第１入力端子がアクティブになると第１ノードがアクティブとなり、第２入力端子がアクティブになると第２ノードがアクティブとなり、上記出力端子が抵抗を介して第１電源に接続された信号処理回路であり、
    上記信号処理回路の第１入力端子に、シフトレジスタの全段に供給する信号を入力し、上記信号処理回路の第２入力端子に、シフトレジスタの特定段に供給する信号を入力し、上記信号処理回路の出力端子から得られる信号をシフトレジスタの全段に供給し、
    上記シフトレジスタは各段にフリップフロップを備え、該フリップフロップは、ブートストラップ容量を含み、第１クロック信号端子に接続される第１出力部と、第１電源に接続される第２出力部と、ブートストラップ容量をチャージする第１入力部と、上記ブートストラップ容量をディスチャージするディスチャージ部と、第２出力部に接続された第２入力部と、第２クロック信号端子に接続され、上記ディスチャージ部および第２出力部を制御するリセット部とを含み、
    第１初期化信号が上記第１出力部を制御し、第２初期化信号が第１入力部を制御し、第３初期化信号がディスチャージ部および第２出力部を制御するものとして、
    上記信号処理回路の第１入力端子に第１初期化信号を入力し、上記信号処理回路の第２入力端子にシフトレジスタのシフト開始を規定するスタートパルスを入力することで、上記信号処理回路の出力端子から第３初期化信号を得るドライバ回路。
  11. 上記第３初期化信号は、第１初期化信号がアクティブとなるのに同期してアクティブとなり、上記スタートパルスがアクティブとなるのに同期して非アクティブとなる請求項１０記載のドライバ回路。
  12. 請求項１〜６のいずれか１項に記載の信号処理回路を備えた表示装置。
JP2012531922A 2010-09-02 2011-08-31 信号処理回路、ドライバ回路、表示装置 Active JP5396543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012531922A JP5396543B2 (ja) 2010-09-02 2011-08-31 信号処理回路、ドライバ回路、表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010197200 2010-09-02
JP2010197200 2010-09-02
PCT/JP2011/069820 WO2012029871A1 (ja) 2010-09-02 2011-08-31 信号処理回路、ドライバ回路、表示装置
JP2012531922A JP5396543B2 (ja) 2010-09-02 2011-08-31 信号処理回路、ドライバ回路、表示装置

Publications (2)

Publication Number Publication Date
JPWO2012029871A1 JPWO2012029871A1 (ja) 2013-10-31
JP5396543B2 true JP5396543B2 (ja) 2014-01-22

Family

ID=45772948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012531922A Active JP5396543B2 (ja) 2010-09-02 2011-08-31 信号処理回路、ドライバ回路、表示装置

Country Status (4)

Country Link
US (1) US8923473B2 (ja)
JP (1) JP5396543B2 (ja)
CN (1) CN103081360B (ja)
WO (1) WO2012029871A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
EP2234100B1 (en) * 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104254890B (zh) * 2012-03-12 2017-03-08 夏普株式会社 移位寄存器、驱动电路、显示装置
KR102050511B1 (ko) * 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
CN104756405B (zh) * 2012-11-08 2017-08-18 夏普株式会社 脉冲生成电路、移位寄存器电路、以及显示装置
WO2014148170A1 (ja) * 2013-03-21 2014-09-25 シャープ株式会社 シフトレジスタ
JPWO2014208123A1 (ja) * 2013-06-28 2017-02-23 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
KR102072214B1 (ko) * 2013-07-09 2020-02-03 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
JP6124479B2 (ja) * 2013-07-25 2017-05-10 シャープ株式会社 シフトレジスタ及び表示装置
CN104091574B (zh) * 2014-06-25 2016-03-02 京东方科技集团股份有限公司 移位寄存器、阵列基板、显示装置及其驱动方法
CN104464628B (zh) * 2014-12-18 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN104821146B (zh) * 2015-04-24 2017-05-24 北京大学深圳研究生院 栅极驱动电路及其单元和一种显示装置
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN105118464B (zh) * 2015-09-23 2018-01-26 深圳市华星光电技术有限公司 一种goa电路及其驱动方法、液晶显示器
CN106098003B (zh) * 2016-08-08 2019-01-22 武汉华星光电技术有限公司 Goa电路
CN106782285B (zh) * 2017-03-03 2020-02-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108573668B (zh) * 2017-03-10 2021-05-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106952624B (zh) * 2017-03-31 2019-05-28 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路及显示装置
KR102430061B1 (ko) * 2017-11-17 2022-08-04 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN108573673B (zh) * 2018-04-27 2021-07-30 厦门天马微电子有限公司 移位寄存器、驱动电路、显示装置
KR102140643B1 (ko) * 2019-11-25 2020-08-04 삼성디스플레이 주식회사 표시 장치
CN111613171B (zh) * 2020-06-23 2023-11-21 京东方科技集团股份有限公司 信号选择电路和显示装置
JP2023096258A (ja) * 2021-12-27 2023-07-07 シャープディスプレイテクノロジー株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186586A (ja) * 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
JP2002335153A (ja) * 2001-05-11 2002-11-22 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ、および表示装置
JP2004226429A (ja) * 2003-01-17 2004-08-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ、および電子機器
JP2004248143A (ja) * 2003-02-17 2004-09-02 Fujitsu Ltd 半導体集積回路
JP2005354666A (ja) * 2004-04-08 2005-12-22 Internatl Rectifier Corp 自励発振フルブリッジドライバ集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2549109B2 (ja) * 1987-03-26 1996-10-30 株式会社東芝 半導体回路
GB2345207A (en) * 1998-12-22 2000-06-28 Sharp Kk Static clock pulse generator for LCD
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2006164477A (ja) * 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
TW200720901A (en) * 2005-11-16 2007-06-01 Inventec Corp Method for reducing instantaneous current on startup
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
US8269713B2 (en) * 2007-09-12 2012-09-18 Sharp Kabushiki Kaisha Shift register
JP5513933B2 (ja) * 2009-06-30 2014-06-04 株式会社ジャパンディスプレイ タッチセンサおよび表示装置
JP4963314B2 (ja) 2009-11-16 2012-06-27 株式会社半導体エネルギー研究所 半導体装置、シフトレジスタ、電子機器
JP5457826B2 (ja) * 2009-12-28 2014-04-02 株式会社ジャパンディスプレイ レベルシフト回路、信号駆動回路、表示装置および電子機器
JP5436324B2 (ja) * 2010-05-10 2014-03-05 三菱電機株式会社 シフトレジスタ回路
CN103098373B (zh) * 2010-09-02 2016-04-27 夏普株式会社 触发器、移位寄存器、驱动电路、显示装置
US9036766B2 (en) * 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186586A (ja) * 1997-09-03 1999-03-30 Furontetsuku:Kk シフトレジスタ装置および表示装置
JP2002335153A (ja) * 2001-05-11 2002-11-22 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ、および表示装置
JP2004226429A (ja) * 2003-01-17 2004-08-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ、および電子機器
JP2004248143A (ja) * 2003-02-17 2004-09-02 Fujitsu Ltd 半導体集積回路
JP2005354666A (ja) * 2004-04-08 2005-12-22 Internatl Rectifier Corp 自励発振フルブリッジドライバ集積回路

Also Published As

Publication number Publication date
CN103081360B (zh) 2016-04-27
JPWO2012029871A1 (ja) 2013-10-31
CN103081360A (zh) 2013-05-01
US8923473B2 (en) 2014-12-30
WO2012029871A1 (ja) 2012-03-08
US20130169319A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
JP5396543B2 (ja) 信号処理回路、ドライバ回路、表示装置
JP5484584B2 (ja) フリップフロップ、シフトレジスタ、ドライバ回路、表示装置
JP5579855B2 (ja) トランジスタ回路、フリップフロップ、信号処理回路、ドライバ回路、および表示装置
WO2012029874A1 (ja) 信号処理回路、インバータ回路、バッファ回路、ドライバ回路、レベルシフタ、表示装置
JP6305709B2 (ja) 表示パネル
WO2012029872A1 (ja) 信号処理回路、インバータ回路、バッファ回路、レベルシフタ、フリップフロップ、ドライバ回路、表示装置
KR102005485B1 (ko) 표시 패널
JP5833119B2 (ja) フリップフロップ、シフトレジスタ、表示パネル、及び表示装置
KR20140033139A (ko) 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
US20160240159A1 (en) Shift register and display device
JP5245678B2 (ja) 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法
JP2006344306A (ja) シフトレジスタ
US7430268B2 (en) Dynamic shift register with built-in disable circuit
KR20190047178A (ko) 게이트 구동회로를 포함하는 표시 장치
JP2005234077A (ja) データ信号線駆動回路およびそれを備えた表示装置
JP2005084559A (ja) パワーオンリセット回路
JP5990473B2 (ja) タッチ検出機能付き表示装置及びメモリ回路
JP2016023960A (ja) アナログ電子時計
KR20080002415A (ko) 쉬프트 레지스터
US20080088610A1 (en) Driving Circuit of Liquid Crystal Display

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5396543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350