JP5372953B2 - 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 - Google Patents
1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 Download PDFInfo
- Publication number
- JP5372953B2 JP5372953B2 JP2010539857A JP2010539857A JP5372953B2 JP 5372953 B2 JP5372953 B2 JP 5372953B2 JP 2010539857 A JP2010539857 A JP 2010539857A JP 2010539857 A JP2010539857 A JP 2010539857A JP 5372953 B2 JP5372953 B2 JP 5372953B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- data
- electronic device
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000010521 absorption reaction Methods 0.000 claims description 123
- 238000012545 processing Methods 0.000 claims description 30
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000008672 reprogramming Effects 0.000 claims 5
- 239000013589 supplement Substances 0.000 claims 1
- 238000004891 communication Methods 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 16
- 238000012952 Resampling Methods 0.000 description 15
- 102000018059 CS domains Human genes 0.000 description 14
- 108050007176 CS domains Proteins 0.000 description 14
- 241000238876 Acari Species 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000010267 cellular communication Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本特許出願は、2007年12月20日に出願され、本願の譲受人へ譲渡され、ここに参照により本明細書の中へ明白に組み入れられる「1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置」(METHOD AND APPARATUS FOR GENERATING OR UTILIZING ONE OR MORE CYCLE−SWALLOWED CLOCK SIGNALS)と題する仮出願第61/015,267号への優先権を主張する。
図3、図4、及び図5で示されるように、サイクル吸収カウンタ350は源クロック信号320によって計時され、(ターゲット周波数に依存して)下記のように計算され増分される。サイクル吸収カウンタ350は源クロック信号320のクロックサイクル(例えば、図5で示されるクロックサイクルC)ごとに単純に増分され、カウンタ460がオーバフロー(回転)するとき、常にサイクル吸収ブロック470は源クロック信号320のクロックサイクル(又はパルス)を吸収(例えば、省略又は削除)することができる。言い換えれば、ターゲットクロック信号330からのクロックパルス(又はサイクル)は、図5で示されるように、吸収(例えば、省略又は削除)される。源クロック信号の1つ又は複数のクロックサイクル又はパルスが吸収されるとき、これはターゲットクロック信号からの1つ又は複数のクロックパルス又はサイクルの吸収と見ることができる。
図3、図4、及び図5を依然として参照すると、開示の1つの態様によれば、サイクル吸収カウンタ350は、源クロック信号320の周波数ドリフトを容易に補正することができ、平均して周波数安定ターゲットクロック信号330を生じる。言い換えれば、ターゲットクロック信号330の周波数(ターゲット周波数)は、平均して、源クロック信号320の周波数(源周波数)よりも安定である(又は、より良好に制御される)。例えば、源クロック信号320が10%だけドリフトし、この周波数が(100から)110になると仮定すれば、カウンタ460は、源周波数のドリフトに順応するため、R=4で増分してN=11でオーバフローするように(モジュロN)プログラムされ得る。平均のターゲット周波数は一定のままであり、例えば、70である。言い換えれば、favg out=M/N・finである。ここで、favg outは平均ターゲット周波数であり、finは源周波数であり、Mはこの場合は7であり、Nはこの場合は10である。
ここで図3〜図6を参照すると、開示の1つの態様において、サイクル吸収カウンタ350は、データ(例えば、ディジタルデータ)を再サンプリングするために使用され得る。これが可能となる理由は、任意のクロック区間におけるカウンタ内容(例えば、カウンタ出力465)が、周波数fout(これは利用可能でない)を有する仮説の理想ターゲットクロック信号630のティックと周波数finを有する源クロック信号320のティックとの間の分数時間差を表し得るからである。
開示の1つの態様において、サイクル吸収カウンタの内容を使用して双方の方向でデータを補間する例示的線形補間が下記で示される。サイクル吸収及び線形補間関係の機能性は、次の疑似コードで説明され得る。
図7は、送信動作の間にデータを再サンプリングするためサイクル吸収カウンタを利用する電子デバイスのハードウェア構成の例を示す概念的ブロック図である。電子デバイス700は、増幅器(AMP)710、ミクサ720、アナログ・アンチエイリアシング・フィルタ(AAF)730、ディジタル/アナログ変換器(DAC)740、再サンプリング器760、送信ベースバンドプロセッサ770、及びサイクル吸収カウンタ350を含む。再サンプリング器760は、サイクル吸収カウンタ350の内容を使用してデータを補間するように構成された補間器765を含む。補間器765は線形又は非線形である。再サンプリング器760は一連のデータを1つのクロック定義域から他のクロック定義域へ再サンプリングする。
[付記]
なお、上述の発明は、次のように記載することができる。
(1)1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスであって、
第1の周波数を有する第1のクロック信号を受け取るように構成されたモジュールを備え、前記モジュールは第2の周波数を有する第2のクロック信号を生成するように構成されており、前記モジュールは、前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、前記第1のクロック信号は一様なサイクルを有し、前記第2のクロック信号は非一様なサイクルを有し、前記第1の周波数は前記第2の周波数よりも大きい電子デバイス。
(2)前記第2のクロック信号の前記第2の周波数は、前記第1のクロック信号の前記第1の周波数よりも安定である、(1)に記載の電子デバイス。
(3)前記モジュールはカウンタを含む、(1)に記載の電子デバイス。
(4)前記モジュールは、前記第1のクロック信号の前記第1の周波数がドリフトするときでも一定の平均周波数を維持する前記第2のクロック信号を生成するように構成されている、(1)に記載の電子デバイス。
(5)前記第2の周波数は前記第2のクロック信号の平均周波数である、(1)に記載の電子デバイス。
(6)前記第1の周波数は前記第2の周波数の2倍よりも小さい、(1)に記載の電子デバイス。
(7)前記第1のクロック信号は周波数ドリフトを有する、(1)に記載の電子デバイス。
(8)前記第2のクロック信号は周波数ドリフトを有しない、(7)に記載の電子デバイス。
(9)前記モジュールは、自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づいて、前記第2のクロック信号を生成するとき前記周波数ドリフトを適応的又は自動的に補正するように構成されている、(7)に記載の電子デバイス。
(10)前記第2のクロック信号は前記第1のクロック信号と同期する、(1)に記載の電子デバイス。
(11)前記第1のクロック信号は前記第2のクロック信号と調波関係を有しない、(1)に記載の電子デバイス。
(12)前記モジュールはモジュロNカウンタを備え、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数である、(1)に記載の電子デバイス。
(13)前記モジュールはモジュロNカウンタを備え、前記モジュールは前記第1のクロック信号のNサイクルごとに前記第1のクロック信号のRサイクルを吸収するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、(1)に記載の電子デバイス。
(14)前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第1の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第2の周波数で計時される第2のシリーズのデータを生成するように構成されている、(1)に記載の電子デバイス。
(15)前記再サンプリング器は、前記第1のシリーズのデータを補間して前記第2のシリーズのデータを生成するように構成されている、(14)に記載の電子デバイス。
(16)前記第2のシリーズのデータは前記モジュールの前記内容に基づいて生成される、(14)に記載の電子デバイス。
(17)前記モジュールはモジュロNカウンタを備え、前記モジュールの前記内容は前記モジュロNカウンタの出力を備える、(16)に記載の電子デバイス。
(18)前記再サンプリング器は前記第1のシリーズのデータを第1のクロック定義域から受け取るように構成されており、前記再サンプリング器は前記第2のシリーズのデータを第2のクロック定義域で生成するように構成されている、(14)に記載の電子デバイス。
(19)前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第2の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第1の周波数で計時される第2のシリーズのデータを生成するように構成されている、
(1)に記載の電子デバイス。
(20)再サンプリング器を更に備え、前記再サンプリング器は補間器を備える、(1)に記載の電子デバイス。
(21)前記補間器は線形補間器又は多項式補間器である、(20)に記載の電子デバイス。
(22)前記周波数ドリフトの量を決定するように構成された自動周波数制御(AFC)モジュールを更に備える、(7)に記載の電子デバイス。
(23)前記第2のクロック信号を生成するとき前記モジュールは前記AFCによって決定される前記周波数ドリフトの前記量に基づいて前記第1のクロックの1つ又は複数のクロックサイクルを吸収するように構成されている、(22)に記載の電子デバイス。
(24)複数のクロック定義域を維持するように構成されている、(1)に記載の電子デバイス。
(25)1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスであって、
第1の周波数を有する第1のクロック信号によって計時されるように構成されたサイクル吸収カウンタを備え、前記サイクル吸収カウンタは第2の周波数を有する第2のクロック信号を生成するように構成されており、前記サイクル吸収カウンタは前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、前記第1の周波数は前記第2の周波数よりも大きい電子デバイス。
(26)前記サイクル吸収カウンタは、前記第1のクロック信号の各クロックサイクルで増分されるように構成されている、(25)に記載の電子デバイス。
(27)前記サイクル吸収カウンタは、もしサイクル吸収カウンタがオーバフローするならば前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されている、(25)に記載の電子デバイス。
(28)前記サイクル吸収カウンタはモジュロNカウンタを備え、前記サイクル吸収カウンタはRに基づいて増分するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、(25)に記載の電子デバイス。
(29)前記第1のクロック信号は一様なサイクルを有し、前記第2のクロック信号は非一様なサイクルを有する、(25)に記載の電子デバイス。
(30)前記第1のクロック信号は周波数ドリフトを有し、前記第2のクロック信号は前記周波数ドリフトを有しない、(25)に記載の電子デバイス。
(31)前記サイクル吸収カウンタは、自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づいて、前記第2のクロック信号を生成するとき前記周波数ドリフトを適応的又は自動的に補正するように構成されている、(30)に記載の電子デバイス。
(32)前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第1の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第2の周波数で計時される第2のシリーズのデータを生成するように構成されている、(25)に記載の電子デバイス。
(33)前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第2の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第1の周波数で計時される第2のシリーズのデータを生成するように構成されている、(25)に記載の電子デバイス。
(34)再サンプリング器を更に備え、前記再サンプリング器は補間器を備える、(25)に記載の電子デバイス。
(35)1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法であって、
第1の周波数を有する第1のクロック信号を受け取り、前記第1のクロック信号は一様なサイクルを有することと、
第2の周波数を有する第2のクロック信号を生成し、前記第2のクロック信号は非一様なサイクルを有し、前記第2の周波数は前記第1の周波数よりも小さいことと、
前記生成することは、前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収することを備えることと、
を備える方法。
(36)前記生成することは、モジュロNカウンタを備えるサイクル吸収カウンタによって実行され、前記生成することは、Rに基づいて前記サイクル吸収カウンタを増分することを備え、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、(35)に記載の方法。
(37)前記第1のクロック信号は周波数ドリフトを有し、前記第2のクロック信号は前記周波数ドリフトを有しない、(35)に記載の方法。
(38)前記生成することは、
前記周波数ドリフトを検出することと、
前記検出に応答して前記周波数ドリフトの量を推定することと、
前記第2のクロック信号を生成するとき前記周波数ドリフトの前記量に基づいて前記周波数ドリフトを適応的又は自動的に補正することと、
を備える、(37)に記載の方法。
(39)前記第1の周波数で計時される第1のシリーズのデータを受け取ることと、
前記第2の周波数で計時される第2のシリーズのデータを生成することと、
第2のシリーズのデータを生成する前記生成は、前記第1のシリーズのデータを補間することを備えることと
を更に備える、(35)に記載の方法。
(40)前記第2の周波数で計時される第1のシリーズのデータを受け取ることと、
前記第1の周波数で計時される第2のシリーズのデータを生成することと
第2のシリーズのデータを生成する前記生成は、前記第1のシリーズのデータを補間することを備えることと、
を更に備える、(35)に記載の方法。
(41)第2のクロック信号を生成する前記生成は、前記周波数ドリフトの量に基づいて前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収することを備える、(37)に記載の方法。
(42)1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスであって、
第1の周波数を有する第1のクロック信号を受け取る手段と、ここで前記第1のクロック信号は一様なサイクルを有することと、
第2の周波数を有する第2のクロック信号を生成する手段と、ここで前記第2のクロック信号は非一様なサイクルを有すること、及び前記第2の周波数は前記第1の周波数よりも小さいことと、
前記生成する手段は、前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収する手段を備えることと、
を備える電子デバイス。
(43)前記生成する手段はサイクル吸収カウンタを備え、前記サイクル吸収カウンタはモジュロNカウンタを備え、前記サイクル吸収カウンタはRに基づいて増分するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、(42)に記載の電子デバイス。
(44)前記第1のクロック信号は周波数ドリフトを有し、前記第2のクロック信号は前記周波数ドリフトを有しない、(42)に記載の電子デバイス。
(45)前記生成する手段は、
前記周波数ドリフトを検出する手段と、
前記検出に応答して前記周波数ドリフトの量を推定する手段と、
前記第2のクロック信号を生成するとき前記周波数ドリフトの前記量に基づいて前記周波数ドリフトを適応的又は自動的に補正する手段と
を備える、(44)に記載の電子デバイス。
(46)前記第1の周波数で計時される第1のシリーズのデータを受け取る手段と、
前記第2の周波数で計時される第2のシリーズのデータを生成する手段と、
第2のシリーズのデータを生成する前記手段は、前記第1のシリーズのデータを補間する手段を備えることと、
を更に備える、(42)に記載の電子デバイス。
(47)前記第2の周波数で計時される第1のシリーズのデータを受け取る手段と、
前記第1の周波数で計時される第2のシリーズのデータを生成する手段と、
第2のシリーズのデータを生成する前記手段は、前記第1のシリーズのデータを補間する手段を備えることと
を更に備える、(42)に記載の電子デバイス。
(48)前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収する前記手段は、前記周波数ドリフトの量に基づいて前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されている、(44)に記載の電子デバイス。
(49)電子デバイスの中の処理システムによって実行可能な命令を備えるコンピュータ読み取り可能メディアであって、前記命令は、
サイクル吸収カウンタの内容を決定し、及び
第1のシリーズのデータから再サンプリングされる第2のシリーズのデータを決定し、前記第2のシリーズのデータは前記サイクル吸収カウンタの内容に基づいて決定される
ためのコードを備え、
前記サイクル吸収カウンタは、第1の周波数を有する第1のクロック信号を受け取るように構成されており、第2の周波数を有する第2のクロック信号を生成するように構成されており、前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、
もし前記第1のシリーズのデータが前記第2のクロック信号によって計時されるならば、前記第2のシリーズのデータは前記第1のクロック信号によって計時され、もし前記第1のシリーズのデータが前記第1のクロック信号によって計時されるならば、前記第2のシリーズのデータは前記第2のクロック信号によって計時され、
前記サイクル吸収カウンタの前記内容は、前記第1及び第2の周波数に基づいて決定される、
コンピュータ読み取り可能メディア。
(50)前記サイクル吸収カウンタの前記内容は、前記第1のクロック信号のサイクルごとに所定の量だけ増分される、(49)に記載のコンピュータ読み取り可能メディア。
Claims (30)
- 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスであって、
第1の周波数を有する第1のクロック信号を受け取るように構成されたモジュールを備え、前記モジュールは第2の周波数を有する第2のクロック信号を生成するように構成されており、前記モジュールは、前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、前記第1のクロック信号は一様なサイクルを有し、前記第2のクロック信号は非一様なサイクルを有し、前記第1の周波数は前記第2の周波数よりも大きく、
ここで、前記第2のクロック信号は、1つ又は複数のサイクル吸収信号のうちの一つであり、前記第1のクロック信号の前記第1の周波数がドリフトするときであっても前記周波数ドリフトを適応的に補正して一定の平均周波数を維持し、
前記周波数ドリフトを適応的に補正することは、
自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づく名目定数を再プログラムすることと、
前記再プログラムされた名目定数に基づいて第2のクロック信号を生成することを含み、
前記自動周波数制御(AFC)モジュールは、前記周波数ドリフトの量を決定する、
電子デバイス。 - 前記第2のクロック信号の前記第2の周波数は、前記第1のクロック信号の前記第1の周波数よりも安定である、請求項1に記載の電子デバイス。
- 前記モジュールはカウンタを含む、請求項1に記載の電子デバイス。
- 前記第2の周波数は前記第2のクロック信号の平均周波数である、請求項1に記載の電子デバイス。
- 前記第1の周波数は前記第2の周波数の2倍よりも小さい、請求項1に記載の電子デバイス。
- 前記モジュールは、前記第2のクロック信号を生成するとき前記AFCによって決定された前記周波数ドリフトの量に基づいて前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されている、請求項1に記載の電子デバイス。
- 前記第2のクロック信号は前記第1のクロック信号と同期する、請求項1に記載の電子デバイス。
- 前記第1のクロック信号は前記第2のクロック信号と調波関係を有しない、請求項1に記載の電子デバイス。
- 前記モジュールはモジュロNカウンタを備え、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数である、請求項1に記載の電子デバイス。
- 前記モジュールはモジュロNカウンタを備え、前記モジュールは前記第1のクロック信号のNサイクルごとに前記第1のクロック信号のRサイクルを吸収するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項1に記載の電子デバイス。
- 前記電子デバイスは、複数のクロック定義域を維持するように構成されている、請求項1に記載の電子デバイス。
- 前記第1のクロック信号及び前記第2のクロック信号を受け取り、前記第1の周波数で計時される第1のシリーズのデータを受け取り、前記第2の周波数で計時される第2のシリーズのデータを生成し、前記第1のシリーズのデータを補間して前記第2のシリーズのデータを生成するように構成されている、再サンプリング器を更に備える、請求項1に記載の電子デバイス。
- 前記第2のシリーズのデータは前記モジュールの前記内容に基づいて生成される、請求項12に記載の電子デバイス。
- 前記モジュールはモジュロNカウンタを備え、前記モジュールの前記内容は前記モジュロNカウンタの出力を備える、請求項13に記載の電子デバイス。
- 前記再サンプリング器は前記第1のシリーズのデータを第1のクロック定義域から受け取るように構成されており、前記再サンプリング器は前記第2のシリーズのデータを第2のクロック定義域で生成するように構成されている、請求項12に記載の電子デバイス。
- 前記再サンプリング器は補間器を備える、請求項12に記載の電子デバイス。
- 前記補間器は線形補間器又は多項式補間器である、請求項16に記載の電子デバイス。
- 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成する電子デバイスであって、
第1の周波数を有する第1のクロック信号によって計時されるように構成されたサイクル吸収カウンタを備え、前記サイクル吸収カウンタは第2の周波数を有する第2のクロック信号を生成するように構成されており、前記サイクル吸収カウンタは前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、前記第1の周波数は前記第2の周波数よりも大きく、
ここで、前記第2のクロック信号は、1つ又は複数のサイクル吸収信号のうちの一つであり、前記第1のクロック信号の前記第1の周波数がドリフトするときであっても前記周波数ドリフトを適応的に補正して一定の平均周波数を維持し、
前記周波数ドリフトを適応的に補正することは、
自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づく名目定数を再プログラムすることと、
前記再プログラムされた名目定数に基づいて第2のクロック信号を生成することを含み、
前記自動周波数制御(AFC)モジュールは、前記周波数ドリフトの量を決定する、
電子デバイス。 - 前記サイクル吸収カウンタは、前記第1のクロック信号の各クロックサイクルで増分されるように構成されている、請求項18に記載の電子デバイス。
- 前記サイクル吸収カウンタは、もしサイクル吸収カウンタがオーバフローするならば前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されている、請求項18に記載の電子デバイス。
- 前記サイクル吸収カウンタはモジュロNカウンタを備え、前記サイクル吸収カウンタはRに基づいて増分するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項18に記載の電子デバイス。
- 前記第1のクロック信号は一様なサイクルを有し、前記第2のクロック信号は非一様なサイクルを有する、請求項18に記載の電子デバイス。
- 前記第1のクロック信号及び前記第2のクロック信号を受け取り、前記第1の周波数で計時される第1のシリーズのデータを受け取り、前記第2の周波数で計時される第2のシリーズのデータを生成し、前記第1のシリーズのデータを補完して前記第2のシリーズのデータを生成するように構成された再サンプリング器を更に備える、請求項18に記載の電子デバイス。
- 前記再サンプリング器は補間器を備える、請求項23に記載の電子デバイス。
- 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成する方法であって、
第1の周波数を有する第1のクロック信号を受け取り、前記第1のクロック信号は一様なサイクルを有することと、
第2の周波数を有する第2のクロック信号を生成し、前記第2のクロック信号は非一様なサイクルを有し、前記第2の周波数は前記第1の周波数よりも小さいことと、
前記第1の周波数で計時される第1のシリーズのデータを受取ることと、
前記第2の周波数で計時される第2のシリーズのデータを生成することと、を備え、
前記生成することは、前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収し、前記第1のシリーズのデータを補間することを備えることと、
ここで、前記第2のクロック信号は、1つ又は複数のサイクル吸収信号のうちの一つであり、前記第1のクロック信号の前記第1の周波数がドリフトするときであっても前記周波数ドリフトを適応的に補正して一定の平均周波数を維持し、
前記周波数ドリフトを適応的に補正することは、
自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づく名目定数を再プログラムすることと、
前記再プログラムされた名目定数に基づいて第2のクロック信号を生成することを含み、
前記自動周波数制御(AFC)モジュールは、前記周波数ドリフトの量を決定する、方法。 - 前記生成することは、モジュロNカウンタを備えるサイクル吸収カウンタによって実行され、前記生成することは、Rに基づいて前記サイクル吸収カウンタを増分することを備え、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項25に記載の方法。
- 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成する電子デバイスであって、
第1の周波数を有する第1のクロック信号を受け取る手段と、ここで前記第1のクロック信号は一様なサイクルを有することと、
第2の周波数を有する第2のクロック信号を生成する手段と、ここで前記第2のクロック信号は非一様なサイクルを有すること、及び前記第2の周波数は前記第1の周波数よりも小さいことと、
前記第1の周波数で計時される第1のシリーズのデータを受取る手段と、
前記第2の周波数で計時される第2のシリーズのデータを生成する手段と、を備え、
前記第2のシリーズのデータを生成する手段は、前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収する手段と、前記第1のシリーズのデータを補間する手段とを備え、
ここで、前記第2のクロック信号は、1つ又は複数のサイクル吸収信号のうちの一つであり、前記第1のクロック信号の前記第1の周波数がドリフトするときであっても前記周波数ドリフトを適応的に補正して一定の平均周波数を維持し、
前記周波数ドリフトを適応的に補正することは、
自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づく名目定数を再プログラムすることと、
前記再プログラムされた名目定数に基づいて第2のクロック信号を生成することを含み、
前記自動周波数制御(AFC)モジュールは、前記周波数ドリフトの量を決定する、電子デバイス。 - 前記第2のシリーズのデータを生成する手段はサイクル吸収カウンタを更に備え、前記サイクル吸収カウンタはモジュロNカウンタを備え、前記サイクル吸収カウンタはRに基づいて増分するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項27に記載の電子デバイス。
- 電子デバイスの中の処理システムによって実行可能な命令を備えるコンピュータ読み取り可能メディアであって、前記命令は、
サイクル吸収カウンタの内容を決定し、及び
第1のシリーズのデータから再サンプリングされる第2のシリーズのデータを決定し、前記第2のシリーズのデータは前記サイクル吸収カウンタの内容に基づいて決定される
ためのコードを備え、
前記サイクル吸収カウンタは、第1の周波数を有する第1のクロック信号を受け取るように構成されており、第2の周波数を有する第2のクロック信号を生成するように構成されており、前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、
前記第2のシリーズのデータは前記第2のクロック信号によって計時され、前記第1のシリーズのデータは前記第1のクロック信号によって計時され、前記サイクル吸収カウンタの前記内容は前記第1及び第2の周波数に基づいて決定され、前記第2のシリーズのデータを決定することは前記第1のシリーズのデータを補間することを備え、前記第2のクロック信号は、1つ又は複数のサイクル吸収信号のうちの一つであり、前記第1のクロック信号の前記第1の周波数がドリフトするときであっても前記周波数ドリフトを適応的に補正して一定の平均周波数を維持し、
前記周波数ドリフトを適応的に補正することは、
自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づく名目定数を再プログラムすることと、
前記再プログラムされた名目定数に基づいて第2のクロック信号を生成することを含み、
前記自動周波数制御(AFC)モジュールは、前記周波数ドリフトの量を決定する、
コンピュータ読み取り可能メディア。 - 前記サイクル吸収カウンタの前記内容は、前記第1のクロック信号のサイクルごとに所定の量だけ増分される、請求項29に記載のコンピュータ読み取り可能メディア。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1526707P | 2007-12-20 | 2007-12-20 | |
US61/015,267 | 2007-12-20 | ||
US12/053,433 | 2008-03-21 | ||
US12/053,433 US8132041B2 (en) | 2007-12-20 | 2008-03-21 | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
PCT/US2008/087609 WO2009086060A1 (en) | 2007-12-20 | 2008-12-19 | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013128457A Division JP2013243689A (ja) | 2007-12-20 | 2013-06-19 | 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011509568A JP2011509568A (ja) | 2011-03-24 |
JP5372953B2 true JP5372953B2 (ja) | 2013-12-18 |
Family
ID=40790100
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010539857A Expired - Fee Related JP5372953B2 (ja) | 2007-12-20 | 2008-12-19 | 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 |
JP2013128457A Withdrawn JP2013243689A (ja) | 2007-12-20 | 2013-06-19 | 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013128457A Withdrawn JP2013243689A (ja) | 2007-12-20 | 2013-06-19 | 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8132041B2 (ja) |
EP (1) | EP2238688B1 (ja) |
JP (2) | JP5372953B2 (ja) |
KR (1) | KR101228397B1 (ja) |
CN (1) | CN101897120B (ja) |
TW (1) | TW200943727A (ja) |
WO (1) | WO2009086060A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101180144B1 (ko) * | 2009-02-24 | 2012-09-05 | 광운대학교 산학협력단 | 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법 |
JP5818485B2 (ja) * | 2011-04-05 | 2015-11-18 | アズビル株式会社 | 計数装置および計数方法 |
US9088328B2 (en) | 2011-05-16 | 2015-07-21 | Intel Mobile Communications GmbH | Receiver of a mobile communication device |
US8826062B2 (en) | 2011-05-23 | 2014-09-02 | Intel Mobile Communications GmbH | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization |
US9229506B1 (en) * | 2012-03-21 | 2016-01-05 | Marvell Israel (M.I.S.L) Ltd. | Dynamic power regulation |
DE102013020954A1 (de) | 2013-12-12 | 2015-06-18 | Northrop Grumman Litef Gmbh | Verfahren und Vorrichtung zum Übertragen von Daten an asynchronen Übergängen zwischen Domänen mit unterschiedlichen Taktfrequenzen |
US9582027B2 (en) * | 2014-06-09 | 2017-02-28 | Qualcomm Incorporated | Clock swallowing device for reducing voltage noise |
US9778676B2 (en) | 2015-08-03 | 2017-10-03 | Qualcomm Incorporated | Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling |
US9490826B1 (en) * | 2015-08-19 | 2016-11-08 | Qualcomm Incorporated | Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique |
US10571953B2 (en) * | 2017-07-05 | 2020-02-25 | Intel Corporation | Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems |
CN113489658B (zh) * | 2017-10-31 | 2022-10-28 | 华为技术有限公司 | 一种处理灵活以太网的数据的方法及相关设备 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3928813A (en) * | 1974-09-26 | 1975-12-23 | Hewlett Packard Co | Device for synthesizing frequencies which are rational multiples of a fundamental frequency |
US3976945A (en) * | 1975-09-05 | 1976-08-24 | Hewlett-Packard Company | Frequency synthesizer |
US4214823A (en) * | 1979-05-22 | 1980-07-29 | Pritchard Eric K | Animation stand control system |
US4521916A (en) * | 1983-11-29 | 1985-06-04 | Rca Corporation | Frequency synthesis tuning control system for a double-conversion tuner |
US4586005A (en) * | 1985-07-16 | 1986-04-29 | Hughes Aircraft Company | Enhanced analog phase interpolation for Fractional-N frequency synthesis |
US4868513A (en) * | 1987-09-11 | 1989-09-19 | Amdahl Corporation | Phase-locked loop with redundant reference input |
US5075880A (en) * | 1988-11-08 | 1991-12-24 | Wadia Digital Corporation | Method and apparatus for time domain interpolation of digital audio signals |
JP3425976B2 (ja) * | 1991-10-17 | 2003-07-14 | 真作 森 | 周波数変換回路 |
JP3181396B2 (ja) * | 1992-09-29 | 2001-07-03 | 沖電気工業株式会社 | クロック発生回路 |
US5517521A (en) * | 1993-06-25 | 1996-05-14 | Digital Wireless Corporation | Method and apparatus for synchronization between real-time sampled audio applications operating full-duplex over a half-duplex radio link |
GB9610801D0 (en) * | 1996-05-23 | 1996-07-31 | Philips Electronics Nv | Frequency generating circuit |
US6016113A (en) * | 1997-06-26 | 2000-01-18 | Binder; Yehuda | System for enhancing the accuracy of analog-digital-analog conversions |
US5907295A (en) * | 1997-08-04 | 1999-05-25 | Neomagic Corp. | Audio sample-rate conversion using a linear-interpolation stage with a multi-tap low-pass filter requiring reduced coefficient storage |
FR2793570A1 (fr) * | 1999-05-11 | 2000-11-17 | Koninkl Philips Electronics Nv | Processeur ayant une frequence de fonctionnement adaptable |
US6289067B1 (en) * | 1999-05-28 | 2001-09-11 | Dot Wireless, Inc. | Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock |
DE19930168C2 (de) * | 1999-06-30 | 2001-07-19 | Infineon Technologies Ag | Schaltungsanordnung für einen Frequenzteiler |
US6424688B1 (en) * | 1999-10-27 | 2002-07-23 | Advanced Micro Devices, Inc. | Method to transfer data in a system with multiple clock domains using clock skipping techniques |
US6748039B1 (en) * | 2000-08-11 | 2004-06-08 | Advanced Micro Devices, Inc. | System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system |
DE10106403B4 (de) * | 2001-02-12 | 2007-01-18 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zur Abtastratenumsetzung |
KR100723152B1 (ko) * | 2005-05-27 | 2007-05-30 | 삼성전기주식회사 | 주파수 분주기 및 이를 이용한 위상 동기 루프 장치 |
US7913103B2 (en) * | 2007-08-31 | 2011-03-22 | Globalfoundries Inc. | Method and apparatus for clock cycle stealing |
US7882385B2 (en) * | 2007-12-05 | 2011-02-01 | International Business Machines Corporation | Reducing inefficiencies of multi-clock-domain interfaces using a modified latch bank |
-
2008
- 2008-03-21 US US12/053,433 patent/US8132041B2/en not_active Expired - Fee Related
- 2008-12-19 WO PCT/US2008/087609 patent/WO2009086060A1/en active Application Filing
- 2008-12-19 JP JP2010539857A patent/JP5372953B2/ja not_active Expired - Fee Related
- 2008-12-19 KR KR1020107016129A patent/KR101228397B1/ko active IP Right Grant
- 2008-12-19 EP EP20080867236 patent/EP2238688B1/en not_active Not-in-force
- 2008-12-19 CN CN200880120820.7A patent/CN101897120B/zh not_active Expired - Fee Related
- 2008-12-19 TW TW097149942A patent/TW200943727A/zh unknown
-
2013
- 2013-06-19 JP JP2013128457A patent/JP2013243689A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US8132041B2 (en) | 2012-03-06 |
WO2009086060A1 (en) | 2009-07-09 |
US20090164827A1 (en) | 2009-06-25 |
KR20100115349A (ko) | 2010-10-27 |
EP2238688B1 (en) | 2015-05-13 |
KR101228397B1 (ko) | 2013-01-31 |
JP2013243689A (ja) | 2013-12-05 |
CN101897120B (zh) | 2013-08-21 |
JP2011509568A (ja) | 2011-03-24 |
WO2009086060A8 (en) | 2010-09-23 |
EP2238688A1 (en) | 2010-10-13 |
CN101897120A (zh) | 2010-11-24 |
TW200943727A (en) | 2009-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5372953B2 (ja) | 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 | |
JP5307291B2 (ja) | アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ | |
JP5043115B2 (ja) | 周波数修正を効率的に適用するための方法および装置 | |
US9136824B2 (en) | Frequency management using sample rate conversion | |
CN109412585B (zh) | 被配置为调整时钟信号之间的偏斜的电子电路 | |
US20130188749A1 (en) | Polar transmitter having digital processing block used for adjusting frequency modulating signal for frequency deviation of frequency modulated clock and related method thereof | |
US20100135368A1 (en) | Upsampling/interpolation and time alignment mechanism utilizing injection of high frequency noise | |
US20080315928A1 (en) | Digital phase locked loop with dithering | |
Loschmidt et al. | Highly Accurate Timestamping for Ethernet‐Based Clock Synchronization | |
CN111194077B (zh) | 一种低采样率下的定时同步方法 | |
JP4341507B2 (ja) | ソフトウェア無線機 | |
TWI623218B (zh) | 無線基頻處理裝置及其方法 | |
JP5189376B2 (ja) | カウンタ信号生成装置、クロック信号再構成装置及び通信装置 | |
US7532665B2 (en) | Wireless communication apparatus and method, and computer program | |
EP3061187B1 (en) | Sample-rate conversion in a multi-clock system sharing a common reference | |
US8213558B2 (en) | Digital timing correction system, method and apparatus | |
JP2012023705A (ja) | タイミング調整装置、タイミング情報生成装置、および時刻同期システム | |
US7333579B2 (en) | Robust symbol timing recovery circuit for telephone line modem | |
US9602272B2 (en) | Clock and data recovery circuit and system using the same | |
KR102265187B1 (ko) | 클럭 복구 회로 | |
US10187017B2 (en) | Clocking scheme in nonlinear systems for distortion improvement | |
Park et al. | Reconfigurable radio receiver with fractional sample rate converter and multi-rate ADC based on LO-derived sampling clock | |
JP2010034938A (ja) | 通信装置 | |
JP6633536B2 (ja) | 位相同期回路および周波数シンセサイザ | |
CN118264379A (en) | System and method for jitter reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120808 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5372953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |