JP2011509568A - 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 - Google Patents

1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 Download PDF

Info

Publication number
JP2011509568A
JP2011509568A JP2010539857A JP2010539857A JP2011509568A JP 2011509568 A JP2011509568 A JP 2011509568A JP 2010539857 A JP2010539857 A JP 2010539857A JP 2010539857 A JP2010539857 A JP 2010539857A JP 2011509568 A JP2011509568 A JP 2011509568A
Authority
JP
Japan
Prior art keywords
clock signal
frequency
electronic device
data
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010539857A
Other languages
English (en)
Other versions
JP5372953B2 (ja
Inventor
コムニナキス、クリストス
クオ、ミン−チエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011509568A publication Critical patent/JP2011509568A/ja
Application granted granted Critical
Publication of JP5372953B2 publication Critical patent/JP5372953B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスが提供される。デバイスは、第1の周波数を有する第1のクロック信号を受け取るように構成されたモジュールを含む。モジュールは、第2の周波数を有する第2のクロック信号を生成するように構成されており、第2のクロック信号を生成するとき第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されている。第1のクロック信号は一様なサイクルを有し、第2のクロック信号は非一様なサイクルを有する。第1の周波数は第2の周波数よりも大きい。モジュールはサイクル吸収カウンタを含む。方法及びコンピュータ読み取り可能メディアも提供される。

Description

優先権の主張
35 U.S.C.§119のもとでの優先権の主張
本特許出願は、2007年12月20日に出願され、本願の譲受人へ譲渡され、ここに参照により本明細書の中へ明白に組み入れられる「1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置」(METHOD AND APPARATUS FOR GENERATING OR UTILIZING ONE OR MORE CYCLE−SWALLOWED CLOCK SIGNALS)と題する仮出願第61/015,267号への優先権を主張する。
主題の技術は、概略的には、電子デバイス及びクロック生成又は利用に関し、更に具体的には、1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置に関する。
現代の電子デバイスにおいて必要とされる全てのクロック信号を生成するための一つのアプローチは、異なるクロック毎に異なる位相同期回路(PLL)を採用すること、または、分周器を用いて要求する複数のクロック周波数それぞれを取得できるように、要求する複数のクロック周波数の最小公倍数を基準周波数とする一つのPLLを採用することである。このアプローチは、エリア/パワーの見地からは実用的ではない。更にいえば、水晶振動子の周波数ドリフト、温度の変動、そして/または供給電圧の変動の結果として、基準周波数はドリフトし得る。そのため分周比が整数にならず、有効に動作することが困難である。
開示の1つの態様において、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスが提供される。デバイスは、第1の周波数を有する第1のクロック信号を受け取るように構成されたモジュールを備える。モジュールは、第2の周波数を有する第2のクロック信号を生成するように構成され、第2のクロック信号を生成するとき第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成される。第1のクロック信号は一様なサイクルを有し、第2のクロック信号は非一様なサイクルを有する。第1の周波数は第2の周波数よりも大きい。
開示の更なる態様において、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスが提供される。デバイスは、第1の周波数を有する第1のクロック信号によって計時されるように構成されたサイクル吸収カウンタを備える。サイクル吸収カウンタは、第2の周波数を有する第2のクロック信号を生成するように構成され、第2のクロック信号を生成するとき第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成される。第1の周波数は第2の周波数よりも大きい。
開示の更なる態様において、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法が提供される。方法は、第1の周波数を有する第1のクロック信号を受け取ること、及び第2の周波数を有する第2のクロック信号を生成することを備える。第1のクロック信号は一様なサイクルを有し、第2のクロック信号は非一様なサイクルを有し、第2の周波数は第1の周波数よりも小さい。生成することは、第1のクロック信号の1つ又は複数のクロックサイクルを吸収することを備える。
開示の更なる態様において、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスが提供される。電子デバイスは、第1の周波数を有する第1のクロック信号を受け取る手段、及び第2の周波数を有する第2のクロック信号を生成する手段を備える。第1のクロック信号は一様なサイクルを有し、第2のクロック信号は非一様なサイクルを有し、第2の周波数は第1の周波数よりも小さい。生成する手段は、第1のクロック信号の1つ又は複数のクロックサイクルを吸収する手段を備える。
開示の更なる態様において、コンピュータ読み取り可能メディアは、電子デバイス内の処理システムによって実行可能な命令を備える。命令は、サイクル吸収カウンタの内容を決定し、第1のシリーズのデータから再サンプリングされる第2のシリーズのデータを決定するコードを備える。第2のシリーズのデータは、サイクル吸収カウンタの内容に基づいて決定される。サイクル吸収カウンタは、第1の周波数を有する第1のクロック信号を受け取るように構成され、第2の周波数を有する第2のクロック信号を生成するように構成され、第2のクロック信号を生成するとき第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成される。もし第1のシリーズのデータが第2のクロック信号によって計時されるならば、第2のシリーズのデータは第1のクロック信号によって計時され、もし第1のシリーズのデータが第1のクロック信号によって計時されるならば、第2のシリーズのデータは第2のクロック信号によって計時される。サイクル吸収カウンタの内容は、第1及び第2の周波数に基づいて決定される。
主題の技術の様々な構成が例として図示及び説明される次の詳細な説明から、主題の技術の他の構成が当業者へ容易に明らかとなることが理解される。実感されるように、主題の技術は他の異なった構成が可能であり、その幾つかの詳細部分は、全て主題の技術の範囲から逸脱することなく様々な他の点で修正可能である。従って、図面及び詳細な説明は、本来、例と見なされるべきであり、限定と見なされるべきではない。
開示の1つの態様に従って、通信システムの例を示す概念的ブロック図である。 開示の1つの態様に従って、電子デバイスのハードウェア構成の例を示す概念的ブロック図である。 開示の1つの態様に従って、サイクル吸収カウンタを有する電子デバイスの例示的構成を示す概念的ブロック図である。 開示の1つの態様に従って、サイクル吸収カウンタの例示的構成を示す概念的ブロック図である。 開示の1つの態様に従って、例示的源クロック信号、例示的カウンタ内容、及び例示的ターゲットクロック信号を示す。 開示の1つの態様に従って、1つのクロック定義域から他のクロック定義域へのデータの再サンプリングを示す。 開示の1つの態様に従って、送信動作の間にデータを再サンプリングするためサイクル吸収カウンタを利用する電子デバイスのハードウェア構成の例を示す概念的ブロック図である。 開示の1つの態様に従って、受信動作の間にデータを再サンプリングするためサイクル吸収カウンタを利用する電子デバイスのハードウェア構成の例を示す概念的ブロック図である。 開示の1つの態様に従って、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する例示的方法を示す。 開示の1つの態様に従って、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する例示的方法を示す。 開示の1つの態様に従って、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスの例を示す概念的ブロック図である。 開示の1つの態様に従って、電子デバイス内の処理システムによって実行可能な命令を備える例示的コンピュータ読み取り可能メディアを示す概念的ブロック図である。
この後で記述される詳細な説明は、主題の技術の様々な構成を説明することを意図とし、主題の技術が実施される唯一の構成を表すことを意図としない。添付された図面は、本明細書の中に組み入れられ、詳細な説明の一部分を構成する。詳細な説明は、主題の技術の徹底的な理解を提供するための具体的詳細部分を含む。しかしながら、主題の技術は、これらの具体的詳細部分なしに実施されてもよいことが当業者に明らかであろう。幾つかの場合、周知の構造及びコンポーネントは、主題の技術のコンセプトを不明瞭にすることを避けるためブロック図形式で示される。
図1は、通信システム100の構成の例示的ブロック図である。通信システム100は、第1のアクセス端末120a、第2のアクセス端末120b、及び第3のアクセス端末120cを含む。
アクセス端末は、任意の適切な電子デバイス、例えば、無線電話、有線電話、ラップトップコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、データトランシーバ、モデム、ポケットベル、カメラ、ゲーム機、MPEGオーディオレイヤ3(MP3)プレーヤ、メディア・ゲートウェイ・システム、オーディオ通信デバイス、ビデオ通信デバイス、マルチメディア通信デバイス、前述した任意のデバイスのコンポーネント(例えば、印刷回路板、集積回路、又は回路コンポーネント)、又は任意の他の電子デバイスである。アクセス端末は、当業者によって、ハンドセット、無線通信デバイス、無線電話、携帯電話、有線通信デバイス、有線電話、ユーザ端末、ユーザ機器、移動局、モバイルユニット、加入者ユニット、加入者局、無線局、モバイルラジオ、ラジオテレフォン、又は他の用語で呼ばれる。
図1において、1つの態様によれば、第1のアクセス端末120aは無線電話であり、第2のアクセス端末120bは有線電話であり、第3のアクセス端末120cはメディア・ゲートウェイ・システムである。通信システム100は、回路交換(CS)定義域130、インターネット・プロトコル・マルチメディア・サブシステム(IMS)定義域150、及び公衆交換電話網(PSTN)160を更に含む。IMS定義域150は、広域ネットワーク(WAN)140、例えば、インターネットとオーバラップする。
CS定義域130は基地局132を含み、IMS定義域150はアクセスポイント152を含む。第3のアクセス端末120cはCS定義域130の中に含まれる。CS定義域130及びIMS定義域150の各々は、信号を送信、受信、及び処理する他の周知のコンポーネント又は他の電子デバイスを更に含むが、これらは本明細書で説明されるコンセプトを不明瞭にすることを避けるため図示されていない。アクセス端末120bは、PSTN160又はケーブルモデム(図示されず)へ接続され、CS定義域130、IMS定義域150、及びWAN140へ結合される。
CS定義域は、例えば、セルラ定義域である。CS定義域は、セルラ通信ネットワーク、例えば、第2世代無線又はセルラ技術(2G)、第3世代無線又はセルラ技術(3G)、第4世代無線又はセルラ技術(4G)、セルラ符号分割多元接続(CDMA)、広帯域符号分割多元接続(WCDMA)、時分割多元接続(TDMA)、周波数分割多元接続(FDMA)、直交周波数分割多元接続(OFDMA)、CDMA 2000 EV−DO、CDMA 2000 1XRTT、グローバル・システム・フォー・モバイル・コミュニケーションズ(GSM)、ウルトラ・モバイル・ブロートバンド(UMB)、又は他の適切なセルラ技術をサポートする。CS定義域130は、セルラ通信ネットワークと併せて有線通信ネットワークを更にサポートする。
IMS定義域は、無線通信ネットワーク、例えば、広域ネットワーク(WAN)、無線ローカル・エリア・ネットワーク(WLAN)、マイクロ波アクセスのための世界相互運用(WiMAX)、ワイヤレスフィディリティ(Wi−Fi)、電気電子技術者協会(IEEE)802.11、ブルートゥースベース・ワイヤレス・パーソナル・エリア・ネットワーク(WPAN)、ウルトラワイドバンド(UWB)、長期発展(Long Term Evolution)(LTE)、ホームラジオ周波数(HomeRF)、又は他の適切な無線通信ネットワークをサポートする。IMS定義域150は、無線通信ネットワークと併せて有線通信ネットワーク(例えば、有線ローカル・エリア・ネットワーク(LAN))もサポートする。
第1のアクセス端末120aは、CS定義域130又はIMS定義域150を使用して第2のアクセス端末120bと通信する。第1のアクセス端末120aがCS定義域130を使用するとき、第1のアクセス端末120aは基地局132を利用し、基地局132は、第1のアクセス端末120aがCS定義域130の中のデバイス及びCS定義域130へ接続されたデバイス(例えば、第2のアクセス端末120b)と通信することを許す。第1のアクセス端末120aがIMS定義域150を使用するとき、それはアクセスポイント152を利用する。アクセスポイント152は、第1のアクセス端末120aが、IMS定義域150の中のデバイス及びIMS定義域150へ接続されたデバイス(例えば、第2のアクセス端末120b)と通信することを許す。通信システム100は、1つのCS定義域及び1つのIMS定義域と一緒に示されるが、通信システム100は、多数のCS定義域、多数のIMS定義域、多数の基地局、多数のアクセスポイント、多数のPSTN、及び/又は追加のアクセス端末を含んでもよい。
CS定義域130、IMS定義域150、PSTN160、及びWAN140の各々は、1つ又は複数の電子デバイスを含む。基地局132、及び第1、第2、及び第3のアクセス端末120a、120b、及び120cの各々は、1つの電子デバイスであるか、多数の電子デバイスを含む。
図2は、電子デバイスの例を示す概念的ブロック図である。電子デバイス200は処理システム202を含む。処理システム202は、バス204又は他の構造又はデバイスを介して受信機206及び送信機208と通信することができる。受信機206はアンテナ226から信号を受信し、送信機208はアンテナ228を使用して信号を送信する。バス以外の通信手段が、開示された構成と一緒に利用され得ることを理解すべきである。処理システム202は、オーディオ、ビデオ、マルチメディア、及び/又は通信のために送信機208へ提供される他のタイプのデータを生成することができる。加えて、オーディオ、ビデオ、マルチメディア、及び/又は他のタイプのデータが、受信機206で受信され、処理システム202によって処理され得る。
メモリ210又は処理システム202の中に記憶されるソフトウェアプログラムは、様々なネットワークへのアクセスを制御及び管理し、他の通信及び処理機能を提供するため処理システム202によって使用される。ソフトウェアプログラムは、様々なユーザ・インタフェース・デバイス、例えば、ディスプレイ212及びキーパッド214のために処理システム202へのインタフェースも提供する。
処理システム202は、ソフトウェア、ハードウェア、又は双方の組み合わせを使用して実装される。例として、処理システム202は1つ又は複数のプロセッサを用いて実装される。プロセッサは、汎用マイクロプロセッサ、マイクロコントローラ、ディジタル信号プロセッサ(DSP)、特定用途集積回路(ASIC)、フィールド・プログラマブル・ゲート・アレイ(FPGA)、プログラマブル論理デバイス(PLD)、コントローラ、状態機械、ゲーテッドロジック、離散的ハードウェアコンポーネント、又は計算又は情報の他の操作を実行できる他の適切なデバイスである。処理システム202は、ソフトウェアを記憶するための1つ又は複数のコンピュータ読み取り可能メディアも含む。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、又は他の名称で呼ばれるが、命令、データ、又はこれらの組み合わせを意味するものとして広く解釈されるべきである。命令は、(例えば、ソースコード形式、バイナリコード形式、実行可能コード形式、又は他の適切なコード形式の)コードを含む。
図2は、2つの別個のアンテナ226及び228を示すが、電子デバイスは受信機206及び送信機208の双方のために1つの共通アンテナを採用してもよく、又は多数のアンテナを採用してもよい(例えば、受信機206及び送信機208の各々又は1つが、1つを超えるアンテナを含んでもよい)。電子デバイスは、図2で示されない他のコンポーネントを含んでもよく(例えば、周辺デバイス)、又は図2で示されるよりも少ないコンポーネントを含んでもよい。受信機206及び送信機208は、他の構成ではトランシーバへ組み合わせられてもよい。処理システム202の機能の幾つかは、図2で示される他のブロックの1つ又は複数、例えば、受信機206及び送信機208によって実行されてもよく、受信機206及び/又は送信機208の機能の幾つかは、他のプロックの1つ又は複数、例えば、処理システム202によって実行されてもよい。図1及び図2で示される通信システム及び電子デバイスは単なる例であり、主題の技術は他のタイプの通信システム及び他のデバイスの中で実施されてもよい。
図3は、電子デバイスの例を示す他の概念的ブロック図である。電子デバイス300は、サイクル吸収カウンタ350を含む。これは増分値R310を入力として受け取ることができる。サイクル吸収カウンタ350は、源クロック信号320も受け取ることができる。源クロック信号320は、サイクル吸収カウンタ350を計時するために使用される。サイクル吸収カウンタ350は、ターゲットクロック信号330を出力として提供し、ターゲットクロック信号330はR310及び源クロック信号320に基づいて生成される。電子デバイス300は、図2で示されるコンポーネントの幾つか又は全部を含むか、又は代案として、図3で示されるコンポーネントは、図2で示されるコンポーネントの幾つかの中へ組み入れられてもよい。例えば、サイクル吸収カウンタ350は、処理システム202、受信機206、送信機208、又はこれらの組み合わせの中へ組み入れられてもよい。
図4は、サイクル吸収カウンタの例を示す概念的ブロック図である。サイクル吸収カウンタ350は、モジュロNカウンタであるカウンタ460、及びサイクル吸収ブロック470を含む。カウンタ460は、R310を受け取ることができ、源クロック信号320を使用して計時されることができ、カウンタ出力465を産出することができる。サイクル吸収ブロック470は、源クロック信号320の1つ又は複数のサイクルを吸収し(例えば、省略又は削除し)、ターゲットクロック信号330を産出する。サイクル吸収カウンタの動作は、この後で詳細に説明される。
開示の1つの態様において、サイクル吸収カウンタは、新規な、単純であるが強力なメカニズムを提供し、ターゲットクロック信号の周波数(例えば、所望の周波数)と調波関係を有しない周波数の源クロック信号から同期クロック及びデータを生成する。源クロック信号の周波数(源周波数)及びターゲットクロック信号の周波数(ターゲット周波数)が調波関係を有しないとき、源及びターゲット周波数は、例えば、相互の倍数ではない。多数のターゲットクロック信号は、例えば、多数のサイクル吸収カウンタを利用して、単一の源クロック信号から生成される。各サイクル吸収カウンタは、このカウンタに対応するターゲットクロック信号を生成する。ターゲットクロック信号は、ディジタルクロック信号であってもよい。
サイクル吸収カウンタは、源クロック信号の中に存在する潜在的周波数ドリフト(時には、周波数オフセットと呼ばれる)を補正することもできる。例えば、源クロック信号の周波数は、水晶振動子の周波数ドリフトに起因して時間と共にドリフト(又は変化)するかも知れない。サイクル吸収カウンタは、この周波数ドリフトを自動的に補正する。注意すべきは、主題の技術が、周波数ドリフトを有する源クロック信号、周波数ドリフトを潜在的に有する源クロック(例えば、潜在的にドリフトする周波数を有する源クロック信号)、並びに周波数ドリフトを有しない源クロック信号へ適用可能であることである。
サイクル吸収カウンタは、1つのクロック定義域から他のクロック定義域へ、データを任意的な正確度で補間するためにも使用される。
しばしば同一チップ上に集積される現代の多標準及び多モードトランシーバにおいて、全てのターゲット周波数との調波関係を有しない(又は、有することのできない)複数の源(又は単一の源)から、異なるターゲットクロッキング周波数を効率的に生成する必要性が常に起こる。「多標準」の用語は、多くのプロトコル、例えば、CDMA、GSM、及び全地球測位システム(GPS)を意味する。「多モード」の用語は、同じ標準であるが異なるクロッキング周波数を必要とする標準の、異なるバージョンであるプロトコルを意味する。多モードプロトコルの例は、WCDMA1999及び高速ダウンリンクパケット接続(HSDPA)2003を含む。
信号のベースバンド処理は、記号レートの或る整数倍で最も便宜的に実行される。例えば、WCDMAベースバンド回路構成はKx3.84MHzで計時される。ここでKは2、4、8、16などである。CDMAでは、クロックはKx1.2288MHzで計時され、GSM/EDGE/GPRSベースバンド回路構成は、Lx270.8333kHzで計時される。ここでLは96又は時には192の高さである。
開示の1つの態様において、サイクル吸収の実装は簡単なクロック生成メカニズムを提供する。このメカニズムは効率的である。なぜなら、このメカニズムは簡単なハードウェア(例えば、カウンタ)を要求するからである。このハードウェア(例えば、カウンタ)は、周波数ドリフトを処置することができ、任意的な良質度のディジタルデータ再サンプリングへ必然的に役立つ。
開示の1つの態様において、源クロック信号の周波数(源周波数)は、ターゲットクロック信号の周波数(ターゲット周波数)よりも大きい(即ち、源周波数はターゲット周波数よりも高い)。言い換えれば、ftarg<fsrcである。ここで、ftargはターゲット周波数であり、fsrcは源周波数である。この規準は、実用設計で容易に達成され得る。というのは、クロック周波数の1つを超える約数が、通常、求められ得るからである。他の例示的構成において、源周波数はターゲット周波数よりも大きいが、源周波数はターゲット周波数の2倍よりも小さい。更に他の例示的構成において、源周波数はターゲット周波数よりも大きいが、ターゲット周波数の3倍よりも小さい。注意すべきは、これらは単に例示的な例であり、主題の技術はこれらの例に限定されないことである。
サイクル吸収の機能性
図3、図4、及び図5で示されるように、サイクル吸収カウンタ350は源クロック信号320によって計時され、(ターゲット周波数に依存して)下記のように計算され増分される。サイクル吸収カウンタ350は源クロック信号320のクロックサイクル(例えば、図5で示されるクロックサイクルC)ごとに単純に増分され、カウンタ460がオーバフロー(回転)するとき、常にサイクル吸収ブロック470は源クロック信号320のクロックサイクル(又はパルス)を吸収(例えば、省略又は削除)することができる。言い換えれば、ターゲットクロック信号330からのクロックパルス(又はサイクル)は、図5で示されるように、吸収(例えば、省略又は削除)される。源クロック信号の1つ又は複数のクロックサイクル又はパルスが吸収されるとき、これはターゲットクロック信号からの1つ又は複数のクロックパルス又はサイクルの吸収と見ることができる。
開示の1つの態様において、ターゲットクロック信号は、源クロック信号と同じであると見ることができるが、幾つかのサイクル又はパルス(ティック)が消失されている。ターゲットクロック信号は、1つ又は複数のクロックサイクル又はパルスが吸収(例えば、省略、削除、又は消失)されている点でサイクル吸収クロック信号として見てもよい。ターゲットクロック信号330は所望のターゲット周波数を有し、この周波数は平均して時間と共に変化せず、従って平均して一定である。ターゲットクロック信号は、源クロック信号320との同期を保つことができ、これはしばしばシステム時間を維持するうえで非常に望ましい特性である。サイクル吸収メカニズムに依存して、ターゲットクロック信号330は、源クロック信号320が周波数オフセットと共にドリフトしても、正確な平均周波数を維持することができる。これは実際のモデムで重要である。実際のモデムは、水晶振動子、温度、及び/又はサプライの変動を理由とする周波数ドリフトを補正する必要がある。更に、毎時におけるサイクル吸収カウンタ350の内容(例えば、カウンタ出力465)は数値であり、この数値は、後で詳細に説明されるように、設計の複雑度に依存して、任意的に良好な再サンプリング性能を有する再サンプリング回路を自然に支援する。
図3、図4、及び図5を参照して、サイクル吸収カウンタの例示的動作が下記で示される。源クロック信号320は100の周波数を有すると仮定する(fin=100)。周波数の単位はヘルツであるが(例えば、MHz、GHz、kHz)、単位は解析に影響しないので、この例では言及されない。ターゲットクロック信号330の所望される周波数は70であると仮定する(fout=70)。故に、この例において、N=10、M=7、R=N−M=3である。一般的に、N及びMは整数であり、これらの比N/Mは源及びターゲット周波数の比(fin/fout)を最も近く近似する。1つの例において、上記の規準を満たす最小の可能な整数がN及びMについて選択される。他の例において、上記の規準を満たす最大の可能な整数がN及びMについて選択され、そのような選択は微細な周波数調節に有利である。サイクル吸収カウンタ350は、N(この例では10)の源クロックパルスからのR(この例では3)が、ターゲットクロック信号に寄与することを妨げる(即ち、源クロック信号のNのサイクルごとにRを「吸収」する)。
図5は、源クロック信号320、カウンタ出力465、及びターゲットクロック信号330を示す。サイクル吸収カウンタ350は、源クロック信号320のティックごとに(又はサイクルごとに)R(この例ではN−M=3)で増分され、N(この例では10)でオーバフローし得る。ターゲット(又は出力)クロック信号は、源周波数のM/N(この場合は70%)に等しい平均周波数を有することを検証し得る。
それ故に、この例示的実装において、サイクル吸収カウンタ350はR=3の増分を有し、N=10以上の値でオーバフローする。この場合、カウンタは図5で列挙された値で循環する。カウンタ460は単にモジュロNカウンタであり、この例ではN=10である。カウンタ460のスタート状態は無関係である。
Figure 2011509568
サイクル吸収カウンタ350のオーバフローは、多くの異なる方途で検出され得る。1つの方途は、カウンタ出力465の値が増分値(例えば、この場合はR=3)よりも小さいかどうかを決定することによって、オーバフローを検出することである。他の方途は、カウンタ出力465の値を監視し、カウンタ出力465の現在の値がカウンタ出力465の前の値よりも小さいとき、オーパフローが起こったと決定することである。これらは単なる例であり、主題の技術はこれらの例に限定されない。
周波数制御
図3、図4、及び図5を依然として参照すると、開示の1つの態様によれば、サイクル吸収カウンタ350は、源クロック信号320の周波数ドリフトを容易に補正することができ、平均して周波数安定ターゲットクロック信号330を生じる。言い換えれば、ターゲットクロック信号330の周波数(ターゲット周波数)は、平均して、源クロック信号320の周波数(源周波数)よりも安定である(又は、より良好に制御される)。例えば、源クロック信号320が10%だけドリフトし、この周波数が(100から)110になると仮定すれば、カウンタ460は、源周波数のドリフトに順応するため、R=4で増分してN=11でオーバフローするように(モジュロN)プログラムされ得る。平均のターゲット周波数は一定のままであり、例えば、70である。言い換えれば、favg out=M/N・finである。ここで、favg outは平均ターゲット周波数であり、finは源周波数であり、Mはこの場合は7であり、Nはこの場合は10である。
注意すべきは、100万分(ppm)の10(0.001%)の周波数ドリフトでも、電子デバイスの動作に影響することである。なぜなら、例えば、10ppmの周波数ドリフトは、電子デバイスが動作することを許されない隣接周波数チャネルへ信号をドリフトさせるからである。故に、周波数安定ターゲットクロック信号は、例えば、周波数ドリフト(又は周波数オフセット)において1ppmよりずっと小さい値を有する。或る一定の敏感な応用、例えば、GPSにおいて、要求されるクロック正確度は、10億分の1(ppb)(これは0.001ppmである)のドリフトでも、性能に負のインパクトを与えるような正確度である。故に、敏感な応用の場合、周波数安定ターゲットクロック信号の周波数ドリフト量は、例えば、1ppbよりも小さく、0.1ppb、又は0.001ppb、又はもっと小さい。上記で説明されたこれらの周波数ドリフト量は単なる例であり、主題の技術はこれらの例に限定されない。
もし自動周波数制御(AFC)モジュールが、源クロック信号内の周波数ドリフトを正確に推定できれば、ターゲットクロック信号内の周波数ドリフトはゼロに達することができる。ターゲットクロック信号の周波数安定度は、AFCモジュールが、源クロック信号内の周波数ドリフトをどの程度正確に推定できるかに依存し得る。もし源クロック信号が周波数ドリフトを有するならば、ターゲットクロック信号は源クロック信号の周波数ドリフトよりも小さいか、又はずっと小さい周波数ドリフトを有し、又はターゲットクロック信号はゼロに近い周波数ドリフトを有するか、又は周波数ドリフトを有しない。周波数安定クロック信号は、常時周波数安定クロック信号、正確周波数制御クロック信号、厳重周波数制御クロック信号、及び/又は厳密周波数制御クロック信号と呼ばれる。
開示の1つの態様によれば、周波数オフセットが、例えば、自動周波数制御(AFC)モジュール(例えば、図7のAFCモジュール780を参照)によって推定されたと仮定すると、周波数オフセットの取り扱いは、概して、次のように進行する。
名目定数N、M、及びRが、源及びターゲット周波数の名目の対(fin,fout)について決定されたと仮定する。ここで、AFCメカニズムは、利用可能な周波数finがXppmだけドリフトし、実際の源(又は利用可能な)周波数がf’in=fin・(1+X・10−6)になったと仮定する。この場合、サイクル吸収カウンタ350の中で再プログラムされる必要がある全てのことは、例えば、N及びRをN’及びR’として再プログラムすることである。これは次のように表され得る。
Figure 2011509568
名目定数N及びRを上記の方途で変更することは、サイクル吸収カウンタ350からの一定のターゲット周波数を維持できることを示し得る。言い換えれば、もし周波数オフセットの推定値が利用可能であれば、サイクル吸収カウンタ350は再プログラムされ、(ドリフトを削除して)安定なターゲット(又は出力)周波数を、簡単で効率的なやり方で維持し得る。
開示の1つの態様において、源クロック信号の見込み又は実際の周波数ドリフトは、ターゲットクロック信号の中で自動的に補償され得る。サイクル吸収カウンタは、ターゲットクロック信号を生成するとき、源クロック信号内の周波数ドリフトを適応的又は自動的に補正するように構成される。これはAFCモジュールから引き出される周波数ドリフト(又はオフセット)の1つ又は複数の推定値に基づく。
再サンプリングの機能性
ここで図3〜図6を参照すると、開示の1つの態様において、サイクル吸収カウンタ350は、データ(例えば、ディジタルデータ)を再サンプリングするために使用され得る。これが可能となる理由は、任意のクロック区間におけるカウンタ内容(例えば、カウンタ出力465)が、周波数fout(これは利用可能でない)を有する仮説の理想ターゲットクロック信号630のティックと周波数finを有する源クロック信号320のティックとの間の分数時間差を表し得るからである。
Figure 2011509568
この分数によって、(期間Tin=1/finで規則的に到着する)源クロック信号320のティックは、図6で示されるように変位される。これはディジタルデータの再サンプリングに非常に有用である。なぜなら、それは既存及び望ましい(再サンプリングされる)データのクロック信号間のタイミング関係を確立できるからである。
依然として図3〜図6を参照して、例示的再サンプリング動作が示される。この例において、再びfin=1/Tin=100及びfout=70と仮定する。従って、上述したように、サイクル吸収カウンタ350によって産出されるターゲットクロック信号330は、fout=70の平均周波数を有するが、この期間は一様ではなく、Tin(吸収されない源クロック期間)と2・Tin(吸収される源クロック期間)との間で変動する。
Figure 2011509568
理想ターゲットクロック信号630のこれらの仮説のティックは、図6で示されるように、τで示されるToutの分数だけ源クロック信号320の規則的(Tinごとの)ティックから変位される。更に、実のターゲットクロック信号330のティックで計時されるディジタルデータは、仮説の理想ターゲットクロック信号630のティックで計時されるものと見ることができる。というのは、それらの間に1対1の対応(又はマッピング)が存在するからである。実のターゲットクロック信号330と理想ターゲットクロック信号630は、同じ平均周波数foutを有する。
Figure 2011509568
図6は上記の例を示す。1つの態様において、理想(実在しない)ターゲットクロック信号630と実ターゲットクロック信号330との間の1対1の対応(又はマッピング)が存在する。カウンタ内容c[n](例えば、カウンタ出力465)を使用して、利用可能なデータ及び所望される(又は補間される)データの相対的時間位置を識別するため、任意の補間(例えば、線形、多項式、又はその他)を実行し得る。
補間は、サイクル吸収カウンタ350の内容c[n]を知るだけで、いずれかの方向で実行され得る。2つの例示的プロセスが下記で説明される。
(1)実ターゲットクロック信号330によって計時される(又は、この信号に乗っている)データを、源ターゲットクロック信号320によって計時される(又は、この信号に乗っている)データへ再サンプリングする。実ターゲットクロック信号330によって計時されるデータは、仮説の理想ターゲットクロック信号630のティックによって計時される(又は、このティックに乗っている)データとして見ることができる。この再サンプリングプロセスは、例えば、一様クロッキングサイクルの、しかし潜在的に周波数オフセットされる源クロック信号によって計時されるディジタル/アナログ変換器(DAC)へディジタルデータを送る前にデータを再サンプリングするデータ送信動作の間に起こる。例示的な再サンプリング動作は、図7で示される。送信ベースバンドプロセッサ770において、データは原初に実ターゲットクロック信号330によって計時される。再サンプリング器760は、実ターゲットクロック信号330によって計時されるデータを、源クロック信号320によって計時されるデータへ再サンプリングする。このデータは、次いで源クロック信号320によって計時されるDAC740へ送られる。上述したように、ターゲット(サイクル吸収された)クロック信号330は、非一様なサイクルを有するが、自動的に周波数制御され、これによって源クロック信号320に存在する周波数オフセットの影響を削除する。
(2)一様なサイクルの、しかし潜在的に周波数オフセットされた源クロック信号320によって計時される(又は、この信号の上に乗っている)データを、非一様なサイクルの、サイクル吸収される、しかし「正確に周波数制御される」ターゲットクロック信号330によって計時される(又は、この信号の上に乗っている)データへ再サンプリングする。補間器の設計は異なるが、補間に必要なタイミング情報は、サイクル吸収カウンタ350の内容によって(例えば、単独で)提供され得る。この再サンプリングプロセスは、例えば、アナログ/ディジタル変換動作がアナログ/ディジタル変換器(ADC)によって実行された後にデータを再サンプリングするデータ受信動作の間に起こる。ADCは、突出を回避するため一様なクロッキングを必要とし、一様なサイクルの、しかし潜在的に周波数オフセットされる源クロック信号によって計時される。例示的再サンプリング動作は図8で示される。源クロック信号320によって計時されるADC840がアナログ/ディジタル変換を実行した後、再サンプリング器860は、源クロック信号320によって計時されるデータを、ターゲットクロック信号330によって計時されるデータへ再サンプリングする。
開示の1つの態様において、一様なサイクルは、例えば、略等しい持続時間を有する信号のクロックサイクル、又は信号の2つの連続ティックの間に経過される時間が略一定である信号のクロックサイクルを意味する。他の態様において、一様なサイクルは、時間変動周波数ドリフトを有してもよい。更に他の態様において、一様なサイクルは、サイクル当たりのドリフト量が、サイクルの持続時間よりも略小さい場合の時間変動周波数ドリフトを有してもよい。更に他の態様において、一様なサイクルを有する信号の周波数は、非常に遅く変動してもよい。更に他の態様において、一様なサイクルは、例えば、略一様なサイクルを意味する。開示の1つの態様において、非一様なサイクルは、例えば、信号の或る一定の連続ティックの間の1つ又は複数の非均等持続時間を有する信号のクロックサイクルを意味する。他の態様において、第2の信号が第1の信号の1つ又は複数のサイクルの吸収(例えば、省略又は削除)又はそれらに基づいて生成されるとき、第2の信号は非一様なサイクルを有すると見ることができる。更に他の態様において、非一様なサイクルは、例えば、略非一様なサイクルを意味する。データの再サンプリングは、時には、データの翻訳、変形、又は変換を意味し得る。
データの例示的補間: 線形補間
開示の1つの態様において、サイクル吸収カウンタの内容を使用して双方の方向でデータを補間する例示的線形補間が下記で示される。サイクル吸収及び線形補間関係の機能性は、次の疑似コードで説明され得る。
Figure 2011509568
上記で示された疑似コード内の値N、M、及びRは、図3、図4、及び図5を参照して上記で説明されたN、M、及びRである。ここで、平均ターゲット周波数は、源周波数のM/Nである。nは源クロック信号320のインデックスであり、mはターゲットクロック信号330のインデックスであり、y[n]は源クロック信号320によって計時される(又は、この信号の上に乗っている)データであり、x[m]はターゲットクロック信号330によって計時される(又は、この信号の上に乗っている)データである。
図6で示される例示的動作へ戻って、もしデータが第1のクロック定義域(例えば、源クロック信号320)から第2のクロック定義域(例えば、ターゲットクロック信号330)へ再サンプリングされるならば、データは、再サンプリングの後、第2のクロック定義域(例えば、ターゲットクロック信号330)のクロック信号によって計時される。加えて、第2のクロック定義域内のデータは、次のように第1のクロック定義域内の2つの隣接データ間で線形(又は他の)補間を実行することによって、第1のクロック定義域内のデータから決定される。例えば、源クロック信号320の第1のティックにおけるデータは、ターゲットクロック信号330の第1のティックにおけるデータとして現れる。源クロック信号320の第2のティックにおけるデータ及び第3のティックにおけるデータは、ターゲットクロック信号330の第2のティックにおけるデータを線形に補間するために使用される。源クロック信号320の第3のティックにおけるデータ及び第4のティックにおけるデータは、ターゲットクロック信号330の第3のティックにおけるデータを線形に補間するために使用される。源クロック信号320の第5のティックにおけるデータ及び第6のティックにおけるデータは、ターゲットクロック信号330の第4のティックにおけるデータを線形に補間するために使用される。源クロック信号320の第5のティックでは、オーバフローが存在するので、源クロック信号320の第4のティックにおけるデータと第5のティックにおけるデータとの間では、補間は実行されない。上記で提示された疑似コードは、この動作を示す。
もしデータが、第2のクロック定義域(例えば、ターゲットクロック信号330)から第1のクロック定義域(例えば、源クロック信号320)へ再サンプリングされるならば、データは、再サンプリングの後、第1のクロック定義域(例えば、源クロック信号320)のクロック信号によって計時される。加えて、第1のクロック定義域内のデータは、第2のクロック定義域内の2つの隣接データ間で線形補間を実行することによって、第2のクロック定義域内のデータから決定される。上記で提示された疑似コードは、この動作を示す。
上記で説明された線形補間は、単に1つの例示的スキームであり、1つの例示的構成に従ってハードウェア内の1つの掛算器を用いるだけで実装され得る。注意すべきは、他の構成において、多数の掛算器び/又は他のコンポーネントが利用されてもよいことである。1つの態様において、源クロック信号(一様な期間であるが、潜在的に周波数オフセットを有する)のティックと所望の平均周波数を有するターゲットクロック信号(周波数オフセットについて一様に補正される)のティックとの間のタイミング関係は、任意の時点でサイクル吸収カウンタの内容c[n]によって提供され得る。1つの態様において、このタイミング情報は、或る補間方法に対する前提条件であるにすぎない。他の態様において、他の情報が補間方法の前提条件として使用され得る。
線形補間以外の補間手法(例えば、多項式又は他の非線形手法)が、例えば、複雑度が高くなるという費用をかけて追求され得る。そのような他の補間手法は、サイクル吸収カウンタの内容(例えば、c[n]、τ)に基づいて実行されてもよい。そのような手法も、データが再サンプリングされるクロック信号の2つ以上の隣接又は非隣接ティックにおけるデータに基づく。例えば、データが再サンプリングされる第1のクロック信号の2つを超えるティックからのデータが、第2のクロック信号の所与のティックにおける再サンプリングされるデータを決定するために使用され得る。この場合、2つを超えるティックからのデータが収集され得るように、遅延が加えられ得る。これらは単に幾つかの例であり、主題の技術は他の補間スキームを利用してもよい。
送信又は受信動作におけるサイクル吸収クロック信号の利用
図7は、送信動作の間にデータを再サンプリングするためサイクル吸収カウンタを利用する電子デバイスのハードウェア構成の例を示す概念的ブロック図である。電子デバイス700は、増幅器(AMP)710、ミクサ720、アナログ・アンチエイリアシング・フィルタ(AAF)730、ディジタル/アナログ変換器(DAC)740、再サンプリング器760、送信ベースバンドプロセッサ770、及びサイクル吸収カウンタ350を含む。再サンプリング器760は、サイクル吸収カウンタ350の内容を使用してデータを補間するように構成された補間器765を含む。補間器765は線形又は非線形である。再サンプリング器760は一連のデータを1つのクロック定義域から他のクロック定義域へ再サンプリングする。
送信ベースバンドプロセッサ770において、データはターゲットクロック信号330によって計時される。再サンプリング器760は源クロック信号320及びターゲットクロック信号330を受け取る。再サンプリング器760は、送信ベースバンドプロセッサ770からデータを受け取り、ターゲットクロック信号330によって計時されるデータを、源クロック信号320によって計時されるデータへ再サンプリングする。再サンプリング器760によって出力されたデータは、源クロック信号320によって計時されるDAC740へ送られる。DAC740からの信号出力は、アナログAAF730、ミクサ720(ここで、信号は送信局部発振器(TxLO)信号と混合されてアップコンバートされる)、次いでAMP710へ送られる。信号は、次いで、例えば、図2で示されるアンテナ228を使用して電子デバイス700の外側にある他の電子デバイスへ送信される。
電子デバイス700は、図2で示されるコンポーネントの幾つか又は全部を含むか、代案として、図7で示されるコンポーネントは、図2で示されるコンポーネントの或るものの中へ組み入れられる。例えば、図7のサイクル吸収カウンタ350は、処理システム202、送信機208、又はこれらの組み合わせの中へ組み入れられる。AMP710、ミクサ720、アナログAAF730、及びDAC740は、送信機208の中に実装されてもよい。再サンブル器760及び送信ベースバンドプロセッサ770は、処理システム202、送信機208、又はこれらの組み合わせの中に実装されてもよい。
図8は、受信動作の間にデータを再サンプリングするためサイクル吸収カウンタを利用する電子デバイスのハードウェア構成の例を示す概念的ブロック図である。電子デバイス800は、低雑音増幅器(LNA)810、ミクサ820、アナログ・アンチエイリアシング・フィルタ(AAF)830、アナログ/ディジタル変換器(ADC)840、ディジタル低域通過フィルタ(LPF)850、再サンプリング器860、受信ベースバンドプロセッサ870、自動周波数制御(AFC)モジュール880、及びサイクル吸収カウンタ350を含む。再サンプリング器860は、サイクル吸収カウンタ350の内容を使用してデータを補間するように構成された補間器865を含む。補間器865は、線形又は非線形である。
LNA810は、アンテナ、例えば、図2のアンテナ226を介して電子デバイス800の外側にある電子デバイスから信号を受け取る。信号は、次いで、受信局所発振器(RxLO)を使用するミクサ820によって混合される。信号は、アナログAAF830へ、次いで源クロック信号320によって計時されるADC840へ送られる。ADC840の出力は、ディジタルLPF850へ送られる。再サンプリング器860は、次いで、源クロック信号320によって計時されるデータを取り、それをターゲットクロック信号330によって計時されるデータへ変換する。ターゲットクロック信号330によって計時されるデータは、ターゲットクロック信号330を使用する受信ベースバンドプロセッサ870によって処理される。再サンプリング器860は、源クロック信号320及びターゲットクロック信号330を受け取る。
AFCモジュール880は周波数ドリフトを検出し、検出に応答して、AFCモジュール880は源クロック信号320の中の周波数ドリフトの量を推定する。推定された情報は、前述した値N’及びR’を生成できるプロセッサ(例えば、図2の処理システム202の中の処理ブロック)へ送られる。図8のサイクル吸収カウンタ350は、値N、M、及びR、又は値N’、M、及びR’を受け取る。加えて、送信動作のための図7のサイクル吸収カウンタ350は、値N、M、及びR、又は値N’、M、及びR’を受け取る。値N’及びR’は、図8のAFCモジュール880によって生成される推定情報から引き出される。この段落で説明されるプロセスは、自動的に実行される。1つの態様において、AFCモジュール880は、源クロック信号320の中の周波数ドリフトの量を自動的に決定する。
電子デバイス800は、図2で示されるコンポーネントの幾つか又は全部を含むか、代案として、図8で示されるコンポーネントは、図2で示される或るコンポーネントの中へ組み入れられる。例えば、図8のサイクル吸収カウンタ350は、処理システム202、受信機206、又はこれらの組み合わせの中へ組み入れられる。LNA810、ミクサ820、アナログAAF830、及びADC840は、受信機206の中に実装される。ディジタルLPF850、再サンプリング器860、受信ベースバンドプロセッサ870、及びAFCモジュール880は、処理システム202、受信機206、又はこれらの組み合わせの中に実装される。
図7及び図8は、サイクル吸収ターゲットクロック信号の例示的利用及び送信機及び受信機内の関連再サンプリング動作を示す。これらの例示的動作において、少なくとも2つのクロック定義域が維持される。即ち、1つは(例えば、源クロック信号320を使用する)アナログ処理のためのアナログクロック定義域であり、1つは(例えば、ターゲットクロック信号330を使用する)ディジタル処理のためのディジタルクロック定義域である。源クロック信号320は、一様なクロッキングサイクルを有するが、時間と共に周波数ドリフトする傾向がある。ターゲットクロック信号330は、クロックパルス(又はクロックサイクル)の吸収に起因して非一様なクロッキングサイクルを有するが、厳重に周波数制御される。非一様なクロックサイクルをターゲットクロック信号が有することは、もしデータのインテグリティが再サンプリング器760及び860で維持されるならば、ベースバンド処理又はディジタル処理に影響しない。データのインテグリティは、例えば、上述したデータ補間スキームを利用することによって維持され得る。ターゲットクロック信号が正確に周波数制御され得る(ドリフトを有しない)ことは、高度に望ましい特性である。上記で論議したように、ターゲットクロック信号は、例えば、図8で示される自動周波数制御(AFC)モジュール880からの情報に基づいて、正確に周波数制御され得る。
注意すべきは、主題の技術が、多数のクロック定義域(例えば、2を超えるクロック定義域)を有することである。ここで、各クロック定義域は、異なるクロック周波数を有する。1つの例において、1つ又は複数のアナログクロック定義域及び1つ又は複数のディジタルクロック定義域が存在する。
開示の1つの態様によれば、サイクル吸収カウンタを用いて、簡単で効率的なメカニズムが提供される。このメカニズムは、1つ又は複数の所望されるクロック信号の周波数を生成することができる。これらの周波数は、1つ又は複数の利用可能な源クロック信号の周波数に対して必ずしも調波関係を有しない。他の態様において、サイクル吸収カウンタは、1つ又は複数のターゲットクロック信号の周波数を生成するために利用され得る。これらの周波数は、1つ又は複数の源クロック信号の周波数に対して調波関係を有する(又は有することができる)。そのような場合、サイクル吸収動作は周波数分割として見ることができる。
更に他の態様において、サイクル吸収メカニズムは、第1のクロック定義域(この定義域は、例えば、周波数ドリフトするが、略一様な持続時間のクロックサイクルを有する)からの、第2のクロック定義域(この定義域は、例えば、周波数制御されるが、可能性として非一様なサイクルを有する)の生成を可能にし、及び1つのクロック定義域から他のクロック定義域へのデータの再サンプリング(例えば、データの遷移)を可能にするメカニズムとして見てもよい。クロック定義域の各々は1つ又は複数のクロック信号を含む。
更に他の態様において、2つの周波数の関係を支配する定数N及びMは、任意的な良好度で周波数を近似して周波数ドリフト(周波数オフセット)を補正するように選択され得る。1つの態様において、サイクル吸収カウンタは、周波数をドリフトする傾向のある源クロック信号を、正確に周波数制御されるターゲットクロック信号へ変形し、ターゲットクロック信号が源クロック信号よりも周波数安定となるように使用される。源周波数は、例えば、ターゲット周波数よりも小さくない。更に、サイクル吸収カウンタの内容は、任意的な良好度のディジタルデータ補間をサポートし得る。本明細書で説明されるサイクル吸収カウンタは、必要とされる全てのターゲットクロック信号について単一の周波数源を使用する現代の多モード及び多標準トランシーバ(可能性として集積される)の効率的設計に非常に有用である。
1つの態様によれば、非常に簡単なディジタル回路(例えば、適切なカウンタ)が使用されて、複雑度を極度に低減し、市場でますます普通になっている現代の多モード、多標準トランシーバで起こるような異なる(従って調波関係を有しない)基本的記号レートの倍数であるクロッキングレートを引き出す。サイクル吸収カウンタを利用するこの多モードクロック生成は、クロック源に普通に存在する周波数ドリフト(又は周波数オフセット)を容易に補正し、1つのクロック定義域から他のクロック定義域へのシームレスなディジタルデータ再サンプリングを支援し得る。
定数N及びMの例が上記で説明されたが、注意すべきは、多くの異なる方途でN及びMが選択(又は前もって選択、又は前もって決定)されてもよいことである。この点に関して、定数Rは、前もって選択されるか前もって決定され得る。N及びMを決定する他の例として、源周波数が70MHzであり、ターゲット周波数が61.44MHz(即ち、16x3.84MHz)であると仮定すれば、Nは7000であるように選択され、Mは6144であるように選択される。代案として、Nは875であるように選択され、Mは768であるように選択される。
N及びMを決定する更に他の例として、源周波数が1,000,001Hzであり、ターゲット周波数が1,000,000Hzであると仮定すれば、Nは1,000,001であるように選択され、Mは1,000,000であるように選択される。この場合、1,000,001サイクルごとに1つのサイクルが吸収される。
図9A及び図9Bは、開示の1つの態様に従って、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する例示的方法を示す。方法は、電子デバイスによって実行される。方法は、第1の周波数を有する第1のクロック信号を受け取るプロセス910を備える。第1のクロック信号は一様なサイクルを有する。方法は、第2の周波数を有する第2のクロック信号を生成するプロセス920を更に備える。第2のクロック信号は非一様なサイクルを有し、第2の周波数は第1の周波数よりも小さい。プロセス920は、第1のクロック信号の1つ又は複数のクロックサイクルを吸収するプロセス925を備える。
図10は、開示の1つの態様に従って、1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスの例を示す。電子デバイス1000は、第1の周波数を有する第1のクロック信号を受け取るモジュール1010を備える。第1のクロック信号は一様なサイクルを有する。電子デバイス1000は、第2の周波数を有する第2のクロック信号を生成するモジュール1020を更に備える。第2のクロック信号は非一様なサイクルを有し、第2の周波数は第1の周波数よりも小さい。モジュール1020は、第1のクロック信号の1つ又は複数のクロックサイクルを吸収するモジュール1025を備える。
更に、電子デバイス1000は、図7又は図8で示される他のコンポーネントを備えてもよい。例えば、電子デバイス1000は、第1のクロック信号の定義域から第2のクロック信号の定義域へデータを補間するモジュール(例えば、再サンプリング器860又は補間器865)、又は第2のクロック信号の定義域から第1のクロック信号の定義域へデータを補間するモジュール(例えば、再サンプリング器760又は補間器765)を備える。
図11は、開示の1つの態様に従って、例示的コンピュータ読み取り可能メディアを示す概念的ブロック図である。コンピュータ読み取り可能メディア1100は、電子デバイス内の処理システムによって実行可能な命令を備える。命令は、サイクル吸収カウンタの内容を決定するコード1110、及び第1のシリーズのデータから再サンプリングされる第2のシリーズのデータを決定するコード1120を備える。第2のシリーズのデータは、サイクル吸収カウンタの内容に基づいて決定される。サイクル吸収カウンタは、第1の周波数を有する第1のクロック信号を受け取るように構成され、第2の周波数を有する第2のクロック信号を生成するように構成され、及び第2のクロック信号を生成するとき第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成される。もし第1のシリーズのデータが第2のクロック信号によって計時されるならば、第2のシリーズのデータは第1のクロック信号によって計時され、もし第1のシリーズのデータが第1のクロック信号によって計時されるならば、第2のシリーズのデータは第2のクロック信号によって計時される。サイクル吸収カウンタの内容は、第1及び第2の周波数に基づいて決定される。開示の1つの態様において、コード1110及びコード1120はハードウェアとして実装される。
様々な事例的機能は、例えば、本明細書で説明されるブロック、モジュール、要素、コンポーネント、方法、及びアルゴリズムを含めて、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせとして実装されることを当業者は了解するであろう。様々な機能は、全て主題の技術の範囲から逸脱することなく、異なるように配列されてもよい(例えば、異なる順序で配列され、又は異なる方途で区分されてもよい)。
もし機能がソフトウェアとして実装されるならば、機能はコンピュータ読み取り可能メディアに記憶されるか、コンピュータ読み取り可能メディアの1つ又は複数の命令又はコードとして伝送される。コンピュータ読み取り可能メディアは、コンピュータ記憶メディア及び通信メディアの双方を含む。通信メディアは、1つの場所から他の場所へのコンピュータプログラムの転送を容易にする任意のメディアを含む。記憶メディアは、コンピュータによってアクセスされ得る任意の利用可能なメディアである。
限定ではなく例として、そのようなコンピュータ読み取り可能メディアは、ランダム・アクセス・メモリ(RAM)、読み出し専用メモリ(ROM)、消去可能プログラム可能読み出し専用メモリEPROM、CD−ROM、又は他の光ディスク記憶装置、磁気ディスク記憶装置、他の磁気記憶デバイス、又は命令又はデータ構造の形式で所望のプログラムコードを保有又は記憶するために使用されてコンピュータによってアクセスされ得る他のメディアを備え得る。加えて、接続は、コンピュータ読み取り可能メディアと適切に呼ばれる。例えば、もしソフトウェアが、同軸ケーブル、光ファイバケーブル、対より線、ディジタル加入者線(DSL)、又は無線技術、例えば、赤外線、無線、及びマイクロ波を使用して、ウェブサイト、サーバ、又は他の遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、対より線、DSL、又は無線技術、例えば、赤外線、無線、及びマイクロ波は、メディアの定義の中に含まれる。ディスク(disk)及びディスク(disc)は、本明細書で使用される場合、コンパクトディスク(CD)、レーザディスク、光ディスク、ディジタル万能ディスク(DVD)、フロッピー(登録商標)ディスク、及びブルーレイディスクを含む。ここで、diskは、通常、データを磁気的に再生し、discはレーザを用いてデータを光学的に再生する。上記の組み合わせも、コンピュータ読み取り可能メディアの範囲に含めるべきである。
開示の1つの態様によれば、コンピュータ読み取り可能メディアは、命令を符号化又は記憶され、命令とシステムの残り部分との間の構造的及び機能的相互関係を定義するコンピューティング要素である。前記相互関係は、命令の機能性が実現されることを許す。命令は、例えば、電子デバイス又は電子デバイスのプロセッサによって実行可能である。命令は、例えば、コードを含むコンピュータプログラムであり得る。コンピュータ読み取り可能メディアは、1つ又は複数のメディアを備える。コンピュータの用語は、機械を含むように理解される。
開示されたプロセスにおけるステップの特定の順序又は階層は、例示的アプローチの1つの事例であることが理解される。設計の選好に基づいて、プロセスにおけるステップの特定の順序又は階層は再配列されてもよいことが理解される。ステップの幾つかは同時に実行されてもよい。添付の方法請求項は、様々なステップの要素を見本の順序で提示し、提示された特定の順序又は階層へ限定されることを意味しない。
これまでの説明は、本明細書で説明された様々な態様を当業者に実施させるために提供される。これらの態様に対する様々な修正は、当業者に容易に明らかであり、本明細書で規定される一般的原理は、他の態様へ適用されてもよい。故に、請求項は本明細書で示される態様へ限定されることを意図とせず、言語請求項と一致する十分な範囲を付与されるべきである。言語請求項において、単数形の要素への参照は、単数であることを特に陳述されていない限り、「1つだけ」の意味であることを意図とせず、むしろ「1つ又は複数」の意味であることを意図とする。特に他の意味であることを陳述されていない限り、「幾つか」の用語は1つ又は複数を意味する。男性の代名詞(例えは、his)は、女性及び中性(例えば、her及びits)を含み、この逆も真である。見出し及び小見出しは、あるとすれば、便宜のためだけに使用され、本発明を限定しない。注意すべきは、請求項の中で引用されるRの用語は、R又はR’又は双方を意味することである。
当業者にとって公知であるか後に公知となる、この開示の全体で説明されている様々な態様の要素への、全ての構造的及び機能的同等物は、参照により本明細書の中に明白に組み入れられ、請求項によって包含されることを意図とする。更に、本明細書で開示されているものは、そのような開示が請求項の中で明白に引用されているかどうかに関わらず、公共へ捧げられることを意図としない。請求項の要素が「means for」の句を使用して明白に引用されていない限り、又は方法請求項の場合に、要素が「step for」の句を使用して明白に引用されていない限り、要素は35U.S.C.§112、第6項の規定のもとで解釈されてはならない。

Claims (50)

  1. 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスであって、
    第1の周波数を有する第1のクロック信号を受け取るように構成されたモジュールを備え、前記モジュールは第2の周波数を有する第2のクロック信号を生成するように構成されており、前記モジュールは、前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、前記第1のクロック信号は一様なサイクルを有し、前記第2のクロック信号は非一様なサイクルを有し、前記第1の周波数は前記第2の周波数よりも大きい電子デバイス。
  2. 前記第2のクロック信号の前記第2の周波数は、前記第1のクロック信号の前記第1の周波数よりも安定である、請求項1に記載の電子デバイス。
  3. 前記モジュールはカウンタを含む、請求項1に記載の電子デバイス。
  4. 前記モジュールは、前記第1のクロック信号の前記第1の周波数がドリフトするときでも一定の平均周波数を維持する前記第2のクロック信号を生成するように構成されている、請求項1に記載の電子デバイス。
  5. 前記第2の周波数は前記第2のクロック信号の平均周波数である、請求項1に記載の電子デバイス。
  6. 前記第1の周波数は前記第2の周波数の2倍よりも小さい、請求項1に記載の電子デバイス。
  7. 前記第1のクロック信号は周波数ドリフトを有する、請求項1に記載の電子デバイス。
  8. 前記第2のクロック信号は周波数ドリフトを有しない、請求項7に記載の電子デバイス。
  9. 前記モジュールは、自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づいて、前記第2のクロック信号を生成するとき前記周波数ドリフトを適応的又は自動的に補正するように構成されている、請求項7に記載の電子デバイス。
  10. 前記第2のクロック信号は前記第1のクロック信号と同期する、請求項1に記載の電子デバイス。
  11. 前記第1のクロック信号は前記第2のクロック信号と調波関係を有しない、請求項1に記載の電子デバイス。
  12. 前記モジュールはモジュロNカウンタを備え、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数である、請求項1に記載の電子デバイス。
  13. 前記モジュールはモジュロNカウンタを備え、前記モジュールは前記第1のクロック信号のNサイクルごとに前記第1のクロック信号のRサイクルを吸収するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項1に記載の電子デバイス。
  14. 前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第1の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第2の周波数で計時される第2のシリーズのデータを生成するように構成されている、
    請求項1に記載の電子デバイス。
  15. 前記再サンプリング器は、前記第1のシリーズのデータを補間して前記第2のシリーズのデータを生成するように構成されている、請求項14に記載の電子デバイス。
  16. 前記第2のシリーズのデータは前記モジュールの前記内容に基づいて生成される、請求項14に記載の電子デバイス。
  17. 前記モジュールはモジュロNカウンタを備え、前記モジュールの前記内容は前記モジュロNカウンタの出力を備える、請求項16に記載の電子デバイス。
  18. 前記再サンプリング器は前記第1のシリーズのデータを第1のクロック定義域から受け取るように構成されており、前記再サンプリング器は前記第2のシリーズのデータを第2のクロック定義域で生成するように構成されている、請求項14に記載の電子デバイス。
  19. 前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第2の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第1の周波数で計時される第2のシリーズのデータを生成するように構成されている、
    請求項1に記載の電子デバイス。
  20. 再サンプリング器を更に備え、前記再サンプリング器は補間器を備える、請求項1に記載の電子デバイス。
  21. 前記補間器は線形補間器又は多項式補間器である、請求項20に記載の電子デバイス。
  22. 前記周波数ドリフトの量を決定するように構成された自動周波数制御(AFC)モジュールを更に備える、請求項7に記載の電子デバイス。
  23. 前記第2のクロック信号を生成するとき前記モジュールは前記AFCによって決定される前記周波数ドリフトの前記量に基づいて前記第1のクロックの1つ又は複数のクロックサイクルを吸収するように構成されている、請求項22に記載の電子デバイス。
  24. 複数のクロック定義域を維持するように構成されている、請求項1に記載の電子デバイス。
  25. 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスであって、
    第1の周波数を有する第1のクロック信号によって計時されるように構成されたサイクル吸収カウンタを備え、前記サイクル吸収カウンタは第2の周波数を有する第2のクロック信号を生成するように構成されており、前記サイクル吸収カウンタは前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、前記第1の周波数は前記第2の周波数よりも大きい電子デバイス。
  26. 前記サイクル吸収カウンタは、前記第1のクロック信号の各クロックサイクルで増分されるように構成されている、請求項25に記載の電子デバイス。
  27. 前記サイクル吸収カウンタは、もしサイクル吸収カウンタがオーバフローするならば前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されている、請求項25に記載の電子デバイス。
  28. 前記サイクル吸収カウンタはモジュロNカウンタを備え、前記サイクル吸収カウンタはRに基づいて増分するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項25に記載の電子デバイス。
  29. 前記第1のクロック信号は一様なサイクルを有し、前記第2のクロック信号は非一様なサイクルを有する、請求項25に記載の電子デバイス。
  30. 前記第1のクロック信号は周波数ドリフトを有し、前記第2のクロック信号は前記周波数ドリフトを有しない、請求項25に記載の電子デバイス。
  31. 前記サイクル吸収カウンタは、自動周波数制御(AFC)モジュールから引き出される前記周波数ドリフトの1つ又は複数の推定値に基づいて、前記第2のクロック信号を生成するとき前記周波数ドリフトを適応的又は自動的に補正するように構成されている、請求項30に記載の電子デバイス。
  32. 前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第1の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第2の周波数で計時される第2のシリーズのデータを生成するように構成されている、請求項25に記載の電子デバイス。
  33. 前記第1のクロック信号及び前記第2のクロック信号を受け取るように構成された再サンプリング器を更に備え、前記再サンプリング器は前記第2の周波数で計時される第1のシリーズのデータを受け取るように構成されており、前記再サンプリング器は前記第1の周波数で計時される第2のシリーズのデータを生成するように構成されている、請求項25に記載の電子デバイス。
  34. 再サンプリング器を更に備え、前記再サンプリング器は補間器を備える、請求項25に記載の電子デバイス。
  35. 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法であって、
    第1の周波数を有する第1のクロック信号を受け取り、前記第1のクロック信号は一様なサイクルを有することと、
    第2の周波数を有する第2のクロック信号を生成し、前記第2のクロック信号は非一様なサイクルを有し、前記第2の周波数は前記第1の周波数よりも小さいことと、
    前記生成することは、前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収することを備えることと、
    を備える方法。
  36. 前記生成することは、モジュロNカウンタを備えるサイクル吸収カウンタによって実行され、前記生成することは、Rに基づいて前記サイクル吸収カウンタを増分することを備え、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項35に記載の方法。
  37. 前記第1のクロック信号は周波数ドリフトを有し、前記第2のクロック信号は前記周波数ドリフトを有しない、請求項35に記載の方法。
  38. 前記生成することは、
    前記周波数ドリフトを検出することと、
    前記検出に応答して前記周波数ドリフトの量を推定することと、
    前記第2のクロック信号を生成するとき前記周波数ドリフトの前記量に基づいて前記周波数ドリフトを適応的又は自動的に補正することと、
    を備える、請求項37に記載の方法。
  39. 前記第1の周波数で計時される第1のシリーズのデータを受け取ることと、
    前記第2の周波数で計時される第2のシリーズのデータを生成することと、
    第2のシリーズのデータを生成する前記生成は、前記第1のシリーズのデータを補間することを備えることと
    を更に備える、請求項35に記載の方法。
  40. 前記第2の周波数で計時される第1のシリーズのデータを受け取ることと、
    前記第1の周波数で計時される第2のシリーズのデータを生成することと
    第2のシリーズのデータを生成する前記生成は、前記第1のシリーズのデータを補間することを備えることと、
    を更に備える、請求項35に記載の方法。
  41. 第2のクロック信号を生成する前記生成は、前記周波数ドリフトの量に基づいて前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収することを備える、請求項37に記載の方法。
  42. 1つ又は複数の第1のクロック信号に基づいて引き出される1つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスであって、
    第1の周波数を有する第1のクロック信号を受け取る手段と、ここで前記第1のクロック信号は一様なサイクルを有することと、
    第2の周波数を有する第2のクロック信号を生成する手段と、ここで前記第2のクロック信号は非一様なサイクルを有すること、及び前記第2の周波数は前記第1の周波数よりも小さいことと、
    前記生成する手段は、前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収する手段を備えることと、
    を備える電子デバイス。
  43. 前記生成する手段はサイクル吸収カウンタを備え、前記サイクル吸収カウンタはモジュロNカウンタを備え、前記サイクル吸収カウンタはRに基づいて増分するように構成されており、Nは整数であって比N/Mが前記第1の周波数と前記第2の周波数との比を近似し、Mは整数であり、RはNとMとの差である、請求項42に記載の電子デバイス。
  44. 前記第1のクロック信号は周波数ドリフトを有し、前記第2のクロック信号は前記周波数ドリフトを有しない、請求項42に記載の電子デバイス。
  45. 前記生成する手段は、
    前記周波数ドリフトを検出する手段と、
    前記検出に応答して前記周波数ドリフトの量を推定する手段と、
    前記第2のクロック信号を生成するとき前記周波数ドリフトの前記量に基づいて前記周波数ドリフトを適応的又は自動的に補正する手段と
    を備える、請求項44に記載の電子デバイス。
  46. 前記第1の周波数で計時される第1のシリーズのデータを受け取る手段と、
    前記第2の周波数で計時される第2のシリーズのデータを生成する手段と、
    第2のシリーズのデータを生成する前記手段は、前記第1のシリーズのデータを補間する手段を備えることと、
    を更に備える、請求項42に記載の電子デバイス。
  47. 前記第2の周波数で計時される第1のシリーズのデータを受け取る手段と、
    前記第1の周波数で計時される第2のシリーズのデータを生成する手段と、
    第2のシリーズのデータを生成する前記手段は、前記第1のシリーズのデータを補間する手段を備えることと
    を更に備える、請求項42に記載の電子デバイス。
  48. 前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収する前記手段は、前記周波数ドリフトの量に基づいて前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されている、請求項44に記載の電子デバイス。
  49. 電子デバイスの中の処理システムによって実行可能な命令を備えるコンピュータ読み取り可能メディアであって、前記命令は、
    サイクル吸収カウンタの内容を決定し、及び
    第1のシリーズのデータから再サンプリングされる第2のシリーズのデータを決定し、前記第2のシリーズのデータは前記サイクル吸収カウンタの内容に基づいて決定される
    ためのコードを備え、
    前記サイクル吸収カウンタは、第1の周波数を有する第1のクロック信号を受け取るように構成されており、第2の周波数を有する第2のクロック信号を生成するように構成されており、前記第2のクロック信号を生成するとき前記第1のクロック信号の1つ又は複数のクロックサイクルを吸収するように構成されており、
    もし前記第1のシリーズのデータが前記第2のクロック信号によって計時されるならば、前記第2のシリーズのデータは前記第1のクロック信号によって計時され、もし前記第1のシリーズのデータが前記第1のクロック信号によって計時されるならば、前記第2のシリーズのデータは前記第2のクロック信号によって計時され、
    前記サイクル吸収カウンタの前記内容は、前記第1及び第2の周波数に基づいて決定される、
    コンピュータ読み取り可能メディア。
  50. 前記サイクル吸収カウンタの前記内容は、前記第1のクロック信号のサイクルごとに所定の量だけ増分される、請求項49に記載のコンピュータ読み取り可能メディア。
JP2010539857A 2007-12-20 2008-12-19 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置 Expired - Fee Related JP5372953B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US1526707P 2007-12-20 2007-12-20
US61/015,267 2007-12-20
US12/053,433 US8132041B2 (en) 2007-12-20 2008-03-21 Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals
US12/053,433 2008-03-21
PCT/US2008/087609 WO2009086060A1 (en) 2007-12-20 2008-12-19 Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013128457A Division JP2013243689A (ja) 2007-12-20 2013-06-19 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置

Publications (2)

Publication Number Publication Date
JP2011509568A true JP2011509568A (ja) 2011-03-24
JP5372953B2 JP5372953B2 (ja) 2013-12-18

Family

ID=40790100

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010539857A Expired - Fee Related JP5372953B2 (ja) 2007-12-20 2008-12-19 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置
JP2013128457A Withdrawn JP2013243689A (ja) 2007-12-20 2013-06-19 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013128457A Withdrawn JP2013243689A (ja) 2007-12-20 2013-06-19 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置

Country Status (7)

Country Link
US (1) US8132041B2 (ja)
EP (1) EP2238688B1 (ja)
JP (2) JP5372953B2 (ja)
KR (1) KR101228397B1 (ja)
CN (1) CN101897120B (ja)
TW (1) TW200943727A (ja)
WO (1) WO2009086060A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102739238A (zh) * 2011-04-05 2012-10-17 阿自倍尔株式会社 计数装置以及计数方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101180144B1 (ko) * 2009-02-24 2012-09-05 광운대학교 산학협력단 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
US9088328B2 (en) 2011-05-16 2015-07-21 Intel Mobile Communications GmbH Receiver of a mobile communication device
US8826062B2 (en) * 2011-05-23 2014-09-02 Intel Mobile Communications GmbH Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization
US9229506B1 (en) * 2012-03-21 2016-01-05 Marvell Israel (M.I.S.L) Ltd. Dynamic power regulation
DE102013020954A1 (de) * 2013-12-12 2015-06-18 Northrop Grumman Litef Gmbh Verfahren und Vorrichtung zum Übertragen von Daten an asynchronen Übergängen zwischen Domänen mit unterschiedlichen Taktfrequenzen
US9582027B2 (en) * 2014-06-09 2017-02-28 Qualcomm Incorporated Clock swallowing device for reducing voltage noise
US9778676B2 (en) 2015-08-03 2017-10-03 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling
US9490826B1 (en) * 2015-08-19 2016-11-08 Qualcomm Incorporated Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique
US10571953B2 (en) * 2017-07-05 2020-02-25 Intel Corporation Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems
CN109729025B (zh) * 2017-10-31 2021-04-20 华为技术有限公司 一种处理灵活以太网的数据的方法及相关设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
JPH06112813A (ja) * 1992-09-29 1994-04-22 Oki Electric Ind Co Ltd クロック発生回路
US5517521A (en) * 1993-06-25 1996-05-14 Digital Wireless Corporation Method and apparatus for synchronization between real-time sampled audio applications operating full-duplex over a half-duplex radio link
JPH11510031A (ja) * 1996-05-23 1999-08-31 コーニンクレッカ、フィリップス、エレクトロニクス、エヌ.ヴィ. 周波数生成回路
JP2001007795A (ja) * 1999-05-11 2001-01-12 Koninkl Philips Electronics Nv 通信システム
US6289067B1 (en) * 1999-05-28 2001-09-11 Dot Wireless, Inc. Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
JP2002325027A (ja) * 2001-02-12 2002-11-08 Rohde & Schwarz Gmbh & Co Kg サンプリング・レート変換のための装置及び方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976945A (en) * 1975-09-05 1976-08-24 Hewlett-Packard Company Frequency synthesizer
US4214823A (en) * 1979-05-22 1980-07-29 Pritchard Eric K Animation stand control system
US4521916A (en) * 1983-11-29 1985-06-04 Rca Corporation Frequency synthesis tuning control system for a double-conversion tuner
US4586005A (en) * 1985-07-16 1986-04-29 Hughes Aircraft Company Enhanced analog phase interpolation for Fractional-N frequency synthesis
US4868513A (en) * 1987-09-11 1989-09-19 Amdahl Corporation Phase-locked loop with redundant reference input
US5075880A (en) * 1988-11-08 1991-12-24 Wadia Digital Corporation Method and apparatus for time domain interpolation of digital audio signals
JP3425976B2 (ja) * 1991-10-17 2003-07-14 真作 森 周波数変換回路
US6016113A (en) * 1997-06-26 2000-01-18 Binder; Yehuda System for enhancing the accuracy of analog-digital-analog conversions
US5907295A (en) * 1997-08-04 1999-05-25 Neomagic Corp. Audio sample-rate conversion using a linear-interpolation stage with a multi-tap low-pass filter requiring reduced coefficient storage
DE19930168C2 (de) * 1999-06-30 2001-07-19 Infineon Technologies Ag Schaltungsanordnung für einen Frequenzteiler
US6424688B1 (en) * 1999-10-27 2002-07-23 Advanced Micro Devices, Inc. Method to transfer data in a system with multiple clock domains using clock skipping techniques
US6748039B1 (en) * 2000-08-11 2004-06-08 Advanced Micro Devices, Inc. System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system
KR100723152B1 (ko) * 2005-05-27 2007-05-30 삼성전기주식회사 주파수 분주기 및 이를 이용한 위상 동기 루프 장치
US7913103B2 (en) * 2007-08-31 2011-03-22 Globalfoundries Inc. Method and apparatus for clock cycle stealing
US7882385B2 (en) * 2007-12-05 2011-02-01 International Business Machines Corporation Reducing inefficiencies of multi-clock-domain interfaces using a modified latch bank

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
JPS5160148A (ja) * 1974-09-26 1976-05-25 Hewlett Packard Yokogawa
JPS53152552U (ja) * 1974-09-26 1978-12-01
JPH06112813A (ja) * 1992-09-29 1994-04-22 Oki Electric Ind Co Ltd クロック発生回路
US5398007A (en) * 1992-09-29 1995-03-14 Oki Electric Industry Co., Ltd. Low-power baud rate generator including two oscillators
US5517521A (en) * 1993-06-25 1996-05-14 Digital Wireless Corporation Method and apparatus for synchronization between real-time sampled audio applications operating full-duplex over a half-duplex radio link
JPH11510031A (ja) * 1996-05-23 1999-08-31 コーニンクレッカ、フィリップス、エレクトロニクス、エヌ.ヴィ. 周波数生成回路
US6167097A (en) * 1996-05-23 2000-12-26 U.S. Philips Corporation Frequency generating circuit
JP2001007795A (ja) * 1999-05-11 2001-01-12 Koninkl Philips Electronics Nv 通信システム
US6792060B1 (en) * 1999-05-11 2004-09-14 Koninklijke Philips Electronics N.V. Processor having an adaptable operational frequency
US6289067B1 (en) * 1999-05-28 2001-09-11 Dot Wireless, Inc. Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
JP2002325027A (ja) * 2001-02-12 2002-11-08 Rohde & Schwarz Gmbh & Co Kg サンプリング・レート変換のための装置及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102739238A (zh) * 2011-04-05 2012-10-17 阿自倍尔株式会社 计数装置以及计数方法
CN102739238B (zh) * 2011-04-05 2015-06-24 阿自倍尔株式会社 计数装置以及计数方法

Also Published As

Publication number Publication date
JP2013243689A (ja) 2013-12-05
US8132041B2 (en) 2012-03-06
US20090164827A1 (en) 2009-06-25
KR101228397B1 (ko) 2013-01-31
WO2009086060A1 (en) 2009-07-09
CN101897120A (zh) 2010-11-24
JP5372953B2 (ja) 2013-12-18
WO2009086060A8 (en) 2010-09-23
EP2238688B1 (en) 2015-05-13
TW200943727A (en) 2009-10-16
KR20100115349A (ko) 2010-10-27
CN101897120B (zh) 2013-08-21
EP2238688A1 (en) 2010-10-13

Similar Documents

Publication Publication Date Title
JP5372953B2 (ja) 1つ又は複数のサイクル吸収クロック信号を生成又は利用する方法及び装置
JP5307291B2 (ja) アキュムレータおよび位相デジタル変換器を使用する2ポイント変調のデジタル位相同期ループ
US8804874B2 (en) Polar transmitter having digital processing block used for adjusting frequency modulating signal for frequency deviation of frequency modulated clock and related method thereof
US20150200649A1 (en) Frequency management using sample rate conversion
US20080315928A1 (en) Digital phase locked loop with dithering
TWI381695B (zh) 數位定時調整用之最佳間插器方法及裝置
CN109412585B (zh) 被配置为调整时钟信号之间的偏斜的电子电路
TW201110560A (en) Multi-rate digital phase locked loop
CN111194077B (zh) 一种低采样率下的定时同步方法
US10763866B2 (en) Electronic circuit configured to adjust sampling timing for recovering data
JP4341507B2 (ja) ソフトウェア無線機
US7532665B2 (en) Wireless communication apparatus and method, and computer program
EP3061187B1 (en) Sample-rate conversion in a multi-clock system sharing a common reference
US8213558B2 (en) Digital timing correction system, method and apparatus
US7333579B2 (en) Robust symbol timing recovery circuit for telephone line modem
US9240771B2 (en) Method and apparatus for generating signal having converted sampling rate in communication system
US9602272B2 (en) Clock and data recovery circuit and system using the same
Park et al. Decimation Chain Modeling for Dual-Band Radio Receiver and Its Operation for Continuous Packet Connectivity
JP4823276B2 (ja) 通信装置
US10187017B2 (en) Clocking scheme in nonlinear systems for distortion improvement
Park et al. Reconfigurable radio receiver with fractional sample rate converter and multi-rate ADC based on LO-derived sampling clock
Inamori et al. Influence of timing jitter on quadrature charge sampling
Senst et al. Rate conversion for arbitrary sampling rates in the transmit path of a digital transceiver
JPH11331138A (ja) クロック再生方法及びクロック再生器
Wang et al. Effect of Random Jitter on Performance of LDPC

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5372953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees