JP5369325B2

JP5369325B2 - Ｉｉｉ／ｖ半導体

Info

Publication number: JP5369325B2
Application number: JP2007551544A
Authority: JP
Inventors: クーネルト，ベルナルデテ; コッホ，イェルグ; ラインハルド，ステファン; フォルツ，シャスティン; シュトルツ，ヴォルフガング
Original assignee: フィリップスウニベルジテートマールブルグ
Priority date: 2005-01-26
Filing date: 2006-01-26
Publication date: 2013-12-18
Anticipated expiration: 2026-01-26
Also published as: JP2016213488A; JP2013102209A; CA2594947C; JP2008529260A; CA2594947A1; KR101320836B1; KR20070092752A; JP2019075540A; WO2006079333A3; EP1842268B1; JP6748156B2; WO2006079333A2; EP1842268A2; JP2015167249A

Description

本発明は、新しいＩＩＩ／Ｖ半導体、このような半導体からなる半導体層、このような半導体層を備えるモノリシックに集積化された半導体構造、このような半導体のあるいはこのような半導体層の使用法およびこのような半導体層の製造のための方法に関する。

コンピュータ技術の分野において、高信頼性および高い柔軟性と関連したより高い処理能力および信号伝導能力に対する絶え間なく増大する要求がある。従来、チップ技術は、集積化密度および動作速度あるいはサイクル周波数に関して急速な進歩を遂げてきた。更に進行するこの傾向によって、高速なチップの接続に対する問題が起こっている。高速接続と関連した重要な点は、信頼性、コスト、オンチップドライバサイズおよび性能、混信、符号歪およびチップ設計の柔軟性の欠如である。オプトエレクトロニクス部品および光導波路を使用したチップ間の接続は、多くの接続問題に対する一解決策である。光接続は、極めて高い帯域幅を有し、混信および他の干渉に対して比較的に反応しない。光接続のこれらの特性を用いて、光チャネルによって互いに高速チップを接続して、接続密度、電流消費、干渉および混信に関する相当な改良を達成することが、可能になるであろう。

通常、高集積回路はＳｉ技術に基づく。珪素はしかし間接遷移型半導体であり、Ｓｉ技術を使用した効率的なオプトエレクトロニクス部品の製造はその結果としてほとんど可能でない。効率的なオプトエレクトロニクス部品は、しかし、これらの半導体がしばしば直接遷移型半導体であり、その結果として、高効率で光を発し、および吸収するので、ＩＩＩ／Ｖ半導体の技術、たとえばＧａＡｓ技術を用いて製造されることができる。

集積回路を製造するために、一般に、エピタキシャル工程が、使用される。次に、もしＳｉ技術をベースとする層とＩＩＩ／Ｖ半導体の技術をベースとする層との間のコンタクトがなされるならば、それぞれの材料の格子定数が異なることが問題である（これは、また、Ｓｉ基板の代わりにＧａＰ基板にあてはまる）。これは、Ｓｉ（あるいはＧａＰ）基板上でのＩＩＩ／Ｖ半導体のエピタキシャル成長中に、転位が形成される結果として有する。このような転位は、しかし、機能層厚が現在原子寸法のオーダーであるのでより一層、かなりの程度に、全部の半導体構造の機能を妨げる。高層厚の場合、格子定数の差は、基板の曲がりにつながりさえする。この理由は基本的に、高堆積温度によって、ＩＩＩ／Ｖ半導体のエピタキシャル成長がＳｉあるいはＧａＰ半導体上に生じるが、しかし、転位の生成はより高くない堆積温度ですでに始まることである。次いでこの半導体構造が、室温まで冷却すると、異なる熱膨張係数によって引き起こされる格子定数の差が、上記の応力および転位につながる。

上記の問題をなくすために、様々なアプローチが存在する。文献ＥＰ０３８０８１５Ｂ１において、ＧａＡｓ層が、Ｓｉ基板上に堆積されることができ、かつ所定の位置に規定された微小割れを形成することができ、したがって、Ｓｉ基板の転位が回避され、少なくともしかし減少される、ことが記載されている。この技術は、しかし原子スケールの微小割れの制御性を欠いているという理由で高集積回路に適していない。

文献ＥＰ０２９７４８３は、Ｓｉ基板上にＳｉ技術をベースとする集積回路が設けられた、ハイブリッド集積化半導体構造を記載している。更に、ＧａＡｓ技術の光学活性素子が、Ｓｉ基板上に形成される。集積回路と光学活性素子との間の電気的接続は、しかし直接のコンタクトによってあるいはＳｉ基板によって確立されるのではなく、むしろ電気ワイヤ接続によって確立される。この技術も、また高集積回路の用途に適していない。

文献ＤＥ１０３５５３５７から、ＩＩＩ／Ｖ半導体をベースとする光学活性素子による層状構造に対して、たとえば引張応力を受ける適応層によって格子定数によって引き起こされる転位を補償することが公知である。その限りにおいて公知の手段によって、電子的特性のモデリングもまた可能であり、したがって、今までアクセス可能でない発光波長がアクセス可能になる。

文献ＵＳ２００４／０１３５１３６Ａ１から、多数の異なるＩＩＩ／Ｖ半導体が公知技術であるが、それらは常に層であり、Ｓｉ基板上への施着に適していない。類似の考察が、文献ＥＰ１２５７０２６Ａ２、ＵＳ６，２３３，２６４Ｂ１、ＵＳ２００４／００８４６６７Ａ２、Ｍｅｒｚ他、ＩＥＥＰｒｏｃ．−Ｏｐｔｏｅｌｅｃｔｒｏｎ．１５１（５）：３４６−３５１（２００４）、ＵＳ６，０７２，１９６、ＥＰ１５５３６７０Ａ２、ＵＳ５，８２５，７９６、Ｉｓｈｉｚｕｋａ他ＪｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈ２７２：７６０−７６４（２００４））およびＵＳ２００４／０１６１００９Ａ１にあてはまる。

文献ＥＰ０８９６４０６Ａ２には、ＧａＰあるいはＳｉ基板（および他のもの）上の光活性ＩＩＩ／Ｖ半導体の層が記載され、これらの層はＩＩＩ属成分としてＩｎだけを含む。実際、このような層はＩｎＰ基板に適しているだけであり、ＳｉあるいはＧａＰ基板上に望ましくないほど多くの転位および欠陥を形成する。文献ＵＳ５，９３７，２７４は、非常に一般的な方法で異なる基板上の異なる層を記載する。

その結果、特に高集積回路の分野にとって、Ｓｉ技術をベースとする、かつＩＩＩ／Ｖ半導体をベースとするサブアセンブリーあるいは層列を互いにモノリシックに接続することが必要であることは、続いている。

Ｓｉ技術あるいはＧａＰ技術の基板上にＩＩＩ／Ｖ半導体をベースとする光学活性素子を形成するための手段を提案することが、本発明の一技術目的であり、光学活性素子への、そして、そこからの、ＳｉベースのあるいはＧａＰベースのサブアセンブリーの電気的な信号の伝導が集積的に、すなわち層の接触によって、形成され、ＩＩＩ／Ｖ半導体内に、あるいは下になっている層に対するその境界面に、非発光性再結合中心を形成する転位が事実上ない。直接接触する、すなわち層接触による、Ｓｉ基板あるいはＧａＰ基板上の安定発光およびレーザ素子を提案することが、本発明の更なる一技術目的である。Ｓｉ技術ベースのプロセッサ回路からデータ電流を直接、すなわちワイヤボンド接続線なしで、光信号として送る、モノリシックに集積化された半導体構造を提供することが、本発明の別の技術目的である。更に、またそれによって発された光学信号が変調され、および／または検出されることができる、モノリシックに集積化された半導体構造を提案することも、本発明の一目的である。

（本発明および実施態様の基本）

この技術目的を達成するために、本発明はＳｉあるいはＧａＰ基板および組成Ｇａ_ｘＩｎ_ｙＮ_ａＡｓ_ｂＰ_ｃＳｂ_ｄを有するＩＩＩ／Ｖ半導体を備えた請求項１に記載のモノリシックに集積化された半導体構造を教示し、ここで、ｘ＝７０−１００モル−％、ｙ＝０−３０モル−％、ａ＝０．５−１５モル−％、ｂ＝６７．５−９９．５モル−％、ｃ＝０−３２．０モル−％およびｄ＝０−１５モル−％、ｘとｙの合計は、常に１００モル−％であり、ａ、ｂ、ｃおよびｄの合計は、常に１００モル−％であり、そして、一方のｘとｙの合計と他方のａないしｄの合計の比率は、実質的に１：１である。好ましくは、ｙ＝１−３０モル−％、そして、ｃ＝１−３２．０モル−％およびこのような半導体自体。

Ｐのない系の場合、Ｐの様に、これらの元素がＮ混和によって引き起こされる局所的歪界を最小限に抑えるので、Ｉｎおよび／またはＳｂが含まれるべきである。

以下の組成を有するＩＩＩ／Ｖ半導体が、特に好ましい：

ａ）ｘ＝７０−１００モル−％、ｙ＝０−３０モル−％、ａ＝０．５−１０モル−％、ｂ＝７０−９８．５モル−％、ｃ＝１−２９．５モル−％、あるいは

ｂ）ｘ＝８５−９９モル−％、ｙ＝１−１５モル−％、ａ＝０．５−１０モル−％、ｂ＝７０−９８．５モル−％、ｃ＝１−２９．５モル−％、あるいは

ｃ）ｘ＝８５−９９モル−％、ｙ＝１−１５モル−％、ａ＝０．５−１０モル−％、ｂ＝７０−９８．５モル−％、ｃ＝０−３２モル−％およびｄ＝１−１０モル−％。

特に、ｘ＝＞７０−１００モル−％、ａ＝＞１．３あるいは＞１．７モル−％（任意選択でｙ＞０あるいは１モル−％と関連して）、ｃ＝０−３２モル−％および／またはｂ＝６０−９９．５モル−％。好ましくは、またｃ＝あるいは４−８モル−％の間である。好ましくは、またａ＝４あるいは５．５−１１モル−％である。

本発明の混晶系ＧａＩｎＮＡｓＰＳｂに従う半導体類が特徴づけられ、一方では、おそらく窒素および／燐の追加の組成のために、格子に適合され、あるいは圧迫して応力を加えられた層列が、転位を生じさせずに、ＧａＰおよび／またはＳｉ基板上に形成されることができる。他方では、燐含有量に関連して＞０．５モル−％の窒素濃度から始まって、Γ点において、窒素のない混晶系の伝導帯状態と窒素の混合によって引き起こされる電子レベルの相互作用が起こり、それは、Γ点の基本エネルギーギャップの事実上の赤方偏移につながり、したがって、ＧａＩｎＮＡｓＰＳｂ材料系の直接遷移型半導体としての特性を強化する。たとえば、ａ＝１−１０モル−％、ｂ＝６０−９５モル−％およびｃ＝２−１５モル−％、好ましくはａ＝３−５モル−％、ｂ＝８５−９５モル−％およびｃ＝４−８モル−％に対して、明確に１．８ｅＶ未満、さらに１．４ｅＶ以下までの基本エネルギーギャップという結果になる。これによって、本発明に従うこの半導体系の組成によるエネルギーギャップの大幅な影響が明白になる。

詳細には、本発明は以下の層状構造を備えるモノリシックに集積化された半導体構造に関する：

Ａ）ドープされたまたはドープされていないＳｉあるいはＧａＰをベースとするキャリア層、

Ｂ）任意選択として、ドープされたＳｉ、ドープされたＧａＰあるいはドープされた（ＡｌＧａ）Ｐから成る第１の電流伝導層、

Ｃ）任意選択として、第１の適応層、および

Ｄ）本発明に従う半導体層を備える光学活性素子。

層Ｄ）に対して、以下の層が続くことができる：Ｅ）任意選択で第２の適応層、およびＦ）ドープされたＳｉあるいはドープされたＧａＰあるいはドープされた（ＡｌＧａ）Ｐから成る第２の電流伝導層。（ＡｌＧａ）Ｐの場合には、Ａｌの比率は、２０−１００モル−％とすることができ、およびＡｌとＧａの比率の合計は、常に１００モル−％である。層Ｂ）は、ｐ形あるいはｎ形不純物ドープとすることができる。層Ｆ）が存在する場合には、もし層Ｂ）がｎ形不純物ドープであるならば、層Ｆ）はｐ形不純物ドープとすることができ、そして、その逆も同じである。

通常は、この光学素子は層状構造（Ｄ１−Ｄ２−Ｄ３）ｎを有し、ここで層Ｄ２は、本発明に従う半導体の量子ウェル層であり、層Ｄ１およびＤ３は、バリヤー層であり、そしてｎ＝１−１５である。このような光学活性素子によって、発光ダイオードとレーザダイオードが構築されることができる。端子層Ｄ１あるいはＤ３の１つに続いて、バリヤー層Ｄ４が、形成されることができる。バリヤー層は組成Ｇａｐ−ＩｎｑＮｒＰｓＡｓｔを有する半導体とすることが推奨されることができ、ここで、ｐ＝８５−１００モル−％、ｑ＝０−１５モル−％、ｒ＝０−１５モル−％、ｓ＝６０−１００モル−％およびｔ＝０−４０モル−％、ｐとｑの合計は、常に１００モル−％であり、ｒ、ｓおよびｔの合計は、常に１００モル−％であり、そして、一方のｐとｑの合計と他方のｒないしｔの合計との比率は実質的に１：１であり、そして、バリヤー層は好ましくは５−５０ｎｍの層厚を有する。好ましい範囲は、次通りである：ｐ＝９０−１００モル−％、ｑ＝０−１０モル−％、ｒ＝０−１０モル−％、ｓ＝７０−１００モル−％およびｔ＝０−３０モル−％。層厚に対しては、２−２０ｎｍの範囲が好ましい。適応層は、組成Ｇａ_ｐＩｎ_ｑＮ_ｒＰ_ｓＡｓ_ｔを有する半導体とすることができ、ここで、ｐ＝９０−１００モル−％、ｑ＝０−１０モル−％、ｒ＝０−１０モル−％、ｓ＝７０−１００モル−％およびｔ＝０−３０モル−％、ｐとｑの合計は、常に１００モル−％であり、ｒ、ｓとｔの合計は、常に１００モル−％であり、そして、一方のｐとｑの合計と他方のｒないしｔの合計との比率は実質的に１：１であり、そして、適応層は、好ましくは５０−５００ｎｍの層厚を有する。

本発明に従うモノリシックに集積化された半導体構造において、キャリア層と光学活性素子との間に配設される電流伝導層および／またはバリヤー層は、同時に、適応層であることができる。

光学活性素子の下におよび／または上に、光学活性素子に光学的に接続される、少なくとも一つの光導波路層が設けられることができる。このようにして、データ電流は、キャリア上の異なる場所で発光する光学活性素子から光受信機への光学信号として導かれることができる。他の素子、例えばファイバ等が光信号を伝導するために追加的にあるいは代わりとして使われることができることが理解される。

層Ａ）とＤ）との間に、および／または層Ｆ）の外側に、少なくとも一つの周期的な反射構造が設けられた、発光ダイオードあるいはまた垂直発光レーザダイオードが、製造されることができる。

好ましくは、光学活性素子は、７００−１，１００ｎｍの範囲の基本発光波長を有する。

本発明は、更に発光ダイオード（ＬＥＤ）、ＶＣＳＥＬ（垂直共振器面発光レーザ）レーザダイオードあるいはＶＥＣＳＥＬ（垂直外部共振器面発光レーザ）レーザダイオードおよびモジュレータあるいは検出器構造の製造のための本発明に従う半導体あるいは本発明に従う半導体層の使用法に関する。

最後に、本発明は以下の諸ステップを備える本発明に従う半導体層の製造のための方法に関する：ドープされたあるいはドープされていないＳｉあるいはＧａＰをベースとする基板が、ＭＯＶＰＥ（金属有機気相エピタキシー）装置内にもたらされ、任意選択で、基板の表面は、少なくとも一つのエピタキシャルコーティング工程において、最初に、それぞれ少なくとも１つの適応層、１つのバリヤー層、１つの電流伝導層、１つの導波路層および／または１つの反射構造を設けられ、キャリヤーガスが、規定された濃度の遊離体と共にロードされ、ロードされたキャリヤーガスは、規定された持続期間の曝露の間、３００℃ないし７００℃の範囲内の温度まで加熱された基板の表面上に、あるいは基板上の一番上の層の表面上に伝導され、そして、半導体層が基板の表面上にあるいは基板上の一番上の層の表面上に所定の層厚でエピタキシャル形成されるように、遊離体の合計濃度および曝露の持続期間が互いに調節される。

好ましくは、以下の遊離体が、ＭＯＶＰＥ技術のために使われる：Ｃ１−Ｃ５トリアルキルガリウム、Ｇａ遊離体として、特にトリエチルガリウム（Ｇａ（Ｃ_２Ｈ_５）_３）および／または、トリメチルガリウム（Ｇａ（ＣＨ_３）_３）、Ｃ１−Ｃ５トリアルキルインジウム、Ｉｎ遊離体として、特にトリメチルインジウム（Ｉｎ（ＣＨ_３）_３））、アンモニア（ＮＨ_３）、モノ（Ｃ１−Ｃ８）アルキルヒドラジン、Ｎ遊離体として、特に第三ブチルヒドラジン（ｔ−（Ｃ_４Ｈ_９）−ＮＨ−ＮＨ_２）および／または１，１−ジ（Ｃ１−Ｃ５）アルキルヒドラジン、Ｎ遊離体として、特に１，１−ジ−メチルヒドラジン（（ＣＨ_３）_２−Ｎ−ＮＨ_２）、アルシン（ＡｓＨ_３）および／またはＣ１−Ｃ５アルキルアルシン、Ａｓ遊離体として、特に第三ブチルアルシン（ｔ−（Ｃ_４Ｈ_９）−ＡｓＨ_２）、フォスフィン（ＰＨ_３）および／またはＣ１−Ｃ５アルキルフォスフィン、Ｐ遊離体として、特に第三ブチルフォスフィン（ｔ−（Ｃ_４Ｈ_９）−ＰＨ_２）、そして、Ｃ１−Ｃ５トリアルキルアンチモン、Ｓｂ遊離体として、特にトリメチルアンチモン（（ＣＨ_３）_３Ｓｂ）および／または、トリエチルアンチモン（（Ｃ_２Ｈ_５）_３Ｓｂ）、ここで、Ｃ３−Ｃ５アルキル基は、直鎖あるいは分岐とすることができる。

好ましくは、遊離体は以下のモル比率で使用される：Ａｓ遊離体／ＩＩＩ属遊離体５−３００、Ｐ遊離体／ＩＩＩ属遊離体０−５００、Ｎ遊離体／Ａｓ遊離体０．１−１０、任意選択でＳｂ遊離体／Ａｓ遊離体０−１、ここで基板の表面温度は、５００℃から６３０℃までの範囲に調節され、キャリヤーガスおよび遊離体の全圧は、１０から１，０００ｈＰａまで、あるいは２００ｈＰａまでの範囲に調節され、キャリヤーガスの分圧に対する全ての遊離体の分圧の合計の比率は、０．００５と０．１の間にあり、そして、成膜速度は０．１μｍ／ｈないし１０μｍ／ｈである。特に、以下の比率が、使用されることができる：Ａｓ遊離体／ＩＩＩ属遊離体１０−１００、たとえば１０−３０、Ｐ遊離体／ＩＩＩ属遊離体１−１００、たとえば１−１０、Ｎ遊離体／Ａｓ遊離体１−１０、たとえば３−８。表面温度は、好ましくは５００℃から６５０℃まで、特に５５０℃ないし６００℃の範囲内とすることができる。キャリヤーガスおよび遊離体の全圧は、２０ｈＰａから１００ｈＰａまでの範囲内とすることができる。キャリヤーガスの分圧に対する全ての遊離体の分圧の比率は、０．０１から０．０５までの範囲内とすることができる。成膜速度は、０．１μｍ／ｈないし５μｍ／ｈ、特に０．５μｍ／ｈないし３μｍ／ｈとすることができる。

原則として、遊離体の正確な濃度は、ＭＯＶＰＥ工程のそれぞれの遊離体の熱分解特性に依存する。層の成長速度は、ＩＩＩ属遊離体の濃度によって決められる。Ｇａ、および該当する場合Ｉｎ遊離体、の様々な分解特性をベースとして、当業者に公知のように、選択された堆積温度（基板の表面温度）に従い、適切な遊離体濃度が調節され、それは、本発明に従う半導体層内のそれぞれの元素の所望のＩＩＩ属濃度につながる。Ｖ属遊離体あるいはＩＩＩ／Ｖ半導体の成長表面の種類の公知の温度に依存した調和しない気化のため、ＭＯＶＰＥ堆積内のそれぞれのＶ属遊離体濃度は、超過の選択された堆積温度の関数として本発明に従う半導体層内の所望の濃度に慎重に調節されるべきである。これは、当業者にとって容易に達成可能である。より高い堆積温度あるいは容易に分解されることができない遊離体に対して、該当する場合、より高いＶ／ＩＩＩ比率であるが、また、上述より高いＮ／Ａｓ比率が選択されなければならない。低い堆積温度に対して、対応して、逆の挙動があてはまる。

ＭＯＶＰＥに対する代替法として、もちろん他のエピタキシャル法、例えばＭＢＥ（分子線エピタキシー）、また、ガス供給源、特にＶ属成分の含有下で（ガス供給源ＭＢＥ、ＧＳ−ＭＢＥ）、ＣＢＥ（化学線エピタキシー）あるいはまた、ＭＯＭＢＥ（金属有機分子線エピタキシー）もまた、使用されることができる。これらの方法は、通常で当然公知のエピタキシー装置によって実施されることができ、およびそれぞれ適切で当然公知の遊離体および供給源が、使用されなければならない。それぞれの条件は、当業者によって容易に調節されることができる。

本発明に従う半導体構造の製造のための方法は、請求項２２ないし３３に記載される。

（定義）

直接遷移型半導体は、バンド構造内の価電子帯最大値および伝導帯最小値が同じ結晶パルスベクトルで互いの反対側に位置する半導体である。それに対して対照的に、間接遷移型半導体にとって、価電子帯最大値および伝導帯最小値は、同じ結晶パルスベクトルで、互いの反対側に位置せず、異なる結晶パルスベクトルで位置する。

モノリシック半導体構造は、異なる機能半導体部分の電気コンタクトが互いに直接に接続される（好ましくはエピタキシャル）層によって生じる構造である。それに対して対照的に、ハイブリッド半導体構造では、異なる機能半導体部分の電気的コンタクトは、補助接続、例えばワイヤ接続などによって達成される。

ｎ形不純物ドープの半導体では、電気伝導は余分な価電子を有するドナー原子のために電子によって達成される。シリコンのｎ形不純物ドープに対して、たとえば窒素、燐、ヒ素およびアンチモンが、使われることができる。ＧａＰあるいは（ＡｌＧａ）Ｐ半導体のｎ形不純物ドープに対して、たとえば、シリコンおよびテルルが、使われることができる。ｐ形不純物ドープの半導体では、電気伝導はアクセプタ原子の結合のために正孔によって生じる。シリコンのアクセプタは、硼素、アルミニウム、ガリウムおよびインジウムである。アクセプタとしてたとえばマグネシウム、亜鉛あるいは炭素が、ＧａＰあるいは（ＡｌＧａ）Ｐに対して使われることができる。

もしドナーあるいはアクセプタ原子の濃度が１０^５ｃｍ^−３より下であるならば、半導体は一般的にドープされていない。ドープされた半導体は、通常１０^１５ｃｍ^−３より上の濃度を有する。

規定された電力を供給するのに充分な電気伝導度が与えられる程度まで、電流伝導層はドープされた半導体から成る。

本発明に従うＩＩＩ／Ｖ半導体は、一般的に圧迫して応力を加えられる。バンド構造の格子適応およびモデリングのために、バリヤー層が設けられ、それは引張応力を加えられることができる。それによって、ＩＩＩ／Ｖ半導体の応力の補償が、達成される。

本発明に従う光学活性素子は、エネルギーを光放射に変換して、後者を放射して、光放射を変調しておよび／または光放射を吸収して、それを電気信号に変換する。レーザダイオードに対して、層周期ｎの総数は、一般的に１−５である。発光ダイオードに対して、ｎはしかし１５までとすることができる。モジュレータあるいは検出器構造に対して、ｎは実質的により高くなることができて、５０以上までの値を有することができる。

適応層は、ＳｉあるいはＧａＰ基板上のＩＩＩ／Ｖ半導体をベースとする、本発明に従う半導体層あるいは半導体構造の応力の補償の役に立つ。適応層は、光発光に寄与しない。

量子ウェル層は、また、量子フィルムと呼ばれる。バリヤー層との２側面接触によって、電荷担体の運動は、閉じ込められ、そして、電荷担体は、エピタキシャル層の場合、一次元の含有内にある（主に２空間次元内の運動）。本発明に従う層状構造を有する光学活性素子は、また、多重量子ウェル（ＭＱＷ）構造と呼ばれる。量子ウェル層とバリヤー層との間のエピタキシャル応力によって、基本バンドギャップに関する電子的特性が、影響される可能性がある。

光導波路層は、広範囲にわたって従来技術から公知である。例のみとして、参照が文献「半導体光電子工学：物理および技術（ＳｅｍｉｃｏｎｄｕｃｔｏｒＯｐｔｏｅｌｅｃｔｒｏｎｉｃｓ：ＰｈｙｓｉｃｓａｎｄＴｅｃｈｎｏｌｏｇｙ）」、Ｊ．Ｓｉｎｇｈ、マグロウヒル社、ニューヨーク（１９９５）になされる。

周期的な反射構造が、絶縁体および／またはエピタキシャル（λ／４）多層鏡である。それらは、いわゆる分布Ｂｒａｇｇ反射器（ＤＢＲ）であり、光学活性素子によって放射される光を反射し、したがって、レーザ共振器内の高反射端部鏡を表す。それに関して、参照が文献「垂直共振器面発光レーザ：設計、製造、特性試験および応用例（Ｖｅｒｔｉｃａｌ−ｃａｖｉｔｙＳｕｒｆａｃｅ−ｅｍｉｔｔｉｎｇＬａｓｅｒｓ：Ｄｅｓｉｇｎ，Ｆａｂｒｉｃａｔｉｏｎ，ＣｈａｒａｃｔｅｒｉｚａｔｉｏｎａｎｄＡｐｐｌｉｃａｔｉｏｎ）」、編集：Ｃ．Ｗｉｌｍｓｅｎ他、ケンブリッジ大学出版、ケンブリッジ（１９９９）になされる。このような周期的な反射構造は、また、電流伝導の目的でｐあるいはｎ形不純物ドープとすることができる。次いで、これらの周期的な反射構造は、同時に、電流伝導層の機能を受け入れる。

本発明に従うＩＩＩ／Ｖ半導体は、一般的に室温であるいは動作温度で準安定である。これは、それぞれの温度での状態の熱力学のために、少なくとも２つの異なる相への減衰が生じない限り、安定な均質の相は存在しないことを意味する。この減衰は、しかし動力学的に阻害される。動力学の阻害を克服するためには、作用するのに高温が必要とされ、このために、このような準安定相は、比較的低基板温度で、概して７００℃より下でだけエピタキシャル堆積することができる。低下した温度での堆積の後、本発明に従う半導体層のアニール工程が、非発光性再結合中心の減少のために、概して７００℃ないし８５０℃の温度範囲内で実行されることができる。平衡アニール工程、同じく例えば急速熱アニール（ＲＴＡ）などの不平衡法が、たとえば直ちにＭＯＶＰＥ反応装置内で、実行されることができる。異なる相への減衰が観測されないように、それぞれのアニール温度は選択されるべきである。

本発明に従って使用するキャリア層は、一般的にＧａＰあるいはＳｉ単結晶である。このような単結晶の表面は従来の方法で不純物を取り除かれることができて、エピタキシャル堆積のために準備されることができることが理解される。この状況では、参照が文献Ａ．Ｉｓｈｉｚａｋａ他、Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．３３：６６６（１９８６）になされる。

用語「実質的に１：１」は、０．８：１．２−１．２：０．８の範囲、特に０．９：１．１−１．１：０．９の範囲、好ましくは０．９５：１．０５−１．０５：０．９５の範囲、そして、もちろんまた、厳密に１：１の範囲を備える。

（本発明の実施態様）

実施例１：本発明に従う半導体層の製造

通常の前処理の後、Ｓｉウェーハ（製造業者：Ｗａｃｋｅｒ、ＶｉｒｇｉｎｉａＳｅｍｉｃｏｎｄｕｃｔｏｒ）が、ＭＯＶＰＥ装置（タイプＡＩＸ２００−ＧＦＲ、製造業者Ａｉｘｔｒｏｎ）内に配置される。まず、以下の実施例では更に詳細に記載されるように、エピタキシャル層がＳｉウェーハ上に従来の方法で堆積される。このように得られた表面に、次いで、本発明に従うＩＩＩ／Ｖ半導体の層が、堆積される。このために、不活性ガスフロー（Ｈ２）が、様々な遊離体と共にロードされている。以下の遊離体が、使用される：トリメチルガリウムあるいはトリエチルガリウム、トリアルキルインジウム（適用可能な限り）、１，１−ジメチルヒドラジン、第三ブチルアルシン、第三ブチルフォスフィン、およびトリメチルアンチモン（適用可能な限り）。全てのこれらの遊離体は、たとえばＡｋｚｏＮｏｂｅｌＨＰＭＯから入手可能である。

例示的な組成Ｇａ（Ｎ_{０．０３７}Ａｓ_{０．８８３}Ｐ_０．０８）を有する本発明に従う半導体層の製造に対して、以下の条件が、５０ｈＰａの合計リアクタ圧力で選択された：分圧ＴＥＧａ（トリエチルガリウム）０．００７ｈＰａ、ＴＢＡｓ（第三ブチルアルシン）０．１４２ｈＰａ、ＴＢＰ（第三ブチルフォスフィン）０．０３５ｈＰａ、そして、ＵＤＭＨｙ（ジメチルヒドラジン）０．８５ｈＰａ。そこから、以下の比率：比率Ａｓ／Ｇａ２０、比率Ｐ／Ｇａ５および比率Ｎ／Ａｓ６、という結果になる。

５０ｈＰａの全圧を有するロードされたＨ２キャリヤーガスは、次いで、５７５℃まで加熱されたコーティングされた基板の表面の上に、２２秒の間、導かれる。７．０ｎｍの厚さを有する本発明に従う層が、得られる。本発明に従う半導体層に対する曝露期間の終了の後、ＭＯＶＰＥ系は、それぞれのバリヤー層あるいは適応層の堆積条件に合うよう調節される。

実施例２：光学活性素子の製造

実施例１のＭＯＶＰＥ装置において、最初に、以下の実施例に記載される層が、従来の方法でＳｉウェーハ上にエピタキシャル成長される。その後に、交互に、バリヤー層および量子ウェル層が各々堆積され、そして、バリヤー層の堆積は完了を示す。この周期的な層状構造は、全体で５つの量子ウェル層を備える。量子ウェル層として、実施例１に従う層が、使われる。全ての量子ウェル層は、同じ組成を有する。バリヤー層として、ＧａＰが使われる。全てのバリヤー層は、同じ組成を有する。量子ウェル層は、それぞれ２ｎｍと２０ｎｍの間の厚さを有する。バリヤー層は、５ｎｍと５００ｎｍの間の厚さを有する。

実施例３：本発明に従うモノリシックな集積化半導体構造

本発明に従うモノリシックな集積化半導体構造が、図１内に示される。製造のために、層Ｂ１）ないしＦ２）がＳｉウェーハＡ上に続いてエピタキシャル成長される。層Ｂ１）は、ｐ形不純物ドープのＧａＰである。亜鉛あるいはマグネシウムが、ドーピング元素として使われる。ドーピング濃度は、概して１・１０^１８ｃｍ^−３である。層Ｂ１）の層厚は、５−３００ｎｍである。層Ｂ１）はコンタクト層であり、また電流導電性である。その後に、ｐ形不純物ドープの（ＡｌＧａ）Ｐから形成される層Ｂ２）が形成される。ドーピングは、概して１・１０^１８ｃｍ^−３のドーピング濃度で、亜鉛あるいはマグネシウムによってなされる。アルミニウム濃度は、ＩＩＩ属元素の総量に関して１５モル−％を超える。標準値は、１５−４５モル−％の範囲内にある。代替法としてｐ形不純物ドープの（ＡｌＧａ）（ＮＰ）も、上記があてはまるドーピングおよびアルミニウム含有量に関して、また、使われることができる。窒素の比率は、Ｖ属元素の総量に関して、０−４モル−％である。層厚は、５００ｎｍと１，５００ｎｍの間にある。層Ｂ２）は導波路層であり、同時に、電流伝導層として作用する層である。その上に配設される層Ｃ）は、ドープされていないＧａＰから成る。層厚は、５０−１００ｎｍである。それは、バリヤー層に類似した別の閉じ込めヘテロ接合である。更に、層Ｃ）は、適応層として作用する。より良い視認性のために、その上に配設される光学活性素子Ｄ）は、単一層として示される。実際には、層Ｄ）は、実施例２に従う層状構造である。層Ｅ）は、層Ｃ）に対応する。代替法として、両方の層は、また、Ｇａ（ＮＰ）、（ＧａＩｎ）（ＮＰ）あるいは（ＧａＩｎ）（ＮａＳＰ）層として適応されることができる。Ｖ属元素に関する窒素比率は、０−１０モル−％とすることができる。後者の層の場合、ＩＩＩ属元素の総量に関するＩｎの比率は、０−１５モル−％とすることができる。層Ｆ１）は層Ｂ２）に対応し、および、層Ｆ２）は層Ｂ１）に対応し、その違いは層Ｆ１）およびＦ２）がｎ形不純物ドープである点である。ドーピング元素として、概して２・１０^１８ｃｍ^−３のドーピング濃度を有するテルルが、使用される。層Ｅ）、Ｆ１）およびＦ２）の層厚は、層Ｃ）、Ｂ２）およびＢ１）の層厚に一致する（光学活性素子に関して反射対称の順序で）。

出力カップリングの程度を向上させるために、光学活性素子としての発光ダイオードに対して、加えて、異なるアルミニウム含有量を有する（ＡｌＧａ）／Ｐ／（ＡｌＧａ）／Ｐ周期的反射構造（ＤＢＲ構造）が、光学活性素子の下に位置する電流伝導層内に組み込まれることができる。連続した層のアルミニウム比率は、異なっており、ＩＩＩ属元素の総量に関して、それぞれ０−６０モル−％あるいは４０−１００モル−％である。代替法として、個々の（ＡｌＧａ）（ＮＰ）層がまた、これらのＤＢＲ構造の応力の補償のために使われることができ、Ａｌ含有量は、上記のように選択され、およびＮ含有量は、Ｖ属元素の総量に関して０−４モル−％である。

光学活性素子としての面発光レーザダイオード（ＶＣＳＥＬ）に対して、光学活性素子は、上のタイプの反射構造によって、上からも下からも囲まれる。電流供給手段に対して、これらの２つのＤＢＲ鏡構造体は、ｎ形不純物ドープあるいはｐ形不純物ドープであることができ、あるいはさらにいわゆる内部キャビティー電流コンタクトが、構造内全体に導入され、前記コンタクトは、ドープされていない状態で２ＤＢＲ鏡を製造することを可能にしている。

実施例４：本発明に従う半導体の基本エネルギーギャップ

Ｖ属元素の総量に関して４モル−％の窒素、９０モル−％のヒ素および６モル−％の燐を備えた実施例１に従って製造された半導体層が、光ルミネセンス励起分光学によって調査された。結果は、図２内に示される。基本エネルギーギャップは、約１．４ｅＶである。この値は、明らかに窒素相互作用なしでモデル化された１．８ｅＶの値より低くおよび、本発明に従う半導体系内の他の素子の更なる比率と協調して窒素の混合によるエネルギーギャップの大幅な影響を示す。

実施例５：本発明に従う光学活性素子の転位のない構造

実施例２に従って製造された光学活性素子が、高解像度Ｘ線回折（ＨＲ−ＸＲＤ）および透過電子顕微鏡（ＴＥＭ）によって調査された。

図３は、動的Ｘ線回折理論（図３底部）に従う理論的なプロファイルと比較した、実験的なＨＲ−ＸＲＤプロファイル（図３最上部）を示す。個々の回折反射の観測された鮮明度および実験的回折プロファイルと理論的回折プロファイルのほぼ完璧な一致は、転位の発生のない広い面積にわたって顕著な構造の層品質を確認する。

図４は、ＴＥＭ暗視野像を示す。本発明に従う５元層が、暗い層として見られることができる。より明るい層は、Ｇａ（ＮＰ）バリヤー層である。全ての３つの層が明らかに解像され、そして、結晶構造内に大面積欠陥は見られることができない。図５の高解像度ＴＥＭ画像内に、ほぼ原子的にはっきりした境界面がバリヤー層に対する本発明に従う（暗い）５元層の遷移にあり、前記境界面は転位などがない。

実施例６：特に小さい基本エネルギーギャップを備えた半導体

実施例に類似して製造される異なる半導体層であって、しかし５．５ないし１１モル−％（いつものように、Ｖ属素子の総量に関して）の範囲の窒素を含有する前記層は、２０℃における光ルミネセンス分光法を用いた調査において、１．２ｅＶ未満の、さらに１．１ｅＶ未満の、基本直接エネルギーギャップを示し、それは、シリコンのエネルギーギャップ（１．１２４ｅＶ）を下回る。シリコンのそれを下回るエネルギーギャップを有する半導体層は、特に発光ダイオードおよびレーザダイオードの製造のために、Ｓｉ／ＳｉＯ２ベースの導波路構造に集積化される。特にこれらの発光エネルギーに対して、すなわちこの導波路構造において、光信号の吸収がなく、およびしたがって減衰がない。

本発明によるモノリシックな集積化半導体構造実施例１により製造された半導体のエネルギ・ギャップと光ルミネセンス励起の関係実施例２により製造された光学活性素子のＸ線回折本発明による５元層を示すＴＥＭ暗視野像高解像度ＴＥＭ画像

Claims

モノリシックな集積化半導体構造であって、以下の層状構造、すなわち、
Ａ）ドープされたあるいはドープされていないＳｉあるいはＧａＰをベースとするキャリア層、
Ｂ）任意選択として、ドープされたＳｉ、ドープされたＧａＰあるいはドープされた（ＡｌＧａ）Ｐから成る第１の電流伝導層、
Ｃ）任意選択として、第１の適応層、および
Ｄ）組成Ｇａ_ｘＩｎ_ｙＮ_ａＡｓ_ｂＰ_ｃＳｂ_ｄを有するＩＩＩ／Ｖ半導体から形成される半導体層を備える光学活性素子、の層状構造を備え、ここで、ｘ＝７０−１００モル−％、ａ＝０．５−１５モル−％、ｂ＝６７．５−９９．５モル−％、ｃ＝０−３９．５モル−％およびｄ＝０−１５モル−％、ｘとｙの合計は、常に１００モル−％であり、ａ、ｂ、ｃおよびｄの合計は、常に１００モル−％であり、そして、一方のｘとｙの合計と他方のａないしｄの合計の比率は、実質的に１：１であり、
ｙ＝１ないし３０モル−％である、ことを特徴とする半導体構造。
層Ｄ）のあとに続く下記の層状構造、すなわち
Ｅ）任意選択で第２の適応層、および
Ｆ）ドープされたＳｉ、ドープされたＧａＰあるいはドープされた（ＡｌＧａ）Ｐから成る第２の電流伝導層、の層状構造を備える、ことを特徴とする請求項１に記載の半導体構造。
前記層Ｂ）は、ｐ形不純物ドープあるいはｎ形不純物ドープである、ことを特徴とする請求項１あるいは２に記載の半導体構造。
ｃ＝１ないし３２．０モル−％である、ことを特徴とする請求項１ないし３のうち１つに記載の半導体構造。
前記半導体は、直接遷移型半導体である、ことを特徴とする請求項１ないし４のうち１つに記載の半導体構造。
もし前記層Ｂ）がｎ形不純物ドープであるならば、前記層Ｆ）はｐ形不純物ドープであり、そして、もし前記層Ｂ）がｐ形不純物ドープであるならば、前記層Ｆ）はｎ形不純物ドープである、ことを特徴とする請求項２ないし５のうち１つに記載の半導体構造。
前記光学活性素子は、層状構造（Ｄ１−Ｄ２−Ｄ３）ｎを有し、ここで前記層Ｄ２は、前記半導体の量子ウェル層であり、前記層Ｄ１およびＤ３は、バリヤー層であり、そしてｎ＝１−５０、特に１−１５である、ことを特徴とする請求項１ないし６のうち１つに記載の半導体構造。
前記端子層Ｄ１あるいはＤ３の１つに続いて、バリヤー層Ｄ４が設けられる、ことを特徴とする請求項７に記載の半導体構造。
前記バリヤー層は、組成Ｇａ_ｐＩｎ_ｑＮ_ｒＰ_ｓＡｓ_ｔを有する半導体であり、ここで、ｐ＝８５−１００モル−％、ｑ＝０−１５モル−％、ｒ＝０−１５モル−％、ｓ＝６０−１００モル−％およびｔ＝０−４０モル−％、ｐとｑの合計は、常に１００モル−％であり、ｒ、ｓおよびｔの合計は、常に１００モル−％であり、そして、一方のｐとｑの合計と他方のｒないしｔの合計との比率は実質的に１：１であり、そして、前記バリヤー層は好ましくは５−５０ｎｍの層厚を有する、ことを特徴とする請求項７あるいは８に記載の半導体構造。
前記第１のおよび／または前記第２の適応層は、組成Ｇａ_ｐＩｎ_ｑＮ_ｒＰ_ｓＡｓ_ｔを有する半導体であり、ここで、ｐ＝９０−１００モル−％、ｑ＝０−１０モル−％、ｒ＝０−１０モル−％、ｓ＝７０−１００モル−％およびｔ＝０−３０モル−％、ｐとｑの合計は、常に１００モル−％であり、ｒ、ｓとｔの合計は、常に１００モル−％であり、そして、一方のｐとｑの合計と他方のｒないしｔの合計との比率は実質的に１：１であり、そして、前記適応層は、好ましくは５０−５００ｎｍの層厚を有する、ことを特徴とする請求項１ないし９のうち１つに記載の半導体構造。
前記キャリア層と前記光学活性素子との間に配設される電流伝導層および／またはバリヤー層は、同時に、適応層である、ことを特徴とする請求項１ないし１０のうち１つに記載の半導体構造。
前記光学活性素子の下におよび／または上に、少なくとも一つの光導波路層が設けられ、前記光学活性素子に光学的に接続される、ことを特徴とする請求項１ないし１１のうち１つに記載の半導体構造。
前記層Ａ）とＤ）および／または前記層Ｆ）の外側との間に、少なくとも一つの周期的な反射構造が設けられる、ことを特徴とする請求項１ないし１２のうち１つに記載の半導体構造。
前記光学活性素子は、７００ｎｍ−１，１００ｎｍの範囲の基本発光波長を有する、ことを特徴とする請求項１ないし１３のうち１つに記載の半導体構造。
請求項７ないし１４のうち１つに記載の、モノリシックな集積化半導体構造の製造のための方法であって、
ドープされたあるいはドープされていないＳｉあるいはＧａＰをベースとするキャリア層Ａ上に、
任意選択で、ドープされたＳｉ、ドープされたＧａＰあるいはドープされた（ＡｌＧａ）Ｐからなる第１の電流伝導層Ｂがエピタキシャル成長され、
任意選択で、第１の適応層Ｃがエピタキシャル成長され、そして、
請求項１ないし５の１つに記載の半導体を備える半導体層を含む光学活性素子を形成する多重層構造Ｄが、エピタキシャル成長される、ことを特徴とする方法。
前記光学活性素子上に、任意選択で、第２の適応層Ｅがエピタキシャル成長され、そして、前記光学活性素子あるいは前記第２の適応層上に、ドープされたＳｉあるいはドープされたＧａＰあるいはドープされた（ＡｌＧａ）Ｐからなる第２の電流伝導層Ｆが、エピタキシャル成長される、ことを特徴とする請求項１５に記載の方法。
前記層Ｂは、ｐ形不純物ドープあるいはｎ形不純物ドープである、ことを特徴とする請求項１５あるいは１６に記載の方法。
もし前記層Ｂ）がｎ形不純物ドープであるならば、前記層Ｆ）はｐ形不純物ドープであり、そして、もし前記層Ｂ）がｐ形不純物ドープであるならば、前記層Ｆ）はｎ形不純物ドープである、ことを特徴とする請求項１７に記載の方法。
前記光学要素は、層Ｄ１、Ｄ２およびＤ３のエピタキシャル成長によって形成され、前記エピタキシャル工程の順序は、前記層状構造が、（Ｄ１−Ｄ２−Ｄ３）ｎとなるように遂行され、前記層Ｄ２は、請求項１ないし４のうち１つに記載の半導体の量子ウェル層であり、前記層Ｄ１およびＤ３は、バリヤー層であり、そしてｎ＝１−５０、特に１−１５である、ことを特徴とする請求項１５ないし１８のうち１つに記載の方法。
前記端子層Ｄ１あるいはＤ３の１つに続いて、バリヤー層Ｄ４が、エピタキシャル成長される、ことを特徴とする請求項１９に記載の方法。
前記バリヤー層は、組成Ｇａ_ｐＩｎ_ｑＮ_ｒＰ_ｓＡｓ_ｔを有する半導体であり、ここで、ｐ＝８５−１００モル−％、ｑ＝０−１５モル−％、ｒ＝０−１５モル−％、ｓ＝６０−１００モル−％およびｔ＝０−４０モル−％、ｐとｑの合計は、常に１００モル−％であり、ｒ、ｓおよびｔの合計は、常に１００モル−％であり、そして、一方のｐとｑの合計と他方のｒないしｔの合計との比率は実質的に１：１であり、そして、前記バリヤー層は好ましくは５−５０ｎｍの層厚を有する、ことを特徴とする請求項１９あるいは２０に記載の方法。
前記第１のおよび／または第２の適応層は、組成Ｇａ_ｐＩｎ_ｑＮ_ｒＰ_ｓＡｓ_ｔを有する半導体であり、ここで、ｐ＝９０−１００モル−％、ｑ＝０−１０モル−％、ｒ＝０−１０モル−％、ｓ＝７０−１００モル−％およびｔ＝０−３０モル−％、ｐとｑの合計は、常に１００モル−％であり、ｒ、ｓとｔの合計は、常に１００モル−％であり、そして、一方のｐとｑの合計と他方のｒないしｔの合計との比率は実質的に１：１であり、そして、前記適応層は、好ましくは５０−５００ｎｍの層厚を有する、ことを特徴とする請求項１５ないし２１のうち１つに記載の方法。
前記キャリア層と前記光学活性素子との間に配設される電流伝導層および／またはバリヤー層は、同時に、適応層である、ことを特徴とする請求項１５ないし２２のうち１つに記載の方法。
前記光学活性素子の下におよび／または上に、少なくとも一つの光導波路層が設けられ、前記光学活性素子に光学的に接続される、ことを特徴とする請求項１５ないし２３のうち１つに記載の方法。
前記層Ａ）とＤ）および／または前記層Ｆ）の外側との間に、少なくとも一つの周期的な反射構造が設けられる、ことを特徴とする請求項１５ないし２４のうち１つに記載の方法。
前記光学活性素子は、７００−１，１００ｎｍの範囲の基本発光波長を有する、ことを特徴とする請求項１５ないし２５のうち１つに記載の方法。
ＳｉもしくはＧａＰ基板および組成Ｇａ_ｘＩｎ_ｙＮ_ａＡｓ_ｂＰ_ｃＳｂ_ｄを有するＩＩＩ／Ｖ半導体であって、ここで、ｘ＝７０−１００モル−％、ａ＝０．５−１５モル−％、ｂ＝６７．５−９９．５モル−％、ｃ＝０−３９．５モル−％およびｄ＝０−１５モル−％、ｘとｙの合計は、常に１００モル−％であり、ａ、ｂ、ｃおよびｄの合計は、常に１００モル−％であり、そして、一方のｘとｙの合計と他方のａないしｄの合計の比率は、実質的に１：１であり、
ｙ＝１ないし３０モル−％である、ことを特徴とするＩＩＩ／Ｖ半導体。
ｃ＝１ないし３２．０モル−％である、ことを特徴とする請求項２７に記載のＩＩＩ／Ｖ半導体。
前記半導体は、直接遷移型半導体である、ことを特徴とする請求項２７または２８に記載のＩＩＩ／Ｖ半導体。
前記半導体層の前記層厚は、１−５０ｎｍ、好ましくは２−２０ｎｍの範囲内にある、ことを特徴とする請求項２７ないし２９のうち１つに記載の半導体を備える半導体層。
発光ダイオード、ＶＣＳＥＬレーザダイオード、ＶＥＣＳＥＬレーザダイオード、モジュレータ構造あるいは検出器構造の製造のための、請求項２７ないし２９のうち１つに記載の半導体の使用法あるいは請求項３０に記載の半導体層の使用法。
請求項３０に記載の半導体層の製造の方法であって、以下の工程、すなわち、
ドープされたあるいはドープされていないＳｉあるいはＧａＰをベースとする基板が、ＭＯＶＰＥ装置にもたらされ、
任意選択で、前記基板の表面は、少なくとも一つのエピタキシャルコーティング工程において、最初に、それぞれ少なくとも１つの適応層、１つのバリヤー層、１つの電流伝導層、１つの導波路層および／または１つの反射構造を設けられ、
不活性キャリヤーガスが、規定された濃度の遊離体と共にロードされ、
前記ロードされたキャリヤーガスは、規定された持続期間の曝露の間、３００℃ないし７００℃の範囲内の温度まで加熱された前記基板の表面の上に、あるいは前記基板上の一番上の層の表面上に伝導され、そして、前記半導体層が前記基板の表面上に、あるいは前記基板上の一番上の層の表面上に、与えられた層厚でエピタキシャル形成されるように、前記遊離体の合計濃度および前記曝露の持続期間が互いに調節される、工程を含む方法。
請求項３２に記載の方法であって、以下の遊離体、すなわち、
Ｃ１−Ｃ５トリアルキルガリウム、Ｇａ遊離体として、特にトリエチルガリウム（Ｇａ（Ｃ_２Ｈ_５）_３）および／または、トリメチルガリウム（Ｇａ（ＣＨ_３）_３）、
任意選択でＣ１−Ｃ５トリアルキルインジウム、Ｉｎ遊離体として、特にトリメチルインジウム（Ｉｎ（ＣＨ_３）_３））、
アンモニア（ＮＨ_３）、モノ（Ｃ１−Ｃ８）アルキルヒドラジン、Ｎ遊離体として、特に第三ブチルヒドラジン（ｔ−（Ｃ_４Ｈ_９）−ＮＨ−ＮＨ_２）および／または１，１−ジ（Ｃ１−Ｃ５）アルキルヒドラジン、Ｎ遊離体として、特に１，１−ジ−メチルヒドラジン（（ＣＨ_３）_２−Ｎ−ＮＨ_２）、
アルシン（ＡｓＨ_３）および／またはＣ１−Ｃ５アルキルアルシン、Ａｓ遊離体として、特に第三ブチルアルシン（ｔ−（Ｃ_４Ｈ_９）−ＡｓＨ_２）、
フォスフィン（ＰＨ_３）および／またはＣ１−Ｃ５アルキルフォスフィン、Ｐ遊離体として、特に第三ブチルフォスフィン（ｔ−（Ｃ_４Ｈ_９）−ＰＨ_２）、そして、
任意選択でＣ１−Ｃ５トリアルキルアンチモン、Ｓｂ遊離体として、特にトリメチルアンチモン（（ＣＨ_３）_３Ｓｂ）および／または、トリエチルアンチモン（（Ｃ_２Ｈ_５）_３Ｓｂ）、が使用され、
ここで、Ｃ３−Ｃ５アルキル基は、直鎖あるいは分岐とすることができる、ことを特徴とする方法。
請求項３３に記載の方法であって、前記遊離体は、以下のモル比率、すなわち、
Ａｓ遊離体／ＩＩＩ属遊離体５−３００、
Ｐ遊離体／ＩＩＩ属遊離体０−５００、
Ｎ遊離体／Ａｓ遊離体０．１−１０、
任意選択でＳｂ遊離体／Ａｓ遊離体０−１、で使用され、
ここで前記基板の表面温度は、５００℃から６３０℃までの範囲に調節され、キャリヤーガスおよび遊離体の全圧は、１０ｈＰａから２００ｈＰａまでの範囲に調節され、前記キャリヤーガスの分圧に対する前記遊離体の分圧の合計の比率は、０．００５と０．１の間にあり、そして、成膜速度は０．１μｍ／ｈないし１０μｍ／ｈである、ことを特徴とする方法。
請求項３２ないし３４のうち１つに記載の方法によって得られる半導体層。
請求項１５ないし２５のうち１つに記載の方法によって得られる集積化されたモノリシックな半導体構造。