KR101320836B1 - Ⅲ/ⅴ 반도체 - Google Patents

Ⅲ/ⅴ 반도체 Download PDF

Info

Publication number
KR101320836B1
KR101320836B1 KR1020077017168A KR20077017168A KR101320836B1 KR 101320836 B1 KR101320836 B1 KR 101320836B1 KR 1020077017168 A KR1020077017168 A KR 1020077017168A KR 20077017168 A KR20077017168 A KR 20077017168A KR 101320836 B1 KR101320836 B1 KR 101320836B1
Authority
KR
South Korea
Prior art keywords
layer
mole
doped
semiconductor
sum
Prior art date
Application number
KR1020077017168A
Other languages
English (en)
Other versions
KR20070092752A (ko
Inventor
베르나르데테 쿠네르트
외르크 코흐
슈테판 라인하르트
케르스틴 볼츠
볼프강 스톨츠
Original Assignee
필립스-유니버시태트 마르부르크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102005004582A external-priority patent/DE102005004582A1/de
Application filed by 필립스-유니버시태트 마르부르크 filed Critical 필립스-유니버시태트 마르부르크
Publication of KR20070092752A publication Critical patent/KR20070092752A/ko
Application granted granted Critical
Publication of KR101320836B1 publication Critical patent/KR101320836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
    • H01S5/32366—(In)GaAs with small amount of N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
    • H01S5/32375—In(As)N with small amount of P, or In(As)P with small amount of N

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 도핑된 Si 또는 도핑된 GaP을 기초로 한 캐리어층과 그 위에 배치된 III/V 반도체를 포함하며 x = 70 - 100 mole-%, y = 0 - 30 mole-%, a = 0.5 - 15 mole-%, b = 67.5 -99.5 mole-%, c = 0 - 32.0 mole-% 및 d = 0 - 15 mole-%이며, x 와 y의 총합은 항상 100 mole-%이며, a, b, c 및 d의 총합은 항상 100 mole-%이며, 한편으로 x 와 y의 총합과 다른 한편으로 a 내지 d의 총합의 비율은 실질적으로 1:1인 GaxInyNaAsbPcSbd 조성을 갖는 모노리식 집적 반도체 구조;
모노리식 집적 반도체 구조를 제조하기 위한 방법;
새로운 반도체; 및
Si 기술 또는 GaP 기술을 기초로 한 집적회로에 일체로 통합된 발광 다이오드 및 레이저 다이오드 또는 변조기 구조와 검출기 구조를 제조하기 위한 이용에 대한 것이다.
반도체, 다이오드, 레이저, 광도파로, 회로, III/V 반도체

Description

Ⅲ/Ⅴ 반도체{Ⅲ/Ⅴ SEMICONDUCTOR}
본 발명은 새로운 III/V 반도체(III/V semiconductor), 이러한 반도체를 포함하는 반도체층(semiconductor layer), 이러한 반도체층을 포함하는 모노리식 집적 반도체 구조(monolithically integrated semiconductor structure), 이러한 반도체 또는 반도체층의 이용, 및 이러한 반도체층의 제조를 위한 방법에 대한 것이다.
컴퓨터 기술의 분야에 있어서, 높은 신뢰성 및 호환성과 더불어 향상된 처리 용량과 신호 전도 용량에 대한 수요가 꾸준히 증가한다. 과거에는, 칩 기술이 집적 밀도 및 작업 속도 또는 사이클 주기와 관련하여 급속하게 진화하였다. 추가 진화하는 이러한 경향과 더불어, 빠른 칩의 연결에 대한 문제점들이 발생하고 있다.
고속 연결과 관련된 단점은 신뢰성, 비용, 온-칩 구동기(on-chip driver) 크기 및 성능, 누화(crosstalk), 신호 왜곡(signal distortion) 및 칩 설계에서의 유연성 부족이다. 광전자 부품(optoelectronic component) 및 광도파로(optical waveguide)를 사용하여 칩들 사이를 연결하는 것은 많은 연결 문제점들에 대한 해결책이다. 광연결(optical connection)은 매우 높은 대역폭(band width)을 가지며, 누화 및 다른 간섭(interference)에 상대적으로 둔감하다. 광연결을 이러한 특성을 이용함으로써, 광채널에 의해 고속 칩들을 서로 결합하며, 연결 밀도, 전류 소모, 간섭 및 누화를 상당히 개선하는 것이 가능하다.
일반적으로, 고집적 회로는 Si 기술을 기초로 한다. 하지만, 실리콘은 간접 반도체(indirect semiconductor)이며, Si 기술을 사용하여 효율적인 광전자 부품을 제조하는 것은 결과적으로 거의 불가능하다. 하지만, 효율적인 광전자 부품은 예를 들어 GaAs 기술과 같은 III/V 반도체의 기술을 이용하여 제조될 수 있는데, 왜냐하면 통상적으로 이들 반도체는 높은 효율로 빛을 발산하고 흡수하는 직접 반도체(direct semiconductor)이기 때문이다.
집적 회로를 제조하기 위하여, 에피텍셜 공정(epitaxial process)이 일반적으로 채택된다. Si 기술을 기초로 한 층들과 III/V 반도체의 기술을 기초로 한 층들 사이의 접촉이 발생하면, 개별 재료의 격자 상수가 다르다는 문제가 있다(이것은 Si 기판 대신에 GaP 기판에도 적용된다). 이는 결과적으로 Si 기판(또는 GaP 기판) 상에서 III/V 반도체의 에피텍셜 성장 동안에 전위(dislocation)가 발생한다. 하지만, 이러한 전위는 완전한 반도체 구조의 기능을 실질적인 수준 이상으로 방해하는데, 왜냐하면 오늘날 기능층 두께가 원자 크기(atomic dimension) 정도이기 때문이다. 층 두께가 두꺼운 경우에, 격자 상수들의 차이는 심지어 기판의 굽힘(bend)을 초래한다. 이에 대한 원인은 기본적으로 III/V 반도체의 에피텍셜 성장이 높은 증착 온도로 Si 반도체 또는 GaP 반도체 상에서 일어나지만, 전위의 발생은 이보다 낮은 높은 증착 온도에서 이미 발생한다. 이어서, 반도체 구조가 주위 온도로 냉각되면, 서로 다른 열팽창계수로 인해 야기되는 격자 상수의 차이가 상기 응력 및 전위를 초래할 것이다.
전술한 문제점들을 해소하기 위하여, 다양한 접근 방법들이 있다. 유럽 특허 공보 EP 0380815 B1호에 있어서, GaAs 층들이 Si 기판에 증착되어 소정의 위치에 한정된 미세균열을 형성할 수 있으므로, Si 기판의 전위(dislocations)가 방지되며 최소한 감소된다. 하지만, 이러한 기법은 고집적 회로에는 적합하지 않은데, 원자 수준인 미세균열의 제어성(controllability)이 부족하기 때문이다.
유럽 특허 공보 EP 0297483호는 Si 기술을 기초로 한 집적 회로가 Si 기판에 적용된 하이브리드 집적 반도체 구조(hybrid integrated semiconductor structure)를 개시하고 있다. 아울러, GaAs 기술의 광활성 부재(optically active element)가 Si 기판에 제공된다. 하지만, 집적 회로와 광활성 부재 사이의 전기 연결은 직접 접촉 또는 Si 기판에 의해 달성되는 것이 아니라 전선 연결(electrical wire connection)에 의해 달성된다. 이러한 기술 역시 고집적 회로에 적용하기에 적합하지 않다.
독일 특허 공보 DE 10355357호로부터 공지된 것은, III/V 반도체를 기초로 한 광활성 부재를 구비한 층 구조가, 예를 들어 인장 응력(tensile stress)을 받는 적응층(adaptation layer)의 격자 상수에 의해 유발되는 전위를 보상하는 것이다. 기존의 방법에 의해서는, 전자 특성의 모델링(modeling) 또한 가능하며, 그로 인해 지금까지 접근 불가능한 방출 파장(emission wavelength)이 접근 가능하게 된다.
미국 공개 특허 공보 US 2004/0135136 A1호에 따르면, 다수의 서로 다른 III/V 반도체들이 종래 기술에 공지되어 있으며, 이들은 Si 기판에 적용하기에 적 합하지 않다. 상응하는 고려가 유럽 특허 공보 EP 1257026 A2호, 미국 특허 공보 US 6,233,264 B1호, 미국 특허 공보 US 2004/0084667 A2호, 메르즈(Merz) 등 IEE Proc. -Opto- electron 151(5):346-351 (2004), 미국 특허 공보 US 6,072,196호, 유럽 특허 공보 EP 1553670 A2호, 미국 특허 공보 US 5,825,796호, 이시즈카 등 결정 성장 저널 272:760-764 (2004) 및 미국 특허 공보 US 2004/0161009 A1호에 적용된다.
유럽 공개 특허 공보 EP 0896406 A2호에 있어서, GaP 기판 또는 Si 기판(및 여타 기판) 상에 광활성 III/V 반도체의 전술한 층들이 존재하며 이들 층들은 III족 성분(III component)으로서 In 만을 함유한다. 실제로, 이러한 층들은 InP 기판에만 적합하며 바람직하지 않게도 수많은 전위 및 결함을 형성한다. 미국 특허 공보 US 5,937,274호는 다양한 기판 상의 다양한 층들을 매우 일반적인 방식으로 기술한다.
그 결과, 서브어셈블리(subassembly) 또는 Si 기술을 기초로 한 연속층과, III/V 반도체를 기초로 한 연속층을 서로에 대해 일체로 연결하는, 특히 고집적 회로 분야의 경우에 대한 수요가 꾸준하다.
본 발명의 기술적인 목적은 Si 기술 또는 GaP 기술의 기판에 III/V 반도체를 기초로 한 광활성 부재(optically active elements)를 제공하기 위한 수단을 제안하는 것으로서, 광활성 부재를 향해 그리고 상기 광활성 부재로부터의 Si계 서브어셈블리 또는 GaP계 서브어셈블리의 전기 신호의 전도는 일체로 형성되며, 다시 말해서 층들의 접촉에 의해 일체로 형성되며 III/V 반도체 또는 층 아래를 향한 III/V 반도체의 경계면에 비방사 재결합 중심(nonradiative recombination center)을 형성하는 전위를 실질적으로 제거한다. 본 발명의 다른 기술적인 목적은 직접적으로 접촉되는 Si 기판 또는 GaP 기판, 다시 말해서 층 접촉에 의해 직접적으로 접촉되는 Si 기판 또는 GaP 기판에 안정적인 발광 성분 및 레이저 성분을 제공하는 것이다. 본 발명의 또 다른 기술적인 목적은 선결속 연결선(wire bound connection line)이 없이 Si 기술 기반 처리 회로로부터 광신호로서 직접 발광하는 모노리식 집적 반도체 구조(monolithically integrated semiconductor structure)를 제공하는 것이다. 아울러, 본 발명의 또 다른 목적은 발광된 광신호에 의하여 조절되고 그리고/또는 탐지될 수 있는 모노리식 집적 반도체 구조를 제공하는 것이다.
이러한 기술적 목적을 달성하기 위하여, 본 발명은 GaxInyNaAsbPcSbd 조성을 갖는 III/V 반도체와 Si 기판 또는 GaP 기판을 구비하는 특허청구범위 제1항에 따른 모노리식 집적 반도체 구조를 제안하며, 여기서 x = 70 - 100 mole-%, y = 0 - 30 mole-%, a = 0.5 - 15 mole-%, b = 67.5 - 99.5 mole-%, c = 0 - 39.5 mole-% 및 d = 0 - 15 mole-%이며, x 와 y의 총합은 항상 100 mole-%이며, a, b, c 및 d의 총합은 항상 100 mole-%이며, 한편으로 x 와 y의 총합과 다른 한편으로 a 내지 d의 총합의 비율은 실질적으로 1:1이다. 바람직하게는, y = 1 - 30 mole-%이고, c = 1 - 32.0 mole-%이며, 그 자체로 이러한 반도체이다.
P가 없는 시스템(P-free system)의 경우에 있어서, In 및/또는 Sb가 포함되어야 하는데, 왜냐하면 P와 같이 이들 원소들은 N-인코퍼레이션(N-incorporation)에 의해 유발되는 국지적 왜곡장(local distortion field)을 최소화하기 때문이다.
아래의 조성을 갖는 III/V 반도체가 특히 바람직하다:
a) x = 70 - 100 mole-%, y = 0 - 30 mole-%, a = 0.5 - 10 mole-%, b = 70 - 98.5 mole-%, c = 1 - 29.5 mole-%, 또는
b) x = 85 - 99 mole-%, y = 1 - 15 mole-%, a = 0.5 - 10 mole-%, b = 70 - 98.5 mole-%, c = 1 - 29.5 mole-%, 또는
c) x = 85 - 99 mole-%, y = 1 - 15 mole-%, a = 0.5 - 10 mole-%, b = 70 - 98.5 mole-%, c = 0 - 32 mole-% 및 d = 1 - 10 mole-%이다.
특히, x = >70 - 100 mole-%, a = >1.3 또는 >1.7 mole-% (선택적으로 y > 0 또는 1 mole-%과 관련하여), c = 0 - 32 mole-% 및/또는 b = 60 - 99.5 mole-%이다. 바람직하게는 c = 또는 4 - 8 mole-%이다. 또한, 바람직하게는 a = 4 또는 5.5 - 11 mole-%이다. 이러한 반도체를 포함하는 반도체층의 층 두께는 1 - 50 nm 이다.
혼합 결정 시스템 GaInNAsPSb의 본 발명에 따른 반도체 클래스(semiconductor class)는 한편으로 아마도 질소 및/ 인의 첨가한 조성으로 인해, 격자에 적용되도록 구성되거나 압축 방식으로 응력이 가해진 층 연속물은 전위를 발생하지 않고서 GaP 기판 및/또는 Si 기판 상에서 제조될 수 있다. 다른 한편으로, 인 함량과 관련하여 0.5 mole-%을 초과하는 질소 농도로부터 시작하여, T 포인트(T point)에서 무질소 혼합 결정 시스템의 전도띠 상태(conduction band state)에서 질소의 결합에 의해 유도된 전자 레벨(electronic level)의 상호작용이 발생하며, 이는 T 포인트에서의 기초 에너지 간격(fundamental energy gap)의 효율적인 적색편이(red shift)로 이어지므로, GaInNAsPSb 재료 시스템의 직접 반도체로서의 특성을 강화한다. 예를 들어 a = 1 - 10 mole-%, b = 60 - 95 mole-% 및 c = 2 - 15 mole-%, 바람직하게는 a = 3 - 5 mole-%, b = 85 - 95 mole-% 및 c = 4 - 8 mole-%인 경우에, 1.8 eV 이하, 심지어 1.4 eV 이하에 비하여 훨씬 낮은 기초 에너지 간격이 발생한다. 이는 본 발명에 따른 이러한 반도체 시스템의 조성에 의하여 에너지 간격의 강력한 영향을 명확하게 한다.
상세하게는, 본 발명은 아래의 층 구조를 포함하는 모노리식 집적 반도체 구조에 대한 것이다:
A) 도핑된 혹은 미도핑된 Si 또는 GaP을 기초로 한 캐리어 층(carrier layer),
B) 도핑된 Si, 도핑된 GaP 또는 도핑된 (AlGa)P을 포함하는 선택 사항으로서의 제1 전류 전도층(current-conducting layer),
C) 선택 사항으로서의 제1 적응층(adaptation layer), 및
D) 본 발명에 따른 반도체층을 포함하는 광활성 부재(optically active element).
D) 층의 경우에, 아래의 층들이 이어질 수 있다:
E) 선택적으로 제2 적응층 및 F) 도핑된 Si 또는 도핑된 GaP 또는 도핑된(AlGa)P을 포함하는 제2 전류 전도층. (AlGa)P의 경우에 있어서, Al의 몫(share)은 20 - 100 mole-%일 수 있으며, Al의 몫과 Ga의 몫의 총합은 항상 100 mole-%이다. B) 층은 p 도핑되거나, 또는 n 도핑될 수 있다. F) 층이 존재하는 경우에, B) 층이 n 도핑되면 F) 층이 p 도핑될 수 있으며, 그 반대일 수도 있다.
일반적으로, 광학 부재는 층 구조(D1-D2-D3)n을 가지며, 층(D2)은 본 발명에 따른 반도체의 양자 우물층(quantum well layer)이고, 층(D1 및 D3)들은 장벽층(barrier layers)이며, n = 1 - 15이다. 이러한 광활성 부재에 의하여, 레이저 다이오드뿐만 아니라 발광 다이오드가 형성될 수 있다. 터미널 층들 중 하나(D1 또는 D3)에는, 장벽층(D4)이 구비될 수 있다. 장벽층들은 GapInqNrPsAst 조성을 갖는 반도체인 것이 바람직하며, 여기서 p = 85 - 100 mole-%, q = 0 - 15 mole-%, r = 0 - 15 mole-%, s = 60 - 100 mole-% 및 t = 0 - 40 mole-%이며, p와 q의 총합이 항상 100 mole-%이고, r, s와 t의 총합이 항상 100 mole-%이며, 한편으로 p와 q의 총합과 다른 한편으로 r 내지 t의 총합의 비율은 실질적으로 1:1이며, 장벽층은 바람직하게는 5 - 50 nm의 층 두께를 갖는다. 바람직한 범위는 p = 90 - 100 mole-%, q = 0 - 10 mole-%, r = 0 - 10 mole-%, s = 70 - 100 mole-% 및 t = 0 - 30 mole-%이다. 층 두께의 경우에, 2 - 20 nm의 범위가 바람직하다. 적응층(adaptation layer)은 GapInqNrPsAst 조성을 갖는 반도체일 수 있으며, 여기서 p = 90 - 100 mole-%, q = 0 - 10 mole-%, r = 0 - 10 mole-%, s = 70 - 100 mole-% 및 t = 0 - 30 mole-%이며, p와 q의 총합이 항상 100 mole-%이고, r, s 및 t의 총합이 항상 100 mole-%이며, 한편으로 p와 q의 총합과 다른 한편으로 r 내지 t의 총합의 비율은 실질적으로 1:1이며, 적응층은 바람직하게는 50 - 500 nm의 층 두께를 갖는다.
본 발명에 따른 모노리식 집적 반도체 구조에 있어서, 캐리어층과 광활성 부재 사이에 배치된 전류 전도층 및/또는 장벽층은 동시에 적응층일 수도 있다.
광활성 부재 위 및/또는 아래에는, 상기 광활성 부재와 광학적으로 연결된 적어도 하나의 광도파로층(optical waveguide layer)이 구비될 수 있다. 이러한 방식에 의하여, 데이터 전류는 발광 광활성 부재(emitting optically active element)로부터 캐리어 상의 다른 위치에서의 광수신기로 광신호로서 안내될 수 있다. 섬유 등과 같은 다른 부재들이 광신호를 전도하기 위해 추가적으로 또는 선택적으로 사용될 수 있다.
발광 다이오드 또는 수직 발광 레이저 다이오드는 A) 층과 D) 층 사이에 그리고/또는 F) 층 외부에 형성될 수 있으며, 적어도 하나의 주기적 반사 구조(periodic reflection structure)가 구비된다.
바람직하게는, 광활성 부재가 700 - 1,100 nm 범위의 기본 방출 파장을 갖는다.
또한, 본 발명은 발광 다이오드(LED), 수직 공동 표면 발광 레이저(VCSEL: vertical cavity surface emitting laser) 레이저 다이오드, 수직 외부공동 표면 발광 레이저(VECSEL: vertical external cavity surface emitting laser) 레이저 다이오드 및 변조기(modulator) 구조 또는 검출기(detector) 구조의 제조를 위한 본 발명에 따른 반도체 또는 본 발명에 따른 반도체층의 이용에 대한 것이다.
마지막으로, 본 발명은 본 발명에 따른 반도체층의 제조를 위한 방법에 대한 것으로서, 상기 방법은 다음의 단계들을 포함한다: 도핑된 Si 혹은 GaP, 또는 미도핑된 Si 혹은 GaP을 기초로 한 기판이 유기 금속 기상 결정 성장(MOVPE: metal-organic vapor phase epitaxy) 장치로 도입되며, 선택적으로 기판의 표면이 적어도 하나의 결정 성장 단계에서 적어도 하나의 적응층, 하나의 장벽층, 하나의 전류 전도층, 하나의 도파관로층 및/또는 하나의 반사 구조를 각각 구비하며, 캐리어 가스는 한정된 농도의 유리물(educt)로 충전되며, 상기 충전된 캐리어 가스(loaded carrier gas)는 300℃ 내지 700℃ 범위의 온도로 가열된 기판 상에서 또는 기판 위의 최상단층의 표면 상에서 한정된 노출 기간 동안 전도되며, 유리물의 전체 농도와 노출 기간은 반도체층이 기판의 표면 상에서 또는 기판의 최상단층의 표면 상에서 소정의 층 두께로 결정성장 방식으로 형성되도록 서로 조정된다.
바람직하게는, 아래의 유리물들이 유기 금속 기상 결정 성장 기술(MOVPE technology)을 위해 사용된다: Ga 유리물로서 C1-C5 트리알킬갈륨, 특히 트리에틸갈륨(Ga(C2H5)3) 및/또는 트리메틸갈륨(Ga(CH3)3), In 유리물로서 C1-C5 트리알킬인듐, 특히 트리메틸인듐(In(CH3)3), N 유리물로서 암모니아(NH3), 모노(C1-C8)알킬히드라진, 특히 삼차부틸히드라진(t-(C4H9)-NH-NH2), 및/또는 1,1-디(C1-C5)알킬히드라진, 특히 1,1-디-메틸히드라진((CH3)2-N-NH2), As 유리물로서 아르신(AsH3) 및/또는 C1-C5 알킬아르신, 특히 삼차부틸아르신(t-(C4H9)-AsH2), P 유리물로서 포스핀(PH3) 및/또는 C1-C5 알킬포스핀, 특히 삼차부틸포스핀(t-(C4H9)-PH2), 및 Sb 유리물로서 C1-C5 트리알킬안티몬, 특히 트리메틸안티몬((CH3)3Sb) 및/또는 트리에틸안티몬((C2H5)3Sb), 여기서 C3-C5 알킬기는 직쇄 또는 분지쇄일 수 있다.
바람직하게는, 유리물들이 다음과 같은 몰비(molar ratio)로 채택된다: As 유리물/III족 유리물 5 - 300, P 유리물/III족 유리물 0 - 500, N 유리물/As 유리물 0.1 - 10, 선택적으로 Sb 유리물/As 유리물 0 - 1이며, 기판의 표면 온도는 500℃ 내지 630℃의 범위로 조절되며, 캐리어 가스와 유리물의 전체 압력은 10 내지 1,000 hPa 또는 10 내지 200 hPa의 범위로 조절되며, 캐리어 가스의 분압에 대한 모든 유리물의 전체 분압의 비율은 0.005 내지 0.1이며, 증착속도(deposition rate)는 0.1 내지 10 ㎛/h이다. 특히, 다음과 같은 비율이 채택될 수 있다: As 유리물/III족 유리물 10 - 100, 예를 들어 10 - 30, P 유리물/III족 유리물 1 - 100, 예를 들어 1 - 10, N 유리물/As 유리물 1 - 10, 예를 들어 3 - 8이다. 표면 온도는 500℃ 내지 650℃, 특히 550℃ 내지 600℃의 범위에 바람직하게 존재할 수 있다. 캐리어 가스와 유리물의 전체 압력은 20 내지 100 hPa의 범위에 존재할 수 있다. 캐리어 가스의 분압에 대한 모든 유리물의 분압의 비율은 0.01 내지 0.05 범위에 존재할 수 있다. 증착속도는 0.1 내지 5 ㎛/h, 특히 0.5 내지 3 ㎛/h 사이일 수 있다.
원칙적으로, 유리물의 정밀 농도는 유기 금속 기상 결정 성장 (MOVPE) 공정에서의 각각의 유리물의 열분해 특성(thermal decomposition property)에 의존한다. 층의 성장 속도는 III족 유리물의 농도에 의해 결정된다. 당업자에 공지된 바와 같이, Ga 유리물 및 가능하다면 In 유리물의 소정의 증착온도(기판의 표면 온도)에 따른 다양한 분해 특성을 기초로 하여, 본 발명에 따른 반도체층의 개별 부재의 소망한 III족 농도로 이어질 수 있는 적합한 유리물 농도가 조절된다. V족 유리물의 공지된 온도 의존성 불합치 증발 또는 III/V 반도체의 성장 표면의 종(species)으로 인하여, 유기 금속 기상 결정 성장(MOVPE) 증착에서의 개별 V족 유리물 농도가 과잉에서의 선택된 증착 온도의 함수로서 본 발명에 따른 반도체에서의 소망한 농도로 조심스럽게 조절되어야 한다. 이것은 당 기술분야의 당업자라면 용이하게 달성할 수 있다. 더욱 높은 증착 온도 또는 가능하다면 용이하게 분해되지 않는 유리물을 위하여, 전술한 것에 비하여 높은 V/III 비율뿐만 아니라 높은 N/As 비율이 선택되어야 한다. 낮은 증착 온도를 위하여, 역거동(reversed behavior)이 상응하게 적용된다.
유기 금속 기상 결정 성장(MOVPE)을 대신하여, 특히 V족 성분을 위한 가스원(gas source)(가스원 MBE, GS-MBE)들의 함유 하에서, 예를 들어 분자빔 에피택시(MBE: molecular beam epitaxy), 화학 분자선 에피택시(CBE: chemical beam epitaxy) 또는 금속 유기 분자빔 에피택시(MOMBE: metal-organic molecular beam epitaxy)와 같은 다른 에피택시법들이 사용될 수도 있다. 이들 방법들은 통상적이고 그 자체로 공지된 에피택시 장치에 의해 수행될 수 있으며, 개별적으로 적합하고 그 자체로 공지된 유기물과 소스가 채택되어야 한다. 개개의 조건은 당업자에 의해 용이하게 조절될 수 있다.
본 발명에 따른 반도체 구조를 제조하기 위한 방법이 특허청구범위 제22항 내지 제33항에 기재되어 있다.
<정의>
직접 반도체(direct semiconductor)는 밴드 구조에서 원자가 대역(valence-band maximum)과 전도대(conduction band minimum)는 동일한 크리스탈 펄스 벡터(crystal pulse vector)에서 서로에 대해 대향되게 배치되는 반도체이다. 이와 반대로, 간접 반도체의 경우에는 원자가 대역과 전도대가 동일한 크리스탈 펄스 벡터에서 서로 대향되게 배치되지 않는 반면에 서로 다른 크리스탈 벡터들에 배치된다.
모노리식 반도체 구조(monolithic semiconductor structure)는 상이한 기능의 반도체 구역들이 서로 즉시 연결되는 층(바람직하게는 에피택시 층)들에 의해 발생하는 구조이다. 이와 반대로, 하이브리드 반도체 구조에 있어서 상이한 기능의 반도체 구역들의 전기 접촉은, 예를 들어 와이어 연결과 같은 보조 연결에 의해 달성된다.
n 도핑된 반도체에 있어서, 전기 전도는 여분의 원자가전자를 갖는 공여원자로 인해 전자에 의해 달성된다. 실리콘의 n 도핑의 경우에, 예를 들어 질소, 인, 비소 및 안티몬이 사용될 수 있다. GaP 반도체 또는 (AlGa)P 반도체의 n 도핑의 경우에는, 예를 들어 실리콘과 텔루르(tellurium)가 사용될 수 있다. p 도핑된 반도체에 있어서, 전기 전도는 수용원자의 병합으로 인해 정공에 의해 발생한다. 실리콘을 위한 억셉터(acceptor)들은 붕소, 알루미늄, 갈륨 및 인듐이다. GaP 또는 (AlGa)P의 경우에, 예를 들어 마그네슘, 아연 또는 탄소가 억셉터로서 사용될 수 있다.
반도체는 공여원자(donor atom) 또는 수용원자(acceptor atom)의 농도가 105 cm-3 이하라면 통상적으로 도핑되지 않는다. 도핑된 반도체는 1015 cm-3 이상의 농도를 일반적으로 갖는다.
전류 전도층은 소정의 전력을 공급하기에 충분한 전도성이 주어질 정도로 도핑된 반도체를 포함한다.
본 발명에 따른 III/V 반도체는 일반적으로 압축 응력을 받는다. 격자 적응과 밴드 구조의 모델링을 위하여, 인장 응력을 받을 수 있는 장벽층들이 제공된다. 따라서, III/V 반도체의 응력의 보상이 달성된다.
본 발명에 따른 광활성 부재는 에너지를 광선(light radiation)으로 변환하여 광선을 발산하고, 광선을 조절하고 그리고/또는 광선을 흡수하며, 상기 광선을 전기 신호로 변환한다. 레이저 다이오드의 경우에는, 층 주기(n)의 수는 일반적으로 1 내지 5이다. 하지만, 발광 다이오드의 경우에 n이 15까지 이를 수 있다. 변조기 구조 또는 검출기 구조의 경우에, n은 50 이상의 수치를 실질적으로 가질 수 있다.
적응층은 Si 기판 또는 GaP 기판 상의 III/V 반도체를 토대로 본 발명에 따른 반도체층 또는 반도체 구조의 응력을 보상하는 역할을 한다. 적응층은 발광(light emission)에 기여하지 않는다.
양자 우물층(quantum well layer)은 이른바 양자 박막(quantum film)으로도 언급된다. 장벽층과의 양면 접촉에 의하여, 전하 캐리어(charge carrier)의 운동이 한정되며, 전하 캐리어는 에피택셜 층의 경우에 일차원 함유(inclusion)이다(운동은 주로 공간적인 2차원). 본 발명에 따른 층 구조를 갖는 광활성 부재는 다중 양자 우물(MQW: multiple quantum well) 구조라고도 언급된다. 양자 우물층과 장벽층 사이의 격자 응력(epitaxial stress)에 의하여, 기본 띠간격(fundamental band gap)에 관한 전자 특성이 영향받을 수 있다.
광도파로층들은 종래 기술에 널리 알려져 있다. 단순 예시로서, 문헌 "반도체 광전자학: 물리학 및 기술(J. 싱(singh), 맥그로우힐사, 뉴욕 1995년)"을 참조한다.
주기적인 반사 구조물들은 유전체 다층 미러(dielectric multi-layer mirror) 및/또는 에피택셜(λ/4) 다층 미러이다. 상기 반사 구조물은 이른바 분포 브레그 반사기(distributed Bragg reflector)로서, 광활성 부재로부터 발산된 광을 반사하여 레이저 공진기 내의 고반사 단부 미러(high-reflective end mirror)를 나타낸다. 이에 관하여는, 문헌 "수직 공진 표면 발광 레이저: 설계, 제조, 특징 및 적용(C. 윌름센 등, 캠브리지 대학 출판사, 캠브리지 1999년)을 참조한다. 이러한 주기적 반사 구조물은 전류 전도를 목적으로 p 도핑되거나 또는 n 도핑될 수 있다. 이어서, 이들 주기 반사 구조물들은 이와 더불어 전류 전도층의 기능을 수용한다.
본 발명에 따른 III/V 반도체는 실온 또는 가동 온도에서 일반적으로 준(準)안정적(metastable)이다. 이는 각각의 온도의 상황의 열역학으로 인하여 안정적인 균일상이 존재하지 않아야 하며, 적어도 2개의 비균일상의 붕괴(decay)가 발생하여야 함을 의미한다. 하지만, 이러한 감쇠는 동적으로 억제된다. 동적 억제(kinetic inhibition)를 극복하기 위하여 작동하도록 고온이 요구되며, 이러한 이유로 상기 준안정적인 상들은 비교적 낮은 기판 온도, 통상적으로 700℃ 이하에서 에피택셜 방식으로 증착될 수 있다. 감소된 온도에서 증착한 이후에, 본 발명에 따른 반도체층의 어닐링 단계는 비방사 재결합 중심(nonradiative recombination center)을 줄이기 위해 통상적으로 700℃ 내지 850℃의 온도 범위에서 채택될 수 있다. 예를 들어, 유기 금속 기상 결정 성장(MOVPE)에서 즉시 평형 어닐링 단계가 수행될 수 있을 뿐만 아니라 급속 열적 어닐링(RTA: rapid thermal annealing)와 같은 비평형 방법이 수행될 수도 있다. 각각의 어닐링 온도는 상이한 상들로의 붕괴가 관찰되지 않게끔 선택된다.
본 발명에 따라 사용된 캐리어 층은 일반적으로 GaP 단결정 또는 Si 단결정이다. 이러한 단결정의 표면은 종래 방식으로 정제되며 에피택셜 증착을 위해 준비된다. 이와 관련하여, 문헌(A. 이시자카 등, 전자화학 협회 33: 666 1986년)을 참조로 한다.
"실질적으로 1:1" 라는 용어는 0.8:1.2 내지 1.2:0.8, 특히 0.9:1.1 내지 1.1:0.9, 바람직하게는 0.95:1.05 내지 1.05:0.95는 물론 정확하게 1:1도 포함한다.
도 1은 본 발명에 따른 모노리식 집적 반도체 구조를 도시,
도 2는 실시예 1에 따라 제조된 반도체층을 광발광 여기 분광 법(photoluminescence excitation spectroscopy)에 따라 조사한 결과를 도시,
도 3은 동적 x선 회절 이론에 따른 이론적인 프로파일과 비교한 실험적인 고분해능 x선 회절(HR-XRD) 프로파일을 도시,
도 4는 투과전자현미경 암시야상(TEM dark field image)을 도시, 및
도 5는 고분해능 투과전자현미경 영상을 도시.
실시예 1: 본 발명에 따른 반도체층의 제조.
통상적인 전처리(pretreatment) 이후에, Si 웨이퍼(제조사: 바커(Wacker), 버지니아 반도체)가 유기 금속 기상 결정 성장(MOVPE) 장치(type AIX200-GFR, 제조사 Aixtron)에 배치된다. 먼저, 에피택셜 층들이 종래 방식으로 Si 웨이퍼에 이후 실시예에 더욱 자세하게 기술된 바와 같이 증착된다. 이후, 이에 따라 획득된 표면 상에서, 본 발명에 따른 III/V 반도체의 층이 증착된다. 이를 위하여, 불활성 가스 유동(H2)이 다양한 유리물로 충전된다. 다음과 같은 유리물들이 사용된다: 트리메틸갈륨 또는 트리에틸갈륨, 트리알킬인듐(적용 가능한 경우), 1,1-디메틸히드라진, 삼차부틸아르신, 삼차부틸포스핀 및 트리메틸안티몬(적용 가능한 경우)이다. 이들 유리물 모두는, 예를 들어 악조 노벨 HPMO(Akzo Nobel HPMO)로부터 구입 가능하다.
예시적인 조성 Ga(N0 .037As0 .883P0 .08)을 갖는 본 발명에 따른 반도체층의 제조를 위하여, 50 hPa의 전체 반응 압력에서 다음과 같은 조건들이 선택된다: 부분 압력 TEGa(트리에틸갈륨) 0.007 hPa, TBAs(삼차부틸아르신) 0.142 hPa, TBP(삼차부틸포 스핀) 0.035 hPa 및 UDMHy(디메틸히드라진) 0.85 hPa. 결과로부터 다음과 같은 비율이다: 비율 As/Ga 20, 비율 P/Ga 5 및 비율 N/As 6.
이어서, 총 50 hPa의 압력을 갖는 충전된 H2 캐리어 가스는 575℃로 가열된 코팅 기핀의 표면 상에서 22초(s) 동안 전도된다. 7.0 nm의 두께를 갖는 본 발명에 따른 층이 획득된다. 본 발명에 따른 반도체층을 위한 노출 기간이 종료된 이후에, MOVPE 시스템은 개별 장벽층 또는 적응층의 증착 조건으로 조정된다.
실시예 2: 광활성 부재의 제조.
실시예 1의 MOVPE 장치에 있어서, 먼저 아래의 실시예에 기재된 층들이 종래 방식으로 Si 웨이퍼 상에서 에피택셜 성장된다. 이후, 장벽층과 양자 우물층이 서로 교대로 증착되며, 장벽층의 증착은 완결을 나타낸다. 이러한 주기적 층 구조는총합 5개의 양자 우물층들을 포함한다. 양자 우물층으로서, 실시예 1에 따른 층이 사용된다. 모든 양자 우물층들은 동일한 조성을 갖는다. 장벽층으로서, GaP 이 사용된다. 모든 장벽층들은 동일한 조성을 갖는다. 양자 우물층들은 2 내지 20 nm의 두께를 갖는다. 장벽층들은 5 내지 500 nm의 두께를 갖는다.
실시예 3: 본 발명에 따른 모노리식 집적 반도체 구조.
본 발명에 따른 모노리식 집적 반도체 구조는 도 1에 도시되어 있다. 제조를 위해, 층(B1) 내지 F2))들이 Si 웨이퍼(A) 상에서 실질적으로 에피택셜 성장된다. 층(B1))은 p 도핑된 GaP이다. 아연 또는 마그네슘이 도핑 원소로서 사용된다. 도핑 농도는 일반적으로 1ㆍ1018 cm-3이다. 층(B1))의 층 두께는 5 내지 300 nm이다. 층(B1))은 접촉층이며, 전류가 전도된다. 이후, p 도핑된 (AlGa)P로 형성된 층(B2))이 제조된다. 도핑은 일반적인 1ㆍ1018 cm-3의 도핑 농도의 아연 또는 마그네슘으로 제조된다. 알루미늄 농도는 III족 원소의 총량을 참조할 때 15 mole-%이상이다. 통상적인 수치는 15 내지 45 mole-%이다. 대안으로는, p 도핑된 (AlGa)(NP) 역시 사용될 수 있으며, 도핑 및 알루미늄 농도에 대해서는 전술한 농도가 적용된다. V족 원소들의 총량을 참조로 한 질소의 몫은 0 내지 4 mole-%이다. 층 두께는 500 내지 1,500 nm이다. 층(B2))은 도파관로층이며, 상기 층은 전류 전도층의 역할도 동시에 수행한다. 상기 층(B2)) 위에 배치된 층(C))은 도핑되지 않은 GaP을 포함한다. 층 두께는 50 내지 100 nm이다. 이것은 장벽층에 유사한 별도 구속 이종접합구조(separate confinement heterostructure)이다. 아울러, 층(C))은 적응층으로 역할을 한다. 한층 개선된 가시도(visibility)를 위해, 상기 층(C)) 위에 배치된 광활성 부재(D))는 단일층으로 도시된다. 사실상, 층(D))은 실시예 2에 따른 층 구조이다. 층(E))은 층(C))에 대응한다. 대안으로는, 양 층들 모두가 Ga(NP), (GaIn)(NP) 또는 (GaIn)(NaSP) 층들로 구성될 수도 있다. V족 원소들을 참조로 한 질소 몫은 0 내지 10 mole-%일 수 있다. 후자 층의 경우에 있어서, III족 원소의 총량을 참조할 경우 In의 몫은 0 내지 15 mole-%이다. 층(F1))은 층(B2))에 대응하고, 층(F2))은 층(B1))에 대응하며, 층(F1) 및 F2))들이 n 도핑되는 차이점이 있다. 도핑 원소로서, 일반적으로 2ㆍ1018 cm-3의 도핑 농도를 갖는 텔루르(tellurium)가 사용된다. 층(E), F1) 및 F2))들의 층 두께는 층(C), B2) 및 B1))들의 층 두께 에 대응(광활성 부재에 대해 반사 대칭 순서)한다.
광활성 부재로서의 발광 다이오드에 대한 출력 결합(output coupling)의 정도를 향상하기 위하여, 다양한 알루미늄 함량을 갖는 (AlGa)/P/(AlGa)/P 주기 반사 구조(DBR 구조)가 광할성 부재 아래에 배치된 전류 전도층에 통합될 수 있다. 연속 층들의 알루미늄 몫은 서로 다르며, III족 원소의 총량에 대해 각각 0 내지 60 mole-% 또는 40 내지 100 mole-%이다. 대안으로는, (AlGa)(NP) 개별 층들이 DBR 구조의 응력의 상쇄를 위해 사용될 수도 있으며, Al 함량은 전술한 바와 같이 선택되고 N 함량은 V족 원소들의 총량에 대해 0 내지 4 mole-%이다.
광활성 부재로서 표면 발광 레이저 다이오드(VCSEL)를 위해, 광활성 부재는 전술한 유형의 반사 구조에 의하여 아래로부터 뿐만 아니라 위로부터 둘러싸인다. 전류 공급을 위해, 이들 2개의 DBR 미러 구조들 중 하나가 n 도핑 혹은 p 도핑될 수 있거나, 또는 추가적으로 이른바 내부 공동 전류 접촉(intra cavity current contact)이 전체 구조에 도입되며, 상기 접촉은 도핑되지 않은 조건에서 2개의 DBR 미러들을 생산하도록 허용한다.
실시예 4: 본 발명에 따른 반도체의 기본 에너지 간격.
V족 원소들의 총량에 대해 4 mole-% 질소, 90 mole-% 비소(arsenic) 및 6 mole-% 포스핀을 사용하여 실시예 1에 따라 제조된 반도체층은 광발광 여기 분광법(photoluminescence excitation spectroscopy)에 의해 조사된다. 결과가 도 2에 도시된다. 기본 에너지 간격이 대략 1.4 eV이다. 이러한 수치는 질소 반응 없이 형성되는 1.8 eV의 수치에 비해 확연히 낮으며 본 발명에 따른 반도체 시스템 내의 다른 성분의 또 추가 몫과 협력하에 질소의 통합에 의한 에너지 간격의 급격한 영향을 도시한다.
실시예 5: 본 발명에 따른 광활성 부재의 무전위 구조(dislocation-free structure).
실시예 2에 따라 제조된 광활성 부재는 고분해능 x선 회절(HR-XRD)과 투과전자현미경(TEM: transmission electron microscopy)에 의해 조사된다.
도 3은 동적 x선 회절 이론에 따른 이론적인 프로파일(도 3 하단)과 비교한 실험적인 고분해능 x선 회절(HR-XRD) 프로파일(도 3 상단)을 도시한다. 각각의 회절 반사의 관찰된 첨예도(sharpness)와 실험 회절 프로파일 및 이론 회절 프로파일의 거의 완벽한 조화는 전위의 발생 없이 상당한 면적에 걸쳐 뛰어난 구조적 층 품질을 보장한다.
도 4는 투과전자현미경 암시야상(TEM dark field image)을 도시한다. 암층(dark layer)으로서 본 발명에 따른 제5 층들이 도시될 수 있다. 더욱 가벼운 층들은 Ga(NP) 장벽층이다. 3개의 층들 모두는 명확하게 분해되며, 결정 구조에서 큰 결합이 발견되지 않는다. 도 5의 고분해능 투과전자현미경 영상에 있어서, 장벽층으로의 본 발명에 따른 (어두운) 제5 층의 전이에서의 원자의 갑작스러운 경계면들이 있으며, 상기 경계면들은 전위 등을 포함하지 않는다.
실시예 6: 매우 낮은 기본 에너지 간격을 갖는 반도체.
다양한 반도체층들은 실시예와 유사하게 제조되지만, 상기 층들은 5.5 내지 11 mole-%(언제나처럼 V족 원소들의 총량에 대해) 범위의 질소를 함유하며, 20℃ 광발광 분광법에 의한 조사에서 1.2 eV, 심지어 실리콘의 에너지 간격(1.124 eV)에 비해 낮은 기본 집적 에너지 간격을 나타낸다. 특히 발광 다이오드와 레이저 다이오드의 제조를 위해 실리콘의 에너지 간격보다 낮은 에너지 간격을 갖는 반도체층들은 Si/SiO2계 광도파로 구조와 집적된다. 특히 이러한 방출 에너지를 위해, 도파관로 구조에서 광신호의 흡수 및 이로 인한 감쇠가 없을 것이다.
본 발명은 III/V 반도체에 이용될 수 있다.

Claims (38)

  1. 모노리식 집적 반도체 구조로서, 상기 반도체 구조는 다음의 층 구조:
    A) 도핑된 혹은 도핑되지 않은 Si 또는 GaP을 기초로 한 캐리어층;
    B) 선택 사항으로서, 도핑된 Si, 도핑된 GaP 또는 도핑된(AlGa)P을 포함하는 제1 전류 전도층;
    C) 선택 사항으로서, 제1 적응층; 및
    D) GaxInyNaAsbPcSbd 조성을 갖는 III/V 반도체로 형성된 반도체층을 구비한 광활성 부재를 포함하며, 여기서 x = 70 - 100 mole-%, y = 0 - 30 mole-%, a = 0.5 - 15 mole-%, b = 67.5 - 99.5 mole-%, c = 0 - 39.5 mole-% 및 d = 0 - 15 mole-%이며, x 와 y의 총합은 항상 100 mole-%이고, a, b, c 및 d의 총합은 항상 100 mole-%이며, 한편으로 x 와 y 의 총합과 다른 한편으로 a 내지 d의 총합의 비율은 1:1인 것을 특징으로 하는 모노리식 집적 반도체 구조.
  2. 제1항에 있어서,
    E) 선택적으로 제2 적응층; 및
    F) 도핑된 Si, 도핑된 GaP 또는 도핑된 (AlGa)P을 구비하는 제2 전류 전도층인 하부 층 구조를 D)층에 이어서 포함하는 모노리식 집적 반도체 구조.
  3. 제2항에 있어서,
    B)층은 p 도핑되거나, 또는 n 도핑되는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  4. 제3항에 있어서,
    y = 1 내지 30 mole-%인 것을 특징으로 하는 모노리식 집적 반도체 구조.
  5. 제4항에 있어서,
    c = 1 내지 32.0 mole-%인 것을 특징으로 하는 모노리식 집적 반도체 구조.
  6. 제1항에 있어서,
    반도체는 직접 반도체인 것을 특징으로 하는 모노리식 집적 반도체 구조.
  7. 제6항에 있어서,
    B)층이 n 도핑되면 F)층이 p 도핑되며, B)층이 p 도핑되면 F)층이 n 도핑되는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  8. 제7항에 있어서,
    광활성 부재는 (D1-D2-D3)n 층 구조를 가지며, 층(D2)은 상기 반도체의 양자 우물층이고, 층(D1 및 D3)들은 장벽층이며, n = 1 - 50 인 것을 특징으로 하는 모노리식 집적 반도체 구조.
  9. 제8항에 있어서,
    터미널 층(D1 또는 D3)들 중 하나에 이어서, 장벽층(D4)이 구비되는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  10. 제9항에 있어서,
    장벽층(D1, D3, D4 중 적어도 하나)는 GapInqNrPsAst 조성을 갖는 반도체이고, p = 85 - 100 mole-%, q = 0 - 15 mole%, r = 0 - 15 mole-%, s = 60 - 100 mole-% 및 t = 0 - 40 mole-%이며, p와 q의 총합이 항상 100 mole-%이고, r, s와 t의 총합이 항상 100 mole-%이며, 한편으로 p와 q의 총합과 다른 한편으로 r 내지 t의 총합의 비율은 1:1이며, 장벽층은 5 - 50 nm의 층 두께를 갖는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  11. 제10항에 있어서,
    제1 적응층 및 제2 적응층 중 적어도 하나는 GapInqNrPsAst 조성을 갖는 반도체이고, p = 90 - 100 mole-%, q = 0 - 10 mole-%, r = 0 - 10 mole-%, s = 70 - 100 mole-% 및 t = 0 - 30 mole-%이며, p와 q의 총합이 항상 100 mole-%이고, r, s 및 t의 총합이 100 mole-%이며, 한편으로 p와 q의 총합과 다른 한편으로 r 내지 t의 총합의 비율은 1:1이며, 적응층은 50 - 500 nm의 층 두께를 갖는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  12. 제11항에 있어서,
    캐리어층과 광활성 부재 사이에 배치된 전류 전도층 및/또는 장벽층은 동시에 적응층인 것을 특징으로 하는 모노리식 집적 반도체 구조.
  13. 제12항에 있어서,
    광활성 부재 위 및/또는 아래에는, 상기 광활성 부재와 광학적으로 연결된 적어도 하나의 광도파로층이 구비되는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  14. 제13항에 있어서,
    층(A) 및 D))들 사이 그리고/또는 층(F)) 외부에는, 최소한 하나의 주기적 반사 구조가 구비되는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  15. 제14항에 있어서,
    광활성 부재는 700 내지 1,100 nm 범위의 기본 발광 파장을 갖는 것을 특징으로 하는 모노리식 집적 반도체 구조.
  16. 제8항에 따른 모노리식 집적 반도체 구조를 제조하기 위한 방법으로서,
    도핑된 혹은 도핑되지 않은 Si 또는 GaP을 기초로 한 캐리어층(A) 상에는
    선택적으로 도핑된 Si, 도핑된 GaP 또는 도핑된 (AlGa)P을 구비하는 제1 전류 전도층(B)이 에피택셜 성장되고,
    선택적으로 제1 적응층(C)이 에피택셜 성장되며, 및
    GaxInyNaAsbPcSbd 조성을 갖는 III/V 반도체로 형성된 반도체층을 구비하는 광활성 부재를 형성하는 다층 구조(D)가 에피택셜 성장되는 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    광활성 부재 상에서 선택적으로 제2 적응층(E)이 에피택셜 성장되고, 광활성 부재 또는 제2 적응층 상에서 도핑된 Si 또는 도핑된 GaP 또는 도핑된 (AlGa)P을 포함하는 제2 전류 전도층(F)이 에피택셜 성장되는 것을 특징으로 하는 방법.
  18. 제17항에 있어서,
    층(B)은 p 도핑되거나 또는 n 도핑되는 것을 특징으로 하는 방법.
  19. 제18항에 있어서,
    B)층이 n 도핑되면 F)층이 p 도핑되고, B)층이 p 도핑되면 F)층이 n 도핑되는 것을 특징으로 하는 방법.
  20. 제19항에 있어서,
    광학 부재는 층(D1, D2 및 D3)들의 에피택셜 성장에 의해 형성되며, 에피택셜 단계의 순서는 층 구조가 (D1-D2-D3)n이 되도록 수행되며, 층(D2)은 제1항 내지 제4항 중 어느 한 항에 따른 반도체의 양자 우물층이고, 층(D1 및 D3)들은 장벽층이며, n = 1 - 50 인 것을 특징으로 하는 방법.
  21. 제20항에 있어서,
    터미널 층(D1 또는 D3)들 중 하나에 이어서, 장벽층(D4)이 에피택셜 성장되는 것을 특징으로 하는 방법.
  22. 제21항에 있어서,
    장벽층은 GapInqNrPsAst 조성을 갖는 반도체이고, 여기서 p = 85 - 100 mole-%, q = 0 - 15 mole-%, r = 0 - 15 mole-%, s = 60 - 100 mole-% 및 t = 0 - 40 mole-%이며, p와 q의 총합이 항상 100 mole-%이고, r, s 및 t의 총합이 항상 100 mole-%이며, 한편으로 p와 q의 총합과 다른 한편으로 r 내지 t의 총합의 비율은 1:1이며, 장벽층은 5 - 50 nm의 층 두께를 갖는 것을 특징으로 하는 방법.
  23. 제22항에 있어서,
    제1 적응층 및/또는 제2 적응층은 GapInqNrPsAst 조성을 갖는 반도체이고, 여기서 p = 90 - 100 mole-%, q = 0 - 10 mole-%, r = 0 - 10 mole-%, s = 70 - 100 mole-% 및 t = 0 - 30 mole-%이며, p와 q의 총합이 항상 100 mole-%이고, r, s 및 t의 총합이 항상 100 mole-%이며, 한편으로 p와 q의 총합과 다른 한편으로 r 내지 t의 총합의 비율은 1:1이며, 적응층은 50 - 500 nm의 층 두께를 갖는 것을 특징으로 하는 방법.
  24. 제23항에 있어서,
    캐리어층과 광활성 부재 사이에 배치된 전류 전도층 및/또는 장벽층은 동시에 적응층인 것을 특징으로 하는 방법.
  25. 제24항에 있어서,
    광활성 부재 아래 및/또는 위에는, 광활성 부재와 광학적으로 연결된 최소한 하나의 광도파로층이 구비되는 것을 특징으로 하는 방법.
  26. 제25항에 있어서,
    층(A) 및 D))들 사이 및/또는 층(F)) 외부에는, 최소한 하나의 주기적 반사 구조가 구비되는 것을 특징으로 하는 방법.
  27. 제26항에 있어서,
    광활성 부재는 700 - 1,100 nm 범위의 기본 발광 파장을 갖는 것을 특징으로 하는 방법.
  28. GaxInyNaAsbPcSbd 조성을 갖는 III/V 반도체로서,
    x = 70 - 100 mole-%, y = 0 - 30 mole-%, a = 0.5 - 15 mole-%, b = 67.5 -99.5 mole-%, c = 0 - 39.5 mole-% 및 d = 0 - 15 mole-%이며, x 와 y의 총합은 항상 100 mole-%이고, a, b, c 및 d의 총합은 항상 100 mole-%이며, 한편으로 x 와 y의 총합과 다른 한편으로 a 내지 d의 총합의 비율은 1:1인 것을 특징으로 하는 III/V 반도체.
  29. 제28항에 있어서,
    y = 1 내지 30 mole-%인 것을 특징으로 하는 III/V 반도체.
  30. 제29항에 있어서,
    c = 1 - 32.0 mole-%인 것을 특징으로 하는 III/V 반도체.
  31. 제28항에 있어서,
    반도체가 직접 반도체인 것을 특징으로 하는 III/V 반도체.
  32. 제28항에 따르는 반도체를 포함하는 층으로서, 반도체층의 층 두께가 1 - 50 nm의 범위인 것을 특징으로 하는 반도체층.
  33. 삭제
  34. 제32항에 따른 반도체층의 제조를 위한 방법으로서, 상기 방법은 다음의 단계들:
    도핑된 혹은 도핑되지 않은 Si 또는 GaP을 기초로 한 기판이 유기 금속 기상 결정 성장 (MOVPE) 장치로 도입되며,
    선택적으로 기판의 표면이 먼저 각각의 최소한 하나의 적응층, 최소한 하나의 장벽층, 최소한 하나의 전류 전도층, 최소한 하나의 도파관로층 및/또는 최소한 하나의 반사 구조와 함께 최소한 하나의 에피택셜 코팅 단계에 제공되며,
    불활성 캐리어 가스가 소정의 농도의 유리물들로 충전되며,
    충전된 캐리어 가스는 300℃ 내지 700℃ 범위의 온도로 가열된 기판의 표면 위에서 또는 기판 위의 최상단층의 표면 상에서 한정된 노출 기간 동안 전도되며, 유리물들의 전체 농도와 노출 기간은 반도체층이 기판의 표면 또는 기판의 최상단층의 표면 상에서 소정의 층 두께로 에피택셜 방식으로 형성되도록 서로에 대해 조정되는 단계를 포함하는 것을 특징으로 하는 방법.
  35. 제34항에 있어서,
    Ga 유리물로서 C1-C5 트리알킬갈륨,
    선택적으로 In 유리물로서 C1-C5 트리알킬인듐,
    N 유리물로서 암모니아(NH3), 모노(C1-C8)알킬히드라진, 및/또는 1,1-디(C1-C5)알킬히드라진,
    As 유리물로서 아르신(AsH3) 및/또는 C1-C5 알킬아르신,
    P 유리물로서 포스핀(PH3) 및/또는 C1-C5 알킬포스핀, 및
    선택적으로 Sb 유리물로서 C1-C5 트리알킬안티몬이 사용되며,
    C3-C5 알킬기는 직쇄 또는 분지쇄일 수 있는 것을 특징으로 하는 방법.
  36. 제35항에 있어서,
    유리물들은 다음의 몰 비들로:
    As 유리물/III족 유리물 5 - 300,
    P 유리물/III족 유리물 0 - 500,
    N 유리물/As 유리물 0.1 - 10, 및
    선택적으로 Sb 유리물/As 유리물 0 - 1의 몰비(molar ratio)로 채택되며,
    기판의 표면 온도는 500℃ 내지 630℃의 범위로 조정되며, 캐리어 가스와 유리물들의 전체 압력은 10 내지 200 hPa의 범위로 조정되며, 캐리어 가스의 부분 압력에 대한 유리물들의 부분 압력의 총합의 비율은 0.005 내지 0.1이며, 증착속도는 0.1 내지 10 ㎛/h인 것을 특징으로 하는 방법.
  37. 제34항에 따른 방법을 사용하여 획득 가능한 반도체층.
  38. 제16항에 따른 방법을 사용하여 획득 가능한 모노리식 집적 반도체 구조.
KR1020077017168A 2005-01-26 2006-01-26 Ⅲ/ⅴ 반도체 KR101320836B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US64710605P 2005-01-26 2005-01-26
US60/647,106 2005-01-26
DE102005004582A DE102005004582A1 (de) 2005-01-26 2005-01-26 III/V-Halbleiter
DE102005004582.0 2005-01-26
PCT/DE2006/000140 WO2006079333A2 (de) 2005-01-26 2006-01-26 Iii/v-halbleiter

Publications (2)

Publication Number Publication Date
KR20070092752A KR20070092752A (ko) 2007-09-13
KR101320836B1 true KR101320836B1 (ko) 2013-10-22

Family

ID=36644280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017168A KR101320836B1 (ko) 2005-01-26 2006-01-26 Ⅲ/ⅴ 반도체

Country Status (5)

Country Link
EP (1) EP1842268B1 (ko)
JP (5) JP5369325B2 (ko)
KR (1) KR101320836B1 (ko)
CA (1) CA2594947C (ko)
WO (1) WO2006079333A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011016366B4 (de) 2011-04-07 2018-09-06 Nasp Iii/V Gmbh III/V-Si-Template, dessen Verwendung und Verfahren zu dessen Herstellung
DE102011107657A1 (de) * 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur
US9595438B2 (en) 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template
US9410890B2 (en) * 2012-03-19 2016-08-09 Kla-Tencor Corporation Methods and apparatus for spectral luminescence measurement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621646A2 (en) * 1993-04-22 1994-10-26 Sharp Kabushiki Kaisha Colour display/detector
US20030179801A1 (en) * 2002-03-25 2003-09-25 Tetsuya Takeuchi Asymmetric InGaAsN vertical cavity surface emitting lasers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01211912A (ja) * 1988-02-18 1989-08-25 Nec Corp 半導体基板
JPH0637355A (ja) * 1992-07-20 1994-02-10 Nippon Telegr & Teleph Corp <Ntt> Ｉｉｉ−ｖ族合金半導体およびその製造方法
JP3425185B2 (ja) * 1993-03-26 2003-07-07 日本オプネクスト株式会社 半導体素子
US5937274A (en) * 1995-01-31 1999-08-10 Hitachi, Ltd. Fabrication method for AlGaIn NPAsSb based devices
JPH09213918A (ja) * 1996-02-01 1997-08-15 Furukawa Electric Co Ltd:The 光電子集積回路素子
US6233264B1 (en) * 1996-08-27 2001-05-15 Ricoh Company, Ltd. Optical semiconductor device having an active layer containing N
JPH10173294A (ja) * 1996-10-07 1998-06-26 Canon Inc 窒素を含む化合物半導体多層膜ミラー及びそれを用いた面型発光デバイス
DE69834780T2 (de) * 1997-08-08 2006-10-19 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterlaservorrichtung , optisches Kommunikationssystem unter Verwendung desselben und Herstellungsverfahren
JP4045639B2 (ja) * 1997-10-24 2008-02-13 住友電気工業株式会社 半導体レーザおよび半導体発光素子
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
JP2004296845A (ja) * 2003-03-27 2004-10-21 Ricoh Co Ltd 量子井戸構造および半導体発光素子および光送信モジュールおよび光伝送システム
JP2004221428A (ja) * 2003-01-16 2004-08-05 Toshiba Corp 光半導体素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621646A2 (en) * 1993-04-22 1994-10-26 Sharp Kabushiki Kaisha Colour display/detector
US20030179801A1 (en) * 2002-03-25 2003-09-25 Tetsuya Takeuchi Asymmetric InGaAsN vertical cavity surface emitting lasers

Also Published As

Publication number Publication date
CA2594947C (en) 2015-11-24
JP5369325B2 (ja) 2013-12-18
CA2594947A1 (en) 2006-08-03
JP2008529260A (ja) 2008-07-31
JP6748156B2 (ja) 2020-08-26
WO2006079333A2 (de) 2006-08-03
JP2019075540A (ja) 2019-05-16
JP2015167249A (ja) 2015-09-24
JP2016213488A (ja) 2016-12-15
WO2006079333A3 (de) 2008-04-10
JP2013102209A (ja) 2013-05-23
EP1842268A2 (de) 2007-10-10
EP1842268B1 (de) 2019-08-28
KR20070092752A (ko) 2007-09-13

Similar Documents

Publication Publication Date Title
US8421055B2 (en) III/V-semiconductor
Kondow et al. GaInNAs: a novel material for long-wavelength semiconductor lasers
JP6748156B2 (ja) 半導体構造
US6940100B2 (en) Group III-V nitride semiconductor light-emitting device which allows for efficient injection of electrons into an active layer
Shi et al. Continuous-wave electrically pumped 1550 nm lasers epitaxially grown on on-axis (001) silicon
US6934312B2 (en) System and method for fabricating efficient semiconductor lasers via use of precursors having a direct bond between a group III atom and a nitrogen atom
US6285698B1 (en) MOCVD growth of InGaN quantum well laser structures on a grooved lower waveguiding layer
Liao et al. Monolithically integrated electrically pumped continuous-wave III-V quantum dot light sources on silicon
Wan et al. Low threshold quantum dot lasers directly grown on unpatterned quasi-nominal (001) Si
JP2003332696A (ja) 長波長窒化インジウムガリウム砒素（ＩｎＧａＡｓＮ）活性領域の製作方法
Dutta et al. Optoelectronic devices
US6697412B2 (en) Long wavelength laser diodes on metamorphic buffer modified gallium arsenide wafers
Read et al. Physical properties and characteristics of III-V lasers on silicon
Hirata et al. Fabrication and characteristics of GaAs-AlGaAs tunable laser diodes with DBR and phase-control sections integrated by compositional disordering of a quantum well
WO1988010007A1 (fr) Heterostructure, application a un laser et procede de realisation
US4734387A (en) Growth of semiconductors on a shaped semiconductor substrate
Wu et al. III–V quantum dot lasers epitaxially grown on Si substrates
JP2004235632A (ja) 半導体材料の層を成長させる方法
US20070241322A1 (en) Long Wavelength Induim Arsenide Phosphide (InAsP) Quantum Well Active Region And Method For Producing Same
Sun et al. High-power, electrically-driven continuous-wave 1.55-μm Si-based multi-quantum well lasers with a wide operating temperature range grown on wafer-scale InP-on-Si (100) heterogeneous substrate
Chen et al. 1.3-um InGaAsP/InP strained-layer multiquantum well complex-coupled distributed feedback laser
Kawaguchi et al. Photoluminescence and lasing characteristics of GaInNAs/GaAsP strain-compensated quantum wells
Ougazzaden et al. Large-area metal-organic vapour phase epitaxy for optoelectronic integrated circuits and photonics
Mathur 1.3 Micrometer and 1.55 micrometer indium gallium arsenic phosphide-indium phosphide quantum well lasers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6