JP5358130B2 - 裏面照射イメージセンサ - Google Patents

Description

本発明は、イメージセンサに関し、特に、裏面照射（ｂａｃｋｓｉｄｅ ｉｌｌｕｍｉｎａｔｉｏｎ）構造のイメージセンサに関する。本発明は、ＣＭＯＳイメージセンサ又はＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）のようなＡＰＳ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ）に適用することができる。

イメージセンサは、光学映像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換させる半導体素子であって、光を感知する受光素子（通常、フォトダイオード）部と、感知した光を電気的信号に処理してデータ化するロジック回路部とから構成されている。

このように、イメージセンサのピクセルは、光を受信して光電荷を生成するフォトダイオードと、光電荷をピクセルのセンスノードに移送する電荷転送ゲートとを備える。

一方、通常のイメージセンサは、基板表面の下にフォトダイオードが形成され、基板上部にロジック回路が構成され、基板の上面から光が照射される表面照射（ｆｒｏｎｔ ｉｌｌｕｍｉｎａｔｉｏｎ）構造を有する。しかし、フォトダイオードの上部に形成されたいくつかの上部層により、光損失を引き起こすため、フォトダイオードの光応答（ｐｈｏｔｏ−ｒｅｓｐｏｎｓｅ）特性に優れていない。また、光子（ｐｈｏｔｏｎ）の透過深さ（ｐｅｎｅｔｒａｔｉｏｎ ｄｅｐｔｈ）が深いため、入射される光フラックスの光電荷への転換が困難である。

このような困難を克服するために、基板の裏面から光が照射される裏面照射（ｂａｃｋｓｉｄｅ ｉｌｌｕｍｉｎａｔｉｏｎ）構造のイメージセンサが紹介されている。

図１は、従来の技術（米国公開特許ＵＳ２００６／００６８５８６Ａ１）に係る裏面照射構造のイメージセンサを示す。

同図に示すように、シリコン・埋め込み酸化層・シリコン構造のＳＯＩウエハで表面工程によってＰ型シリコン１３０に接合カソードとして機能するＮウェル１２０を形成し、その上にロジック回路（図示せず）及びメタル配線１５０などが形成される。その後、支持基板１４０を取り付け、裏面工程によってＳＯＩウエハの裏面シリコンを埋め込み酸化層まで研磨し、非反射層２２０とマイクロレンズ２３０とを形成して裏面から光子が入射されるようにする構造である。説明のない図面符号「１２５」は、クロストルク防止のためのＰイオン注入領域であり、「１６０ａ、１６０ｂ」は、絶縁層である。

ところが、従来の技術では、シリコン（基板）の厚さが次第に薄くなり、長波長の光がシリコンを透過することによって表われる信号の損失を減らすために、フォトダイオードの対応する位置にメタル反射層（ｍｅｔａｌ ｒｅｆｌｅｃｔｏｒ）（図１の２４０）を別途に備えなければならない。したがって、メタル工程が追加されたり、又はメタルレイアウトが制約されることになる。

また、従来の裏面照射イメージセンサは、フォトダイオードが工程条件（ドーピングの濃度及び深さなど）によって内部ポテンシャルが決定されて、空乏領域の幅が決まる。これにより、基板の裏面近傍まで空乏領域が形成されなかった場合、裏面近傍で生成された光電荷が自体のフォトダイオード空乏領域に到達できず、隣接するピクセルに移動するクロストルクが発生する。また、短波長に対する光感度もよくない。

本発明は、上記のような従来の技術の問題点を解決するために提案されたものであって、その目的は、裏面照射構造を有しながらも、別途にメタル反射層を備えなくてもよいイメージセンサを提供することにある。

また、本発明の他の目的は、裏面照射構造を有し、フォトダイオードの空乏領域の幅をコントロールすることができるため、クロストルクを改善できるイメージセンサを提供することにある。

本発明の更に他の目的は、裏面照射構造を有し、フォトダイオードに生成された光電荷をピクセルセンスノードに伝達する効率及びタイミングを増大させたイメージセンサを提供することにある。

そこで、上記の目的を達成するための本発明による裏面照射イメージセンサは、半導体基板の表面の下に形成され、前記半導体基板の裏面から光が照射されて光電荷を生成するフォトダイオードと、前記半導体基板の表面の上部において前記フォトダイオードの上に形成され、裏面照射される光を反射させ、かつ、前記フォトダイオードの空乏領域をコントロールするバイアスが印加される反射ゲートと、前記フォトダイオードからピクセルのセンスノードに光電荷を伝達するトランスファゲートとを備えることを特徴とする。

以下、本発明の属する技術分野における通常の知識を有した者が本発明を更に容易に実施できるようにするために、本発明の好ましい実施形態を説明する。

図２は、本発明の一実施形態に係る裏面照射イメージセンサの主な部分を示した断面図である。

同図に示すように、Ｐ型シリコン基板２０２の表面の下にＮ型ドーピング領域２０４とＰ型ドーピング領域２０６とで構成されたフォトダイオードが形成される。Ｐ型ドーピング領域２０６は、シリコン表面における暗電流を改善するためのものであって、通常、ピンニング層（ｐｉｎｎｉｎｇ ｌａｙｅｒ）と呼ばれる。Ｐ型ドーピング領域２０６を省略して、Ｎ型ドーピング領域２０４だけでフォトダイオードを構成することも可能である。

基板２０２は、シリコン以外の半導体物質の基板を適用することができる。

基板の裏面には、裏面照射される光をフォトダイオードに集束させるためにマイクロレンズ２４４が形成される。マイクロレンズ２４４と基板２０２との間には絶縁層２４２が形成される。絶縁層２４２は、酸化膜、窒化膜、又はこれらの積層膜からなることができる。このとき、酸化膜は、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（ＢｏｒｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｅ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）膜、シリコン酸化膜（ＳｉＯ_２）の中から選択されるいずれか１つの膜で形成することができる。窒化膜は、シリコン窒化膜（Ｓｉ_ｘＮ_ｙ、ここで、ｘ、ｙは自然数）又はシリコン酸化窒化膜（Ｓｉ_ｘＯ_ｙＮ_２、ここで、ｘ、ｙは自然数）で形成することができる。マイクロレンズ２４４と絶縁層２４２との間にカラーイメージ実現のためのカラーフィルタを備えることができる。

基板の表面上には、通常の方法と同様に、トランスファゲート２１０を含むロジック回路が形成されるが、本発明では、従来とは異なり、フォトダイオードの上に反射ゲート２１２、２１４が追加される。また、反射ゲートには、ポリシリコン２１２及び金属シリサイド膜２１４が積層されている。金属シリサイド膜は、例えばタングステンシリサイド膜を用いることができる。金属シリサイド膜の代りに、タングステンのような金属膜を用いることもできる。なお、反射ゲートは、ポリシリコンなく、金属シリサイド又は金属膜を単独で用いることができる。このように、反射ゲートは、導電性で、かつ、光反射に優れた物質として形成することができる。

反射ゲートは、集積時間（ｉｎｔｅｇｒａｔｉｏｎ ｔｉｍｅ）の直前にバイアスが印加されることでフォトダイオードの空乏領域の大きさをコントロールする。すなわち、従来では、フォトダイオードの工程条件に依存して空乏領域が決定されていたが、本発明では、反射ゲートによって空乏領域を基板の裏面近傍まで拡張することが可能であるため、クロストルクを改善することができる。

また、反射ゲートにより、空乏領域を基板の裏面近傍まで形成することができる。これは、短波長（ブルー波長）の光が裏面照射されるとき、裏面の表面近傍で発生した光電荷を格納することが可能となり、短波長に対する光感度を向上させる効果をもたらす。

反射ゲートに印加されるバイアスとしては、ネガティブチャージポンプのような回路を用いて生成されたネガティブバイアスを用いることができる。ネガティブチャージポンプは、イメージセンサのチップ内に共に集積することができる。

反射ゲートは、金属シリサイド膜２１４を含んでいるが、金属シリサイド膜は、光透過を抑制して反射させる特性があるため、裏面から照射される長波長の光に対する信号の損失を減らすことができる。したがって、基板の表面に別のメタル反射層を備える必要がなく、メタルレイアウトへの制約がなくなる。

反射ゲートは、フォトダイオード上を覆っているため、ゲートのエッチングの際に発生するプラズマダメージと、それ以外の工程プロセス上のダメージからフォトダイオードを保護する利点もある。

フォトダイオードに集積された光電荷は、トランスファゲート２１０がターンオンされるとき、ピクセルのセンスノードであるＮ^＋フローティング拡散領域２２４に転送される。フォトダイオードとトランスファゲートエッジとの間の基板の表面の下には、光電荷格納のためのＮ^＋バッファ領域２２２が形成される。Ｎ^＋バッファ領域２２２は、光電荷転送効率及びタイミングマージンを増大させる機能を果たす。 Ｎ^＋バッファ領域２２２が省略された状態でフォトダイオードをトランスファゲートのエッジに整列させて形成することもできる。Ｎ^＋バッファ領域２２２が省略されると、その省略された領域の分、ピクセル別にフォトダイオード領域を確保することができる長所がある。

図３は、本発明の他の一実施形態に係る裏面照射イメージセンサの主な部分を示した断面図である。

図２において説明した同じ構成要素については、同じ図面符号を付し、説明の重複を避けるためにその説明を省略する。

図３に示すように、バッファ領域（図２の“２２２”）なく、反射ゲートＣＧとトランスファゲートＴｘとが絶縁層３０２を介在して、一部オーバーラップされていることが分かる。

したがって、図３のように、バッファ用ドーピング領域を省略し、反射ゲートＣＧとトランスファゲートＴｘとを一部オーバーラップさせる場合、フォトダイオードの領域を確保し、かつ、光電荷転送の効率及びタイミングの低下を防止することができる。

以上で説明したように、反射ゲートを有する改善された裏面照射イメージセンサは、当業者によく知られている４Ｔピクセル又は３Ｔピクセルなどのいずれにも適用することができる。すなわち、４Ｔピクセル又は３Ｔピクセルにおいて、反射ゲートを追加すればよい。また、２つ以上のフォトダイオードを１つのフローティング拡散及びピクセル回路を共有するスキームにも適用することができる。

また、上述した反射ゲートを有する改善された裏面照射イメージセンサは、ｋＴＣノイズ除去のための通常のＣＤＳ信号処理技術を適用することができる。

本発明は、ＣＭＯＳ工程技術により製造されるＣＭＯＳイメージセンサはもちろん、ＣＣＤにも適用が可能である。

前述した本発明は、裏面照射構造であるため、基板の表面にロジック回路及びメタル配線をレイアウトするとき、入射光のパス（ｐａｔｈ）を考慮する必要がない。

また、フォトダイオードの真性（ｉｎｔｒｉｎｓｉｃ）ポテンシャルのみを用いず、コントロールバイアスを用いて空乏領域の幅をコントロールすることにより、光電荷生成効率、短波長の光感度、及びクロストルクを改善することができる。

なお、反射ゲートは、金属シリサイド膜又は金属膜をゲート物質として含んでいるため、裏面から照射される長波長の光に対する信号の損失を減らすことができる。したがって、基板の表面に別途のメタル反射層を備える必要がない。

更に、反射ゲートは、フォトダイオード上を覆っているため、工程プロセスのダメージからフォトダイオードを保護する。

本発明は、上記の実施形態及び添付された図面によって限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形、及び変更が可能であるということが、本発明の属する技術分野における通常の知識を有した者において明白であろう。

従来の技術（米国公開特許ＵＳ２００６／００６８５８６Ａ１）に係る裏面照射構造のイメージセンサの断面図である。 本発明の一実施形態に係る裏面照射イメージセンサの主な部分を示した断面図である。 本発明の他の実施形態に係る裏面照射イメージセンサの主な部分を示した断面図である。

符号の説明

２０２ Ｐ型シリコン基板
２０４ フォトダイオード用Ｎ型ドーピング領域
２０６ フォトダイオード用Ｐ型ドーピング領域（ピンニング層）
２１０ トランスファゲート
２１２ 反射ゲートポリシリコン
２１４ 反射ゲート金属シリサイド膜
２２２ Ｎ^＋バッファ領域
２２４ Ｎ^＋フローティング拡散領域
２４４ マイクロレンズ

Claims (24)

1. 半導体基板の表上面の下部に形成され、前記半導体基板の裏面から照射される光を受け、光電荷を生成するフォトダイオードであって、Ｎ型ドーピング領域とＰ型ドーピング領域とを含むフォトダイオードと、
   前記半導体基板の表面の上部近傍において前記フォトダイオード上に形成された反射ゲートであって、前記半導体基板の裏面から照射される光を反射させ、前記半導体基板の裏面から照射される光の損失を減らす金属シリサイド膜又は金属膜を備え、バイアス信号としてネガティブバイアスを受け、前記光電荷の集積期間中に前記フォトダイオードの空乏領域の幅をコントロールする反射ゲートと、
   前記フォトダイオードからピクセルのセンスノードに前記光電荷を伝達するトランスファゲートとを備え、
   前記反射ゲートが前記ネガティブバイアスを受けるとき、前記ネガティブバイアスは、前記Ｎ型ドーピング領域と前記Ｐ型ドーピング領域との間のＰＮ接合に供給される
   裏面照射イメージセンサ。
2. 前記フォトダイオードと前記トランスファゲートとの間の前記半導体基板の表上面の下部に形成されたバッファ領域を更に備え、当該バッファ領域は、前記フォトダイオードから前記センスノードへの電荷転送効率及びタイミングマージンを増大させることを特徴とする請求項１に記載の裏面照射イメージセンサ。
3. 前記フォトダイオードが、前記半導体基板の表上面近傍から発生している暗電流の減少させるピンニング層を備えることを特徴とする請求項１に記載の裏面照射イメージセンサ。
4. 前記センスノードが、フローティング拡散領域を含むことを特徴とする請求項１に記載の裏面照射イメージセンサ。
5. 前記センスノードが、少なくとも２つのフォトダイオードを共有するために接続されていることを特徴とする請求項１に記載の裏面照射イメージセンサ。
6. 共に集積化され、前記反射ゲートに印加された前記ネガティブバイアス信号を生成するネガティブチャージポンプ回路を含むことを特徴とする請求項１に記載の裏面照射イメージセンサ。
7. 前記センスノードのｋＴＣノイズの除去するＣＤＳ回路を有することを特徴とする請求項１に記載の裏面照射イメージセンサ。
8. 前記フォトダイオード、前記反射ゲート、及び前記トランスファゲートが、ＣＭＯＳ回路構造を含むことを特徴とする請求項１に記載の裏面照射イメージセンサ。
9. 前記反射ゲートが、前記トランスファゲートによって一部オーバーラップされ、前記絶縁層が、前記反射ゲート及び前記トランスファゲート間に配置されていることを特徴とする請求項１に記載の裏面照射イメージセンサ。
10. 前記半導体基板の裏面近傍に形成されているマイクロレンズを更に備えることを特徴とする請求項１に記載の裏面照射イメージセンサ。
11. 前記半導体基板の裏面近傍に形成されている非反射層を更に備えることを特徴とする請求項１に記載の裏面照射イメージセンサ。
12. 前記非反射層が、絶縁層を含むことを特徴とする請求項１１に記載の裏面照射イメージセンサ。
13. 前記非反射層が、酸化膜、窒化膜、又はこれらの積層膜の少なくとも１つを含むことを特徴とする請求項１１に記載の裏面照射イメージセンサ。
14. 前記酸化膜が、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（ＢｏｒｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）膜、シリコン酸化膜（ＳｉＯ_２）の中から選択される少なくとも１つの膜を含むことを特徴とする請求項１３に記載の裏面照射イメージセンサ。
15. 前記窒化膜が、シリコン窒化膜（Ｓｉ_ｘＮ_ｙ、ここで、ｘ、ｙは自然数）、又はシリコン酸化窒化膜（Ｓｉ_ｘＯ_ｙＮ_ｚ、ここで、ｘ、ｙ、ｚは自然数）を含むことを特徴とする請求項１３に記載の裏面照射イメージセンサ。
16. 表上面及び裏面を有する基板と、
    前記基板の前記裏面から受けた光に応答して光電荷を生成するように構成され、前記基板の前記表上面に近接して形成されているフォトダイオードであって、Ｎ型ドーピング領域とＰ型ドーピング領域とを含むフォトダイオードと、
    前記フォトダイオード上に配置され、前記基板の前記裏面から受けた光を前記フォトダイオードの表面に反射するように構成された反射ゲートであって、前記光の損失を低減するよう構成された金属シリサイド膜又は金属膜を備え、前記光電荷の集積期間中に前記フォトダイオードの空乏領域の幅をコントロールするためネガティブバイアス信号を受信するようにさらに構成された反射ゲートと、
    前記光電荷をフローティング拡散ノードへ転送するように構成されているトランスファトランジスタと
    を備え、
    前記反射ゲートが前記ネガティブバイアス信号を受けるとき、前記ネガティブバイアス信号は、前記Ｎ型ドーピング領域と前記Ｐ型ドーピング領域との間のＰＮ接合に供給される
    裏面照射イメージセンサのピクセル。
17. 前記トランスファトランジスタが、前記反射ゲートから側方に離れたトランスファゲートを有し、前記トランスファゲート及び前記反射ゲートが、前記基板の前記表上面から実質的に同じ距離に配置されている請求項１６に記載のピクセル。
18. 前記トランスファトランジスタが前記基板に形成され、前記反射ゲートのエッジと垂直方向に整列されたバッファ領域を有する請求項１６に記載のピクセル。
19. 前記トランスファゲートの位置が前記反射ゲートの上に重なる請求項１７に記載のピクセル。
20. 前記反射ゲートが積層構造を有する請求項１６に記載のピクセル。
21. 前記積層構造が、ポリシリコン膜及び当該ポリシリコン膜に隣接する前記金属膜を有する請求項２０に記載のピクセル。
22. 前記金属膜がタングステンシリサイド膜を有する請求項２１に記載のピクセル。
23. 前記金属膜がタングステンを有する請求項２１に記載のピクセル。
24. 前記反射ゲートが前記金属シリサイド膜又は前記金属膜の単層構造を有する請求項１６に記載のピクセル。

Images