JP2010034563A - イメージセンサ及びその製造方法 - Google Patents

Abstract

【課題】イメージセンサ及びその製造方法を提供する。
【解決手段】前記イメージセンサは、第１基板に形成された読み出し回路と、前記読み出し回路と電気的に接続され、前記第１基板上に形成された配線と、上側の一部に絶縁層を備え、前記配線上に形成されたコンタクトプラグと、前記コンタクトプラグ上に形成されたイメージ感知部と、を含むことを特徴とする。
【選択図】図１

Description

本発明は、イメージセンサ及びその製造方法に関する。

イメージセンサ（Ｉｍａｇｅ ｓｅｎｓｏｒ）は、光学画像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気的信号に変換する半導体素子であって、電荷結合素子（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：ＣＣＤ）とＣＭＯＳイメージセンサ（ＣＩＳ）とに区分される。

従来技術によれば、基板にフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）をイオン注入方法で形成する。ところが、チップサイズ（Ｃｈｉｐ Ｓｉｚｅ）を増加させることなく画素（Ｐｉｘｅｌ）数を増加させるために、フォトダイオードのサイズが次第に減少している。これにより、受光部面積が縮小して、イメージ特性（Ｉｍａｇｅ Ｑｕａｌｉｔｙ）が減少する傾向にある。

また、受光部面積の縮小に応じて積層高さ（Ｓｔａｃｋ Ｈｅｉｇｈｔ）がなされず、エアリーディスク（Ａｉｒｙ Ｄｉｓｋ）と呼ばれる光の回折現象により、受光部に入射する光子（Ｐｈｏｔｏｎ）の数も減少する傾向にある。

これを解消するための代案の一つとして、フォトダイオードを非晶質シリコン（ａｍｏｒｐｈｏｕｓ Ｓｉ）で蒸着するか、ウェハ対ウェハボンディング（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ Ｂｏｎｄｉｎｇ）などの方法により、読み出し回路（Ｒｅａｄｏｕｔ Ｃｉｒｃｕｉｔｒｙ）はシリコン基板（Ｓｉ Ｓｕｂｓｔｒａｔｅ）に形成し、フォトダイオードは読み出し回路の上部に形成する試み（以下「３Ｄイメージセンサ」と称する）がなされている。

一方、従来技術によれば、３Ｄイメージセンサを製造する際、フォトダイオードと読み出し回路は配線（Ｍｅｔａｌ Ｌｉｎｅ）を介して接続（ｃｏｎｎｅｃｔ；「連結」とも訳すことができる。以下同じ。）される。しかし、ボンディング前の配線上側のタングステンプラグ（Ｗ−ｐｌｕｇ）は、タングステン（Ｗ）ＣＭＰ工程中に発生するＣＭＰディッシング（ｄｉｓｈｉｎｇ）現象によって、フォトダイオードとのボンディング（ｂｏｎｄｉｎｇ）面積が減少し、その結果、ボンディング効率が低下してしまう。これにより、読み出し回路の配線とフォトダイオードとの接触不良によりオーミックコンタクトを得難いという問題がある。

また、従来技術によれば、読み出し回路を備えた下部基板のコンタクトプラグとフォトダイオードの金属との間の結合力が弱いので、ボンディング力が弱いという問題がある。

さらに、従来技術によれば、トランスファトランジスタ両端のソース及びドレインが両方とも高濃度Ｎ型不純物でドーピング（Ｄｏｐｉｎｇ）されているので、電荷共有（Ｃｈａｒｇｅ Ｓｈａｒｉｎｇ）現象が発生するという問題がある。電荷共有現象が発生すれば、出力イメージの感度が低下し、画像エラーを発生させるおそれがある。尚、従来技術によれば、フォトダイオードと読み出し回路との間に光電荷（Ｐｈｏｔｏ Ｃｈａｒｇｅ）が円滑に移動できなくて暗電流が発生したり、サチュレーション（Ｓａｔｕｒａｔｉｏｎ）及び感度の低下が発生する。

本発明は、上部のイメージ感知部と配線のコンタクトプラグとの間における接触面ディッシング現象を減少させて、配線とイメージ感知部とのオーミックコンタクトを得ることができるイメージセンサ及びその製造方法を提供しようとする。

また、本発明は、下部基板のコンタクトプラグと上部イメージ感知部との間の結合力を向上させることができるイメージセンサ及びその製造方法を提供しようとする。

また、本発明は、フィルファクタを向上させながら電荷共有現象を発生させないイメージセンサ及びその製造方法を提供しようとする。また、本発明は、イメージ感知部と読み出し回路との間に、光電荷の円滑な移動通路を形成して、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサ及びその製造方法を提供しようとする。

実施形態によるイメージセンサは、第１基板に形成された読み出し回路と、前記読み出し回路と電気的に接続され、前記第１基板上に形成された配線と、上側の一部に絶縁層を備え、前記配線上に形成されたコンタクトプラグと、前記コンタクトプラグ上に形成されたイメージ感知部と、を含むことを特徴とする。

実施形態によるイメージセンサの製造方法は、第１基板に読み出し回路を形成するステップと、前記読み出し回路と電気的に接続されるように、前記第１基板上に配線を形成するステップと、上側に絶縁層を一部備えるコンタクトプラグを前記配線上に形成するステップと、前記コンタクトプラグ上にイメージ感知部を形成するステップと、を含むことを特徴とする。

本発明によれば、上部のイメージ感知部と下部の読み出し回路との接続のために、配線のコンタクトプラグをダマシン形態で使用する。この時、接触面の一部をエッチバックして、接触面ディッシング現象を減少させる。その結果、ボンディング効率を向上させ、配線とイメージ感知部とのオーミックコンタクトを得ることができる。

また、下部基板のコンタクトプラグ上面に絶縁層を備えることで、コンタクトプラグと上部イメージ感知部との間の結合力を向上させることができる。

さらに、トランスファトランジスタ（Ｔｘ）両端のソース／ドレイン間に電圧差が発生するように素子を設計して、光電荷の完全なダンピングが可能となる。また、実施形態によれば、フォトダイオードと読み出し回路との間に電荷接続領域を形成して、光電荷の円滑な移動通路を形成することで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。

図１は第１の実施形態によるイメージセンサの断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第１の実施形態によるイメージセンサの製造方法の工程断面図である。 第２の実施の形態によるイメージセンサの断面図である。

以下、本発明の実施形態によるイメージセンサ及びその製造方法を添付図面を参照して説明する。

（第１の実施形態）
図１は、第１の実施形態によるイメージセンサの断面図である。

第１の実施形態によるイメージセンサは、第１基板１００に形成された読み出し回路１２０と、前記読み出し回路１２０と電気的に接続され、前記第１基板１００上に形成された配線１５０と、上側に絶縁層１９０を一部備え、前記配線１５０上に形成されたコンタクトプラグ１７０と、前記コンタクトプラグ１７０上に形成されたイメージ感知部（Ｉｍａｇｅ Ｓｅｎｓｉｎｇ Ｄｅｖｉｃｅ）２１０と、を含むことができる。

前記イメージ感知部２１０はフォトダイオードであっても良いが、これに限定されず、フォトゲート、フォトダイオードとフォトゲートの結合形態などであっても良い。一方、実施形態では、イメージ感知部２１０が結晶半導体層に形成された例を挙げているが、これに限定されず、非晶質半導体層に形成された例を含む。

図１の参照符号のうち説明されていない参照符号は、後述される製造方法で説明する。

実施形態によるイメージセンサ及びその製造方法によれば、上部のイメージ感知部と下部の読み出し回路との接続のために、配線のコンタクトプラグをダマシン（ｄａｍａｓｃｅｎｅ）形態で使用する。この時、接触面の一部をエッチバック（ｅｔｃｈ ｂａｃｋ）し絶縁層を一部形成することで、平坦化ＣＭＰ工程中のディッシング現象を減少させる。その結果、ボンディング効率が向上し、配線とイメージ感知部とのオーミックコンタクトを得ることができる。

また、実施形態によれば、下部基板のコンタクトプラグ上面に絶縁層を一部備えることで、コンタクトプラグと上部イメージ感知部との間の結合力を向上させることができる。

さらに、実施形態によれば、トランスファトランジスタ（Ｔｘ）両端のソース／ドレイン間に電圧差（Ｐｏｔｅｎｔｉａｌ Ｄｉｆｆｅｒｅｎｃｅ）が発生するように素子を設計して、光電荷の完全なダンピング（Ｆｕｌｌｙ Ｄｕｍｐｉｎｇ）が可能となる。また、実施形態によれば、フォトダイオードと読み出し回路との間に電荷接続領域を形成して、光電荷の円滑な移動通路を形成することで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。

以下、図２乃至図８を参照して、第１の実施形態によるイメージセンサの製造方法を説明する。

図２Ａに示すように、配線１５０と読み出し回路が形成された第１基板１００を用意する。図２Ｂは、配線１５０と読み出し回路１２０が形成された第１基板１００を詳細に示した図であって、以下、図２Ｂを参照して詳しく説明する。

図２Ｂに示すように、配線１５０と読み出し回路１２０が形成された第１基板１００を用意する。例えば、第２導電型第１基板１００に素子分離膜１１０を形成してアクティブ領域を定義し、前記アクティブ領域にトランジスタを含む読み出し回路１２０を形成する。例えば、読み出し回路１２０は、トランスファトランジスタ（Ｔｘ）１２１、リセットトランジスタ（Ｒｘ）１２３、ドライブトランジスタ（Ｄｘ）１２５、セレクトトレンジスト（Ｓｘ）１２７を含んで構成されることができる。以降、フローティングディフュージョン（ＦＤ）領域１３１、前記各トランジスタに対するソース／ドレイン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。

前記第１基板１００に読み出し回路１２０を形成するステップは、前記第１基板１００に電気接合領域１４０を形成するステップ及び前記電気接合領域１４０上部に前記配線１５０と接続される第１導電型接続領域１４７を形成するステップを含むことができる。

例えば、前記電気接合領域１４０は、ＰＮジャンクション（ｊｕｎｃｔｉｏｎ）１４０であっても良いが、これに限定されるのではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１（以下では「Ｐ−１４１」とも称する）または第２導電型エピタキシャル層上に形成された第１導電型イオン注入層１４３（以下では「Ｎ−１４３」とも称する）、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５（以下では「Ｐ０１４５」とも称する）を含むことができる。例えば、前記ＰＮジャンクション１４０は、図２Ｂのように、Ｐ０１４５／Ｎ−１４３／Ｐ−１４１ジャンクションであっても良いが、これに限定されるのではない。前記第１基板１００は第２導電型に形成されていても良いが、これに限定されるのではない。

実施形態によれば、トランスファトランジスタ（Ｔｘ）両端のソース／ドレイン間に電圧差が発生するように素子を設計して、光電荷の完全なダンピングが可能となる。これにより、フォトダイオードで発生した光電荷がフローティングディフュージョン領域にダンピングされて、出力イメージの感度を向上させることができる。

すなわち、実施形態によれば、図２Ｂのように、読み出し回路１２０が形成された第１基板１００に電気接合領域１４０を形成することで、トランスファトランジスタ（Ｔｘ）１２１両端のソース／ドレイン間に電圧差が発生するようにして、光電荷の完全なダンピングが可能となる。

以下、実施形態の光電荷のダンピング構造について具体的に説明する。

実施形態において、Ｎ＋ジャンクションであるフローティングディフュージョン（ＦＤ）１３１ノード（Ｎｏｄｅ）とは異なって、電気接合領域１４０であるＰ／Ｎ／Ｐジャンクション１４０は、印加電圧がすべて伝達されずに一定電圧でピンチオフ（Ｐｉｎｃｈ−ｏｆｆ）される。この電圧をピンニング電圧（Ｐｉｎｎｉｎｇ Ｖｏｌｔａｇｅ）と呼び、ピンニング電圧は、Ｐ０１４５及びＮ−１４３ドーピング濃度に依存する。

具体的に、フォトダイオード２１０で生成された電子は、ＰＮＰジャンクション１４０へ移動し、トランスファトランジスタ（Ｔｘ）１２１がオン（Ｏｎ）であるとき、ＦＤ１３１ノードに伝達されて電圧に変換される。

Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の最大電圧値は、ピンニング電圧になり、ＦＤ１３１ノードの最大電圧値は、Ｖｄｄ−Ｒｘ Ｖｔｈになるので、Ｔｘ１３１の両端間の電位差によって、電荷共有が発生されることなく、チップの上部のフォトダイオード２１０で発生した電子がＦＤ１３１ノードに完全にダンピングされることができる。

すなわち、実施形態によれば、第１基板１００であるシリコン基板（Ｓｉ−Ｓｕｂ）にＮ＋／ＰウェルジャンクションではなくＰ０／Ｎ−／Ｐウェルジャンクションを形成して、４−Ｔｒ ＡＰＳリセット動作時にＰ０／Ｎ−／ＰウェルジャンクションでＮ−１４３に＋電圧が印加され、Ｐ０１４５及びＰウェル１４１にはグラウンド電圧が印加されるので、一定電圧以上では、Ｐ０／Ｎ−／ＰウェルダブルジャンクションにＢＪＴ構造と同様にピンチオフを発生するようになる。これをピンニング電圧と呼ぶ。したがって、Ｔｘ１２１の両端のソース／ドレイン間に電圧差が発生するようになって、Ｔｘのオン／オフ動作時の電荷共有現象を防止することができる。

したがって、従来の技術のように単にフォトダイオードがＮ＋ジャンクションに接続された場合とは異なって、実施形態によると、サチュレーション及び感度の低下などの問題を避けることができる。

次に、実施形態によれば、フォトダイオードと読み出し回路との間に第１導電型接続領域１４７を形成して、光電荷の円滑な移動通路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。

すなわち、第１の実施形態によれば、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の表面にオーミックコンタクト（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）のための第１導電型接続領域１４７を形成することができる（以下では「Ｎ＋領域１４７」とも称する）。前記Ｎ＋領域１４７は、前記Ｐ０１４５を貫通してＮ−１４３に接触するように形成しても良い。

一方、このような第１導電型接続領域１４７が漏れソース（Ｌｅａｋａｇｅ Ｓｏｕｒｃｅ）となるのを最小化するために、第１導電型接続領域１４７の幅を最小化することができる。このために、実施形態では、第１メタルコンタクト１５１ａのエッチング後プラグインプラント（Ｐｌｕｇ Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるのではない。例えば、他の例として、イオン注入パターン（図示せず）を形成し、これをイオン注入マスクとして第１導電型接続領域１４７を形成しても良い。

すなわち、第１の実施形態のように、コンタクト形成部のみに局部的にＮ＋ドーピングを施したのは、暗信号（Ｄａｒｋ Ｓｉｇｎａｌ）を最小化し、かつオーミックコンタクトの形成を円滑にするためである。Ｔｘのソース部全体をＮ＋ドーピングする場合に、基板表面のダングリングボンド（Ｓｉ Ｓｕｒｆａｃｅ Ｄａｎｇｌｉｎｇ Ｂｏｎｄ）により暗信号が増加するおそれがある。

次に、前記第１基板１００上に層間絶縁層１６０を形成し、配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３を備えることができるが、これに限定されるのではない。

以下、図３乃至図７を参照して、上側に絶縁層１９０を備えたコンタクトプラグ１７０を形成する過程を説明する。

まず、図３に示すに、前記配線１５０上にコンタクトプラグ用金属層１７０ａを形成する。例えば、ウェハボンディングのためのコンタクトプラグ１７０を形成するために、ダマシン工程でトレンチＴを形成し、トレンチを含む第１基板１００上に金属層１７０ａを形成する。前記金属層１７０ａは、タングステンからなっても良いが、これに限定されるのではない。

以降、図４に示すように、前記金属層１７０ａ上面を一部露出させる感光膜パターン１８０を形成する。

以降、図５に示すように、前記感光膜パターン１８０をエッチングマスクとして前記露出した金属層１７０ａをエッチングして、ホールＨを形成することができる。例えば、前記感光膜パターン１８０をマスクとしてエッチバックを行ってホールＨを形成することができるが、これに限定されるのではない。

以降、図６に示すように、前記ホールＨを含む第１基板１００上に、絶縁物質１９０ａを形成する。例えば、絶縁物質１９０ａを、前記ホールＨを含む第１基板１００上に形成することができるが、これに限定されるのではない。

以降、図７に示すように、絶縁物質１９０ａと金属層１７０ａを順次に平坦化して、上面に絶縁層１９０を備えるコンタクトプラグ１７０を形成することができる。例えば、前記絶縁物質１９０ａと金属層１７０ａを順次にＣＭＰ工程によって平坦化して、上面に絶縁層１９０を備えるコンタクトプラグ１７０を形成することができるが、これに限定されるのではない。

実施形態によるイメージセンサ及びその製造方法によれば、上部のイメージ感知部と下部の読み出し回路との接続のために、配線のコンタクトプラグをダマシン形態で使用する。この時、接触面の一部をエッチバックして、接触面ディッシング現象を減少させる。その結果、ボンディング効率を向上させ、配線とイメージ感知部とのオーミックコンタクトを得ることができる。

実施形態によれば、下部基板のコンタクトプラグ１７０上面に絶縁層１９０を備えることで、コンタクトプラグ１７０と上部イメージ感知部２１０との間の結合力を向上させることができる。一方、前記絶縁層１９０の表面積は、前記コンタクトプラグ１７０上面の表面積の５％乃至３０％にして、電気伝導性に影響を与えることなく結合力を向上させることができる。

次に、図８に示すように、前記コンタクトプラグ１７０上にイメージ感知部２１０を形成する。

例えば、第２基板（図示せず）の結晶半導体層に、イオン注入により高濃度Ｐ型伝導層２１６と低濃度Ｎ型伝導層２１４及び高濃度Ｎ型伝導層２１２を含むフォトダイオード２１０を形成することができるが、これに限定されるのではない。

以降、前記コンタクトプラグ１７０上にイメージ感知部２１０が形成された第２基板をボンディングし、イメージ感知部２１０を残して第２基板を取り除く。

（第２の実施形態）
図９は、第２の実施形態によるイメージセンサの断面図であって、配線１５０が形成された第１基板を詳細に示す図である。

第２の実施形態によるイメージセンサは、第１基板１００に形成された読み出し回路１２０と、前記読み出し回路１２０と電気的に接続され、前記第１基板１００上に形成された配線１５０と、上側に絶縁層１９０を備え、前記配線１５０上に形成されたコンタクトプラグ１７０と、前記コンタクトプラグ１７０上に形成されたイメージ感知部２１０と、を含むことができる。

第２の実施形態は、前記第１の実施形態の技術的特徴を採用することができる。

例えば、第２の実施形態によれば、上部のイメージ感知部と下部の読み出し回路との接続のために、配線のコンタクトプラグをダマシン形態で使用する。この時、接触面の一部をエッチバックして、接触面ディッシング現象を減少させる。その結果、ボンディング効率を向上させ、配線とイメージ感知部とのオーミックコンタクトを得ることができる。

また、実施形態によれば、下部基板のコンタクトプラグ上面に絶縁層を備えることで、コンタクトプラグと上部イメージ感知部との間の結合力を向上させることができる。

さらに、実施形態によれば、トランスファトランジスタ（Ｔｘ）両端のソース／ドレイン間に電圧差が発生するように素子を設計して、光電荷の完全なダンピングが可能となる。また、実施形態によれば、フォトダイオードと読み出し回路との間に電荷接続領域を形成して、光電荷の円滑な移動通路を形成することで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。

一方、第２の実施形態は第１の実施形態と異なって、電気接合領域１４０の一側に第１導電型接続領域１４８（以下では「Ｎ＋接続領域１４８」とも称する）が形成された例である。

実施形態によると、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０にオーミックコンタクトのためのＮ＋接続領域１４８を形成することができるが、このとき、Ｎ＋接続領域１４８及び第１メタルコンタクト１５１ａの形成工程は、漏れソース（Ｌｅａｋａｇｅ Ｓｏｕｒｃｅ）になり得る。これは、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０に反転バイアス（Ｒｅｖｅｒｓｅ Ｂｉａｓ）が印加されたままで動作するので、基板表面に電場（ＥＦ）が発生できるからである。このような電場内部でコンタクト形成工程中に発生する結晶欠陥は、漏れソースとなる。

また、実施の形態によると、Ｎ＋接続領域１４８をＰ０／Ｎ−／Ｐ−ジャンクション１４０の表面に形成する場合、Ｎ＋／Ｐ０ジャンクション１４８／１４５による電場が追加されるので、これも漏れソースとなり得る。

したがって、第２の実施形態は、Ｐ０層にドーピングされずにＮ＋接続領域１４８からなるアクティブ領域に第１メタルコンタクト１５１ａを形成し、これをＮ−ジャンクション１４３と接続するレイアウトを提示する。

第２の実施形態によると、基板表面の電場が発生しなくなり、これは、３Ｄ集積ＣＩＳの暗電流の減少に寄与することができる。

１００ 第１基板
１１０ 素子分離膜
１２０ 読み出し回路
１２１ トランスファトランジスタ（Ｔｘ）
１２３ リセットトランジスタ（Ｒｘ）
１２５ ドライブトランジスタ（Ｄｘ）
１２７ セレクトトランジスタ（Ｓｘ）
１３０ イオン注入領域
１３１ フローティングディフュージョン（ＦＤ）領域
１３３、１３５、１３７ ソース／ドレイン領域
１４０ 電気接合領域（ジャンクション）
１４１ 第２導電型ウェル（Ｐ−）
１４３ 第１導電型イオン注入層（Ｎ−）
１４５ 第２導電型イオン注入層（Ｐ０）
１４７ 第１導電型接続領域（Ｎ＋領域）
１４８ 第１導電型接続領域（Ｎ＋接続領域）
１５０ 配線
１５１ 第１メタル（Ｍ１）
１５１ａ 第１メタルコンタクト（Ｍ１Ｃ）
１５２ 第２メタル（Ｍ２）
１５３ 第３メタル（Ｍ３）
１６０ 層間絶縁層
１７０ コンタクトプラグ
１７０ａ コンタクトプラグ用金属層
１８０ 感光膜パターン
１９０ 絶縁層
１９０ａ 絶縁物質
２１０ イメージ感知部（フォトダイオード）
２１２ 高濃度Ｎ型伝導層
２１４ 低濃度Ｎ型伝導層
２１６ 高濃度Ｐ型伝導層

Claims (18)

1. 第１基板に形成された読み出し回路と、
   前記読み出し回路と電気的に接続され、前記第１基板上に形成された配線と、
   上側の一部に絶縁層を備え、前記配線上に形成されたコンタクトプラグと、
   前記コンタクトプラグ上に形成されたイメージ感知部と、を含むことを特徴とするイメージセンサ。
2. 前記コンタクトプラグは、その上面にホールを含み、前記ホールに絶縁層が埋め込まれたことを特徴とする請求項１に記載のイメージセンサ。
3. 前記絶縁層の表面積は、前記コンタクトプラグ上面の表面積の５％乃至３０％であることを特徴とする請求項１に記載のイメージセンサ。
4. 前記読み出し回路と前記配線との間に形成された電気接合領域をさらに含むことを特徴とする請求項１に記載のイメージセンサ。
5. 前記電気接合領域と前記配線との間に形成された第１導電型接続領域をさらに含むことを特徴とする請求項４に記載のイメージセンサ。
6. 前記電気接合領域は、
   前記第１基板に形成された第１導電型イオン注入領域と、
   前記第１導電型イオン注入領域上に形成された第２導電型イオン注入領域と、を含むことを特徴とする請求項４に記載のイメージセンサ。
7. 前記第１導電型接続領域は、
   前記電気接合領域上部に前記配線と電気的に接続されて形成された第１導電型接続領域であることを特徴とする請求項５に記載のイメージセンサ。
8. 前記第１導電型接続領域は、
   前記電気接合領域一側に前記配線と電気的に接続されて形成された第１導電型接続領域であることを特徴とする請求項５に記載のイメージセンサ。
9. 前記読み出し回路において、
   トランジスタ両側のソース及びドレイン間に電圧差があることを特徴とする請求項４に記載のイメージセンサ。
10. 前記トランジスタはトランスファトランジスタであり、
    前記トランジスタソースのイオン注入濃度がフローティングディフュージョン領域のイオン注入濃度よりも低いことを特徴とする請求項９に記載のイメージセンサ。
11. 第１基板に読み出し回路を形成するステップと、
    前記読み出し回路と電気的に接続されるように、前記第１基板上に配線を形成するステップと、
    上側に絶縁層を一部備えるコンタクトプラグを前記配線上に形成するステップと、
    前記コンタクトプラグ上にイメージ感知部を形成するステップと、を含むことを特徴とするイメージセンサの製造方法。
12. 上側に絶縁層を備えるコンタクトプラグを前記配線上に形成するステップは、
    前記配線上にコンタクトプラグ用金属層を形成するステップと、
    前記金属層上面にホールを形成するステップと、
    前記ホールに絶縁層を埋め込むステップと、
    前記金属層を平坦化してコンタクトプラグを形成するステップと、を含むことを特徴とする請求項１１に記載のイメージセンサの製造方法。
13. 上側に絶縁層を備えるコンタクトプラグを前記配線上に形成するステップにおいて、
    前記絶縁層の表面積は、前記コンタクトプラグ上面の表面積の５％乃至３０％であることを特徴とする請求項１１に記載のイメージセンサの製造方法。
14. 前記読み出し回路と電気的に接続されるように、前記第１基板に電気接合領域を形成するステップをさらに含むことを特徴とする請求項１１に記載のイメージセンサの製造方法。
15. 前記電気接合領域と前記配線との間に、第１導電型接続領域を形成するステップをさらに含むことを特徴とする請求項１４に記載のイメージセンサの製造方法。
16. 前記電気接合領域を形成するステップは、
    前記第１基板に第１導電型イオン注入領域を形成するステップと、
    前記第１導電型イオン注入領域上に第２導電型イオン注入領域を形成するステップと、を含むことを特徴とする請求項１４に記載のイメージセンサの製造方法。
17. 前記第１導電型接続領域は、
    前記電気接合領域上部に前記配線と電気的に接続されて形成されることを特徴とする請求項１５に記載のイメージセンサの製造方法。
18. 前記第１導電型接続領域は、
    前記電気接合領域一側に前記配線と電気的に接続されて形成されることを特徴とする請求項１５に記載のイメージセンサの製造方法。

Images