JP5333222B2 - シリコン膜研磨用cmpスラリー及び研磨方法 - Google Patents

シリコン膜研磨用cmpスラリー及び研磨方法 Download PDF

Info

Publication number
JP5333222B2
JP5333222B2 JP2009533081A JP2009533081A JP5333222B2 JP 5333222 B2 JP5333222 B2 JP 5333222B2 JP 2009533081 A JP2009533081 A JP 2009533081A JP 2009533081 A JP2009533081 A JP 2009533081A JP 5333222 B2 JP5333222 B2 JP 5333222B2
Authority
JP
Japan
Prior art keywords
polishing
silicon film
cmp slurry
mass
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009533081A
Other languages
English (en)
Other versions
JPWO2009037903A1 (ja
Inventor
武憲 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2009533081A priority Critical patent/JP5333222B2/ja
Publication of JPWO2009037903A1 publication Critical patent/JPWO2009037903A1/ja
Application granted granted Critical
Publication of JP5333222B2 publication Critical patent/JP5333222B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、半導体素子の製造におけるシリコン膜のCMP(化学機械研磨:Chemical Mechanical Polishing)に適した、優れた平坦性が得られるシリコン膜研磨用スラリー及びそれを用いた研磨方法に関する。
DRAMのコンタクトプラグ形成工程や、フラッシュメモリーにおけるフローティングゲートの形成工程において、ポリシコン膜やアモルファスシリコン膜等のシリコン膜のCMPが適用されている。これらの半導体素子では、微細化を進めるため、CMP後の平坦性に対する要求がより厳しくなっている。そのため、従来のシリコン膜研磨用スラリーでは十分な平坦性を得るのが困難になってきている。
DRAMにおけるコンタクトプラグの形成工程では、図5に示すように、ゲート構造3の間を埋め込んだゲート間絶縁膜7をエッチングして開口してコンタクトホールを形成した後、コンタクトプラグ用導電材8を堆積する。コンタクトプラグ用導電材8としては、ポリシリコンやアモルファスシリコン等が用いられる。次いで、CMPによって不要なコンタクトプラグ用導電材8を除去することで、図6に示すようにコンタクトプラグが形成される。このCMP工程では、ゲート構造3やゲート間絶縁膜7上に不要なコンタクトプラグ用導電材8が残らないようにオーバー研磨を行う必要があるが、その際にゲート間絶縁膜7の開口部分であるコンタクトホール部分ではコンタクトプラグ用導電材8が削れ過ぎ、コンタクトプラグのトップが凹状になりディッシングやエロージョンが発生し、平坦性が損なわれる。ディッシングによる平坦性の劣化は、コンタクトプラグの高さのばらつきを招き、リソグラフィーのマージン低下やCMPにおける研磨残り等を引き起こし、歩留まり低下の原因となる。
次に、フラッシュメモリーにおけるCMPを用いたフローティングゲートの形成方法について説明する。図7から図9は、CMPを用いたフローティングゲート形成の各工程における平面図と断面図を示している。断面図は平面図に示す断面1及び断面2の二方向の断面図を示している。
シリコン基板1の表面に拡散層(図示せず)を形成した後、基板全面に形成した素子分離用絶縁膜20を、フォトレジストパターンをマスクとしたドライエッチングにより加工し、不要なレジストを除去する。素子分離用絶縁膜20の厚さは、50〜200nm程度である。その後、露出したシリコン基板1の表面にゲート絶縁膜2を形成した状態を図7に示している。
図8は、フローティングゲート用のシリコン膜30をCVD(化学気相成長:Chemical Vapor Deposition)により形成した後の断面を示している。シリコン膜30としては、ポリシリコンやアモルファスシリコンが用いられる。シリコン膜30の膜厚は、素子分離用絶縁膜20の膜厚の2倍程度とする。シリコン膜30を形成した後も素子分離膜20のパターンの段差はそのまま維持される。このような段差を有した状態で、シリコン膜30を加工するためのフォトレジストパターンを形成すると、パターンの解像不良等を起こしやすく、微細化した半導体デバイスでは、歩留まり低下の原因となる。また、図8の(b)断面1に示すように、シリコン膜30がコンフォーマルに形成されるため、素子分離絶縁膜20のパターンの側壁部分の垂直方向の膜厚が厚くなる。このため、異方性のドライエッチングによって、シリコン膜を加工する際に、素子分離絶縁膜20のパターンの側壁部分にエッチング残りが発生しやすく、ゲート間のショートが起こりやすい。このエッチング残りを除去するためオーバーエッチングを行うが、その時間を長くすると、薄いゲート絶縁膜2がダメージを受け、デバイスの信頼性を低下させる。微細化した半導体デバイスではこのような問題が深刻化している。
このような問題を回避するため、シリコン膜30の凸部をCMPによって除去する方法が提案されている。図9は、シリコン膜30のCMP後の状態を示している。このとき素子分離絶縁膜20の上層部のシリコン膜30の凸部は除去されているが、素子分離絶縁膜20は露出していない状態にする必要がある。素子分離絶縁膜20の上層部のシリコン膜30の残膜厚は、素子分離絶縁膜20の膜厚の1/4〜1/2程度である。
このようにシリコン膜30が平坦化された状態で、フォトレジスト40のパターンの形成(図10)、異方性ドライエッチングによる加工(図11)を行うことで、フォトレジストパターンの解像不良や、エッチング残りによるゲート間のショート、オーバーエッチングによるゲート絶縁膜の信頼性低下等の問題を回避することができる。
半導体素子におけるシリコン膜のCMP工程では、上記のように、コンタクトプラグの形成工程においての、下地(例えば、ゲート構造及びゲート間絶縁膜)が露出するまでCMPを行う場合と、フローティングゲートの形成工程においての、基板表面の凹凸が解消された後、下地(例えば、素子分離絶縁膜)が露出する前に研磨を停止する場合がある。いずれの用途においても、素子の微細化のため、被研磨面の平坦性に対する要求は厳しさを増している。そのため、従来のスラリーより優れた段差解消性、オーバー研磨耐性、残膜厚制御性を有するスラリーの開発が強く求められている。
特許第3457144号公報には、シリコン膜研磨用スラリーとして、塩基性有機化合物を含むポリシリコン研磨用組成物が開示されている。かかる研磨用組成物はポリシリコン膜に対する研磨速度が大きく、ポリシリコン膜に対する研磨は、二酸化珪素膜に対する研磨に比べ研磨速度が大きいが、被研磨面の平坦性は不十分であり、微細化したLSIへの対応は難しい。また、特開2005−175498公報には、別のシリコン膜研磨用スラリーとして、被研磨面の平坦性を改良するため、非イオン性界面活性剤を含む研磨スラリー組成物が開示されている。しかしながら、この研磨スラリー組成物でも非イオン界面活性剤によるシリコン膜表面の保護能力が不十分といった理由で、平坦性は十分とはいえないと予想される。
また、上記の文献に示されるシリコン膜研磨用スラリーは、下地の酸化膜や窒化膜が露出するまでCMPすることが前提となっており、下地を露出させずにCMPを停止する場合の残膜厚の制御は困難であった。
本発明の課題は、被研磨面の平坦性及び残膜厚制御性に優れるシリコン膜研磨用CMPスラリー及びそれを用いる研磨方法を提供することである。
課題を解決するための手段
本発明は、(1)砥粒、酸化剤、カチオン性界面活性剤及び水を含有するシリコン膜研磨用CMPスラリーに関する。
また、本発明は、(2)前記カチオン性界面活性剤が、脂肪族アミン、モノアルキルトリメチルアンモニウム塩、メトニウムジヒドロキシド又はその塩から選ばれる少なくとも一種である前記(1)記載のシリコン膜研磨用CMPスラリーに関する。
また、本発明は、(3)前記酸化剤が、過酸化水素である前記(1)又は(2)記載のシリコン膜研磨用CMPスラリーに関する。
また、本発明は、(4)pHが4〜10である前記(1)〜(3)のいずれか一つに記載のシリコン膜研磨用CMPスラリーに関する。
また、本発明は、(5)前記酸化剤の含有量が、シリコン膜研磨用CMPスラリー100質量部に対して0.1〜20.0質量部である前記(1)〜(4)のいずれか一つに記載のシリコン膜研磨用CMPスラリーに関する。
また、本発明は、(6)前記カチオン性界面活性剤の含有量が、シリコン膜研磨用CMPスラリー100質量部に対して0.0001〜0.1質量部である前記(1)〜(5)のいずれか一つに記載のシリコン膜研磨用CMPスラリーに関する。
また、本発明は、(7)被研磨膜がポリシリコン膜又はアモルファスシリコン膜である前記(1)〜(6)のいずれか一つに記載のシリコン膜研磨用CMPスラリーに関する。
また、本発明は、(8)被研磨膜が形成された基板を研磨定盤の研磨布に押しあて加圧し、前記(1)〜(7)のいずれか一つに記載のシリコン膜研磨用CMPスラリーを被研磨膜と研磨布との間に供給しながら、前記被研磨膜が形成された基板と研磨定盤を動かして被研磨膜を研磨する、基板の研磨方法に関する。
また、本発明は、(9)凹部及び凸部からなる下地と前記下地を表面に沿って被覆するシリコン膜とを有する基板の、前記シリコン膜を研磨して前記下地の凸部を露出させる研磨工程において、前記(1)〜(7)のいずれか一つに記載のシリコン膜研磨用CMPスラリーを用いて研磨を行うことを特徴とする基板の研磨方法に関する。
また、本発明は、(10)前記シリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が、0.1〜5.0質量部であることを特徴とする前記(9)記載の研磨方法に関する。
また、本発明は、(11)前記凹部及び凸部からなる下地の上層に形成されたシリコン膜を有する基板の、前記シリコン膜を研磨して、前記下地が露出する前に研磨を停止する研磨工程において、前記(1)〜(7)のいずれか一つに記載のシリコン膜研磨用CMPスラリーを用いて研磨を行うことを特徴とする基板の研磨方法に関する。
また、本発明は、(12)前記シリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が、0.3〜20.0質量部であることを特徴とする前記(11)記載の研磨方法に関する。
また、本発明は、(13)凹部及び凸部を有し、研磨されるべきシリコン膜の膜厚が、前記凹部及び凸部の初期段差の2倍を越える膜厚でシリコン膜が形成された基板の、前記シリコン膜を研磨する方法であって、
酸化剤の含有量が低い前記(1)〜(7)のいずれか一つに記載のシリコン膜研磨用CMPスラリーを用いて、シリコン膜の残膜厚が前記初期段差の0.5〜1.5倍になるまで研磨を行う第一の工程、
次いで、酸化剤の含有量が高い前記(1)〜(7)のいずれか一つに記載のシリコン膜研磨用CMPスラリーを用いてシリコン膜の研磨を行う第二の工程、
を含む研磨方法に関する。
また、本発明は、(14)前記第一の工程で用いるシリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が0.1質量部未満であり、前記第二の工程で用いるシリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が0.1〜20質量部であることを特徴とする前記(13)記載の研磨方法に関する。
平坦性評価パターンの概観図である。 CMP後の評価パターンの断面構造図である。 光学式終点検出器の波形の概観図である。 凸部研磨量と平坦性の関係を示した図である。 DRAMのコンタクトプラグ用導電材CMP前の半導体素子の断面図である。 DRAMのコンタクトプラグ用導電材CMP後の半導体素子の断面図である。 ポリシリコン膜のCMPを用いたフローティングゲートの形成工程図である。 ポリシリコン膜のCMPを用いたフローティングゲートの形成工程図である。 ポリシリコン膜のCMPを用いたフローティングゲートの形成工程図である。 ポリシリコン膜のCMPを用いたフローティングゲートの形成工程図である。 ポリシリコン膜のCMPを用いたフローティングゲートの形成工程図である。
本発明のシリコン膜研磨用CMPスラリーは、砥粒、酸化剤、カチオン性界面活性剤及び水を含有することを特徴とする。後述するが、本発明のシリコン膜研磨用CMPスラリーは、ポリシリコン膜又はアモルファスシリコン膜等のシリコン膜を被研磨膜とする。
<1>シリコン膜研磨用CMPスラリー
<砥粒>
本発明で用いられる砥粒は、水に分散可能で、スラリー調製前後で平均粒径の変化が小さい砥粒であれば特に制限はなく、例えば、セリア、シリカ、アルミナ、ジルコニア等を挙げることができる。これらは単独で又は二種類以上を組み合わせて使用することができる。これらのなかでも、コストの観点からシリカが好ましく、例えばヒュームドシリカやコロイダルシリカ等のシリカが好ましく、なかでも被研磨面の研磨傷低減の観点からコロイダルシリカより好ましい。
コロイダルシリカは、シリコンアルコキシドの加水分解又は珪酸ナトリウムのイオン交換による公知の製造方法により得ることができ、粒径制御性やアルカリ金属不純物の点で、シリコンアルコキシドの加水分解による製造方法によるものが最も利用される。シリコンアルコキシドとしては、TEMS(テトラメトキシシラン)又はTEOS(テトラエトキシシラン)が一般に用いられる。アルコール溶媒中で加水分解する方法において、粒径に影響するパラメータとしては、シリコンアルコキシドの濃度、触媒として用いられるアンモニア濃度とpH、反応温度、アルコール溶媒の種類(分子量)及び反応時間等がある。これらのパラメータを調整することによって、所望の粒径及び凝集度のコロイダルシリカ分散液を得ることができる。
シリコン膜研磨用CMPスラリー調製前後での砥粒の平均粒径の変化が大きい場合は、ポリシリコンの残膜厚及び被研磨面の平坦性が変化し、所望の結果が得られない可能性があるため、スラリー調製前後での前記平均粒径の変化は0〜30nmの範囲であることが好ましく、0〜20nmの範囲であることがより好ましい。砥粒としてコロイダルシリカを用いると、砥粒が沈降しにくく、再分散させる必要がない点で好ましい。
シリコン膜研磨用CMPスラリー中の砥粒の平均粒径は、研磨速度と研磨傷の観点から1〜200nmが好ましく、5〜100nmがより好ましい。なお、ここでいう砥粒の平均粒径は、シリコン膜研磨用CMPスラリー調製後のものである。CMPスラリー調製後とは、CMPスラリー調製から約24時間経過後を指す。砥粒の平均粒径が小さくなるにつれシリコン膜の研磨速度が低下し、必要な研磨速度が得られにくくなる傾向があるため、砥粒の平均粒径は、好ましくは1nm以上、より好ましくは5nm以上、さらにより好ましくは10nm以上、特に好ましくは15nm以上である。また、砥粒の平均粒径が大きくなるにつれ、被研磨面の研磨傷の数が増大し、半導体素子の歩留まり、信頼性の低下を招きやすくなる傾向があるため、砥粒の平均粒径は、好ましくは200nm以下、より好ましくは100nm以下、さらにより好ましくは75nm以下、特に好ましくは50nm以下である。このように、被研磨面の研磨傷低減のためには、平均粒径が小さな砥粒を使用する方が望ましいが、例えば平均粒径が100nm以下の砥粒が安価で入手可能という点でもコロイダルシリカが優れている。また、コロイダルシリカの表面を修飾することにより、通常よりもゼータ電位を下げた砥粒も用いることが可能である。このような砥粒では、少ない砥粒濃度で研磨が可能であるため、スラリーコストの低減が可能である。
砥粒の平均粒径は動的光散乱式の粒度分布計により測定することができる。具体的には、ベックマンコールター(株)製のサブミクロン粒子アナライザーN5等により測定することができる。
シリコン膜研磨用CMPスラリー100質量部中の砥粒の濃度は、研磨速度と経済性の観点から、好ましくは0.1〜10質量部、より好ましくは0.2〜8質量部、特に好ましくは0.3〜6質量部である。前記砥粒の濃度が0.1質量部未満では、研磨速度が低下する傾向があり、10質量部を超える場合は、経済性が損なわれる可能性がある。
<酸化剤>
本発明で用いられる酸化剤としては、シリコン膜の表面を酸化することができれば特に制限はなく、具体的には、例えば、過酸化水素、ペルオキソ二硫酸(過硫酸)、ペルオキソ二硫酸塩(過硫酸塩)、オルト過ヨウ素酸、オルト過ヨウ素酸塩等をあげることができる。これらのなかでも、取り扱いが容易で、シリコン膜研磨用CMPスラリー調製後の安定性が良好である点で、過酸化水素を使用することが好ましい。過酸化水素は、添加することによるpHの変化が小さいため、添加量を変化させた際にpH調整が不要である点も優れている。また、研磨されるべき基板が集積回路用素子を含むシリコン基板である場合、アルカリ金属、アルカリ土類金属、遷移金属による汚染は望ましくないのでこれらを含まない酸化剤が望ましい。但し、適用対象の基体が半導体素子を含まないガラス基板等である場合はこれらの金属を含む酸化剤であっても差し支えない。これら酸化剤は1種類単独で、もしくは2種類以上を混合して用いることができる。
本発明のシリコン膜研磨用CMPスラリーでは、酸化剤によってシリコン膜の表面が酸化されシリコン酸化膜となることで、被研磨面の良好な段差解消性が得られると考えられる。詳細には、以下のとおりである。パターンの凹部はシリコン膜が研磨されにくいため、酸化剤によってシリコン膜の表面の酸化が進み、研磨速度の遅いシリコン酸化膜が形成されやすい。これに対し、パターンの凸部はシリコン膜が研磨されやすいため、酸化されるよりも研磨が進みシリコン酸化膜が形成されにくい。したがって、酸化剤を添加しない場合に比べて酸化剤を添加した場合は、パターンの凹部と凸部のシリコン膜の研磨速度差が大きくなり、被研磨面の段差が解消され易くなると考えられる。
本発明におけるシリコン膜研磨用CMPスラリー中の酸化剤の配合量を多くすると、被研磨面の段差が解消された後に研磨速度が低下する研磨の自動停止特性が得られ、再現性良く研磨を停止することが可能であり、残膜厚を制御することができる。例えばフラッシュメモリーのフローティングゲート形成工程において、酸化剤の配合量を調整することにより、シリコン膜の下地である素子分離絶縁膜の上層部のシリコン膜の凸部が除去され凹凸が解消された後、素子分離絶縁膜が露出する前に研磨を自動停止することが可能となる。従来のCMPスラリーでは、このような研磨の自動停止特性がないため、残膜厚の制御が困難であり、被研磨面の平坦性も不十分であった。
一方、酸化剤の配合量が少ないほど、研磨されにくいシリコン酸化膜の形成が起きにくくなるため、シリコン膜の研磨が進行しシリコン膜の残膜厚は薄くなる。そして、酸化剤の配合量がさらに少ない場合は、例えばゲート構造、ゲート間絶縁膜、素子分離絶縁膜のような下地が露出するまでシリコン膜が研磨され、次いでオーバー研磨をすることにより不要なシリコン膜を除去し被研磨表面の良好な平坦性が得られる。シリコン膜の下地としては、素子分離絶縁膜、ゲート間絶縁膜のような酸化膜や、ゲートキャップ層のような窒化膜が挙げられ、これらの研磨速度は、シリコン膜の研磨速度に対して十分小さく選択比が大きいため、オーバー研磨によるシリコン膜の下地の研磨量も小さい。例えば、DRAMのコンタクトプラグ形成において、コンタクトプラグ用導電材であるシリコン膜のCMPは、下地が露出するまで研磨が進行するように酸化剤の添加量を調整することが好ましい。不要なシリコン膜を完全に除去するためオーバー研磨を行う必要があるが、凹部のコンタクトホール部分のシリコン膜の表面は酸化剤により酸化膜が形成され研磨速度が低下するため、ディッシングやエロージョンの発生が抑えられ、被研磨面の良好な平坦性を得ることができる。従来のCMPスラリーでは、凹部のコンタクトホール部分のシリコン膜が削れ過ぎてエロージョンやディッシングが進行し、被研磨面の平坦性を得ることができなかった。
上記のような観点から、酸化剤の含有量は、シリコン膜研磨用CMPスラリー100質量部に対して、好ましくは0.1〜20質量部である。前記酸化剤の含有量が0.1質量部以上であれば、研磨後の被研磨面の平坦性が良好になる傾向があり、この点でより好ましくは0.3質量部以上、特に好ましくは0.6質量部以上である。前記酸化剤の含有量が20質量部以下であれば、シリコン膜の研磨速度の過剰な低下を防ぎ易くなり、この点でより好ましくは15.0質量部以下、特に好ましくは10.0質量部以下である。なお、酸化剤として好適な過酸化水素は、通常は過酸化水素水の濃度が30質量%以下の水溶液(過酸化水素水)として市販されているので、その中に含まれる過酸化水素の量を計算して上記範囲となるように添加する。
本発明では、目的とする研磨特性に応じて、酸化剤の含有量を適宜調整することが好ましい。すなわち、フラッシュメモリーのフローティングゲート形成工程における、素子分離絶縁膜の露出前にシリコン膜の研磨を自動停止させる場合のように、シリコン膜の残膜厚を制御し、研磨を自動停止することを目的とするCMPでは、酸化剤の含有量は、シリコン膜研磨用CMPスラリー100質量部に対して、好ましくは0.3〜20.0質量部、より好ましくは0.6〜15.0質量部、特に好ましくは0.9〜10.0質量部である。
DRAMのコンタクトプラグ形成におけるシリコン膜の研磨のように、凹部のシリコン膜の良好な平坦性を目的とするCMPでは、酸化剤の含有量は、シリコン膜研磨用CMPスラリー100質量部に対して、好ましくは0.1〜5.0質量部、より好ましくは0.1〜4.0質量部、特に好ましくは0.1〜3.0質量部である。また、本発明では酸化剤の含有量を上記のように適宜選択することに加えて、シリコン膜用研磨スラリーの組成、被研磨膜の膜質、研磨条件を適宜調整することにより、所望とする研磨特性に応じることができる。
シリコン膜研磨用CMPスラリー100質量部に対して、酸化剤の含有量が0.3〜5.0質量部の場合は、下地が露出するまで、あるいは自動停止するまでの両方の研磨具合となり得る。この含有量範囲内においては、酸化剤の含有量が同じであっても、被研磨膜としてのシリコン膜にドーピングを添加したり、研磨圧力を下げたり、シリコン膜用研磨スラリーの砥粒濃度を下げたりすることで、下地の露出前に研磨が自動停止し、シリコン膜の残膜厚を制御しやすくなり、一方、被研磨膜としてのシリコン膜にドーピングの添加を抑えたり、研磨圧力を挙げたり、シリコン膜用研磨スラリーの砥粒濃度を挙げたりすることで、下地が露出するまで研磨され、良好な平坦性が得られ易くなる。
シリコン膜用研磨スラリー中の酸化剤含有量以外の組成が同じであり、被研磨膜の膜質が同じで、且つ同じ研磨条件であった場合、シリコン膜研磨用CMPスラリー100質量部に対して、酸化剤の含有量が0.3〜5.0質量部の範囲においては、酸化剤の含有量が多いほど自動停止しやすくなる。
本発明において酸化剤の添加は、シリコン膜研磨用CMPスラリーの製造時に他の成分と共に添加しても良いが、目的とする研磨特性に合わせて酸化剤の含有量を調節できるようにするため、シリコン膜研磨用CMPスラリー使用時に酸化剤と、酸化剤以外の他の成分(以下、「酸化剤添加前のスラリー」と呼ぶ。)を混合することが好ましい。また、シリコン膜研磨用CMPスラリーの保存安定性の面でも酸化剤は使用時に混合することが好ましい。酸化剤として、過酸化水素水のような酸化剤の水溶液を添加する場合、砥粒及びカチオン性界面活性剤が希釈されるため、酸化剤添加前のスラリー中の砥粒及びカチオン性界面活性剤の濃度を使用時の濃度より高く設定する必要がある。酸化剤の添加によって、使用時の砥粒及びカチオン性界面活性剤の濃度が低下すると、研磨速度の低下や平坦性の劣化が起き易いため、酸化剤添加前のスラリー中の砥粒及びカチオン性界面活性剤の各濃度は、使用時の濃度の1.1倍以上が好ましく、1.5倍以上がより好ましく、2倍以上が特に好ましい。前記酸化剤添加前のスラリー中の砥粒及びカチオン性界面活性剤の濃度が高いほど、酸化剤の添加量を増やすことが可能となり酸化剤添加量の調整範囲が広がる。また、スラリーのコストも低減されるため、濃度は高い程が良いが、濃度が20倍より高くなると、酸化剤添加前のスラリーの保存安定性が悪くなり、シリコン膜研磨用CMPスラリーとして使用した場合に被研磨面の平坦性の劣化を招く可能性があるので、20倍以下が好ましく、15倍以下がより好ましく、10倍以下が特に好ましい。
研磨されるべきシリコン膜の膜厚が、初期段差(シリコン膜の凹部と凸部の膜厚差)より相当大きい場合、例えば、研磨されるべきシリコン膜の膜厚が初期段差の2倍を超える場合、酸化剤の含有量が異なるシリコン膜研磨用CMPスラリーを用いてシリコン膜の研磨を二段階に分けて行うことが好ましい。すなわち、まず、シリコン膜研磨用CMPスラリー100質量部に対する酸化剤の含有量が0.1質量部未満であるCMPスラリーを用いて、シリコン膜の残膜厚が初期段差の0.5〜1.5倍になるまでシリコン膜の研磨を行う。続いてシリコン膜研磨用CMPスラリー100質量部に対する酸化剤の含有量が0.1〜20質量部であるCMPスラリーを用いて研磨することで、平坦性を維持しながら研磨時間の短縮が可能となる。この方法は、シリコン膜下層の下地を露出させる場合にも、露出させない場合にも適用可能である。この本発明のシリコン膜研磨用CMPスラリーを用いる二段階研磨は、研磨されるべきシリコン膜の膜厚が厚い半導体素子のCMPに適用する場合、スループットを改善でき効率良く研磨できる点で極めて有効である。
<カチオン性界面活性剤>
本発明で用いられるカチオン性界面活性剤としては、水に溶解可能である特性を有するものを使用することができ、例えば、脂肪族アミン又はその塩、アルキルアミドアミン塩(RCONH(CHN(R)(R)・X)、モノアルキルトリメチルアンモニウム塩(R(CHN・X)、ジアルキルジメチルアンモニウム塩((R)N(CH・X)、アルキルベンジルジメチルアンモニウム塩(R(CHPh)(CHN・X)、アルキルピリジニウム塩(PyR・X)、塩化ベンゼトニウム塩(R・PhO(CHO(CH)N(CHCHPh・X)等の第4級アンモニウム塩型カチオン性界面活性剤等が挙げられる。これらのなかでも、モノアルキルトリメチルアンモニウム塩が好ましい。
この他に、疎水性基となるアルキル鎖の両末端に、カチオン性親水性基を有する脂肪族ジアミン又はその塩、メトニウムジヒドロキシド又はその塩(N(CHX)C2n(N(CHX)等を用いることができる。このような両末端にカチオン性親水性基を有する界面活性剤は、片末端にカチオン性親水性基を有する界面活性剤と比較して、研磨特性は同等であるが、スラリーの泡立ちが無い点が優れている。これらのカチオン性界面活性剤は、単独で又は二種類以上を組み合わせて使用することができる。
モノアルキルトリメチルアンモニウム塩(R(CHN・X)、ジアルキルジメチルアンモニウム塩((R)N(CH・X)、アルキルベンジルジメチルアンモニウム塩(R(CHPh)(CHN・X)、アルキルピリジニウム塩(PyR・X)、塩化ベンゼトニウム塩(R・PhO(CHO(CH)N(CHCHPh・X)等のR部分、メトニウムジヒドロキシド又はその塩(N(CHX)C2n(N(CHX)のC2n部分は、研磨速度とスラリーの保存安定性の点で炭素数8〜18のアルキル基又はアルキレン基であることが好ましい。炭素数が増えるほどシリコン膜の研磨速度が速くなる傾向があるので、好ましくは8以上、より好ましくは10以上である。炭素数が増えすぎると砥粒が凝集しやすく保存安定性が悪くなる傾向があるので、好ましくは18以下、より好ましくは16以下、特に好ましくは14以下である。アルキルアミドアミン塩(RCONH(CHN(R)(R)・X)中のR、R、Rはそれぞれ、Rは炭素数8〜18のアルキル基、R、Rは炭素数1〜4のアルキル基が好ましい。また上記式中、Xはマイナスイオンとなるものであれば特に制限はなく、例えば、Cl、Br、I、NO、CHCOO、OH(いずれもマイナスイオン)等を挙げることができる。
かかるカチオン性界面活性剤の具体例としては、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、へキサデシルアミン、メチルドデシルアミン、ジメチルドデシルアミン等の脂肪族アミン;臭化オクチルトリメチルアンモニウム、臭化デシルトリメチルアンモニウム、塩化ラウリルトリメチルアンモニウム、塩化ミリスチルトリメチルアンモニウム、塩化セチルトリメチルアンモニウム、臭化ステアリルトリメチルアンモニウム等のモノアルキルトリメチルアンモニウム塩;1,8−ジアミノオクタン、1,10−ジアミノデカン、1,12−ジアミノドデカン、1,14−ジアミノテトラデカン、1,16−ジアミノヘキサデカン等の脂肪族ジアミン;塩化オクタメトニウム、臭化デカメトニウム、臭化ドデカメトニウム、塩化テトラデカメトニウム、塩化ヘキサデカメトニウム等のメトニウムジヒドロキシドの塩;等が挙げられる。
カチオン性界面活性剤の含有量は、シリコン膜研磨用CMPスラリー100質量部に対して、好ましくは0.0001〜0.1質量部、より好ましくは0.0005〜0.05質量部である。前記カチオン性界面活性剤の含有量が0.0001質量部未満では、シリコン膜の研磨速度が低く、十分な研磨速度が得られないため、好ましくは0.0001質量部以上、より好ましくは0.0005質量部以上、特に好ましくは0.001質量部以上である。前記カチオン性界面活性剤の含有量が0.1質量部を超える場合は、砥粒の凝集が起こり、スラリーの保存安定性が悪化するため、好ましくは0.1質量部以下、より好ましくは0.05質量部以下、特に好ましくは0.025質量部以下である。
<シリコン膜研磨用CMPスラリーのその他の成分>
本発明のシリコン膜研磨用CMPスラリーのpHは、砥粒の分散性の観点から、4〜10の範囲内で適切に調節することが好ましい。前記pHが4未満であると、シリコン酸化膜の研磨速度が増大し、研磨の自動停止特性が得られ難くなるため、pHは好ましくは4以上、より好ましくは5以上、特に好ましくは5.5以上である。前記pHが10を超えると、スラリーの取り扱いが困難になるため、pHは好ましくは10以下、より好ましくは9以下、特に好ましくは8以下である。酸化剤として過酸化水素を用いる場合、アルカリ性のスラリー中では、過酸化水素が不安定になる場合があるため、pHは9以下とすることが好ましい。本発明におけるpHは、pHメータ(例えば、東亜ディーケーケー株式会社製商品名「HM−21P」)を用いて測定することができる。
pHを所望の値に調整する方法としては、例えば、酸やアルカリを適宜添加する方法が挙げられる。酸としては特に制限は無く、塩酸、硝酸、硫酸等の無機酸、シュウ酸、酢酸、リンゴ酸等の有機酸を用いることが出来る。また、アルカリとしても特に制限はなく、アンモニア、アミン、4級アンモニウムヒドロキシド、水酸化カリウム等を用いることが出来る。
なお、シリコン膜研磨用CMPスラリーにおける水の配合量は残部でよく、含有されていれば特に制限はない。
<2>シリコン膜研磨用CMPスラリーを用いた研磨方法
以上のような本発明のシリコン膜用CMPスラリーは、ポリシリコン膜又はアモルファスシリコン膜等のシリコン膜のCMPに適用できる。
本発明のシリコン膜研磨用CMPスラリーを用いた研磨方法は、市販のCMP装置を用いて実施することが出来る。被研磨膜としてのシリコン膜が形成された基板を研磨定盤の研磨パッドに押しあて加圧し、研磨パッド上にシリコン膜研磨用CMPスラリーを滴下しながら、研磨定盤と、前記被研磨膜が形成された基板を同方向に回転させることでCMPを実施する。酸化剤を使用時に添加する場合、供給装置のタンク内であらかじめ混合して研磨パッド上に滴下しても、酸化剤水溶液と酸化剤添加前のスラリーを異なる供給ラインを通して供給し個別に研磨パッド上に滴下しても、研磨パッドに滴下する直前に配管内で混合して供給しても良い。
研磨条件には制限はないが、定盤の回転速度は基板が飛び出さないように200rpm以下の低回転が好ましい。被研磨面を有する基板の研磨布への押し付け圧力が1〜100kPaであることが好ましく、研磨速度の被研磨面内均一性及びパターンの平坦性を満足するためには、5〜50kPaであることがより好ましい。研磨している間、研磨パッドには本発明のシリコン膜研磨用CMPスラリーをポンプ等で連続的に供給する。この供給量に制限はないが、研磨パッドの表面が常に研磨液で覆われていることが好ましい。
研磨の終点判定には、光学的方法又はトルク計測法等の終点検出方法を用いることができる。これらの終点検出方法は、シリコン膜の下層に形成される下地を露出させる場合にも、下地を露出させない場合にも適用可能である。終点検出器の信号強度の変化がなくなり一定値となった時が研磨終点で、その後は適切なオーバー研磨を行うことで研磨を完了する。研磨装置に終点検出機能がない場合には、一定の研磨時間を設定して研磨することも可能である。本発明のシリコン膜研磨用CMPスラリーは、オーバー研磨耐性が高いため、研磨時間のマージンが大きく、同一構造の半導体素子の研磨をする場合は、終点検出は用いなくても生産に適用可能である。
研磨終了後の基板は、流水中でよく洗浄後、スピンドライ等を用いて基板上に付着した水滴を払い落としてから乾燥させることが好ましい。
本発明の基板の研磨方法は、被研磨膜としてのシリコン膜が形成された基板を研磨定盤の研磨布に押しあて加圧し、本発明のシリコン膜研磨用CMPスラリーを被研磨膜と研磨布との間に供給しながら、被研磨膜としてのシリコン膜が形成された基板と研磨定盤を動かして被研磨膜を研磨することを特徴とする。
また、本発明の基板の研磨方法は、表面が凹部及び凸部からなる下地と、前記下地を表面に沿って被覆するシリコン膜とを有する基板のシリコン膜を研磨して前記下地の凸部を露出させる研磨工程において、本発明のシリコン膜研磨用CMPスラリーを用いて研磨を行うことを特徴とする研磨方法であり、該研磨方法において前記シリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量は、好ましくは0.1〜5.0質量部、より好ましくは0.1〜4.0質量部である。
また、本発明の基板の研磨方法は、下地の上層に形成されたシリコン膜を有する基板のシリコン膜を研磨して前記下地が露出する前に研磨を停止する研磨工程において、本発明のシリコン膜研磨用CMPスラリーを用いて研磨を行うことを特徴とする研磨方法であり、該研磨方法において前記シリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量は、好ましくは0.3〜20.0質量部、より好ましくは0.6〜15.0質量部である。
また、本発明の研磨方法は、凹部及び凸部を有し、研磨するべきシリコン膜の膜厚が初期段差の2倍を越えるシリコン膜が形成された基板のシリコン膜を研磨する方法であって、酸化剤の含有量が低い本発明のシリコン膜研磨用CMPスラリーを用いてシリコン膜の残膜厚が初期段差の0.5〜1.5倍になるまで研磨を行う第一の工程、次いで、酸化剤の含有量が高い本発明のシリコン膜研磨用CMPスラリーを用いてシリコン膜の研磨を行う第二の工程、からなる研磨方法であり、該研磨方法の前記第一の工程で用いるシリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量は、好ましくは0.1質量部未満、より好ましくは0.05質量部未満であり、前記第二の工程で用いるシリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量は、好ましくは0.1〜20.0質量部、より好ましくは0.5〜15.0質量部である。
以下、本発明の実施例を説明する。本発明はこれらの実施例により制限されるものではない。
(実施例1〜9)
<シリコン研磨用CMPスラリー(I)〜(IX)の作製>
表1に示す各成分を混合し、pH6.7のシリコン研磨用CMPスラリー(I)〜(IX)を作製した。
pHは、pHメータ(東亜ディーケーケー株式会社製の型番HM−21P)で測定した。標準緩衝液(フタル酸塩pH緩衝液pH4.01(25℃)、中性りん酸塩pH緩衝液pH6.86(25℃)、ホウ酸塩標準液pH9.18(25℃))を用いて、3点校正した後、電極をシリコン研磨用CMPスラリーに入れて、10分以上経過して安定した後の値を測定した。
シリコン研磨用CMPスラリー100質量部中の過酸化水素の濃度は実施例1〜5が0.9質量部、実施例6が1.2質量部、実施例7が1.8質量部、実施例8及び9が1.5質量部であり、カチオン性界面活性剤の濃度は実施例1〜4、及び実施例6〜8が0.005質量部、実施例5及び9が0.002質量部である。砥粒濃度は全て4.0質量部とした。
なお、シリコン研磨用CMPスラリー(I)〜(IX)において用いたコロイダルシリカ(A)はpH7におけるゼータ電位が−25mVであり、コロイダルシリカの二次粒子の平均粒径はシリコン研磨用CMPスラリー作製前が15nm程度、作製直後は15〜30nm程度、作製後1ヶ月室温放置後も15〜30nm程度で殆ど変化しなかった。
<シリコン研磨用CMPスラリー(I)〜(IX)の評価>
上記実施例1〜9で作製したシリコン研磨用CMPスラリー(I)〜(IX)を定盤に貼り付けた研磨パッドに滴下しながら、図1の(b)に示す断面を有するパターン付の基板10を研磨した。パターン付の基板10は、以下により作製したものを使用した。始めに、直径(φ)8インチのSi基板70にSiN膜80を20nm形成後、その上にSiO膜90を100nm形成した。次に、フォトレジストパターンをマスクにして、SiO膜90をエッチングすることで溝を形成した。このときSiN膜80がエッチングストッパー膜となる。最後に、フォトレジストパターンを除去した後、CVD(Chemical Vapor Deposition)によってポリシリコン膜95を200nm形成した。
図1の(a)にパターン付の基板10の平面図を示す。溝とスペースがともに100μmのラインアンドスペースパターンとなっており、段差は100nmである。
図2に研磨後の基板の断面を示す。図2の(a)は、下地であるSiO膜90が露出するまでポリシリコン膜95を研磨した状態、図2の(b)は下地SiO膜90が露出する前にポリシリコン膜95の研磨が自動停止した状態を示す。
研磨条件は以下の条件を用いた。研磨の終点判定は光学的終点検出方法を用いた。光学的終点検出方法は、研磨パッドに開口された窓を通して定盤側からウエハー表面にレーザー光を照射し、その反射光の強度変化から研磨の終点を検出する方法である。図3に終点検出の波形の概略を示す。図3の(a)は、下地であるSiO膜90が露出するまでポリシリコン膜95を研磨した場合、図3の(b)は下地であるSiO膜90が露出する前にポリシリコン膜95の研磨が自動停止した場合を示している。研磨が進行し、膜厚が変化するとレーザー反射光強度が変化するが、下地であるSiO膜90が露出するか、ポリシリコン膜95の研磨が自動停止するとレーザー反射光強度は一定になる。本実施例では、レーザー反射光強度がほぼ一定になってから5秒後を終点検出時間とし、その後オーバー研磨を30秒行った。
(研磨条件)
研磨装置:ロータリータイプ(アプライドマテリアルズ社製、Mirra)
研磨パッド:発泡ポリウレタン樹脂製研磨パッド
パッドグルーブ:同心円
研磨圧力:140hPa
ウエハー基板の回転数:90回/分
研磨定盤の回転数:90回/分
スラリー流量:200ml/分
研磨時間:光学式終点検出方法による終点検出後、30秒間オーバー研磨。
表1及び表2に評価結果を示す。
下地であるSiO膜90が露出するまでポリシリコン膜95が研磨された場合は、図2の(a)に示すディッシング量を測定した。また、下地であるSiO膜90が露出する前にポリシリコン膜95の研磨が自動停止した場合は、図2の(b)に示す残段差と残膜厚を測定した。ディッシング量と残段差の測定には触針式段差計を用い、残膜厚の測定には光干渉式膜厚計を用いた。ディッシング量はウエハー面内5点についてディッシング量を測定しその平均値を求めた。残膜厚の測定はウエハー面内9点について残膜厚を測定しその平均値を求めた。ディッシング量又は残段差としては、初期段差の半分以下の50nm以下が好ましい。
Figure 0005333222
Figure 0005333222
表1及び表2より、過酸化水素の添加量が0.9質量部である実施例1〜5では、下地であるSiO膜90が露出するまでポリシリコン膜95の研磨が進行した。いずれの場合も30秒のオーバー研磨で、不要なポリシリコン膜95は完全に除去され、ディッシング量も45nm以下であり、段差解消性、オーバー研磨耐性ともに良好であると考えられる。また、研磨時間は基板1枚あたり2分程度で生産に適用可能な研磨速度が得られている。
表1及び表2には、終点検出時間から計算した研磨速度(nm/分)を示している。実施例1〜5ではポリシリコン膜95の初期膜厚(200nm)を終点検出時間で割り算し、実施例6〜9ではポリシリコン膜95の初期膜厚(200nm)と残膜厚の差を終点検出時間で割り算し、研磨速度を算出した。
別にパターン付ウエハーと同じように、直径(φ)8インチのSi基板に、SiO膜100nm形成したパターン無しウエハーを用いて実施例1〜5のシリコン膜研磨用CMPスラリーで研磨を行いSiO膜の研磨速度を測定した結果、各スラリーともSiO膜の研磨速度は1nm/min程度で、ポリシリコン膜の研磨速度/SiO膜の研磨速度の比は100より大きく、SiO膜に対してポリシリコン膜の研磨選択性が高いことが分かった。従って、オーバー研磨によるSiO膜の削れ量も小さいといえる。
シリコン膜研磨用CMPスラリー中の過酸化水素の濃度が高い実施例6〜9では、ポリシリコン膜95の残段差が50nm程度で研磨が自動停止した。自動停止したことは終点検出の波形から分かる。実施例2、6及び7のシリコン膜研磨用CMPスラリーは、過酸化水素及び水の濃度以外は同組成であり、過酸化水素の濃度によってポリシリコン膜の平坦性と残膜厚が変化することがわかる。
図4にポリシリコン膜の凸部研磨量(残膜厚測定部分の研磨量)と平坦性の関係を示す。直線の傾きは、凸部の研磨量に対する段差の解消割合、すなわち平坦化効率に対応している。図4から、過酸化水素の濃度が高いほど直線の傾きが大きく、平坦化効率が大きいことが分かる。このように研磨が自動停止するときのポリシリコン膜の残膜厚を容易に制御できる特性は、フラッシュメモリーのフローティングゲートのCMPにおいて極めて有効である。
(実施例10〜12)
<シリコン研磨用CMPスラリー(X)〜(XII)の作製>
表3に示す各成分を混合し、シリコン研磨用CMPスラリー(X)〜(XII)を作製した。
なお、シリコン研磨用CMPスラリー(X)〜(XI)において用いたコロイダルシリカ(A)はpH7におけるゼータ電位が−25mVであり、コロイダルシリカの二次粒子の平均粒径はシリコン研磨用CMPスラリー作製前が15nm程度、作製直後は15〜30nm程度、作製後1ヶ月室温放置後も15〜30nm程度で殆ど変化しなかった。シリコン研磨用CMPスラリー(XII)において用いたコロイダルシリカ(B)はpH7におけるゼータ電位が−35mVであり、コロイダルシリカの二次粒子の平均粒径はシリコン研磨用CMPスラリー作製前が15nm程度、作製直後は15〜30nm程度、作製後1ヶ月室温放置後も15〜30nm程度で殆ど変化しなかった。
また、酸化剤として用いた過酸化水素は30質量%の濃度の過酸化水素水、過硫酸アンモニウム((NH)は粉末を水に溶解したものを用いた。シリコン研磨用CMPスラリー100質量部中の酸化剤の濃度は実施例10が6.0質量部、実施例11が2.0質量部、実施例12が0.9質量部である。また、カチオン性界面活性剤の濃度は、実施例10〜11が0.005質量部、実施例12が0.002質量部である。
<シリコン研磨用CMPスラリー(X)〜(XII)の評価>
上記実施例10〜12で作製したシリコン研磨用CMPスラリー(X)〜(XII)を用いて実施例1と同様に評価を行った。結果を表3に示す。
Figure 0005333222
pHを5.5に調整した実施例10では、過酸化水素を6.0質量部添加することで、研磨が自動停止した。平坦性、研磨速度ともに良好であることが分かる。実施例11から、酸化剤として、過硫酸アンモニウムを用いた場合も研磨の自動停止が起こり、良好な結果が得られることが分かる。実施例12では、コロイダルシリカ(B)を用い砥粒濃度を0.5質量部としているが、他の実施例と同様の良好な結果が得られた。コロイダルシリカ(A)よりもゼータ電位が低い(B)を用いることで、砥粒の量を少なくでき、スラリーコストの低減が可能であることが分かる。
(比較例1〜3)
<シリコン研磨用CMPスラリー(XIII)〜(XV)の作製>
表4に示す各成分を混合し、シリコン研磨用CMPスラリー(XIII)〜(XV)を作製した。
なお、シリコン研磨用CMPスラリー(XIII)〜(XV)において用いたコロイダルシリカは、実施例1と同様のものを使用し、スラリー中のコロイダルシリカの濃度は、シリコン研磨用CMPスラリー(XIII)が4.0質量部、シリコン研磨用CMPスラリー(XIV)及び(XV)が5.0質量部とした。ポリアクリル酸はポリスチレン換算の重量平均分子量が5000のものを用いた。
<シリコン研磨用CMPスラリー(XIII)〜(XV)の評価>
上記比較例1〜3で作製したシリコン研磨用CMPスラリー(XIII)〜(XV)を用いて実施例1と同様に評価を行った。結果を表4に示す。
Figure 0005333222
表4より、酸化剤を含有しない比較例1では、下地であるSiO膜が露出するまでポリシリコン膜の研磨が進み、ディッシング量は80nmであり平坦性が悪いことが分かる。カチオン性界面活性剤を含有せず、過酸化水素の濃度が0.3質量部である比較例2では、下地が露出するまで研磨され、ディッシング量80nmであり平坦性が悪いことが分かる。カチオン性界面活性剤を含有せず、過酸化水素の濃度が0.9質量部である比較例3では、180秒間研磨したが自動停止は起こらず、終点は検出されず(表中では終点検出時間(180)と表す)、研磨速度が遅く、平坦性も悪いことが分かる。陰イオン界面活性剤として、ポリアクリル酸の代わりに、ラウリン酸等を用いても同様の結果が得られると予想され、本発明の界面活性剤として陰イオン界面活性剤は有効ではないことが分かる。
(比較例4〜8)
<シリコン研磨用CMPスラリー(XVI)〜(XX)の作製>
表5に示す各成分を混合し、シリコン研磨用CMPスラリー(XVI)〜(XX)を作製した。
なお、シリコン研磨用CMPスラリー(XVI)〜(XX)において用いたコロイダルシリカは、実施例1と同様のものを使用し、スラリー中のコロイダルシリカの濃度は5.0質量部とした。ポリアクリル酸はポリスチレン換算の重量平均分子量が5000のものを用いた。シリコン研磨用CMPスラリー中の過酸化水素の濃度は比較例4が0質量部、比較例5が0.03質量部、比較例6及び7が0.15質量部、比較例8が0.45質量部である。
<シリコン研磨用CMPスラリー(XVI)〜(XX)の評価>
上記比較例4〜8で作製したシリコン研磨用CMPスラリー(XVI)〜(XX)を用いて実施例1と同様に評価を行った。結果を表5に示す。
Figure 0005333222
表5より、スラリー中の過酸化水素の濃度が0質量部である比較例4と0.03質量部である比較例5は、下地であるSiO膜が露出するまでポリシリコン膜が研磨され、ディッシング量が80nmと大きいことが分かる。また、スラリー中の過酸化水素の濃度が0.15質量部である比較例6は、180秒間研磨したが自動停止は起こらず、終点は検出されず(表中では終点検出時間(180)と表す)、研磨速度が遅く、平坦性も悪いことが分かる。このように、カチオン性界面活性剤を含有しないスラリーでは、少量の過酸化水素の添加によって、ポリシリコン膜の研磨速度が大幅に減少するため、研磨量の制御が困難であることが分かる。
pHを7.5に調整した比較例7、8では、過酸化水素の添加による研磨速度の低下は、pH9.9の場合と比較して緩やかであるが、比較例7は、下地であるSiO膜が露出するまでポリシリコン膜の研磨が進行し、研磨後のディッシング量が85nmと大きいことが分かる。スラリー中の過酸化水素の濃度が0.45質量部である比較例8では、180秒間研磨したが自動停止は起こらず、終点は検出されず(表中では終点検出時間(180)と表す)、研磨速度が遅く、平坦性も悪いことが分かる。
比較例4〜8は、従来技術である特許第3457144号に示される塩基性有機物を添加したポリシリコン膜用研磨用組成物に、酸化剤を添加した場合について検討を行ったものであり、酸化剤を添加するとポリシリコン膜の研磨速度は低下するが、平坦性は改善しないことが分かった。従って、酸化剤を添加して平坦性を改善するためには、カチオン性界面活性剤が必要である。
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例はCMP加工が適用できる他の分野においても適宜変更され、利用できることは明らかである。
本発明によれば、被研磨面の平坦性及び残膜厚制御性に優れるシリコン膜研磨用CMPスラリー及びそれを用いる研磨方法を提供することができる。それにより、本発明によれば、半導体素子の歩留まり、信頼性の向上及び製造コストの低減が可能となる。

Claims (18)

  1. 砥粒、酸化剤、カチオン性界面活性剤及び水を含有し、pHが4〜9であるシリコン膜研磨用CMPスラリーであって、
    前記カチオン性界面活性剤が、第4級アンモニウム塩型カチオン性界面活性剤である、シリコン膜研磨用CMPスラリー
  2. 前記カチオン性界面活性剤が、炭素数8〜18のアルキル基又はアルキレン基を有する請求項1記載のシリコン膜研磨用CMPスラリー。
  3. 砥粒、酸化剤、カチオン性界面活性剤及び水を含有し、pHが4〜9であるシリコン膜研磨用CMPスラリーであって、
    前記カチオン性界面活性剤が、炭素数8〜18のアルキル基又はアルキレン基を有する、シリコン膜研磨用CMPスラリー
  4. 前記カチオン性界面活性剤が、脂肪族アミン、脂肪族アミンの塩、アルキルアミドアミン塩、モノアルキルトリメチルアンモニウム塩、ジアルキルジメチルアンモニウム塩、アルキルベンジルジメチルアンモニウム塩、アルキルピリジニウム塩、塩化ベンゼトニウム塩、アルキル鎖の両末端にカチオン性親水性基を有する脂肪族ジアミン、アルキル鎖の両末端にカチオン性親水性基を有する脂肪族ジアミンの塩、メトニウムジヒドロキシド、及び、メトニウムジヒドロキシドの塩から選択される少なくとも一種である請求項記載のシリコン膜研磨用CMPスラリー。
  5. 前記カチオン性界面活性剤が、脂肪族アミン、モノアルキルトリメチルアンモニウム塩、メトニウムジヒドロキシド及びその塩から選ばれる少なくとも一種である請求項記載のシリコン膜研磨用CMPスラリー。
  6. 前記酸化剤が、過酸化水素である請求項1〜5のいずれか一項に記載のシリコン膜研磨用CMPスラリー。
  7. 前記酸化剤の含有量が、シリコン膜研磨用CMPスラリー100質量部に対して0.1〜20.0質量部である請求項1〜6のいずれか一項に記載のシリコン膜研磨用CMPスラリー。
  8. 前記酸化剤の含有量が、シリコン膜研磨用CMPスラリー100質量部に対して0.3〜20.0質量部である請求項1〜6のいずれか一項に記載のシリコン膜研磨用CMPスラリー。
  9. 前記酸化剤の含有量が、シリコン膜研磨用CMPスラリー100質量部に対して0.1〜5.0質量部である請求項1〜6のいずれか一項に記載のシリコン膜研磨用CMPスラリー。
  10. 前記カチオン性界面活性剤の含有量が、シリコン膜研磨用CMPスラリー100質量部に対して0.0001〜0.1質量部である請求項1〜9のいずれか一項に記載のシリコン膜研磨用CMPスラリー。
  11. 被研磨膜がポリシリコン膜又はアモルファスシリコン膜である請求項1〜10のいずれか一項に記載のシリコン膜研磨用CMPスラリー。
  12. 被研磨膜が形成された基板を研磨定盤の研磨布に押しあて加圧し、請求項1〜11のいずれか一項に記載のシリコン膜研磨用CMPスラリーを被研磨膜と研磨布との間に供給しながら、前記被研磨膜が形成された基板と研磨定盤を動かして被研磨膜を研磨する、基板の研磨方法。
  13. 凹部及び凸部からなる下地と前記下地を表面に沿って被覆するシリコン膜とを有する基板の、前記シリコン膜を研磨して前記下地の凸部を露出させる研磨工程において、前記請求項1〜11のいずれか一項に記載のシリコン膜研磨用CMPスラリーを用いて研磨を行うことを特徴とする基板の研磨方法。
  14. 前記シリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が、0.1〜5.0質量部であることを特徴とする請求項13記載の研磨方法。
  15. 前記凹部及び凸部からなる下地の上層に形成されたシリコン膜を有する基板の、前記シリコン膜を研磨して、前記下地が露出する前に研磨を停止する研磨工程において、前記請求項1〜11のいずれか一項に記載のシリコン膜研磨用CMPスラリーを用いて研磨を行うことを特徴とする基板の研磨方法。
  16. 前記シリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が、0.3〜20.0質量部であることを特徴とする請求項15記載の研磨方法。
  17. 凹部及び凸部を有し、研磨されるべきシリコン膜の膜厚が、前記凹部及び凸部の初期段差の2倍を越える膜厚でシリコン膜が形成された基板の、前記シリコン膜を研磨する方法であって、
    酸化剤の含有量が低い前記請求項1〜11のいずれか一項に記載のシリコン膜研磨用CMPスラリーを用いてシリコン膜の残膜厚が前記初期段差の0.5〜1.5倍になるまで研磨を行う第一の工程、
    次いで、酸化剤の含有量が高い前記請求項1〜11のいずれか一項に記載のシリコン膜研磨用CMPスラリーを用いてシリコン膜の研磨を行う第二の工程、
    を含む研磨方法。
  18. 前記第一の工程で用いるシリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が0.1質量部未満であり、前記第二の工程で用いるシリコン膜研磨用CMPスラリー100質量部中の酸化剤の含有量が0.1〜20.0質量部であることを特徴とする請求項17記載の研磨方法。
JP2009533081A 2007-09-21 2008-06-06 シリコン膜研磨用cmpスラリー及び研磨方法 Expired - Fee Related JP5333222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009533081A JP5333222B2 (ja) 2007-09-21 2008-06-06 シリコン膜研磨用cmpスラリー及び研磨方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007245354 2007-09-21
JP2007245354 2007-09-21
JP2007337158 2007-12-27
JP2007337158 2007-12-27
JP2009533081A JP5333222B2 (ja) 2007-09-21 2008-06-06 シリコン膜研磨用cmpスラリー及び研磨方法
PCT/JP2008/060460 WO2009037903A1 (ja) 2007-09-21 2008-06-06 シリコン膜研磨用cmpスラリー及び研磨方法

Publications (2)

Publication Number Publication Date
JPWO2009037903A1 JPWO2009037903A1 (ja) 2011-01-06
JP5333222B2 true JP5333222B2 (ja) 2013-11-06

Family

ID=40467727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009533081A Expired - Fee Related JP5333222B2 (ja) 2007-09-21 2008-06-06 シリコン膜研磨用cmpスラリー及び研磨方法

Country Status (5)

Country Link
US (1) US8778803B2 (ja)
JP (1) JP5333222B2 (ja)
KR (2) KR101243517B1 (ja)
TW (1) TWI413680B (ja)
WO (1) WO2009037903A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015084607A1 (en) * 2013-12-03 2015-06-11 Cabot Microelectronics Corporation Cmp compositions and methods for polishing nickel phosphorous surfaces
WO2015088871A1 (en) * 2013-12-09 2015-06-18 Cabot Microelectronics Corporation Cmp compositions and methods for selective removal of silicon nitride

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102093816B (zh) * 2009-12-11 2017-02-22 安集微电子(上海)有限公司 一种化学机械抛光液
JP5554121B2 (ja) 2010-03-31 2014-07-23 富士フイルム株式会社 研磨液及び研磨方法
JP5601922B2 (ja) * 2010-07-29 2014-10-08 富士フイルム株式会社 研磨液及び研磨方法
KR102136432B1 (ko) * 2012-06-11 2020-07-21 캐보트 마이크로일렉트로닉스 코포레이션 몰리브덴을 연마하기 위한 조성물 및 방법
JP5854230B2 (ja) 2012-12-13 2016-02-09 栗田工業株式会社 基板洗浄液および基板洗浄方法
JP6107357B2 (ja) * 2013-04-16 2017-04-05 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2015086355A (ja) * 2013-09-27 2015-05-07 株式会社フジミインコーポレーテッド 研磨用組成物、研磨方法、及び基板の製造方法
US9631122B1 (en) 2015-10-28 2017-04-25 Cabot Microelectronics Corporation Tungsten-processing slurry with cationic surfactant
KR102509260B1 (ko) 2015-11-20 2023-03-14 삼성디스플레이 주식회사 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법
EP3790706A4 (en) * 2018-05-07 2022-02-16 Applied Materials, Inc. CHEMICAL MECHANICAL POLISHING PADS WITH ADJUSTABLE HYDROPHIL AND ZETA POTENTIAL
KR20220046561A (ko) * 2019-08-08 2022-04-14 바스프 에스이 텅스텐 에칭 억제용 조성물
KR20230096741A (ko) * 2021-12-23 2023-06-30 주식회사 케이씨텍 연마 슬러리 조성물
JP7201117B1 (ja) 2022-04-26 2023-01-10 信越半導体株式会社 研磨用組成物、シリコンウェーハの研磨方法、及び研磨装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135601A (ja) * 1999-11-09 2001-05-18 Speedfam Co Ltd 半導体デバイス平坦化の研磨方法
JP2004064072A (ja) * 2002-07-16 2004-02-26 Hynix Semiconductor Inc 酸化膜用cmpスラリー組成物及びこれを利用した半導体素子の金属配線コンタクトプラグの形成方法
JP2004266155A (ja) * 2003-03-03 2004-09-24 Jsr Corp 化学機械研磨用水系分散体およびこれを用いた化学機械研磨方法ならびに半導体装置の製造方法
JP2006190750A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置の製造方法
JP2007180451A (ja) * 2005-12-28 2007-07-12 Fujifilm Corp 化学的機械的平坦化方法
JP2007258510A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136766A (ja) * 1989-10-24 1991-06-11 Sumitomo Metal Mining Co Ltd 半導体基板の研磨方法
US6478977B1 (en) * 1995-09-13 2002-11-12 Hitachi, Ltd. Polishing method and apparatus
JP3457144B2 (ja) 1997-05-21 2003-10-14 株式会社フジミインコーポレーテッド 研磨用組成物
DE60014907T2 (de) * 1999-07-13 2006-03-09 Kao Corp. Schleifmittelzusammensetzung
JP3768401B2 (ja) 2000-11-24 2006-04-19 Necエレクトロニクス株式会社 化学的機械的研磨用スラリー
KR100506056B1 (ko) * 2002-06-24 2005-08-05 주식회사 하이닉스반도체 산화막용 cmp 슬러리 조성물 및 이를 이용한 반도체소자의 형성 방법
US7005382B2 (en) * 2002-10-31 2006-02-28 Jsr Corporation Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing
JP2005064285A (ja) 2003-08-14 2005-03-10 Hitachi Chem Co Ltd Cmp用研磨液及び研磨方法
KR100640600B1 (ko) 2003-12-12 2006-11-01 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법
JP2006344786A (ja) * 2005-06-09 2006-12-21 Hitachi Chem Co Ltd ポリシリコン用研磨材およびその研磨方法
US7554199B2 (en) * 2005-11-22 2009-06-30 Consortium For Advanced Semiconductor Materials And Related Technologies Substrate for evaluation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135601A (ja) * 1999-11-09 2001-05-18 Speedfam Co Ltd 半導体デバイス平坦化の研磨方法
JP2004064072A (ja) * 2002-07-16 2004-02-26 Hynix Semiconductor Inc 酸化膜用cmpスラリー組成物及びこれを利用した半導体素子の金属配線コンタクトプラグの形成方法
JP2004266155A (ja) * 2003-03-03 2004-09-24 Jsr Corp 化学機械研磨用水系分散体およびこれを用いた化学機械研磨方法ならびに半導体装置の製造方法
JP2006190750A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置の製造方法
JP2007180451A (ja) * 2005-12-28 2007-07-12 Fujifilm Corp 化学的機械的平坦化方法
JP2007258510A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015084607A1 (en) * 2013-12-03 2015-06-11 Cabot Microelectronics Corporation Cmp compositions and methods for polishing nickel phosphorous surfaces
WO2015088871A1 (en) * 2013-12-09 2015-06-18 Cabot Microelectronics Corporation Cmp compositions and methods for selective removal of silicon nitride

Also Published As

Publication number Publication date
JPWO2009037903A1 (ja) 2011-01-06
TW200914591A (en) 2009-04-01
TWI413680B (zh) 2013-11-01
KR101243517B1 (ko) 2013-03-20
WO2009037903A1 (ja) 2009-03-26
KR20120096948A (ko) 2012-08-31
US8778803B2 (en) 2014-07-15
KR101349437B1 (ko) 2014-01-08
KR20100033437A (ko) 2010-03-29
US20100210184A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5333222B2 (ja) シリコン膜研磨用cmpスラリー及び研磨方法
JP3450247B2 (ja) 金属配線形成方法
KR100402442B1 (ko) 화학적 기계적 연마용 슬러리
KR102394717B1 (ko) Cmp 연마제 및 그 제조방법, 그리고 기판의 연마방법
US20130005219A1 (en) Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method using same
KR102366907B1 (ko) Cmp 연마제 및 그 제조 방법, 그리고 기판의 연마 방법
JPWO2004061925A1 (ja) 化学的機械研磨用スラリー組成物、これを利用した半導体素子の表面平坦化方法及びスラリー組成物の選択比制御方法
KR100643628B1 (ko) 다결정 실리콘 연마용 cmp 슬러리 조성물 및 이의 제조방법
KR101371853B1 (ko) 연마슬러리
JP2010056127A (ja) シリコン膜用cmpスラリー
KR100827594B1 (ko) 다결정 실리콘 연마용 cmp 슬러리 조성물 및 이의 제조방법
US8512593B2 (en) Chemical mechanical polishing slurry compositions, methods of preparing the same and methods of using the same
JP5397218B2 (ja) シリコン膜用cmpスラリー
KR100497410B1 (ko) 연마성능이 개선된 산화막 연마용 슬러리 조성물
KR100740898B1 (ko) 절연막 연마 속도를 증가시킨 cmp 연마용 슬러리 조성물
KR20070075075A (ko) 다결정 실리콘 연마용 cmp 슬러리 조성물
KR100367830B1 (ko) Cmp용 조성물
KR100522301B1 (ko) 반도체 디바이스의 산화막 연마용 cmp 슬러리
KR100599855B1 (ko) 연마용 조성물
JP2017014354A (ja) 研磨液

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

LAPS Cancellation because of no payment of annual fees