TWI413680B - 矽膜研磨用ｃｍｐ研磨漿以及研磨方法 - Google Patents

矽膜研磨用ｃｍｐ研磨漿以及研磨方法 Download PDF

Info

Publication number
TWI413680B
TWI413680B TW097122580A TW97122580A TWI413680B TW I413680 B TWI413680 B TW I413680B TW 097122580 A TW097122580 A TW 097122580A TW 97122580 A TW97122580 A TW 97122580A TW I413680 B TWI413680 B TW I413680B
Authority
TW
Taiwan
Prior art keywords
polishing
film
weight
cmp slurry
slurry
Prior art date
Application number
TW097122580A
Other languages
English (en)
Other versions
TW200914591A (en
Inventor
Takenori Narita
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW200914591A publication Critical patent/TW200914591A/zh
Application granted granted Critical
Publication of TWI413680B publication Critical patent/TWI413680B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Description

矽膜研磨用CMP研磨漿以及研磨方法
本發明是關於一種適用於半導體元件製造中的矽膜的化學機械研磨(Chemical Mechanical Polishing，CMP)的、可獲得優異的平坦性的矽膜研磨用研磨漿，以及使用該矽膜研磨用研磨漿的研磨方法。
在動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)的接觸插塞(contact plug)的形成步驟、快閃記憶體(flash memory)的浮置閘極(floating gate)的形成步驟中，使用多晶矽膜或非晶矽膜等矽膜的CMP。對於該些半導體元件而言，由於微細化不斷發展，故對CMP後的平坦性的要求更為嚴格。因此，利用先前的矽膜研磨用研磨漿難以獲得充分的平坦性。
在DRAM的接觸插塞的形成步驟中，如圖5所示，對嵌埋至閘極構造3之間的閘極間絕緣膜7進行蝕刻，使該閘極間絕緣膜7開口而形成接觸孔(contact hole)，然後堆積接觸插塞用導電材料8。接觸插塞用導電材料8是使用多晶矽或非晶矽等。接著，藉由CMP將多餘的接觸插塞用導電材料8除去，藉此，如圖6所示般形成接觸插塞。在該CMP步驟中，必須進行過研磨(over-polish)以使閘極構造3及閘極間絕緣膜7上不會殘留多餘的接觸插塞用導電材料8，然而，此時，在閘極間絕緣膜7的開口部分即接觸孔部分，接觸插塞用導電材料8被過度磨去，接觸 插塞的頂部成為凹狀而產生凹陷(dishing)或磨蝕(erosion)，有損平坦性。由凹陷引起的平坦性惡化，會導致接觸插塞的高度不均一，引起微影蝕刻(lithography)的範圍(margin)減小或CMP的研磨殘留等，從而成為良率下降的原因。
接著，對快閃記憶體的使用了CMP的浮置閘極的形成方法進行說明。圖7(a)~圖9(c)表示使用了CMP形成浮置閘極的各步驟的平面圖及剖面圖。剖面圖表示平面圖中所示的剖面1以及剖面2兩方向的剖面圖。
在矽基板1的表面上形成擴散層(未圖示)之後，藉由將光阻圖案作為遮罩的乾式蝕刻，對形成於基板整個面上的元件分離用絕緣膜20進行加工，並除去多餘的光阻。元件分離用絕緣膜20的厚度為50 nm~200 nm左右。將此後在已露出的矽基板1的表面上形成有閘極絕緣膜2的狀態示於圖7(a)~圖7(c)中。
圖8(b)~圖8(c)表示藉由化學氣相沈積(Chemical Vapor Deposition，CVD)形成了浮置閘極用的矽膜30之後的剖面。矽膜30是使用多晶矽或非晶矽。矽膜30的膜厚為元件分離用絕緣膜20的膜厚的2倍左右。形成了矽膜30之後，元件分離膜20的圖案的高低差亦維持原樣。若在具有此種高低差的狀態下形成用以對矽膜30進行加工的光阻圖案，則容易引起圖案的解析不良等，且對於經微細化的半導體元件而言，會成為良率下降的原因。而且，如圖8(b)剖面1所示，矽膜30以保形(conformal)的 方式而形成，故元件分離絕緣膜20的圖案的側壁部分在垂直方向的膜厚會變厚。因此，藉由非等向性的乾式蝕刻對矽膜進行加工時，元件分離絕緣膜20的圖案的側壁部分容易產生蝕刻殘留，而容易引起閘極間的短路(short)。為了除去該蝕刻殘留而進行過蝕刻，但若延長過蝕刻的時間，則較薄的閘極絕緣膜2會受到損壞，從而會降低元件的可靠性。對於經微細化的半導體元件而言，此種問題變得嚴重。
為了避免此種問題，提出了一種藉由CMP來除去矽膜30的凸部的方法。圖9(a)~圖9(c)表示矽膜30進行了CMP後的狀態。此時，雖然元件分離絕緣膜20的上層部的矽膜30的凸部被除去，但必須使元件分離絕緣膜20為不露出的狀態。元件分離絕緣膜20的上層部的矽膜30的殘留膜厚為元件分離絕緣膜20的膜厚的1/4~1/2左右。
這樣一來，在矽膜30已變平坦的狀態下，進行光阻40的圖案的形成(圖10(a)~圖10(c))、非等向性乾式蝕刻的加工(圖11(a)~圖11(c))，藉此可避免產生如下問題，即光阻圖案的解析不良、由蝕刻殘留引起的閘極間的短路、由過蝕刻引起的閘極絕緣膜的可靠性下降等問題。
於半導體元件的矽膜的CMP步驟中，如上所述，會存在如下情況：在接觸插塞的形成步驟中，進行CMP直至基礎層(例如閘極構造以及閘極間絕緣膜)露出為止； 以及在浮置閘極的形成步驟中，在基板表面的凹凸已消除後、基礎層(例如元件分離絕緣膜)露出之前停止研磨。在任一用途中，由於元件的微細化，故對被研磨面的平坦性的要求更為嚴格。因此，強烈要求開發出具有較先前的研磨漿更優異的高低差消除性、抗過研磨性、殘留膜厚控制性的研磨漿。
於日本專利第3457144號公報中，揭示了一種含有鹼性有機化合物的多晶矽膜研磨用組成物，來作為矽膜研磨用研磨漿。該研磨用組成物對多晶矽膜的研磨速度大，而與對二氧化矽膜的研磨相比，雖然對多晶矽膜的研磨的研磨速度更大，但被研磨面的平坦性不充分，難以與經微細化的大規模積體電路(Large Scale Integration，LSI)相對應。而且，日本專利特開2005-175498號公報中，揭示了一種為了改良被研磨面的平坦性而含有非離子性界面活性劑的研磨研磨漿組成物，來作為其他的矽膜研磨用研磨漿。然而，該研磨研磨漿組成物中，由於非離子界面活性劑對矽膜表面的保護能力不充分，故亦可預料到平坦性並不充分。
而且，上述文獻所示的矽膜研磨用研磨漿，是以進行CMP直至基礎層的氧化膜或氮化膜露出為止來作為前提，而不使基礎層露出便停止CMP的情況下的殘留膜厚控制較為困難。
本發明的課題在於提供一種被研磨面的平坦性及殘留 膜厚控制性優異的矽膜研磨用CMP研磨漿、以及使用該矽膜研磨用CMP研磨漿的研磨方法。
本發明是關於(1)一種矽膜研磨用CMP研磨漿，其含有研磨粒、氧化劑、陽離子性界面活性劑(cationic surfactant)以及水。
而且，本發明是關於(2)如上述(1)所述的矽膜研磨用CMP研磨漿，其中上述陽離子性界面活性劑是選自脂肪族胺、單烷基三甲基銨鹽、甲烯胺二氫氧化物(methonium dihydroxide)或其鹽中的至少一種。
而且，本發明是關於(3)如上述(1)或(2)所述的矽膜研磨用CMP研磨漿，其中上述氧化劑為過氧化氫。
而且，本發明是關於(4)如上述(1)至(3)中任一項所述的矽膜研磨用CMP研磨漿，其中pH值為4~10。
而且，本發明是關於(5)如上述(1)至(4)中任一項所述的矽膜研磨用CMP研磨漿，其中相對於100重量份的矽膜研磨用CMP研磨漿，上述氧化劑的含量為0.1重量份~20.0重量份。
而且，本發明是關於(6)如上述(1)至(5)中任一項所述的矽膜研磨用CMP研磨漿，其中相對於100重量份的矽膜研磨用CMP研磨漿，上述陽離子性界面活性劑的含量為0.0001重量份~0.1重量份。
而且，本發明是關於(7)如上述(1)至(6)中任一項所述的矽膜研磨用CMP研磨漿，其中被研磨膜為多晶矽膜或非晶矽膜。
而且，本發明是關於(8)一種基板的研磨方法，其將形成有被研磨膜的基板按壓於研磨盤(Lapping plate)的研磨布上並加壓，一方面將如上述(1)至(7)中任一項所述的矽膜研磨用CMP研磨漿供給於被研磨膜與研磨布之間，一方面使上述形成有被研磨膜的基板與研磨盤運動，以對被研磨膜進行研磨。
而且，本發明是關於(9)一種基板的研磨方法，其特徵在於：對具有由凹部及凸部構成的基礎層及沿著表面覆蓋上述基礎層的矽膜的基板進行研磨步驟，該研磨步驟是對上述矽膜進行研磨而使上述基礎層的凸部露出，在上述研磨步驟中，使用如上述(1)至(7)中任一項所述的矽膜研磨用CMP研磨漿來進行研磨。
而且，本發明是關於(10)如上述(9)所述的研磨方法，其中上述矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量為0.1重量份~5.0重量份。
而且，本發明是關於(11)一種基板的研磨方法，其特徵在於：對上述具有形成在由凹部及凸部構成的基礎層的上層的矽膜之基板進行研磨步驟，該研磨步驟是對上述矽膜進行研磨並在上述基礎層露出之前停止研磨，在上述研磨步驟中，使用如上述(1)至(7)中任一項所述的矽膜研磨用CMP研磨漿來進行研磨。
而且，本發明是關於(12)如上述(11)所述的研磨方法，其中上述矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量為0.3重量份~20.0重量份。
而且，本發明是關於(13)一種研磨方法，其是對形成有矽膜的基板的上述矽膜進行研磨的方法，具有凹部及凸部且需研磨的矽膜的膜厚超過上述凹部與凸部的初始高低差的2倍，上述研磨方法包括：
第一步驟，使用氧化劑的含量低的如上述(1)至(7)中任一項所述的矽膜研磨用CMP研磨漿來進行研磨，直至矽膜的殘留膜厚達到上述初始高低差的0.5倍~1.5倍；以及
第二步驟，接著上述第一步驟，使用氧化劑的含量高的如上述(1)至(7)中任一項所述的矽膜研磨用CMP研磨漿，來進行矽膜的研磨。
而且，本發明是關於(14)如上述(13)所述的研磨方法，其中上述第一步驟中所使用的矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量未達0.1重量份，上述第二步驟中所使用的矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量為0.1重量份~20重量份。
本發明的矽膜研磨用CMP研磨漿的特徵在於：含有研磨粒、氧化劑、陽離子性界面活性劑以及水。下文中將進行說明，本發明的矽膜研磨用CMP研磨漿是將多晶矽膜或非晶矽膜等矽膜作為被研磨膜。
<1>矽膜研磨用CMP研磨漿
<研磨粒>
本發明中所使用的研磨粒，只要為可分散於水中、且 平均粒徑在研磨漿調製前後變化小的研磨粒，則無特別限制，例如，可列舉二氧化鈰(ceria)、二氧化矽(silica)、氧化鋁(alumina)、氧化鋯(zirconia)等。該些研磨粒可單獨使用或者組合使用兩種或兩種以上。該些研磨粒中，自成本的觀點考慮，較好的是二氧化矽，例如，較好的是煙熏二氧化矽(fumed silica)或膠體二氧化矽(colloidal silica)等二氧化矽，其中，自減少被研磨面的研磨損傷的觀點考慮，更好的是膠體二氧化矽。
膠體二氧化矽可藉由矽烷氧化物(silicon alkoxide)的水解或矽酸鈉的離子交換的公知製造方法而獲得，在粒徑控制性或鹼金屬雜質的方法，最好的是利用藉由矽烷氧化物的水解的製造方法所獲得的膠體二氧化矽。矽烷氧化物通常使用四甲氧基矽烷(Tetramethoxysilane，TEMS)或四乙氧基矽烷(Tetraethoxysilane，TEOS)。在醇溶劑中進行水解的方法中，影響粒徑的參數有：矽烷氧化物的濃度、用作觸媒的氨濃度及pH值、反應溫度、醇溶劑的種類(分子量)以及反應時間等。藉由調整該些參數，可獲得所需的粒徑以及凝集力(Cohesion)的膠體二氧化矽分散液(dispersion liquid)。
當研磨粒的平均粒徑在矽膜研磨用CMP研磨漿調製前後變化大的情況下，多晶矽的殘留膜厚度以及被研磨面的平坦性會變化，可能無法獲得所需的結果，因此，上述平均粒徑在研磨漿調製前後的變化較好的是處於0 nm~30 nm的範圍內，更好的是處於0 nm~20 nm的範圍內。 若使用膠體二氧化矽作為研磨粒，則研磨粒不易沈澱，且無須進行再分散，就該點而言膠體二氧化矽較佳。
自研磨速度及研磨損傷的觀點考慮，矽膜研磨用CMP研磨漿中的研磨粒的平均粒徑較好的是1 nm~200 nm，更好的是5 nm~100 nm。再者，此處所述的研磨粒的平均粒徑，是指矽膜研磨用CMP研磨漿調製後的研磨粒的平均粒徑。所謂CMP研磨漿調製後，是指自CMP研磨漿調製起經過約24小時後。隨著研磨粒的平均粒徑變小，矽膜的研磨速度會下降，有難以獲得必要的研磨速度的傾向，因此，研磨粒的平均粒徑較好的是大於等於1 nm，更好的是大於等於5 nm，進而好的是大於等於10 nm，尤其好的是大於等於15 nm。而且，隨著研磨粒的平均粒徑變大，被研磨面的研磨損傷數會增加，而有容易導致半導體元件的良率、可靠性下降的傾向，因此，研磨粒的平均粒徑較好的是小於等於200 nm，更好的是小於等於100 nm，進而好的是小於等於75 nm，尤其好的是小於等於50 nm。這樣一來，為了減少被研磨面的研磨損傷，較理想的是使用平均粒徑小的研磨粒，例如，就可廉價地獲取平均粒徑小於等於100 nm的研磨粒之方面而言，膠體二氧化矽亦較佳。而且，藉由對膠體二氧化矽的表面加以修飾，亦可使用與通常情況相比降低了動電勢(zeta potential)的研磨粒。此種研磨粒能以較小的研磨粒濃度進行研磨，故可降低研磨漿成本。
研磨粒的平均粒徑可藉由動態光散射式粒度分佈計來 進行測定。具體而言，可藉由Beckman Coulter(股)製造的次微米粒子分析儀(submicron particle analyzer)N5等來進行測定。
自研磨速度及經濟性的觀點考慮，矽膜研磨用CMP研磨漿100重量份中的研磨粒的濃度較好的是0.1重量份~10重量份，更好的是0.2重量份~8重量份，尤其好的是0.3重量份~6重量份。若上述研磨粒的濃度未達0.1重量份，則有研磨速度下降的傾向，若上述研磨粒的濃度超過10重量份，則可能有損經濟性。
<氧化劑>
本發明中所使用的氧化劑，只要可將矽膜的表面氧化，則無特別限制，具體而言，例如可列舉：過氧化氫、過氧化二硫酸(過硫酸)、過氧化二硫酸鹽(過硫酸鹽)、原高碘酸(ortho-periodic acid)、原高碘酸鹽等。該些氧化劑中，自操作容易、矽膜研磨用CMP研磨漿調製後的穩定性良好的方面考慮，較好的是使用過氧化氫。過氧化氫在如下方面亦較優異，即，由添加所引起的pH值變化較小，故改變添加量時無須調整pH值。而且，當需研磨的基板為含有積體電路用元件的矽基板時，鹼金屬、鹼土金屬、過渡金屬會引起污染而並不理想，因此較理想的是不含該些鹼金屬、鹼土金屬、過渡金屬的氧化劑。然而，當應用對象的基體為不含半導體元件的玻璃基板等時，含有該些金屬的氧化劑亦無妨。該些氧化劑可單獨使用一種，或者混合使用兩種或兩種以上。
對於本發明的矽膜研磨用CMP研磨漿而言，一般認為，藉由氧化劑將矽膜的表面氧化而成為氧化矽膜，藉此可獲得被研磨面的良好的高低差消除性。詳細而言為如下。在圖案的凹部，由於矽膜不易被研磨，故藉由氧化劑來促進矽膜的表面的氧化，從而容易形成研磨速度慢的氧化矽膜。相對於此，在圖案的凸部，矽膜容易受到研磨，故較之氧化更容易進行研磨，從而難以形成氧化矽膜。因此，一般認為，與未添加氧化劑的情況相比，在添加了氧化劑的情況下，圖案的凹部與凸部的矽膜的研磨速度差變大，從而容易消除被研磨面的高低差。
若增加本發明的矽膜研磨用CMP研磨漿中氧化劑的調配量，則可獲得在被研磨面的高低差得以消除之後研磨速度下降的研磨的自動停止特性，從而可再現性優良地停止研磨，且可控制殘留膜厚。例如，在快閃記憶體的浮置閘極形成步驟中，藉由調整氧化劑的調配量，可在將矽膜的基礎層即元件分離絕緣膜的上層部的矽膜的凸部除去以消除凹凸之後、元件分離絕緣膜露出之前自動停止研磨。先前的CMP研磨漿並無此種研磨的自動停止特性，因此難以控制殘留膜厚，且被研磨面的平坦性亦不充分。
另一方面，氧化劑的調配量越少，則越難以形成不易被研磨的氧化矽膜，因此隨著矽膜的研磨的進行，矽膜的殘留膜厚將變薄。而且，當氧化劑的調配量更少時，對矽膜進行研磨直至例如閘極構造、閘極間絕緣膜、元件分離絕緣膜之類的基礎層露出為止，緊接著藉由進行過研磨而 將多餘的矽膜除去，從而可獲得被研磨表面的良好的平坦性。矽膜的基礎層可列舉元件分離絕緣膜、閘極間絕緣膜之類的氧化膜或閘極頂蓋層之類的氮化膜，該些基礎層的研磨速度相對於矽膜的研磨速度而言充分小，選擇比大，因此，過研磨對矽膜的基礎層的研磨量亦較小。例如，在DRAM的接觸插塞形成過程中，對於作為接觸插塞用導電材料的矽膜的CMP而言，較好的是，調整氧化劑的添加量以使研磨進行至基礎層露出為止。為了將多餘的矽膜完全除去，必須進行過研磨，但凹部的接觸孔部分的矽膜表面由於氧化劑而形成有氧化膜，研磨速度下降，因此可抑制凹陷或磨蝕的產生，從而可獲得被研磨面的良好的平坦性。而利用先前的CMP研磨漿，凹部的接觸孔部分的矽膜被過度磨去而產生磨蝕或凹陷，無法獲得被研磨面的平坦性。
自上述觀點考慮，相對於矽膜研磨用CMP研磨漿100重量份，氧化劑的含量較好的是0.1重量份~20重量份。若上述氧化劑的含量大於等於0.1重量份，則有研磨後的被研磨面的平坦性變良好的傾向，就該點而言，氧化劑的含量更好的是大於等於0.3重量份，尤其好的是大於等於0.6重量份。若上述氧化劑的含量小於等於20重量份，則容易防止矽膜的研磨速度的過度下降，就該點而言，氧化劑的含量更好的是小於等於15.0重量份，尤其好的是小於等於10.0重量份。再者，適合用作氧化劑的過氧化氫，通常是作為過氧化氫水的濃度小於等於30重量百分比 (wt%)的水溶液(過氧化氫水)而在市場上出售的，因此，計算該水溶液中所含的過氧化氫的量並以達成上述範圍的方式來添加。
本發明中，較好的是，根據目標研磨特性來適當地調整氧化劑的含量。亦即，如快閃記憶體的浮置閘極形成步驟中使矽膜的研磨在元件分離絕緣膜露出前自動停止的情況這樣，在以控制矽膜的殘留膜厚、自動停止研磨為目的之CMP中，相對於矽膜研磨用CMP研磨漿100重量份，氧化劑的含量較好的是0.3重量份~20.0重量份，更好的是0.6重量份~15.0重量份，尤其好的是0.9重量份~10.0重量份。
如DRAM的接觸插塞形成過程中的矽膜的研磨般，在以凹部的矽膜的良好平坦性為目的之CMP中，相對於矽膜研磨用CMP研磨漿100重量份，氧化劑的含量較好的是0.1重量份~5.0重量份，更好的是0.1重量份~4.0重量份，尤其好的是0.1重量份~3.0重量份。而且，本發明中，除了如上述般適當地選擇氧化劑的含量以外，藉由適當調整矽膜用研磨研磨漿的組成、被研磨膜的膜質、研磨條件，而可滿足所需的研磨特性。
相對於矽膜研磨用CMP研磨漿100重量份，當氧化劑的含量為0.3重量份~5.0重量份時，可獲得直至基礎層露出為止、或者自動停止為止的兩種研磨狀態。於該含量範圍內，即使氧化劑的含量相同，藉由將摻雜物(doping)添加至作為被研磨膜的矽膜中、或減小研磨壓力、或降低 矽膜用研磨研磨漿的研磨粒濃度，而使研磨在基礎層露出前自動停止，從而容易控制矽膜的殘留膜厚；另一方面，藉由在作為被研磨膜的矽膜中抑制摻雜物的添加、或增大研磨壓力、或提高矽膜用研磨研磨漿的研磨粒濃度，使研磨進行至基礎層露出為止，從而容易獲得良好的平坦性。
當矽膜用研磨研磨漿中除氧化劑的含量以外的組成相同，被研磨膜的膜質相同，且處於相同的研磨條件下時，在相對於矽膜研磨用CMP研磨漿100重量份而言氧化劑的含量為0.3~5.0重量份的範圍內，氧化劑的含量越多則越容易自動停止研磨。
本發明中，氧化劑的添加可在矽膜研磨用CMP研磨漿的製造時與其他成分一併添加，但為了可根據目標研磨特性來調節氧化劑的含量，較好的是，當使用矽膜研磨用CMP研磨漿時，將氧化劑與除氧化劑以外的其他成分(以下稱為「氧化劑添加前的研磨漿」)加以混合。而且，就矽膜研磨用CMP研磨漿的保存穩定性的方面而言，較好的亦是在使用時混合氧化劑。當添加過氧化氫水之類的氧化劑的水溶液作為氧化劑時，由於會將研磨粒以及陽離子性界面活性劑稀釋，故必須將氧化劑添加前的研磨漿中研磨粒以及陽離子性界面活性劑的濃度設定成高於使用時的濃度。若使用時的研磨粒以及陽離子性界面活性劑的濃度由於氧化劑的添加而下降，則容易引起研磨速度的下降或平坦性的惡化，因此，氧化劑添加前的研磨漿中的研磨粒以及陽離子性界面活性劑的各濃度，較好的是使用時的濃度 的1.1倍或1.1倍以上，更好的是使用時的濃度的1.5倍或1.5倍以上，尤其好的是使用時的濃度的2倍或2倍以上。上述氧化劑添加前的研磨漿中的研磨粒以及陽離子性界面活性劑的濃度越高，則越可增大氧化劑的添加量，氧化劑添加量的調整範圍越廣。而且，亦可降低研磨漿的成本，因此濃度越高越好，但若濃度高於20倍，則氧化劑添加前的研磨漿的保存穩定性會變差，用作矽膜研磨用CMP研磨漿時可能會導致被研磨面的平坦性惡化，因此，上述氧化劑添加前的研磨漿中的研磨粒以及陽離子性界面活性劑的濃度，較好的是使用時的濃度的20倍或20倍以下，更好的是使用時的濃度的15倍或15倍以下，尤其好的是使用時的濃度的10倍或10倍以下。
當需研磨的矽膜的膜厚與初始高低差(矽膜的凹部與凸部的膜厚差)相比相當大時，例如，當需研磨的矽膜的膜厚超過初始高低差的2倍時，較好的是，使用氧化劑的含量不同的矽膜研磨用CMP研磨漿，且分兩個階段來進行矽膜研磨。亦即，首先，使用相對於矽膜研磨用CMP研磨漿100重量份而言氧化劑的含量未達0.1重量份的CMP研磨漿，來進行矽膜的研磨，直至矽膜的殘留膜厚達到初始高低差的0.5倍~1.5倍為止。繼而，使用相對於矽膜研磨用CMP研磨漿100重量份而言氧化劑的含量為0.1重量份~20重量份的CMP研磨漿來進行研磨，藉此可在維持平坦性的同時縮短研磨時間。此方法可應用於使矽膜下層的基礎層露出的情況下，亦可應用於不使基礎層露出 的情況下。該使用本發明的矽膜研磨用CMP研磨漿的二階段研磨，在應用於需研磨的矽膜的膜厚較厚的半導體元件的CMP的情況下，可改善產量且可高效率地進行研磨，就該點而言，使用本發明的矽膜研磨用CMP研磨漿的二階段研磨極為有效。
<陽離子性界面活性劑>
本發明中所使用的陽離子性界面活性劑，可使用具有可溶解於水中的特性的陽離子性界面活性劑，例如可列舉：脂肪族胺或其鹽、烷基醯胺胺鹽(R1 CONH(CH2 )n N(R2 )(R3 )．X)、單烷基三甲基銨鹽(R(CH3 )3 N．X)、二烷基二甲基銨鹽((R)2 N(CH3 )2 ．X)、烷基苄基二甲基銨鹽(R(CH2 Ph)(CH3 )2 N．X)、烷基吡啶鎓鹽(PyR．X)、苄索氯銨鹽(R．PhO(CH2 )2 O(CH2 )N(CH3 )2 CH2 Ph．X)等四級銨鹽型陽離子性界面活性劑等。該些陽離子性界面活性劑中，較好的是單烷基三甲基銨鹽。
除此之外，可使用：於作為疏水性基的烷基鏈的兩末端具有陽離子性親水性基的脂肪族二胺或其鹽、甲烯胺二氫氧化物或其鹽(N(CH3 )3 X)Cn H2n (N(CH3 )3 X)等。此種兩末端具有陽離子性親水性基的界面活性劑，與單末端具有陽離子性親水性基的界面活性劑相比，雖然研磨特性相同，但研磨漿不會起泡，就該點而言較優異。該些陽離子性界面活性劑可單獨使用或者組合使用兩種或兩種以上。
就研磨速度及研磨漿的保存穩定性的觀點而言，單烷 基三甲基銨鹽(R(CH3 )3 N．X)、二烷基二甲基銨鹽((R)2 N(CH3 )2 ．X)、烷基苄基二甲基銨鹽(R(CH2 Ph)(CH3 )2 N．X)、烷基吡啶鎓鹽(PyR．X)、苄索氯銨鹽(R．PhO(CH2 )2 O(CH2 )N(CH3 )2 CH2 Ph．X)等的R部分，以及甲烯胺二氫氧化物或其鹽(N(CH3 )3 X)Cn H2n (N(CH3 )3 X)的Cn H2n 部分，較好的是碳數為8~18的烷基或亞烷基。由於存在碳數越增多則矽膜的研磨速度越快的傾向，故碳數較好的是大於等於8，更好的是大於等於10。若碳數過分增多，則有研磨粒容易凝集而保存穩定性變差的傾向，故碳數較好的是小於等於18，更好的是小於等於16，尤其好的是小於等於14。烷基醯胺胺鹽(R1 CONH(CH2 )n N(R2 )(R3 )．X)中的R1 、R2 、R3 分別為，R1 較好的是碳數為8~18的烷基，R2 、R3 較好的是碳數為1~4的烷基。而且，上述式中，X只要成為陰離子則並無特別限制，例如可列舉Cl、Br、I、NO3 、CHCOO、OH(任一陰離子)等。
該陽離子性界面活性劑的具體例，可列舉：辛胺(octylamine)、癸胺(decylamine)、十二胺(dodecylamine)、十四胺(tetradecylamine)，十六胺(hexadecylamine)、甲基十二胺、二甲基十二胺等脂肪族胺；溴化辛基三甲基銨(octyl trimethyl ammonium bromide)、溴化癸基三甲基銨(decyl trimethyl ammonium bromide)、氯化十二烷基三甲基銨(lauryl trimethyl ammonium chloride)、氯化十四烷基三甲基銨(myristyl trimethyl ammonium chloride)、氯化十六烷基三甲基銨(cetyl trimethyl ammonium chloride)、溴化十八烷基三甲基銨(stearyl trimethyl ammonium bromide)等單烷基三甲基銨鹽；1,8-辛二胺(1,8-diamino octane)、1,10-癸二胺(1,10-diamino decane)、1,12-十二烷二胺(1,12-diamino dodecane)、1,14-十四烷二胺(1,14-diamino tetradecane)、1,16-十六烷二胺(1,16-diamino hexadecane)等脂肪族二胺；氯化八甲烯胺(octamethonium chloride)，溴化十甲烯胺(decamethonium bromide)、溴化十二甲烯胺(dodecamethonium bromide)、氯化十四甲烯胺(tetradecamethonium chloride)、氯化十六甲烯胺(hexadecamethonium chloride)等甲烯胺二氫氧化物之鹽等。
相對於矽膜研磨用CMP研磨漿100重量份，陽離子性界面活性劑的含量較好的是0.0001重量份~0.1重量份，更好的是0.0005重量份~0.05重量份。若上述陽離子性界面活性劑的含量未達0.0001重量份，則矽膜的研磨速度低，無法獲得充分的研磨速度，故上述陽離子性界面活性劑的含量較好的是大於等於0.0001重量份，更好的是大於等於0.0005重量份，尤其好的是大於等於0.001重量份。若上述陽離子性界面活性劑的含量超過0.1重量份，則會引起研磨粒的凝集，研磨漿的保存穩定性會惡化，因此上述陽離子性界面活性劑的含量較好的是小於等於0.1重量份，更好的是小於等於0.05重量份，尤其好的是小於 等於0.025重量份。
<矽膜研磨用CMP研磨漿的其他成分>
自研磨粒的分散性的觀點考慮，本發明的矽膜研磨用CMP研磨漿的pH值較好的是，在4~10的範圍內適當地調節。若上述pH值未達4，則氧化矽膜的研磨速度增大，難以獲得研磨的自動停止特性，故pH值較好的是大於等於4，更好的是大於等於5，尤其好的是大於等於5.5。若上述pH值超過10，則研磨漿的處理將變得困難，故pH值較好的是小於等於10，更好的是小於等於9，尤其好的是小於等於8。當使用過氧化氫作為氧化劑時，有時過氧化氫在鹼性的研磨漿中會變得不穩定，故較好的是使pH值小於等於9。本發明中的pH值，可使用pH計(例如，東亞DKK股份有限公司製造的商品名「HM-21P」)來進行測定。
將pH值調整為所需值的方法，例如可列舉適當地添加酸或鹼的方法。酸並無特別限制，可使用鹽酸、硝酸、硫酸等無機酸，草酸(oxalic acid)、乙酸、蘋果酸等有機酸。而且，鹼亦並無特別限制，可使用氨、胺、四級銨氫氧化物、氫氧化鈉等。
再者，矽膜研磨用CMP研磨漿中水的調配量可為剩餘部分，只要含有水則無特別限制。
<2>使用了矽膜研磨用CMP研磨漿的研磨方法
如上所述的本發明的矽膜用CMP研磨漿，可應用於多晶矽膜或非晶矽膜等矽膜的CMP中。
使用了本發明的矽膜研磨用CMP研磨漿的研磨方法，可使用市場出售的CMP裝置來實施。將形成有作為被研磨膜的矽膜的基板按壓於研磨盤的研磨墊上並加壓，一方面在研磨墊上滴加矽膜研磨用CMP研磨漿，一方面使研磨盤與上述形成有被研磨膜的基板向同方向旋轉，藉此實施CMP。當在使用時添加氧化劑的情況下，可在供給裝置的貯槽(tank)內預先混合並滴下至研磨墊上，亦可通過不同的供給管線來供給氧化劑水溶液與氧化劑添加前的研磨漿並分別滴下至研磨墊上，亦可在即將滴下至研磨墊上之前，在配管內混合並供給。
對於研磨條件而言並無限制，定盤的轉速較好的是小於等於200 rpm的低速旋轉，以使基板不會飛出。具有被研磨面的基板對研磨布的按壓壓力較好的是1 kPa~100 kPa，為了滿足研磨速度的被研磨面內均勻性以及圖案的平坦性，按壓壓力更好的是5 kPa~50 kPa。研磨過程中，用泵(pump)等對研磨墊連續地供給本發明的矽膜研磨用CMP研磨漿。本發明的矽膜研磨用CMP研磨漿的供給量並無限制，較好的是研磨墊的表面一直由研磨液所覆蓋著。
研磨的終點判定可使用光學式方法或扭矩測量法等終點檢測方法。該些終點檢測方法可應用於使形成在矽膜下層的基礎層露出的情況下，亦可應用於不使基礎層露出的情況下。終點檢測器(endpoint detector)的信號強度的變化消失而成為固定值時為研磨終點，此後進行適當的過研磨，藉此結束研磨。在研磨裝置不具備終點檢測功能的情 況下，亦可設定固定的研磨時間來進行研磨。本發明的矽膜研磨用CMP研磨漿，抗過研磨性高，因此研磨時間的範圍較大，在對同一構造的半導體元件進行研磨的情況下，即便不使用終點檢測亦可應用於生產中。
對於研磨結束後的基板而言，較好的是，當流水中充分清洗之後，使用旋轉乾燥(Spin dry)等將附著在基板上的水滴拭去，之後進行乾燥。
本發明的基板的研磨方法的特徵在於：將形成有作為被研磨膜的矽膜的基板按壓於研磨盤的研磨布上並加壓，一方面將本發明的矽膜研磨用CMP研磨漿供給於被研磨膜與研磨布之間，一方面使形成有作為被研磨膜的矽膜的基板與研磨盤運動，以對被研磨膜進行研磨。
而且，本發明的基板的研磨方法的特徵在於：對具有表面由凹部及凸部構成的基礎層及沿著表面覆蓋上述基礎層的矽膜的基板進行研磨步驟，該研磨步驟是對矽膜進行研磨並使上述基礎層的凸部露出，在研磨步驟中，使用本發明的矽膜研磨用CMP研磨漿來進行研磨，在此研磨方法中，上述矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量較好的是0.1重量份~5.0重量份，更好的是0.1重量份~4.0重量份。
而且，本發明的基板的研磨方法的特徵在於：對具有形成於基礎層的上層的矽膜的基板進行研磨步驟，該研磨步驟是對矽膜進行研磨並在上述基礎層露出之前停止研磨，在研磨步驟中，使用本發明的矽膜研磨用CMP研磨 漿來進行研磨，在此研磨方法中，上述矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量較好的是0.3重量份~20.0重量份，更好的是0.6重量份~15.0重量份。
而且，本發明的研磨方法，是對形成有矽膜的基板的上述矽膜進行研磨的方法，具有凹部及凸部、且需研磨的矽膜的膜厚超過初始高低差的2倍，此研磨方法包括第一步驟以及第二步驟，上述第一步驟中，使用氧化劑的含量低的本發明的矽膜研磨用CMP研磨漿進行研磨，直至矽膜的殘留膜厚達到初始高低差的0.5倍~1.5倍為止，接著上述第一步驟，在上述第二步驟中，使用氧化劑的含量高的本發明的矽膜研磨用CMP研磨漿來進行矽膜的研磨，此研磨方法的上述第一步驟中所使用的矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量，較好的是未達0.1重量份，更好的是未達0.05重量份，上述第二步驟中所使用的矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量，較好的是0.1重量份~20.0重量份，更好的是0.5重量份~15.0重量份。
實施例
以下，對本發明的實施例進行說明。本發明並不受該些實施例的限制。
(實施例1~實施例9)
<矽膜研磨用CMP研磨漿(I)~矽膜研磨用CMP研磨漿(Ⅸ)的製作>
將表1所示的各成分加以混合，製作pH值為6.7的矽 膜研磨用CMP研磨漿(I)~矽膜研磨用CMP研磨漿(Ⅸ)。
pH值是使用pH計(東亞DKK股份有限公司製造的型號HM-21P)來測定的。使用標準緩衝液(鄰苯二甲酸鹽pH緩衝液pH值為4.01(25℃)、中性磷酸鹽pH緩衝液pH值為6.86(25℃)、硼酸鹽標準液pH值為9.18(25℃))，進行三點校正之後，將電極放入至矽膜研磨用CMP研磨漿中，測定經過10分鐘或10分鐘以上而穩定後的值。
矽膜研磨用CMP研磨漿100重量份中的過氧化氫的濃度在實施例1~實施例5中為0.9重量份，實施例6中為1.2重量份，實施例7中為1.8重量份，實施例8以及實施例9中為1.5重量份；陽離子性界面活性劑的濃度在實施例1~實施例4以及實施例6~實施例8中為0.005重量份，實施例5以及實施例9中為0.002重量份。研磨粒濃度均為4.0重量份。
再者，矽膜研磨用CMP研磨漿(I)~矽膜研磨用CMP研磨漿(Ⅸ)中所使用的膠體二氧化矽(A)，在pH值為7時的動電勢為-25 mV，膠體二氧化矽的二次粒子的平均粒徑，在矽膜研磨用GMP研磨漿製作前為15 nm左右，在剛製成矽膜研磨用GMP研磨漿之後為15 nm~30 nm左右，在製成後於室溫下放置一個月後亦為15 nm~30 nm左右，幾乎未變化。
<矽膜研磨用CMP研磨漿(I)~矽膜研磨用CMP研磨漿(Ⅸ)的評估>
一方面將上述實施例1~實施例9中所製作的矽膜研磨用CMP研磨漿(I)~矽膜研磨用CMP研磨漿(Ⅸ)滴下至貼附在定盤上的研磨墊上，一方面對具有圖1(b)所示的剖面的附有圖案的基板10進行研磨。附有圖案的基板10是使用以如下方式而製作的基板。首先，在直徑(φ)為8吋的Si基板70上形成20 nm的SiN膜80，然後在該SiN膜80上形成100 nm的SiO膜90。接著，將光阻圖案作為遮罩，對SiO膜90進行蝕刻，藉此形成凹槽。此時SiN膜80成為蝕刻停止膜(etching stopper film)。最後，將光阻圖案除去，然後藉由化學氣相沈積(Chemical Vapor Deposition，CVD)來形成200 nm的多晶矽膜95。
圖1(a)中表示附有圖案的基板10的平面圖。凹槽與間隔共同形成100 μm的線與間隙圖案(line and space pattern)，高低差為100 nm。
圖2(a)、圖2(b)表示研磨後的基板的剖面。圖2(a)表示對多晶矽膜95進行研磨直至作為基礎層的SiO膜90露出為止的狀態，圖2(b)表示多晶矽膜95的研磨在基礎層SiO膜90露出之前自動停止的狀態。
研磨條件是使用以下條件。研磨的終點判定是使用光學式終點檢測方法。光學式終點檢測方法為如下方法：自定盤側通過研磨墊中所打開的窗口對晶圓表面照射雷射光，根據該雷射光的反射光的強度變化來檢測研磨終點。圖3(a)、圖3(b)表示終點檢測的波形的概況。圖3(a)表示對多晶矽膜95進行研磨直至作為基礎層的SiO膜90 露出為止的情況，圖3(b)表示多晶矽膜95的研磨在作為基礎層的SiO膜90露出之前自動停止的情況。若隨著研磨的進行而膜厚發生變化，則雷射反射光的強度會變化，若作為基礎層的SiO膜90露出、或者多晶矽膜95的研磨自動停止，則雷射反射光強度變為固定。本實施例中，將雷射反射光強度達到基本固定並經過5秒後作為終點檢測時間，此後進行30秒的過研磨。
(研磨條件)
研磨裝置：旋轉型(Applied Materials公司製造，Mirra)
研磨墊：發泡聚胺酯樹脂(polyurethane resin)製研磨墊
墊溝槽：同心圓
研磨壓力：140 hPa
晶圓基板的轉速：90次/分鐘
研磨盤的轉速：90次/分鐘
研磨漿流量：200 ml/min
研磨時間：在利用光學式終點檢測方法檢測出終點之後，進行30秒的過研磨。
將評估結果示於表1以及表2中。
在對多晶矽膜95進行研磨直至作為基礎層的SiO膜90露出為止的情況下，測定圖2(a)所示的凹陷量。而且，在多晶矽膜95的研磨在作為基礎層的SiO膜90露出之前自動停止的情況下，測定圖2(b)所示的殘留高低差及殘留膜厚。凹陷量及殘留高低差的測定中使用觸針式高低差 計，殘留膜厚的測定中使用光干涉式膜厚計。凹陷量是對晶圓面內5點測定凹陷量並求出其平均值。殘留膜厚的測定是對晶圓面內9點測定殘留膜厚並求出其平均值。凹陷量或殘留高低差較好的是初始高低差的一半或一半以下，即小於等於50 nm。
由表1及表2可知，過氧化氫的添加量為0.9重量份的實施例1~實施例5中，多晶矽膜95的研磨進行至作為基礎層的SiO膜90露出為止。任一情況下均利用30秒的過研磨將多餘的多晶矽膜95完全除去，且凹陷量亦均為45 nm或45 nm以下，可認為高低差消除性、抗過研磨性均良好。而且，每一片基板的研磨時間為2分鐘左右，從而可獲得可應用於生產中的研磨速度。
表1以及表2中，表示根據終點檢測時間所計算出的研磨速度(nm/min)。實施例1~實施例5中，用多晶矽膜95的初始膜厚(200 nm)除以終點檢測時間，算出研磨速 度，實施例6~實施例9中，用多晶矽膜95的初始膜厚(200 nm)與殘留膜厚之差除以終點檢測時間，算出研磨速度。
另外，以與附有圖案的晶圓相同的方式，使用在直徑(φ)為8吋的Si基板上形成有100 nm的SiO膜的無圖案晶圓，利用實施例1~實施例5的矽膜研磨用CMP研磨漿進行研磨，測定出SiO膜的研磨速度，結果得知，各研磨漿對SiO膜的研磨速度均為1 nm/min左右，多晶矽膜的研磨速度/SiO膜的研磨速度之比大於100，比起SiO膜，多晶矽膜的研磨選擇性更高。因此，可認為過研磨對SiO膜的研磨量亦較小。
矽膜研磨用CMP研磨漿中的過氧化氫的濃度高的實施例6~實施例9中，研磨在多晶矽膜95的殘留高低差為50 nm左右時便自動停止。自動停止是由終點檢測的波形而得知。實施例2、6以及7的矽膜研磨用CMP研磨漿，除了過氧化氫以及水的濃度以外，組成相同，可知，多晶矽膜的平坦性及殘留膜厚是根據過氧化氫的濃度而變化。
圖4表示多晶矽膜的凸部研磨量(殘留膜厚測定部分的研磨量)與平坦性的關係。直線的斜率與高低差相對於凸部研磨量的消除比例、亦即平坦化效率相對應。由圖4得知，過氧化氫的濃度越高則直線的斜率越大，平坦化效率越高。這樣一來，可容易控制研磨自動停止時的多晶矽膜的殘留膜厚，此特性在對快閃記憶體的浮置閘極進行的CMP中極為有效。
(實施例10~實施例12)
<矽膜研磨用CMP研磨漿(X)~矽膜研磨用CMP研磨漿()的製作>
將表3所示的各成分加以混合，製作矽膜研磨用CMP研磨漿(X)~矽膜研磨用CMP研磨漿()。
再者，矽膜研磨用CMP研磨漿(X)~矽膜研磨用CMP研磨漿()中所使用的膠體二氧化矽(A)，pH值為7時的動電勢為-25 mV，且膠體二氧化矽的二次粒子的平均粒徑在矽膜研磨用CMP研磨漿製作前為15 nm左右，在剛製成矽膜研磨用CMP研磨漿之後為15nm~30 nm左右，製成後於室溫下放置一個月後亦為15 nm~30 nm左右，幾乎未變化。矽膜研磨用CMP研磨漿()中所使用的膠體二氧化矽(B)，pH值為7時的動電勢為-35 mV，且膠體二氧化矽的二次粒子的平均粒徑在矽膜研磨用CMP研磨漿製作前為15 nm左右，在剛製成矽膜研磨用CMP研磨漿之後為15 nm~30 nm左右，製成後於室溫下放置一個月後亦為15 nm~30 nm左右，幾乎未變化。
而且，用作氧化劑的過氧化氫是使用30 wt%濃度的過氧化氫水，過硫酸銨((NH4 )2 S2 O8 )是使用將粉末溶解於水中所得的溶液。矽膜研磨用CMP研磨漿100重量份中的氧化劑的濃度在實施例10中為6.0重量份，實施例11中為2.0重量份，實施例12中為0.9重量份。而且，陽離子性界面活性劑的濃度在實施例10~實施例11中為0.005重量份，在實施例12中為0.002重量份。
<矽膜研磨用CMP研磨漿(X)~矽膜研磨用CMP研磨漿()的評估>
使用上述實施例10~實施例12中所製作的矽膜研磨用CMP研磨漿(X)~矽膜研磨用CMP研磨漿()，以與實施例1相同的方式進行評估。將結果示於表3中。
於已將pH值調整為5.5的實施例10中，添加6.0重量份的過氧化氫，藉此研磨自動停止。可知平坦性、研磨速度均良好。由實施例11得知，在使用過硫酸銨作為氧化劑的情況下，研磨亦自動停止，可獲得良好的結果。實施例12中，雖然使用膠體二氧化矽(B)並使研磨粒濃度為 0.5重量份，但可獲得與其他實施例相同的良好結果。可知，藉由使用動電勢低於膠體二氧化矽(A)的膠體二氧化矽(B)，可減少研磨粒的量，從而可降低研磨漿的成本。
(比較例1~比較例3)
<矽膜研磨用CMP研磨漿(XⅢ)~矽膜研磨用CMP研磨漿(XV)的製作>
將表4所示的各成分加以混合，製作矽膜研磨用CMP研磨漿(XⅢ)~矽膜研磨用CMP研磨漿(XV)。
再者，矽膜研磨用CMP研磨漿(XⅢ)~矽膜研磨用CMP研磨漿(XV)中所使用的膠體二氧化矽，是使用與實施例1相同的膠體二氧化矽，研磨漿中的膠體二氧化矽的濃度為，矽膜研磨用CMP研磨漿(XⅢ)中為4.0重量份，矽膜研磨用CMP研磨漿(XⅣ)以及矽膜研磨用CMP研磨漿(XV)中為5.0重量份。聚丙烯酸是使用聚苯乙烯換算的重量平均分子量為5000的聚丙烯酸。
<矽膜研磨用CMP研磨漿(XⅢ)~矽膜研磨用CMP研磨漿(XV)的評估>
使用上述比較例1~比較例3中所製作的矽膜研磨用CMP研磨漿(XⅢ)~矽膜研磨用CMP研磨漿(XV)，以與實施例1相同的方式進行評估。將結果示於表4中。
由表4得知，不含氧化劑的比較例1中，多晶矽膜的研磨進行至作為基礎層的SiO膜露出為止，凹陷量為80 nm，平坦性差。可知，不含陽離子性界面活性劑、且過氧化氫的濃度為0.3重量份的比較例2中，研磨進行至基礎層露出為止，凹陷量為80 nm，平坦性差。又可知，不含陽離子性界面活性劑、且過氧化氫的濃度為0.9重量份的比較例3中，研磨進行180秒後並未自動停止，無法檢測出終點(表中將終點檢測時間表示為(180))，研磨速度慢，平坦性亦差。即便使用月桂酸等代替聚丙烯酸來作為陰離子界面活性劑，亦預料到可獲得相同的結果，從而可知， 作為本發明的界面活性劑，陰離子界面活性劑無效。
(比較例4~比較例8)
<矽膜研磨用CMP研磨漿(XⅥ)~矽膜研磨用CMP研磨漿(XX)的製作>
將表5所示的各成分加以混合，製作矽膜研磨用CMP研磨漿(XⅥ)~矽膜研磨用CMP研磨漿(XX)。
再者，矽膜研磨用CMP研磨漿(XⅥ)~矽膜研磨用CMP研磨漿(XX)中所使用的膠體二氧化矽，是使用與實施例1相同的膠體二氧化矽，研磨漿中的膠體二氧化矽的濃度為5.0重量份。聚丙烯酸是使用聚苯乙烯換算的重量平均分子量為5000的聚丙烯酸。矽膜研磨用CMP研磨漿中的過氧化氫的濃度在比較例4中為0重量份，比較例5中為0.03重量份，比較例6以及比較例7中為0.15重量份，比較例8中為0.45重量份。
<矽膜研磨用CMP研磨漿(XⅥ)~矽膜研磨用CMP研磨漿(XX)的評估>
使用上述比較例4~比較例8中所製作的矽膜研磨用CMP研磨漿(XⅥ)~矽膜研磨用CMP研磨漿(XX)，以與實施例1相同的方式進行評估。將結果示於表5中。
由表5得知，研磨漿中的過氧化氫的濃度為0重量份的比較例4及研磨漿中的過氧化氫的濃度為0.03重量份的比較例5，對多晶矽膜進行研磨直至作為基礎層的SiO膜露出為止，凹陷量較大，為80 nm。又可知，研磨漿中的過氧化氫的濃度為0.15重量份的比較例6，研磨進行180秒後並未自動停止，無法檢測出終點(表中將終點檢測時間表示為(180))，研磨速度慢，平坦性亦差。從而可知，如上所述，不含陽離子性界面活性劑的研磨漿中，由於添加少量的過氧化氫，多晶矽膜的研磨速度大幅下降，故難以控制研磨量。
可知，已將pH值調整為7.5的比較例7、8中，與pH 值為9.9的情況相比，由添加過氧化氫所引起的研磨速度的下降較緩慢，但比較例7中，多晶矽膜的研磨進行至作為基礎層的SiO膜露出為止，研磨後的凹陷量較大，為85 nm。又可知，研磨漿中的過氧化氫的濃度為0.45重量份的比較例8中，研磨進行180秒後不會自動停止，無法檢測出終點(表中將終點檢測時間表示為(180))，研磨速度慢，平坦性亦差。
比較例4~比較例8中，對在先前技術即日本專利第3457144號中所示的添加了鹼性有機物的多晶矽膜用研磨用組成物中添加了氧化劑的情況進行了研究，可知，若添加氧化劑，則雖然多晶矽膜的研磨速度會下降，但平坦性未得到改善。因此，為了添加氧化劑並改善平坦性，必須添加陽離子性界面活性劑。
再者，本發明並不限定於上述各實施例，應明確，於本發明的技術思想的範圍內，各實施例在可應用CMP加工的其他領域中亦可適當變更，並加以利用。
[產業上的可利用性]
根據本發明，可提供一種被研磨面的平坦性及殘留膜厚控制性優異的矽膜研磨用CMP研磨漿、以及使用該矽膜研磨用CMP研磨漿的研磨方法。藉此，根據本發明，可提高半導體元件的良率、可靠性以及降低製造成本。
1‧‧‧矽基板
2‧‧‧閘極絕緣膜
3‧‧‧閘極構造
7‧‧‧閘極間絕緣膜
8‧‧‧接觸插塞用導電材料
10‧‧‧附有圖案的基板
20‧‧‧元件分離用絕緣膜
30‧‧‧矽膜
40‧‧‧光阻
70‧‧‧Si基板
80‧‧‧SiN膜
90‧‧‧SiO膜
95‧‧‧多晶矽膜
圖1(a)、圖1(b)是平坦性評估圖案的概況圖，其中圖1(a)為平面圖，圖1(b)為剖面圖。
圖2(a)、圖2(b)是進行了CMP後的評估圖的剖面構造圖，其中圖2(a)表示基礎層露出後的狀態，圖2(b)表示基礎層露出前的狀態。
圖3(a)、圖3(b)是光學式終點檢測器的波形的概況圖，其中圖3(a)表示進行研磨直至基礎層露出為止的情況，圖3(b)表示研磨在基礎層露出之前自動停止的情況。
圖4是表示凸部研磨量與平坦性的關係的圖。
圖5是DRAM的接觸插塞用導電材料CMP前的半導體元件的剖面圖。
圖6是DRAM的接觸插塞用導電材料進行了CMP後的半導體元件的剖面圖。
圖7(a)~圖7(c)是使用了多晶矽膜的CMP的浮置閘極的形成步驟圖，其中圖7(a)為平面圖，圖7(b)為剖面1的圖，圖7(c)為剖面2的圖。
圖8(a)~圖8(c)是使用了多晶矽膜的CMP的浮置閘極的形成步驟圖，其中圖8(a)為平面圖，圖8(b)為剖面1的圖，圖8(c)為剖面2的圖。
圖9(a)~圖9(c)是使用了多晶矽膜的CMP的浮置閘極的形成步驟圖，其中圖9(a)為平面圖，圖9(b)為剖面1的圖，圖9(c)為剖面2的圖。
圖10(a)~圖10(c)是使用了多晶矽膜的CMP的浮置閘極的形成步驟圖，其中圖10(a)為平面圖，圖10(b)為剖面1的圖，圖10(c)為剖面2的圖。
圖11(a)~圖11(c)是使用了多晶矽膜的CMP的浮置閘極的形成步驟圖，其中圖11(a)為平面圖，圖11(b)為剖面1的圖，圖11(c)為剖面2的圖。
10‧‧‧附有圖案的基板
70‧‧‧Si基板
80‧‧‧SiN膜
90‧‧‧SiO膜
95‧‧‧多晶矽膜

Claims (12)

  1. 一種矽膜研磨用CMP研磨漿，其含有研磨粒、氧化劑、陽離子性界面活性劑以及水，pH為4~9，上述陽離子性界面活性劑是選自下述(A)~(C)所組之組群的至少一種，(A)選自通式(R(CH3 )3 N．X)所表示的單烷基三甲基銨鹽、通式((R)2 N(CH3 )2 ．X)所表示的二烷基二甲基銨鹽、通式(R(CH2 Ph)(CH3 )2 N．X)所表示的烷基苄基二甲基銨鹽、通式(PyR．X)所表示的烷基吡啶鎓鹽以及通式(R．PhO(CH2 )2 O(CH2 )N(CH3 )2 CH2 Ph．X)所表示的苄索氯銨鹽所組之組群的四級銨鹽型陽離子性界面活性劑(其中上述R分別為碳數8~18的烷基或伸烷基)，(B)選自甲烯胺二氫氧化物及通式(N(CH3 )3 X)Cn H2n (N(CH3 )3 X)所表示的甲烯胺二氫氧化物的鹽所組之組群的化合物(其中上述Cn H2n 分別為碳數8~18的烷基或伸烷基)，(C)選自辛胺、癸胺、十二胺、十四胺，十六胺、甲基十二胺以及二甲基十二胺所組之組群的脂肪族胺。
  2. 如申請專利範圍第1項所述之矽膜研磨用CMP研磨漿，其中上述氧化劑為過氧化氫。
  3. 如申請專利範圍第1項所述之矽膜研磨用CMP研磨漿，其中相對於100重量份的矽膜研磨用CMP研磨漿，上述 氧化劑的含量為0.1重量份~20.0重量份。
  4. 如申請專利範圍第1項所述之矽膜研磨用CMP研磨漿，其中相對於100重量份的矽膜研磨用CMP研磨漿，上述陽離子性界面活性劑的含量為0.0001重量份~0.1重量份。
  5. 如申請專利範圍第1項所述之矽膜研磨用CMP研磨漿，其中被研磨膜為多晶矽膜或非晶矽膜。
  6. 一種基板的研磨方法，其將形成有被研磨膜的基板按壓於研磨盤的研磨布上並加壓，一方面將如申請專利範圍第1項至第5項中任一項所述之矽膜研磨用CMP研磨漿供給於被研磨膜與研磨布之間，一方面使上述形成有被研磨膜的基板與研磨盤運動，以對被研磨膜進行研磨。
  7. 一種基板的研磨方法，其特徵在於：對具有由凹部及凸部構成的基礎層及沿著表面覆蓋上述基礎層的矽膜的基板進行研磨步驟，該研磨步驟是對上述矽膜進行研磨而使上述基礎層的凸部露出，在上述研磨步驟中，使用如上述申請專利範圍第1項至第5項中任一項所述之矽膜研磨用CMP研磨漿來進行研磨。
  8. 如申請專利範圍第7項所述之基板的研磨方法，其中上述矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量為0.1重量份~5.0重量份。
  9. 一種基板的研磨方法，其特徵在於：對上述具有形 成在由凹部及凸部構成的基礎層的上層的矽膜之基板進行研磨步驟，該研磨步驟是對上述矽膜進行研磨並在上述基礎層露出之前停止研磨，且在上述研磨步驟中，使用如上述申請專利範圍第1項至第5項中任一項所述之矽膜研磨用CMP研磨漿來進行研磨。
  10. 如申請專利範圍第9項所述之基板的研磨方法，其中上述矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量為0.3重量份~20.0重量份。
  11. 一種研磨方法，其是對形成有矽膜的基板的上述矽膜進行研磨的方法，具有凹部及凸部、且需研磨的矽膜的膜厚超過上述凹部及凸部的初始高低差的2倍，上述研磨方法包括：第一步驟，使用氧化劑的含量低的如上述申請專利範圍第1項至第5項中任一項所述之矽膜研磨用CMP研磨漿來進行研磨，直至矽膜的殘留膜厚達到上述初始高低差的0.5倍~1.5倍為止；以及第二步驟，接著上述第一步驟，使用氧化劑的含量高的如上述申請專利範圍第1項至第5項中任一項所述之矽膜研磨用CMP研磨漿，來進行矽膜的研磨。
  12. 如申請專利範圍第11項所述之研磨方法，其中上述第一步驟中所使用的矽膜研磨用CMP研磨漿100重量份中的氧化劑的含量未達0.1重量份，上述第二步驟中所使用的矽膜研磨用CMP研磨漿100重量份中的氧化 劑的含量為0.1重量份~20.0重量份。
TW097122580A 2007-09-21 2008-06-17 矽膜研磨用ｃｍｐ研磨漿以及研磨方法 TWI413680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007245354 2007-09-21
JP2007337158 2007-12-27

Publications (2)

Publication Number Publication Date
TW200914591A TW200914591A (en) 2009-04-01
TWI413680B true TWI413680B (zh) 2013-11-01

Family

ID=40467727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097122580A TWI413680B (zh) 2007-09-21 2008-06-17 矽膜研磨用ｃｍｐ研磨漿以及研磨方法

Country Status (5)

Country Link
US (1) US8778803B2 (zh)
JP (1) JP5333222B2 (zh)
KR (2) KR101349437B1 (zh)
TW (1) TWI413680B (zh)
WO (1) WO2009037903A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102093816B (zh) * 2009-12-11 2017-02-22 安集微电子（上海）有限公司 一种化学机械抛光液
JP5554121B2 (ja) 2010-03-31 2014-07-23 富士フイルム株式会社 研磨液及び研磨方法
JP5601922B2 (ja) * 2010-07-29 2014-10-08 富士フイルム株式会社 研磨液及び研磨方法
JP6272842B2 (ja) * 2012-06-11 2018-01-31 キャボット マイクロエレクトロニクス コーポレイション モリブデン研磨のための組成物および方法
JP5854230B2 (ja) 2012-12-13 2016-02-09 栗田工業株式会社 基板洗浄液および基板洗浄方法
JP6107357B2 (ja) * 2013-04-16 2017-04-05 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2015086355A (ja) * 2013-09-27 2015-05-07 株式会社フジミインコーポレーテッド 研磨用組成物、研磨方法、及び基板の製造方法
US10358579B2 (en) * 2013-12-03 2019-07-23 Cabot Microelectronics Corporation CMP compositions and methods for polishing nickel phosphorous surfaces
US9850402B2 (en) * 2013-12-09 2017-12-26 Cabot Microelectronics Corporation CMP compositions and methods for selective removal of silicon nitride
US9631122B1 (en) 2015-10-28 2017-04-25 Cabot Microelectronics Corporation Tungsten-processing slurry with cationic surfactant
KR102509260B1 (ko) 2015-11-20 2023-03-14 삼성디스플레이 주식회사 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법
US11826876B2 (en) * 2018-05-07 2023-11-28 Applied Materials, Inc. Hydrophilic and zeta potential tunable chemical mechanical polishing pads
KR20220046561A (ko) * 2019-08-08 2022-04-14 바스프 에스이 텅스텐 에칭 억제용 조성물
KR20230096741A (ko) * 2021-12-23 2023-06-30 주식회사 케이씨텍 연마 슬러리 조성물
JP7201117B1 (ja) 2022-04-26 2023-01-10 信越半導体株式会社 研磨用組成物、シリコンウェーハの研磨方法、及び研磨装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296282B (en) * 2002-10-31 2008-05-01 Jsr Corp Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136766A (ja) * 1989-10-24 1991-06-11 Sumitomo Metal Mining Co Ltd 半導体基板の研磨方法
US6478977B1 (en) * 1995-09-13 2002-11-12 Hitachi, Ltd. Polishing method and apparatus
JP3457144B2 (ja) 1997-05-21 2003-10-14 株式会社フジミインコーポレーテッド 研磨用組成物
DE60014907T2 (de) * 1999-07-13 2006-03-09 Kao Corp. Schleifmittelzusammensetzung
JP2001135601A (ja) 1999-11-09 2001-05-18 Speedfam Co Ltd 半導体デバイス平坦化の研磨方法
JP3768401B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
KR100506056B1 (ko) * 2002-06-24 2005-08-05 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 형성 방법
KR100474537B1 (ko) 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
JP2004266155A (ja) 2003-03-03 2004-09-24 Jsr Corp 化学機械研磨用水系分散体およびこれを用いた化学機械研磨方法ならびに半導体装置の製造方法
JP2005064285A (ja) 2003-08-14 2005-03-10 Hitachi Chem Co Ltd Ｃｍｐ用研磨液及び研磨方法
KR100640600B1 (ko) 2003-12-12 2006-11-01 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법
JP2006190750A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置の製造方法
JP2006344786A (ja) * 2005-06-09 2006-12-21 Hitachi Chem Co Ltd ポリシリコン用研磨材およびその研磨方法
US7554199B2 (en) * 2005-11-22 2009-06-30 Consortium For Advanced Semiconductor Materials And Related Technologies Substrate for evaluation
JP2007180451A (ja) 2005-12-28 2007-07-12 Fujifilm Corp 化学的機械的平坦化方法
JP2007258510A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296282B (en) * 2002-10-31 2008-05-01 Jsr Corp Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing

Also Published As

Publication number Publication date
KR20100033437A (ko) 2010-03-29
KR20120096948A (ko) 2012-08-31
TW200914591A (en) 2009-04-01
KR101349437B1 (ko) 2014-01-08
KR101243517B1 (ko) 2013-03-20
JPWO2009037903A1 (ja) 2011-01-06
JP5333222B2 (ja) 2013-11-06
WO2009037903A1 (ja) 2009-03-26
US8778803B2 (en) 2014-07-15
US20100210184A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
TWI413680B (zh) 矽膜研磨用ｃｍｐ研磨漿以及研磨方法
US10647887B2 (en) Tungsten buff polishing compositions with improved topography
EP2533274B1 (en) Aqueous dispersion for chemical mechanical polishing, and chemical mechanical polishing method using same
TWI542676B (zh) CMP polishing solution and grinding method using the same
US10297461B2 (en) CMP polishing agent, manufacturing method thereof, and method for polishing substrate
TWI826834B (zh) 研磨用組合物
CN101311205A (zh) Cmp研磨剂以及衬底的研磨方法
KR102366907B1 (ko) Cmp 연마제 및 그 제조 방법, 그리고 기판의 연마 방법
US10851267B2 (en) Polishing composition
JP2008112970A (ja) 研磨用組成物
JP7209583B2 (ja) 酸化珪素膜用研磨液組成物
TW202124617A (zh) 研磨液、研磨方法及半導體零件的製造方法
KR100746917B1 (ko) 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물
TWI744696B (zh) 於淺溝槽隔離(sti)化學機械平坦化研磨(cmp)的氧化物相對氮化物的高選擇性、低及均一的氧化物溝槽淺盤效應
JPWO2004100243A1 (ja) ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法
CN1237141C (zh) 研磨浆液及其用途
KR100740898B1 (ko) 절연막 연마 속도를 증가시킨 ｃｍｐ 연마용 슬러리 조성물
KR100366304B1 (ko) 반도체 웨이퍼 절연층의 화학적 기계적 연마용 조성물
JP2022137999A (ja) 酸化珪素膜用研磨液組成物
KR100599855B1 (ko) 연마용 조성물